

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-89721

(P2012-89721A)

(43) 公開日 平成24年5月10日(2012.5.10)

(51) Int.Cl.	F I	テーマコード (参考)
<b>HO 1 L 21/301 (2006.01)</b>	HO 1 L 21/78	Q
	HO 1 L 21/78	B
	HO 1 L 21/78	W

審査請求 未請求 請求項の数 5 O L (全 10 頁)

(21) 出願番号	特願2010-236182 (P2010-236182)	(71) 出願人	000003078
(22) 出願日	平成22年10月21日 (2010.10.21)		株式会社東芝
			東京都港区芝浦一丁目1番1号
		(74) 代理人	100159938
			弁理士 砂井 正之
		(74) 代理人	100149803
			弁理士 藤原 康高
		(74) 代理人	100078019
			弁理士 山下 一
		(72) 発明者	菅原 保晴
			東京都港区芝浦一丁目1番1号 株式会社東芝内
		(72) 発明者	安田 秀文
			東京都港区芝浦一丁目1番1号 株式会社東芝内

最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法、半導体装置

(57) 【要約】

【課題】 半導体装置の裏面金属膜の剥れを抑制する。

【解決手段】 一つの実施形態によれば、半導体装置の製造方法は、ダイシング工程、裏面金属膜形成工程、及びエキスパンド工程を有する。ダイシング工程では、素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、半導体ウェハの第一主面と相対向する第二主面側からレーザー光を照射し、半導体ウェハをレーザーダイシングする。裏面金属膜形成工程では、半導体ウェハの第二主面に裏面金属膜を形成する。エキスパンド工程では、表面が球面形状を有する押し当て部を表面保護部材に押し当て、表面保護部材を斜め方向に押し広げて裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する。

【選択図】 図2



3...半導体チップ  
13...表面保護部材

**【特許請求の範囲】****【請求項 1】**

素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、  
前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、  
表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、  
を具備することを特徴とする半導体装置の製造方法。

10

**【請求項 2】**

素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側から前記半導体ウェハの内部にレーザ光を集光して改質層を形成し、前記改質層を用いて前記半導体ウェハをブレーキングする工程と、  
前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、  
表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、  
を具備することを特徴とする半導体装置の製造方法。

20

**【請求項 3】**

素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、  
前記表面保護部材を水平方向に引き延ばして、前記レーザダイシングにより個片化された半導体チップを所定幅離間する工程と、  
前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、  
表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程と、  
を具備することを特徴とする半導体装置の製造方法。

30

**【請求項 4】**

前記押し当て部の表面は、半径が 30 乃至 300 mm を有する球面形状を有することを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の半導体装置の製造方法。

**【請求項 5】**

基板と、  
前記基板の第一主面に設けられ、端部が前記基板の端部と同一断面上に形成される素子領域と、  
前記基板の第一主面と相対向する第二主面に設けられ、端部が前記基板及び前記素子領域の端部よりもせり出している裏面金属膜と、  
を具備することを特徴とする半導体装置。

40

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明の実施形態は、半導体装置の製造方法、半導体装置に関する。

**【背景技術】****【0002】**

表面に半導体素子や半導体集積回路が形成されている半導体ウェハを薄く加工して、半導体チップに個片化する半導体裏面処理工程では、ダイシング領域などのストリート面積の削減が可能であるレーザダイシング法が種々の半導体装置に多用されている。

50

## 【 0 0 0 3 】

レーザダイシング法では、半導体ウェハの裏面に金属膜が形成されている場合、半導体ウェハと裏面金属膜を同時にダイシングするのが困難である。このため、例えば高反射膜として裏面金属膜が形成される光半導体素子であるLED (Light Emitting Diode) では、LEDの基板をレーザによりダイシングしてから高反射膜としての裏面金属膜を形成し、その後にチップに個片化している。

## 【 0 0 0 4 】

ところが、この方法では引き延ばし工程で、チップ端から裏面金属膜である高反射膜の剥がれ、或いはチップ同士が繋がってしまうなどの問題点が発生する。

## 【 先行技術文献 】

10

## 【 特許文献 】

## 【 0 0 0 5 】

【 特許文献 1 】 特開 2 0 0 7 - 2 2 7 7 0 3 号 公 報

## 【 発明の概要 】

## 【 発明が解決しようとする課題 】

## 【 0 0 0 6 】

本発明は、裏面金属膜の剥れを抑制することができる半導体装置の製造方法、半導体装置を提供することにある。

## 【 課題を解決するための手段 】

## 【 0 0 0 7 】

20

一つの実施形態によれば、半導体装置の製造方法は、ダイシング工程、裏面金属膜形成工程、及びエキスパンド工程を有する。ダイシング工程では、素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、半導体ウェハをレーザダイシングする。裏面金属膜形成工程では、半導体ウェハの第二主面に裏面金属膜を形成する。エキスパンド工程では、表面が球面形状を有する押し当て部を表面保護部材に押し当て、表面保護部材を斜め方向に押し広げて裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する。

## 【 0 0 0 8 】

他の実施形態によれば、半導体装置は、基板、素子領域、及び裏面金属膜を有する。素子領域は、基板の第一主面に設けられ、端部が基板の端部と同一断面上に形成される。裏面金属膜は、基板の第一主面と相対向する第二主面に設けられ、端部が基板及び素子領域の端部よりもせり出している。

30

## 【 図面の簡単な説明 】

## 【 0 0 0 9 】

【 図 1 】 本発明の第 1 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 2 】 本発明の第 1 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 3 】 本発明の第 1 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 4 】 本発明の第 1 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 5 】 本発明の第 1 の実施形態に係る個片化された半導体チップを示す断面図、図 5 ( a ) は本実施形態の半導体チップ、図 5 ( b ) は比較例の半導体チップである。

40

【 図 6 】 変形例の半導体装置の製造工程を示す断面図である。

【 図 7 】 変形例の半導体装置の製造工程を示す断面図である。

【 図 8 】 本発明の第 2 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 9 】 本発明の第 2 の実施形態に係る半導体装置の製造工程を示す断面図である。

【 図 1 0 】 本発明の第 2 の実施形態に係る個片化された半導体チップを示す断面図である。

## 【 発明を実施するための形態 】

## 【 0 0 1 0 】

以下本発明の実施形態について図面を参照しながら説明する。

50

## 【 0 0 1 1 】

( 第 1 の実施形態 )

まず、本発明の第 1 の実施形態に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図 1 乃至 4 は半導体装置の製造工程を示す断面図である。本実施形態では、表面に素子領域が形成された半導体ウェハをダイシング・ブレーキングしてから裏面金属膜を形成し、球面形状を有する押し当て部を用いて、半導体チップを個片化している。

## 【 0 0 1 2 】

図 1 に示すように、半導体装置の製造方法では、基板 1 の第一主面（表面）上に素子領域 2 が形成されている半導体ウェハ 3 0 の第一主面（表面）に、裏面研磨処理から半導体素子を保護する半導体ウェハ保持部材 1 1 を貼り付ける。ここで、半導体素子は L E D（Light Emitting Diode）である。基板 1 には、例えばアルミナ基板が使用される。素子領域 2 は、例えば M O C V D 法などを用いて形成されるエピタキシャル層から積層構成される。半導体ウェハ保持部材 1 1 には、例えば石英などのガラス基板が使用される。

10

## 【 0 0 1 3 】

半導体ウェハ保持部材 1 1 の貼り付け後、半導体ウェハ 3 0 を真空吸着保持して、図示しない半導体ウェハ裏面研磨装置を用いて、半導体ウェハ 3 0 を裏面研磨及び裏面鏡面加工する。この工程により、裏面研削領域 1 2 の厚さ分だけ研磨され、半導体ウェハ 3 0 が薄く加工される。

## 【 0 0 1 4 】

次に、図 2 に示すように、半導体ウェハ 3 0 の第一主面（表面）と相対向する第二主面（裏面）に図示しない裏面保護部材を張り付けて、半導体ウェハ保持部材 1 1 を剥離する。半導体ウェハ保持部材 1 1 の剥離後、半導体ウェハ 3 0 の第一主面（表面）に表面保護部材 1 3 を貼り付けて、半導体ウェハ 3 0 の第二主面（裏面）の裏面保護部材を剥離する。裏面保護部材や表面保護部材 1 3 には、例えば有機保護テープを用いている。

20

## 【 0 0 1 5 】

素子領域 2 のパターン形状を裏面側から観察して、位置決めを行い半導体ウェハ 3 0 の第二主面（裏面）側からレーザー光を照射してレーザーダイシングを行う。レーザーダイシングにより、半導体ウェハ 3 0 は半導体チップ 3 に個片化される。レーザー光は、デブリや飛散物が低減できる、例えば N d : Y A G の 3 倍波である波長 3 5 5 n m、ピコ秒以下の短パルスレーザーを用いるのが好ましい。

30

## 【 0 0 1 6 】

ここでは、レーザーダイシングを使用しているが、代わりにレーザー光を半導体ウェハ 3 0 内部に集光して改質層の形成を行い、この改質層を用いてブレーキングにより半導体チップ 3 に個片化してもよい。また、レーザーマイクロジェット法を用いてダイシングしてもよい。また、半導体ウェハ保持部材 1 1 の代わりに表面保護部材を用いてもよい。この場合、保護部材の転写工程が省略でき工程削減が可能となる。

## 【 0 0 1 7 】

続いて、図 3 に示すように、半導体ウェハ 3 0 の第二主面（裏面）に高反射膜としての裏面金属膜 1 4 を形成する。裏面金属膜 1 4 には、例えば A g（銀）などが使用され、スパッタ法を用いて形成される。

40

## 【 0 0 1 8 】

そして、図 4 に示すように、表面が球面形状を有するエキスパンド装置の押し当て部 1 5 に表面保護部材 1 3 を押し当て、裏面金属膜 1 4 に斜め方向の力を加えることにより、裏面金属膜 1 4 をブレーキングする。この結果、基板 1、素子領域 2、及び裏面金属膜 1 4 から構成される半導体装置としての半導体チップ 3 a が個片化される。押し当て部 1 5 は、半導体ウェハ 3 0 のサイズを考慮し、例えば半径（R）を 3 0 乃至 3 0 0 m m の範囲に設定している。エキスパンド工程での周囲温度は、例えば室温乃至 8 0 ° C の範囲に設定している。これ以降の工程は、周知の技術を用いて行われるので図示及び説明を省略する。

50

## 【0019】

ここで、表面が平坦な押し当て部15を用いて、エキスパンド（引き延ばし）した場合、高反射膜である裏面金属膜14の剥がれやチップ同士が繋がるペアリングなどが生じ、半導体裏面処理工程の歩留低下や半導体装置としての半導体チップの品質低下が発生する。

## 【0020】

本実施形態では、高反射膜としての裏面金属膜14に斜め方向の力が掛かり、裏面金属膜14が切れ易くなる。このため、裏面金属膜14の剥がれやペアリングを大幅に抑制でき、所望の裏面反射強度を確保することができる。

## 【0021】

次に、形成された半導体チップの形状について図5を参照して説明する。図5は個片化された半導体チップを示す断面図、図5(a)は本実施形態の半導体チップ、図5(b)は比較例の半導体チップである。

## 【0022】

図5(b)に示すように、比較例では、裏面金属膜14の剥がれやペアリングを防止するために、ダイシングライン部の裏面金属膜14をエッチング除去してから、基板1の第二主面（裏面）側からレーザダイシングを行っている。

## 【0023】

このため、裏面金属膜14の端部は、基板1及び素子領域2の端部よりも裏面金属膜と基板の間隔W1だけ内側に設けられる。比較例では、レジスト膜形成と裏面金属膜14のエッチング工程が必要となり工程数が増加する。また、ストリート面積が増大する。

## 【0024】

一方、図5(a)に示すように、本実施形態では、基板1、素子領域2、及び裏面金属膜14の端部の端部が同一断面上に形成され、レジスト膜形成と裏面金属膜14のエッチング工程を必要としない。つまり、工程削減ができる。

## 【0025】

上述したように、本実施形態の半導体装置の製造方法、半導体装置では、半導体ウェハ30の裏面研磨後、素子領域2を表面保護部材13で保護して、半導体ウェハの裏面側からレーザ光を照射してレーザダイシングする。レーザダイシング後、裏面金属膜14を形成し、押し当て部15に表面保護部材13を押し当て、裏面金属膜14に斜め方向の力を加えることにより、裏面金属膜14をブレーキングする。

## 【0026】

このため、高反射膜としての裏面金属膜14の剥がれやチップ同士が繋がるペアリングなどの発生を大幅に抑制することができ、所望の裏面反射強度が確保することができる。

## 【0027】

なお、本実施形態では、基板1の第二主面（裏面）側からレーザダイシングを行っているが、必ずしもこれに限定されるものではない。例えば、図6に示すように、基板1の第二主面（裏面）に裏面保護部材を貼り付けて、基板1の第一主面（表面）側からレーザダイシングを行ってもよい。

## 【0028】

また、本実施形態では、基板1の第二主面（裏面）に裏面金属膜14を形成後、押し当て部15に表面保護部材13を押し当てることによりエキスパンドしているが、必ずしもこれに限定されるものではない。例えば、図7に示すように、基板1の第二主面（裏面）に裏面金属膜14を形成後、保護部材を転写して裏面保護部材17を貼り付けてから、押し当て部15に表面保護部材13を押し当てることによりエキスパンドしてもよい。

## 【0029】

## (第2の実施形態)

次に、本発明の第2の実施形態に係る半導体装置の製造方法、半導体装置について、図面を参照して説明する。図8及び9は半導体装置の製造工程を示す断面図である。本実施形態では、表面に素子領域が形成された半導体ウェハをダイシング・ブレーキング及びブ

10

20

30

40

50

リエキスバンドを行ってから裏面金属膜を形成し、球面形状を有する押し当て部を用いて、半導体チップを個片化している。

【0030】

以下、第1の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。

【0031】

図8に示すように、レーザダイシング後、表面保護部材13を水平方向に引き延ばして半導体チップ3をプリエキスバンド間隔 $W_{pe}$ だけ離間する。プリエキスバンド間隔 $W_{pe}$ は、裏面金属膜14が半導体チップ3の側面に形成されないように、例えば0.5乃至10 $\mu\text{m}$ の範囲に設定するのが好ましい。

【0032】

次に、図9に示すように、半導体ウェハ30の第二主面(裏面)に高反射膜としての裏面金属膜14を形成する。裏面金属膜14には、例えばAg(銀)などが使用され、スパッタ法を用いて形成される。これ以降は第一の実施形態と同様なので説明を省略する。

【0033】

次に、形成された半導体チップの形状について図10を参照して説明する。図10は個片化された半導体チップを示す断面図である。

【0034】

図10に示すように、半導体装置としての個変化された半導体チップ3bは、基板1及び素子領域2の端部が同一断面上に形成される。裏面金属膜14は、端部が基板1及び素子領域2の端部よりも裏面金属膜と基板の間隔 $W_2$ だけせり出している。

【0035】

上述したように、本実施形態の半導体装置の製造方法、半導体装置では、半導体ウェハ30の裏面研磨後、素子領域2を表面保護部材13で保護して、半導体ウェハの裏面側からレーザ光を照射してレーザダイシングする。レーザダイシング後、表面保護部材13を水平方向に所定量プリエキスバンドする。プリエキスバンド後、裏面金属膜14を形成し、押し当て部15に表面保護部材13を押し当て、裏面金属膜14に斜め方向の力を加えることにより、裏面金属膜14をブレーキングする。

【0036】

このため、高反射膜である裏面金属膜14の剥がれやチップ同士が繋がるペアリングなどの発生を大幅に抑制することができ、所望の裏面反射強度が確保することができる。

【0037】

なお、実施形態では、LEDを個片化する半導体裏面処理工程に適用しているが、代わりに裏面金属膜を有する半導体素子や半導体集積回路にも適用することができる。

【0038】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0039】

本発明は、以下の付記に記載されているような構成が考えられる。

(付記1) 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面を研磨する工程と、前記半導体ウェハの第一主面と相対向する第二主面側からレーザ光を照射し、前記半導体ウェハをレーザダイシングする工程と、前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜をブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程とを具備する半導体装置の製造方法。

10

20

30

40

50

【0040】

(付記2) 素子領域が形成される半導体ウェハの第一主面に表面保護部材を張り付けて、前記半導体ウェハの第一主面と相対向する第二主面側から前記半導体ウェハの内部にレーザー光を集光して改質層を形成する工程と、前記半導体ウェハの第二主面に裏面金属膜を形成する工程と、表面が球面形状を有する押し当て部を前記表面保護部材に押し当て、前記表面保護部材を斜め方向に押し広げて前記裏面金属膜及び前記半導体ウェハをブレーキングし、個片化された裏面金属膜付半導体チップを形成する工程とを具備する半導体装置の製造方法。

【符号の説明】


【0041】

- 1 基板
- 2 素子領域
- 3、3 a、3 b、3 1 半導体チップ
- 1 1 半導体ウェハ保持部材
- 1 2 裏面研削領域
- 1 3 表面保護部材
- 1 4 裏面金属膜
- 1 5 押し当て部
- 1 6、1 7 裏面保護部材
- 3 0 半導体ウェハ
- W 1、W 2 裏面金属膜と基板の間隔
- W p e プリエキスパンド間隔

10


20

【図1】




- 1…基板
- 2…素子領域
- 11…半導体ウェハ保持部材
- 12…裏面研削領域
- 30…半導体ウェハ

【図2】




- 3…半導体チップ
- 13…表面保護部材

【図3】




【図4】




【図5】

(a)




(b)



31...半導体チップ  
 W1...表面金属膜と基板の間隔


【図6】



16...表面保護部材




【 図 7 】




17…表面保護部材

【 図 8 】




Wpe…プリエキシバンド間隔

【 図 9 】



【 図 1 0 】



3b…半導体チップ  
W2…表面金属膜と基板の間隔

フロントページの続き

(72)発明者 糸永 修司  
東京都港区芝浦一丁目1番1号 株式会社東芝内