



(12) 发明专利

(10) 授权公告号 CN 101636044 B

(45) 授权公告日 2011.07.13

(21) 申请号 200810133734.1

第 7 行至第 6 页第 5 行, 图 2A 至 3.

(22) 申请日 2008.07.25

审查员 阎澄

(73) 专利权人 欣兴电子股份有限公司

地址 中国台湾桃园县

(72) 发明人 陈俊谦 陈宗源

(74) 专利代理机构 北京市柳沈律师事务所

11105

代理人 陈小雯

(51) Int. Cl.

H05K 3/22 (2006.01)

H05K 3/18 (2006.01)

(56) 对比文件

CN 1177901 A, 1998.04.01, 说明书第 2 页第 24 行至第 26 行, 图 1A - 1E.

CN 101127310 A, 2008.02.20, 全文.

CN 101145552 A, 2008.03.19, 说明书第 4 页


权利要求书 2 页 说明书 5 页 附图 4 页

(54) 发明名称

内埋式线路结构及其制作方法

(57) 摘要

本发明公开一种内埋式线路结构及其制作方法。该制作方法如下所述。首先,提供一线路板,其具有一核心层与分别内埋于核心层的相对二表面的二内埋线路。接着,形成贯穿线路板的一导电通道以及与导电通道电连接的二导电层,二导电层分别覆盖且电连接二内埋线路。然后,在二导电层上分别形成二阻镀层,各阻镀层具有第一开口以暴露出导电层的表面。之后,在各导电层的表面上形成一抗氧化层。接着,移除二阻镀层、二导电层,以显露二内埋线路。然后,形成二防焊层以分别覆盖二内埋线路,且各防焊层具有第二开口,第二开口暴露出抗氧化层。



1. 一种内埋式线路结构的制作方法,包括:

提供一具有一第一内埋线路、一核心层以及一第二内埋线路的线路板,而该第一内埋线路与该第二内埋线路分别内埋于该核心层的相对二表面;

形成贯穿该线路板的至少一导电通道以及电连接该导电通道的一第一导电层以及一第二导电层,该第一导电层覆盖且电连接该第一内埋线路,而该第二导电层覆盖且电连接该第二内埋线路;

在该第一导电层上形成一第一阻镀层,该第一阻镀层具有至少一第一开口以暴露出该第一导电层的一第一表面;

在该第二导电层上形成一第二阻镀层,该第二阻镀层具有至少一第二开口以暴露出该第二导电层的一第二表面;

在该第一表面上形成一第一抗氧化层;

在该第二表面上形成一第二抗氧化层;

移除该第一阻镀层、该第二阻镀层、该第一导电层以及该第二导电层,以显露该第一内埋线路以及该第二内埋线路以及

形成一第一防焊层以覆盖该第一内埋线路,且该第一防焊层具有至少一第三开口,该第三开口暴露出该第一抗氧化层;

形成一第二防焊层以覆盖该第二内埋线路,且该第二防焊层具有至少一第四开口,该第四开口暴露出该第二抗氧化层。

2. 如权利要求 1 所述的内埋式线路结构的制作方法,在形成该第一阻镀层之前,还包括薄化该第一导电层与该第二导电层。

3. 如权利要求 2 所述的内埋式线路结构的制作方法,其中在薄化该第一导电层与该第二导电层之前,还包括在该第一导电层与该第二导电层的位于该导电通道上的部分分别形成一第一保护层与一第二保护层,并在薄化该第一导电层与该第二导电层之后,移除该第一保护层与该第二保护层。

4. 如权利要求 1 所述的内埋式线路结构的制作方法,其中形成该第一抗氧化层与第二抗氧化层的方法包括电镀法或无电电镀法。

5. 如权利要求 4 所述的内埋式线路结构的制作方法,其中无电电镀法包括化学沉积法或物理沉积法。

6. 一种内埋式线路结构的制作方法,包括:

提供一具有至少一内埋线路以及一核心层的线路板,而该内埋线路内埋于该核心层的一表面;

形成贯穿该核心层以及该内埋线路的至少一导电通道以及电连接该导电通道的一导电层,该导电层覆盖且电连接该内埋线路;

在该导电层上形成一阻镀层,该阻镀层暴露出该导电层的一表面;

在该第一表面上形成一抗氧化层;

移除该阻镀层以及未被该第一抗氧化层覆盖的该导电层,以显露该内埋线路;以及形成一防焊层以覆盖该内埋线路,且该防焊层暴露出该抗氧化层。

7. 如权利要求 6 所述的内埋式线路结构的制作方法,在形成该阻镀层之前,还包括薄化该导电层。

8. 如权利要求 7 所述的内埋式线路结构的制作方法,其中在薄化该导电层之前,还包括在该导电层的位于该导电通道上的部分分别形成一保护层,并在薄化该导电层之后,移除该保护层。

9. 一种内埋式线路结构,包括:

核心层;

第一内埋线路,内埋于该核心层的一表面;

第一导电通道,贯穿该核心层以及该第一内埋线路的一第一接垫,其中该第一导电通道设置于该核心层的该表面的部位,被该第一接垫所包围且与该第一接垫电性接触;

第一导电层,覆盖该第一接垫以及该第一导电通道;

第一抗氧化层,形成于该第一导电层上;以及

第一防焊层,覆盖该第一内埋线路,且暴露出该第一抗氧化层。

10. 如权利要求 9 所述的内埋式线路结构,还包括:

第二内埋线路,内埋于该核心层的另一表面;

第二导电通道,贯穿该核心层以及该第二内埋线路的一第二接垫;

第二导电层,覆盖该第二接垫以及该第二导电通道;

第二抗氧化层,形成于该第二导电层上;以及

第二防焊层,覆盖该第二内埋线路,且暴露出该第二抗氧化层。

## 内埋式线路结构及其制作方法

### 技术领域

[0001] 本发明涉及一种内埋式线路结构的制作方法,且特别是涉及一种不具有电镀线的内埋式线路结构的制作方法。

### 背景技术

[0002] 近年来,随着电子技术的日新月异,以及高科技电子产业的相继问世,使得更人性化、功能更佳的电子产品不断地推陈出新,并朝向轻、薄、短、小的趋势迈进。在此趋势之下,由于线路板具有布线细密、组装紧凑及性能良好等优点,因此线路板便成为承载多个电子元件以及使这些电子元件彼此电连接的主要媒介之一。

[0003] 在现有技术中,在制作线路板时,通常会在其外部的线路层及图案化防焊层(solder mask layer)制作完成之后,再在线路层所形成的许多接垫(bonding pad)的表面电镀一抗氧化层,例如一镍金层(Ni/Au layer),以防止由铜制成的这些接垫的表面氧化,并可增加这些接垫在焊接时的接合强度。而且,以电镀的方式形成抗氧化层具有形成速度快的优点。

[0004] 为了对这些接垫的表面进行电镀制作工艺,这些接垫可分别连接至一电镀线(plating bar),进而与外部的电源相互电连接。并且,在电镀完成抗氧化层之后,再切除电镀线或切断电镀线与这些接垫的连结,以使这些接垫彼此之间电性绝缘。然而,电镀线会占用线路板上有限的线路布局空间(layoutspace),并降低线路层的线路布局的自由度。

### 发明内容

[0005] 本发明的目的在于提供一种内埋式线路结构的制作方法,其通过全面覆盖线路层的导电层形成抗氧化层,因此其在线路布局上具有较大的自由度。

[0006] 本发明提出一种内埋式线路结构的制作方法如下所述。首先,提供一具有一第一内埋线路、一核心层以及一第二内埋线路的线路板,而第一内埋线路与第二内埋线路分别内埋于核心层的相对二表面。接着,形成贯穿线路板的至少一导电通道以及电连接导电通道的一第一导电层以及一第二导电层,第一导电层覆盖且电连接第一内埋线路,而第二导电层覆盖且电连接第二内埋线路。

[0007] 然后,在第一导电层上形成一第一阻镀层,第一阻镀层具有至少一第一开口以暴露出第一导电层的一第一表面。并且,在第二导电层上形成一第二阻镀层,第二阻镀层具有至少一第二开口以暴露出第二导电层的一第二表面。之后,在第一表面上形成一第一抗氧化层,并且在第二表面上形成一第二抗氧化层。

[0008] 接着,移除第一阻镀层、第二阻镀层、第一导电层以及第二导电层,以显露第一内埋线路以及第二内埋线路。然后,形成一第一防焊层以覆盖第一内埋线路,且第一防焊层具有至少一第三开口,第三开口暴露出第一抗氧化层。之后,形成一第二防焊层以覆盖第二内埋线路,且第二防焊层具有至少一第四开口,第四开口暴露出第二抗氧化层。

[0009] 在本发明的一实施例中,在形成第一阻镀层之前,更包括薄化第一导电层与第二

导电层。

[0010] 在本发明的一实施例中,在薄化第一导电层与第二导电层之前,更包括在第一导电层与第二导电层的位于导电通道上的部分分别形成一第一保护层与一第二保护层,并在薄化第一导电层与第二导电层之后,移除第一保护层与第二保护层。

[0011] 在本发明的一实施例中,形成第一抗氧化层与第二抗氧化层的方法包括电镀法或无电电镀法。

[0012] 在本发明的一实施例中,无电电镀法包括化学沉积法或物理沉积法。

[0013] 在本发明的一实施例中,第一抗氧化层与第二抗氧化层的材质为镍与金。

[0014] 在本发明的一实施例中,移除第一导电层以及第二导电层的方法包括蚀刻。

[0015] 本发明提出一种内埋式线路结构的制作方法如下所述。首先,提供一具有至少一内埋线路以及一核心层的线路板,而内埋线路内埋于核心层的一表面。接着,形成贯穿核心层以及内埋线路的至少一导电通道以及电连接导电通道的一导电层,导电层覆盖且电连接内埋线路。然后,在导电层上形成一阻镀层,阻镀层暴露出导电层的一表面。之后,在第一表面上形成一抗氧化层。接着,移除阻镀层以及未被第一抗氧化层覆盖的导电层,以显露内埋线路。然后,形成一防焊层以覆盖内埋线路,且防焊层暴露出抗氧化层。

[0016] 在本发明的一实施例中,在形成阻镀层之前,更包括薄化导电层。

[0017] 在本发明的一实施例中,在薄化导电层之前,更包括在导电层的位于导电通道上的部分分别形成一保护层,并在薄化导电层之后,移除保护层。

[0018] 在本发明的一实施例中,抗氧化层的材质包括镍与金。

[0019] 在本发明的一实施例中,移除导电层的方法包括蚀刻。

[0020] 本发明提出一种内埋式线路结构包括一核心层、一第一内埋线路、一第一导电通道、一第一导电层、一第一抗氧化层与一第一防焊层。第一内埋线路内埋于核心层的一表面。第一导电通道贯穿核心层以及第一内埋线路的一第一接垫。第一导电层覆盖第一接垫以及第一导电通道。第一抗氧化层形成于第一导电层上。第一防焊层覆盖第一内埋线路,且暴露出第一抗氧化层。

[0021] 在本发明的一实施例中,第一抗氧化层的材质包括镍与金。

[0022] 在本发明的一实施例中,内埋式线路结构更包括一第二内埋线路、一第二导电通道、一第二导电层、一第二抗氧化层与一第二防焊层。第二内埋线路内埋于核心层的另一表面。第二导电通道贯穿核心层以及第二内埋线路的一第二接垫。第二导电层覆盖第二接垫以及第二导电通道。第二抗氧化层形成于第二导电层上。第二防焊层覆盖第二内埋线路,且暴露出第二抗氧化层。

[0023] 在本发明的一实施例中,第二抗氧化层的材质包括镍与金。

[0024] 综上所述,由于本发明是通过导电层形成抗氧化层,因此不需在线路层中形成现有的电镀线。因此,本发明在线路布局上具有较大的自由度,且在线路板上可配置较多的信号线(即非电镀线的线路)。

[0025] 为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举实施例,并配合所附附图,作详细说明如下。

### 附图说明

- [0026] 图 1A ~图 1F 为本发明一实施例的内埋式线路结构的制作工艺剖视图；
- [0027] 图 2A ~图 2D 为本发明另一实施例的内埋式线路结构的制作工艺剖视图。
- [0028] 主要元件符号说明
- [0029] 110 :线路板
- [0030] 112 :第一内埋线路
- [0031] 114 :核心层
- [0032] 114a :上表面
- [0033] 114b :下表面
- [0034] 116 :第二内埋线路
- [0035] 120 :第一导电层
- [0036] 122 :第一表面
- [0037] 130 :第二导电层
- [0038] 132 :第二表面
- [0039] 140 :第一阻镀层
- [0040] 150 :第二阻镀层
- [0041] 160 :第一抗氧化层
- [0042] 170 :第二抗氧化层
- [0043] 180 :第一防焊层
- [0044] 190 :第二防焊层
- [0045] 200 :内埋式线路结构
- [0046] 210 :第一保护层
- [0047] 220 :第二保护层
- [0048] C :导电通道
- [0049] OP1 :第一开口
- [0050] OP2 :第二开口
- [0051] OP3 :第三开口
- [0052] OP4 :第四开口
- [0053] P1 :第一接垫
- [0054] P2 :第二接垫

### 具体实施方式

[0055] 图 1A ~图 1F 为本发明一实施例的内埋式线路结构的制作工艺剖视图。图 2A ~图 2D 为本发明另一实施例的内埋式线路结构的制作工艺剖视图。

[0056] 首先,请参照图 1A,提供一线路板 110。线路板 110 例如是一内埋式线路板,且内埋式线路板可以是单层或双层内埋式线路板,本实施例是以双层内埋式线路板为例作说明,但并非用以限定本发明。

[0057] 线路板 110 具有一第一内埋线路 112、一核心层 114 以及一第二内埋线路 116,其中核心层 114 具有一上表面 114a 与一下表面 114b,而第一内埋线路 112 与第二内埋线路

116 分别内埋于核心层 114 的上表面 114a 与下表面 114b。第一内埋线路 112 具有多个第一接垫 P1, 第二内埋线路 116 具有多个第二接垫 P2。

[0058] 接着, 请参照图 1B, 形成贯穿线路板 110 的第二导电通道 C 以及电连接导电通道 C 的第一导电层 120 以及一第二导电层 130, 这些导电通道 C 贯穿第一接垫 P1 与第二接垫 P2。具体而言, 第一导电层 120 配置于上表面 114a 上并覆盖第一内埋线路 112, 且第一导电层 120 与第一内埋线路 112 电连接。第二导电层 130 配置于下表面 114b 上并覆盖第二内埋线路 116, 且第二导电层 130 与第二内埋线路 116 电连接。值得注意的是, 本发明并不限定导电通道 C 的数量, 举例来说, 导电通道 C 的数量可以是一个或多个。由于线路板 110 具有平坦的上表面 114a 以及下表面 114b, 因此第一导电层 120 与第二导电层 130 以电镀方式形成于上表面 114a 与下表面 114b 时, 也能具有平坦的表面, 以避免现有线路板的表面凹凸过大而造成导电材料无法均匀沉积或漏镀。此外, 第一导电层 120 与第二导电层 130 是在电镀导电通道 C 时一起形成的, 不需分开制作或增加制作工艺的步骤, 因此线路板的制作工艺可进一步简化。

[0059] 然后, 请参照图 1C, 在本实施例中, 薄化第一导电层 120 与第二导电层 130, 且薄化的方法包括蚀刻, 以使第一导电层 120 与第二导电层 130 的厚度剩下 1~6 微米。接着, 请参照图 1D, 在第一导电层 120 上形成一第一阻镀层 140, 且第一阻镀层 140 具有一第一开口 OP1 以暴露出第一导电层 120 的一第一表面 122。并且, 在第二导电层 130 上形成一第二阻镀层 150, 第二阻镀层 150 具有一第二开口 OP2 以暴露出第二导电层 130 的一第二表面 132。详细而言, 第一开口 OP1 暴露出第一导电层 120 的位于第一接垫 P1 上的部分, 而第二开口 OP2 暴露出第二导电层 130 的位于第二接垫 P2 上的部分。

[0060] 之后, 请再次参照图 1D, 在第一表面 122 上形成一第一抗氧化层 160, 并且在第二表面 132 上形成一第二抗氧化层 170, 其中第一抗氧化层 160 与第二抗氧化层 170 的材质例如是镍与金。在本实施例中, 形成第一抗氧化层 160 与第二抗氧化层 170 的方法例如是电镀法, 也就是说, 本实施例可通过对第一导电层 120 与第二导电层 130 施加电流或电压的方式, 在第一表面 122 与第二表面 132 上分别形成第一抗氧化层 160 与第二抗氧化层 170。

[0061] 值得注意的是, 相比较于现有技术需先在线路层中形成电镀线才能以电镀法形成抗氧化层, 本实施例是通过第一与第二导电层 120、130 形成第一与第二抗氧化层 160、170。如此一来, 本实施例以电镀法形成第一与第二抗氧化层 160、170 不会影响第一与第二内埋线路 112、116 的线路布局, 也不会占用线路板 110 上的线路布局空间。因此, 本实施例在线路布局上具有较大的自由度, 且在线路板 110 上可配置较多的信号线 (即非电镀线的线路)。另外, 形成第一抗氧化层 160 与第二抗氧化层 170 的方法还可以是无电电镀法, 无电电镀法可以是化学沉积法或物理沉积法, 其中化学沉积法例如是化学气相沉积, 物理沉积法可为物理气相沉积 (例如溅镀法或蒸镀法)。

[0062] 接着, 请参照图 1E, 移除第一阻镀层 140、第二阻镀层 150、第一导电层 120 以及第二导电层 130, 以显露第一内埋线路 112 以及第二内埋线路 116。详细而言, 本实施例仅移除未被第一与第二抗氧化层 160、170 覆盖的第一与第二导电层 120、130, 而保留被第一与第二抗氧化层 160、170 覆盖的第一与第二导电层 120、130。此外, 在本实施例中, 移除第一导电层 120 以及第二导电层 130 的方法包括蚀刻, 同时线路板 110 的上表面 114a 和下表面 114b 为平坦的表面, 也有助于清洗残留的蚀刻液、光阻剂等化学药剂, 以提高产品的品质。

[0063] 然后,请参照图 1F,形成一第一防焊层 180 与一第二防焊层 190 以分别覆盖第一内埋线路 112 与第二内埋线路 116。第一防焊层 180 具有一第三开口 OP3,且第三开口 OP3 暴露出第一抗氧化层 160。第二防焊层 190 具有一第四开口 OP4,且第四开口 OP4 暴露出第二抗氧化层 170。

[0064] 此外,请参照图 2A,在其他实施例中,在薄化第一导电层 120 与第二导电层 130 之前,可先在第一导电层 120 与第二导电层 130 的位于第一接垫 P1 与第二接垫 P2 上的部分分别形成一第一保护层 210 与一第二保护层 220。

[0065] 接着,请参照图 2B,薄化第一导电层 120 与第二导电层 130。详细而言,由于第一保护层 210 与第二保护层 220 分别覆盖第一导电层 120 与第二导电层 130 的位于导电通道 C 上的部分,因此仅可薄化第一导电层 120 与第二导电层 130 的未被第一保护层 210 与第二保护层 220 覆盖的部分。如此一来,第一导电层 120 与第二导电层 130 的位于第一接垫 P1 与第二接垫 P2 上的部分较厚。

[0066] 然后,请参照图 2C,移除第一保护层 210 与第二保护层 220。之后,可接续图 1D ~ 图 1F 的制作工艺而得到图 2D 的内埋式线路结构 200。值得注意的是,由于第一导电层 120 与第二导电层 130 的位于第一接垫 P1 与第二接垫 P2 上的部分较厚,因此当以电镀的方式在其上形成第一抗氧化层 160 与第二抗氧化层 170 时,电阻较小而较不易漏镀。

[0067] 综上所述,本发明是通过导电层形成抗氧化层,因此不需在线路层中形成现有的电镀线。如此一来,本发明以电镀法形成抗氧化层不会影响内埋线路的线路布局,也不会占用线路板上的线路布局空间。因此,本发明在线路布局上具有较大的自由度,且线路板上可配置较多的信号线(即非电镀线的线路)。此外,本发明还可在薄化导电层之前形成保护层以增厚导电层的位于第一接垫与第二接垫上的部分,进而降低之后形成抗氧化层时的电阻并可避免漏镀的情况产生。

[0068] 虽然结合以上实施例揭露了本发明,然而其并非用以限定本发明,任何所属领域中熟悉此技术者,在不脱离本发明的精神和范围内,可作些许的更动与润饰,因此本发明的保护范围应以附上的权利要求所界定的为准。






图 1A




图 1B




图 1C




图 1D




图 1E




图 1F




图 2A




图 2B




图 2C




图 2D