



(19) 中華民國智慧財產局

(12) 發明說明書公告本

(11) 證書號數：TW I499024 B

(45) 公告日：中華民國 104 (2015) 年 09 月 01 日

(21) 申請案號：098100325

(22) 申請日：中華民國 98 (2009) 年 01 月 07 日

(51) Int. Cl. : H01L23/49 (2006.01)

H01L21/56 (2006.01)

H01L25/10 (2006.01)

(71) 申請人：日月光半導體製造股份有限公司 (中華民國) ADVANCED SEMICONDUCTOR ENGINEERING, INC. (TW)

高雄市楠梓加工出口區經三路 26 號

(72) 發明人：朱吉植 CHU, CHI CHIH (TW)；翁承誼 WENG, CHENG YI (TW)；廖振凱 LIAO, CHEN KAI (TW)

(74) 代理人：陳長文

(56) 參考文獻：

TW I283473

US 2006/0170112A1

US 2006/0240595A1

審查人員：黃本立

申請專利範圍項數：23 項 圖式數：18 共 42 頁

(54) 名稱


堆疊式多封裝構造裝置、半導體封裝構造及其製造方法

PACKAGE-ON-PACKAGE DEVICE, SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME

(57) 摘要

一種半導體封裝構造包含一基板、一晶片、一封膠化合物。該基板包含複數個電性接點，位於該基板之上表面。該晶片固定且電性連接於該基板之上表面。該封膠化合物包覆該基板及晶片，並裸露出該基板之下表面，其中該封膠化合物包含複數個開口，每一開口包圍且裸露出每一電性接點。

A semiconductor package includes a substrate, a chip and a molding compound. The substrate includes a plurality of electrical contacts located on an upper surface of the substrate. The chip is mounted and electrically connected to the upper surface of the substrate. The molding compound seals the chip and the substrate, and exposes a lower surface of the substrate, wherein the molding compound includes a plurality of openings which each encloses and exposes each electrical contact.



第 16 圖

310 . . . 封裝構造

312 . . . 基板

313 . . . 黏膠

314 . . . 晶片

316 . . . 錫線

317 . . . 封膠化合物

318 . . . 電性接點

318a . . . 接墊

- 318b . . . 錫球
- 334 . . . 電性接點
- 334a . . . 接墊
- 334b . . . 預錫劑
- 342 . . . 上表面
- 344 . . . 下表面
- 356 . . . 開口

六、發明說明：

【發明所屬之技術領域】

本發明係有關於一種堆疊式多封裝構造裝置，更特別有關於一種堆疊式多封裝構造裝置之下封裝構造，其封膠化合物具有開口，可包圍且裸露出基板的電性接點。

【先前技術】

目前，堆疊式多封裝構造(Package on Package ; POP)裝置主要是指將一半導體封裝構造配置於另一半導體封裝構造上，其基本目的是要增加密度以在每單位空間中產生更大的功能性，以及更好的區域性效能，因此可降低整個堆疊式多封裝構造裝置之總面積，同時也降低其成本。

參考第 1 圖，美國專利第 7,101,731 號，標題為“具有倒置封裝構造堆疊在覆晶球格陣列封裝構造之半導體多封裝構造模組 (Semiconductor multi-package module having inverted second package stacked over die-up flip-chip ball grid array (BGA) package)”，其先前技術揭示一種堆疊式多封裝構造裝置 50 之結構，亦即兩個堆疊的多封裝構造模組 (Multi-Package Module ; MPM)，並藉由錫球 28 相互電性連接。在該堆疊式多封裝構造裝置 50 中，第一封裝構造為“上”封裝構造 20，且第二封裝構

造為“下”封裝構造 10。該上封裝構造 20 堆疊在該下封裝構造 10 上。

然而，習知堆疊式多封裝構造裝置 50 之下封裝構造 10 的下封膠化合物 17 並未具有任何開口，其包圍且裸露出該下封裝構造 10 之上表面的該接墊 11 或該錫球 28。因此，習知堆疊式多封裝構造裝置 50 無法降低銲接後之銲料溢出風險(solder extrusion risk)，進而無法降低線路間短路之可能性。

參考第 2 圖，目前已發展另一種習知堆疊式多封裝構造裝置 150 之結構。該堆疊式多封裝構造裝置 150 包含一上封裝構造 120 與一下封裝構造 110。另一種習知堆疊式多封裝構造裝置 150 大體上類似於第 1 圖之習知堆疊式多封裝構造裝置 50，類似元件標示類似的標號。兩者之不同處是在於該堆疊式多封裝構造裝置 150 之上封裝構造 120 包含複數個錫球 128，配置該基板 122 之下表面的接墊上，以電性連接於該下封裝構造 110 之晶片 114 的接墊 115。該接墊 115 和絕緣層 119 兩者可稱為線路層，須藉由一種重新分配層(Redistribution Layer; RDL)的微影蝕刻製程而形成。由於該上封裝構造 120 之錫球 128 插入該下封裝構造 110 中，且該錫球 128 電性連接於該接墊 115，因此該堆疊式多封裝構造裝置 150 中之該上封裝構造 120 及該下封裝構造 110

的相互連接將可達成。

然而，習知堆疊式多封裝構造裝置 150 之下封裝構造 110 的下封膠化合物 117 亦未具有任何開口，其包圍且裸露出該接墊 115 或該銲球 128。因此，習知堆疊式多封裝構造裝置 150 無法降低銲接後之銲料溢出風險(solder extrusion risk)，進而無法降低線路間短路之可能性。

因此，便有需要提供一種堆疊式多封裝構造裝置，能夠解決前述的問題。

【發明內容】

本發明提供一種堆疊式多封裝構造裝置，包含一下封裝構造及一上封裝構造。該第一晶片固定且電性連接於該第一基板之上表面。該第一封膠化合物包覆該第一基板及第一晶片，並裸露出該第一基板之下表面，其中該第一封膠化合物包含複數個開口，每一開口包圍且裸露出每一電性接點。該上封裝構造堆疊在該下封裝構造上，並包含一第二基板、一第二晶片及一第二封膠化合物。該第二基板具有一上表面及一下表面，該下表面相對於該上表面，且該第二基板之下表面電性連接於該第一基板之該些電性接點。該第二晶片固定且電性連接於該第二基板之上表面。該第二封膠化合物包覆該第二基板及第二晶片，並裸露出該第二基板之下表面。

根據本發明之堆疊式多封裝構造裝置，該下封裝構造的封膠化合物具有開口，其包圍且裸露出該下封裝構造之基板的電性接點，用以降低銲接後之銲料溢出風險(solder extrusion risk)，進而降低線路間短路之可能性。再者，由於該開口包圍該基板之電性接點，因此可定位該基板之電性接點之預銲劑或銲球，進而避免銲接後該上下封裝構造之間的封裝構造偏移(package offset)。

為了讓本發明之上述和其他目的、特徵、和優點能更明顯，下文將配合所附圖示，作詳細說明如下。

【實施方式】

參考第 3 圖，其顯示本發明之第一實施例之堆疊式多封裝構造裝置 (Package On Package ; POP)200。該堆疊式多封裝構造裝置 200 包含一下封裝構造 210 一上封裝構造 220。

該下封裝構造 210 包含一第一晶片 214，其固定且電性連接於一第一基板 212 之上表面 242。該第一基板 212 具有上金屬層及下金屬層，其可被圖案化以提供適當的電路，並藉由鍍通孔相互電性連接。一插入器(interposer)230 可藉由諸如黏膠 232 而固定於該第一晶片 214 上，並電性連接於該第一基板 212 之上表面 242。該插入器 230 可為一電路

板或一基板。該插入器 230 具有一上表面 236 及一下表面 238，該下表面 238 相對於該上表面 236 並面向該第一晶片 214。該插入器 230 包含複數個電性接點 234，其位於該插入器 230 之上表面 236。在本實施例中，該電性接點 234 包含一接墊 234a 及一預錫劑(pre-solder)234b，該預錫劑 234b 配置於該接墊 234a 上；或者，在一替代實施例中，該電性接點 234 包含一接墊 234a 及一錫球(solder ball)(圖未示)，該錫球配置於該接墊 234a 上。複數條錫線 231 用以將該插入器 230 電性連接於該第一基板 212 之上表面 242。一第一封膠化合物(molding compound)217 包覆該第一基板 212、第一晶片 214、插入器 230 及該些錫線 231，並裸露出該第一基板 212 之下表面 244。再者，該第一封膠化合物 217 包含複數個開口 256，每一開口 256 包圍且裸露出每一電性接點 234。該開口 256 之剖面為錐形，諸如上寬下窄之方錐狀或圓錐狀；或者，該開口 256 之深度不小於該電性接點 234 之高度，藉此使該開口 256 具有較大的容積可容納銲接後之錫料(solder)，諸如迴銲後之預錫劑或錫球。

該上封裝構造 220 堆疊在該下封裝構造 210 上。該上封裝構造 220 包含一第二晶片 224，其固定且電性連接於一第二基板 222 之上表面 246。該

第二基板之下表面 248 電性連接於該插入器 230 之該些電性接點 234。該上封裝構造 220 之第二基板 222 亦具有上金屬層及下金屬層，其可被圖案化以提供適當的電路，並藉由鍍通孔相互電性連接。一第二封膠化合物 227 包覆該第二基板 222 及第二晶片 224，並裸露出該第二基板 222 之下表面 248。

在本實施例中，根據該下封裝構造 210 及該上封裝構造 220，該第一及第二晶片 214、224 分別藉由黏膠 213、223，諸如環氧樹脂而固定於該第一及第二基板 212、222 之上表面 242、246，且該第一及第二晶片 214、224 可分別藉由複數條鐳線 216、226 而打線接合於該第一及第二基板 212、222 之上表面 242、246，以建立電性連接。該些鐳線 216、226 亦分別由該第一封膠化合物 217 及第二下封膠化合物 227 所包覆。或者，在一替代實施例中，該第一及第二晶片 214、224 亦可分別藉由複數個凸塊(圖未示)而覆晶接合於該第一及第二基板 212、222 之上表面 242、246。

複數個電性接點 228(諸如鐳球 228b 與接墊 228a 之組合)固定於該第二基板 222 之下表面 248，用以電性連接於該下封裝構造 210 之該插入器 230 的該些電性接點 234。因此，該堆疊式多封裝構造

裝置 200 中之該上封裝構造 220 及該下封裝構造 210 的相互連接將可達成。複數個電性接點 218(諸如錫球 218b 與接墊 218a 之組合)固定於該第一基板 212 之下表面 244，用以電性連接於一外部電路板(圖未示)。

參考第 4 圖，在另一實施例中，一第三晶片 252 可藉由打線或覆晶接合製程而固定且電性連接於該第一基板 212 之下表面 244，用以提供更多功能。

根據本發明之該實施例之堆疊式多封裝構造裝置，該下封裝構造的封膠化合物具有開口，其包圍且裸露出該下封裝構造之插入器的電性接點，用以降低銲接後之銲料溢出風險(solder extrusion risk)，進而降低線路間短路之可能性。再者，由於該開口包圍該插入器之電性接點，因此可定位該插入器之電性接點之預銲劑或銲球，進而避免銲接後該上下封裝構造之間的封裝構造偏移(package offset)。

參考第 5 至 9 圖，其顯示本發明之該第一實施例之堆疊式多封裝構造裝置 200 的下封裝構造(亦即半導體封裝構造)210 製造方法。參考第 5 圖，首先提供一基板 212，其具有一上表面 242 及一下表面 244，該下表面 244 相對於該上表面 242。在本實施例中，可藉由一黏膠 213 及複數條銲線 216，將一晶片 214 固定且電性連接於該基板 212 之上表面

242。參考第 6 圖，將一插入器 230 固定於該晶片 214 上，並電性連接於該基板 212，其中該插入器 230 具有一上表面 236 及一下表面 238，該下表面 238 相對於該上表面 236 並面向該晶片 214。該插入器 230 包含複數個電性接點 234，其位於該插入器 230 之上表面 236。在本實施例中，該電性接點 234 包含一接墊 234a 及一預錫劑 234b，該預錫劑 234b 配置於該接墊 234a 上。然後，提供複數條錫線 231，用以將該插入器 230 電性連接於該基板 212 之上表面 242。參考第 7 圖，模造一封膠化合物 217，用以包覆該基板 212、晶片 214、插入器 230 及錫線 231，並裸露出該基板 212 之下表面 244。參考第 8 圖，藉由諸如一雷射鑽孔製程，將該封膠化合物 217 形成有複數個開口 256，用以裸露出該插入器 230 之該些電性接點 234。參考第 9 圖，最後將複數個錫球 218b 固定於該基板 212 之下表面 248 的接墊 218a，如此以形成本發明之下封裝構造 210。

參考第 10 圖，其顯示本發明之第二實施例之堆疊式多封裝構造裝置 (POP) 300。該堆疊式多封裝構造裝置 300 包含一下封裝構造 310 一上封裝構造 320。

該下封裝構造 310 包含一第一晶片 314，其固定且電性連接於一第一基板 312 之上表面 342。該第

一基板 312 具有上金屬層及下金屬層，其可被圖案化以提供適當的電路，並藉由鍍通孔相互電性連接。該第一基板 312 包含複數個電性接點 334，其位於該第一基板 312 之上表面 342。在本實施例中，該電性接點 334 包含一接墊 334a 及一預錫劑 (pre-solder) 334b，該預錫劑 334b 配置於該接墊 334a 上；或者，在一替代實施例中，該電性接點 334 包含一接墊 334a 及一錫球 (圖未示)，該錫球配置於該接墊 334a 上。一第一封膠化合物 317 包覆該第一基板 312 及第一晶片 314，並裸露出該第一基板 312 之下表面 344。再者，該第一封膠化合物 317 包含複數個開口 356，每一開口 356 包圍且裸露出每一電性接點 334。該開口 356 之剖面為錐形，諸如上寬下窄之方錐狀或圓錐狀；或者，該開口 356 之深度不小於該電性接點 334 之高度，藉此該開口 356 具有較大的容積可容納銲接後之錫料 (solder)，諸如迴銲後之預錫劑或錫球。

該上封裝構造 320 堆疊在該下封裝構造 310 上。該上封裝構造 320 包含一第二晶片 324，其固定且電性連接於一第二基板 322 之上表面 346。該第二基板之下表面 348 電性連接於該第一基板 312 之該些電性接點 334。該上封裝構造 320 之第二基板 322 亦具有上金屬層及下金屬層，其可被圖案化以提供適當的電路，並藉由鍍通孔相互電性連

接。一第二封膠化合物 327 包覆該第二基板 322 及第二晶片 324，並裸露出該第二基板 322 之下表面 348。

在本實施例中，根據該下封裝構造 310 及該上封裝構造 320，該第一及第二晶片 314、324 分別藉由黏膠 313、323，諸如環氧樹脂而固定於該第一及第二基板 312、322 之上表面 342、346，且該第一及第二晶片 314、324 可分別藉由複數條鐳線 316、326 而打線接合於該第一及第二基板 312、322 之上表面 342、346，以建立電性連接。該些鐳線 316、326 亦分別由該第一封膠化合物 317 及第二封膠化合物 327 所包覆。或者，在一替代實施例中，該第一及第二晶片 314、324 亦可分別藉由複數個凸塊(圖未示)而覆晶接合於該第一及第二基板 212、222 之上表面 342、346。

複數個電性接點 328(諸如鐳球 328b 與接墊 328a 之組合)固定於該第二基板 322 之下表面 348，用以電性連接於該下封裝構造 310 之該第一基板 312 的該些電性接點 334。因此，該堆疊式多封裝構造裝置 300 中之該上封裝構造 320 及該下封裝構造 310 的相互連接將可達成。複數個電性接點 318(諸如鐳球 318b 與接墊 318a 之組合)固定於該第一基板 312 之下表面 344，用以電性連接於一外部

電路板(圖未示)。

參考第 11 圖，在另一實施例中，一第三晶片 352 可藉由打線或覆晶接合製程而固定且電性連接於該第一基板 312 之下表面 344，用以提供更多功能。

根據本發明之該實施例之堆疊式多封裝構造裝置，該下封裝構造的封膠化合物具有開口，其包圍且裸露出該下封裝構造之基板的電性接點，用以降低銲接後之銲料溢出風險(solder extrusion risk)，進而降低線路間短路之可能性。再者，由於該開口包圍該基板之電性接點，因此可定位該基板之電性接點之預銲劑或銲球，進而避免銲接後該上下封裝構造之間的封裝構造偏移(package offset)。

參考第 12 至 16 圖，其顯示本發明之該第二實施例之堆疊式多封裝構造裝置 300 的下封裝構造(亦即半導體封裝構造)310 製造方法。參考第 12 圖，首先提供一基板 312，其具有一上表面 342 及一下表面 344，該下表面 344 相對於該上表面 342。該基板 312 包含複數個電性接點 334，其位於該基板 312 之上表面 342。該基板 312 包含複數個電性接點 334，其位於該基板 312 之上表面 342。在本實施例中，該電性接點 334 包含一接墊 334a 及一預銲劑 334b，該預銲劑 334b 配置於該接墊 334a 上。可

藉由打線接合製程，將一晶片 314 固定且電性連接於該基板 312 之上表面 342。參考第 13 圖，藉由一正常模具(非特製模具)模造一封膠化合物 317，用以包覆該基板 312 及晶片 314，並裸露出該基板 312 之下表面 344。參考第 14 圖，藉由諸如一雷射減厚製程，將位在該些電性接點 334 上之該封膠化合物 317 的厚度由 H1 減少為 H2。換言之，利用雷射減厚製程，將該封膠化合物 317 形成有梯形斜角之外形。參考第 15 圖，藉由諸如一雷射鑽孔製程，將該封膠化合物 317 形成有複數個開口 356，用以裸露出該基板 312 之該些電性接點 334。換言之，利用雷射鑽孔製程，將該開口 356 形成有上寬下窄之錐狀或圓錐狀。由於該封膠化合物 317 的厚度已由 H1 減少為 H2，因此該封膠化合物 317 較容易裸露該基板 312 之該些電性接點 334，進而該些電性接點 334 容易與該些電性接點 328 電性連接(如第 10 圖所示)。參考第 16 圖，最後將複數個錫球 318b 固定於該基板 312 之下表面 348 的接墊 318a，如此以形成本發明之下封裝構造 310。

在一替代實施例中，該封膠化合物 317 包覆該基板 312 及晶片 314，並裸露出該基板 312 之下表面 344，如第 13 圖所示。參考第 17 圖，先藉由諸如雷射鑽孔製程，將該封膠化合物 317 形成有複數個開口 356'，用以裸露出該基板 312 之該些電性接

點 334。然後，藉由諸如一雷射減厚製程，將位在該些電性接點 334 上之該封膠化合物 317 的厚度由 H1 減少為 H2，如第 15 圖所示。最後，將複數個錫球 318b 固定於該基板 312 之下表面 348 的接墊 318a，如此以形成本發明之下封裝構造 310，如第 16 圖所示。

在另一替代實施例中，直接藉由諸如雷射鑽孔製程，將該封膠化合物 317 形成有複數個開口 356'，用以裸露出該基板 312 之該些電性接點 334，如第 17 圖所示。由於該封膠化合物 317 的厚度並未減少，因此該些開口 356' 具有較大的深度，進而具有較大的容積可容納銲接後之銲料(solder)。參考第 18 圖，最後將複數個錫球 318b 固定於該基板 312 之下表面 348 的接墊 318a，如此以形成本發明之下封裝構造 310。

雖然本發明已以前述實施例揭示，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與修改。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

第 1 圖為先前技術之一堆疊式多封裝構造裝置之剖面示意圖。

第 2 圖為先前技術之另一種堆疊式多封裝構造裝置之剖面示意圖。

第 3 圖為本發明之第一實施例之堆疊式多封裝構造裝置之剖面示意圖。

第 4 圖為本發明之另一實施例之堆疊式多封裝構造裝置之剖面示意圖。

第 5 至 9 圖為本發明之該第一實施例之堆疊式多封裝構造裝置之下封裝構造之製造方法之剖面示意圖。

第 10 圖為本發明之第二實施例之堆疊式多封裝構造裝置之剖面示意圖。

第 11 圖為本發明之另一實施例之堆疊式多封裝構造裝置之剖面示意圖。

第 12 至 16 圖為本發明之該第二實施例之堆疊式多封裝構造裝置之下封裝構造之製造方法之剖面示意圖。

第 17 圖為本發明之一替代實施例之堆疊式多封裝構造裝置之下封裝構造之製造方法之剖面示意圖。

第 18 圖為本發明之另一替代實施例之堆疊式多封裝構造裝置之下封裝構造之製造方法之剖面示意圖。

【主要元件符號說明】

10 封裝構造

11 接墊

17	封膠化合物		
20	封裝構造	22	基板
28	鐳球	50	多封裝構造裝置
110	封裝構造		
112	基板	113	黏膠
114	晶片	115	接墊
116	鐳線	117	封膠化合物
118	鐳球	119	絕緣層
120	封裝構造	122	基板
123	黏膠	124	晶片
125	接墊		
126	鐳線	127	封膠化合物
128	鐳球	150	多封裝構造裝置
200	多封裝構造裝置	210	封裝構造
212	基板	213	黏膠
214	晶片	216	鐳線
217	封膠化合物	218	電性接點
218a	接墊	218b	鐳球
220	封裝構造	222	基板
223	黏膠	224	晶片
226	鐳線	227	封膠化合物
228	電性接點	228a	接墊
228b	鐳球	230	插入器
231	鐳線	232	黏膠
234	電性接點		
234a	接墊	234b	預鐳劑
236	上表面	238	下表面
242	上表面	244	下表面
246	上表面	248	下表面
252	晶片	256	開口

300	多封裝構造裝置	310	封裝構造
312	基板	313	黏膠
314	晶片	316	鐳線
317	封膠化合物	318	電性接點
318a	接墊	318b	鐳球
320	封裝構造	322	基板
323	黏膠	324	晶片
326	鐳線	327	封膠化合物
328	電性接點	328a	接墊
328b	鐳球	334	電性接點
334a	接墊	334b	預鐳劑
342	上表面	344	下表面
346	上表面	348	下表面
352	晶片	356	開口
356'	開口		
H1	高度	H2	高度

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號：98100325

※申請日：2009.1.7

※IPC 分類：H01L 23/49 (2006.01)
H01L 21/56 (2006.01)
H01L 25/10 (2006.01)

一、發明名稱：(中文/英文)

堆疊式多封裝構造裝置、半導體封裝構造及其製造方法


PACKAGE-ON-PACKAGE DEVICE, SEMICONDUCTOR PACKAGE
AND METHOD FOR MANUFACTURING THE SAME

二、中文發明摘要：


一種半導體封裝構造包含一基板、一晶片、一封膠化合物。該基板包含複數個電性接點，位於該基板之上表面。該晶片固定且電性連接於該基板之上表面。該封膠化合物包覆該基板及晶片，並裸露出該基板之下表面，其中該封膠化合物包含複數個開口，每一開口包圍且裸露出每一電性接點。

三、英文發明摘要：

A semiconductor package includes a substrate, a chip and a molding compound. The substrate includes a plurality of electrical contacts located on an upper surface of the substrate. The chip is mounted and electrically connected to the upper surface of the substrate. The molding compound seals the chip and the substrate, and exposes a lower surface of the substrate, wherein the molding compound includes a plurality of openings which each encloses and exposes each electrical contact.




第 1 圖 (先前技術)




第 2 圖 (先前技術)


300




第 10 圖




第 12 圖




第 13 圖



第 14 圖



第 17 圖



第 18 圖

四、指定代表圖：

(一)本案指定代表圖為：第 16 圖

(二)本代表圖之元件符號簡單說明：

310	封裝構造	312	基板
313	黏膠	314	晶片
316	鐳線	317	封膠化合物
318	電性接點	318a	接墊
318b	鐳球	334	電性接點
334a	接墊	334b	預鐳劑
342	上表面	344	下表面
356	開口		

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

七、申請專利範圍：

104年4月14日修(更)正本

1. 一種半導體封裝構造，包含：
 - 一基板，具有一上表面及一下表面，該下表面相對於該上表面；
 - 一晶片，固定且電性連接於該基板之上表面；
 - 一插入器，固定於該晶片上，並電性連接於該基板之上表面，其中該插入器具有一上表面及一下表面，該下表面相對於該上表面並面向該晶片，該插入器包含複數個電性接點，其位於該插入器之上表面；以及
 - 一封膠化合物，包覆該基板、插入器及晶片，並裸露出該基板之下表面，其中該封膠化合物包含複數個開口，每一開口包圍且裸露出每一電性接點，該電性接點之高度係小於該開口之深度。
2. 依申請專利範圍第1項之半導體封裝構造，其中該開口之剖面為錐形。
3. 依申請專利範圍第2項之半導體封裝構造，其中該開口為上寬下窄之錐狀。
4. 依申請專利範圍第3項之半導體封裝構造，其中該錐狀為方錐狀或圓錐狀中之一者。
5. 依申請專利範圍第1項之半導體封裝構造，

其中該電性接點具有弧形的表面。

6. 依申請專利範圍第1項之半導體封裝構造，其中該電性接點包含一接墊及一預錫劑，該預錫劑配置於該接墊上。
7. 依申請專利範圍第1項之半導體封裝構造，其中該電性接點包含一接墊及一錫球，該錫球配置於該接墊上。
8. 依申請專利範圍第1項之半導體封裝構造，另包含：

另一晶片，固定且電性連接於該基板之下表面。

9. 一種半導體封裝構造製造方法，包含下列步驟：

提供一基板，其其有一上表面及一下表面，該下表面相對於該上表面；

將一晶片固定且電性連接於該基板之上表面；

將一插入器固定於該晶片上，並電性連接於該基板之上表面，其中該插入器具有一上表面及一下表面，該下表面相對於該上表面並面向該晶片，該插入器包含複數個電性接點，其位於該插入器之上表面；

將一封膠化合物包覆該基板、插入器及晶片，裸露出該基板之下表面；以及

將該封膠化合物形成有複數個開口，其中每一開口包圍且裸露出每一電性接點，該電性接點之高度係小於該開口之深度。

10. 依申請專利範圍第9項之半導體封裝構造製造方法，其中藉由一雷射鑽孔製程將該封膠化合物形成有複數個開口。

11. 一種堆疊式多封裝構造裝置，包含：
一下封裝構造，包含：

一第一基板，具有一上表面及一下表面，該下表面相對於該上表面；

一第一晶片，固定且電性連接於該第一基板之上表面；

一插入器，固定於該第一晶片上，並電性連接於該第一基板之上表面，其中該插入器具有一上表面及一下表面，該下表面相對於該上表面並面向該第一晶片，該插入器包含複數個第一電性接點，其位於該插入器之上表面；以及

一第一封膠化合物，包覆該第一基板、插入器及晶片，並裸露出該第一基板之下表面，其中該第一封膠化合物包含複數個開口，每一開口包圍且裸露出每一第一電性接點；以及

一上封裝構造，堆疊在該下封裝構造

上，並包含：

一 第二基板，具有一上表面及一下表面，該下表面相對於該上表面，且該第二基板之下表面電性連接於該插入器之該些第一電性接點；

一 第二晶片，固定且電性連接於該第二基板之上表面；以及

一 第二封膠化合物，包覆該第二基板及第二晶片，並裸露出該第二基板之下表面。

12. 一種半導體封裝構造，包含：

一 第一基板，具有一上表面及一下表面，並包含複數個電性接點，其中該下表面相對於該上表面，且該些電性接點位於該上表面；

一 第一晶片，電性連接且藉由一黏膠固定於該第一基板之上表面；以及

一 第一封膠化合物，包覆該第一基板、黏膠及第一晶片，並裸露出該第一基板之下表面，其中該第一封膠化合物包含複數個與該第一晶片分離之開口，每一開口包圍且裸露出每一電性接點，該電性接點之高度係小於該開口之深度。

13. 依申請專利範圍第12項之半導體封裝構造，其中該開口之剖面為錐形。

14. 依申請專利範圍第13項之半導體封裝構造，

其中該開口為上寬下窄之錐狀。

15. 依申請專利範圍第14項之半導體封裝構造，其中該錐狀為方錐狀或圓錐狀中之一者。
16. 依申請專利範圍第12項之半導體封裝構造，其中該電性接點具有弧形的表面。
17. 依申請專利範圍第12項之半導體封裝構造，另包含：
 - 一第三晶片，固定且電性連接於該第一基板之下表面。
18. 依申請專利範圍第12項之半導體封裝構造，另包含：
 - 一第二基板，具有一上表面及一下表面，該下表面相對於該上表面，且該第二基板之下表面電性連接於該第一基板之該些電性接點；
 - 一第二晶片，固定且電性連接於該第二基板之上表面；以及
 - 一第二封膠化合物，包覆該第二基板及第二晶片，並裸露出該第二基板之下表面。
19. 一種半導體封裝構造製造方法，包含下列步驟：
 - 提供一基板，其具有一上表面及一下表面，並包含複數個電性接點，其中該下表面相對於該上表面，且該些電性接點位於該上

表面；

將一晶片電性連接且藉由一黏膠固定於該基板之上表面；

將一封膠化合物包覆該基板、黏膠及晶片，裸露出該基板之下表面；以及

將該封膠化合物形成有複數個與該晶片分離之開口，其中每一開口包圍且裸露出每一電性接點，該電性接點之高度係小於該開口之深度。

20. 依申請專利範圍第19項之半導體封裝構造製造方法，其中藉由一雷射鑽孔製程將該封膠化合物形成有該些開口。

21. 依申請專利範圍第19項之半導體封裝構造製造方法，其中在該封膠化合物之包覆步驟後，且在該些開口之形成步驟前，該半導體封裝構造製造方法另包含下列步驟：

將位在該些電性接點上之該封膠化合物的厚度減少。

22. 依申請專利範圍第19項之半導體封裝構造製造方法，其中在該該些開口之形成步驟後，該半導體封裝構造製造方法另包含下列步驟：

將位在該些電性接點上之該封膠化合物的厚度減少。

23. 依申請專利範圍第21或22項之半導體封裝構造製造方法，其中藉由一雷射減厚製程將位在該些電性接點上之該封膠化合物的厚度減少。