## (12) 公 開 特 許 公 報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号
特開2005-268679
(P2005-268679A)

## (43) 公開日 平成17年9月29日 (2005.9.29)

(51) Int.C1. <sup>7</sup>	FΙ		テーマコード (参考)
HO1L 29/78	HO1L	29/78 6	552D
	HO1L	29/78 6	552B
	HO1L	29/78 6	552F
	HO1L	29/78 6	53C
		守大部士	
(21) 出願番号	特願2004-81986 (P2004-81986)	(71) 出願人	000005821
(22) 出願日	平成16年3月22日 (2004.3.22)		松下電器産業株式会社
			大阪府門真市大字門真1006番地
		(74)代理人	100105647
			弁理士 小栗 昌平
		(74)代理人	100105474
			弁理士 本多 弘徳
		(74)代理人	100108589
			弁理士 市川 利光
		(74)代理人	100115107
			弁理士 高松 猛
		(74)代理人	100090343
			弁理士 濱田 百合子
		(72)発明者	郡司 浩幸
			大阪府門真市大字門真1006番地 松下
			雪哭产業株式会社

(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 MISFET構造のトランジスタのゲート電 極の配列ピッチを上げ、その駆動能力向上、オン抵抗低 減を簡便にしかも低コストで可能にする。

【解決手段】 n<sup>+</sup> 型基板1上にn<sup>-</sup> 型エピタキシャル 層2を形成し、n<sup>-</sup> 型エピタキシャル層2表面にゲート 絶縁膜3を介して直線状パターンのゲート電極4を設け 、ゲート電極4の表面部に層間絶縁膜5を被覆し、ゲー ト電極4に対してセルフアラインにp型ベース拡散層6 とn<sup>+</sup> 型ソース拡散層7を形成する。ここで、n<sup>+</sup> 型ソ ース拡散層7はp型ベース拡散層6の表面部分に形成し 、ゲート電極4下にゲート絶縁膜3を介してオーバラッ プしているp型ベース拡散層6表面部をDMOSFET のチャネル領域とし、p型ベース拡散層6に接続するp <sup>+</sup> 型ベースコンタクト拡散層8をn<sup>+</sup> 型ソース拡散層7 の途中で切断し設ける。



【選択図】 図1

【特許請求の範囲】

【請求項1】

半 導 体 基 板 に 形 成 し た M ISFET 構 造 の トラン ジス タ を 備 え た 半 導 体 装 置 で あ っ て 、 一 導 電 型 半 導 体 層 を 備 え た 半 導 体 基 板 と 、

前記一導電型半導体層に少なくとも形成したドレイン領域と、

前 記 一 導 電 型 半 導 体 層 の 表 面 上 に ゲ ー ト 絶 縁 膜 を 介 し て 並 行 す る 複 数 の 直 線 状 パ タ ー ン の 導 電 体 で 形 成 し た ゲ ー ト 電 極 と 、

隣接する前記導電体で区画された前記 一導電型半導体層表面に形成した逆導電型拡散層 からなり、前記ゲート電極と前記ゲート絶縁膜を介してオーバラップするチャネル領域と

10

前記導電体で区画された前記逆導電型拡散層表面全域に形成した一導電型拡散層から成るソース領域と、

を有する半導体装置。

【請求項2】

前記導電体で区画されたソース領域である前記一導電型拡散層の一部領域に、前記逆導 電型拡散層の引き出し部である拡散層が前記隣接する導電体で区画され形成されているこ とを特徴とする請求項1に記載の半導体装置。

【請求項3】

請求項1に記載の半導体装置の製造方法であって、

前記半導体基板の一導電型半導体層表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上 20 に互いに並行する複数の直線状パターンの導電体を形成する工程と、

前記導電体に対してセルフアラインに前記逆導電型拡散層と前記一導電型拡散層とを形成する工程と、

を有する半導体装置の製造方法。

【請求項4】

請求項2に記載の半導体装置の製造方法であって、

前記半導体基板の一導電型半導体層の表面にゲート絶縁膜を形成し、前記ゲート絶縁膜 上に互いに並行する複数の直線状パターンの導電体を形成する工程と、

- 前記導電体に対してセルフアラインに前記逆導電型拡散層と前記一導電型拡散層とを形成する工程と、
- 前記一導電型拡散層の所定の領域に前記導電体に対してセルフアラインに前記引き出し 部である拡散層を形成する工程と、

を有する半導体装置の製造方法。

【請求項5】

半 導 体 基 板 に 形 成 し た M I S F E T 構 造 の ト ラ ン ジ ス タ を 備 え て 成 る 半 導 体 装 置 に お い て 、

ー 導 電 型 半 導 体 層 と 前 記 ー 導 電 型 半 導 体 層 に 形 成 し た 逆 導 電 型 半 導 体 層 を 備 え た 半 導 体 基 板 と 、

前記逆導電型半導体層上で並行する複数の直線状パターンからなり、前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するトレンチ内にゲート絶縁膜を介し導電体を 埋め込んで成るゲート電極と、

前記導電体で区画された前記逆導電型半導体層表面の全域に形成した一導電型拡散層から成るソース領域と、

を有する半導体装置。

【請求項6】

前記導電体で区画されたソース領域である前記一導電型拡散層の一部領域に、前記逆導 電型半導体層の引き出し部である拡散層が前記隣接する導電体で区画され形成されている ことを特徴とする請求項5に記載の半導体装置。

【請求項7】

請求項5に記載の半導体装置の製造方法であって、

40

前 記 半 導 体 基 板 の 前 記 逆 導 電 型 半 導 体 層 上 で 互 い に 並 行 す る 複 数 の 直 線 状 パ タ ー ン か ら なり、前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するトレンチを形成す る工程と、

前 記 ト レン チ 内 面 に ゲ ー ト 絶 縁 膜 を 形 成 し 、 更 に 前 記 ト レン チ 内 に 前 記 ゲ ー ト 絶 縁 膜 を 被覆して導電体を充填する工程と、

前 記 導 電 体 に 対 し て セ ル フ ア ラ イ ン に 前 記 逆 導 電 型 半 導 体 層 表 面 に 前 記 一 導 電 型 拡 散 層 を形成する工程と、

を有する半導体装置の製造方法。

【請求項8】

請求項6に記載の半導体装置の製造方法であって、

10

前 記 半 導 体 基 板 の 前 記 逆 導 電 型 半 導 体 層 上 で 互 い に 並 行 す る 複 数 の 直 線 状 パ タ ー ン か ら なり、前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するトレンチを形成す る工程と、

前 記 ト レ ン チ 内 面 に ゲ ー ト 絶 縁 膜 を 形 成 し 、 更 に 前 記 ト レ ン チ 内 に 前 記 ゲ ー ト 絶 縁 膜 を 被覆して導電体を充填する工程と、

前 記 導 電 体 に 対 し て セ ル フ ア ラ イ ン に 前 記 逆 導 電 型 半 導 体 層 表 面 に 前 記 一 導 電 型 拡 散 層 を形成する工程と、

前 記 - 導 電 型 拡 散 層 の 所 定 の 領 域 に 前 記 導 電 体 に 対 し て セ ル フ ア ラ イ ン に 前 記 引 き 出 し 部 である拡散層を形成する工程と、

を有する半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置およびその製造方法に関し、特にMISFET構造のトランジス タを有して成る半導体装置およびその製造方法に関する。

【背景技術】

[0002]

従来、高電圧で大電流を制御する絶縁ゲート電界効果トランジスタ(MISFET)構 造のトランジスタとして、二重拡散によるMOS型トランジスタ(DMOSFET)が広 く 知 ら れ て お り 、 そ の ソ ー ス 領 域 、 レ イ ン 領 域 が 共 に 半 導 体 基 板 の 表 面 部 に 形 成 さ れ る 横 型構造のDMOSFET、あるいは、そのソース領域が半導体基板の表面側に形成されド レイン領域が裏面側に形成される縦型構造のDMOSFETが、単体トランジスタの半導 体装置、あるいは、制御回路部等と共に混載したインテリジェントICといわれるような 半導体装置に用いられてきた。近年、このDMOSFETの変形したものとして、チャネ ル領域を溝(トレンチ)側面に形成し微細化の対応が容易な構造となる、いわゆるトレン チゲート構造の縦型電界効果トランジスタ(以下、TMOSFETと呼称する)も新しく 使用されるようになってきている。

[0003]

上述した従来のDMOSFETは、一般的に図9,10に示すような構造をもつ。図9 は上記 D M O S F E T の 平 面 構 造 で あ り 、 図 1 0 は 、 図 9 の Y 1 - Y 。 で 矢 視 し た 断 面 図 である。その平面構造では、図9に示すように、判り易くするために斜線を施したゲート 電極104がメッシュ状に配列され、このメッシュ状のゲート電極104で区画された多 数の正方形の中にそれぞれp型ベース拡散層103(後述する)のベースコンタクト部1 03aおよびn<sup>+</sup>型ソース拡散層105を設ける構造になっている。このようにゲート電 極 1 0 4 を メッシュ 状にすることで、ゲート 電 極 1 0 4 の 縁 端 の 実 効 長 が 増 え ト ラン ジス タの全体のチャネル幅が増大し、トランジスタの大電流駆動能力が向上する。そして、ソ ース電極107が全面に被覆している(図示せず)。 [0004]

そして、このDMOSFETの断面構造は、図10に示すように、 n<sup>+</sup> 型基板101上 にn<sup>・</sup>型エピタキシャル層102が形成され、そのn<sup>・</sup>型エピタキシャル層102上部に 20

30

熱拡散法で上述した p 型ベース拡散層 1 0 3 が設けられている。この p 型ベース拡散層 1 0 3 内には、ゲート電極 1 0 4 を挟み p 型ベース拡散層 1 0 3 のベースコンタクト部 1 0 3 a を形成するように、 n<sup>+</sup> 型ソース拡散層 1 0 5 が設けられている。ここで、ゲート電極 1 0 4 は、 p 型ベース拡散層 1 0 3 表面をチャネル領域とする姿態に、この n <sup>-</sup> 型エピタキシャル層 1 0 2 の上にまたがるゲート絶縁膜を介して形成されており、その表面部は 層間絶縁膜 1 0 6 が被覆されている。この p 型ベース拡散層 1 0 3 を形成するための熱拡散とでいわゆる上述した二重拡散と 呼称される。そして、ベースコンタクト部 1 0 3 a と n<sup>+</sup> 型ソース拡散層 1 0 5 に電気的に接続するソース電極 1 0 7 がアルミ金属等の導電体膜で形成される。ここで、 n<sup>+</sup> 型ソース拡散層 1 0 5 間のベースコンタクト部 1 0 3 a にボロン不純物をドーピングしこの領 域を高濃度領域にしてもよい。

(4)

[0005]

上記の構造において、大電流は、ゲート電極104で制御され、ドレイン側である n<sup>+</sup> 型基板101から n<sup>-</sup>型エピタキシャル層102を通り、 p 型ベース拡散層103の上 記チャネル領域を通って、ソース側の n<sup>+</sup>型ソース拡散層105からソース電極107へ と流れる。上記構造は n チャネル型の D M O S F E T であるが、 p チャネル型の D M O S F E T もその導電型は逆となるが同様の構造となる。

【0006】

これに対し、上述したTMOSFETは、図11に示すような基本構造である。図に示 すように、 n<sup>+</sup> 型基板 2 0 1 上に n<sup>-</sup> 型エピタキシャル層 2 0 2 が形成され、その n<sup>-</sup> 型 エピタキシャル層 2 0 2 上部に熱拡散法で p 型ウェル層 2 0 3 が形成され、この p 型ウェ ル層 2 0 3 内に n<sup>+</sup> 型ソース拡散層 2 0 4 が形成され、更にボディコンタクト部 2 0 3 a が設けられている。そして、上記 n<sup>-</sup> 型エピタキシャル層 2 0 2 の一部、 p 型ウェル層 2 0 3 および n<sup>+</sup> 型ソース拡散層 2 0 4 を貫通するようにしてトレンチ 2 0 5 が形成され ている。このトレンチ 2 0 5 内には、その側面にゲート絶縁膜 2 0 6 が形成され、このト レンチ 2 0 5 を充填するトレンチゲート電極 2 0 7 が不純物ドープの多結晶シリコンで形 成されている。そして、このトレンチゲート電極 2 0 7 の上部は絶縁酸化膜 2 0 8 で覆わ れ、全面にアルミ金属等の導電体膜でソース電極 2 0 9 が形成されている。ここで、ソー ス電極 2 0 9 はボディコンタクト部 2 0 3 a および n<sup>+</sup> 型ソース拡散層 2 0 4 に接続され ている。

【 0 0 0 7 】

上記 T M O S F E T の平面構造は、トランジスタの駆動能力を上げると共にそのオン抵抗を低減するために、これまでに種々の検討がなされている。図12,13は、上記縦型 電界効果トランジスタの平面構造の2例である。図12はトレンチゲート電極の配列がメ ッシュ状となる場合であり、図13はトレンチゲート電極の配列が直線状となる場合であ る。

[0008]

トレンチゲート電極の配列がメッシュ状となる場合は、図12に示すように、斜線を施 したトレンチゲート電極207がメッシュ状に配列され、このメッシュ状のトレンチゲー ト電極207で区画された多数の正方形の中にそれぞれ上記ボディコンタクト部203a および n<sup>+</sup>型ソース拡散層204が設けられる構造になっている(例えば、特許文献1参 照)。このようにトレンチゲート電極207をメッシュ状にすることで、トレンチゲート 電極207の実効長が増えトランジスタの全体のチャネル幅が増大し、トランジスタの駆 動能力が向上する。ここで、図12中に記した点線のところの断面が図11に示した断面 に対応している。そして、図11に示したソース電極209が全面に被覆している(図示 せず)。

【 0 0 0 9 】

そして、トレンチゲート電極の配列が直線状となる場合は、図13に示すように、多数 のトレンチゲート電極207が直線状に長細く配設されており、それらの終端部に位置す るゲート周辺配線210下において互いに結合している。そして、この直線状の長細いト 10

20

レンチゲート電極207に沿ってn<sup>+</sup>型ソース拡散層204が設けられ、隣接するn<sup>+</sup>型 ソース拡散層204間にはボディコンタクト部203aが形成されている(例えば、特許 文献2参照)。ここで、図13中に記した点線のところの断面が図11に示した断面に対 応している。そして、図11に示したソース電極209が全面に被覆している(図示せず)。

【特許文献1】特許第2662217号公報(第9図) 【特許文献1】特許第3367857号公報(図1)

【発明の開示】

【発明が解決しようとする課題】

【 0 0 1 0 】

上述したDMOSFETおよびTMOSFETにおいては、その最重要な課題である駆動能力の向上およびオン抵抗の低減は、ゲート電極104およびトレンチゲート電極207の配列密度を高くしゲート電極の縁端長を増大することにより効果的に達成できる。これにより、DMOSFETあるいはTMOSFETの所定領域におけるチャネル長が増大するからである。そこで、上述したように(トレンチ)ゲート電極の平面パターン形状が種々に検討され、メッシュ状のゲート電極あるいは直線状のゲート電極等が提案されてきた。

[0011]

しかしながら、従来のDMOSFETにおいては、ゲート電極104をメッシュ状に配列し、メッシュ状のゲート電極104で区画された多数の矩形の中にそれぞれ n<sup>+</sup>型ソース拡散層105とベースコンタクト部103 a とを設けている。このために、ゲート電極104の配列ピッチは、図9に示すように、ゲート電極104幅をG、ベースコンタクト部103 a 寸法をC、 n<sup>+</sup>型ソース拡散層105幅をSとすると、(G+C+2S)となり、そのピッチを上げその配列密度を高くすることに限界が生じ、パターン寸法が一定の設計基準の下では、DMOSFETの駆動能力の向上およびオン抵抗の低減が困難となるという問題があった。

また、従来のDMOSFETの製造においては、メッシュ状のゲート電極104のパタ ーンに対して位置合わせをして、 n<sup>+</sup> 型ソース拡散層105とベースコンタクト部103 aとを、メッシュ状のゲート電極104で区画された多数の矩形の中に設けなければなら ない。そこで、フォトリソグラフィ工程での位置合わせマージンが必要になり、これが上 述したゲート電極104の配列ピッチの向上をして更に難しくしている。また、DMOS FET製造工程全体におけるフォトリソグラフィでのパターン位置合わせは、特に、 n<sup>+</sup> 型ソース拡散層105とベースコンタクト部103aの形成工程で最も厳しくなっており 、製造コストを高くする大きな要因の一つともなっている。

【0013】

上記従来のTMOSFETにおいてトレンチゲート電極の配列がメッシュ状となる場合にも、同様に、トレンチゲート電極207はメッシュ状に配列しており、メッシュ状のトレンチゲート電極207で区画された多数の矩形の中にそれぞれn<sup>+</sup>型ソース拡散層204とボディコンタクト部203aとを設けている。このために、上述したDMOSFETの場合と全く同じで、トレンチゲート電極207の配列のピッチを上げその配列密度を高くすることが構造の上で難しく、TMOSFETの更なる駆動能力の向上およびオン抵抗の低減に限界が生じてくるという問題があった。

【0014】

このTMOSFETにおけるメッシュ状のトレンチゲート電極の配列ピッチ縮小の制約 は、微細化対応が容易なトレンチゲート電極構造のTMOSFETの場合には、DMOS FETの場合よりも更に重要な解決すべき問題となっている。なぜなら、微細化なトレン チゲート電極構造によりその配列密度を高くしてゲート長を増大する最も効果的な方法が 有効に作用しなくなるためである。

[0015]

50

10

20

30

また、上記特許文献2のTMOSFETにおいては、多数の直線状のトレンチゲート電 極207を並行して配列し、この直線状の長細いトレンチゲート電極207に沿ってn<sup>+</sup> 型ソース拡散層204を形成し、隣接するn<sup>+</sup> 型ソース拡散層204間にボディコンタク ト部203aを設けている。このために、トレンチゲート電極207の配列ピッチは、上 記メッシュ状の(トレンチ)ゲート電極の配列の場合と同様に、図13に記しているよう に(G+C+2S)となり、このような構造においても、トレンチゲート電極207の配 列のピッチを上げ配列密度を高くすることには限界がある。

【0016】

本発明は、上述した従来の問題を解決するためになされたもので、MISFET構造の トランジスタのゲート電極あるいはトレンチゲート電極の配列密度を向上させ、更にその 微細化を容易にして、MISFET構造のトランジスタの駆動能力の向上及びオン抵抗の 低減を簡便にしかも低コストに達成できる半導体装置およびその製造方法を提供すること を目的とする。

【課題を解決するための手段】

【0017】

本発明の半導体装置は、半導体基板に形成した M I S F E T 構造のトランジスタを備え て成る半導体装置において、一導電型半導体層を備えた半導体基板と、前記一導電型半導 体層に少なくとも形成したドレイン領域と、前記一導電型半導体層の表面上にゲート絶縁 膜を介して並行する複数の直線状パターンの導電体で形成したゲート電極と、隣接する前 記導電体で区画された前記一導電型半導体層表面に形成した逆導電型拡散層であって前記 ゲート電極と前記ゲート絶縁膜を介してオーバラップするチャネル領域と、前記導電体で 区画された前記逆導電型拡散層表面の全域に形成した一導電型拡散層から成るソース領域 と、を有する。

【0018】

そして、好ましくは、前記導電体で区画されたソース領域である前記一導電型拡散層の一部領域に、前記逆導電型拡散層の引き出し部である拡散層が前記隣接する導電体で区画され形成される。

【0019】

このような構成により、DMOSFETのようなトランジスタのゲート電極の配列ピッ チが向上し、半導体基板上で高密度なゲート電極形成が可能になり、半導体装置の高密度 30 化あるいは縮小化、更には大電流駆動化あるいは高パワー化が容易に達成される。 【0020】

そして、本発明の半導体装置の製造方法は、上記半導体装置の製造方法であって、前記 半導体基板の一導電型半導体層表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上に互い に並行する複数の直線状パターンの導電体を形成する工程と、前記導電体に対してセルフ アラインに前記逆導電型拡散層と前記一導電型拡散層とを形成する工程とを有する。 【0021】

あるいは、本発明の半導体装置の製造方法は、上記半導体装置の製造方法であって、前 記半導体基板の一導電型半導体層の表面にゲート絶縁膜を形成し、前記ゲート絶縁膜上に 互いに並行する複数の直線状パターンの導電体を形成する工程と、前記導電体に対してセ ルフアラインに前記逆導電型拡散層と前記一導電型拡散層とを形成する工程と、前記一導 電型拡散層の所定の領域に前記導電体に対してセルフアラインに前記引き出し部である拡 散層を形成する工程とを有する。

このような構成により、DMOSFETのようなトランジスタのソース拡散層がゲート 電極パターンに対してセルフアラインに形成できるようになる。このために、フォトリソ グラフィ工程での上記ソース拡散層の位置合わせマージンが不要になり、微細化しなくて も一定の設計基準の下で上記ゲート電極の配列ピッチを向上することが可能になる。そし て、上記位置合わせの不要化は、DMOSFETのようなトランジスタの製造コストを大 幅に低減させる。 10

【0023】

また、本発明の半導体装置は、半導体基板に形成したMISFET構造のトランジスタ を備えて成る半導体装置において、一導電型半導体層と前記一導電型半導体層に形成した 逆導電型半導体層を備えた半導体基板と、前記逆導電型半導体層上で並行する複数の直線 状パターンであって、前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するト レンチ内にゲート絶縁膜を介し導電体を埋め込んで成るゲート電極と、前記導電体で区画 された前記逆導電型拡散層表面の全域に形成した一導電型拡散層から成るソース領域とを 有する。

## [0024]

そして、好ましくは、前記導電体で区画されたソース領域である前記一導電型拡散層の 10 一部領域に、前記逆導電型半導体層の引き出し部である拡散層が前記隣接する導電体で区 画され形成される。

【0025】

このような構成により、 TMOSFETのようなトランジスタのトレンチゲート電極の 微細化による配列ピッチの大幅な向上が可能になり、大電流駆動の半導体装置の高密度化 、そしてその駆動能力の向上及びオン抵抗の低減が簡便に達成される。更に、半導体装置 の縮小化、大電流駆動化あるいは高パワー化が容易に達成される。

【0026】

そして、本発明の半導体装置の製造方法は、上記半導体装置の製造方法であって、前記 半導体基板の前記逆導電型半導体層上で互いに並行する複数の直線状パターンであって、 前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するトレンチを形成する工程 と、前記トレンチ内面にゲート絶縁膜を形成し、更に前記トレンチ内に前記ゲート絶縁膜 を被覆して導電体を充填する工程と、前記導電体に対してセルフアラインに前記逆導電型 半導体層表面に前記一導電型拡散層を形成する工程とを有する。

【0027】

あるいは、本発明の半導体装置の製造方法は、上記半導体装置の製造方法であって、前 記半導体基板の前記逆導電型半導体層上で互いに並行する複数の直線状パターンであって 、前記逆導電型半導体層を貫通し前記一導電型半導体層に延在するトレンチを形成する工 程と、前記トレンチ内面にゲート絶縁膜を形成し、更に前記トレンチ内に前記ゲート絶縁 膜を被覆して導電体を充填する工程と、前記導電体に対してセルフアラインに前記逆導電 型半導体層表面に前記一導電型拡散層を形成する工程と、前記一導電型拡散層の所定の領 域に前記導電体に対してセルフアラインに前記引き出し部である拡散層を形成する工程と を有する構成になっている。

[0028]

このような構成により、この場合にもトランジスタのソース拡散層がトレンチゲート電 極パターンに対してセルフアラインに形成できる。そして、上述したDMOSFET構造 の場合と同様に、トレンチゲート電極配列ピッチの向上およびトランジスタの製造コスト の低減を可能にする。

【発明の効果】

【0029】

本発明によれば、新構造のDMOSFETおよびTMOSFETにより、ゲート電極あるいはトレンチゲート電極の配列密度を向上させ、更にその微細化を容易にすることができ、DMOSFETおよびTMOSFETの駆動能力の向上及びオン抵抗の低減が簡便にしかも低コストに達成できる。

【発明を実施するための最良の形態】

[0030]

本発明の特徴は、DMOSFETあるいはTMOSFET等の高電圧で大電流を制御す るMISFET構造のトランジスタにおいて、複数の直線状パターンのゲート電極あるい はトレンチゲート電極を並行に配列する構造にし、その隣接する(トレンチ)ゲート電極 で区画する領域に隙間なく自己整合的にソース拡散層を形成するところにある。 20



10

20

40

[0031]

(第1の実施形態)

本発明の第1の実施形態を図1乃至4を参照して説明する。図1は本発明のDMOSF ETの基本構造を説明する斜視図であり、図2は本発明のDMOSFETから成る半導体 装置の一部を拡大したところの平面図である。そして、図3,4はこの半導体装置の製造 方法を示すための製造工程順の断面図である。なお、この実施形態では、nチャネル型の MOSトランジスタの場合について説明する。

【 0 0 3 2 】

はじめに、本発明のDMOSFETの基本構造を説明する。図1に示すように、ドレイン領域になる n<sup>+</sup> 型基板1上に一導電型半導体層である n<sup>-</sup> 型エピタキシャル層2が形成 され、その n<sup>-</sup> 型エピタキシャル層2表面にゲート絶縁膜3を介してストライプ状になっ た直線状パターンの導電体でゲート電極4が設けられている。ここで、ゲート電極4の表 面部は層間絶縁膜5で被覆されている。

【 0 0 3 3 】

そして、上記ゲート電極4に対してセルフアラインに逆導電型拡散層であるp型ベース 拡散層6がイオン注入法あるいは熱拡散法でもって形成され、同様にしてゲート電極4に 対してセルフアラインに一導電型拡散層であるn<sup>\*</sup>型ソース拡散層7が設けられている。 ここで、n<sup>\*</sup>型ソース拡散層7はp型ベース拡散層6の全表面部を覆うように形成されて いる。

[0034]

そして、ゲート電極4下にゲート絶縁膜3を介してオーバラップしているp型ベース拡 散層6表面の部分がDMOSFETのチャネル領域となっている。更に、図1に示すよう に、p型ベース拡散層6の引き出し部であるp<sup>+</sup>型ベースコンタクト拡散層8が上記 n<sup>+</sup> 型ソース拡散層7を途中で切断しp型ベース拡散層6に接続する姿態に設けてある。そし て、図示していないが、図10の従来の技術で説明したのと同じようにして、 n<sup>+</sup>型ソー ス拡散層7および p<sup>+</sup>型ベースコンタクト拡散層8に電気的に接続するソース電極がアル ミ金属等の導電体膜で形成されている。ここで、 p<sup>+</sup>型ベースコンタクト拡散層8は不純 物濃度が低いp型の拡散層であってもよい。

[0035]

上記の構造において、大電流は、図10で説明したのと同様にゲート電極4で制御され 30 、ドレイン側であるn<sup>+</sup> 型基板1からn<sup>-</sup> 型エピタキシャル層2を通り、p型ベース拡散 層6の上記チャネル領域を通って、ソース側のn<sup>+</sup> 型ソース拡散層7からソース電極へと 流れる。そして、p型ベース拡散層6に対してバックゲート電圧(ソースと同電圧)がp <sup>+</sup> 型ベースコンタクト拡散層8を通して印加される。上記構造はnチャネル型のDMOS FETであるが、pチャネル型のDMOSFETもその導電型は逆になるが同様の構造に なる。

[0036]

次に、本発明のDMOSFETから成る半導体装置の平面構造について図2を参照して 説明する。ここで、図1で示したものと同じものは同一符号で示している。図2に示すよ うに、ゲート周辺配線9が形成され、これに接続した多数の長細い直線状パターンの導電 体から成るゲート電極4が一定のピッチで並行に配列されている。そして、これらのゲー ト電極4間は隙間なくストライプ状のn<sup>+</sup>型ソース拡散層7が形成され、上記ゲート電極 4パターンに直交するパターン形状のp<sup>+</sup>型ベースコンタクト拡散層8が、所定のピッチ 配列で上記ストライプ状のn<sup>+</sup>型ソース拡散層7を切断するように形成されている。ここ で、p<sup>+</sup>型ベースコンタクト拡散層8の配列ピッチは、非常に大きくすればよく、ゲート 電極4のピッチの10倍~100倍にしてよい。そして、n<sup>+</sup>型ソース拡散層7およびp <sup>+</sup>型ベースコンタクト拡散層8に電気的に接続するソース電極10がアルミ金属等の導電 体膜で形成されている。

【 0 0 3 7 】

この実施形態では、図2に記しているようにゲート電極4の配列ピッチは、ゲート電極 50

4の幅をGとし、n<sup>⁺</sup>型ソース拡散層7の幅をSとすると(G+S)となる。このために 、 設計 基準 が 同 じ で あ る と し て 単 純 に 計 算 す る と 、 図 9 で 説 明 し た 従 来 の 技 術 の 場 合 の ゲ ー ト 電 極 1 0 4 の 配 列 ピ ッ チ よ り も 、 ( S + C ) 分 だ け 向 上 す る 。 例 え ば 、 設 計 基 準 を 1 μ m とすると、( S + C ) = ( 1 μ m + 1 μ m )の 2 μ m だけゲート電極 4 間隔が減少す る。そして、後述の半導体装置の製造方法で説明するようにゲート電極4の幅を2.5μ mで設計すると、従来の技術のゲート電極104の配列ピッチが5.5µmになるのに対 して、この実施形態ではゲート電極4の配列ピッチは3.5µmとなり、1.5倍強に向 上する。このゲート電極の配列ピッチの向上は、設計寸法が小さくなり微細になるほど顕 著になる。このようにして、トランジスタのゲート電極の配列ピッチが向上し、半導体基 板上で高密度なゲート電極形成が可能になり、半導体装置の高密度化あるいは縮小化、更 には大電流駆動化あるいは高パワー化が容易に達成される。

[0038]

次に、上記半導体装置の製造方法について、図3,4を参照して少し具体的に説明する 。 図 3 , 4 は、 図 1 を参照して説明した D M O S F E T で構成された半導体装置の製造工 程順の断面図である。ここで、これらの図は、図2のX - X 。で矢視した箇所の断面図 である。ここで、図1,2と同様のものは同一符号で記す。 [0039]

図 3 ( a ) に示すように、比低効率が 0 . 0 0 1 ~ 0 . 0 0 5 程度の n<sup>+</sup>型基板 6 上に 、厚さが 5 μ m 程度で不純物濃度が 5 × 1 0 <sup>1 5</sup> c m <sup>- 3</sup>程度の n <sup>-</sup> 型エピタキシャル層 2 を 形成する。そして、このn`型エピタキシャル層2表面に熱酸化法で膜厚が10nmから 100nm程度のシリコン酸化膜を成長させてゲート絶縁膜3を形成する。

[0040]

次に、膜厚が300nm程度のリン不純物含有の多結晶シリコン膜を公知の化学気相成 長(CVD)法で堆積し、更にシリコン酸化膜をその上面に堆積し、公知のフォトリソグ ラフィ技術とドライエッチング技術とで上記シリコン酸化膜と多結晶シリコン膜とを加工 し、図3(b)に示すようなストライプ状のゲート電極4とキャップ絶縁膜5aとを形成 する。ここで、ゲート電極4の幅は2.5μm程度であり、並行するゲート電極4間のス ペースは1µm程度である。また、キャップ絶縁膜5aの膜厚は0.25µm程度である

[0041]

次に、全面にボロン不純物を含むイオン注入と熱処理とを施し、図3(c)に示すよう に、 底面の 深 さ が 1 μ m 程 度 で 不 純 物 濃 度 が 1 × 1 0<sup>16</sup> c m<sup>-3</sup>程 度 の p 型 ベ ー ス 拡 散 層 6 をゲート電極4にセルフアラインに形成する。ここで、DMOSFETのチャネル領域と なるp型ベース拡散層6とゲート電極4のオーバラップ幅は0.8μm程度になる。 [0042]

次に、公知のCVDによるシリコン酸化膜の成膜と異方性ドライエッチングによるエッ チバックとで、膜厚が0.2μm程度のサイドウォール絶縁膜5bを形成し、キャップ絶 縁 膜 5 a とサイドウォール絶縁 膜 5 b から構成された層間絶縁 膜 5 でゲート電極 4 の表面 を被覆する。

[0043]

次に、図4(a)に示すように、公知のフォトリソグラフィ技術で所定の開口11を有 するレジストマスク12を形成し、これを注入マスクにしてボロン不純部を含有するボロ ンイオンを注入してp^型ベースコンタクト拡散層8を形成する。ここで、熱処理後での p<sup>+</sup> 型ベースコンタクト拡散層 8 の不純物濃度は 5 × 1 0<sup>19</sup> c m<sup>-3</sup>程度にする。 [0044]

そして、全面でのリンあるいはヒ素イオンの注入と熱処理とを行う。これにより、図4 (b)に示すように、深さが 0.2 μ m 程度で不純物濃度が 1 × 1 0<sup>19</sup> c m<sup>-3</sup>程度の n<sup>+</sup> 型 ソ ー ス 拡 散 層 7 を ゲ ー ト 電 極 4 お よ び サ イ ド ウ ォ ー ル 絶 縁 膜 5 b に セ ル フ ア ラ イ ン に 形 成する。ここで、 p <sup>↑</sup> 型ベースコンタクト拡散層 8 の不純物濃度は 5 × 1 0 <sup>19</sup> c m <sup>-3</sup>程度 と n <sup>+</sup> 型 ソ ー ス 拡 散 層 7 の 不 純 物 濃 度 よ り も 高 い の で 、 こ の 領 域 の 導 電 型 は p <sup>+</sup> 型 の ま ま

40

30

10

である。

【0045】

最後に、 n<sup>+</sup>型ソース拡散層 7 および p<sup>+</sup>型ベースコンタクト拡散層 8 に電気的に接続 するソース電極 1 0 をアルミ金属等の導電体膜で形成する。このようにして、図4 (c) に示すように、 n<sup>+</sup>型基板 6 上に n<sup>-</sup>型エピタキシャル層 2 が形成され、その n<sup>-</sup>型エピ タキシャル層 2 表面にゲート絶縁膜 3 を介して多数の直線状パターンの導電体から成るゲ ート電極 4 が形成され、これらのゲート電極 4 に対してセルフアラインに p型ベース拡散 層 6 が形成され、同様にしてゲート電極 4 に対してセルフアラインに n<sup>+</sup>型ソース拡散層 7 が形成され、そして、ゲート電極 4 下にゲート絶縁膜 3 を介してオーバラップしている p型ベース拡散層 6 表面の部分が D M O S F E T のチャネル領域となり、更に p<sup>+</sup>型ベー スコンタクト拡散層 8 が上記 n<sup>+</sup>型ソース拡散層 7 を途中で切断し p型ベース拡散層 6 に 接続する姿態に設けられ、 n<sup>+</sup>型ソース拡散層 7 および p<sup>+</sup>型ベースコンタクト拡散層 8 に電気的に接続するソース電極 1 0 が設けられて、本発明の半導体装置が出来上がる。 【0046】

(10)

以上の実施形態では、 p 型ベース拡散層 6 の引き出し部である p<sup>+</sup> 型ベースコンタクト 拡散層 8 を形成した後に n<sup>+</sup> 型ソース拡散層 7 を形成しているが、逆に n<sup>+</sup> 型ソース拡散 層 7 をゲート電極 4 に対してセルフアラインに形成してから、 p<sup>+</sup> 型ベースコンタクト拡 散層 8 を形成してもよい。

【0047】

この実施形態では、 n<sup>+</sup> 型ソース拡散層 7 はゲート電極 4 に対してセルフアラインに形 20 成される。このために、上述したようにフォトリソグラフィ工程での上記 n<sup>+</sup> 型ソース拡 散層 7 の位置合わせマージンが不要になり、一定の設計基準の下でも上記ゲート電極の配 列ピッチを大幅に向上することが可能となる。そして、このように位置合わせが不要とな るため、 D M O S F E T のようなトランジスタ製造において、高性能な製造装置たとえば フォトリソグラフィ工程で用いる高性能なステッパー装置を使用しなくても、ゲート電極 の配列ピッチを向上させ、トランジスタの駆動能力を上げそのオン抵抗を下げることがで きる。そして、上記位置合わせが不要となることによりは、 D M O S F E T のようなトラ ンジスタの製造コストが低減される。

【0048】

(第2の実施形態)

本発明の第2の実施形態を図5乃至8を参照して説明する。図5は本発明のTMOSF ETの基本構造を説明する斜視図であり、図6は本発明のTMOSFETから成る半導体 装置の一部を拡大したところの平面図である。そして、図7,8はこの半導体装置の製造 方法を示すための製造工程順の断面図である。なお、この実施形態では、pチャネル型の MOSトランジスタの場合について説明する。

【0049】

ここで、本発明のTMOSFETの基本構造は、図5に示しているように、ドレイン領 域となるp<sup>\*</sup>型基板21上に一導電型半導体層であるp<sup>-</sup>型エピタキシャル層22形成さ れ、そのp<sup>-</sup>型エピタキシャル層22上部に逆導電型半導体層であるn型ウェル層23が イオン注入法あるいは熱拡散法でもって形成される。ここで、このn型ウェル層23がD MOS構造でのいわゆるベース拡散領域に相当する。そして、上記p<sup>-</sup>型エピタキシャル 層22一部、n型ウェル層23を貫通するようにしてトレンチ24がn型ウェル層23上 で並行して直線状の形成されている。このトレンチ24の側面にゲート絶縁膜25が形成 され、このトレンチ24を充填するトレンチゲート電極26が導電体である不純物ドープ の多結晶シリコンで形成されている。そして、このトレンチゲート電極26の上部は保護 絶縁膜27で覆われている。更に、トレンチゲート電極26で区画されたn型ウェル層2 3表面領域には隙間がなく、一導電型拡散層であるソース領域となるp<sup>\*</sup>型ソース拡散層 28が設けてある。更に、n型ウェル層23に接続するn<sup>\*</sup>型ボディ拡散層29はn型ウェル層23の引き出し部となっている。そして、図5では図

10

示しないが、ソース電極が全面に形成されp<sup>↑</sup>型ソース拡散層28およびn<sup>↑</sup>型ボディ拡 散層29に接続する構造となる。上記の構造において、逆導電型半導体層であるn型ウェ ル層23は、公知のエピタキシャル成長によるn型エピタキシャル層であってもよい。 【0050】

(11)

上記の構造において、大電流は、トレンチゲート電極26で制御され、ソース側のp<sup>\*</sup> 型ソース拡散層28からn型ウェル層23のチャネル領域を通って、p<sup>\*</sup>型エピタキシャ ル層22を通り、ドレイン側であるp<sup>\*</sup>型基板1へと流れる。そして、n型ウェル層23 に対してバックゲート電圧(ソースと同電圧)がn<sup>\*</sup>型ボディ拡散層29を通して印加さ れる。上記構造はpチャネル型のTMOSFETであるが、nチャネル型のTMOSFE Tもその導電型は逆になるが同様の構造となる。

【0051】

次に、本発明のTMOSFETから成る半導体装置の平面構造について図6を参照して 説明する。ここで、図5で示したものと同じものは同一符号で示している。図6に示すよ うに、ゲート周辺配線30が形成され、これに接続した多数の長細い直線状パターンとな る導電体から成るトレンチゲート電極26が一定のピッチで並行に配列されている。そし て、これらのトレンチゲート電極26間は隙間なくストライプ状のp<sup>+</sup>型ソース拡散層2 8が形成され、上記トレンチゲート電極26パターンに直交するパターン形状の、n<sup>+</sup>型 ボディ拡散層29が、所定のピッチ配列で上記ストライプ状のp<sup>+</sup>型ソース拡散層28を 切断するように形成されている。ここで、n<sup>+</sup>型ボディ拡散層29の配列ピッチは、非常 に大きくすればよく、トレンチゲート電極26のピッチの100倍程度にしてもよい。そ して、p<sup>+</sup>型ソース拡散層28およびn<sup>+</sup>型ボディ拡散層29に電気的に接続するソース 電極31がアルミ金属等の導電体膜で形成されている。

【0052】

この実施形態でも、第1の実施形態で説明したように、トレンチゲート電極11の配列 ピッチは、トレンチゲート電極26の幅をGとし、p<sup>+</sup>型ソース拡散層28の幅をSとす ると(G+S)となる。ここで、微細化対応のTMOSFETのようなトランジスタであ るので、例えば、後述するが設計基準を0.25µmとすると、上記配列ピッチは0.5 µmとなる。これに対して、従来のTMOSFET構造では、図12,13に示したよう に、配列ピッチは(S+C)=(0.25µm+0.25µm)分の0.5µm増加する 。このように、この実施形態では従来の場合よりもトレンチゲート電極26の配列ピッチ は2倍に向上するようになる。このようにして、トランジスタのゲート電極の配列ピッチ は更に向上し、半導体装置の高密度化あるいは縮小化、更には大電流駆動化あるいは高パ ワー化が容易に達成される。

[0053]

次に、この発明の半導体装置の製造方法について、図7,8を参照して説明する。図7,8は、図5を参照して説明したTMOSFETで構成された半導体装置の製造工程順の 断面図である。ここで、これらの図は、図5のX<sub>3</sub>-X₄で矢視した箇所の断面図である。ここで、図5,6と同様のものは同一符号で記す。

【0054】

図7(a)に示すように、 p<sup>+</sup> 型基板 2 1 上に 5 µ m 程度の p<sup>-</sup> 型エピタキシャル層 2 40 2 を形成する。そして、その p<sup>-</sup> 型エピタキシャル層 2 2 の 1 部にイオン注入法あるいは 熱拡散法で深さが 1 µ m 程度の n 型ウェル層 2 3 を形成し、その表面にシリコン酸化膜で マスク絶縁膜 3 2 を形成する。

【0055】

そして、図7(b)に示すように、公知のフォトリソグラフィ技術とドライエッチング 技術とでマスク絶縁膜32の所定の領域をエッチングし所望の開口を形成し、これをエッ チングマスクにしてn型ウェル層23を貫通しp<sup>-</sup>型エピタキシャル層22に延在するよ うに、深さが1.5µm程度の多数のトレンチ24を形成する。ここで、これらのトレン チ24の幅は共に同じで0.25µm程度であり、トレンチ24間の間隔も0.25µm 程度である。

[0056]

次に、図7(こ)に示すように、トレンチ24の側壁の熱酸化により膜厚15nm程度 のシリコン酸化膜でゲート絶縁膜25を形成し、引続いて、公知のCVD法で多結晶シリ コン膜33を、トレンチ24を充填するように全面に堆積し、ボロン不純物あるいはリン 不純物をドーピングする。そして、エッチバック等で多結晶シリコン膜33をエッチング し、図7(d)に示すように、トレンチ24内にトレンチゲート電極26を埋設する。 [0057]

次に、図8(a)に示すように高密度プラズマ(HDP)によるプラズマ(PE)CV D 法でシリコン酸化 膜を全面 に 堆積 し 保護 用 絶 縁 膜 3 4 を 形 成 す る。ここで、 P E C V D 法ではバイアスCVDにすることで、シリコン酸化膜を緻密性の高い絶縁膜にするとよい 。 引 続 い て 、 化 学 機 械 研 磨 ( C M P ) あ る い は エ ッ チ バ ッ ク で 不 要 の 部 分 を 削 り 取 り 、 図 8 (b) に示すようにトレンチゲート電極 2 6 上部 に保護 絶縁 膜 2 7 を形成する。 [0058]

そして、フォトリソグラフィ技術により形成したレジストマスクを注入マスクにしたリ ンのイオン注入とその後の熱処理とで、図8(c)に示すように、所定の領域のn型ウェ ル 層 2 3 表 面 部 に n<sup>+</sup> ボ ディ 拡 散 層 2 9 を 形 成 す る 。

[0059]

そして、図8(d)に示すように、上記リンのイオン注入の場合より低ドーズのボロン のイオン注入とその後の熱処理とで、 p<sup>+</sup> 型ソース拡散層28を形成する。そして、図示 しないが、 p<sup>+</sup> 型ソース拡散層 2.8 および n<sup>+</sup> ボディ拡散層 2.9 を露出させ、ソース電極 3 1 を形成する。このようにして、図 5 で説明した T M O S F E T から成る半導体装置が 出来上がる。ここで、全てのトレンチゲート電極26、p^型ソース拡散層28およびn <sup>\*</sup>型ボディ拡散層29は、n型ウェル層23表面において全く隙間なく形成されるように なる。

[0060]

上記の実施形態では、 n 型ウェル層 2 3 の引き出し部である n <sup>+</sup> 型ボディ拡散層 2 9 を 形成した後に p <sup>+</sup> 型 ソース 拡散 層 2 8 を 形成して いる が 、 逆 に p <sup>+</sup> 型 ソース 拡散 層 2 8 を トレンチゲート電極26に対してセルフアラインに形成してから、 n^ 型ボディ拡散層2 9を形成してもよい。

[0061]

この実施形態では、 p <sup>+</sup> 型ソース拡散層 2 8 はトレンチゲート電極 2 6 に対してセルフ アラインに形成される。このために、第1の実施形態で説明したのと全く同様にフォトリ ソグラフィエ程での上記 p <sup>+</sup> 型ソース拡散層 2 8 の位置合わせマージンが不要となる。そ して、この位置合わせ不要は、TMOSFETで構成されるトランジスタの微細化を更に 促進させ、トレンチゲート電極の配列ピッチを更に向上させ、トランジスタの駆動能力を 更に上げそのオン抵抗を更に低減すると共に、上記位置合わせが不要となることによって 、TMOSFETのようなトランジスタの場合にもその製造コストの低減をはかることが できる。

[0062]

本発明は、上記の実施形態に限定されず、本発明の技術思想の範囲内において、実施の 40 形態は適宜に変更されうる。上述した実施形態では、縦型構造のDMOSFETあるいは TMOSFETの場合について説明しているが、横型構造のDMOSFETあるいはTM OSFETの場合でも本発明は同様に適用できる。また、本発明では、 p型ベース拡散層 6 の引き出し部となる p 型ベースコンタクト拡散 層 8 および n 型ウェル層 8 の引き出し部 となる n <sup>+</sup> 型 ボ デ ィ 拡 散 層 1 4 は 、 半 導 体 チ ッ プ 1 の 周 辺 部 あ る い は 内 部 の 一 部 に 形 成 す るようにしても良い。これは、p型ベース拡散層6およびn型ウェル層8にはバックゲー ト電圧(ソース電位と同じ)が印加できればよいからである。また、本発明は、同一の半 導体チップ上に、電力用のトランジスタを構成するDMOSFETあるいはTMOSFE T と 制 御 回 路 部 を 構 成 す る 通 常 の M O S ト ラ ン ジ ス タ が 混 載 さ れ た 半 導 体 装 置 に 対 し て も 全く同様に適用できるものである。

10

10

20

30

40

【図面の簡単な説明】 [0063]【図1】本発明の第1の実施形態を説明するためのDMOSFETの基本構造を示す斜視 図である。 【図2】本発明の第1の実施形態を説明するための半導体装置の一部の平面図である。 【図3】本発明の第1の実施形態を説明するための半導体装置の製造工程順の断面図であ る。 【図4】上記工程の続きの工程順の断面図である。 【図5】本発明の第2の実施形態を説明するためのTMOSFETの基本構造を示す斜視 図である。 【図6】本発明の第2の実施形態を説明するための半導体装置の一部の平面図である。 【図7】本発明の第2の実施形態を説明するための半導体装置の製造工程順の断面図であ る。 【図8】上記工程の続きの工程順の断面図である。 【図9】従来の技術を説明するためのDMOSFETの平面図である。 【図10】従来の技術を説明するためのDMOSFETの基本構造を示す断面図である。 【図11】従来の技術を説明するためのTMOSFETの基本構造を示す断面図である。 【図12】従来の技術を説明するためのTMOSFETの平面図である。 【図13】従来の技術を説明するための別のTMOSFETの平面図である。 【符号の説明】 [0064]n<sup>+</sup>型基板 1 n<sup>・</sup>型エピタキシャル層 2 3,25 ゲート絶縁膜 ゲート電極 4 5 層間絶縁膜 p 型 ベ ー ス 拡 散 層 6 7 n<sup>↑</sup> 型ソース拡散層 8 p<sup>↑</sup> 型ベースコンタクト拡散層 9,30 ゲート周辺配線 10,31 ソース電極 1 1 開口 1 2 レジストマスク p<sup>↑</sup> 型基板 2 1 22 p<sup>-</sup>型エピタキシャル層 23 n型ウェル層 24 トレンチ 26 トレンチゲート電極 27 保護絶縁膜 28 p<sup>+</sup> 型 ソ ー ス 拡 散 層 29 n<sup>+</sup> 型ボディ拡散層 32 マスク絶縁膜

- 3 3 多結晶シリコン膜
- 3 4 保護用絶縁膜

(13)





【図2】





【図4】

















【図8】













【図11】



【図12】



