



(12) 发明专利

(10) 授权公告号 CN 101369537 B

(45) 授权公告日 2011.12.14

(21) 申请号 200810145897.1

审查员 刘婧

(22) 申请日 2008.08.18

(30) 优先权数据

2007-213021 2007.08.17 JP

(73) 专利权人 东京毅力科创株式会社

地址 日本东京都

(72) 发明人 成重和树 长仓幸一

(74) 专利代理机构 北京尚诚知识产权代理有限公司 11322

代理人 龙淳

(51) Int. Cl.

H01L 21/311(2006.01)

H01L 21/768(2006.01)


权利要求书 2 页 说明书 10 页 附图 12 页

(54) 发明名称

半导体装置的制造方法

(57) 摘要

本发明提供一种半导体装置的制造方法以及存储介质，能够每次在对基板上形成的有机膜进行蚀刻时得到良好的蚀刻形状。该半导体装置的制造方法包括：利用等离子体对含硅膜进行蚀刻，转印该含硅膜上的图案掩模的图案的工序；除去所述图案掩模使所述含硅膜的表面露出的工序；利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻，由此形成凹部的工序；之后溅射所述含硅膜从而在所述凹部的内壁上形成由含硅物构成的保护膜的工序；和利用等离子体中的氧活性种通过所述含硅膜的图案沿更深方向对凹部进行蚀刻，从而形成孔或者槽的工序，通过这样，因为能够从氧活性种保护凹部侧壁的同时进行蚀刻，所以能够得到良好的图案形状。



1. 一种半导体装置的制造方法,利用等离子体对从下方开始以有机膜、含硅膜和图案掩模的顺序层叠有该有机膜、含硅膜和图案掩模的基板进行蚀刻而在所述有机膜上形成孔或者槽,该制造方法的特征在于,包括下述工序:

利用等离子体对所述含硅膜进行蚀刻,将所述图案掩模的图案转印到该含硅膜上的工序;

接着利用等离子体除去所述图案掩模,使所述含硅膜的表面露出的工序;

利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成深度比该有机膜的厚度小的凹部的工序;

之后溅射所述含硅膜从而在所述凹部的内壁面形成由含硅物构成的保护膜的工序;和

利用等离子体中的氧活性种通过所述含硅膜的图案沿着更深的方向对形成有所述保护膜的有机膜的凹部进行蚀刻,从而形成孔或者槽的工序。

2. 如权利要求1所述的半导体装置的制造方法,其特征在于:

所述图案掩模由光致抗蚀剂膜构成。

3. 如权利要求1或2所述的半导体装置的制造方法,其特征在于:

向含硅膜转印图案掩模的图案的工序为,通过过蚀刻含硅膜对有机膜的表面进行蚀刻,形成所述凹部并且只蚀刻除去图案掩模的一部分。

4. 如权利要求1所述的半导体装置的制造方法,其特征在于:

除去图案掩模的工序为,使含有溅射含硅膜用的溅射用气体的气体等离子体化,利用该等离子体化的等离子体来进行。

5. 如权利要求1所述的半导体装置的制造方法,其特征在于:

沿深度方向蚀刻凹部形成孔或者槽的工序为,使含有溅射含硅膜用的溅射用气体的气体等离子体化,利用该等离子体化的等离子体来进行。

6. 如权利要求4或5所述的半导体装置的制造方法,其特征在于:

所述溅射用气体含有由Ar、Xe或者He构成的气体。

7. 一种半导体装置的制造方法,利用等离子体对从下方开始以有机膜、含硅膜和图案掩模的顺序层叠有该有机膜、含硅膜和图案掩模的基板进行蚀刻而在所述有机膜上形成孔或者槽,该制造方法的特征在于,包括下述工序:

在设置于基板上的有机膜上形成厚度为该有机膜厚度的1/5以上的含硅膜的工序;

在含硅膜上形成用于蚀刻含硅膜的图案掩模的工序;

利用等离子体对所述含硅膜进行蚀刻,将所述图案掩模的图案转印到该含硅膜上的工序;

接着利用等离子体除去所述图案掩模,使所述含硅膜的表面露出的工序;

利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成深度比该有机膜的厚度小的凹部的工序;

之后溅射所述含硅膜从而在所述凹部的内壁面形成由含硅物构成的保护膜的工序;和

利用等离子体中的氧活性种通过所述含硅膜的图案沿着更深的方向对形成有所述保护膜的有机膜的凹部进行蚀刻,从而形成孔或者槽的工序。

8. 如权利要求7所述的半导体装置的制造方法,其特征在于:

所述图案掩模由光致抗蚀剂膜构成。

9. 如权利要求 7 或 8 所述的半导体装置的制造方法，其特征在于：

在形成所述凹部之后，以形成所述保护膜的工序和沿着深度方向蚀刻凹部的工序的顺序，通过反复进行该形成所述保护膜的工序和沿着深度方向蚀刻凹部的工序而形成孔或者槽。

半导体装置的制造方法

技术领域

[0001] 本发明涉及应用于半导体装置中的利用等离子体对有机膜进行蚀刻的技术。

[0002] 背景技术

[0003] 在半导体装置的制造工序中,例如当形成缸体孔或者接触孔时,因为这些孔的纵横比 (aspect ratio) 大并且深度较深,所以利用多层构造的掩模来进行。作为该掩模的一个例子,列举有下述类型,即,在作为被蚀刻膜的绝缘膜例如 SiO₂ 膜 (氧化硅膜) 上层叠有机膜、SiO₂ 膜,使用光致抗蚀剂对这些层叠膜进行干式蚀显影而形成。

[0004] 参照图 12,对作为该干式显影的一个例子进行说明。在图 12(a) 中,标号 1 代表从下侧开始以主成分为碳的有机膜 12、SiO₂ 膜 13 以及光致抗蚀剂 (photoresist :PR) 膜 14 的顺序对它们进行层叠而构成的层叠体,并且对光致抗蚀剂膜 14 进行光刻,形成图案 15。首先,例如使 CF₄ 等的蚀刻用气体等离子体化,利用该等离子体沿着抗蚀剂图案 15 对 SiO₂ 膜 13 进行蚀刻,在该 SiO₂ 膜 13 上形成掩模图案 16(图 12(b)),之后,使单独的 O₂ 气体或者使在 O₂ 气体中添加有 H₂ 气体、N₂ 气体等的混合气体等离子体化,通过掩模图案 16 对有机膜 15 进行蚀刻 (灰化),在该有机膜 15 上形成蚀刻其下层的 SiO₂ 膜 11 时所使用的掩模图案 17(图 12(c))。

[0005] 有机膜 15 通过氧自由基分解为 CO₂、H₂O 等,但是氧自由基等方性 (isotropic) 地对有机膜 15 进行蚀刻的倾向强,即,除沿着深度方向对有机膜 15 进行蚀刻之外,沿着横向对有机膜 15 进行蚀刻的倾向也很强,如图 12(c) 所示,上述掩模图案 17 呈称为弧状弯曲 (bowing) 形状的、图案的纵截面以弓形横向扩展的形状,掩模图案 17 的侧壁 18 的垂直性变低。其结果,若以 SiO₂ 膜 13 以及有机膜 12 作为掩模来对作为被蚀刻膜的 SiO₂ 膜 11 进行蚀刻,则有机膜 12 的异向形状被 转印到被蚀刻膜上,结果,导致被蚀刻膜 (SiO₂ 膜 11) 的孔的蚀刻形状恶化。

[0006] 为了抑制掩模图案 17 成为弧状弯曲形状,例如有时使在 O₂ 气体中添加有 CF 类气体或者 CH 类气体等的混合气体等离子体化来进行有机膜 12 的蚀刻,并且使由这些气体产生的化合物附着在掩模图案 17 的侧壁 18 上形成相对于氧自由基的保护膜,但是,此时并不能充分地抑制由氧自由基引起的横向的蚀刻,还是会存在产生弧状弯曲形状的情况。

[0007] 然而,例如有时以有机膜 12 本身作为被蚀刻膜进行蚀刻,在有机膜 12 上不设置 SiO₂ 膜 13,直接设置光致抗蚀剂膜 14,沿着抗蚀剂图案 15 对有机膜 12 进行蚀刻。但是,因为光致抗蚀剂膜 14 由有机物构成,所以当对有机膜 12 进行蚀刻时光致抗蚀剂膜 14 也被蚀刻因而图案的形状被破坏,由此抗蚀剂图案 15 本来的形状并不能被正确地转印到有机膜 12 上,存在作为被蚀刻膜的有机膜 12 的孔形状成为弧状弯曲形状,成为底部被扩展的下层蚀刻 (under etching) 形状的情况。在上述层叠体 1 中,因为在光致抗蚀剂膜 14 和有机膜 12 之间设置有作为无机膜的 SiO₂ 膜 13,所以能够抑制掩模图案 17 的上部侧暴露在氧等离子体中,但是,即便这样设置无机膜,当其膜厚比较小时,与没有无机膜的情况相同,掩模图案 17 的上部侧易于暴露在氧等离子体中,所以担心很容易产生弧状弯曲形状。因此,为了控制掩模图案 17 的形状而有必要对无机膜的厚度进行研究以使其为合适的厚度。

[0008] 其中,在专利文献 1 中,记载有下述技术,即,当每次进行有机膜的蚀刻时,在图案的侧壁上形成保护膜的技术,但是,因为该保护膜不含有硅,所以并不能解决上述问题。

[0009] 专利文献 1 :日本特开 2002—9058 号公报

发明内容

[0010] 本发明是为了解决上述问题而提出并完成的,其目的在于提供一种半导体装置的制造方法以及存储介质,每当对为了制造半导体装置而在基板上形成的有机膜进行蚀刻时,能够得到良好的蚀刻形状。

[0011] 本发明的半导体装置的制造方法,利用等离子体对从下方开始以 有机膜、含硅膜和图案掩模的顺序层叠有该有机膜、含硅膜和图案掩模的基板进行蚀刻而在所述有机膜上形成孔或者槽,该制造方法的特征在于,包括下述工序:

[0012] 利用等离子体对所述含硅膜进行蚀刻,将所述图案掩模的图案转印到该含硅膜上的工序;

[0013] 接着利用等离子体除去所述图案掩模,使所述含硅膜的表面露出的工序;

[0014] 利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成深度比该有机膜的厚度小的凹部的工序;

[0015] 之后溅射所述含硅膜从而在所述凹部的内壁面形成由含硅物构成的保护膜的工序;和

[0016] 利用等离子体中的氧活性种通过所述含硅膜的图案沿着更深的方向对形成有所述保护膜的有机膜的凹部进行蚀刻,从而形成孔或者槽的工序。

[0017] 所述图案掩模例如由光致抗蚀剂膜构成,向含硅膜转印图案掩模的图案的工序也可以为,通过过蚀刻含硅膜对有机膜的表面进行蚀刻,形成所述凹部并且只蚀刻除去图案掩模的一部分。此外,除去图案掩模的工序以及沿深度方向蚀刻凹部形成孔或者槽的工序也可以为,使含有溅射含硅膜用的溅射用气体的气体等离子体化,利用该等离子体化的等离子体来进行。所述溅射用气体含有例如由 Ar、Xe 或者 He 构成的气体。

[0018] 此外,本发明的其它的半导体装置的制造方法,利用等离子体对从下方开始以有机膜、含硅膜和图案掩模的顺序层叠有该有机膜、含硅膜和图案掩模的基板进行蚀刻而在所述有机膜上形成孔或者槽,该制造方法的特征在于,包括下述工序:

[0019] 在设置于基板上的有机膜上形成厚度为该有机膜厚度的 1/5 以上的含硅膜的工序;

[0020] 在含硅膜上形成用于蚀刻含硅膜的图案掩模的工序;

[0021] 利用等离子体对所述含硅膜进行蚀刻,将所述图案掩模的图案转印到该含硅膜上的工序;

[0022] 接着利用等离子体除去所述含硅膜,使所述含硅膜的表面露出的 工序;

[0023] 利用等离子体中的氧活性种通过所述含硅膜的图案对所述有机膜的表面进行蚀刻,由此形成深度比该有机膜的厚度小的凹部的工序;

[0024] 之后溅射所述含硅膜从而在所述凹部的内壁面形成由含硅物构成的保护膜的工序;和

[0025] 利用等离子体中的氧活性种通过所述含硅膜的图案沿着更深的方向对形成有所

述保护膜的有机膜的凹部进行蚀刻,从而形成孔或者槽的工序。

[0026] 所述图案掩模例如由光致抗蚀剂膜构成,也可以在形成所述凹部之后,以形成所述保护膜的工序和沿着深度方向蚀刻凹部的工序的顺序,通过反复进行该形成所述保护膜的工序和沿着深度方向蚀刻凹部的工序而形成孔或者槽。

[0027] 本发明的存储介质应用于对基板进行蚀刻的等离子体处理装置中,存储有在计算机上运行的计算机程序,其特征在于:所述计算机程序以能够实施上述半导体制造装置的制造方法的方式来编排步骤。

[0028] 根据本发明,溅射在有机膜上设置的含硅膜,在有机膜上形成的凹部的侧壁上形成含有硅的保护膜,在该状态下,利用等离子体沿着深度方向对该凹部进行蚀刻,所以如后述实验结果所示那样,能够抑制因氧活性种而引起的等方性的蚀刻,从而能够在有机膜上形成具有高垂直性的凹部。

[0029] 此外,根据本发明其它方面,在基板上设置的有机膜上形成其厚度为该有机膜的厚度的1/5以上的含硅膜,溅射该含硅膜从而在有机膜上形成的凹部的侧壁上形成含有硅的保护膜。从而,如后述的实验所示那样,能够抑制因氧活性种而引起的等方性的蚀刻,从而能够在有机膜上形成具有高垂直性的凹部。

附图说明

[0030] 图1是表示用于实施本发明的半导体装置的制造方法的等离子体处理装置的一个例子的纵截面侧面图。

[0031] 图2是表示本发明中在有机膜上形成保护膜的同时形成图案的过程的工序图。

[0032] 图3是表示在层叠有抗蚀剂以及含硅膜的有机膜上形成保护膜的同时形成图案的过程的工序图。

[0033] 图4是表示所述保护膜形成的样式状态的工序图。

[0034] 图5是表示所述保护膜形成的样式状态的工序图。

[0035] 图6是表示形成图案的其它过程的工序图。

[0036] 图7是表示在另一发明中在层叠有抗蚀剂以及含硅膜的有机膜上形成保护膜的同时形成图案的过程的工序图。

[0037] 图8是表示在另一发明中在层叠有抗蚀剂以及含硅膜的有机膜上形成保护膜的同时形成图案的过程的工序图。

[0038] 图9是表示形成图案的其它例子的说明图。

[0039] 图10是表示在评价实验中得到的图案的纵截面侧面模式图。

[0040] 图11是表示在评价实验中得到的图案的纵截面侧面模式图。

[0041] 图12是表示通过现有技术的蚀刻方法得到的有机膜的图案形状的示意图。

[0042] 标号说明

[0043] W:半导体晶片;2:等离子体处理装置;51、53:SiO₂膜;52:有机膜;54:光致抗蚀剂(photoresist)膜;57:掩模图案;61:氩离子;62:氧自由基;64:保护膜

具体实施方式

[0044] 首先,使用图2(a),对第一实施方式所使用的、利用图1所示的等离子体处理装置

2 接受处理的作为基板的半导体晶片（以下简称为“晶片”）W 表面上形成的膜构造进行说明。在晶片 W 上设置有作为绝缘膜的 SiO₂ 膜 51，在该 SiO₂ 膜 51 上形成有以碳为主成分的有机膜 52。在有机膜 52 上形成有作为含硅膜的 SiO₂ 膜 53。其中，所谓的含硅膜是指以硅为主成分而含有其的无机膜，除 SiO₂ 膜以外，还可以列举出 SiN 膜（氮化硅）、由 SiON、Poly—Si（多晶 Si）等构成的膜，此外，单独由硅构成的膜也包括在其中，但是并不意味着每次形成膜时不可避免地混入有硅的膜。在 SiO₂ 膜 53 上层叠有构成图案掩模的光致抗蚀剂（PR）膜 54。光致抗蚀剂膜 54 在以 ArF 作为光源被曝光后而显影，抗蚀剂图案 55 开口，SiO₂ 膜 53 在该抗蚀剂图案 55 的底部露出。光致抗蚀剂膜 54 如后所述，在对 SiO₂ 膜 53 进行过蚀刻（over etching）的中途并不消失，并且形成为在过蚀刻之后能够尽可能薄的合适厚度。

[0045] 接着，参照图 1 对实施本发明所涉及的半导体装置的制造方法的等离子体处理装置 2 进行说明。等离子体处理装置 2 具有以气体密封方式（气密方式）形成的处理容器 21，在该处理容器 21 的底部设置有排气口 22。该排气口 22 经由排气流路 22a 与排气单元 23 连接，通过控制部 20A 控制排气量，使处理容器 21 内保持在规定压力。图中，标号 24 表示通过门阀 25 自由开闭的搬送口。

[0046] 在上述处理容器 21 的内部设置有兼用作气体喷淋头的上部电极 3。在该上部电极 3 的下面侧穿设有多个气体扩散孔 31，用于向处于下方侧的晶片 W 的整个表面供给处理气体。与气体扩散孔 31 连通的气体导入管 31 位于上游侧，例如分支成 3 个，从而形成为分支管 32A～32C，分别通过阀 33A～33C 和流量控制部 34A～34C 而与气体供给源 35A～35C 连接。该阀 33A～33C、流量控制部 34A～34C 构成气体控制系统 36 并且能够通过来自于后述控制部 20A 的控制信号对各气体供给源 35A～35C 的气体流量以及通断进行控制。在该例子中，气体供给源 35A、气体供给源 35B、气体供给源 35C 分别为 CF₄ 气体、O₂ 气体、作为溅射用气体的 Ar 气体的供给源。此外，在图中，标号 30 代表以能够使上部电极 3 从处理容器 21 电气地充分浮起的方式设置的绝缘部件。

[0047] 而且，在处理容器 21 的内部，以与上述上部电极 3 相对的方式设置有载置台 4，载置台 4 利用绝缘部件 40 成为相对于处理容器 21 充分地电气浮起的状态。此外，载置台 4 具有例如由铝等构成的圆柱状的支撑部 41 以及设置在支撑部 41 的上端面的载置晶片 W 的载置板 42。载置板 42 形成为由介电体例如氮化铝等的陶瓷构成的介电体板，在其内部，在上面侧设置有箔状的电极（下部电极）43，在更下面侧设置有网眼状（mesh）的加热器 44。在图中，标号 45 代表用于使处理气体从晶片 W 的周缘部沿着圆周方向均匀地排出的、在其表面穿设有多个流通孔的排气环。其中，虽然省略图示，但是从载置台 4 的表面自由突没（突出退回）地设置有能够在从晶片 W 的背面侧支撑晶片 W 的状态下进行升降的基板支撑销，通过从装置外部进入的晶片移栽臂与该基板支撑销的协同动作来进行向载置台 4 的晶片 W 的交接。

[0048] 在上述下部电极 43 上连接有供电棒 46 的一端，该供电棒 46 的另一端经由匹配电路 47 与等离子体生成用的高频电源 48 连接。供电棒 46 例如在匹配电路 47 的正前方（面前）分支，该分支路的前端通过开关 48 与静电卡盘用的直流电源 49 连接。即，上述下部电极 43 兼用作高频电压施加用的电极以及静电卡盘用的电极，因此，下部电极 43 以及其上部的介电体部分构成用于静电吸附晶片 W 的静电卡盘。而且，上述加热器 44 通过导电棒 37

与加热器电源部 38 连接。此外,例如下部电极 43 通过匹配电路与图未示出的偏压用的高频电源连接,如后所述,当高频电源 48 成为接通(ON)而生成等离子体时,偏压用的高频电源也成为接通,向下部电极 43 施加偏压用的高频。

[0049] 此外,以包围吸附保持在上述载置板 42 的表面上的晶片 W 的周围的方式设置有作为等离子体控制用的环部的聚焦环 26。聚焦环 26 设置有例如由石英等绝缘部件构成的环部件 27 以及经由粘接层 28 装卸自如地安装在环部件 27 上的环状的等离子体控制用的板材 29。板材 29 含有若暴露在等离子体中则与等离子体活性种例如卤素自由基反映的成分例如离解碳自由基等的材质例如聚酰亚胺(polyimide)等的有机类树脂。在等离子体处理中产生的碳自由基与晶片 W 的周缘部附近的氟类自由基反映从而生成没有蚀刻作用的化合物例如 CF_x(x = 1、2、3、4),生成的化合物在处理中随着从晶片 W 的中央部向周缘部的排气流而被除去,从而抑制在晶片 W 的周缘部附近与其内侧区域之间产生的氟类自由基的密度差,能够相对于晶片 W 以面内均匀性高的蚀刻速度进行蚀刻。

[0050] 而且,在处理容器 21 的周围,在搬送口 24 的上下设置有两个环状的磁铁 39a、39b,从而在上部电极 3 和载置台 4 之间的处理空间 S 的周边部形成磁场,使得能够向处理空间 S 封闭等离子体。

[0051] 此外,在该等离子体处理装置 2 上设置有例如由计算机构成的控制部 20A,该控制部 20A 具有由程序、存储器、CPU 构成的数据处理部等,在上述程序中写入有命令,使得能够从控制部 20A 向等离子体处理装置 2 的各部发送控制信号,通过进行后述的各步骤来对晶片 W 实施等离子体处理。此外,例如在存储器中具有写入处理压力、处理时间、气体流量、电力值等的处理参数值的区域,CPU 在执行程序的各命令时读出这些处理参数,将对应于该参数值的控制信号发送至该等离子体处理装置 2 的各部位。该程序(还包括与处理参数的输入操作、显示有关的程序)被收纳在计算机存储介质例如软盘、高密度磁盘(compact disk)、MO(光磁盘)等的存储部 20B 中而被安装在控制部 20A 中。

[0052] (第一实施方式)

[0053] 作为使用上述等离子体处理装置 2 的本发明半导体装置的制造方法的第一实施方式,以蚀刻上述有机膜 52 从而形成蚀刻其下层的 SiO₂ 膜 51 时所使用的掩模图案的过程进行说明。首先,打开门阀 25。利用图未示出的搬送机构向处理容器 21 内搬入晶片 W。然后将该晶片 W 水平地载置在载置台 4 上,之后,使晶片 W 静电吸附于载置台 4 上。然后,使搬送机构从处理容器 21 退出并关闭门阀 25,接着通过图未示出的温度控制机构将晶片 W 的上部、高度中央部、下部的温度分别调节为 60℃、60℃、20℃。之后例如进行以下步骤。

[0054] (步骤 S1 :SiO₂ 膜 53 地蚀刻)

[0055] 利用排气单元 23 通过排风口 22 对处理容器 21 内进行排气,另一方面,从气体供给系统 36 以 150sccm 的流量通过上部电极 3 向处理容器 21 内供给例如 CF₄(四氟化碳)气体,将处理容器 21 内维持在规定的真空度例如 10.7Pa(80mTorr)。然后,从高频电源 48 经由匹配电路 47 向下部电极 43 以 1500W 的功率施加规定的高频电压,使 CF₄ 气体等离子体化,由此对光致抗蚀剂膜 54 表面进行蚀刻并且以光致抗蚀剂膜 54 作为掩模沿着抗蚀剂图案 55 对 SiO₂ 膜 53 进行蚀刻,从而在该 SiO₂ 膜 53 上形成掩模图案 56。如图 2(b) 所示,SiO₂ 膜 53 被过蚀刻,有机膜 52 从掩模图案 56 的底部露出,而且其有机膜 52 的表面被蚀刻,在该有机膜 52 上形成与掩模图案 56 对应的凹部 57a 的时刻,使高频电源 48 关闭,停止供给

CF₄ 气体。

[0056] 在该步骤 S1 中,是以以下内容为目的而进行的。在步骤 S2 中当进行光致抗蚀剂膜 54 的去除时,抑制处理时间,使光致抗蚀剂膜 54 的厚度达到规定程度的小,从而使有机膜 52 不会由于氧自由基而沿着横向被蚀刻。此外,在该时刻,通过具有异向性的 CF₄ 气体对有机膜 52 进行蚀刻,形成凹部 57a,在步骤 S2 以及步骤 S3 中形成可靠地保护其侧壁的保护膜。

[0057] (步骤 S2 :光致抗蚀剂膜的去除)

[0058] 利用排气单元 23 对处理容器 21 内进行排气,除去残留在处理空间 S 中的 CF₄ 气体以及其活性种,之后,以规定的排气量进行排气并且同时分别以 90sccm 的流量、150sccm 的流量从其气体供给系统 36 通过上部电极 3 向处理容器 21 内供给 O₂(氧类) 气体、Ar(氩) 气体,使处理容器 21 内维持在规定的真空度例如 2.0Pa(15mTorr)。然后,从高频电源 48 通过匹配电路 47 以 500W 的功率向下部电极 43 施加规定频率的高频电压,使作为蚀刻气体的 O₂ 气体以及 Ar 气体等离子体化,生成氧自由基、Ar 离子等活性种。

[0059] 如图 4(a) 所示,通过作为生成的氧类的活性种的氧自由基 62,残留的光致抗蚀剂膜 54 被蚀刻并且以光致抗蚀剂膜 54 作为掩模使凹部 57a 表面的有机膜 52 被蚀刻。然后,若光致抗蚀剂膜 54 被除去,SiO₂ 膜 53 露出,则以 SiO₂ 膜 53 作为掩模接着进行上述有机膜 52 的蚀刻,并且利用 Ar 离子 61 对 SiO₂ 膜 53 表面进行溅射,使构成该 SiO₂ 膜 53 的硅氧化物 63 从 SiO₂ 膜 53 中放出(图 4(b)),该硅氧化物 63 堆积在凹部 57a 的侧壁 58 表面(图 4(c)),形成针对氧自由基 62 的蚀刻作用的保护膜 64(图 2(c)、图 4(d))。若在晶片 W 的整个面内除去光致抗蚀剂膜 54,高频电源 48 成为接通开始经过规定时间,则断开高频电源 48,停止 O₂ 气体的供给。其中,为了图示的方便,在该工序中显示为保护膜 64 形成在侧壁 58 的上部,但是并不局限于仅仅形成在一部分上,例如有时也在侧壁 58 的下部、遍及整体形成,这在后面所示的实施方式中也相同。

[0060] (步骤 S3 :保护膜的形成)

[0061] 利用排气单元 23 对处理容器 21 内进行排气,除去残留在处理空间 S 中的 O₂ 气体和 O₂ 气体以及 Ar 气体的活性种,之后,以规定的排气量进行排气并且以 240sccm 的流量从气体供给系统 36 向处理容器 21 内供给 Ar 气体,从而将处理容器 21 维持在规定的真空度例如 2.0Pa(15mTorr)。然后,从高频电源 48 通过匹配电路 47 向下部电极 43 以 500W 的功率施加规定频率的高频电压,使 Ar 气体等离子体化,生成 Ar 离子 61 等的活性种。

[0062] 生成的 Ar 离子 61 与步骤 S2 中的相同,对 SiO₂ 膜 53 的表面进行溅射(图 5(a)),从 SiO₂ 膜 53 溅射出的硅氧化物 63 堆积在上述凹部 57a 的侧壁 58(图 5(b)),使保护膜 64 成长(图 2(d)、图 5(c))。该步骤 S3 的蚀刻不使用 O₂ 气体的活性种,只利用 Ar 气体的活性种来进行,因为 Ar 气体的活性种几乎不会对有机膜 52 产生蚀刻,所以能够抑制凹部 57a 的沿着横向的扩展。例如,从高频电源 48 成为接通开始经过规定时间,为了抑制从凹部 57a 形成的掩模图案 57 成为弧状弯曲形状而进行保护膜 64 的形成,直到进行至有效深度,为了提高生产率,使高频电源 48 成为切断,移动至紧接着的步骤 S4。

[0063] (步骤 S4 :使用氧自由基的有机膜的蚀刻)

[0064] 利用排气单元 23 对处理容器 21 内进行排气,除去残留在处理空间 S 中的 Ar 气体的活性种,之后,以规定的排气量进行排气并且分别以 90sccm 的流量、150sccm 的流量从气

体供给系统 36 向处理容器 21 内供给 O₂ 气体、Ar 气体,使处理容器 21 内维持在规定的真空中度例如 2.0Pa(15mTorr)。然后,从高频电源 48 通过匹配电路 47 以 500W 的功率向下部电极 43 施加规定频率的高频电压,使 Ar 气体、O₂ 气体等离子体化,生成 Ar 离子 61 以及氧自由基 62 等的活性种。通过 O₂ 气体的活性种,以 SiO₂ 膜 53 作为掩模对有机膜 52 进行蚀刻,使凹部 57a 沿着深度方向延伸,另一方面,与步骤 S2 相同,SiO₂ 膜 53 通过 Ar 离子 61 被溅射,放出的硅氧化物 63 堆积在凹部 57a 的侧壁 58,配合于凹部 57a 的伸长,保护膜 64 向下方延伸,能够针对氧自由基 62 抑制凹部 57a 的侧壁 58 被蚀刻,并且使该凹部 57a 的深度方向的蚀刻前进,形成掩模图案 57。如图 3(e) 所示,在 SiO₂ 膜 51 从掩模图案 57 的底部露出的时刻高频电源 48 断开,停止 O₂ 气体以及 Ar 气体的供给。

[0065] 根据该第一实施方式,除去光致抗蚀剂膜 54 并利用 Ar 离子对露出的 SiO₂ 膜 53 进行溅射,使形成在有机膜 52 上的凹部 57a 的侧壁 58 上堆积溅射的 SiO₂ 从而形成保护膜 64,然后,使用氧自由基对有机膜 52 进行蚀刻使 SiO₂ 膜 52 露出。通过由 SiO₂ 构成的上述保护膜 64 能够抑制氧自由基沿横向对凹部 57a 的侧壁 58 的蚀刻,因此,能够在后述的试验中表示的有机膜 52 上,以其侧壁 58 具有高垂直性的方式形成 掩模图案 57。

[0066] 此外,根据第一实施方式,在步骤 S2 中,使用 Ar 气体和 O₂ 气体作为处理气体接着光致抗蚀剂膜 54 的蚀刻对 SiO₂ 膜 53 进行溅射,由此,能够在除去光致抗蚀剂膜 54 之后立刻在凹部 57a 的侧壁 58 上形成保护膜 64,在该步骤 S2 的阶段,因为能够抑制凹部 57a 沿着横向被蚀刻,所以能够进一步抑制最终形成的掩模图案 57 的垂直性的降低。此外,在步骤 S4 中,使 Ar 气体和 O₂ 气体等离子体化,使凹部 57a 沿着深度方向伸长,并且向着该凹部 57a 的下方使保护膜 64 伸长,所以能够进一步提高掩模图案 57 的垂直性。其中,若能够充分地提高掩模图案 57 的侧壁 58 的垂直性,则在步骤 S2 和步骤 S4 中,也可以只使用 O₂ 气体来代替使用 Ar 气体和 O₂ 气体的混合气体进行等离子体处理。此外,当对含硅膜对溅射时也可以取代 Ar 气体使用例如 Xe、He 等的稀有气体。在该第一实施方式中,有机膜 52 如上所述也可以是用于蚀刻 SiO₂ 膜 51 的掩模,此外,有机膜例如为 SiCOH 膜等的低介电率的绝缘膜,在该绝缘膜上形成接触孔等时也同样适用于本实施方式。

[0067] 其中,在本发明中,利用 Ar 离子对 SiO₂ 膜 53 进行溅射时,若在有机膜 53 上形成凹部 57a 的侧壁 58,则其侧壁 58 被保护,得到上述效果,因此,并不局限于上述的实施方式的顺序。图 6 是表示上述实施方式的变形例,对于具有与图 2(a) 相同的膜构造的晶片 W 而言,首先按照步骤 S1 进行蚀刻例如使有机膜 53 露出为止(图 6(a)),之后,在步骤 S2 中仅仅使用 O₂ 气体来取代使用 Ar 气体和 O₂ 气体进行蚀刻,除去光致抗蚀剂膜 54,同时,蚀刻有机膜 52 的表面形成凹部 57a(图 6(b))。之后,按照步骤 S3 对 SiO₂ 膜 53 进行溅射,在凹部 57a 的侧壁 58 形成保护膜 64(图 6(c))。然后,与上述实施方式相同,按照步骤 S4 使凹部 57a 沿着深度方向伸长从而形成掩模图案 57(图 6(d))。当按照该工序进行处理时,形成为该光致抗蚀剂膜 54 具有合适的厚度,使得直至除去光致抗蚀剂膜 54 为止,能够抑制有机膜 52 沿横向被蚀刻。

[0068] 接着,对第二实施方式进行说明。对于该第二实施方式,对用于蚀刻作为被蚀刻膜的有机膜的工序进行说明。

[0069] (各膜的形成工序)

[0070] 首先,在晶片 W 的表面上形成的例如 SiO₂ 膜 71 上形成例如由非结晶碳构成的有机

膜 72(图 7(a))。该有机膜 72 例如被用作用于蚀刻衬底的掩模。接着,从下方开始按照作为含硅膜的 SiN 膜 73、SiO₂ 膜 74 的顺序分别形成 SiN 膜 73、SiO₂ 膜 74(图 7(b))。此时,若有机膜 72 的厚度为 H1,SiN 膜 73 以及 SiO₂ 膜 74 的合计厚度为 H2,则这样形成 SiN 膜 73 以及 SiO₂ 膜 74,使得 H2/H1>1/5 以上。按照这样的厚度形成 SiN 膜 73 和 SiO₂ 膜 74,其目的为后述的评价试验中所说明的那样,在蚀刻有机膜直至下层为止时在图案的侧壁整体上形成保护膜。接着,在 SiO₂ 膜 74 上层叠抗蚀剂膜 75,以 SiO₂ 膜 74 从其底部露出的方式,按照规定的形状形成抗蚀剂图案 76。

[0071] (各膜的蚀刻)

[0072] (步骤 T1)

[0073] 在抗蚀剂图案 76 形成后,将晶片 W 搬入到上述的等离子体处理装置 2 中,按照与第一实施方式的步骤 S1 相同的顺序,以 150sccm 的流量供给 CF₄ 气体,将处理容器 21 内例如维持在 10.7Pa(80mTorr)。然后,通过使 CF₄ 气体等离子体化,在蚀刻抗蚀剂膜 75 表面的同时沿着抗蚀剂图案 55 继续蚀刻 SiO₂ 膜 74、SiN 膜 75,形成跨过 SiO₂ 膜 74 以及 SiN 膜 75 的掩模图案 77(图 7(d))。例如在有机膜 72 露出的时刻停止等离子体的产生,停止 CF₄ 气体的供给。

[0074] (步骤 T2)

[0075] 接着,按照与上述实施方式的步骤 S2 相同的顺序,分别以 90sccm 的流量、150sccm 的流量向处理容器 21 内供给 O₂ 气体、Ar 气体,将处理容器 21 内维持在例如 2.0Pa(15mTorr),之后,使各处理气体等离子体化。如第一实施方式的步骤 S2 说明的那样,抗蚀剂膜 75 被除去,接着 SiO₂ 膜 74 被溅射并且以抗蚀剂膜 75 和 SiO₂ 膜 74 作为掩模使有机膜 72 被蚀刻,形成凹部 78a,而且在其凹部 78a 的侧壁 79 形成保护膜 64(图 8(e))。从等离子体的产生开始例如经过规定时间后停止等离子体的产生以及 O₂ 气体的供给。

[0076] (步骤 T3)

[0077] 接着,按照与第一实施方式的步骤 S3 相同的顺序,以 240sccm 的流量向处理容器 21 内供给 Ar 气体,将处理容器 21 内维持在例如 2.0Pa(15mTorr),之后,使 Ar 气体等离子体化,按照上述步骤 S3 所说明的那样,溅射 SiO₂ 膜 74 或者 SiN 膜 73,使保护膜 64 成长(图 8(f))。然后,从等离子体产生开始例如经过规定的时间后使等离子体的产生停止。

[0078] (步骤 T4)

[0079] 接着,按照与上述实施方式的步骤 S4 相同的顺序,分别以 150sccm 的流量、90sccm 的流量向处理容器 21 内供给 Ar 气体、O₂ 气体,将处理容器 21 内维持在例如 2.0Pa(15mTorr),之后,使这些处理气体等离子体化并沿着深度方向蚀刻凹部 78a 使其伸长,并且使保护膜 64 向下方伸长(图 8(g))。在蚀刻开始后,在凹部 78a 的底部滞留在有机膜 72 中间的时刻停止等离子体的产生以及 O₂ 气体的供给。

[0080] (步骤 T5)

[0081] 接着,按照与上述实施方式的步骤 T3 相同的顺序再次进行,使 Ar 等离子体化,溅射 SiO₂ 膜 74 或者 SiN 膜 73,使保护膜 64 成长(图 8(h)),从等离子体的产生开始经过规定的时间后停止等离子体的产生。处理容器 21 内的压力以及 Ar 气体的流量例如与步骤 T3 相同。

[0082] (步骤 T6)

[0083] 接着,按照与上述实施方式的步骤 T4 相同的顺序再次进行,使 Ar 气体和 O₂ 气体等离子体化,沿着深度方向蚀刻凹部 78a 使其伸长并且如上述实施方式所说明的那样,溅射 SiO₂ 膜 74 或者 SiN 膜 73,使保护膜 64 进一步向下方伸长,形成掩模图案 78,在 SiO₂ 膜从掩模图案 78 的底部露出的时刻停止等离子体的产生以及各处理气体的供给(图 8(i))。处理容器 21 内的压力以及 Ar 气体的流量例如与步骤 T3 相同。

[0084] 根据该第二实施方式,如后述的评价试验中说明的那样,能够从凹部 78a 的侧壁 79 的上部一直到下部,形成 SiO₂ 的保护膜 64,能够抑制凹部 78a 的侧壁 79 横向被蚀刻而引起其垂直性降低。此外,该第二实施方式的含硅膜的膜厚与有机膜的膜厚之间的关系也适用于第一实施方式,在第一实施方式中,也可以以 SiO₂ 膜 53 的厚度为有机膜 52 的厚度的 1/5 以上的方式形成各膜。

[0085] 此外,在第二实施方式中,因为反复进行仅使用 Ar 气体溅射 SiO₂ 膜 74 以及 SiN 膜 73 使保护膜 64 成长的工序、和添加在 Ar 气体中使用 O₂ 气体形成保护膜 64 并且蚀刻凹部 78a 的工序,所以能够更可靠地利用保护膜 64 保护凹部 78a 的侧壁 79,抑制图案 78 的横向的扩展。这也适用于第一实施方式中,即,在第一实施方式中,也可以通过反复进行由步骤 S3 和步骤 S4 组成的循环来沿着深度方向使凹部 57a 伸长。

[0086] 此外,在上述各步骤 T1 ~ T6 中,控制溅射 SiO₂ 膜 74 和 SiN 膜 73 的条件,来控制形成的保护膜 64 的厚度,较厚地形成保护膜 64,由此,在各工序中生成的等离子体的活性种难以进入到凹部 78a 内,因此能够使掩模图案 78 的下方侧的线宽比上方侧的线宽小。图 9 是表示在上述各步骤 T 中与图 8 相比形成较厚的保护膜时所形成的图案的模式图,图 9(a) 表示步骤 T3 结束后的凹部 78a,图 9(b) 表示步骤 T4 结束后的凹部 78a,图 9(c) 表示步骤 T5 结束后的凹部 78a,此外,图 9(d) 表示步骤 T6 结束后的掩模图案 78。这样,若图案 78 的下方侧的线宽变小,则能够使沿着图案 78 蚀刻例如 SiO₂ 膜 71 时形成在 SiO₂ 膜 71 上的图案变小,当在该图案中埋入配线金属时,能够使配线的线宽细微化,因此是优选的。这种控制保护膜的厚度来控制图案的底部线宽的方法也同样适用于第一实施方式中。

[0087] 【评价试验】

[0088] (评价试验 1—1)

[0089] 作为评价试验 1—1,针对具有图 2(a) 所示的膜构造的晶片 W 按照上述第一实施方式的顺序进行蚀刻,然后,对晶片 W 的纵截面侧面进行观察。将蚀刻时间分别设定为:在步骤 S1 中为 50 秒,在步骤 S2 中为 30 秒,在步骤 S3 中为 40 秒,在步骤 S4 中为 255 秒。图 10(a)、(b) 分别表示的是在晶片 W 的中央部、周缘部观察的图案形状的模式图,如这些图中所示,在晶片 W 的中央部以及周缘部的有机膜上形成的图案的侧壁具有高垂直性。

[0090] (评价试验 1—2)

[0091] 作为评价试验 1—2,针对具有与上述评价试验 1—1 相同的膜构造的晶片 W 按照步骤 S1 进行蚀刻后,实施步骤 S2。其中将该步骤 S2 的蚀刻时间设定为比评价试验 1—1 的蚀刻时间长,不进行步骤 S3 和 步骤 S4。图 10(c)、(d) 分别表示的是在晶片 W 的中央部、周缘部观察的图案形状的模式图,如这些图中所示可知,各图案的侧壁形成为弧状弯曲状。从评价试验 1—1 和 1—2 的结果可知,通过实施本发明的工序,能够实现所谓的作为本发明效果的提高在有机膜上形成的图案的垂直性、抑制弧状弯曲图案的形成。

[0092] (评价试验 2)

[0093] 作为评价试验 2 形成与图 7(c) 相同的膜构造。其中有机膜的厚度(图中的 H3)为 800nm, SiO₂ 膜和 SiN 膜的合计厚度(图中的 H4)为 90nm。针对该晶片 W 根据第二实施方式的步骤 T1 ~ T6 所示的顺序进行蚀刻。将步骤 T1、T2、T3、T4、T5、T6 的蚀刻时间分别设定为 33 秒、20 秒、40 秒、100 秒、40 秒、120 秒。

[0094] 图 11(b) 表示的是蚀刻结束后的晶片 W 的纵截面侧面图。确认在有机膜 72 的凹部 78a 内形成保护膜 64, 并没有产生弧状弯曲形状。保护膜 64 从有机膜 72 的表面(有机膜 72 和 SiN 膜 73 的边界)向凹部 78a 的下部形成, 在图中以 H5 表示, 从保护膜 64 的上端至下端的大小为 450nm。而且, SiO₂ 膜 74 在实现用于蚀刻有机膜 72 的掩模的功能的界限之前而被削减。从该实验结果可知, 为了以具有与有机膜厚度相同的 800nm 的深度的方式形成保护膜, 有必要以具有 $(800\text{nm}/450\text{nm}) \times 90\text{nm} = 160\text{nm}$ 的厚度的方式形成 SiO₂ 膜 74 以及 SiN 膜 73, 因为其为有机膜 72 厚度的 1/5, 所以含硅膜相对于有机膜具有 1/5 以上厚度的方式形成, 推测能够保护图案的侧壁整体。




图1




图2




图 3




图 4




图 5




图6




图7




图8




图 9




图10




图 11




图12