



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2021-0063238
(43) 공개일자 2021년06월01일

- (51) 국제특허분류(Int. Cl.)
H01G 4/232 (2006.01) H01G 4/012 (2006.01)
H01G 4/12 (2006.01) H01G 4/252 (2006.01)
H01G 4/30 (2006.01)
- (52) CPC특허분류
H01G 4/232 (2013.01)
H01G 4/012 (2013.01)
- (21) 출원번호 10-2020-0152869
- (22) 출원일자 2020년11월16일
심사청구일자 없음
- (30) 우선권주장
JP-P-2019-211342 2019년11월22일 일본(JP)

- (71) 출원인
다이요 유덴 가부시키키가이샤
일본국 도쿄도 주오구 교바시 2초메 7반 19고
- (72) 발명자
교와세 유스케
일본 도쿄도 주오구 교바시 2쨬메 7-19 다이요 유덴 가부시키키가이샤 내
- (74) 대리인
장수길, 이중희

전체 청구항 수 : 총 9 항


(54) 발명의 명칭 세라믹 전자 부품 및 그 제조 방법

(57) 요약

외부 전극의 박리를 억제할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공한다.

세라믹 전자 부품은, 세라믹을 주성분으로 하는 복수의 유전체층과, 복수의 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과, 상기 2 단부면에 형성된 한 쌍의 외부 전극을 구비하고, 상기 한 쌍의 외부 전극 중 적어도 어느 한 쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만인 것을 특징으로 한다.

대표도 - 도6



(52) CPC특허분류

H01G 4/1218 (2013.01)

H01G 4/252 (2013.01)

H01G 4/30 (2013.01)

명세서

청구범위

청구항 1

세라믹을 주성분으로 하는 복수의 유전체층과, 복수의 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성되고, 대략 직육면체 형상을 갖는 적층 칩과,

상기 2 단부면에 형성된 한 쌍의 외부 전극을 구비하고,

상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만인 것을 특징으로 하는 세라믹 전자 부품.

청구항 2

제1항에 있어서,

상기 복수의 내부 전극층의 각각의 두께는 0.45 μ m 이하인 것을 특징으로 하는 세라믹 전자 부품.

청구항 3

제1항 또는 제2항에 있어서,

상기 유전체 부분은, 상기 적층 칩에 있어서, 동일한 단부면에 노출되는 내부 전극층끼리가 다른 단부면에 노출되는 내부 전극층을 개재시키지 않고 대향하는 엔드 마진에 있어서의 유전체 부분인 것을 특징으로 하는 세라믹 전자 부품.

청구항 4

제1항 또는 제2항에 있어서,

상기 한 쌍의 외부 전극은, 하지층 상에 도금층이 형성된 구조를 갖고,

상기 하지층의 두께는 12.5 μ m 이하인 것을 특징으로 하는 세라믹 전자 부품.

청구항 5

제4항에 있어서,

상기 하지층은 스퍼터막 또는 화학 증착막인 것을 특징으로 하는 세라믹 전자 부품.

청구항 6

제1항 또는 제2항에 있어서,

상기 유전체층의 단면에 있어서, 상기 주성분 세라믹의 결정 입자의 단면적에 대한 면적비로 2% 이상 10% 이하의 포어가 상기 결정 입자 내부에 형성되어 있는 것을 특징으로 하는 세라믹 전자 부품.

청구항 7

제6항에 있어서,

상기 유전체층의 두께는 0.5 μ m 이하인 것을 특징으로 하는 세라믹 전자 부품.

청구항 8

유전체층 그린 시트와, 내부 전극 형성용의 금속 도전 페이스트를 교대로 적층하고, 적층된 상기 금속 도전 페이스트를 교대로 대향하는 2 단부면에 노출시킴으로써, 대략 직육면체 형상의 세라믹 적층체를 형성하는 제1 공정과,

상기 세라믹 적층체를 소성함으로써 적층 칩을 형성하는 제2 공정과,

상기 적층 칩의 2 단부면에 한 쌍의 외부 전극을 형성하는 제3 공정을 포함하고,

상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만으로 되도록, 상기 제2 공정에 있어서의 소성 조건을 조정하는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.

청구항 9

유전체층 그린 시트와, 내부 전극 형성용의 금속 도전 페이스트를 교대로 적층하고, 적층된 상기 금속 도전 페이스트를 교대로 대향하는 2 단부면에 노출시킴으로써, 대략 직육면체 형상의 세라믹 적층체를 형성하는 제1 공정과,

상기 세라믹 적층체의 2 단부면에, 외부 전극 형성용의 금속 도전 페이스트를 부착시켜 상기 세라믹 적층체와 함께 소성함으로써, 상기 세라믹 적층체로부터 적층 칩을 형성하고, 상기 외부 전극 형성용의 금속 도전 페이스트로부터 한 쌍의 외부 전극을 형성하는 제2 공정을 포함하고,

상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만으로 되도록, 상기 제2 공정에 있어서의 소성 조건을 조정하는 것을 특징으로 하는 세라믹 전자 부품의 제조 방법.

발명의 설명

기술 분야

[0001] 본 발명은 세라믹 전자 부품 및 그 제조 방법에 관한 것이다.

배경 기술

[0002] 휴대 전화를 대표로 하는 고주파 통신용 시스템에 있어서, 한층 더한 기능성 부여를 위해 소형 대용량의 적층 세라믹 콘덴서 등의 세라믹 전자 부품이 사용되고 있다(예를 들어, 특허문헌 1, 2 참조).

선행기술문헌

특허문헌

[0003] (특허문헌 0001) 일본 특허 공개 제2010-150082호 공보

(특허문헌 0002) 일본 특허 공개 제2014-7187호 공보

발명의 내용

해결하려는 과제

[0004] 이러한 세라믹 전자 부품에서는 유전체층 및 내부 전극층을 박층화함으로써, 고용량화를 실현할 수 있다. 그러나, 내부 전극층을 박층화하면, 내부 전극층과 외부 전극의 접촉 면적이 저하되어, 외부 전극에 박리가 발생할 우려가 있다.

[0005] 본 발명은 상기 과제를 감안하여 이루어진 것이며, 외부 전극의 박리를 억제할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공하는 것을 목적으로 한다.

과제의 해결 수단

[0006] 본 발명에 관한 세라믹 전자 부품은, 세라믹을 주성분으로 하는 복수의 유전체층과, 복수의 내부 전극층이 교대로 적층되고, 적층된 복수의 상기 내부 전극층이 교대로 대향하는 2 단부면에 노출되도록 형성되고, 대략 직육

면체 형상을 갖는 적층 칩과, 상기 2 단부면에 형성된 한 쌍의 외부 전극을 구비하고, 단면에 있어서의 상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만인 것을 특징으로 한다.

- [0007] 상기 세라믹 전자 부품에 있어서, 상기 복수의 내부 전극층의 각각의 두께는 0.45 μ m 이하로 해도 된다.
- [0008] 상기 세라믹 전자 부품에 있어서, 상기 유전체 부분은, 상기 적층 칩에 있어서, 동일한 단부면에 노출되는 내부 전극층끼리가 다른 단부면에 노출되는 내부 전극층을 개재시키지 않고 대향하는 엔드 마진에 있어서의 유전체 부분으로 해도 된다.
- [0009] 상기 세라믹 전자 부품에 있어서, 상기 한 쌍의 외부 전극은, 하지층 상에 도금층이 형성된 구조를 갖고, 상기 하지층의 두께는 12.5 μ m 이하로 해도 된다.
- [0010] 상기 세라믹 전자 부품에 있어서, 상기 하지층은 스피터막 또는 화학 증착막으로 해도 된다.
- [0011] 상기 세라믹 전자 부품의 상기 유전체층의 단면에 있어서, 상기 주성분 세라믹의 결정 입자의 단면적에 대한 면적비로 2% 이상 10% 이하의 포어가 상기 결정 입자 내부에 형성되어 있어도 된다.
- [0012] 상기 세라믹 전자 부품에 있어서, 상기 유전체층의 두께는 0.5 μ m 이하로 해도 된다.
- [0013] 본 발명에 관한 세라믹 전자 부품의 제조 방법은, 유전체층 그린 시트와, 내부 전극 형성용의 금속 도전 페이스트를 교대로 적층하고, 적층된 상기 금속 도전 페이스트를 교대로 대향하는 2 단부면에 노출시킴으로써, 대략 직육면체 형상의 세라믹 적층체를 형성하는 제1 공정과, 상기 세라믹 적층체를 소성함으로써 적층 칩을 형성하는 제2 공정과, 상기 적층 칩의 2 단부면에 한 쌍의 외부 전극을 형성하는 제3 공정을 포함하고, 상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만으로 되도록, 상기 제2 공정에 있어서의 소성 조건을 조정하는 것을 특징으로 한다.
- [0014] 본 발명에 관한 세라믹 전자 부품의 제조 방법은, 유전체층 그린 시트와, 내부 전극 형성용의 금속 도전 페이스트를 교대로 적층하고, 적층된 상기 금속 도전 페이스트를 교대로 대향하는 2 단부면에 노출시킴으로써, 대략 직육면체 형상의 세라믹 적층체를 형성하는 제1 공정과, 상기 세라믹 적층체의 2 단부면에, 외부 전극 형성용의 금속 도전 페이스트를 부착시켜 상기 세라믹 적층체와 함께 소성함으로써, 상기 세라믹 적층체로부터 적층 칩을 형성하고, 상기 외부 전극 형성용의 금속 도전 페이스트로부터 한 쌍의 외부 전극을 형성하는 제2 공정을 포함하고, 상기 한 쌍의 외부 전극 중 적어도 어느 한쪽에 접촉하는 유전체 부분에 있어서, 단면에 있어서의 주성분 세라믹의 평균 결정 입자 직경이 200nm 이하이고, 상기 단면에 있어서의 상기 주성분 세라믹의 결정 입자의 입경 분포의 CV값이 38% 미만으로 되도록, 상기 제2 공정에 있어서의 소성 조건을 조정하는 것을 특징으로 한다.

발명의 효과

- [0015] 본 발명에 따르면, 외부 전극의 박리를 억제할 수 있는 세라믹 전자 부품 및 그 제조 방법을 제공할 수 있다.

도면의 간단한 설명

- [0016] 도 1은 적층 세라믹 콘덴서의 부분 단면 사시도이다.
- 도 2는 도 1의 A-A선 단면도이다.
- 도 3은 도 1의 B-B선 단면도이다.
- 도 4는 (a)는 사이드 마진의 단면의 확대도이고, (b)는 엔드 마진의 단면의 확대도이다.
- 도 5는 외부 전극의 단면도이며, 도 1의 A-A선의 부분 단면도이다.
- 도 6은 (a) 내지 (c)는 외부 전극의 근방의 확대 단면도이다.
- 도 7은 유전체층에 있어서의 세라믹 입자를 예시하는 도면이다.
- 도 8은 적층 세라믹 콘덴서의 제조 방법의 플로우를 예시하는 도면이다.
- 도 9는 (a) 및 (b)는 적층 공정을 예시하는 도면이다.

도 10a는 실시예 및 비교예의 결과를 도시하는 도면이다.
 도 10b는 실시예 및 비교예의 결과를 도시하는 도면이다.
 도 10c는 실시예 및 비교예의 결과를 도시하는 도면이다.

발명을 실시하기 위한 구체적인 내용

- [0017] 이하, 도면을 참조하면서, 실시 형태에 대하여 설명한다.
- [0018] (실시 형태)
- [0019] 도 1은, 실시 형태에 관한 적층 세라믹 콘덴서(100)의 부분 단면 사시도이다. 도 2는, 도 1의 A-A선 단면도이다. 도 3은, 도 1의 B-B선 단면도이다. 도 1 내지 도 3에서 예시하는 바와 같이, 적층 세라믹 콘덴서(100)는, 직육면체 형상을 갖는 적층 칩(10)과, 적층 칩(10)의 어느 대향하는 2 단부면에 마련된 외부 전극(20a, 20b)을 구비한다. 또한, 적층 칩(10)의 당해 2 단부면 이외의 4면 중, 적층 방향의 상면 및 하면 이외의 2면을 측면이라고 칭한다. 외부 전극(20a, 20b)은 적층 칩(10)의 적층 방향의 상면, 하면 및 2 측면에 연장되어 있다. 단, 외부 전극(20a, 20b)은 서로 이격되어 있다.
- [0020] 적층 칩(10)은, 유전체로서 기능하는 세라믹 재료를 포함하는 유전체층(11)과, 내부 전극층(12)이 교대로 적층된 구성을 갖는다. 각 내부 전극층(12)의 단부 예지는, 적층 칩(10)의 외부 전극(20a)이 마련된 단부면과, 외부 전극(20b)이 마련된 단부면에 교대로 노출되어 있다. 그에 의해, 각 내부 전극층(12)은, 외부 전극(20a)과 외부 전극(20b)에 교대로 도통되어 있다. 그 결과, 적층 세라믹 콘덴서(100)는, 복수의 유전체층(11)이 내부 전극층(12)을 개재시켜 적층된 구성을 갖는다. 또한, 유전체층(11)과 내부 전극층(12)의 적층체에 있어서, 적층 방향의 최외층에는 내부 전극층(12)이 배치되고, 당해 적층체의 상면 및 하면은 커버층(13)에 의해 덮여 있다. 커버층(13)은 세라믹 재료를 주성분으로 한다. 예를 들어, 커버층(13)의 재료는 유전체층(11)과 세라믹 재료의 주성분이 동일하다.
- [0021] 적층 세라믹 콘덴서(100)의 사이즈는, 예를 들어 길이 0.25mm, 폭 0.125mm, 높이 0.125mm이거나, 또는 길이 0.4mm, 폭 0.2mm, 높이 0.2mm이거나, 또는 길이 0.6mm, 폭 0.3mm, 높이 0.3mm이거나, 또는 길이 1.0mm, 폭 0.5mm, 높이 0.5mm이거나, 또는 길이 3.2mm, 폭 1.6mm, 높이 1.6mm이거나, 또는 길이 4.5mm, 폭 3.2mm, 높이 2.5mm이지만, 이들 사이즈로 한정되는 것은 아니다.
- [0022] 내부 전극층(12)은 Ni(니켈), Cu(구리), Sn(주석) 등의 비금속을 주성분으로 한다. 내부 전극층(12)으로서, Pt(백금), Pd(팔라듐), Ag(은), Au(금) 등의 귀금속이나 이들을 포함하는 합금을 사용해도 된다. 유전체층(11)은, 예를 들어 일반식 ABO_3 으로 표시되는 페로브스카이트 구조를 갖는 세라믹 재료를 주성분으로 한다. 또한, 당해 페로브스카이트 구조는, 화학량론 조성으로부터 벗어난 ABO_{3-a} 를 포함한다. 예를 들어, 당해 세라믹 재료로서, $BaTiO_3$ (티타늄산바륨), $CaZrO_3$ (지르콘산칼슘), $CaTiO_3$ (티타늄산칼슘), $SrTiO_3$ (티타늄산스트론튬), 페로브스카이트 구조를 형성하는 $Ba_{1-x}Ca_xSr_yTi_{1-z}Zr_zO_3$ ($0 \leq x \leq 1$, $0 \leq y \leq 1$, $0 \leq z \leq 1$) 등을 사용할 수 있다.
- [0023] 도 2에서 예시하는 바와 같이, 외부 전극(20a)에 접속된 내부 전극층(12)과 외부 전극(20b)에 접속된 내부 전극층(12)이 대향하는 영역은, 적층 세라믹 콘덴서(100)에 있어서 전기 용량을 발생시키는 영역이다. 그래서, 당해 영역을 용량 영역(14)이라고 칭한다. 즉, 용량 영역(14)은, 다른 외부 전극에 접속된 2개의 인접하는 내부 전극층(12)이 대향하는 영역이다.
- [0024] 외부 전극(20a)에 접속된 내부 전극층(12)끼리가, 외부 전극(20b)에 접속된 내부 전극층(12)을 개재시키지 않고 대향하는 영역을, 엔드 마진(15)이라고 칭한다. 또한, 외부 전극(20b)에 접속된 내부 전극층(12)끼리가, 외부 전극(20a)에 접속된 내부 전극층(12)을 개재시키지 않고 대향하는 영역도 엔드 마진(15)이다. 즉, 엔드 마진(15)은, 동일한 외부 전극에 접속된 내부 전극층(12)이 다른 외부 전극에 접속된 내부 전극층(12)을 개재시키지 않고 대향하는 영역이다. 엔드 마진(15)은 용량을 발생시키지 않는 영역이다.
- [0025] 도 3에서 예시하는 바와 같이, 적층 칩(10)에 있어서, 적층 칩(10)의 2 측면에서부터 내부 전극층(12)에 이르기까지의 영역을 사이드 마진(16)이라고 칭한다. 즉, 사이드 마진(16)은, 상기 적층 구조에 있어서 적층된 복수의 내부 전극층(12)이 2 측면측에 연장된 단부를 덮도록 마련된 영역이다.
- [0026] 도 4의 (a)는, 사이드 마진(16)의 단면의 확대도이다. 사이드 마진(16)은, 유전체층(11)과 역 패터층(17)이, 용량 영역(14)에 있어서의 유전체층(11)과 내부 전극층(12)의 적층 방향에 있어서 교대로 적층된 구조를

갖는다. 용량 영역(14)의 각 유전체층(11)과 사이드 마진(16)의 각 유전체층(11)은 서로 연속되는 층이다. 이 구성에 따르면, 용량 영역(14)과 사이드 마진(16)의 단차가 억제된다.

- [0027] 도 4의 (b)는, 엔드 마진(15)의 단면의 확대도이다. 사이드 마진(16)과의 비교에 있어서, 엔드 마진(15)에서는, 적층되는 복수의 내부 전극층(12) 중, 1개 간격으로 엔드 마진(15)의 단부면까지 내부 전극층(12)이 연장된다. 또한, 내부 전극층(12)이 엔드 마진(15)의 단부면까지 연장되는 층에서는, 역 패턴층(17)이 적층되어 있지 않다. 용량 영역(14)의 각 유전체층(11)과 엔드 마진(15)의 각 유전체층(11)은 서로 연속되는 층이다. 이 구성에 따르면, 용량 영역(14)과 엔드 마진(15)의 단차가 억제된다.
- [0028] 도 5는, 외부 전극(20a)의 단면도이며, 도 1의 A-A선의 부분 단면도이다. 또한, 도 5에서는 단면을 나타내는 해치를 생략하고 있다. 도 5에서 예시하는 바와 같이, 외부 전극(20a)은 하지층 상에 도금층이 형성된 구조를 갖고, 예를 들어 하지층(21) 상에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)이 형성된 구조를 갖는다. 하지층(21), Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)은, 적층 칩(10)의 양 단부면으로부터, 적층 방향의 상면, 하면 및 2개의 측면으로 연장되어 있다. 또한, 도 5에서는 외부 전극(20a)에 대하여 예시하고 있지만, 외부 전극(20b)도 마찬가지로의 구조를 갖는다.
- [0029] 적층 세라믹 콘덴서(100)에는 소형화·대용량화가 요구되고 있다. 그래서, 유전체층(11) 및 내부 전극층(12)을 박층화하고, 적층수를 많게 하는 것이 고려된다. 이 경우, 소형화·대용량화가 가능하게 된다. 그러나, 내부 전극층(12)이 박층화되면, 1층당 내부 전극층(12)과 외부 전극(20a, 20b)의 접촉 면적이 저하되어, 외부 전극(20a, 20b)에 박리가 발생할 우려가 있다.
- [0030] 특히, 외부 전극(20a, 20b)이 박층화되어 있는 경우에, 외부 전극(20a, 20b)의 박리가 발생하기 쉬워진다. 예를 들어, 내부 전극층(12)의 두께가 0.5 μ m 미만(예를 들어, 0.45 μ m 이하, 0.3 μ m 이하, 0.1 μ m 이하 등)이고, 하지층(21)의 두께가 15 μ m 미만(예를 들어, 12.5 μ m 이하, 10 μ m 이하, 5 μ m 이하 등)인 경우에, 외부 전극(20a, 20b)의 박리가 발생하기 쉬워진다. 특히, 외부 전극(20a, 20b)을, 공재나 유리를 포함하지 않는 스퍼터막이나 화학 증착막으로 한 경우에, 외부 전극(20a, 20b)의 박리가 발생하기 쉬워진다.
- [0031] 여기서, 외부 전극(20a, 20b)과 접촉하는 유전체 부분(유전체층(11) 및 역 패턴층(17))의 결정 입자 직경과, 외부 전극(20a, 20b)의 접합 강도에 대하여 검토한다. 도 6의 (a) 내지 도 6의 (c)는, 외부 전극(20a)의 근방의 확대 단면도이다. 유전체 부분의 결정 입자의 해치는 생략되어 있다.
- [0032] 도 6의 (a)의 예에서는, 외부 전극(20a)과 접촉하는 유전체 부분의 결정 입자 직경이 비교적 크게 되어 있다. 이 경우, 당해 유전체 부분과 외부 전극(20a)의 계면의 간극이 커지기 때문에, 당해 유전체 부분과 외부 전극(20a)의 접촉 면적이 비교적 작아진다. 따라서, 외부 전극(20a)의 접합 강도가 작아져, 외부 전극(20a)에 박리가 발생할 우려가 있다.
- [0033] 도 6의 (b)의 예에서는, 외부 전극(20a)과 접촉하는 유전체 부분의 결정 입자의 평균 입경이 비교적 작지만, 입경 분포가 브로드하고 큰 입자도 포함되어 있다. 이 경우, 큰 입자가 외부 전극(20a)과 접촉하는 경우에는, 당해 유전체 부분과 외부 전극(20a)의 계면의 간극이 커지기 때문에, 당해 유전체 부분과 외부 전극(20a)의 접촉 면적이 비교적 작아진다. 따라서, 외부 전극(20a)의 접합 강도가 작아져, 외부 전극(20a)에 박리가 발생할 우려가 있다.
- [0034] 도 6의 (c)의 예에서는, 외부 전극(20a)과 접촉하는 유전체 부분의 결정 입자의 평균 입경이 비교적 작음과 함께, 입경 분포가 샤프하게 되어 있다. 이 경우, 큰 입자수가 적어지기 때문에, 당해 유전체 부분과 외부 전극(20a)의 접촉 면적이 커진다. 따라서, 외부 전극(20a)의 접합 강도가 커져, 외부 전극(20a)의 박리가 억제된다.
- [0035] 그래서, 본 실시 형태에 관한 적층 세라믹 콘덴서(100)에서는, 외부 전극(20a, 20b)과 접촉하는 유전체 부분(유전체층(11) 및 역 패턴층(17))의 결정 입자의 평균 입경이 작고, 또한 입경 분포가 샤프하게 되어 있다. 구체적으로는, 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 평균 결정 입자 직경은 200nm 이하이며, 또한 결정 입자의 입경 분포의 CV값(표준 편차/평균 결정 입자 직경)은 38% 미만이다. 이 경우, 평균 결정 입자 직경이 충분히 작아진다. 또한, 입경 분포가 충분히 샤프하게 된다. 따라서, 외부 전극(20a, 20b)의 접합 강도가 커져, 외부 전극(20a, 20b)의 박리가 억제된다. 당해 유전체 부분의 평균 결정 입자 직경은 180nm 이하인 것이 바람직하고, 150nm 이하인 것이 보다 바람직하다. 또한, CV값은 35% 이하인 것이 바람직하고, 30% 이하인 것이 보다 바람직하다.
- [0036] 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 범위는, 외부 전극(20a, 20b)의 근방이면 특별히 한정되지 않는다

다. 일례로서, 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 범위는, 엔드 마진(15)에 있어서의 유전체층(11) 및 역 패턴층(17)이다. 또한 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 결정 입자는, 소결 시에 외측에 있기 때문에 소성 시의 열을 받기 쉬워, 용량 영역(14)의 유전체 부분의 결정 입자보다 입성장하기 쉽다.

- [0037] 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 두께는, 예를 들어 1.0 μm 이하이며, 0.8 μm 이하이고, 0.5 μm 이하이다.
- [0038] 또한, 역 패턴층(17)이 마련되어 있지 않은 적층 세라믹 콘덴서(100)에 있어서는, 외부 전극(20a, 20b)과 접촉하는 유전체 부분은 외부 전극(20a, 20b)의 근방의 유전체층(11)을 말하며, 예를 들어 엔드 마진(15)에 있어서의 유전체층(11)을 말한다.
- [0039] 다음에, 용량 영역(14)에 있어서의 유전체층(11)의 주성분 세라믹의 입자 내 포어에 착안한다. 주성분 세라믹의 입자 내에 포어가 형성되어 있지 않으면, 내부 전극 층간에 전압이 인가되면, 전기 변형에 의한 구조 파괴가 발생하여 내압성 저하가 발생하기 쉬워진다. 특히, 유전체층(11)의 두께가 0.5 μm 이하인 초박층 조건에서는, 내압성 저하가 발생하기 쉬워진다고 생각된다. 그래서, 본 실시 형태에 있어서는, 주성분 세라믹의 입자 내에 포어를 형성해 둔다. 이 구성에 의해, 내부 전극 층간에 전압이 인가되어도, 전기 변형에 기인하는 구조 파괴가 발생하기 어렵고, 내압성 저하가 억제된다.
- [0040] 도 7은, 유전체층(11)에 있어서의 세라믹 입자(30)를 예시하는 도면이다. 도 7에서 예시하는 바와 같이, 유전체층(11)은 하나 이상의 세라믹 입자(30)를 주성분으로서 포함하고 있다. 또한, 세라믹 입자(30)는, 내부에 입자 내 포어(40)를 포함하고 있다.
- [0041] 유전체층(11)의 세라믹 입자(30)의 입자 내 포어(40)의 비율이 지나치게 작으면, 충분한 내압성을 얻지 못할 우려가 있다. 그래서, 유전체층(11)의 세라믹 입자(30)의 입자 내 포어(40)의 비율에 하한을 설정하는 것이 바람직하다. 구체적으로는, 유전체층(11)의 단면(예를 들어, 적층 방향의 단면)에 있어서, 각 세라믹 입자(30)의 합계 단면적에 대한 면적 비율로 입자 내 포어(40)의 합계 단면적을 2% 이상으로 하는 것이 바람직하다. 내전압성 향상의 관점에서, 당해 비율은 5% 이상인 것이 보다 바람직하다. 또한, 면적 비율은, 유전체층(11)의 단면의 TEM 화상으로부터 산출할 수 있다.
- [0042] 한편, 유전체층(11)의 세라믹 입자(30)의 입자 내 포어(40)의 비율이 지나치게 크면, 유전체층(11)의 구조 자체가 물러져, 내압성이 저하될 우려가 있다. 그래서, 유전체층(11)의 세라믹 입자(30)의 입자 내 포어(40)의 비율에 상한을 설정하는 것이 바람직하다. 구체적으로는, 유전체층(11)의 단면(예를 들어, 적층 방향의 단면)에 있어서, 각 세라믹 입자(30)의 합계 단면적에 대한 면적 비율로 입자 내 포어(40)의 합계 단면적을 10% 이하로 하는 것이 바람직하다. 정전 용량의 저하를 충분히 억제하는 관점에서, 당해 비율은 7% 이하인 것이 보다 바람직하다.
- [0043] 계속해서, 적층 세라믹 콘덴서(100)의 제조 방법에 대하여 설명한다. 도 8은, 적층 세라믹 콘덴서(100)의 제조 방법의 플로우를 예시하는 도면이다.
- [0044] (원료 분말 제작 공정)
- [0045] 우선, 유전체층(11)을 형성하기 위한 유전체 재료를 준비한다. 유전체층(11)에 포함되는 A 사이트 원소 및 B 사이트 원소는, 통상은 ABO_3 의 입자의 소결체의 형태로 유전체층(11)에 포함된다. 예를 들어, BaTiO_3 은 페로브스카이트 구조를 갖는 정방정 화합물이며, 높은 유전율을 나타낸다. 이 BaTiO_3 은, 일반적으로 이산화티타늄 등의 티타늄 원료와 탄산바륨 등의 바륨 원료를 반응시켜 티타늄산바륨을 합성함으로써 얻을 수 있다. 유전체층(11)을 구성하는 세라믹의 합성 방법으로서, 종래 다양한 방법이 알려져 있으며, 예를 들어 고상법, 졸-겔법, 수열법 등이 알려져 있다. 본 실시 형태에 있어서는 이들 모두를 채용할 수 있다.
- [0046] 얻어진 세라믹 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는 Mg(마그네슘), Mn(망간), V(바나듐), Cr(크롬), 희토류 원소(Y(이트륨), Sm(사마륨), Eu(유로퓸), Gd(가돌리늄), Tb(테르븀), Dy(디스프로슘), Ho(홀름), Er(에르븀), Tm(툴륨) 및 Yb(이테르븀))의 산화물, 그리고 Co(코발트), Ni, Li(리튬), B(붕소), Na(나트륨), K(칼륨) 및 Si(실리콘)의 산화물 혹은 유리를 들 수 있다.
- [0047] 본 실시 형태에 있어서는, 바람직하게는 먼저 유전체층(11)을 구성하는 세라믹 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150 $^{\circ}\text{C}$ 에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어, 세라믹 분말의 평균 입자경은, 유전체층(11)의 박층화의 관점에서, 바람직하게는 150nm 이하로 한다. 또한, 세라믹 분말의 입경 분포의 CV값(표준

편차/평균 입자경)을 30% 이하로 한다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조정해도 된다.

[0048] 다음에, 엔드 마진(15) 및 사이드 마진(16)을 형성하기 위한 역 패턴 재료를 준비한다. 상기 유전체 재료의 제작 공정과 마찬가지로의 공정에 의해 얻어진 티타늄산바륨의 세라믹 분말에, 목적에 따라 소정의 첨가 화합물을 첨가한다. 첨가 화합물로서는 Mg, Mn, V, Cr, 희토류 원소(Y, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm 및 Yb)의 산화물, 그리고 Co, Ni, Li, B, Na, K 및 Si의 산화물 혹은 유리를 들 수 있다.

[0049] 본 실시 형태에 있어서는, 바람직하게는 먼저 엔드 마진(15) 및 사이드 마진(16)을 구성하는 세라믹 입자에 첨가 화합물을 포함하는 화합물을 혼합하여 820 내지 1150℃에서 하소를 행한다. 계속해서, 얻어진 세라믹 입자를 첨가 화합물과 함께 습식 혼합하고, 건조 및 분쇄하여 세라믹 분말을 조제한다. 예를 들어, 세라믹 분말의 평균 입자경은, 역 패턴층(17)의 박층화의 관점에서, 바람직하게는 150nm 이하로 한다. 또한, 세라믹 분말의 입경 분포의 CV값(표준 편차/평균 입자경)을 38% 이하로 한다. 예를 들어, 상기와 같이 하여 얻어진 세라믹 분말에 대하여, 필요에 따라 분쇄 처리하여 입경을 조절하거나, 혹은 분급 처리와 조합함으로써 입경을 조정해도 된다.

[0050] (적층 공정)

[0051] 다음에, 얻어진 유전체 재료에, 폴리비닐부티랄(PVB) 수지 등의 바인더와, 에탄올, 톨루엔 등의 유기 용제와, 가소제를 첨가하여 습식 혼합한다. 얻어진 슬러리를 사용하여, 예를 들어 다이 코팅법이나 닥터 블레이드법에 의해, 기재 상에 예를 들어 두께 0.8 μ m 이하의 피상의 유전체 그린 시트(51)를 도공하여 건조시킨다.

[0052] 다음에, 도 9의 (a)에서 예시하는 바와 같이, 유전체 그린 시트(51)의 표면에, 유기 바인더를 포함하는 내부 전극 형성용의 금속 도전 페이스트를 스크린 인쇄, 그라비아 인쇄 등에 의해 인쇄함으로써, 내부 전극층용의 제1 패턴(52)을 배치한다. 금속 도전 페이스트에는, 공재로서 세라믹 입자를 첨가한다. 세라믹 입자의 주성분은, 특별히 한정되는 것은 아니지만, 유전체층(11)의 주성분 세라믹과 동일한 것이 바람직하다. 또한, 소성 후의 내부 전극층(12)의 두께가 0.45 μ m 이하로 되도록, 제1 패턴(52)의 두께를 조정한다.

[0053] 다음에, 역 패턴 재료에, 에틸셀룰로오스계 등의 바인더와, 테르피네올계 등의 유기 용제를 첨가하고, 혼련하여 역 패턴층용의 역 패턴 페이스트를 얻는다. 유전체 그린 시트(51) 상에 있어서, 제1 패턴(52)이 인쇄되어 있지 않은 주변 영역에 역 패턴 페이스트를 인쇄함으로써 제2 패턴(53)을 배치하고, 제1 패턴(52)과의 단차를 매립한다. 이들 유전체 그린 시트(51), 제1 패턴(52) 및 제2 패턴(53)이 제1 적층 단위이다.

[0054] 그 후, 기재로부터 박리한 상태에서, 도 9의 (b)에서 예시하는 바와 같이, 내부 전극층(12)과 유전체층(11)이 엇갈려지도록, 또한 내부 전극층(12)이 유전체층(11)의 길이 방향 양 단부면에 단부 에지가 교대로 노출되어 극성이 다른 한 쌍의 외부 전극(20a, 20b)으로 교대로 인출되도록 적층 단위를 교대로 적층한다. 예를 들어, 합계 적층수를 100 내지 500층으로 한다. 그 후, 적층한 유전체 그린 시트(51)의 적층체의 상하에 커버층(13)으로 되는 커버 시트를 압착함으로써, 세라믹 적층체를 얻는다.

[0055] (소성 공정)

[0056] 이와 같이 하여 얻어진 세라믹 적층체를, 산소 분압 10^{-5} 내지 10^{-8} atm의 환원 분위기 중에서 1100 내지 1300℃로 10분 내지 2시간 소성함으로써, 각 화합물이 소결되어 입성장한다. 이와 같이 하여 적층 칩(10)이 얻어진다. 소성 공정에 있어서는, 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 평균 결정 입자 직경이 200nm 이하이며, 또한 결정 입자의 입경 분포의 CV값이 38% 미만으로 되도록 소성 조건을 조정한다. 소성 조건에는, 소성 온도, 소성 온도에서의 유지 시간, 승온 속도, 강온 속도, 분위기 등이 포함된다.

[0057] (재산화 처리 공정)

[0058] 그 후, N₂ 가스 분위기 중에서 600℃ 내지 1000℃에서 재산화 처리를 행해도 된다.

[0059] (외부 전극 형성 공정)

[0060] 다음에, 적층 칩(10)에 외부 전극(20a, 20b)을 형성한다. 예를 들어, 스퍼터링 등의 물리 증착(PVD)이나 화학 증착(CVD) 등에 의해, 적층 칩(10)의 2 단부면에 하지층(21)을 형성한다. 또는 금속 필러, 유리 프릿, 바인더 및 용제를 포함하는 외부 전극 형성용의 금속 도전 페이스트를 적층 칩(10)의 2 단부면에 도포하여 베이킹함으로써, 하지층(21)을 형성해도 된다. 또는 소성 전의 세라믹 적층체의 2 단부면에 외부 전극 형성용의 금속 도전 페이스트를 부착시켜 세라믹 적층체와 동시 소성함으로써, 하지층(21)을 형성해도 된다. 하지층(21)의 형성

후, 도금 처리에 의해, 하지층(21)에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성한다.

[0061] 본 실시 형태에 관한 제조 방법에 있어서는, 외부 전극(20a, 20b)과 접촉하는 유전체 부분의 평균 결정 입자 직경이 200nm 이하로 되고, 또한 결정 입자의 입경 분포의 CV값이 38% 미만으로 된다는 점에서, 평균 결정 입자 직경이 충분히 작아짐과 함께 입경 분포가 충분히 샤프하게 된다. 따라서, 외부 전극(20a, 20b)의 접합 강도가 커져, 외부 전극(20a, 20b)의 박리가 억제된다. 당해 유전체 부분의 평균 결정 입자 직경이 180nm 이하로 되도록 소성 조건을 조정하는 것이 바람직하고, 150nm 이하로 되도록 소성 조건을 조정하는 것이 보다 바람직하다. 또한, CV값이 35% 이하로 되도록 소성 조건을 조정하는 것이 바람직하고, 30% 이하로 되도록 소성 조건을 조정하는 것이 보다 바람직하다.

[0062] 또한, 본 실시 형태에 있어서는, 역 패턴층(17)에 대응하는 제2 패턴(53)을 인쇄하였지만, 그것에 한정되지 않는다. 예를 들어, 유전체 그린 시트(51) 상에 제1 패턴(52)을 인쇄하고, 제2 패턴을 인쇄하지 않아도 된다.

[0063] 또한, 상기 각 실시 형태에 있어서는, 세라믹 전자 부품의 일례로서 적층 세라믹 콘덴서에 대하여 설명하였지만, 그것에 한정되지 않는다. 예를 들어, 배리스터나 서미스터 등의 다른 전자 부품을 사용해도 된다.

[0064] <실시예>

[0065] 이하, 실시 형태에 관한 적층 세라믹 콘덴서를 제작하고, 특성에 대하여 조사하였다.

[0066] (실시예 1)

[0067] 실시예 1에 있어서, 평균 입경이 150nm이고 입도 분포의 CV값이 25%인 티타늄산바륨 분말에 대하여 첨가물을 첨가하고, 불 밀로 충분히 습식 혼합 분쇄하여 유전체 재료를 얻었다. 평균 입경이 150nm이고 입도 분포의 CV값이 25%인 티타늄산바륨 분말에 대하여 첨가물을 첨가하고, 불 밀로 충분히 습식 혼합 분쇄하여 역 패턴 재료를 얻었다.

[0068] 유전체 재료에 유기 바인더로서 부티랄계, 용제로서 톨루엔, 에틸알코올을 첨가하여 닥터 블레이드법으로 유전체 그린 시트(51)를 제작하였다. 얻어진 유전체 그린 시트(51)에 금속 도전 페이스트의 제1 패턴(52)을 인쇄하였다. 역 패턴 재료에, 에틸셀룰로오스계 등의 바인더와, 테르피네올계 등의 유기 용제를 첨가하고, 불 밀로 혼련하여 역 패턴용의 역 패턴 페이스트를 제작하고, 유전체 그린 시트(51)에 있어서 제1 패턴(52)이 인쇄되어 있지 않은 영역에, 제2 패턴(53)으로서 인쇄하였다. 제1 패턴(52) 및 제2 패턴(53)이 인쇄된 유전체 그린 시트(51)를 451매 겹쳤다. 유전체 그린 시트(51)의 적층체의 상하에, 커버 시트를 적층하여 열압착하였다.

[0069] 그 후, N₂ 분위기에서 탈바인더 처리하였다. 얻어진 세라믹 적층체를 환원 분위기 하(O₂ 분압: 10⁻⁵ 내지 10⁻⁸ atm), 소성 온도 1260℃에서 소성하여 소결체를 얻었다. 형상 치수는 길이 1.0mm, 폭 0.5mm, 높이 0.5mm였다. 소결체를 N₂ 분위기 하 800℃의 조건에서 재산화 처리를 행한 후, 얻어진 적층 칩(10)의 양 단부면에 스퍼터링으로 하지층(21)을 형성하였다. 그 후, 도금 처리에 의해, 하지층(21) 상에 Cu 도금층(22), Ni 도금층(23) 및 Sn 도금층(24)을 형성하여 적층 세라믹 콘덴서(100)를 얻었다.

[0070] 또한 이하의 실시예, 비교예에서 결정 입자 직경을 측정된 유전체 부분은, 외부 전극으로부터 5μm 이내의 영역이다. 하나의 결정 입자에 대하여, 입자의 직선이 대상의 결정 입자를 가로지르는 길이가 가장 짧아지는 단경과 가장 길어지는 장경을 측정하여, (단경+장경)/2을 대상의 결정 입자의 결정 입자 직경으로 하였다.

[0071] 단면을 SEM(주사형 전자 현미경)으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.1μm이고, 내부 전극층(12)의 두께는 0.43μm이고, 유전체층(11)의 두께는 0.53μm였다. 엔드 마진(15)에 있어서의 유전체 부분의 평균 결정 입자 직경은 183nm였다. 당해 유전체 부분의 입도 분포의 CV값은 24%였다. 결정 입자 직경 및 CV값에 대해서는, SEM으로 관찰한 단면상을 사용하여 산출하였다. 구체적으로는, 200개의 결정 입자를 확인할 수 있도록 1만배 정도의 배율로 관찰한 SEM상을 사용하였다.

[0072] (실시예 2)

[0073] 실시예 2에서는, 유전체층(11)이 입성장하지 않도록 유전체 재료의 미량 첨가물(희토류 원소, Mn, Si, Ba)의 양을 증가시켰다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.3μm이고, 내부 전극층(12)의 두께는 0.44μm이고, 유전체층(11)의 두께는 0.55μm였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 151nm였다. 당해 유전체 부분의 입도 분

포의 CV값은 26%였다.

[0074] (실시예 3)

[0075] 실시예 3에서는, 유전체 재료 및 역 패턴 재료에 있어서, 평균 입경이 100nm이고 입도 분포의 CV값이 35%인 티타늄산바륨 분말을 사용하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.5 μ m이고, 내부 전극층(12)의 두께는 0.43 μ m이고, 유전체층(11)의 두께는 0.54 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 132nm였다. 당해 유전체 부분의 입도 분포의 CV값은 29%였다.

[0076] (실시예 4)

[0077] 실시예 4에서는, 유전체 재료 및 역 패턴 재료에 있어서, 평균 입경이 100nm이고 입도 분포의 CV값이 35%인 티타늄산바륨 분말을 사용하였다. 또한, 유전체층(11)이 입성장하지 않도록 유전체 재료의 미량 첨가물(희토류 원소, Mn, Si, Ba)의 양을 증가시켰다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 11.9 μ m이고, 내부 전극층(12)의 두께는 0.45 μ m이고, 유전체층(11)의 두께는 0.55 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 101nm였다. 당해 유전체 부분의 입도 분포의 CV값은 35%였다.

[0078] (비교예 1)

[0079] 비교예 1에서는, 제1 패턴(52)을 두껍게 하고, 적층수를 401층으로 하고, 소성 온도를 1280 $^{\circ}$ C로 하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 19.1 μ m이고, 내부 전극층(12)의 두께는 0.61 μ m이고, 유전체층(11)의 두께는 0.55 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 203nm였다. 당해 유전체 부분의 입도 분포의 CV값은 19%였다.

[0080] (비교예 2)

[0081] 비교예 2에서는, 소성 온도를 1280 $^{\circ}$ C로 하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.3 μ m이고, 내부 전극층(12)의 두께는 0.45 μ m이고, 유전체층(11)의 두께는 0.56 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 210nm였다. 당해 유전체 부분의 입도 분포의 CV값은 20%였다.

[0082] (비교예 3)

[0083] 비교예 3에서는, 유전체 재료 및 역 패턴 재료에 있어서, 평균 입경이 80nm이고 입도 분포의 CV값이 38%인 티타늄산바륨 분말을 사용하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.2 μ m이고, 내부 전극층(12)의 두께는 0.46 μ m이고, 유전체층(11)의 두께는 0.53 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 95nm였다. 당해 유전체 부분의 입도 분포의 CV값은 38%였다.

[0084] (비교예 4)

[0085] 비교예 4에서는, 유전체 재료 및 역 패턴 재료에 있어서, 평균 입경이 50nm이고 입도 분포의 CV값이 42%인 티타늄산바륨 분말을 사용하였다. 그 밖의 조건은 실시예 1과 마찬가지로 하였다. 단면을 SEM으로 관찰한 바, 도 10a에 도시하는 바와 같이, 하지층(21)의 두께는 12.1 μ m이고, 내부 전극층(12)의 두께는 0.46 μ m이고, 유전체층(11)의 두께는 0.55 μ m였다. 외부 전극 근방의 유전체 부분의 평균 결정 입자 직경은 71nm였다. 당해 유전체 부분의 입도 분포의 CV값은 49%였다.

[0086] (분석)

[0087] 실시예 1 내지 4 및 비교예 1 내지 4의 적층 세라믹 콘텐서에 대하여, 외부 전극의 박리 유무를 확인하였다. 외부 전극에 박리가 확인되지 않으면 합격 「○」로 판정하고, 박리가 확인되면 불합격 「×」로 판정하였다. 도 10b에 결과를 도시한다. 도 10b에 도시하는 바와 같이, 실시예 1 내지 4의 어느 경우든, 외부 전극에 박리는 확인되지 않았다. 이것은, 외부 전극과 접촉하는 유전체 부분의 평균 결정 입자 직경이 200nm 이하로 되고, 또한 결정 입자의 입경 분포의 CV값이 38% 미만으로 됨으로써, 외부 전극의 접합 강도가 커졌기 때문이라고 생각된다.


- [0088] 이에 비해, 비교예 2 내지 4에서는, 외부 전극에 박리가 확인되었다. 비교예 2에서는, 외부 전극과 접촉하는 유전체 부분의 평균 결정 입자 직경이 200nm를 상회하고, 당해 유전체 부분과 외부 전극의 접촉 면적이 저하되었기 때문이라고 생각된다. 비교예 3, 4에서는, 당해 유전체 부분의 입도 분포의 CV값이 38% 이상으로 되고, 입도 분포가 브로드하게 되었기 때문이라고 생각된다. 또한, 비교예 1에서 박리가 확인되지 않은 것은, 내부 전극층(12)을 두껍게 형성하였기 때문이라고 생각된다.
- [0089] 다음에, 실시예 1 내지 4 및 비교예 2 내지 4의 적층 세라믹 콘덴서에 대하여, 내습성 시험을 행하였다. 내습성 시험에서는, 85℃, 85% RH의 환경에서 1000시간 이상, 4V를 인가한 경우에 고장이 확인되었는지 여부를 확인하였다. 고장이 확인되지 않으면 합격 「○」로 판정하고, 고장이 확인되면 불합격 「×」로 판정하였다. 도 10b에 결과를 도시한다. 도 10b에 도시하는 바와 같이, 실시예 1 내지 4의 어느 경우든 내습성 시험은 합격으로 판정되었다. 이것은, 외부 전극에 박리가 발생하지 않았기 때문이라고 생각된다. 한편, 비교예 2 내지 4에서는, 내습성 시험은 불합격으로 판정되었다. 이것은 외부 전극에 박리가 발생하였기 때문이라고 생각된다.
- [0090] 다음에, 실시예 1 내지 4 및 비교예 1 내지 4의 적층 세라믹 콘덴서에 대하여, 용량(μF)을 측정하였다. 용량은, LCR 미터로 1kHz-1Vrms에서 측정을 행하였다. 도 10b에 결과를 도시한다. 도 10b에 도시하는 바와 같이, 비교예 1, 3, 4에서는 높은 용량이 얻어지지 않았다. 비교예 1에서는, 내부 전극층(12)을 두껍게 형성하였으므로 적층수가 감소하였기 때문이라고 생각된다. 비교예 3, 4에서는, 유전체 부분의 평균 결정 입자 직경이 작아졌기 때문이라고 생각된다.
- [0091] 다음에, 실시예 1 내지 4 및 비교예 2 내지 4의 적층 세라믹 콘덴서에 대하여, 용량 영역(14) 내의 유전체층(11)에 있어서의 결정 입자 내의 포어율을 측정하고, 내압성 시험을 행하였다. 유전체층(11)의 세라믹 입자(30)의 입자 내 포어(40)의 비율을 확인하기 위해, TEM 관찰을 행하고, 촬영한 TEM상 사진을 사용하여 입자 내 포어(40)의 면적 비율을 산출하였다. 내압 시험에서는, 25℃에서 1V에서부터 200V까지 전압을 높였을 때의 고장 전압을 측정하였다. 실시예 1 내지 4 및 비교예 2 내지 4에 대하여, 50개의 샘플의 50% 평균 수명(V)을 측정하고, BDV로 하였다. 결과를 도 10c에 도시한다. 도 10c에 도시하는 바와 같이, 실시예 1 내지 4에서는 BDV가 30V를 상회하였다. 이것은, 포어율을 2% 이상 10% 이하로 함으로써, 내전압이 향상되었기 때문이라고 생각된다. 비교예 2 내지 4에서는 BDV가 30V를 상회하지 않았다. 이것은, 포어율이 2% 이상 10% 이하의 범위로 부터 벗어났기 때문이라고 생각된다.
- [0092] 이상, 본 발명의 실시예에 대하여 상세하게 설명하였지만, 본 발명은 이러한 특정 실시예에 한정되는 것은 아니며, 특허청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 다양한 변형·변경이 가능하다.

부호의 설명


- [0093] 10: 적층 칩
- 11: 유전체층
- 12: 내부 전극층
- 13: 커버층
- 14: 용량 영역
- 15: 엔드 마진
- 16: 사이드 마진
- 17: 역 패턴층
- 20a, 20b: 외부 전극
- 100: 적층 세라믹 콘덴서

도면


도면1




도면2




도면3






도면4




도면5




도면6




도면7



도면8



도면9



도면10a

| | 하지층 두께 [μm] | 내부 전극 두께 [μm] | 유전체층 두께 [μm] | 평균 결정 입자 직경 [nm] | CV 값 [%] |
|-------|-------------|---------------|--------------|------------------|----------|
| 비교예 1 | 19.1 | 0.61 | 0.55 | 203 | 19 |
| 비교예 2 | 12.3 | 0.45 | 0.56 | 210 | 20 |
| 실시예 1 | 12.1 | 0.43 | 0.53 | 183 | 24 |
| 실시예 2 | 12.3 | 0.44 | 0.55 | 151 | 26 |
| 실시예 3 | 12.5 | 0.43 | 0.54 | 132 | 29 |
| 실시예 4 | 11.9 | 0.45 | 0.55 | 101 | 35 |
| 비교예 3 | 12.2 | 0.46 | 0.53 | 95 | 38 |
| 비교예 4 | 12.1 | 0.46 | 0.55 | 71 | 49 |

도면10b

| | 용량 [μ F] | 용량 판정 | 내습 시험 판정 | 박리 판정 |
|-------|------------------|-------|----------|-------|
| 비교예 1 | 17.8 | × | ○ | ○ |
| 비교예 2 | 20.9 | ○ | × | × |
| 실시예 1 | 21.0 | ○ | ○ | ○ |
| 실시예 2 | 20.7 | ○ | ○ | ○ |
| 실시예 3 | 20.9 | ○ | ○ | ○ |
| 실시예 4 | 19.9 | ○ | ○ | ○ |
| 비교예 3 | 17.5 | × | × | × |
| 비교예 4 | 16.1 | × | × | × |

도면10c

| | 포어율 | BDV |
|-------|-----|-----|
| 비교예 2 | 0% | 25V |
| 실시예 1 | 2% | 32V |
| 실시예 2 | 5% | 38V |
| 실시예 3 | 7% | 37V |
| 실시예 4 | 10% | 35V |
| 비교예 3 | 13% | 19V |
| 비교예 4 | 15% | 13V |