

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5780296号
(P5780296)

(45) 発行日 平成27年9月16日 (2015. 9. 16)

(24) 登録日 平成27年7月24日 (2015. 7. 24)

(51) Int. Cl. F I
G06F 9/52 (2006.01) G O 6 F 9/46 4 7 5 A
G06F 9/54 (2006.01) G O 6 F 9/46 4 8 0 A

請求項の数 7 (全 19 頁)

(21) 出願番号	特願2013-510763 (P2013-510763)	(73) 特許権者	000005223
(86) (22) 出願日	平成23年4月18日 (2011. 4. 18)		富士通株式会社
(86) 国際出願番号	PCT/JP2011/059571		神奈川県川崎市中原区上小田中4丁目1番1号
(87) 国際公開番号	W02012/144012	(74) 代理人	100104190
(87) 国際公開日	平成24年10月26日 (2012. 10. 26)		弁理士 酒井 昭徳
審査請求日	平成25年10月24日 (2013. 10. 24)	(72) 発明者	山内 宏真
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
		(72) 発明者	山下 浩一郎
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
		(72) 発明者	鈴木 貴久
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

最終頁に続く

(54) 【発明の名称】 スレッド処理方法、およびスレッド処理システム

(57) 【特許請求の範囲】

【請求項 1】

特定の装置が、

前記特定の装置および複数の装置で共有される共有メモリにアクセスする処理と同期処理とを行う複数のスレッドのうちの一のスレッドを、前記複数の装置の各々の装置に割り当て、

前記各々の装置に対応して前記各々の装置に割り当てられたスレッドの実行結果を受け付けるときの第1時刻情報を取得し、

前記各々の装置に対応する第1時刻情報が大きい順に、前記共有メモリにアクセスする処理と前記同期処理とを行う新たなスレッドを前記各々の装置が実行する際の前記各々の装置の前記共有メモリへのアクセス権の優先度を高く設定すること

を特徴とするスレッド処理方法。

【請求項 2】

前記特定の装置が、

前記各々の装置の前記共有メモリへのアクセス権の優先度に関する情報を前記各々の装置に通知すること

を特徴とする請求項 1 に記載のスレッド処理方法。

【請求項 3】

前記特定の装置が、

前記複数の装置のうちの実行結果を最後に受け付けた装置に割り当てられた前記共有メ

モリにアクセスする処理と前記同期処理とを行うスレッドの実行結果を受け付けるときの第 2 時刻情報と前記各々の装置に対応する第 1 時刻情報との差を、前記各々の装置が同期待ち状態となった同期待ち時間として算出し、

前記各々の装置に対応する同期待ち時間の短い順に、前記各々の装置の前記共有メモリへのアクセス権の優先度を高く設定すること

を特徴とする請求項 1 または請求項 2 に記載のスレッド処理方法。

【請求項 4】

前記特定の装置が、

前記各々の装置に対応する同期待ち時間が短いとき前記各々の装置の前記共有メモリへのアクセス権の優先度を高く設定すること

10

を特徴とする請求項 3 に記載のスレッド処理方法。

【請求項 5】

特定の装置と複数の装置とを含むスレッド処理システムであって、

前記特定の装置は、

前記特定の装置および前記複数の装置で共有される共有メモリにアクセスする処理と同期処理とを行う複数のスレッドのうちの一のスレッドを、前記複数の装置の各々の装置に割り当て、

前記各々の装置に対応して前記各々の装置に割り当てられたスレッドの実行結果を受け付けるときの第 1 時刻情報を取得し、

前記各々の装置に対応する第 1 時刻情報が大きい順に、前記共有メモリにアクセスする処理と前記同期処理とを行う新たなスレッドを前記各々の装置が実行する際の前記各々の装置の前記共有メモリへのアクセス権の優先度を高く設定すること

20

を特徴とするスレッド処理システム。

【請求項 6】

前記特定の装置は、

前記各々の装置の前記共有メモリへのアクセス権の優先度を前記各々の装置に通知すること

を特徴とする請求項 5 に記載のスレッド処理システム。

【請求項 7】

前記各々の装置は、

前記共有メモリへのアクセスを制御するメモリコントローラを前記各々の装置の前記共有メモリへのアクセス権の優先度に応じて制御すること

30

を特徴とする請求項 5 または請求項 6 に記載のスレッド処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、分散処理を行うスレッド処理方法、およびスレッド処理システムに関する。

【背景技術】

【0002】

従来から、複数の端末装置でデータを共有する技術として、各端末装置の実メモリに分散された分割されたデータを保持する仮想分散共有メモリという技術が開示されている。仮想分散共有メモリは、たとえば、インターネットなどの広域のネットワーク上にある装置を、一つの複合したコンピュータシステムとして提供するグリッド・コンピューティングにて使用されている。

40

【0003】

仮想分散共有メモリの特徴として、アクセスの分散が図られ、ネットワークの負荷を軽減させることができる。また、端末装置で実行されるアプリケーションソフトウェア（以下、アプリ）が仮想分散共有メモリを意識することなく、一つの連続したメモリとしてアクセスすることが可能である。また、複数の端末装置で実行されるアプリは、各端末装置にスレッドを割り当てて分散処理、並列処理を実行する。なお、スレッドとは、プログラ

50

ムの実行単位である。

【 0 0 0 4 】

仮想分散共有メモリに関する技術として、たとえば、有線による広域ネットワークで接続された装置のメモリを、仮想分散共有メモリとして使用する技術が開示されている。または、無線ネットワークの例にて、送受信バッファを仮想化することで、データをリレーし、直接接続されていない端末装置でデータを送受信できる技術が開示されている（たとえば、下記特許文献 1、2 を参照。 ）。

【 0 0 0 5 】

また、仮想分散共有メモリを用いた情報ストレージシステムにおいて、利用者が生産する情報を意味付けした情報要素として蓄積する。続けて、複数の端末装置からの情報取得要求があった場合、動的に情報取得要求を処理するマスタ端末装置を決定して、情報取得要求に対する情報を効率的に交換、または複製する技術が開示されている（たとえば、下記特許文献 3 を参照。 ）。

【 先行技術文献 】

【 特許文献 】

【 0 0 0 6 】

【 特許文献 1 】 特開平 6 - 1 9 7 8 5 号公報

【 特許文献 2 】 特開 2 0 0 5 - 9 4 7 7 6 号公報

【 特許文献 3 】 特開 2 0 0 5 - 4 4 7 4 号公報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 7 】

上述した従来技術において、複数の分散処理、並列処理を実行する場合、複数の端末装置で同期処理を行いながら処理を実行することがある。同期処理とは、複数のスレッドの処理を特定のコード位置まで一旦停止させ、全てのスレッドが特定のコード位置に到達した際に、次の処理を継続する処理である。停止中となったスレッドを実行している端末装置は、同期待ちの状態となる。このとき、各スレッドが割り当てられた端末装置の処理性能や通信速度が異なる場合、処理性能、通信速度が高い端末装置での同期待ちの時間が長くなり、システム全体の処理性能が低下するという問題があった。

【 0 0 0 8 】

本発明は、上述した従来技術による問題点を解消するため、同期処理に伴うシステム全体の処理性能の低下を抑止するスレッド処理方法、およびスレッド処理システムを提供することを目的とする。

【 課題を解決するための手段 】

【 0 0 0 9 】

上述した課題を解決し、目的を達成するため、本発明の一側面によれば、特定の装置は複数の装置のそれぞれに複数のスレッドのうちの一のスレッドを割り当て、複数の装置のそれぞれから対応するスレッドの実行結果を受け付けるときの第 1 時刻情報を取得し、複数の装置から複数のスレッドの実行結果を受け付け終わったときの第 2 時刻情報と第 1 時刻情報とに基づいて、複数の装置の特定の装置および複数の装置で共有される共有メモリへのアクセス権の優先度を設定するスレッド処理方法、およびスレッド処理システムが提案される。

【 発明の効果 】

【 0 0 1 0 】

本発明の一側面によれば、同期処理に伴うシステム全体の処理性能の低下を抑止できるという効果を奏する。

【 図面の簡単な説明 】

【 0 0 1 1 】

【 図 1 】 図 1 は、スレッド処理システム 1 0 0 の動作例を示す説明図である。

【 図 2 】 図 2 は、スレッド処理システム 1 0 0 内の接続例を示す説明図である。

10

20

30

40

50

【図3】図3は、実施の形態にかかる端末装置103#0のハードウェアを示すブロック図である。

【図4】図4は、スレッド処理システム100の機能例を示すブロック図である。

【図5】図5は、同期待ち開始時刻テーブル421の記憶内容の一例を示す説明図である。

【図6】図6は、アクセス権優先度情報423の生成例を示す説明図である。

【図7】図7は、アクセス権優先度情報が設定された場合のスレッド処理システム100の動作例を示す説明図である。

【図8】図8は、マスタ端末装置によるスレッド実行時の処理手順の一例を示すフローチャート(その1)である。

10

【図9】図9は、マスタ端末装置によるスレッド実行時の処理手順の一例を示すフローチャート(その2)である。

【図10】図10は、スレーブ端末装置によるスレッド実行時の処理手順の一例を示すフローチャートである。

【発明を実施するための形態】

【0012】

以下に添付図面を参照して、開示のスレッド処理方法、およびスレッド処理システムの実施の形態を詳細に説明する。

【0013】

図1は、スレッド処理システム100の動作例を示す説明図である。符号101で示す説明図は、共有メモリへのアクセス権の優先度が設定されていない状態でのスレッド処理システム100の動作例を示している。また、符号102で示す説明図は、共有メモリへのアクセス権の優先度が設定されている状態でのスレッド処理システム100の動作例を示している。

20

【0014】

スレッド処理システム100は、携帯電話や携帯端末等といった端末装置103を複数含む。たとえば、図1で示すスレッド処理システム100は、端末装置103#0～端末装置103#2を含む。以下、接尾記号“#n”が付随された記号は、n番目の端末装置103に対応する記号であることを示している。端末装置103#0～端末装置103#2は、無線LAN(Local Area Network)、Bluetooth(登録商標)等の無線通信によって接続されている。また、端末装置103#0～端末装置103#2は、仮想共有メモリ104にアクセス可能である。端末装置103#0～端末装置103#2は、仮想共有メモリ104にアクセスすることで複数のスレッドを同期しつつ実行する。なお、仮想共有メモリ104の格納箇所は、端末装置103#0～端末装置103#2内の記憶領域の一部となる。

30

【0015】

また、スレッド処理システム100全体を制御するマスタ端末装置が端末装置103#0となり、マスタ端末装置によって制御されるスレーブ端末装置が端末装置103#1、端末装置103#2であることを想定する。また、端末装置103#2は高処理性能であり、端末装置103#1は低処理性能であり、端末装置103#0は、端末装置103#1と端末装置103#2の中間の処理性能を有していることを想定する。

40

【0016】

このような状態で、符号101で示す説明図では、端末装置103#0が、時刻t0以降にて、端末装置103#1にスレッド1を割り当て、端末装置103#2にスレッド2を割り当てる。端末装置103#1、端末装置103#2は、割り当てられたスレッドを実行する。また、端末装置103#0は、自身にもスレッド0を割り当てて実行する。端末装置103#0～端末装置103#2は、端末装置間で同期を取るために、スレッド0～スレッド2が全て終了する時刻t1まで待機する。

【0017】

高性能である端末装置103#2はスレッド2を早く終了し、実行結果を端末装置10

50

3 # 0 に通知した後、同期待ち状態となる。端末装置 1 0 3 # 2 による通知後、端末装置 1 0 3 # 0 は、スレッド 2 の実行結果を受け付ける。続けて、中性能である端末装置 1 0 3 # 0 がスレッド 0 を終了する。最後に、低性能である端末装置 1 0 3 # 1 がスレッド 1 を終了し、実行結果を端末装置 1 0 3 # 0 に通知する。端末装置 1 0 3 # 1 による通知後、端末装置 1 0 3 # 0 は、スレッド 1 の実行結果を受け付ける。

【 0 0 1 8 】

結果、符号 1 0 1 で示すスレッド処理システム 1 0 0 は、端末装置 1 0 3 # 1 がボトルネックとなったため、端末装置 1 0 3 # 2 の同期待ち時間が長くなり、スレッド処理システム 1 0 0 全体の処理性能が低下している状態である。また、端末装置 1 0 3 # 1 は、同期待ち時間が短くなり、端末装置 1 0 3 # 0 の同期待ち時間は、端末装置 1 0 3 # 1 と端末装置 1 0 3 # 2 の中間となる。

10

【 0 0 1 9 】

次に、符号 1 0 2 で示す説明図は、仮想共有メモリ 1 0 4 へのアクセス権の優先度を端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 2 に設定した状態である。具体的には、符号 1 0 1 で示すスレッド処理システム 1 0 0 にて実行結果の通知が遅かった端末装置 1 0 3 # 1 を、スレッド処理システム 1 0 0 は、優先度：高に設定する。また、スレッド処理システム 1 0 0 は、実行終了の時刻が中程度となった端末装置 1 0 3 # 0 を優先度：中に設定し、実行結果の通知が早かった端末装置 1 0 3 # 0 を優先度：低に設定する。

【 0 0 2 0 】

このようなアクセス権の優先度を設定することで、たとえば、端末装置 1 0 3 # 1 と端末装置 1 0 3 # 3 が同時に仮想共有メモリ 1 0 4 にアクセスした場合、端末装置 1 0 3 # 1 が優先して仮想共有メモリ 1 0 4 にアクセスするようになる。これにより、符号 1 0 2 で示す端末装置 1 0 3 # 1 は、符号 1 0 1 で示す端末装置 1 0 3 # 1 より、スレッド 1 を早く終了することができる。スレッド 1 が早く終了することで、同期待ちが終了する時刻が t_1 から t_1' となり、端末装置 1 0 3 # 0、端末装置 1 0 3 # 2 の同期待ち時間が短縮されるため、スレッド処理システム 1 0 0 の処理性能が向上することになる。

20

【 0 0 2 1 】

図 2 は、スレッド処理システム 1 0 0 内の接続例を示す説明図である。図 2 で示すスレッド処理システム 1 0 0 は、図 1 で示した端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 2 に加えて、端末装置 1 0 3 # 3 を含む。端末装置 1 0 3 # 3 は、端末装置 1 0 3 # 2 と同等の処理性能となることを想定する。

30

【 0 0 2 2 】

また、端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 は、無線通信で接続されている。端末装置 1 0 3 # 0 と端末装置 1 0 3 # 2 間、端末装置 1 0 3 # 0 と端末装置 1 0 3 # 3 間、端末装置 1 0 3 # 2 と端末装置 1 0 3 # 3 間は、無線 LAN といった高速通信で接続されている。また、端末装置 1 0 3 # 0 と端末装置 1 0 3 # 1 間、端末装置 1 0 3 # 1 と端末装置 1 0 3 # 2 間、端末装置 1 0 3 # 1 と端末装置 1 0 3 # 3 間は、Bluetooth (登録商標) といった低速通信で接続されている。

【 0 0 2 3 】

図 3 は、実施の形態にかかる端末装置 1 0 3 # 0 のハードウェアを示すブロック図である。なお、端末装置 1 0 3 # 1 ~ 端末装置 1 0 3 # 3 は、端末装置 1 0 3 # 0 と処理性能が異なるが同一のハードウェアを含むため、説明を省略する。また、図 3 の説明に登場するハードウェアは、全て端末装置 1 0 3 # 0 に含まれているため、説明の簡略化のため接尾記号 “ # 0 ” を省略する。

40

【 0 0 2 4 】

図 3 において、端末装置 1 0 3 # 0 は、CPU 3 0 1 と、ROM (Read Only Memory) 3 0 2 と、RAM (Random Access Memory) 3 0 3 と、を含む。また、端末装置 1 0 3 # 0 は、フラッシュ ROM 3 0 4 と、フラッシュ ROM コントローラ 3 0 5 と、フラッシュ ROM 3 0 6 と、を含む。また、端末装置 1 0 3 # 0 は、ユーザやその他の機器との入出力装置として、ディスプレイ 3 0 7 と、I/F (

50

Interface) 308と、キーボード309と、を含む。また、各部はバス310によってそれぞれ接続されている。

【0025】

ここで、CPU301は、端末装置103#0の全体の制御を司る。また、CPU301は、専用のキャッシュメモリを有してもよい。また、端末装置103は、複数のコアを含むマルチコアプロセッサシステムであってもよい。なお、マルチコアプロセッサシステムとは、コアが複数搭載されたプロセッサを含むコンピュータのシステムである。コアが複数搭載されていれば、複数のコアが搭載された単一のプロセッサでもよく、シングルコアのプロセッサが並列されているプロセッサ群でもよい。

【0026】

ROM302は、ブートプログラムなどのプログラムを記憶している。RAM303は、CPU301のワークエリアとして使用される。また、RAM303とバス310は、メモリコントローラ311で接続されている。メモリコントローラ311は、CPU301によるRAM303へのアクセスの制御をする。また、メモリコントローラ311は、RAM303以外にも、ROM302、フラッシュROM304などのアクセスを制御してもよい。

【0027】

フラッシュROM304は、読出し速度が高速なフラッシュROMであり、たとえば、NOR型フラッシュメモリである。たとえば、フラッシュROM304は、OS(Operating System)などのシステムソフトウェアやアプリケーションソフトウェアなどを記憶している。たとえば、OSを更新する場合、端末装置103#0は、I/F308によって新しいOSを受信し、フラッシュROM304に格納されている古いOSを、受信した新しいOSに更新する。

【0028】

フラッシュROMコントローラ305は、CPU301の制御に従ってフラッシュROM306に対するデータのリード/ライトを制御する。フラッシュROM306は、データの保存、運搬を主に目的としたフラッシュROMであり、たとえば、NAND型フラッシュメモリである。フラッシュROM306は、フラッシュROMコントローラ305の制御で書き込まれたデータを記憶する。データの具体例としては、端末装置103#0を使用するユーザがI/F308を通して取得した画像データ、映像データや、また本実施の形態にかかるスレッド処理方法を実行するプログラムなどである。フラッシュROM306は、たとえば、メモリカード、SDカードなどを採用することができる。

【0029】

ディスプレイ307は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。ディスプレイ307は、たとえば、TFT(Thin Film Transistor)液晶ディスプレイなどを採用することができる。

【0030】

I/F308は、通信回線を通じてLAN、WAN(Wide Area Network)、インターネットなどのネットワーク312に接続され、ネットワーク312を介して他の装置に接続される。そして、I/F308は、ネットワーク312と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。I/F308には、たとえばモデムやLANアダプタなどを採用することができる。

【0031】

キーボード309は、数字、各種指示などの入力のためのキーを有し、データの入力を行う。また、キーボード309は、タッチパネル式の入力パッドやテンキーなどであってもよい。

【0032】

(スレッド処理システム100の機能)

次に、スレッド処理システム100の機能例について説明する。図4は、スレッド処理

10

20

30

40

50

システム100の機能例を示すブロック図である。スレッド処理システム100は、検出部401と、割当部402と、実行部403と、取得部404と、登録部405と、算出部406と、設定部407と、通知部408と、制御部409と、管理部410と、を含む。さらに、スレッド処理システム100は、管理部411と、受付部412と、実行部413と、制御部414と、を含む。

【0033】

この制御部となる機能(検出部401~制御部414)は、記憶装置に記憶されたプログラムをCPU301#0、CPU301#1が実行することにより、その機能を実現する。記憶装置とは、具体的には、たとえば、図3に示したROM302、RAM303、フラッシュROM304、フラッシュROM306などである。

10

【0034】

また、スレッド処理システム100は、同期待ち開始時刻テーブル421、共有メモリ422にアクセス可能である。さらに、スレッド処理システム100は、アクセス権優先度情報423を生成する。また、CPU301#0は、OS431#0、スケジューラ432を実行し、CPU301#1は、OS431#1を実行する。さらに、スレッド処理システム100は、アプリ433を実行しており、アプリ433内のスレッド0がCPU301#0に割り当てられており、スレッド1がCPU301#1に割り当てられている。

【0035】

また、検出部401~管理部410は、マスタ端末装置となる端末装置103#0の機能であり、管理部411~制御部414は、スレーブ端末装置となる端末装置103#1の機能である。なお、端末装置103#1がマスタ端末装置となる場合、端末装置103#1は検出部401~管理部410を含む。また、端末装置103#0がスレーブ端末装置となる場合、端末装置103#0は管理部411~制御部414を含む。また、検出部401~実行部403は、スケジューラ432の機能に含まれる。なお、取得部404~制御部409がスケジューラ432の機能に含まれてもよい。

20

【0036】

OS431は、端末装置103を制御するプログラムである。具体的に、OS431#0は端末装置103#0を制御しており、OS431#1は端末装置103#1を制御している。OS431は、たとえば、アプリ433が使用するライブラリを提供する。また、OS431は、フラッシュROMコントローラ305、I/F308、キーボード309等を制御するデバイスドライバを有している。

30

【0037】

スケジューラ432は、スレッド処理システム100で実行されているアプリ内のスレッドをCPU301に割り当てる順番を決定するプログラムである。また、本実施の形態にかかるスケジューラ432は、次に割り当てられることが決定したスレッドをCPU301に割り当てるディスパッチ機能が含まれていることを想定している。たとえば、スケジューラ432は、スレッド0をCPU301#0に割り当て、スレッド1をCPU301#1に割り当てる。

【0038】

同期待ち開始時刻テーブル421は、複数の装置のそれぞれから対応するスレッドの実行結果を受け付けるときの第1時刻情報を記憶するテーブルである。同期待ち開始時刻テーブル421の具体的な記憶内容については、図5にて後述する。なお、同期待ち開始時刻テーブル421は、マスタ端末装置である端末装置103#0のRAM303#0内に記憶される。

40

【0039】

共有メモリ422は、仮想共有メモリ104に対する実メモリである。共有メモリ422#0、共有メモリ422#1、また、他の端末装置103内にある共有メモリ422が結合され仮想共有メモリ104を形成する。なお、共有メモリ422#0はRAM303#0内に存在し、共有メモリ422#1はRAM303#1内に存在する。

50

【 0 0 4 0 】

アクセス権優先度情報 4 2 3 は、マスタ端末装置となる特定の装置にて、スレーブ端末装置となる複数の装置との仮想共有メモリ 1 0 4 へのアクセス権の優先度を記憶する情報である。アクセス権優先度情報 4 2 3 の生成例については、図 6 にて後述する。

【 0 0 4 1 】

検出部 4 0 1 は、新たなスレッドの割当要求が発生したことを検出する機能を有する。たとえば、検出部 4 0 1 は、実行中のアプリ 4 3 3 にて、新たなスレッドの割当要求が発生したことを検出する。具体的な検出方法として、実行中のアプリ 4 3 3 の実行コードに、新規スレッドを実行する API が呼び出された場合、検出部 4 0 1 は、新たなスレッドの割当要求が発生したことを検出する。なお、検出された割当要求は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

10

【 0 0 4 2 】

割当部 4 0 2 は、マスタ端末装置となる特定の装置にてスレーブ端末装置となる複数の装置のそれぞれに複数のスレッドのうちの一のスレッドを割り当てる機能を有する。また、割当部 4 0 2 は、マスタ端末装置にスレッドを割り当ててもよい。たとえば、割当部 4 0 2 は、スレッド 0 を CPU 3 0 1 # 0 に割り当て、スレッド 1 を CPU 3 0 1 # 1 に割り当てる。割当部 4 0 2 は、自装置以外にスレッドを割り当てる場合、割当を行う装置に対して、割当要求を通知する。なお、スレッドを割り当てるという情報は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶されてもよい。

20

【 0 0 4 3 】

実行部 4 0 3、実行部 4 1 3 は、割り当てられたスレッドを実行する機能を有する。たとえば、実行部 4 0 3 はスレッド 0 を実行し、実行部 4 1 3 はスレッド 1 を実行する。なお、スレッドの実行結果は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

【 0 0 4 4 】

取得部 4 0 4 は、複数の装置のそれぞれから対応するスレッドの実行結果を受け付けるときの第 1 時刻情報を取得する機能を有する。たとえば、スレッド 0 が実行開始した時刻を 0 [ミリ秒] とし、スレッド 0 が終了した時刻を 1 1 0 [ミリ秒] とする場合を想定する。このとき、取得部 4 0 4 は、スレッド 0 の実行結果を受け付けるときの第 1 時刻情報となる同期待ち開始時刻を 1 1 0 [ミリ秒] として取得する。なお、取得された同期待ち開始時刻は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

30

【 0 0 4 5 】

登録部 4 0 5 は、複数の装置のそれぞれからスレッドの実行結果を受け付けるときの第 1 時刻情報を登録する機能を有する。たとえば、登録部 4 0 5 は、スレッド 0 の同期待ち開始時刻となった 1 1 0 [ミリ秒] を同期待ち開始時刻テーブル 4 2 1 に登録する。

【 0 0 4 6 】

算出部 4 0 6 は、第 1 時刻情報と複数の装置から複数のスレッドの実行結果を受け付け終わったときの第 2 時刻情報とに基づいて複数の装置のそれぞれの所定時間を算出する。ここで、所定時間は、対象の装置からの実行結果を受け付けた時刻から、全てのスレッドからの実行結果を受け付けた時刻までとなる同期待ち時間である。

40

【 0 0 4 7 】

たとえば、スレッド 0 が同期待ち開始時刻となった時刻が 1 1 0 [ミリ秒] であり、スレッド 1 が同期待ち開始時刻となった時刻が 1 9 0 [ミリ秒] であると想定する。また、スレッド 1 の実行結果を受け付けたときが、全てのスレッドの実行結果を受け付け終わったときであることを想定する。このとき、算出部 4 0 6 は、端末装置 1 0 3 # 0 の同期待ち時間を、 $1 9 0 - 1 1 0 = 8 0$ [ミリ秒] として算出し、端末装置 1 0 3 # 1 の同期待ち時間を、 $1 9 0 - 1 9 0 = 0$ [ミリ秒] として算出する。なお、算出された同期待ち時間は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

50

【 0 0 4 8 】

設定部 4 0 7 は、複数の装置の第 1 時刻情報と第 2 時刻情報に基づいて、特定の装置および複数の装置で共有される共有メモリ 4 2 2 へのアクセス権の優先度を設定する機能を有する。なお、共有メモリ 4 2 2 へのアクセス権の優先度と、共有メモリ 4 2 2 が結合された仮想共有メモリ 1 0 4 へのアクセス権の優先度は同一であるため、以降、仮想共有メモリ 1 0 4 へのアクセス権の優先度で統一して説明を行う。

【 0 0 4 9 】

たとえば、端末装置 1 0 3 # 0 の第 1 時刻情報が 1 1 0 [ミリ秒]、端末装置 1 0 3 # 1 の第 1 時刻情報が 1 9 0 [ミリ秒] であり、第 2 時刻情報が 1 9 0 [ミリ秒] である状態を想定する。たとえば、設定部 4 0 7 は、第 1 時刻情報が大きい順にアクセス権の優先度を設定する。この例では、設定部 4 0 7 は、端末装置 1 0 3 # 0 の優先度を低く設定し、端末装置 1 0 3 # 1 の優先度を高く設定する。

10

【 0 0 5 0 】

また、設定部 4 0 7 は、算出部 4 0 6 によって算出された所定時間に基づいてアクセス権の優先度を設定してもよい。たとえば、所定時間である同期待ち時間に関して、端末装置 1 0 3 # 0 の同期待ち時間が 8 0 [ミリ秒]、端末装置 1 0 3 # 1 の同期待ち時間が 0 [ミリ秒] であることを想定する。このとき、設定部 4 0 7 は、同期待ち時間が短い順にアクセス権の優先度を設定する。この例でも、設定部 4 0 7 は、端末装置 1 0 3 # 0 の優先度を低く設定し、端末装置 1 0 3 # 1 の優先度を高く設定する。なお、設定された優先度は、アクセス権優先度情報 4 2 3 として生成される。アクセス権優先度情報 4 2 3 は、CPU 3 0 1 # 0 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

20

【 0 0 5 1 】

通知部 4 0 8 は、アクセス権の優先度に関する情報を複数の装置に通知する機能を有する。たとえば、通知部 4 0 8 は、設定部 4 0 7 によって生成されたアクセス権優先度情報 4 2 3 を端末装置 1 0 3 # 1 に通知する。

【 0 0 5 2 】

制御部 4 0 9、制御部 4 1 4 は、共有メモリ 4 2 2 へのアクセスを制御するメモリコントローラ 3 1 1 をアクセス権の優先度に応じて制御する機能を有する。たとえば、設定部 4 0 7 が端末装置 1 0 3 # 0 の優先度を低く設定し、端末装置 1 0 3 # 1 の優先度を高く設定した場合を想定する。

30

【 0 0 5 3 】

このとき、制御部 4 0 9 は、CPU 3 0 1 # 0 からの共有メモリ 4 2 2 # 0 へのアクセス中に、I / F 3 0 8 # 0 を経由したアクセス要求があった場合、CPU 3 0 1 # 0 からのアクセスを一旦停止させるようにメモリコントローラ 3 1 1 # 0 を制御する。停止後、制御部 4 0 9 は、I / F 3 0 8 # 0 を経由した共有メモリ 4 2 2 # 0 へのアクセスを行う。具体的に、制御部 4 0 9 は、メモリコントローラ 3 1 1 # 0 の設定レジスタに、各端末装置 1 0 3 の優先度を書き込むことで、メモリコントローラ 3 1 1 # 0 の動作を制御する。同様に、制御部 4 1 4 は、受付部 4 1 2 によって受け付けたアクセス権の優先度に応じてメモリコントローラ 3 1 1 # 1 を制御する。

40

【 0 0 5 4 】

管理部 4 1 0、管理部 4 1 1 は、仮想共有メモリ 1 0 4 を管理する機能を有する。たとえば、管理部 4 1 0 は、スレッド 0 からの仮想共有メモリ 1 0 4 へのアクセスを、仮想共有メモリ 1 0 4 に対応する実メモリである共有メモリ 4 2 2 # 0、共有メモリ 4 2 2 # 1 へのアクセスに変換する。共有メモリ 4 2 2 # 1 へのアクセスに変換された場合、管理部 4 1 0 は、I / F 3 0 8 # 0 を経由して端末装置 1 0 3 # 1 にアクセス要求を通知する。

【 0 0 5 5 】

受付部 4 1 2 は、アクセス権の優先度を受け付ける機能を有する。たとえば、受付部 4 1 2 は、端末装置 1 0 3 # 0 からアクセス権優先度情報 4 2 3 を受け付ける。さらに、受付部 4 1 2 は、スレッドの割当要求を受け付ける。なお、受け付けたアクセス権優先度情

50

報 4 2 3、スレッドの割当要求の情報は、CPU 3 0 1 # 1 のレジスタ、キャッシュメモリ、RAM 3 0 3 などの記憶領域に記憶される。

【 0 0 5 6 】

図 5 は、同期待ち開始時刻テーブル 4 2 1 の記憶内容の一例を示す説明図である。同期待ち開始時刻テーブル 4 2 1 は、端末装置 ID (I D e n t i f i c a t i o n)、同期待ち開始時刻という 2 つのフィールドを含む。端末装置 ID フィールドには、端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 の識別情報が格納される。同期待ち開始時刻フィールドには、端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 が同期待ちを開始した時刻が格納される。

【 0 0 5 7 】

たとえば、図 5 に示す同期待ち開始時刻テーブル 4 2 1 には、レコード 4 2 1 - 0 ~ レコード 4 2 1 - 3 が含まれる。また、図 5 では、同期処理を伴うスレッドを実行開始した時刻を 0 [ミリ秒] と想定している。このとき、レコード 4 2 1 - 0 は、端末装置 1 0 3 # 0 の同期待ち開始時刻が 1 1 0 [ミリ秒] であり、レコード 4 2 1 - 1 は端末装置 1 0 3 # 1 の同期待ち開始時刻が 1 9 0 [ミリ秒] であることを示している。同様に、レコード 4 2 1 - 2 は端末装置 1 0 3 # 2 の同期待ち開始時刻が 7 0 [ミリ秒] であり、レコード 4 2 1 - 3 は端末装置 1 0 3 # 3 の同期待ち開始時刻が 6 0 [ミリ秒] であることを示している。

【 0 0 5 8 】

図 6 は、アクセス権優先度情報 4 2 3 の生成例を示す説明図である。アクセス権優先度情報 4 2 3 を生成するマスタ端末装置は、同期処理を行うスレッドを実行する端末装置 1 0 3 の全てから実行結果を受け付けた場合、同期待ち時間を算出する。なお、マスタ端末装置も同期処理を行うスレッドを実行してもよい。この場合、同期待ち時間の算出を開始するタイミングは、マスタ端末装置がスレッドを終了しており、さらに、スレーブ端末装置もスレッドを終了している場合である。マスタ端末装置は、同期待ち時間を、下記 (1) 式で算出する。

【 0 0 5 9 】

同期待ち時間 = 実行結果を最後に受け付けた端末装置の同期待ち開始時刻 - 端末装置の同期待ち開始時刻 ... (1)

【 0 0 6 0 】

たとえば、マスタ端末装置は、レコード 4 2 1 - 0 ~ レコード 4 2 1 - 3 の同期待ち開始時刻フィールドから、端末装置 1 0 3 # 1 を、実行結果を最後に受け付けた端末装置であると特定する。続けて、マスタ端末装置は、端末装置 1 0 3 # 0 の同期待ち時間を (1) 式から以下のように算出する。

【 0 0 6 1 】

端末装置 1 0 3 # 0 の同期待ち時間 = 1 9 0 - 1 1 0 = 8 0 [ミリ秒]

【 0 0 6 2 】

マスタ端末装置は、端末装置 1 0 3 # 1 ~ 端末装置 1 0 3 # 3 の同期待ち時間についても、それぞれ、0 [ミリ秒]、1 2 0 [ミリ秒]、1 3 0 [ミリ秒] と算出する。算出後、マスタ端末装置は、同期待ち時間の短い順に仮想共有メモリ 1 0 4 へのアクセス権の優先度を設定する。設定されたアクセス権の優先度は、アクセス権優先度情報 4 2 3 として生成される。

【 0 0 6 3 】

アクセス権優先度情報 4 2 3 は、端末装置 ID、優先度という 2 つのフィールドを含む。端末装置 ID フィールドには、端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 の識別情報が格納される。優先度フィールドには、仮想共有メモリ 1 0 4 へのアクセス権の優先度が格納される。なお、図 6 で示す優先度は、1 が最も優先度が高く、数値が大きくなるほど優先度が低くなる状態であると定義する。

【 0 0 6 4 】

マスタ端末装置は、同期待ち時間が最も短かった端末装置 1 0 3 # 1 を優先度 1 に設定する。続けて、マスタ端末装置は、同期待ち時間の短い順に、端末装置 1 0 3 # 0 を優先

10

20

30

40

50

度 2 に設定し、端末装置 1 0 3 # 2 を優先度 3 に設定し、端末装置 1 0 3 # 3 を優先度 4 に設定する。

【 0 0 6 5 】

図 7 は、アクセス権優先度情報が設定された場合のスレッド処理システム 1 0 0 の動作例を示す説明図である。図 7 で示すスレッド処理システム 1 0 0 は、0 [ミリ秒] の時点からスレッド 0 ~ スレッド 3 を実行し、2 0 0 [ミリ秒] にて、スレッド 0 ' ~ スレッド 3 ' を実行する。ここで、スレッド 0 ~ スレッド 3 とスレッド 0 ' ~ スレッド 3 ' の処理量は、同一であることを想定している。

【 0 0 6 6 】

また、0 [ミリ秒] ~ 1 9 0 [ミリ秒] のスレッド処理システム 1 0 0 は、仮想共有メモリ 1 0 4 へのアクセス権の優先度が設定されていない状態である。続けて、1 9 0 [ミリ秒] ~ 2 0 0 [ミリ秒] のスレッド処理システム 1 0 0 は、仮想共有メモリ 1 0 4 へのアクセス権の優先度を設定する処理を実行している。さらに、2 0 0 [ミリ秒] ~ 3 7 0 [ミリ秒] のスレッド処理システム 1 0 0 は、仮想共有メモリ 1 0 4 へのアクセス権の優先度が設定された状態となる。

【 0 0 6 7 】

また、マスタ端末装置である端末装置 1 0 3 # 0 が、スレーブ端末装置となる端末装置 1 0 3 # 1 ~ 端末装置 1 0 3 # 3 と通信し、端末装置 1 0 3 # 1 ~ 端末装置 1 0 3 # 3 間では通信しないことを想定する。したがって、端末装置 1 0 3 # 0 は、端末装置 1 0 3 # 2、端末装置 1 0 3 # 3 とは高速通信し、端末装置 1 0 3 # 1 とは低速通信する。

【 0 0 6 8 】

なお、スレッド 0 ~ スレッド 3 の実行時間、およびスレッドの実行によって発生する通信時間について、図 7 では次のように想定する。端末装置 1 0 3 # 0 のスレッド 0 の処理時間が 6 0 [ミリ秒] であり、端末装置 1 0 3 # 1 のスレッド 1 の処理時間が 1 1 0 [ミリ秒] であり、端末装置 1 0 3 # 2 のスレッド 2 の処理時間と端末装置 1 0 3 # 3 のスレッド 3 の処理時間が 4 0 [ミリ秒] である。

【 0 0 6 9 】

また、低速通信である端末装置 1 0 3 # 0 - 端末装置 1 0 3 # 1 間の通信時間は、3 0 [ミリ秒] となることを想定する。高速通信である端末装置 1 0 3 # 0 - 端末装置 1 0 3 # 2、端末装置 1 0 3 # 0 - 端末装置 1 0 3 # 3 間の通信時間は 1 0 [ミリ] 秒であることを想定する。

【 0 0 7 0 】

このような状態で、端末装置 1 0 3 # 0 は、0 [ミリ秒] の時点にて、スレッド 0 ~ スレッド 3 を端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 に割り当てる。スレッドを割り当てられた端末装置 1 0 3 # 0 ~ 端末装置 1 0 3 # 3 は、スレッドを実行するために仮想共有メモリ 1 0 4 にアクセスする。なお、このときアクセスする仮想共有メモリ 1 0 4 に対応する共有メモリ 4 2 2 が、共有メモリ 4 2 2 # 0 である場合を想定する。したがって、端末装置 1 0 3 # 1 ~ 端末装置 1 0 3 # 3 は、端末装置 1 0 3 # 0 と通信を行う。このとき、高速通信であり最も早く通信を開始できた端末装置 1 0 3 # 3 が端末装置 1 0 3 # 0 と通信を行う。

【 0 0 7 1 】

時刻 1 0 [ミリ秒] にて、端末装置 1 0 3 # 0 と端末装置 1 0 3 # 3 の通信が終了すると、次に端末装置 1 0 3 # 0 と端末装置 1 0 3 # 2 が通信を開始する。また、通信を終了した端末装置 1 0 3 # 3 は、スレッド 3 を実行する。また、時刻 2 0 [ミリ秒] にて、端末装置 1 0 3 # 0 と端末装置 1 0 3 # 2 の通信が終了すると、続けて端末装置 1 0 3 # 0 と端末装置 1 0 3 # 1 が通信を開始する。また、通信を終了した端末装置 1 0 3 # 3 は、スレッド 2 を実行する。続けて、時刻 5 0 [ミリ秒] にて、端末装置 1 0 3 # 0 と端末装置 1 0 3 # 1 の通信が終了すると、端末装置 1 0 3 # 0 がスレッド 0 を実行し、端末装置 1 0 3 # 1 がスレッド 1 を実行する。

【 0 0 7 2 】

10

20

30

40

50

また、端末装置 103#3 は、10 [ミリ秒] の時点から 40 [ミリ秒] 経過した 50 [ミリ秒] の時点でスレッド 3 を終了し、時刻 60 [ミリ秒] にて実行結果を端末装置 103#0 に通知する。端末装置 103#0 は、実行結果を受け付け、端末装置 103#3 の同期待ち開始時刻を 60 [ミリ秒] として、同期待ち開始時刻テーブル 421 に登録する。時刻 70 [ミリ秒] でも同様に、端末装置 103#2 がスレッド 2 を終了し、実行結果を端末装置 103#0 に通知する。通知を受けた端末装置 103#0 は、実行結果を受け付け、端末装置 103#2 の同期待ち開始時刻を 70 [ミリ秒] として、同期待ち開始時刻テーブル 421 に登録する。

【0073】

また、時刻 110 [ミリ秒] にて、端末装置 103#0 がスレッド 0 を終了すると、端末装置 103#0 は、端末装置 103#0 の同期待ち開始時刻を 110 [ミリ秒] として、同期待ち開始時刻テーブル 421 に登録する。さらに、時刻 160 [ミリ秒] にて、端末装置 103#1 がスレッド 1 を終了し、時刻 190 [ミリ秒] にて実行結果を端末装置 103#0 に通知する。端末装置 103#0 は、端末装置 103#1 の同期待ち開始時刻を 190 [ミリ秒] として、同期待ち開始時刻テーブル 421 に登録する。マスタ端末装置は、全ての端末装置 103 がスレッドを終了したため、次の処理を実行開始する。

【0074】

また、時刻 190 [ミリ秒] にて、端末装置 103#0 は、各端末装置 103 の同期待ち時間を算出する。端末装置 103#0 ~ 端末装置 103#3 の同期待ち時間は、それぞれ、80 [ミリ秒]、0 [ミリ秒]、120 [ミリ秒]、130 [ミリ秒]、と算出される。算出結果から、端末装置 103#0 は、端末装置 103#0 ~ 端末装置 103#3 の仮想共有メモリ 104 へのアクセス権を、それぞれ、優先度：2、優先度：1、優先度：3、優先度：4 に設定する。

【0075】

優先度が設定された状態で、端末装置 103#0 は、200 [ミリ秒] の時点にて、スレッド 0' ~ スレッド 3' を端末装置 103#1 ~ 端末装置 103#3 に割り当てる。スレッドを割り当てられた端末装置 103#1 ~ 端末装置 103#3 は、スレッドを実行するために仮想共有メモリ 104 にアクセスする。端末装置 103#1 ~ 端末装置 103#3 は、端末装置 103#0 と通信を行う。

【0076】

このとき、初めに、高速通信であり最も早く通信を開始できた端末装置 103#3 が端末装置 103#0 と通信を行う。しかし、その後、優先度が高い端末装置 103#1 からのアクセス要求を受け付けると、端末装置 103#0 は、端末装置 103#3 による共有メモリ 422#0 へのアクセスを一旦中断し、端末装置 103#1 からの共有メモリ 422#0 へのアクセスを行う。時刻 230 [ミリ秒] にて、端末装置 103#0 と端末装置 103#1 の通信が終了すると、次に優先度が高い端末装置 103#2 が端末装置 103#0 と通信を開始する。また、時刻 240 [ミリ秒] にて、端末装置 103#0 と端末装置 103#2 の通信が終了すると、次に優先度が高い端末装置 103#3 が端末装置 103#0 と通信を開始する。

【0077】

通信が終了した端末装置 103 から順に、割り当てられたスレッド 0' ~ スレッド 3' を実行する。端末装置 103#2 は、時刻 290 [ミリ秒] にて、スレッド 2' の実行結果を通知し、端末装置 103#0 は、スレッド 2' の実行結果を受け付ける。同様に、端末装置 103#3 は、時刻 300 [ミリ秒] にて、スレッド 3' の実行結果を通知し、端末装置 103#0 は、スレッド 3' の実行結果を受信する。端末装置 103#1 は、時刻 370 [ミリ秒] にて、スレッド 1' の実行結果を通知し、端末装置 103#0 は、スレッド 1' の実行結果を受け付ける。

【0078】

このように、スレッド処理システム 100 は、仮想共有メモリ 104 へのアクセス権の優先度が設定されることで、ボトルネックとなっていた端末装置 103#1 の処理を早く

10

20

30

40

50

終了でき、スレッド処理システム100の処理性能を向上できる。具体的に、図7では、仮想共有メモリ104へのアクセス権の優先度が設定されていないスレッド処理システム100は、全てのスレッドが終了するまで190[ミリ秒]経過していた。仮想共有メモリ104へのアクセス権の優先度が設定されたスレッド処理システム100では、全てのスレッドが終了するまで170[ミリ秒]となり、処理性能を向上させることができる。

【0079】

次に、図7で示した動作を行うスレッド実行時の処理手順の一例を示すフローチャートを図8～図10で示す。図8、図9では、マスタ端末装置によるスレッド実行時の処理手順を示しており、図10では、マスタ端末装置からの通知によって動作するスレーブ端末装置によるスレッド実行時の処理手順を示している。

10

【0080】

図8は、マスタ端末装置によるスレッド実行時の処理手順の一例を示すフローチャート(その1)である。マスタ端末装置は、新たなスレッドの割当要求が発生したか否かを判断する(ステップS801)。新たなスレッドの割当要求が発生していない場合(ステップS801:No)、マスタ端末装置は、一定時間経過後、ステップS801の処理を再び実行する。

【0081】

新たなスレッドの割当要求が発生した場合(ステップS801:Yes)、マスタ端末装置は、新たなスレッドの割当要求をマスタ端末装置、またはスレーブ端末装置に通知する(ステップS802)。なお、新たなスレッドが複数発生した場合、マスタ端末装置は、ステップS802の処理を複数実行する。また、新たなスレッドをマスタ端末装置とスレーブ端末装置のうち、どの端末装置に割り当てるかを決定する処理は、スケジューラの機能に含まれる。スケジューラは、たとえば、マスタ端末装置とスレーブ端末装置のうち、最も負荷が最小となる端末装置に新たなスレッドを割り当ててもよい。スレッド割り当て後、マスタ端末装置は、マスタ端末装置に割り当てられたスレッドを実行する(ステップS803)。

20

【0082】

続けて、マスタ端末装置は、割り当てられたスレッドの処理が終了したか否かを判断する(ステップS804)。スレッドの処理が終了した場合(ステップS804:Yes)、マスタ端末装置は、マスタ端末装置の実行結果を受け付けた時刻を同期待ち開始時刻として取得する(ステップS805)。取得後、マスタ端末装置は、取得された同期待ち開始時刻を同期待ち開始時刻テーブル421に登録する(ステップS806)。格納後、または、スレッドの処理が終了していない場合(ステップS804:No)、マスタ端末装置は、スレーブ端末装置から実行結果を受け付けたか否かを判断する(ステップS807)。なお、スレーブ端末装置の実行結果は、後述するステップS1004の処理によって通知されてくる。

30

【0083】

実行結果を受け付けた場合(ステップS807:Yes)、マスタ端末装置は、スレーブ端末装置から実行結果を受け付けた時刻を同期待ち開始時刻として取得する(ステップS808)。取得後、マスタ端末装置は、取得された同期待ち開始時刻を同期待ち開始時刻テーブル421に登録する(ステップS809)。格納後、または実行結果を受け付けていない場合(ステップS807:No)、マスタ端末装置は、割り当てを行ったスレッドの実行結果を全て受け付けたか否かを判断する(ステップS810)。実行結果を全て受け付けていない場合(ステップS810:No)、マスタ端末装置は、ステップS804の処理に移行する。実行結果を全て受け付けた場合(ステップS810:Yes)、マスタ端末装置は、ステップS901の処理に移行する。

40

【0084】

図9は、マスタ端末装置によるスレッド実行時の処理手順の一例を示すフローチャート(その2)である。ステップS810の処理実行後、マスタ端末装置は、実行結果を最後に受け付けた端末装置103の同期待ち開始時刻から、各端末装置103の同期待ち時間

50

を算出する（ステップS901）。算出後、マスタ端末装置は、各端末装置103の同期待ち時間に応じて、仮想共有メモリ104へのアクセス権の優先度を設定する（ステップS902）。

【0085】

続けて、マスタ端末装置は、設定された優先度から、アクセス権優先度情報423を生成し（ステップS903）、アクセス権優先度情報423をスレーブ端末装置に通知する（ステップS904）。通知後、マスタ端末装置は、マスタ端末装置の共有メモリ422へのアクセス権の優先度をマスタ端末装置のメモリコントローラ311に設定し（ステップS905）、ステップS801の処理に移行する。

【0086】

図10は、スレーブ端末装置によるスレッド実行時の処理手順の一例を示すフローチャートである。スレーブ端末装置は、マスタ端末からの通知を受け付けたか否かを確認する（ステップS1001）。なお、マスタ端末装置からの通知は、ステップS802、ステップS905の処理によって通知されてくる。マスタ端末装置から通知を受け付けていない場合（ステップS1001：通知なし）、スレーブ端末装置は、一定時間経過後、ステップS1001の処理に移行する。

【0087】

仮想共有メモリ104へのアクセス権優先度情報423の通知を受け付けた場合（ステップS1001：アクセス権優先度情報423）、スレーブ端末装置は、スレーブ端末装置の共有メモリ422へのアクセス権の優先度をスレーブ端末装置のメモリコントローラ311に設定する（ステップS1002）。設定後、スレーブ端末装置は、ステップS1001の処理に移行する。

【0088】

スレッド割当要求の通知を受け付けた場合（ステップS1002：スレッド割当要求）、スレーブ端末装置は、割当要求のあったスレッドを実行する（ステップS1003）。実行終了後、スレーブ端末装置は、スレッドの実行結果をマスタ端末装置に通知し、ステップS1001の処理に移行する。

【0089】

以上説明したように、スレッド処理方法、およびスレッド処理システムによれば、複数の端末装置で同期処理を行う場合、他端末装置を長時間待たせる低性能端末装置の共有メモリへのアクセス権の優先度を高く設定する。これにより、低性能端末装置の実行時間が短縮され他端末装置の同期待ち時間が削減されるため、スレッド処理システムは、全体の処理性能を向上できる。

【0090】

また、全体の処理性能を向上させる他の技術として、データを冗長配置する方法が存在する。これにより、他の端末装置にアクセスする頻度が低下するため、処理性能を向上することができる。しかしながら、データを冗長配置しても、同期処理が頻繁に発生する場合、全体の処理性能が低下してしまっていた。本実施の形態におけるスレッド処理システムは、同期待ち時間を可能な限り削減するため、全体の処理性能を向上することができる。

【0091】

また、データを冗長配置する方法は、メモリの使用容量が大きくなってしまいう問題があった。本実施の形態の適用の対象となる携帯電話などの端末装置は、メモリ容量に限界があるため、メモリの使用容量が大きいデータの冗長配置を適用するのが困難である。本実施の形態のスレッド処理システムは、データを冗長配置しなくてよいため、メモリ容量の削減が可能であり、端末装置にも適用することができる。

【0092】

また、スレッド処理システムは、共有メモリへのアクセス権の優先度をマスタ端末装置からスレーブ端末装置に通知してもよい。これにより、全端末装置で優先度制御を行った仮想分散共有メモリを運用することができる。

10

20

30

40

50

【 0 0 9 3 】

また、スレッド処理システムは、複数のスレッドの実行結果を受け付けるときの第1時刻情報と、複数のスレッドの実行結果を受け付け終わったときの第2時刻情報から、各端末装置の同期待ち時間を算出し、同期待ち時間に基づいて、優先度を設定してもよい。同期待ち時間を算出することで、スレッド処理システムは、ボトルネックとなっている端末装置を検出することができる。

【 0 0 9 4 】

なお、ボトルネックとなる端末装置は、低処理性能であったり、低速通信であったりする。しかし、本実施の形態にかかるスレッド処理システムは、端末の処理性能の取得、通信速度の取得を行わずに、実行結果を受け付けた時刻によってボトルネックとなる端末装置を検出することができる。したがって、本実施の形態におけるスレッド処理システムは、共有メモリの優先度情報以外の新たな情報を端末間で通信しなくてよい。

10

【 0 0 9 5 】

また、スレッド処理システムは、同期待ち時間が小さいとき共有メモリへのアクセス権の優先度を高く設定してもよい。これにより、スレッド処理システムは、ボトルネックとなり、同期待ち時間が小さくなった端末装置の優先度を高く設定することができ、全体の処理性能を向上させることができる。

【 0 0 9 6 】

なお、本実施の形態で説明したスレッド処理方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本スレッド処理方法を実行するスレッド処理プログラムは、ハードディスク、フレキシブルディスク、CD-ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本スレッド処理プログラムは、インターネット等のネットワークを介して配布してもよい。

20

【 符号の説明 】

【 0 0 9 7 】


- 1 0 3 端末装置
- 3 0 1 CPU
- 3 0 3 RAM
- 3 0 8 I / F
- 3 1 0 バス
- 3 1 1 メモリコントローラ
- 4 0 1 検出部
- 4 0 2 割当部
- 4 0 3、4 1 3 実行部
- 4 0 4 取得部
- 4 0 5 登録部
- 4 0 6 算出部
- 4 0 7 設定部
- 4 0 8 通知部
- 4 0 9、4 1 4 制御部
- 4 1 0、4 1 1 管理部
- 4 1 2 受付部
- 4 2 1 同期待ち開始時刻テーブル
- 4 2 2 共有メモリ
- 4 2 3 アクセス権優先度情報
- 4 3 1 OS
- 4 3 2 スケジューラ
- 4 3 3 アプリ

30


40

50


【図1】




【図2】



【図3】



【図4】




【図5】


同期待ち開始時刻テーブル 421

端末装置ID	同期待ち開始時刻 [ミリ秒]
421-0	#0 110
421-1	#1 190
421-2	#2 70
421-3	#3 60


【図6】




【図7】




【図8】



【図9】



【図10】



フロントページの続き

- (72)発明者 栗原 康志
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
- (72)発明者 大友 俊也
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
- (72)発明者 大館 尚記
神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内

審査官 井上 宏一

- (56)参考文献 特開平 4 - 2 6 0 9 6 2 (J P , A)
特開平 9 - 4 4 3 6 6 (J P , A)
特開2 0 0 6 - 6 5 4 5 3 (J P , A)
特開2 0 1 0 - 7 9 5 0 4 (J P , A)

- (58)調査した分野(Int.Cl. , DB名)
G 0 6 F 9 / 4 6 - 9 / 5 4