(19) 日本国特許庁(JP)

(12)公表特許公報(A)

(11)特許出願公表番号

特表2016-526817

(P2016-526817A) (43) 公表日 平成28年9月5日(2016.9.5)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO4N	5/374	(2011.01)	HO4N	5/335	740	4M118
HO1L	27/146	(2006.01)	HO1L	27/14	А	5CO24
HO4N	5/ 3 55	(2011.01)	H O 4 N	5/335	550	

審查請求 未請求 予備審查請求 未請求 (全 59 頁)

(21)出願番号 (86)(22)出願日 (85)翻訳文提出日	特願2016-519577 (P2016-519577) 平成26年6月9日 (2014.6.9) 平成27年12月8日 (2015.12.8)	(71) 出願人	501055961 ラムバス・インコーポレーテッド アメリカ合衆国, カリフォルニア州 9
(86) 国際出願番号	PCT/US2014/041596		4089,サニーヴェール,スイート 7
(87) 国際公開番号	W02014/200939		00, エンタープライズ ウェイ 105
(87) 国際公開日	平成26年12月18日 (2014.12.18)		0
(31) 優先權王張畨号	61/833, 913	(74)代埋人	100079108
(32) 優先日	平成25年6月11日 (2013.6.11)		弁理士 稲葉 艮幸
(33) 優先権主張国	米国 (US)	(74)代理人	100109346
			弁理士 大貫 敏史
		(74)代理人	100126480
			弁理士 佐藤 睦
			最終頁に続く

(54) 【発明の名称】スプリットゲート条件付きリセットイメージセンサ

(57)【要約】

【課題】 電子イメージセンサで使用されるサンプリン グアーキテクチャを提供することに関する。

【解決手段】 集積回路イメージセンサ内のピクセルア レイにおいて、ピクセル(870)は、光検出器(26 0)と、基板内に形成されるフローティング拡散(26 2)とを含む。第1のゲート要素(881)及び第2の ゲート要素(883)は、光検出器とフローティング拡 散との間の基板の領域(885)にわたり互いに隣接し て配置され、且つピクセルアレイ内の行方向に延出する 行線(TGr)及びピクセルアレイ内の列方向に延びる 列線(TGc)にそれぞれ結合される。 【選択図】 図31



【特許請求の範囲】

【請求項1】

ピクセルアレイを備える集積回路イメージセンサであって、前記ピクセルアレイは、 基板内に形成される第1の光検出器と、

前記基板内に形成されるフローティング拡散と、

前記第1の光検出器と前記フローティング拡散との間で前記基板の第1の電荷移動領域 にわたり互いに隣接して配置される第1及び第2のゲート要素であって、それぞれが前記 第1の電荷移動領域の第1及び第2のシリアル部を制御する、第1及び第2のゲート要素 と、

前記ピクセルアレイ内で行方向に延出しかつ前記第1のゲート要素に結合される第1の ¹⁰ 行線と、

前記ピクセルアレイ内で列方向に延出しかつ前記第2のゲート要素に結合される第1の 列線と、

を有する、集積回路イメージセンサ。

【請求項2】

前記ピクセルアレイは、

前記基板内に形成される第2の光検出器と、

前記第2の光検出器と前記フローティング拡散との間で前記基板の第2の電荷移動領域

にわたり互いに隣接して配置される第3及び第4のゲート要素であって、それぞれが前記 第2の電荷移動領域の第3及び第4のシリアル部を制御し、前記第3のゲート要素は前記

第1の行線に結合される、第3及び第4のゲート要素と、

前記ピクセルアレイ内の列方向に延出しかつ前記第4のゲート要素に結合される第2の 列線と、

を更に備える、請求項1に記載の集積回路イメージセンサ。

【請求項3】

前記第1及び第3のゲート要素は、連続的導電フィーチャによって形成される、請求項 2に記載の集積回路イメージセンサ。

【請求項4】

前記第1の光検出器及び第2の光検出器は、ピクセルの第1の行内の各ピクセルの構成 要素である、請求項2に記載の集積回路イメージセンサ。

【請求項5】

前記ピクセルアレイは、

前記基板内に形成される第3の光検出器と、

前記第3の光検出器と前記フローティング拡散との間で前記基板の第3の電荷移動領域 にわたり互いに隣接して配置される第5及び第6のゲート要素であって、それぞれが前記 第3の電荷移動領域の第5及び第6のシリアル部を制御し、前記第6のゲート要素は前記 第1の列線に結合される、第5及び第6のゲート要素と、

前記ピクセルアレイ内の行方向に延出しかつ前記第5のゲート要素に結合される第2の 行線と、

を更に備える、請求項4に記載の集積回路イメージセンサ。

【請求項6】

前記第2及び第6のゲート要素は、連続的導電フィーチャによって形成される、請求項5に記載の集積回路イメージセンサ。

【請求項7】

前記第1の光検出器及び第3の光検出器は、ピクセルの第1の列内の各ピクセルの構成 要素である、請求項5に記載の集積回路イメージセンサ。

【請求項8】

前記第1のゲート要素は、前記第2のゲート要素よりも前記第1の光検出器の近くで前 記第1の電荷移動領域にわたって配置され、及び前記第2のゲート要素は、前記第1のゲ ート要素よりも前記フローティング拡散の近くで前記第1の電荷移動領域にわたって配置

50

40

20

される、請求項1に記載の集積回路イメージセンサ。 【請求項9】

前記第1のゲート要素と前記第2のゲート要素との間隔は、前記集積回路イメージセン サの製造に利用される製造プロセス下で、隣接するトランジスタのゲート端子間にソース /ドレインインプラントを実装するために指定される最小距離よりも小さい、請求項1に 記載の集積回路イメージセンサ。

【請求項10】

前記第1及び第2のゲート要素は、行制御信号及び列制御信号が、前記第1の行線及び 前記第1の列線のそれぞれでアサートされる場合、オーバーラッピング静電界が前記第1 の電荷移動領域内に形成されるように、電界効果ゲート要素を構成し、前記オーバーラッ ピング静電界は、前記第1の電荷移動領域内の電荷伝導チャネルの形成を実施する、請求 項1に記載の集積回路イメージセンサ。

【請求項11】

前記第1の行線での前記行制御信号の少なくとも部分として、第1の時間において部分 移動パルスをアサートし、且つ第2の時間において完全移動パルスをアサートする行回路 を更に備え、前記部分移動パルスは、前記第1の光検出器内に蓄積される電荷が閾値レベ ルを超える場合、前記第1の光検出器から前記フローティング拡散への電荷の部分移動を イネーブルし、及び前記完全移動パルスは、前記第1の光検出器から前記フローティング 拡散への電荷の全移動を条件付きでイネーブルし、前記電荷の全移動は前記光検出器のリ セットを実施する、請求項10に記載の集積回路イメージセンサ。

【請求項12】

前記部分移動パルス及び前記完全移動パルスは、振幅又は持続時間のうちの少なくとも 一方に関して、互いに異なる、請求項11に記載の集積回路イメージセンサ。

【請求項13】

集積回路イメージセンサであって、

基板と、

複数の行制御信号線及び複数の列制御信号線と、

前記基板内に配置され、入射光に応答して電荷を蓄積する複数の感光素子と、

前記基板内に配置され、前記感光素子のそれぞれの読み出しをイネーブルする共有フローティング拡散と、

前記感光素子のそれぞれ1つと前記共有フローティング拡散との間の前記基板の領域に わたってそれぞれ配置される複数の二重制御移動ゲートであって、前記二重制御移動ゲー トのそれぞれは、前記行制御信号線のうちの1本と前記列制御信号線のうちの1本との一 意の各組合せによって制御される第1及び第2のゲート要素を含む、複数の二重制御移動 ゲートと、

を備える、集積回路イメージセンサ。

【請求項14】

前記第1及び第2のゲート要素は、第1及び第2の制御信号が前記制御信号線の一意の 各組合せで同時にアサートされる場合、オーバーラッピング静電界が、前記感光素子のそ れぞれ1つと前記フローティング拡散との間の前記基板の前記領域内に形成されるように 、電界効果ゲート要素を構成し、前記オーバーラッピング静電界は、前記感光素子の前記 それぞれ1つと前記フローティング拡散との間の前記基板の前記領域内に電荷伝導チャネ ルの形成を生じさせ、前記電荷伝導チャネルは、前記感光素子の前記1つ内に蓄積された 電荷を前記共有フローティング拡散に移動させることをイネーブルする、請求項13に記 載の集積回路イメージセンサ。

【請求項15】

第1の間隔中に制御信号線の一意の各組合せで制御信号を同時にアサートして、集積間 隔中に前記感光素子の前記1つ内に蓄積された電荷が第1の閾値を超えるか否かの判断を イネーブルする制御回路を更に備える、請求項13に記載の集積回路イメージセンサ。 【請求項16】 10

前記第1の閾値を超えると判断される場合、第2の間隔中、前記制御信号線の一意の各 組合せで制御信号を同時にアサートする回路を更に備える前記制御回路、前記第2の間隔 中の前記制御信号線での制御信号の同時アサートにより、前記集積間隔中、前記感光素子 の前記1つ内に蓄積された電荷のレベルに対応する読み出し信号の生成をイネーブルする 、請求項15に記載の集積回路イメージセンサ。

【請求項17】

前記読み出し信号の生成をイネーブルすることに加えて、前記制御信号線の一意の各組合せでの制御信号の同時アサートは、前記感光素子の前記1つ内の続く電荷集積の準備として、前記感光素子の前記1つを初期状態にリセットし、前記第1の閾値を超えないと判断される場合、続く電荷集積は、前記集積間隔中の前記感光素子の前記1つ内に蓄積される前記電荷に関しての蓄積である、請求項15に記載の集積回路イメージセンサ。 【請求項18】

前記第1のゲート要素と前記第2のゲート要素との間隔は、前記集積回路イメージセン サの製造に利用される製造プロセス下で隣接するトランジスタのゲート端子間にソース/ ドレインインプラントを実装するために指定される最小距離よりも小さい、請求項13に 記載の集積回路イメージセンサ。

【請求項19】

感光素子と、基板内に配置されるフローティング拡散とを有するピクセルアレイ内の動 作方法であって、

入射光に応答して、前記感光素子内に電荷を蓄積することと、

前記感光素子と前記フローティング拡散との間の前記基板の電荷移動領域にわたってシ リアルに配置される各ゲート要素で、行制御信号及び列制御信号を同時にアサートするこ とであって、それにより、前記感光素子から前記フローティング拡散に前記基板の前記電 荷移動領域を通して電荷キャリアを伝導させることができ、前記行制御信号は、前記ピク セルアレイ内の行方向に延出する行線で伝達され、及び前記列制御信号は、前記ピクセル アレイ内の列方向に延出する列線で伝達される、同時にアサートすることと、

を含む、方法。

【請求項20】

前記行制御信号及び前記列制御信号を同時にアサートすることは、

前記電荷が前記感光素子内に蓄積される露光間隔後、第1の間隔中、前記行制御信号及 ³⁰ び前記列制御信号を同時にアサートすること、及び、

前記第1の間隔中に前記基板の前記電荷移動領域を通して伝導される前記電荷キャリアの数量が、前記感光素子内に蓄積された電荷が第1の閾値を超えることを示す場合、第2 の間隔中、前記行制御信号及び前記列制御信号を同時にアサートすることであって、それ により、更なる電荷キャリアを前記基板の前記電荷移動領域を通して伝導できるようにす るとともに、前記露光間隔中、前記感光素子の前記1つ内に蓄積される電荷のレベルに対 応する読み出し信号の生成をイネーブルする、同時にアサートすること、

を含む、請求項19に記載の方法。

【請求項21】

前記第1の間隔中、前記行制御信号及び前記列制御信号を同時にアサートすることは、前記行制御信号及び前記列制御信号のうちの少なくとも一方を、前記行制御信号及び前記列制御信号のうちの前記少なくとも一方が前記第2の間隔中にアサートされる完全電位よりも低い部分電位でアサートすることを含む、請求項20に記載の方法。

【請求項22】

前記第1の間隔中、前記行制御信号及び前記列制御信号を同時にアサートすることは、 前記行制御信号及び前記列制御信号のうちの少なくとも一方を、前記行制御信号及び前記 列制御信号のうちの前記少なくとも一方が前記第2の間隔中にアサートされる全持続時間 よりも短い部分持続時間にわたり、アサートすることを含む、請求項20に記載の方法。 【発明の詳細な説明】 【技術分野】 40

10

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

技術分野

本開示は、電子イメージセンサの分野に関し、より詳細には、そのようなイメージセン サで使用されるサンプリングアーキテクチャに関する。

【背景技術】

- [0002]
- 背 景

CMOS又はCCDセンサ等のデジタルイメージセンサは、それぞれが、フォトセンサ に入射する光子(「捕捉光」)を電荷に変換するように構成される複数の感光素子(「フ 10 ォトセンサ」)を含む。次に、電荷は、各フォトセンサによって捕捉された光を表すイメ ージデータに変換することができる。イメージデータは、捕捉光のデジタル表現を含み、 操作又は処理されて、閲覧装置に表示可能なデジタルイメージを生成し得る。イメージセ ンサは、光を電気信号(電荷、電圧、電流等)に変換するように構成される複数のピクセ ル領域(例えば、1つ又は複数のフォトセンサ及び付随する制御回路)に分割し得る物理 的表面を有する集積回路(「IC」)で実施される。便宜上、イメージセンサ内のピクセ ル領域は、イメージピクセル(「IP」)と呼ぶこともでき、ピクセル領域又はイメージ ピクセルの集まりは、イメージセンサ領域と呼ばれる。イメージセンサICは通常、イメ ージセンサ領域外のエリア、例えば、特定のタイプの制御回路、サンプリング回路、又は インタフェース回路も含む。大半のCMOSイメージセンサは、ピクセル電気信号をデジ タルイメージデータに変換するA/D(アナログ/デジタル)回路を含む。A/D回路は 、イメージセンサ領域内又は周辺に配置される1つ又は複数のADC(アナログ/デジタ ル変換器)であることができる。

20

[0003]

図面の簡単な説明

本明細書に開示される様々な実施形態は、添付図面の図に限定ではなく例として示され 、同様の参照符号は同様の要素を指す。

【図面の簡単な説明】

 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$

【図1】一実施形態によるイメージセンサの一部の断面を示す。

30 【図2】例えば、図1のレイアウトで有用な一実施形態による、複数のピクセル信号閾値 を有するアナログピクセルイメージセンサの部分アレイ回路を示す。

【図3】例えば、図1及び図2の実施形態との併用に有用な一実施形態による、ピクセル 信号をマルチビットデジタル変換に変換するように構成されるイメージセンサ読み出し回 路の一例を示す。

【図4】例えば、図1の断面並びに図2及び図3を使用する一実施形態による、マルチビ ットアーキテクチャを有するイメージセンサシステムの回路ブロック図実施形態の一例を 示す。

【図5】例えば、図1の断面並びに図2及び図3の回路を使用する一実施形態による、Ⅰ P アレイの周辺に配置される読み出し回路アレイを有するイメージセンサシステムアーキ テクチャの回路ブロック図の別の例を示す。

40

【図6a】例えば、図2のアレイ回路を使用する一実施形態による、図4及び図5への代 替の2層イメージセンサシステムアーキテクチャの一例でのピクセルアレイICの上面図 を示す。

【図6b】例えば、図3の読み出し回路を使用する一実施形態による、図4及び図5への 代替の2層イメージセンサシステムアーキテクチャの一例でのプリプロセッサICの上面 図を示す。

【図6c】一実施形態による、 2 層イメージセンサシステムアーキテクチャの一例での図 6 a のピクセルアレイIC及び図6bのプリプロセッサICの部分断面を示す。 【図7】一実施形態による、図3の読み出し回路等のイメージセンサ読み出し回路の動作 を示す。

【図8】本明細書に記載されるシステムとの併用に有用な一実施形態によるイメージ捕捉 システムでのデータフローを示す。 【図9】一実施形態による、図3の読み出し回路等のイメージセンサ読み出し回路により 使用される様々な時間サンプリングポリシーを示す。 【図10】相関二重サンプリングを併せて、非破壊的閾値超え検出動作が実行されて、条 件付きリセット動作を可能にする変更4トランジスタピクセルの一実施形態を示す。 【図11】図10のプログレッシブ読み出しピクセル内の例示的なピクセルサイクルを示 すタイミング図である。 【図12】対応する概略断面図が下にある図10のフォトダイオード、移動ゲート、及び フローティング拡散の例示的な静電電位図を示す。 【図13】対応する概略断面図が下にある図10のフォトダイオード、移動ゲート、及び フローティング拡散の例示的な静電電位図を示す。 【図14】プログレッシブ読み出しピクセルアレイを有するイメージセンサ300の一実 施形態を示す。 【 図 1 5 A 】図 1 0 ~ 図 1 4 を参照して説明したプログレッシブ読み出しピクセルと組み 合わせて利用し得る代替の列読み出し回路実施形態を示す。 【図15B】図10~図14を参照して説明したプログレッシブ読み出しピクセルと組み 合わせて利用し得る代替の列読み出し回路実施形態を示す。 【図15C】図10~図14を参照して説明したプログレッシブ読み出しピクセルと組み 合わせて利用し得る代替の列読み出し回路実施形態を示す。 【図16】図10~図14の実施形態において開示される行及び列移動ゲート制御線が、 追加のアレイを横切る制御線を必要とせずに、複数のデシメーションモードを可能にする ように適用し得る、クワッドピクセル共有フローティング拡散イメージセンサアーキテク チャを示す。 【図17】図16に示されるクワッドピクセルアーキテクチャの例示的な物理的レイアウ トを示す。 【図18A】図16及び図17のクワッドピクセルアーキテクチャに関して利用し得るカ ラーフィルタアレイ(CFA)パターンを示す。 【図18B】図16及び図17のクワッドピクセルアーキテクチャに関して利用し得るカ ラーフィルタアレイ(CFA)パターンを示す。 【図19】図16に示される2×2クワッドピクセル構成を含むイメージセンサ内の全解 像度(非ビニング)モードピクセル読み出し動作の例示的なフェーズを示すタイミング図 を提示する。 【図20】図16に示される2×2クワッドピクセル構成を含むイメージセンサ内のビニ ングモードピクセル読み出し動作の例示的なフェーズを示すタイミング図を提示する。 【図21】カラーフィルタアレイと併せた4×1クワッドピクセルブロックの集まりに関 して実行し得る代替のビニング戦略を示す。 【図22】4×1クワッドピクセルブロックの選択された列から読み出されたアナログ信 号の電圧ビニングを可能にするために適用し得る列相互接続アーキテクチャを示す。 【図23】図21及び図22の4×1クワッドピクセルアーキテクチャ内のビニングモー ド読み出し動作の例示的なタイミング図を示す。 【図24】図21~図23を参照して説明されたデシメーション(ビニング)モードで動 作可能な4x1クワッドピクセルブロックのアレイを有するイメージセンサのより詳細な 実施形態を示す。 【図25A】ピクセル列内の高利得部分読み出し及び略1利得全読み出しを行うために使 用し得る利得選択可能(又はマルチ利得)読み出し回路の一実施形態を示す。 【 図 2 5 B 】ピクセル列内の高利得部分読み出し及び略 1 利得全読み出しを行うために使 用し得る利得選択可能(又はマルチ利得)読み出し回路の一実施形態を示す。 【 図 2 5 C 】ピクセル列内の高利得部分読み出し及び略 1 利得全読み出しを行うために使 用し得る利得選択可能(又はマルチ利得)読み出し回路の一実施形態を示す。

50

40

10

20

【図26】図25Aのマルチ利得アーキテクチャ内のハードリセット、集積、部分読み出し、及び(条件付き)全読み出し動作中に共通ソース利得構成及びソース - フォロワ利得構成を交互に適用することを示す例示的なタイミング図を提示する。

【図27】ピクセル列内で高利得部分読み出し及び略1利得全読み出しを行うために使用 し得る利得選択可能(又はマルチ利得)読み出し回路の代替の実施形態を示す。

【図28】上部読み出し回路と下部読み出し回路との間に配置されるピクセルアレイを有 するイメージセンサの一実施形態を示す。

【図29】イメージプロセッサ、メモリ、及びディスプレイと一緒に条件付きリセットイ メージセンサを有するイメージングシステムの一実施形態を示す。

【図30】イメージ処理動作と組み合わせた図29のイメージングシステム内で実行し得 10 る例示的な動作シーケンスを示す。

【図31】図10の条件付きリセットピクセルの実施形態と「スプリットゲート」ピクセルの実施形態とを対比する。

【図32】図31のスプリットゲートピクセル内の例示的なピクセルサイクル(リセット/電荷集積/読み出し)を示すタイミング図である。

【図33】各事例での静電電位図を示し、光検出器、二重制御移動ゲート、及びフローティング拡散の概略断面図が下にある、図31のスプリットゲートピクセルの例示的な低光 及び高光動作を示す。

【図34】図31のスプリットゲートピクセル内の代替の閾値超え検出動作を示す。

- 【図35】図31に示される二重制御ゲートの例示的な一実装形態を示す。
- 【図36】図31の二重制御ゲート構造を実施する代替の方法を示す。

【図37】行及び列移動ゲート制御線対が、4つのスプリットゲートピクセルのそれぞれ 内の二重ゲート構造体に結合される、クワッドピクセル共有フローティング拡散イメージ センサアーキテクチャを示す。

【図38】各二重制御ゲート構造体を介して中央に配置されたフローティング拡散の周囲 に切り替え可能に結合される4つのフォトダイオードを示す、図37のクワッドピクセル の例示的な物理的レイアウトを示す。

【図39】各二重制御ゲート構造体を介して中央に配置されたフローティング拡散の周囲 に切り替え可能に結合される4つのフォトダイオードを示す、図37のクワッドピクセル の例示的な物理的レイアウトを示す。

【図40】専用行移動ゲート(TGr)線を有さない代替の実施形態によるスプリットゲートピクセルアーキテクチャを示す。

【図41】専用行移動ゲート(TGr)線を有さない代替の実施形態によるスプリットゲ ートピクセルアーキテクチャに対応するタイミング図を示す。

【図42A】二重制御ゲートのゲート要素がダイオードのpドープ領域及びnドープ領域のそれぞれによって形成される代替の二重制御ゲート構成を示す。

【図42B】二重制御ゲートのゲート要素が、共有nドープ領域を有する背向ダイオードの各pドープ領域によって形成される別の代替の二重制御ゲート構成を示す。

【図 4 3 】例えば、図 2 1 を参照して上述したようなビニングモード又は独立ピクセルモードで動作し得るスプリットピクセルの 4 × 1 ブロック(クワッド、スプリットピクセル ブロック)を示す。

【発明を実施するための形態】

【 0 0 0 5 】

詳細な説明

幾つかのイメージセンサでは、光子応答を表す電気情報及びピクセル領域に光が入射す ることから生じる電気情報(本明細書では「ピクセル信号」と呼ばれる)は、読み出し回 路によってデジタルイメージデータ値に変換される。読み出し回路は、イメージセンサ内 にあってもよく、又はイメージセンサ外部に配置されてもよい。幾つかの手法では、読み 出し回路は、読み出し回路に隣接するか、又は近傍の1つ又は複数のピクセル領域によっ て使用されるために、イメージセンサ内に配置することができる。イメージセンサ外部に 40

30

配置される読み出し回路では、読み出し回路に関連付けられた1つ又は複数のピクセル領 域のピクセル信号は、ピクセル領域から読み出し回路に転送することができる。 【0006】

各読み出し回路は、ピクセル領域をサンプリングし、サンプリングされたピクセル領域 からピクセル信号を受信し、ピクセル信号をピクセル信号のマルチビットデジタル値表現 に変換する。ピクセル信号又はピクセル信号のデジタル値表現がサンプリング閾値を超え る場合、そのピクセル信号に関連付けられたピクセル領域に記憶されたピクセル信号は、 リセットされる(例えば、ピクセル領域に関連付けられた感光素子をリセットすることに より)。ピクセル信号又はデジタル値がサンプリング閾値を超えない場合、そのピクセル 領域に記憶されたピクセル信号はリセットされない。ピクセル領域のサンプリング及びピ クセル信号がサンプリング閾値を超える場合のみのピクセル領域でのピクセル信号のリセ ットは、本明細書では、「条件付きリセットを用いた非破壊的サンプリング」と呼ばれる

[0007]

イメージセンサ概説

図1は、一実施形態において有用なイメージセンサ25の部分断面を示す。イメージセンサ25では、マイクロレンズアレイ10及びカラーフィルタアレイ12(カラーイメージングに有用)を透過した光は、イメージセンサのシリコン部20に入射する。マイクロレンズ(又は他の集光光学系)及びカラーフィルタの使用は、任意選択的であり、ここでは、単に例示を目的として示されている。シリコン20は、シリコンによって吸収された光子によって生成される電荷を収集するフォトダイオード(図示せず)と、フォトダイオードを動作させるアクセストランジスタ(これも図示せず)とを含む。ピクセルアレイIC配線14は、アレイ内の信号及び供給電圧のルーティングに使用される接続を提供する。示されるように、イメージセンサ25は、光が配線層及び一次能動回路形成とは逆の集積回路の側からシリコンに入るであるため、背面照射型(BSI)センサである。任意選択的に、ピクセルアレイIC配線14は、前面照射(FSI)の場合、カラーフィルタアレイ12とシリコン20(一次能動回路形成は図1において向けられるようにシリコンの「上」内にある状態で)との間に構成することができる。

イメージセンサ25は、複数のIP(「イメージピクセル」)を含み、IP1~IP3 が示され、IPに、マイクレンズアレイ10のレンズによって収集された光がそれぞれ入 射する。各IPは、シリコン20内に埋め込まれた1つ又は複数のフォトダイオードを含 む。シリコン20に入った少なくとも幾つかの光子は、シリコン内で電子 - 正孔対に変換 され、結果として生じる電子(又は代替の実施形態では正孔)がIPによって収集される 。本明細書での説明は、簡潔にするために、このプロセスを、IPによるイメージデータ への光の変換と呼ぶ。イメージセンサの各IPは、イメージセンサの表面エリアの一部を 表し、イメージセンサのIPは、列及び行の様々なアレイに編成し得る。CMOS又はC CDイメージピクセル技術では、各IP(例えば、各フォトセンサ)は、IPに入射した 光を電荷に変換し、電荷を電圧又は電流に変換するように較正される読み出し回路を含む 。一実施形態では、イメージセンサの各IPによって捕捉された光は、関連付けられたデ ジタルイメージのイメージデータの1ピクセルを表すが、他の実施形態では、複数のIP からのイメージデータが結合されて、より少数(1つ又は複数)のピクセルを表す(ダウ ンスケーリング)。

【 0 0 0 9 】

イメージセンサ25は、IPアレイ外部に構成要素を含み得る。同様に、IPアレイの 部分は、光を電荷に変換しない構成要素を含み得る。全体としてIPによって定義される 領域はイメージセンサ領域と呼ばれる。本明細書に記載されるように、イメージセンサは 、増幅器、アナログ / デジタル変換器(「ADC」)、コンパレータ、コントローラ、カ ウンタ、蓄積器、レジスタ、トランジスタ、フォトダイオード等を含み得る。異なるアー キテクチャでは、これらの構成要素の幾つかは、イメージセンサ領域内又は外に配置し得 10

20

、 幾つかの構成要素は、付随する集積回路に配置し得る。これらの実施形態では、レンズ (マイクロレンズアレイ10のレンズ等)は、例えば、増幅器、コンパレータ、コントロ ーラ、及び他の構成要素ではなくIP内の実際の感光素子に光を向けるように構成し得る

[0010]

上述したように、イメージセンサは、複数のIPのアレイを含み得る。各IPは、光(例えば、1つ又は複数の光子)に応答して、対応する電荷を捕捉して蓄える。一実施形態 では、IPをサンプリングするに当たり、IPに蓄えられた電荷のピクセル信号表現がサ ンプリング閾値を超える場合、ピクセル信号は、ピクセル信号を表すデジタル値に変換さ れ、IPに蓄えられた電荷はリセットされる。代替的には、IPをサンプリングするに当 たり、IPに蓄えられた電荷のピクセル信号表現は、ピクセル信号のデジタル値表現に変 換され、デジタル値がサンプリング閾値を超える場合、IPに蓄えられた電荷はリセット される。他の実施形態では、アナログ / デジタル変換が開始され、閾値を超えるか否かを 判断するのに十分な変換が完了した場合、変換を続けるか否かが判断される。例えば、連 続近似レジスタ(「SAR」) ADCでは、閾値が最上位ビットパターンに等しい場合、 パターンが分解されるとすぐに、変換を続け、ピクセルのリセットを実行するか、それと も変換を止めるかを判断することができる。ピクセル信号又はピクセル信号のデジタル値 表現がサンプリング閾値を超えるか否かの判断は、ピクセル信号又はデジタル値をサンプ リング閾値と比較するように構成されるコンパレータの使用を通して行うことができる。 【0011】

図2は、一実施形態による、複数のピクセル信号閾値を有するアナログピクセルイメージセンサを示す。図2のイメージセンサはCMOSセンサであり、IPアレイ40を含む。IPアレイは、任意の数の列及び行を含むことができ、列及び行毎に任意の数のIPがある。IPアレイ内の完全又は部分IP列の列表現であるIP列50が、図2において強調表示されている。IP列50は、列線55を介して通信可能に結合される複数のIPを含む。IPアレイ内のIPのIP表現であるIP60が、図2において強調表示されている。

[0012]

IP60は、フォトダイオードを露光への準備としてプレチャージし、露光後にサンプ リングできるようにする制御要素と共にフォトダイオード65を含む。動作に際して、ト ランジスタ70はオンに切り換えられて、フォトダイオードの陰極を電圧源に結合し、し たがって、フォトダイオードの陰極をプレチャージ電圧に「プレチャージ」する。トラン ジスタ70は、露光間隔の開始時又は露光間隔の開始前にオフに切り換えられる。トラン ジスタ70がオフになった状態で、陰極電圧は、光子の衝突に応答して増分的に放電し、 検出される光の量に比例してフォトダイオード電位V_{DET}を下げる。露光間隔の終わり で、アクセストランジスタ72はオンに切り換えられて、フォロワ - トランジスタ74を 介してフォトダイオード電位の信号表現をピクセル信号80として列線55に増幅 / 駆動 できるようにする。

【0013】

 ADC85は、列線55を介してIP列50に通信可能に結合される。図2の実施形態
 40

 では、ADCはピクセルアレイ40の縁部に配置され、IPアレイが配置されるイメージ
 センサ内又は外に配置し得る。ADCは、ピクセル信号80(アナログフォトダイオード

 電位の表現)をIP60から受信する。ADCは、ピクセル信号をデジタル化して、ピク
 セル信号の3ビットデジタル値(「Pix[2:0]」)表現を生成する。ADCは7つ

 のピクセル閾値、閾値1~閾値7(本明細書では、「V_{T1} ~ V_{T7}」と呼ばれる)を含
 む。ピクセル信号の大きさがV_{pr}。未満であるが、V_{T1}よりも大きい場合、ADCは

 ピクセル信号をデジタル値「000」に変換する。V_{T1}未満であるが、V_{T2}よりも大
 きいピクセル信号はデジタル値「001」に変換され、V_{T2}とV_{T3}との間のピクセル

 信号は「010」に変換され、「111」に変換されるV_{T7}未満のピクセル信号まで以
 下同様である。

20



[0014]

図 2 の実施形態では、連続ピクセル閾値間の電位差は概ね同じ(例えば、 V_{T3} - V_T 4 V_{T5} - V_{T6})である。換言すれば、ピクセル閾値は、 V_{T1}とV_{T7}との間で線 形分布する。更に、図 2 の実施形態では、 V_{pre}とV_{T1}との間の電位差は、連続ピク セル閾値間の電位差よりも大きい(例えば、 V_{pre} - V_{T1} > V_{T3} - V_{T4})が、他 の実施形態では、全てのステップは等しい。 V_{pre} - V_{T1} > V_{T3} - V_{T4}であるよ うな V_{T1}の選択は、 I Pをサンプリングする際、例えば、暗騒音の影響を低減する。図 2 の実施形態での V_{T7}とV_{f1}。。rとの間の電位差も、連続ピクセル閾値間の電位差 よりも大きくすることができる(例えば、 V_{T7} - V_{f1}。。r > V_{T3} - V_{T4})。最 後に、線形閾値間隔の代わりに、所与の実施形態は、閾値を指数的に離間することができ 、例えば、各閾値間隔は1つ下の閾値間隔の2倍である。複数のADCサンプルを蓄積し て、イメージを形成するシステムでは、指数的間隔は、蓄積前に線形値に変換される。 【0015】

V_f1 。。rは、フォトダイオード65の陰極電圧が、光子衝突に応答してもはや線形 に放電しないピクセル飽和閾値を表す。線形感度領域90内のピクセル信号の場合、デジ タル値へのピクセル信号の変換はグラフ95に示される。検出可能な光子衝突の最大数(すなわち、ピクセル飽和点)が、フォトダイオードのキャパシタンス、ひいてはその物理 的サイズに比例することに留意されたい。その結果、従来のセンサ設計では、フォトダイ オードフットプリントは、所与の用途で必要とされるダイナミックレンジによって決まり 、プロセスジオメトリの縮小に伴ってあまり小さくならない。

[0016]

イメージの捕捉中、一実施形態では、IPアレイ40内のIP列50及び他の各列内の 所与の1つ又は複数の行のIPが連続してサンプリングされ、それぞれに関連付けられた ピクセル信号は、各列に関連付けられた1つ又は複数のADCを使用してデジタル値に変 換される。ADCによって出力されるデジタル値は、蓄積され(幾つかの実施形態では、 後述するように条件付きで)、イメージ捕捉期間中に蓄えられる。図2に示される以外の タイプ及び構成のIPをイメージセンサシステムで使用することも可能である。例えば、 トランジスタ70、72、及び74とは異なる構成のトランジスタが使用可能である。更 に、1つのADC85が、IP列50と併せて図2に示されているが、他の実施形態では 、2つ以上のADCをIP列毎に使用することができ、異なるADCグループが、ADC 列のアレイ行の異なる部分にサービングする。ADC(読み出し回路の形態)及びIPの 追加の組合せが、更に詳細に後述される。最後に、ADCの出力(例えば、図2の実施形 態ではPix[2:0])は、任意のマルチビット長であることができる。 【0017】

マルチビットサンプリング及び条件付きリセットを用いるイメージセンサシステム 図3は、一実施形態による、ピクセル信号をマルチビットデジタル変換に変換するよう に構成されるイメージセンサ読み出し回路の一例を示す。図3の実施形態は、IP100 と、IPメモリ116と、ADC/コンパレータ回路112(以下、「ADC/コンパレ ータ」)及び加算器114を含む読み出し回路110とを示す。他の実施形態では、図3 のモジュールは追加、より少数、及び/又は異なる構成要素を含むことができることに留 意されたい。例えば、ADC/コンパレータは、別個の構成要素として実施することがで き、加算器は読み出し回路の外部に配置することができる。 【0018】

I P 1 0 0 は、イメージセンサ内の I P を表し、例えば、図 2 の I P 6 0 であることが できる。 I P 1 0 0 は、例えば、外部制御論理からの 1 つ又は複数の制御信号を受信する 。制御信号は、例えば、 I P を V p r e にリセットし、 I P の感光素子の露光をイネーブ ルし、 V p r e に相対して電荷を蓄えさせることにより、 I P がイメージ捕捉を開始でき るようにすることができる。同様に、制御信号は、例えば、イメージ捕捉期間が過ぎた後 、 I P の感光素子の露光をディセーブルすることにより、 I P がイメージ捕捉を終えられ 10



るようにすることができる。制御信号は、 I P によるピクセル信号の出力及び読み出し回 路によるピクセル信号のデジタル値表現へのピクセル信号の続く変換(本明細書では、「 I P のサンプリング」又は「ピクセル信号のサンプリング」と呼ばれる)をイネーブルす ることもできる。上述したように、ピクセル信号は、集積電荷の表現(例えば、ソースフ ォロワ電圧、増幅電圧、又は集積電荷に比例する成分を有する電流)であることができる

【0019】

IP100は、例えば、外部制御論理からリセット信号を受信する。リセット信号は、 例えば、イメージ捕捉期間の開始時にIPによって蓄えられた電荷を∨preにリセット する。IPは、ADC/コンパレータ112から条件付きリセット信号も受信する(幾つ かの回路では、条件付きリセット及び初期リセットは、共通の回路を使用して供給される)。条件付きリセット信号は、例えば、IPがサンプリングされたときにピクセル信号が サンプリング閾値を超えることに応答して、イメージ捕捉期間中にIPによって蓄えられ た電荷をリセットする。他の実施形態では、条件付きリセット信号が異なるエンティティ から受信されることに留意されたい。一実装形態では、ADC/コンパレータは、ピクセ ル信号がサンプリング閾値を超えると判断し得、外部制御論理が条件付きリセット信号を IPに出力できるようにし得、そのような実施形態では、リセット信号(行単位信号)及 び条件付きリセット信号(列単位信号)は、IPによって論理積がとられ、全てのリセッ トを開始することができる。簡潔にするために、残りの説明は、ADC/コンパレータが 条件付きリセット信号をIPに提供する実施形態に限定する。

【 0 0 2 0 】

読み出し回路110は、例えば、外部制御論理から、閾値信号、サンプル信号(又は「 サンプルイネーブル信号」)、比較信号(又は「比較イネーブル信号」)、残余信号(又 は「残余イネーブル信号」)、及びリセット信号を受信し、IP100からピクセル信号 を受信する。IP100に対応するIPメモリ要素116は、加算器114による読み出 し/書き込み及び外部読み出しにIPメモリ要素116を選ぶ読み出し信号を受信する。 ADC/コンパレータ112は、1つ又は複数のサンプル信号の受信に応答して、IP1 00をサンプリングする。イメージ捕捉中、 ADC / コンパレータは、 例えば、 周期的、 又は予め定義されるサンプリング間隔パターン(本明細書では「サンプリングポリシー」 と呼ぶ)に従って、様々なサンプリング間隔でサンプル信号を受信する。代替的には、A DC/コンパレータによって受信されるサンプル信号は、サンプリングポリシーを含むこ とができ、ADC / コンパレータは、サンプリングポリシーに基づいてIPをサンプリン グするように構成することができる。他の実施形態では、IPは、1つ又は複数のサンプ ル信号を受信し、受信したサンプリング信号に基づいてピクセル信号を出力する。更に他 の実施形態では、受信するサンプル信号から独立して、IPは定期的に若しくはサンプリ ングポリシーに従ってピクセル信号を出力するか、又はADC/コンパレータは、定期的 に又はサンプリングポリシーに従ってピクセル信号をサンプリングする。 ADC/コンパ レータは、IPからピクセル信号をサンプリングする前に、IPからピクセル信号を要求 することができる。

【0021】

IPのサンプリング中、ADC/コンパレータ112は、IPからピクセル信号を受信 し、ピクセル信号をピクセル信号のマルチビットデジタル値表現に変換する(任意選択的 に、幾つかの実施形態では、ピクセル信号がサンプリング閾値を超えることに基づいて) 。ピクセル信号がサンプリング閾値を超える場合、ADC/コンパレータは、条件付きリ セット信号を出力して、IPに蓄えられている電荷をリセットする。ピクセル信号がサン プリング閾値を超えない場合、ADC/コンパレータは、IPに蓄えられた電荷をリセッ トする条件付きリセット信号を出力しない。サンプリング閾値は、イメージ捕捉中に変更 することができ、閾値信号を介して受信することができるか、又は所与のイメージ捕捉中 、予め決定されるか、若しくはプリセットすることができる。1つのサンプリング閾値を 複数のイメージ捕捉中に使用することもでき、異なるサンプリング閾値を異なるイメージ 10

20



捕捉に使用することもでき、複数のサンプリング閾値を単一のイメージ捕捉中に使用する こともできる。一実施形態では、サンプリング閾値は、変化する光状況の検出に応答して 変更される(例えば、サンプリング閾値は、低光状況に応答して低減し、高光状況に応答 して増大することができる)。

(12)

【0022】

ー実施形態では、サンプリング閾値はアナログ信号閾値である。この実施形態では、A DC/コンパレータ112は、アナログコンパレータを含み、ピクセル信号をサンプリン グ閾値と比較して、ピクセル信号がサンプリング閾値を超えるか否かを判断する。ピクセ ル信号が、IP100によって蓄えられた電荷の電圧表現を含む場合、ピクセル信号がサ ンプリング閾値を下回るとき、サンプリング閾値を超える。図2の実施形態を一例として 使用すると、ADC/コンパレータのサンプリング閾値が閾値4である場合、ピクセル信 号が閾値4に関連付けられた電圧を下回る電圧を含むときのみ、ピクセル信号はサンプリ ング閾値を超えることになる。

【0023】

ー実施形態では、サンプリング閾値はデジタル信号閾値である。この実施形態では、A DC/コンパレータ112は、デジタルコンパレータを含み、まず、ピクセル信号をピク セル信号のデジタル値表現に変換する。次に、ADC/コンパレータは、デジタル値をサ ンプリング閾値と比較して、ピクセル信号がサンプリング閾値を超えるか否かを判断する 。図2の実施形態を一例として使用して、サンプリング閾値が「101」の場合、ADC /コンパレータがピクセル信号をデジタル値「001」(ピクセル信号が閾値1と閾値2 との間にあることを示す)に変換するとき、ピクセル信号はサンプリング閾値を超えず、 条件付きリセット信号は出力されない。しかし、ADC/コンパレータがピクセル信号を デジタル値「110」(ピクセル信号が閾値6と閾値7との間にあることを示す)に変換 する場合、ピクセル信号はサンプリング閾値を超え、条件付きリセット信号は出力される

[0024]

別の実施形態では、サンプリング閾値は、ピクセル信号の完全なデジタル変換前に評価 することができるデジタル信号閾値である。これは、幾つかの実施形態又は使用事例で有 利であることができ、不要なADC動作を回避することにより、ピクセルのより高速の条 件付きリセットが可能であり、且つ/又は電力を節減することが可能である。例えば、連 続近似レジスタADCを用いる場合、複数のクロックサイクルを使用して、ピクセル信号 のデジタル表現を解決する。第1のクロックサイクルは最上位ビットを解決し、第2のク ロックサイクルは次の最上位ビットを解決し、全てのビット位置が解決されるまで同様で ある。図2の実施形態を一例として使用して、サンプリング閾値が「100」である場合 、閾値が満たされるか否かの判断は、最初のSAR ADCクロックサイクル後に解決す ることができる。サンプリング閾値が「110」である場合、閾値が満たされるか否かの 判断は、第2のSAR ADCクロックサイクル後に解決することができる。ビット深度 が、例えば、6ビット又は8ビットである実施形態では、1つ又は2つの変換サイクル後 にリセット判断を行うことにより、時間/電力の大きな節減を生み出すことができ、これ は、0である1つ又は複数のLSBを有するサンプリング閾値を選択することによって実 現することができる。

【0025】

ー実施形態では、行単位比較信号が、各ADC/コンパレータ「比較」信号入力に供給 され、ADC/コンパレータに比較の実行に適切なクロックサイクルを通知する。比較信 号がアサートされる場合、比較は、アナログ/デジタル変換の現在状態に基づいて実行さ れる。閾値がADC/コンパレータ112の比較によって満たされる場合、条件付きリセ ット信号はIP100及び加算器114に対してアサートされ、SAR ADCはピクセ ル信号を引き続き変換する。閾値が満たされない場合、条件付きリセット信号はアサート されず、比較信号と併せて使用して、SAR ADCのクロック信号をゲーティングして 、変換を終了させることができる。 10

20

[0026]

ADC/コンパレータ112は、ADC/コンパレータによって受信されたピクセル信 号のデジタル値表現(本明細書では「デジタル変換」と呼ぶ)を加算器114に出力する 。 A D C / コンパ レータ 1 1 2 は、 デジタル 変 換 に 関 連 付 け ら れ た ピク セル 信 号 が サン プ リング閾値を超えることに応答して、デジタル変換を出力することができる。条件付きリ セット信号は、デジタル変換をロードし、IP100に対応するIPメモリ116のロケ ーション(この実施形態では、読み出し線のアドレス選択により複数のそのようなロケー ションから選択される)に追加することを加算器114に通知することのイネーブルとし て使用することができる。他の実施形態では、ADC/コンパレータは、デジタル変換に 関連付けられたピクセル信号がサンプリング閾値を超えるか否かに関係なく、IP100 の各サンプリング中にデジタル変換を出力する。これらの実施形態では、加算器は、サン プリング閾値を超えるピクセル信号に関連付けられたデジタル変換を蓄積し、サンプリン グ閾値を超えないピクセル信号に関連付けられたデジタル変換を無視するように構成する ことができる。代替的には、閾値が、例えば、図2における「001」に設定される場合 、加算器は、IP100が読み出される都度、デジタル変換をIPメモリ116に無条件 で加算することができ、それでもなお正確な結果を生成する。 [0027]

(13)

ー実施形態では、ADC/コンパレータ112は、残余信号アサートの受信(比較信号 がアサートされていない状態で)に応答してもデジタル変換を出力する。残余信号アサー トは、イメージ捕捉の終了に関連付けられ、デジタル変換に関連付けられたピクセル信号 がサンプリング閾値を超えるか否かに関係なく、ADC/コンパレータが全デジタル変換 を加算器114に出力できるようにし、条件付きリセットをアサートする。残余信号は、 IP100によって受信されるが、捕捉期間の終了時に閾値を超えない光に関連付けられ たイメージ情報の損失を回避することができる。受け取ったそのような光のピクセル信号 表現がサンプリング閾値を超えない場合、ADC/コンパレータは、ピクセル信号に関連 付けられたデジタル変換を出力しなくてもよく、IPによって蓄えられた電荷は条件付き リセット信号によってリセットされない(条件付きリセット信号は、残余信号のアサート によってもトリガーされる)。デジタル変換に関連付けられたピクセル信号がサンプリン グ閾値を超えるか否かに関係なく、ADC/コンパレータがデジタル変換を加算器に出力 する実施形態では、加算器は、残余信号を受信することができ、信号の受信に応答して、 捕捉期間の終了時に受信したピクセル信号に関連付けられたデジタル変換を蓄積するよう に構成することができる。

[0028]

加算器114は、捕捉期間中に受信されるデジタル変換を蓄積するように構成される。 上述したように、ADC/コンパレータ112が、デジタル変換に関連付けられたピクセ ル信号がサンプリング閾値を超える場合のみデジタル変換を出力する実施形態では、加算 器は、受信した全てのデジタル変換(残余信号の受信に応答して、ADC/コンパレータ によって出力される追加のデジタル変換を含む)をIPメモリ116に蓄積する。ADC /コンパレータが受信した各ピクセル信号に関連付けられたデジタル変換を出力する実施 形態では、加算器は、サンプリング閾値を超えるピクセル信号に関連付けられたデジタル 変換に、残余信号の受信に応答してADC/コンパレータによって出力されるデジタル変 換を加えたもののみをIPメモリ116に蓄積し、そのような実施形態は、ピクセル信号 がサンプリング閾値を超える場合及び残余信号が受信される場合を加算器が認識する必要 があり、簡潔にするために本明細書ではこれ以上考察しない。

【0029】

加算器114は、例えば、外部制御論理からリセット / 加算制御シグナリングを受信す る。リセット信号の受信(例えば、イメージ捕捉期間の開始時)に応答して、蓄積器は、 全てのゼロを選択されたIPメモリロケーション116に記憶し、受信したデジタル変換 の蓄積をイメージデータとして記憶する。加算器はリセット信号も受信し、受信したデジ タル変換の蓄積をリセットする。 10

[0030]

代替の実施形態では、加算器は、読み出し回路110の外部に配置される。例えば、A DC/コンパレータは、変換ストリームを、蓄積機能を供給する別個の回路へのデジタル チャネル(例えば、他のADCからの他の変換と多重化される)に出力することができる 。そのような場合、ADC/コンパレータは、0であることができる「変換なし」のシン ボルも出力しなければならない。1つの可能性は、デジタルチャネルインタフェース内の 回路(例えば、図4のPHY134)がデジタル変換を符号化して、帯域幅を低減するこ とである。一実施形態での「変換なし」は、「00」として出力され、上限超えのADC 変換は「01」として出力され、他の全てのADC変換は「1××××××」として出力 され、ここで、×はADC変換の解決ビットの1を表し、×位置の数はADCのビット深 度に等しい。

(14)

【0031】

ー実施形態では、IPは、同じ線上でピクセル信号を出力し、条件付きリセットを受信 するように構成される。この実施形態では、IP及びADC/コンパレータ112は代替 的に、共有線上でピクセル信号及び条件付きリセットを駆動する。例えば、IPは、サン プル期間の第1の期間中、共有線上にピクセル信号を出力することができ、サンプル期間 の第2の部分中、供給線上で条件付きリセットを受信することができる。最後に、ADC /コンパレータは、閾値信号、サンプル信号、及び残余信号を共有線上で受信することが できる。例えば、ADC/コンパレータは、イメージ捕捉の開始時に閾値信号を受信し、 イメージ捕捉期間全体を通してサンプル信号を受信し、イメージ捕捉期間の終了時に残余 信号を受信することができる。IPによって受信される残余信号が、蓄積器114によっ て受信されるものと同じリセット信号であることができ、共有線上で受信することができ ることにも留意されない。

[0 0 3 2]

図4は、一実施形態によるマルチビットアーキテクチャを有するイメージセンサシステムの一実施形態例を示す。図4のイメージセンサシステム120は、イメージセンサ領域125と、読み出し回路アレイ130と、制御論理132と、物理的シグナリングインタフェース134とを含む。他の実施形態では、イメージセンサシステムは、図4の実施形態に示されるよりも少数、追加、又は異なる構成要素を含み得る(例えば、回路は、集積されたメモリ116を有し得る)。図4に示されるイメージセンサシステムは、単一のICとして実施されてもよく、又は複数のICとして実施されてもよい(例えば、イメージセンサ領域及び読み出し回路アレイは別個のICに配置することができる)。更に、様々な構成要素(読み出し回路アレイ、制御論理、及び物理的シグナリングインタフェース等)は、イメージセンサ領域125内に集積することができる。

【0033】

例のために、イメージセンサシステム120及びイメージセンサシステムに通信可能に 結合されるホストIC(図4に示されず)は、カメラ(例えば、モバイル装置内の静止画 像又はビデオカメラ、コンパクトカメラ、デジタルSLRカメラ、スタンドアロン又はプ ラットフォーム集積ウェブカム、高精細ビデオカメラ、セキュリティカメラ、自動車カメ ラ等)内に一次イメージ取得構成要素を形成すると仮定される。イメージセンサIC及び ホストICは、より一般的には単独で、又は計測機器、医療機器、ゲームシステム、又は 他の消費者電子装置、軍用及び商用イメージングシステム、輸送関連システム、スペース ベースのイメージングシステム等を含むが、これらに限定されない略あらゆるイメージン グシステム又は装置内の同様若しくは異なるイメージング構成要素と共に配備することが できる。イメージセンサシステムの動作は一般に、IPの露光、露光の結果として蓄えら れた電荷のイメージデータへの変換、及びイメージデータの記憶媒体への出力を通しての イメージ又はフレームの捕捉を含む。

イメージセンサ領域125は、N行(0~N-1とインデックス付けられる)及びM列 (0~M-1とインデックス付けられる)を含むIPアレイ127を含む。物理的シグナ

10

リングインタフェース134は、ホストIC(例えば、汎用又は専用プロセッサ、特定用 途向け集積回路(ASIC)、又はイメージセンサICを制御するように構成される任意 の他の制御構成要素)からコマンド及び構成情報を受信するように構成されるとともに、 受信したコマンド及び構成情報を制御論理132に提供するように構成される。物理的シ グナリングインタフェースは、読み出し回路アレイ130からイメージデータを受信し、 受信したイメージデータをホストICに出力するようにも構成される。 【0035】

制御論理132は、物理的シグナリングインタフェース134からコマンド及び構成情報を受信するように構成されるとともに、イメージセンサシステム120の動作及び機能を操作するように構成される信号を送信するように構成される。例えば、イメージ又はフレームを捕捉するコマンドの受信に応答して、制御論理は、一連の露光信号(IPをリセットさせるように構成される)及びサンプル信号(読み出し回路アレイ130内の読み出し回路にIPアレイ127内のIPからピクセル信号をサンプリングさせるように構成される)を出力し得、イメージセンサシステムによるイメージ又はフレームの捕捉をイネーブルする。同様に、イメージセンサシステムを初期化又はリセットするコマンドの受信に応答して、制御論理は、IPアレイ内の各IPをリセットするように構成されるリセット信号を出力し得、各IPに蓄積された任意の電荷を無視させる。制御論理によって生成される制御信号は、サンプリングするIPアレイ内の特定のIPを識別し、IPに関連付けられたほうの他の機能を制御し得、又はイメージセンサ領域125の外部にあるものとして図4に示されているが、上述したように、制御論理の全て又は部分は、イメージセンサ領域内でローカルに実施し得る。

[0036]

制御論理132は、イメージセンサ領域125内の各IPに制御信号及びリセット信号を出力する。図4の実施形態に示されるように、イメージピクセル内の各IPであるIP [X][Y]は、行パラレルCntrl[X]信号(各IPの「行」選択制御信号に対応 する)及び行パラレルReset[X]信号を制御論理から受信して、IPをリセットし 、ここで、「X」及び「Y」は、イメージセンサ領域内のIPの座標を指す。任意の所与 のIPで受信される制御信号及びリセット信号はそれぞれ、図4の実施形態でインデック ス付けられるように1ビットのみであるが、インデックス付けが単に簡潔を目的として行 われ、これらの信号が、実際には任意の幅又は次元であり得ることを理解されたい。 【0037】

読 み 出 し 回 路 ア レ イ 1 3 0 は M 個 の 読 み 出 し 回 路 を 含 み 、 各 読 み 出 し 回 路 は 、 ピ ク セ ル 信号をIPアレイ127内のIPの列から受信するように構成される。他の実施形態では 、読み出し回路アレイは、図5a、図5b、及び図5cにおいて考察されるように、ピク セル信号を各IP列から受信するように構成される複数の読み出し回路を含むことができ ることに留意されたい。ピクセル信号バスは、IPアレイ内の各IP列内のIPを、読み 出し回路アレイ内のIP列に関連付けられた読み出し回路に結合する。各IPは、IPに よって生成されるピクセル信号をピクセル信号バスに出力するように構成され、各読み出 し回路は、読み出し回路に関連付けられたIP列内のIPからピクセル信号をサンプリン グするように構成される。例えば、読み出し回路0は、ピクセル信号バス0からピクセル 信号をサンプリングするように構成され、以下同様である。読み出し回路アレイ内の各読 み出し回路は、読み出し回路に関連付けられたIP列内のIPから繰り返しピクセル信号 をサンプリングすることができ(例えば、複数のパスにわたり連続したIPから順序通り にピクセル信号をサンプリングすることにより)、又は所定の非順次順に従ってピクセル 信号をサンプリングすることができる。一実施形態では、読み出し回路は、複数のピクセ ル信号を同時にサンプリングすることができる。図3及び図4の実施形態に示されていな いが、読み出し回路は、蓄積された値をイメージデータとして出力する前に、蓄積された デジタル値を記憶するように構成されるメモリを更に含むことができる。 [0038]

10

20

30

条件付きリセットバスは、IPアレイ127内の各IP列内のIPを各IP列に関連付 けられた読み出し回路に結合する。IP列内のIPからピクセル信号をサンプリングした 後、IP列に関連付けられた読み出し回路は、サンプリングされたピクセル信号がサンプ リング閾値を超える場合、条件付きリセット信号を生成する。例えば、IP列内のIPが 、IPを読み出し回路に結合するピクセル信号バスを介して、IP列に関連付けられた読 み出し回路にピクセル信号を出力する場合、且つ読み出し回路が、ピクセル信号がサンプ リング閾値を超えると判断する場合、読み出し回路は、読み出し回路をIPに結合する条 件付きリセットバスを介して条件付きリセット信号をIPに出力し、IPは、IPに蓄え られた電荷をリセットする。上述したように、ピクセル信号バス及び条件付きリセットバ スは、共有バスで実施することができ、Cntr1 [×]は、ピクセル信号を行×から共 有バスに出力できるようにし、Reset [×]は、共有バスから行×内のピクセルの条 件付きリセットを可能にするが、そのような実施形態については、簡潔にするために本明 細書においてこれ以上説明しない。

【0039】

制御論理132は、読み出し回路アレイ130内の読み出し回路の読み出し制御信号を 生成する。読み出し制御信号は、読み出し回路によるIPアレイ127内のIPからのピ クセル信号のサンプリング、サンプリングされたピクセル信号のデジタル値への変換、デ ジタル値の蓄積、蓄積されたデジタル値の出力、及び加算器のリセットを制御することが できる。読み出し制御信号は、図3に記載されるような読み出し回路アレイ内の各読み出 し回路の閾値信号、サンプル信号、比較信号、残余信号、読み出し信号、及び/又はリセ ット/加算信号を含むことができる。

[0040]

制御論理132は、イメージ捕捉期間にわたるイメージの捕捉をイネーブルする、読み 出し回路アレイ130の読み出し制御信号を生成するように構成される。イメージ捕捉期 間前又はイメージ捕捉期間中、特定のIPメモリロケーションの初回使用時、制御論理は 、各読み出し回路110の蓄積器にIPメモリロケーションをリセットさせるリセットを 生成することができる。イメージ捕捉期間の開始時、制御論理は、読み出し回路のそれぞ れの閾値信号を生成することができ、上述したように、閾値信号は、各読み出し回路によ って使用されて、閾値を決定し、この閾値は、ピクセル信号が、ピクセル値に関連付けら れたIPを条件付きでリセットし、ピクセル信号に関連付けられたデジタル値を蓄積する ために比較される。イメージ捕捉期間中、制御論理は、読み出し回路が、読み出し回路に 関連付けられたIPからピクセル信号をサンプリングできるようにするように構成される ー連のサンプル信号を生成することができる。一実施形態では、制御論理は、1つ又は複 数のサンプリングポリシーに従ってサンプル信号を生成する。サンプリングポリシーにつ いては更に詳細に後述する。イメージ捕捉期間の終了時、被制御論理は、ピクセル信号が サンプリング閾値を超えるか否かに関係なく、各読み出し回路がピクセル信号のデジタル 値表現を蓄積できるようにするように構成される残余信号を生成する。イメージ捕捉期間 後 、 制 御 論 理 は 、 各 読 み 出 し 回 路 が 、 関 連 付 け ら れ た サ ン プ リ ン グ 閾 値 を 超 え る サ ン プ リ ングピクセル信号の蓄積デジタル値をイメージデータとして出力できるようにするように 構成される読み出し信号を生成する。制御論理は、各イメージ捕捉期間後、各読み出し回 路内に蓄積されたデジタル値をリセットするリセット信号を生成することもできる。 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$

制御論理は、IP及び読み出し回路がイメージ捕捉を一時停止させ再開させるように構成される一時停止信号及び再開信号を生成するとともに、読み出し回路アレイ内のIP及び読み出し回路の機能を制御するために必要な任意の他の信号を生成するように構成することもできる。各読み出し回路で、読み出し回路によって出力されるイメージデータは、読み出し回路に関連付けられたIP列内の各IPによって捕捉された光のデジタル表現である。イメージデータは、物理的シグナリングインタフェースによって受信され、続けてホストICに出力される。 【0042】 10

20

30

図5は、一実施形態による、IPアレイの周辺に配置される読み出し回路アレイを有す るイメージセンサシステムアーキテクチャの一例を示す。図5のアーキテクチャでは、6 つの読み出し回路アレイ(140a、140b、140c、140d、140e、及び1 40f)が、IPアレイを含むイメージセンサ領域145の周囲に配置される。1つの読 み出し回路アレイ130がイメージセンサ領域125の1サイドに配置される図4の実施 形態とは異なり、図5の読み出し回路アレイ140は、イメージセンサ領域145の全て のサイドに配置される。読み出し回路アレイは、これもまたイメージセンサ領域を含むI C内に配置することもでき、又は1つ若しくは複数の別個のICに配置することもできる。 例えば、各読み出し回路アレイは、イメージセンサICの周辺に配置することもでき、 又はイメージセンサICに隣接して配置される専用読み出し回路アレイICに配置することもできる。

【0043】

前の図4の実施形態では、読み出し回路アレイ130内の各読み出し回路は、IPアレイ127内のIP列に結合される。図5の実施形態では、各読み出し回路アレイ140×は、イメージセンサ領域145の部分行及び部分列からの1組6個のIPに結合される。例えば、読み出し回路アレイ140×は1つ又は複数の読み出し回路を含む。一実施形態では、各読み出し回路アレイ140×は1つ又は複数の読み出し回路を含む。一実施形態では、各読み出し回路アレイは、6つの読み出し回路を含み、読み出し回路アレイ内の各読み出し回路は1つのIPに結合される。そのような実施形態では、各読み出し回路は、参数の行及び1つ又は複数の列を構成するIPのプロックによって共有される。制御論理は図5の実施形態に示されていないが、各読み出し回路アレイをユニバーサル制御論理に結合してもよく、又はそれぞれを専用制御論理に結合してもよい。更に、物理的シグナリングインタフェースへの共通バスを介してイメージデータを出力し得、又は各読み出し回路アレイに結合された専用物理的シグナリングインタフェースへの

[0044]

図6 a は、一実施形態による、2層イメージセンサシステムアーキテクチャの一例での ピクセルアレイICの上面図を示す。図6 a のピクセルアレイICは、IPアレイを囲む 周辺回路162を含む。IPアレイは、行制御回路164と、4つのIP行グループ(I P行グループ0~3)とを含む。各IP行グループは、アレイの幅であり、アレイ内の行 の1/4を含み、行制御回路は、IPの動作に必要な制御信号及びリセット信号を提供す る(例えば、IPをリセットにイネーブルさせ、読み出しに選択させるように構成される 信号及び本明細書に考察される任意の他の信号)。

【0045】

図6 b は、一実施形態による2層イメージセンサシステムアーキテクチャの一例でのピクセルアレイICの上面図を示す。図6 b のプリプロセッサICは、読み出し回路アレイを囲む周辺回路172を含む。読み出し回路アレイは、物理的シグナリングインタフェース175 (代替的に、ピクセルアレイIC160上にあってもよい)と、読み出し制御回路176と、4つの読み出し回路アレイ(読み出し回路アレイ0~3)と、付随するメモリグループ0A/B、1A/B、2A/B、及び3A/Bとを含む。各読み取り回路アレイは、関連付けられたメモリグループ内の対応する行に接続される1つ又は複数の読み出し回路(各IP列のADC、加算器、及びリセット論理を含む)を含む。特定のIP行が、ピクセルアレイICのIP行グループ内で選択される場合、対応するメモリグループ内の対応する行は、プリプロセッサIC上で選択される。

【0046】

図 6 c は、一実施形態による、 2 層イメージセンサシステムアーキテクチャの一例での 図 6 a のピクセルアレイIC及び図 6 b のプリプロセッサICの断面を示す。図 6 c の実 施形態では、ピクセルアレイIC160は、ピクセルアレイICの底面がプリプロセッサ 10

40

ICの上面に結合されるように、プリプロセッサIC170の上に配置される。マイクロ レンズアレイ180及びカラーフィルタアレイ182は、ピクセルアレイICの上に配置 される。ピクセルアレイIC及びプロセッサICは、ピクセルアレイIC配線184及び プリプロセッサIC配線186を介して結合される。ピクセルアレイICをプリプロセッ サICの上に配置することにより、ダイサイズ及び光を捕捉することができるイメージセ ンサシステム内の表面積の割合は増大する。例えば、IPアレイと、1つ又は複数の読み 出し回路アレイとを含む単層ICアーキテクチャでは、1つ又は複数の読み出し回路アレ イを含む単層ICの部分は、光を捕捉することができず、そのような実施形態は、単層I Cに入射する光の捕捉に使用されるシリコンダイの割合を低減する。これは、カメラモジ ュールフットプリントをレンズ及びイメージングアレイよりも大きくする必要があり、カ メラモジュールのコスト及びサイズを上げる。それとは対照的に、図6cの実施形態の上 層は、読み出し回路アレイを含まず、したがって、上部単層ICのダイサイズを概ねIP アレイのサイズに低減する。上層に入射した光はマイクロレンズアレイ及びカラーフィル タを透過し、IPアレイ内のIPによって捕捉され、捕捉された光を示す信号が、ピクセ ルアレイIC配線及びプリプロセッサIC配線を介して読み出し回路アレイによってサン プリングされる。

【0047】

図7は、一実施形態による、図3の読み出し回路等のイメージセンサ読み出し回路の動 作を示す。図7の実施形態例では、イメージは、16のサンプリング間隔の過程にわたっ て捕捉される。図7の実施形態例のADCは、ピクセル信号を5ビットデジタル値に変換 し、蓄積器は、イメージ捕捉期間中、5ビットデジタル値を9ビットデジタル値に蓄積す る。更に、図7の実施形態では、ADCは、IPによって検出された追加の各光子が、デ ジタル値を1だけ増大させるように、受信したピクセル信号を、ピクセル信号を表すデジ タル値に変換する。例えば、IPが、リセット後に5つの光子を検出する場合、IPによ って生成されるピクセル信号は、ADCによって値「00101」に変換される。他の実 施形態では、ADCが、IPによって検出される複数の追加の光子が、デジタル値を1だ け増大させるように、受信したピクセル信号を、ピクセル信号を表すデジタル値を1だ け増大させるように、受信したピクセル信号を、ピクセル信号を表すデジタル値に変換す

[0048]

イメージ捕捉期間(サンプリング間隔0)の開始時、読み出し回路のIPをリセットさ せ、露光を開始するように構成するよう構成される制御信号が受信される。図7の実施形 態では、「露光開始」制御信号は、IPに対応するメモリ要素に記憶された値もゼロにリ セットする。更に、閾値信号が受信されて、読み出し回路のサンプリング閾値を20光子 に等しいピクセル信号に設定する。

【0049】

第1のサンプリング間隔中、4個の光子がIPによって検出される。次に、IPは、4 個の光子の検出に応答して、IPと同等のもの内の感光素子によって収集された電荷を表 すピクセル信号を生成し、ADCは、このピクセル信号をデジタル値「00100」に変 換する。4個の検出光子は20光子のサンプリング間隔(「10100」)をトリガーし ないため、蓄積器はデジタル値「00100」を蓄積せず、IPによって蓄えられた電荷 は消散しない(IPはリセットされない)。なお、列「光子(検出 - 蓄積)」は、第1に 、特定のサンプリング間隔中、IPによって検出された光子の数を示し、第2に、IPの 最後の条件付きリセットから蓄積された光子の数を示す。

【0050】

サンプリング間隔2中、7個の追加の光子がIPによって検出される。IPによって蓄 えられた電荷は、サンプリング間隔1中に4個の光子の検出に応答して生成された電荷か ら、11個の蓄積光子(サンプリング間隔1中の4個の光子及びサンプリング間隔2中の 7個の光子)の検出に応答して生成される電荷に増大する。蓄えられた電荷に応答してI Pによって生成されるピクセル信号は、デジタル値「01011」に変換される。合計で 10

1 1 個の光子は、20光子というサンプリング閾値をトリガーしないため、蓄積器はデジ タル値「01011」を蓄積せず、IPはリセットされない。同様に、サンプリング間隔 3 中、2個の追加の光子がIPによって検出され、IPによって蓄えられる電荷は、13 個の蓄積光子(サンプリング間隔1中の4個の光子、サンプリング間隔2中の7個、及び サンプリング間隔3中の2個)の検出に応答して生成される電荷に増大する。この貯蔵電 荷の増大に応答してIPによって生成されるピクセル信号は、デジタル値「01101」 に変換される。蓄積された13個の光子は、20光子というサンプリング閾値をトリガー しないため、蓄積器はデジタル値「01101」を蓄積せず、IPはリセットされない。 【0051】

サンプリング間隔4中、11個の追加の光子がIPによって検出される。IPによって 蓄えられた電荷は、24個の蓄積光子(サンプリング間隔1中の4個の光子、サンプリン グ間隔2中の7個、サンプリング間隔3中の2個、及びサンプリング間隔4中の11個) の検出に等しい電荷に増大される。貯蔵電荷に応答してIPによって生成されるピクセル 信号は、デジタル値「11000」に変換される。蓄積された24個の光子は、20光子 というサンプリング閾値を超えるため、加算器はデジタル値「11000」をIPのメモ リ要素に蓄積し、IPはリセットされる。

【 0 0 5 2 】

サンプリング間隔 5 中に検出される1 4 個の光子は、2 0 というサンプリング間隔を超 えないため、ADCによって生成されるデジタル値「01110」は蓄積されず、IPは リセットされない。サンプリング間隔 6 中に検出される 8 個の光子により、IPによって 2 2 個の光子(サンプリング間隔 5 中の1 4 個及びサンプリング間隔 6 中の 8 個)が蓄積 検出されることになり、加算器はデジタル値を蓄積し(その結果、合計蓄積値は「000 101110」になる)、IPはリセットされる。

[0053]

このプロセスは、16のサンプリング間隔のそれぞれに対して繰り返される。サンプリング間隔10、14、及び15中にADCによって生成されるデジタル値は全て、20光子というサンプリング間隔を、IPによって検出される蓄積光子数が超えることに応答して、蓄積される。したがって、IPは、これらの間隔(サンプリング間隔11、15、及び16)に続くサンプリング間隔でリセットされる。サンプリング間隔16中、19個の光子がIPによって検出され、これは、20光子というサンプリング閾値を超えない。更に、サンプリング間隔16中、蓄積器にADCによって生成されたデジタル値(残余値190「10011」)を蓄積するように命令するように構成される残余信号が受信される。したがって、加算器は、値「10011」を、メモリ要素に保持されている蓄精値「0011110011」に蓄積して、イメージデータ195「010001110」を生成する。最後に、リセット信号が、サンプリング間隔16中に受信され、それにより、読み出し回路はイメージデータを出力することができ、イメージデータの出力に続き、ADCによって出力され、蓄積器に記憶された値がゼロにリセットされる。

【0054】

図8は、一実施形態によるイメージ捕捉システムでのピクセル情報フローを示す。イメージ捕捉期間の過程中、IP200は、光子を検出し、ピクセル信号202を読み出し回路に出力する。これに応答して、読み出し回路204は、受信したピクセル信号を受信ピクセル信号を示すデジタル値に変換し、サンプリング閾値を超えるピクセル信号に関連付けられた各デジタル値について、デジタル値を蓄積し、IPをリセットする。イメージ捕捉期間後、蓄積されたデジタル値はイメージデータ206として出力される。

事後処理モジュール208は、イメージデータ206を受信し、1つ又は複数の処理動 作をイメージデータに対して実行して、処理済みデータ210を生成する。一実施形態で は、応答関数を使用して、所望の応答に従ってイメージデータ206を変換することがで きる。例えば、イメージデータは、IPによって検出される光の強度に基づいて、線形関 数又は対数関数を用いて変換することができる。次に、処理済みデータは、続く検索及び 20

10

処理のためにメモリ212に記憶される。IP200は、読み出し回路204、事後処理 モジュール、及びメモリは、IC内に配置することもでき、又は別個の結合されたIC内 に配置することもできる。

【 0 0 5 6 】

図9は、一実施形態による、図3の読み出し回路等のイメージセンサ読み出し回路によって使用される様々な時間サンプリングポリシーを示す。図9の実施形態では、イメージは、16時間ユニットに等しいイメージ捕捉期間220にわたって捕捉される。示される 3つのサンプリングポリシーのそれぞれで、「×」は読み出し回路による所与のIPのサ ンプリングを示す。

【0057】

サンプリングポリシー1では、読み出し回路は、各16時間単位後にIPをサンプリン グする。サンプリングポリシー2では、読み出し回路は、各4時間単位後にIPをサンプ リングする。サンプリングポリシー2内の読み出し回路は、サンプリングポリシー1内の 読み出し回路よりも低頻度でIPをサンプリングするため、サンプリングポリシー2内の IPは、サンプリングポリシー1内のIPよりも飽和する可能性が高い。しかし、サンプ リングポリシー2(合計で4サンプル)の実施に必要なリソース(処理、帯域幅、及び電 力)は、サンプリングポリシー1(合計で16サンプル)の実施に必要なリソースよりも 低くし得、その理由は、サンプリングポリシー2内の読み出し回路が、サンプリングポリ シー1内の読み出し回路の頻度のわずか25%でIPをサンプリングするためである。 【0058】

サンプリングポリシー3では、読み出し回路は、時間単位1、2、4、8、及び16後 にIPをサンプリングする。サンプリングポリシー3のサンプリングの指数的間隔は、短 いサンプル間隔(例えば、時間単位0~時間単位1のサンプル間隔)及び長いサンプル間 隔(例えば、時間単位8~時間単位16のサンプル間隔)を提供する。短いサンプリング 間隔及び長いサンプリング間隔の両方が可能なことにより、サンプリングポリシー2と略 同程度の少数のサンプリングを用いて(サンプリングポリシー3での5サンプリング対サ ンプリングポリシー2での4サンプリング)サンプリングポリシー1のダイナミックレン ジが保たれる。図9に示されていない他のサンプリングポリシーも、本明細書に記載され るイメージセンサシステム内の読み出し回路によって実施することもできる。指数間隔の 全体長又は他のシーン若しくはユーザ依存要因に応じて、所望の電力、SNR、ダイナミ ックレンジ、又は他の性能パラメータを満たすように、異なるサンプリングポリシーを選 択することができる。

[0059]

非破壊的閾値監視を用いる高SNRイメージセンサ

図2に示される3トランジスタ(3T)ピクセルアーキテクチャは、多くの用途に適す るが、フォトダイオードとソースフォロワとの間(すなわち、感光素子65のノード「V _{D E T}」と要素 7 4 との間)に配置される「移動ゲート」を有する 4 トランジスタ(4 T)設計は、幾つかの利点を提供する。まず、フォトダイオードの電荷状態を妨げずに、ソ ースフォロワのゲートでのこの時点では分離されたフローティング拡散をリセットし得(例えば、V_{pp}に結合する)、それにより、相関付けられた二重サンプリング(CDS) 動作を可能にし、この動作では、フローティング拡散のノイズフロアは、電荷集積前にサ ンプリングされ、次に、フォトダイオード電位の続くサンプリングから減算され、ノイズ を相殺し、SNRを大幅に改善する。別の利点は、直観に反して、フォトダイオードとソ ースフォロワとの間の切り換え接続(すなわち、移動ゲートを介する)により、ソースフ ォロワ、リセットトランジスタ、及びアクセストランジスタを複数のフォトダイオードで 共有することができるため、よりコンパクトなピクセル設計である。例えば、共有ソース フォロワ、リセットトランジスタ、及びアクセストランジスタ(すなわち、4移動ゲート に、3つの共有トランジスタを足したもの)を有する4つ1組の「4T」ピクセルの実施 に必要なのは、7つのトランジスタのみであり、したがって、ピクセル毎に平均で1.7 5 トランジスタ(1.75T)がもたらされる。

10

20

[0060]

ピクセル読み出しに関して、3Tピクセルでのフォトダイオードとソースフォロワとの 間の直接接続により、進行中の光電荷集積を妨げずに、フォトダイオードの電荷状態を読 み出すことができる。この「非破壊的読み出し」能力は、上述した条件付きリセット動作 の状況で特に有利であり、その理由は、集積間隔に続き3Tピクセルをサンプリングし得 、次に、サンプリング動作により、電荷レベルが所定の閾値を下回るままであることが示 される場合、引き続き電荷集積を条件付きで許す(すなわち、リセットされない)ためで ある。これとは対照的に、4Tピクセル読み出しの一環としてフォトダイオードとフロー ティング拡散との間での電荷移動は、フォトダイオードの状態を妨げず、条件付きリセッ ト動作に問題を呈する。

(21)

【0061】

図10~図14に関連して後述する幾つかの実施形態では、変更された4Tピクセルア ーキテクチャは、リセット閾値をピクセルサンプル生成と切り離して、非破壊的(それも なおCDS)閾値超え判断を可能にするように動作する。すなわち、フォトダイオード内 に蓄積された正味レベルの電荷を読み出し(すなわち、ピクセルサンプリング動作)、そ の読み出しに基づいてフォトダイオードを条件付きでリセットする(すなわち、3Tピク セルサンプリング動作でのように)代わりに、予備閾値超えサンプリング動作が実行され て、フォトダイオード内の閾値超え状態の検出を可能にし、完全フォトダイオード読み出 し(すなわち、ピクセルサンプル生成)は、予備閾値超え検出結果に従って条件付きで実 行される。実際には、完全フォトダイオード読み出しから得られるピクセル値に従ってフ ォトダイオードを条件付きでリセットする代わりに、完全フォトダイオード読み出しは、 閾値を超えたか否かの予備の非破壊的判断の結果で条件付けられ、手法は、少なくとも一 実施形態では、条件付きリセット閾値をピクセル値生成から切り離すことによって可能に なる。

【0062】

図10は、本明細書では「プログレッシブ読み出しピクセル」と呼ばれる変更4Tピク セル250の一実施形態を示し、ここでは、非破壊的閾値超え検出動作が実行されて、相 関二重サンプリングと併せた条件付きリセット動作を可能にする。より完全に後述するよ うに、閾値超え検出は、フォトダイオード状態の制限付き読み出しを含み、制限付き読み 出しでは、閾値超え状況が示されると判断される場合、フォトダイオード状態のより完全 な読み出しをトリガーする。すなわち、ピクセル250は、制限付き閾値超え検出読み出 しから完全な読み出し(完全な読み出しは、閾値超え検出結果に従って条件付きである) にプログレッシブに読み出される。

[0063]

なお図10を参照すると、プログレッシブ読み出しピクセル250は、フォトダイオー ド260(又は任意の他の実施可能な感光素子)とフローティング拡散ノード262との 間に配置される移動ゲート251と、移動ゲート行線(TGr)と移動ゲート251との 間に結合される移動イネーブルトランジスタ253とを含む移動イネーブルトランジスタ 253のゲートは、移動ゲート列線(TGc)に結合され、したがって、TGcがアクテ ィブであるとき、TGr上の電位は、移動イネーブルトランジスタ253を介して移動ゲ ート251のゲートに印加され(任意のトランジスタ閾値を差し引いて)、したがって、 フォトダイオード260内に蓄積された電荷をフローティング拡散262に移動させ、ピ クセル読み出し回路によって検知できるようにする。より詳細には、フローティング拡散 262は、ソースフォロア255(増幅及び/又は電荷/電圧変換要素)のゲートに結合 され、ソースフォロア255はそれ自体、供給レール(この例ではV_{DD})と読み出し線 Voutとの間に結合されて、フローティング拡散電位を表す信号をピクセル外の読み出 し論理に出力できるようにする。

【0064】

示されるように、行選択トランジスタ257は、ソースフォロアと読み出し線との間に 結合されて、各ピクセル行による読み出し線への多重化アクセスを可能にする。すなわち

10

30

、行選択線(「RS」)は、各ピクセル行内の行選択トランジスタ257の制御入力に結合され、ワンホットベースで動作して、検知 / 読み出し動作のために一度に1つのピクセル行を選択する。リセットトランジスタ259もプログレッシブ読み出しピクセル内に提供されて、フローティング拡散を供給レールに切り替え可能に結合し、ひいてはリセットできるようにする(すなわち、リセットゲート線(RG)がアクティブであるとき)。フォトダイオード自体は、移動ゲート251(例えば、TGrがハイである間にTGcをアサートすることにより)及びリセットトランジスタ259を同時にオンに完全に切り換えることにより、又は単にフォトダイオードをリセット状態フローティング拡散に接続することにより、フローティング拡散と共にリセットし得る。

図11は、図10のプログレッシブ読み出しピクセル内の例示的なピクセルサイクルを 示すタイミング図である。示されるように、ピクセルサイクルは、実行される別個の動作 に対応する5つの間隔又はフェーズに分割され、最後の2つのフェーズでの最終的なプロ グレッシブ読み出しをもたらす。第1のフェーズ(フェーズ1)では、リセット動作が、 TGr線、TGC線、及びRG線上で論理ハイ信号を同時にアサートして、移動イネーブ ルトランジスタ253、移動ゲート251、及びリセットトランジスタ259をオンに切 り換え、それにより、移動ゲート251、フローティング拡散262、及びリセットトラ ンジスタ259を介してフォトダイオード260を供給レールに切り替え可能に結合する ことにより(示されるシーケンスは、無条件リセット(例えば、フレームの開始時に)で 開始することができ、前の条件付き読み出し/リセット動作から開始することもできる) 、フォトダイオード及びフローティング拡散内で実行される。リセット動作を行うために 、TGr信号及びRG信号(すなわち、同様の名称の信号線に適用される信号)はローに なり、それにより、移動ゲート251(及びリセットトランジスタ259)をオフに切り 換え、それにより、フォトダイオードは、次の(フェーズ2)において、入射光に応答し て電荷を蓄積(又は集積)できるようになる。最後に、図11に示されるリセット動作中 、行選択信号はハイになるが、これは単に、所与の行アドレスが行固有動作に関連して復 号化されるときは常に行選択信号をハイにする(例えば、所与の行に向けられたリセット 中、TGr信号及びRG信号をハイにする)実施固有の行デコーダの結果にすぎない。代 替の実施形態では、行デコーダは、図11において破線のRSパルスで示されるように、 リセット中、行選択信号のアサートを抑制する論理を含み得る。 [0066]

集積フェーズの終わりに、フローティング拡散はリセットされ(すなわち、RG信号を パルスして、フローティング拡散を供給レールに結合することにより)、次に、列読み出 し回路内のサンプルホールド要素によってサンプリングされる。リセット及びサンプル動 作(図11においてフェーズ3として示される)は、実際には、フローティング拡散のノ イズレベルをサンプリングし、リセット状態サンプルホールド信号(SHR)をパルスし て、読み出し線 Voutを介してフローティング拡散の状態を列読み出し回路内のサンプ ルホールド要素(例えば、スイッチアクセス容量要素)に伝達しながら、関心のあるピク セル行の行選択信号をアサートすることにより、示される実施形態において実行される。 【0067】

フェーズ3においてノイズサンプルを取得した後、閾値超え検出動作が、移動イネーブ ルトランジスタ253(すなわち、論理ハイTGc信号をアサートすることにより、しか し、この実施形態では、TGcは既にオンである)をオンに切り換えるのと同時に、TG r線を部分オン「閾値超え検出」電位VTG_{partia1}に上げることにより、フェー ズ4において実行される。図12及び図13にグラフで示されるこの動作により、VTG partia1は移動ゲート251に適用され、移動ゲートを「部分オン」状態(「TG 部分オン」)に切り換える。図12及び図13を参照すると、フォトダイオード260(この例では埋込みフォトダイオード)、移動ゲート251、及びフローティング拡散26 2の静電電位図は、対応する概略断面図の下に示される。なお、静電電位の図示のレベル は、実際又はシミュレートされる装置で生成されるレベルの正確な表現であることは意図 10

20

されず、むしろ、ピクセル読み出しフェーズの動作を示すための一般的な(又は概念的な)表現であることが意図される。 VTG_{partia1}を移動ゲート251に印加すると 、比較的浅いチャネル電位271が、フォトダイオード260とフローティング拡散26 2との間に形成される。図12の例では、閾値超え検出動作(フェーズ4)時にフォトダ イオード内に蓄積される電荷のレベルは、部分オン移動ゲートの浅いチャネル電位を介し てフローティング拡散に溢れる(すなわち、移動する)ために必要な閾値レベルまで上が らない。したがって、蓄積電荷レベルは、移動ゲート251の制御ノードへのVTGpa _{rtia1}の印加によって確立される溢れ閾値を超えないため、フォトダイオードからフ ローティング拡散への溢れはなく、代わりに、蓄積電荷はフォトダイオード内でそのまま である。これとは対照的に、図13の例では、より高いレベルの蓄積電荷は溢れ閾値を超 え、したがって、蓄積電荷の一部(すなわち、移動ゲート部分オン静電電位を上回る電荷 キャリアのサブセット)はフローティング拡散ノード262に溢れ、残留蓄積電荷は、2 72に示されるように、フォトダイオード内に残ったままである。 【0068】

図 1 1 、 図 1 2 、 及び図 1 3 をなお参照すると、 閾値 超え検出フェーズ 4 の終了前に、 フローティング拡散の電荷レベルはサンプリングされ(すなわち、信号SHSのアサート に応答して)、信号状態サンプルホールド要素内に保持され、条件付きリセット閾値に関 して評価される閾値テストサンプル - 信号状態サンプルと、前に取得したリセット 状態サンプルとの差 -- を生成する。一実施形態では、条件付きリセット閾値は、サ ンプリングノイズフロアの上であるが、浅い移動ゲートチャネルを介して極めて小さな電 荷溢れの検出を可能にするのに十分に低く設定されるか、又は設定にプログラムされるア ナログ閾値(例えば、比較/変換ストローブ信号のアサートに応答して、センスアンプに おいて閾値テストサンプルと比較される)である。代替的には、閾値テストサンプルは、 比較/変換信号のアサートに応答してデジタル化し得(例えば、最終化されたピクセルサ ンプル値の生成にも使用されるアナログ/デジタル変換器内)、次に、ここでも、ノイズ フロアの上であるが、僅かな電荷溢れの検出を可能にするのに十分に低く設定(又は設定 にプログラム)されるデジタル条件付きリセット閾値と比較し得る。何れの場合でも、閾 値テストサンプルにより、検出可能な溢れが発生していない(すなわち、閾値サンプル値 が条件付きリセット溢れ閾値未満である)ことが示される場合、フォトダイオードは、図 12に示される閾値未満状態であると見なされ、TGc線は、次の条件付き読み出しフェ ーズ(フェーズ5、最後のフェーズ)でローに保持されて、プログレッシブ読み出し動作 の残りの部分で移動ゲート251をディセーブルする - 実際には、フォトダイオード からのそれ以上の読み出しをディセーブルし、ひいては、少なくとも別のサンプリング間 隔にわたり、妨げなくフォトダイオードが電荷を引き続き集積できるようにする。これと は対照的に、閾値テストサンプルが溢れ事象(すなわち、条件付きリセット / 溢れ閾値よ りも大きい閾値テストサンプル)を示す場合、条件付き読み出し位相中、TGc線は、完 全オン「残り移動」電位VTGfui」のTGr線への印加と同時にパルスされ、それに より、完全深度移動ゲートチャネル(273)を介してフォトダイオード260内の電荷 の残り(すなわち、図13に示されるような電荷272)をフローティング拡散262に 移動できるようにし、したがって、フェーズ4での閾値超え移動とフェーズ5での残りの 移動との間で、フェーズ1でのハードリセット以来、フォトダイオード内に蓄積された電 荷は完全にフローティング拡散に移動し、フローティング拡散において、ピクセル読み出 し動作で検知し得る。示される実施形態では、ピクセル読み出し動作は、条件付き読み出 しフェーズ 5 中、 S H S 信号及び比較 / 変換ストローブを順にパルスすることによって行 われるが、それらのパルスの何れか一方又は両方は任意選択的に、閾値超えが検出されな い場合、抑制し得る。なお、フォトダイオードの条件付き読み出し(すなわち、TGrへ のVTG_{チ 山 1} 0 印加と併せて、TGcをパルスすることによって行われる)は効果的 に、フォトダイオードをリセットし(すなわち、全ての電荷をフローティング拡散に引き 出す)、その間、条件付き読み出しの抑制により、フォトダイオードの集積状態は妨げら れない状態を保つ。したがって、フェーズ5での条件付き読み出し動作の実行は、続くサ 10

20

30

ンプリング間隔(サブフレーム)での新しい集積の準備としてフォトダイオードを条件付きでリセットするか、又はフォトダイオードのリセットを控えて、続くサンプリング間隔 での累積集積を可能にする。したがって、何れの場合でも、新しい集積フェーズがフェー ズ5に続き、フェーズ2~5は、フレーム(又は露光)全体の各サブフレームに対して繰 り返され、それから、新しいフレームでハードリセットを繰り返す。フレーム境界を超え ての累積集積が許される他の実施形態では、ハードリセット動作を実行して、イメージセ ンサを初期化し、その後の中間時間期間を省き得る。

(24)

【0069】

図14は、イメージセンサ300の一実施形態を示し、イメージセンサ300は、プロ グレッシブ読み出しピクセルアレイ301と、シーケンシング論理303と、行デコーダ /ドライバ305と、列読み出し回路307とを有する。ピクセルアレイ301は、共有 要素ピクセルの4行及び2列を含むものとして示されるが、他の実施形態は、はるかに多 数の行及び列を含んで、例えば、マルチメガピクセル又はギガピクセルイメージセンサを 実施し得る。列読み出し回路307(読み出し回路の2列が示される)及び行デコーダ/ ドライバ305も同様に、ピクセルアレイ内のピクセル数に合うようにスケーリングし得 る。

[0070]

示される実施形態では、ピクセルアレイの各列は、共有要素ピクセルで埋められ、共有 要素ピクセルでは、4つ毎のピクセルがクワッドピクセルセル310を形成し、フォトダ イオード260(PD1~PD4)、移動ゲート251、及び移動イネーブルトランジス タ253のそれぞれを含むが、フローティング拡散ノード312、リセットトランジスタ 259、ソースフォロワ255、及び行選択トランジスタ257を共有する。この構成に より、ピクセル毎の平均トランジスタカウントは2.75であり(すなわち、11トラン ジスタ/4ピクセル)、したがって、比較的効率的な2.75Tピクセルイメージセンサ をもたらす。

[0071]

示されるように、行デコーダ/ドライバ305は、共有行選択信号(RS)及びリセッ トゲート信号(RG)をクワッドピクセルセル310の各行に出力し、独立行移動ゲート 制御信号(TGr1~TGr4)を各移動イネーブルトランジスタ253のドレイン端子 に出力する。行デコーダ/ドライバ305がアレイの行を通して増分的に順序付けられる (例えば、1行が順次読み出されるように、ピクセルアレイ301の行に関してリセット 動作、 集積動作、 及びプログレッシブ読み出し動作をパイプライン化する)―実施形態で は、行デコーダ/ドライバは、各行で適切な時間にRG信号、RS信号、及びTGr信号 をアサートする(例えば、シーケンシング論理303からの行クロックに関してそれらの 信号を合成する)論理を含み得る。代替的には、行デコーダ/ドライバ305は、RG信 号、RS信号、及びTGr信号の各信号又は任意の信号に対応する個々のタイミング信号 を受信し得、任意の個々のイネーブルパルスを、適切な時間に選択された行の対応するR G 線、 R S 線、又は T G r 線上に多重化する。一実施形態では、行デコーダ / ドライバは 、オンチップ又はオフチッププログラマブル電圧源309から、図11、図12、及び図 1 3 に 示 さ れ る オ フ 状 態 、 部 分 オ ン 状 態 、 及 び 完 全 オ ン 状 態 に 対 応 す る 移 動 ゲ ー ト 制 御 電 圧(すなわち、VTG_{off}、VTG_{partial}、VTG_{full})を受信し、決定 論的な時間に、例えば図11に示されるように、異なる制御電圧のそれぞれを所与の移動 ゲート行線に切り換え可能に結合する。代替の実施形態では、2つ以上の電圧源309を イメージセンサ300内に提供して、移動ゲート制御電圧をローカルに較正し、ひいては ピクセルアレイにわたる制御電圧及び/又は性能のばらつき(すなわち、非均一性)を 補償することが可能になる。

【 0 0 7 2 】

図14の実施形態をなお参照すると、列読み出し回路307は、読み出し回路315の バンクを含み、各読み出し回路315は、デジタル閾値コンパレータ及び比較的低いビッ ト深度のアナログ/デジタル変換器(例えば、4~10ビットADCであるが、より低い

20

10

又はより高いビット深度のADCを利用することも可能)を実施して、図11~図13に 関連して考察した閾値超え検出及び条件付きサンプリング動作をそれぞれ実行する。一実 装形態では、閾値コンパレータ及びADCは、別個の回路によって実施され、したがって 、ピクセルサンプル値は、閾値超え判断で適用される条件付きリセット閾値を無視して生 成し得る。この手法を通して、条件付きリセット閾値は、ADC変換で使用される参照信 号(「ADC Vref」)から切り離され、センサ動作中に動的に、又はセンサ動作前 に、条件付きリセット閾値及びADC参照電圧を独立して自在に調整できるようにし(例 えば、閾値参照生成器の再プログラミングを通して)、変化する動作状況又は最適未満イ メージング結果での較正及び / 又は補償を達成する。代替の実施形態では、閾値コンパレ ータは、ADCの一環として実施し得(例えば、条件付きリセット閾値として、デジタル りンプル値を解決することに関連して適用される参照を使用して)、よりコンパクトな回 路設計を通して列読み出し論理のフットプリントを潜在的に低減する。

示される実施形態では、シーケンシング論理は、列クロック、サンプルホールドストロ ーブ(A D C / 閾値コンパレータのフロントエンドでサンプルホールド要素内への信号記 憶をイネーブルように適用されるSHR、SHS)、及び比較/変換ストローブを列読み 出し論理に送り、例えば、図11に示される動作タイミングを可能にする。すなわち、閾 値超え検出フェーズ(すなわち、フェーズ3)中、所与のピクセル列の読み出し回路は、 TGC線をアサートし(又はアサートを維持し)(例えば、シーケンシング論理303及 び論理ORゲート316からのTGcEn信号のアサートに応答して)、したがって、行 デコーダ/ドライバが、所与のピクセル行のTGr線を部分オン電位(例えば、ピクセル 行の移動ゲートに印加されるVTG_{partia1})に切り換える場合、上述した閾値超 え検出動作の実行はイネーブルされる。したがって、各読み出し回路内の閾値コンパレー タは、閾値テストサンプル(所与のフォトダイオードの移動ゲートへのVTG。ar+; a)の印加に続き、共有フローティング拡散312の状態に従って生成される)の状態を 、 条 件 付 き リ セ ッ ト 閾 値 に 関 し て 評 価 し 、 バ イ ナ リ 閾 値 超 え 結 果 を 生 成 す る 。 閾 値 超 え 状 況が検出される場合、読み出し回路は、短い時間後に再びTGc信号をハイにし(すなわ ち、 完 全 オ ン T G r 電 位 (V T G _{f u 1 1})と 併 せ て 、 条 件 付 き 読 み 出 し 動 作 を 行 い 、 フ オトダイオード状態のVoutへの完全読み出しをイネーブルし、フォトダイオードをリ セットする)、比較/変換ストローブのアサートに応答して、アナログ/デジタル変換動 作を実行して、デジタル化ピクセルサンプルを生成する。

[0074]

読み出し回路

図 1 5 A ~ 図 1 5 C は、上述した例示的なプログレッシブ読み出しピクセルに関連して 利 用 し 得 る 代 替 の 列 読 み 出 し 回 路 実 施 形 態 を 示 す 。 図 1 5 A は 、 例 え ば 、 サン プ ル ホ ー ル ドバンク351と、アナログ / デジタル変換器(ADC)353と、センスアンプ355 と、ADCイネーブルゲート357とによって形成される列読み出し回路350を示す。 サンプルホールド(S/H)バンク351は、スイッチ要素及びアナログ記憶要素(例え ば、容量要素)を含み、選択されたピクセルのリセット状態及び信号状態(列「Vout 」線を介して送られる)を、リセット状態制御信号及び信号状態制御信号のアサートに応 答して、サンプリングして保持できるようにする。一実施形態では、ピクセルリセット状 態信号及び信号状態信号は、S/Hバンク351から別様に出力され(例えば、信号状態 - リセット状態)、したがって、センスアンプ355及びADC353が、可変(すなわ ち、ノイズの多い)リセットレベルよりも低いフローティング拡散の状態を反映する測定 信号を受信できるようにする。示される実施形態では、センスアンプ355及びADC3 53は、閾値超え検出及びADC動作にそれぞれ適用される別個の参照信号(「SA参照 」及び「ADC参照」)を受信する。より詳細には、比較ストローブ信号(「比較」)が パルスされる場合、閾値比較が、センスアンプ353内でトリガーされ、S/H信号出力 (ひいてはノイズ補正ピクセル信号状態)がセンスアンプ参照信号(すなわち、上述した ような溢れ閾値又は条件付きリセット閾値)を超えるか否かに従って、論理ハイ又はロー

10

20

比較結果を生成する。比較結果は、上述した条件付きリセット信号としてピクセル列にフ ィードバックされるとともに、論理ゲート357に供給されて、ADC353内のアナロ グ / デジタル変換動作を選択的にイネーブルする。すなわち、センスアンプ355が、閾 値超え状況を通知する(この例では、論理「1」比較結果)場合、次の変換ストローブパ ルス(「変換」)がイネーブルされて、論理ANDゲート357を通過して(すなわち、 高センスアンプ出力により)ADC353の変換イネーブル入力に到達し、それにより、 ADC動作をトリガーする。一実施形態では、バッファ359が提供されて、結果として 生成されるNビットADC値(例えば、幾つかの実施形態では8ビット~12ビット値で あるが、全ての場合で、より高い又はより低い分解能も適用可能である)を記憶するとと もに、センスアンプ355からの比較結果を記憶し、比較結果は有効性ビット「V」を形 成し、このビットは、有効データ又は非有効データを含むものとしてバッファ359内の ADC内容を見なす。したがって、検出可能な溢れが、読み出し中のピクセル内で発生し なかった場合、論理ロー比較結果は、ADC動作を抑制する(電力節減)のみならず、読 み出しバッファの内容を定性化もさせ、それにより、出力データストリームの比較を可能 にする。この結果は、破線のADCデータ送信によって360でのタイミング波形で示さ れる -- ピクセル測値が溢れ閾値(V=1)を超える場合のみのADCデータの生成 及び送信を示す。

【 0 0 7 5 】

図15Bは、センスアンプを有さず、代わりに、ADC回路353を適用して、閾値比 較及び必要な場合には、完全ピクセル読み出しに対応するADCデータの生成を実行する 代替の読み出し回路実施形態365を示す。前と同様に、S/Hバンク351は、溢れ(部分読み出し)中及び完全読み出し動作中の信号状態とリセット状態との差を反映する測 定信号を出力する。比較ストローブ(「比較」)は、アサートされる場合、論理ORゲー ト368を介してADCのイネーブル変換入力に適用され、部分読み出し動作中に取得さ れる測定信号に関してADC動作をイネーブルする(すなわち、上述した選択ピクセルの 移動ゲートへのVTG_{Partia1}の印加)。ADC出力がデジタル閾値(すなわち、 マルチビットデジタル値又はデジタル数)を超える場合、コンパレータ367は、条件付 きリセット閾値超え信号をアサートし(例えば、示される例では、論理「1」状態に)、 それにより、次の変換ストローブパルス(「変換」)をイネーブルして、論理ANDゲー ト369(及び論理ORゲート368)に通して、今回は、完全読み出し動作中に取得さ れる測定信号に関して、別のADC動作をトリガーする。図15Aの実施形態と同様に、 条件付きリセット信号は、ピクセル列に再び駆動されて、対象ピクセル内での完全読み出 し(及びピクセルリセット)をイネーブルするとともに、読み出しバッファ359にも出 力されて、有効性ビットとして記憶され、そのバッファの対応するADCデータ内容を定 性化する。図15Bの実施形態での(すなわち、370で示される)比較ストローブ波形 、変換ストローブ波形、及び送信データ波形は、図15Aの波形と一致するものとして示 されるが、幾らかより大きな遅延を比較ストロープパルスと変換ストローブパルスとの間 に課して、 S / H 部 分読 み 出 し 測 定 値 を デ ジ タ ル 化 す る た め に A D C 内 で 必 要 な 追 加 の 時 間を説明し得る。両事例で、比較ストローブパルスと変換ストローブパルスとの間の間隔 は、例えば、読み出しタイミング動作を上述したピクセル動作(例えば、図11に示され るように)と位置合わせするために、示される間隔と異なり得る。 [0076]

図15Cは、図15Bの読み出し回路実施形態の変形(375)を示す。一般に、読み 出し動作のシーケンスは、図15Bを参照して考察したようなシーケンスであるが、部分 読み出しADC出力は、読み出しバッファ377内でラッチされ、閾値未満(すなわち、 条件付きリセットがなく、したがって、続く完全読み出しADC出力もない)の場合、デ ジタル化された部分読み出し測定値は、閾値超え状況が検出されたか否かを示す閾値超え ビット(OT)と一緒にチップ外に送信される。部分読み出しADC出力が溢れ閾値を超 える場合、完全読み出し測定値は、第2のADC動作においてデジタル化され、読み出し バッファ内に記憶され、部分読み出しADC値を上書きする。この動作により、部分読み 10

20

30

出し(OT=0)又は完全読み出し(OT=1)を反映した有効ピクセル読み出し値は、 溢れ閾値を超えるか否かに関係なく、外部宛先に送信され、したがって、部分読み出し値 シーケンスを最後のピクセル値内に蓄積(集積)させる。なお、OTビットの記憶及び送 信は、特に、完全又は部分読み出し動作で取得が発生したか否かに関係なく、ADC測定 が集計されるか、又は他の方法で結合される実施形態では、省くことができる。 【0077】

イメージデシメーション及びピクセルビニング

本明細書に記載される幾つかの条件付きリセットイメージセンサ実施形態は、最大イメ ージ解像度未満をもたらすデシメーションモードで動作可能である。例えば、一実施形態 では、静止画像モードで8 M P (8 メガピクセル)出力を生成可能なイメージセンサは、 デシメーション高精細(HD)ビデオモードでは2 M P 出力、4:1 デシメーション比を もたらす(より高い又はより低い解像度を各モードで適用することもでき、代替の実施形 態では、他のデシメーションモード及び比を達成し得、また、静止フレーム及びビデオフ レームのアスペクト比が異なる場合、センサの幾つかのエリアは、一方又は他方のモード で全く使用されないことがある)。

[0078]

事後デジタル化論理が、完全解像度データのデシメーションに提供し得る(例えば、A DCバンクの出力におけるオンチップ論理又はオフチップ処理論理)が、幾つかの実施形 態では、サンプルホールド記憶要素内のピクセルアレイ及び / 又は電圧ビニング内のピク セル電荷集計又は「ビニング」が適用されて、デジタル化前(すなわち、ADC前、した がってアナログの)デシメーションを行い、ダイを消費するとともに、電力を消費するデ ジタルビニング論理をなくし、多くの場合、デシメーション出力での信号対雑音比の改善 をもたらす。

[0079]

図16は、クワッドピクセル共有フローティング拡散イメージセンサアーキテクチャを 示し、このアーキテクチャでは、上記実施形態で開示された行及び列移動ゲート制御線(TGr及びTGc)は、アレイを横切る追加の制御線を必要とせずに、複数のデシメーシ ョンモードを可能にするように適用される。より詳細には、共有フローティング拡散40 1を4個のピクセル(それぞれ、各フォトダイオードPD1~PD4と、移動イネーブル トランジスタ403.1~403.4と、移動ゲート404.1~404.4とを含む) 間の中央に配置し、列移動ゲート制御線TGcを別個の奇数及び偶数列イネーブル線(T Gc1及びTGc2、それぞれ各論理OR列線ドライバ421、423に結合される)に 分割することにより、デシメーションモードでピクセルの全て又は任意のサブセットを電 荷ビニングするとともに、各ピクセルを非デシメーション(完全解像度)モード個々に動 作させ読み出すことも可能になる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

示される特定の実施形態では、共有フローティング拡散401(描画を簡潔にするため に、2つの相互接続された部分で示される)は、各移動ゲート404.1~404.4を 通して4個のピクセルのフォトダイオードPD1~PD4に切り換え可能に結合され、各 移動ゲートは、制御信号マトリックス内のTGr信号及びTGc信号の異なる対によって 制御される。すなわち、移動ゲート404.1は、制御信号TGr1/TGc1を介して 移動イネーブルトランジスタ403.1によって制御され、移動ゲート404.2は、制 御信号TGr2/TGc1を介して移動イネーブルトランジスタ403.2によって制御 され、移動ゲート404.3は、制御信号TGr1/TGc2を介して移動イネーブルト ランジスタ403.3によって制御され、移動ゲート404.4は、制御信号TGr2/ TGc2を介して移動イネーブルトランジスタ403.2によって制御 され、移動ゲート404.3は、制御信号TGr1/TGc2を介して移動イネーブルト ランジスタ403.3によって制御され、移動ゲート404.4 は、制御信号TGr2/ イGc2を介して移動イネーブルトランジスタ403.4 によって制御される。上述した 共有要素ピクセル構成と同様に、共有フローティング拡散401は、共有ソースフォロワ 405、行選択トランジスタ407、及びリセットトランジスタ409に結合され、した がって、よりコンパクトなクワッドピクセルレイアウトを可能にする。更に、図17の例 示的な物理的レイアウト図に示されるように、4つの移動ゲート(「TG」)は、中央に 10



配置されたフローティング拡散(FD)の隅に物理的に配置し得、移動イネーブルトランジスタ、リセットゲート、ソースフォロワ、及び行選択トランジスタは、クワッドピクセルレイアウトの周辺に形成され、したがって、マルチメガピクセルアレイにわたり行及び列次元で繰り返し得るかなりコンパクトなクワッドピクセルフットプリントをもたらす。 【0081】

(28)

図18A及び図18Bはカラーフィルタアレイ(CFA)パターンを示し、CFAパタ ーンは、図16及び図17のクワッドピクセルアーキテクチャに関して利用し得、実際の デシメーションモードを決め得る。図18AのCFAパターンでは、例えば、フォトダイ オードPD1及びPD4を含む緑色コーナーピクセル(G)(すなわち、PD1及びPD 4は緑色フィルタ要素の下に配置される)は、4:3電荷ビニングデシメーションモード でビニングし得、一方、白色、緑色、赤色、及び青色カラーフィルタを含む図18BのC FAパターンでは、各クワッドピクセル内の両対のコーナーピクセル(すなわち、フォト ダイオードPD1及びPD4ピクセル並びにフォトダイオードPD2及びPD3を含むピ クセル)は、4:2デシメーションモードで電荷ビニングし得る。他のCFAパターン及 び/又は白黒(又はグレースケール)イメージングに関して、他の電荷ビニング構成を利 用することも可能である。

【0082】

図19及び図20は、それぞれ図16に示される2×2クワッドピクセル構成を含むイ メージセンサ内の完全解像度(非ビニング)及びビニングモードピクセル読み出し動作の 例示的なフェーズを示すタイミング図を提示する。例を目的として、異なる読み出し利得 構成が、各タイミング図内の部分読み出し動作(閾値テスト)及び完全読み出し動作中に とられ、別個の組のサンプルホールド要素が適用されて、それらの読み出し動作中にリセ ット状態サンプル及び信号状態サンプルを捕捉する。異なる利得構成回路及びそれらの利 点の例について、図25A~図25C、図26、及び図27を参照して以下に説明する。 【0083】

まず、図19の完全解像度読み出しを参照すると、フェーズ1において、リセット動作 が、奇数及び偶数移動ゲート列信号(TGc1、TGc2)と一緒に、読み出し中の行(TGri)について420で示されるように移動ゲート行信号を完全にアサートし、それ により、 選 択 行 内 の 偶 数 列 及 び 奇 数 列 で 完 全 読 み 出 し 電 位 を 移 動 ゲ ー ト に 印 加 し 、 対 応 す るフォトダイオードから共有フローティング拡散への電荷移動を可能にする(すなわち、 電荷集積への準備として、フォトダイオードを初期状態にリセットする)ことにより、実 行される。TGri信号をローにした後、リセットイネーブル信号(RG)は、422に おいてパルスされて、リセットトランジスタをオンに切り換え、したがって、フローティ ング拡散をリセットする。集積フェーズ2中(持続時間は一定の縮尺で示されていない) 、電荷は、入力光の強度に従ってフォトダイオード内に集積/蓄積される。奇数列閾値テ ストフェーズ3a中、RG信号は、424において、2回目のパルスが行われて、フロー ティング拡散をリセットし、リセット状態サンプルホールド信号SHRsa及びSHRa d c は、 4 2 6 及び 4 2 8 においてパルスされ、その間、行選択線 R S i はハイであり、 フローティング拡散のリセット状態をセンサアンプ及びADCのそれぞれのサンプルホー ルド要素内でサンプリングできるようにする。フローティング拡散のリセット状態がサン プリングされた後、偶数列移動ゲート信号(TGc2)はローになり(その間、TGc1 はハイに維持される)、TGriはVTG_{partia1}に上げられて、奇数列ピクセル に関する閾値テスト読み出しをイネーブルする。430において、信号状態サンプルホー ルド信号SHSsaはハイになり、フローティング拡散状態のサンプル(すなわち、内部 の任意の溢れ電荷)をセンスアンプのサンプルホールド要素内に捕捉できるようにし、4 32において、比較ストローブ信号(「比較」)はパルスされて、読み出し回路のセンス アンプ構成要素が、フローティング拡散信号状態(リセット状態未満)と条件付きリセッ ト(溢れ)閾値との比較結果を生成できるようにする。

[0084]

奇数列移動ゲート信号(TGc1)は、奇数ピクセル条件付き読み出しフェーズ4aに ⁵⁰

20

30

おいて、432でのフローティング拡散信号状態の捕捉に続き、且つ行移動ゲート信号を 完全オン(VTG_{full})電位に上げる前、ローになる。より詳細には、比較結果が閾 値未満状況を示す場合、TGc1線はローに保持され、一方、TGriはVTGrぃぃ 電位に上げられ、それにより、完全ピクセル読み出しを抑制し、集積フェーズ2中のフォ トダイオード内に電荷を集積させ、続く集積間隔中、妨げられないままであり、初期状態 として機能する(すなわち、集積を続ける)。これとは対照的に、センスアンプ比較結果 が閾値超え状況を示す(すなわち、集積フェーズ2中に蓄積される電荷が条件付きリセッ ト閾値を超える)場合、TGc1線は、TGriへのVTG_{fu11}電位の印加と同時に 434において破線パルスで示されるようにハイになり、それにより、VTGヶ山 1 1 を奇数ピクセル移動ゲートに適用して、完全ピクセル読み出し動作をイネーブルする。そ の後程なくして、奇数ピクセル条件付き読み出しが終わる直前、信号状態サンプルホール ド信号SHSadcはパルスされ(436に示されるように)、ADCの信号状態サンプ ルホールド要素内の奇数ピクセル読み出し信号のサンプルを捕捉する。438において、 ADCサンプルホールド要素内の奇数ピクセル読み出し信号を捕捉した後、変換ストロー ブがパルスされて、リセット状態サンプルと、ADCサンプルホールド要素内で捕捉され た信号状態サンプルとの差に関して、ADC動作をトリガーする。

【0085】 本数ピタム

奇数ピクセル条件付き読み出し(すなわち、フェーズ4a)の終了時、行移動ゲート信 号はローになり、それにより、次の偶数ピクセル閾値テストフェーズ3bにおいて、44 0 での奇数ピクセル列移動ゲート信号 T G c 1 のアサートが、奇数ピクセル移動ゲートを ローに駆動し(フォトダイオードとフローティング拡散との分離を保証する)、したがっ て、奇数列ピクセル状態を妨げずに、442においてフローティング拡散をRGパルスに よってリセットできるようにする。なおフェーズ3bにおいて、偶数列移動ゲート信号は 446において、448におけるSHRsaパルスのアサートと同時にハイになり、フ ローティング拡散のリセット状態サンプルを取得する。奇数ピクセル閾値テストと同様に 、行移動ゲート信号TGriは、450において、部分オン電位(VTGpartial)に上げられ(その間、TGc2はハイのままである)、それにより、閾値超え状況がフ ォトダイオード内に存在する場合、偶数ピクセルフォトダイオードからフローティング拡 散に電荷を溢れさせることができる。452において、SHSsaはパルスされて、偶数 ピクセル信号状態をサンプリングし、比較ストローブは、454においてパルスされて、 読 み 出 し セ ン ス ア ン プ 内 で の 偶 数 ピ ク セ ル 閾 値 超 え 判 断 (フ ロ ー テ ィ ン グ 拡 散 リ セ ッ ト 状 態未満の偶数ピクセル信号状態)をイネーブルする。奇数ピクセルと同様に、センスアン プからの比較結果が閾値超え状況を示す場合、偶数ピクセル列移動ゲート信号は、 4 5 6 において、完全オンレベル(VTG_{full})へのTGri電位の上昇と同時にアサート され、したがって、偶数ピクセル信号状態の完全読み出しをイネーブルし、その後、SH Sadc及び変換ストローブ信号のアサートが続き(それぞれ458及び460において)、偶数ピクセルADC結果を生成する。センスアンプからの比較結果が閾値未満状況を 示す場合、456でのTGc2パルスは抑制されて、偶数ピクセルフォトダイオードの状 態の妨げを回避し、したがって、集積を続けるために、フォトダイオード上の電荷をその まま残す。

[0086]

なお図19を参照すると、データ移動フェーズ5において、偶数ピクセル及び奇数ピク セルの行iADC値は順次、オンチップ又はオフチップイメージ処理宛先に送信される(例えば、オフチップイメージ処理宛先)。上述したように、所与のピクセルに関する閾値 未満状況の場合、そのピクセルに関するアナログ / デジタル変換は抑制し得、且つ / 又は 出力データストリームからADC出力を省き得る。何れの場合でも、選択されたピクセル 行に関するデータ送信は、例えば、行iピクセルに関する読み出し動作のフェーズと同時 の行i-1データの送信により、示されるように後続行内のピクセル読み出し動作とパイ プライン化し得る。 【0087】

50

10

20

30

図20のビニングモード読み出しタイミング図では、閾値テストフェーズ3の開始時に 、ハードリセット及び集積動作(フェーズ1及び2)は、フローティング拡散リセットと 同様に、図19を参照して上述したように実行される(すなわち、TGc1及びTGc2 が八イである間、RGをアサートし、SHRsa及びSHRadc信号のアサートに応答 してリセット状態をサンプリングする)。その後、476において、TGc1のアサート 及びTGc2のデアサートと同時に、TGr1を部分オン状態に駆動し、次に、478に おいて、TGc2のアサート及びTGc1のデアサートと同時に、TGr2を部分オン状 態に駆動することにより、部分読み出し動作がコーナーピクセル(すなわち、示される例 では、フォトダイオードPD1及びPD4を含む)に関して順次実行される。この動作に より、フォトダイオードPD1及びPD4からの任意の溢れ電荷は、フローティング拡散 において集計され、したがって、480において、SHSsaがアサートされる場合、セ ンスアンプサンプルホールド要素内に捕捉される。したがって、482での比較ストロー ブ信号のアサートにより、PD1及びPD4からの溢れ電荷の集計(フローティング拡散 のリセット状態未満)と、条件付きリセット/条件付き読み出し閾値との比較が可能にな る。比較結果が閾値超え状況を示す場合、TGc1及びTGc2は、484及び486に おいて順次パルスされ(それぞれ対応する行線TGr1及びTGr2のそれぞれでのVT G _{f 山 1} 1 電位のアサートと同時に)、コーナーフォトダイオード(PD1及びPD4) 内に蓄積された電荷の残りをフローティング拡散に移動することができ、ピクセル集積結 果を電荷ビニングし、次の電荷集積間隔への準備として各ピクセルをリセットする。した がって、488において、SHSadc信号がパルスされる場合、フローティング拡散内 でビニング(又は集計)されたフォトダイオード電荷は、ADCの信号状態サンプルホー ルド要素内に捕捉され、したがって、変換ストローブが490においてパルスされる場合 、コーナーピクセルからの結合電荷(フローティング拡散リセット状態未満)に関してA DC動作を可能にする。行iの結果として生成されるデジタル化ピクセル値(すなわち、 ADC出力)は、続くピクセル行対の読み出し中、オフチップ又はオンチップ処理論理に 送信し得る。

なお図20を参照すると、読み出しセンスアンプによって出力される比較結果が閾値未 満状況を示す場合、484及び486に示されるTGc1信号及びTGc2信号のアサー トは抑制されて、対象フォトダイオードの内容を妨げることが回避され、それにより、続 くサブフレーム間隔中に集積を続けることができる。示されるタイミングシーケンスは、 フォトダイオードPD1及びPD4を含むコーナーピクセル(すなわち、図16及び図1 8に示されるレイアウトでの北東隅及び南東隅)からのビニング結果出力を生成し、信号 線TGc1及びTGc2への波形出力を交換して、フォトダイオードPD2及びPD3を 含むコーナーピクセルからのビニング結果を生成し得る。更に、4つ全てのフォトダイオ ード内の集計(ビニング)電荷の読み出しは、フェーズ3での追加の部分読み出し動作を 実行し(すなわち、TGr1、TGr2部分オンパルスを繰り返すが、列移動ゲート信号 TGc1及びTGc2のアサート順を逆にして、フォトダイオードPD2及びPD3の部 分読み出しを行う)、次に、閾値超え結果が検出される場合、フェーズ4で追加の完全読 み出し動作を実行する(すなわち、TGr1及びTGr2完全オンパルスを繰り返すが、 列移動ゲート信号TGc1及びTGc2のアサートシーケンスを逆にする)ことによって

【 0 0 8 9 】

図21は、4×1クワッドピクセルブロック310及び500に示されるカラーフィル タアレイ(CFA)の集まりに関して実行し得る代替のビニング戦略を示す。示される実 施形態では、各クワッドピクセルブロック310(CFAフラグメントに関して310. 1~310-4に示される)は、一般に図14を参照して説明されるように実施され、図 14及び図15A~図15Cを参照して説明される任意の読み出し技法に従って読み出し 得る。示されるように、CFAフラグメント500(すなわち、CFAパターンを示すた めに十分なセンサ幅CFAの部分)は、各3×3ピクセルグループのコーナーピクセルで

40

10

20

の同様の色のフィルタ要素の集まりを含む。したがって、緑色フィルタ要素は陰影付きピクセル「G」上に配置され、青色フィルタ要素は斜線付きピクセル「B」上に配置され、赤色フィルタ要素は八ッシュ付きピクセル「R」上に配置される。したがって、この構成では、同じクワッドピクセルブロックに配置される同様のフィルタリング済みピクセルの各対(すなわち、同色フィルタ要素R、G、又はBによってフィルタリングされた光を受ける)は、後述するように、共有フローティング拡散内での電荷ビニングを可能にする。更に、図22を参照すると、各列内のピクセル対と、同じ行線に結合される同様にフィルタリングされたピクセル対との間に列オフセットを固定するとともに(すなわち、示される例での2列の間隔に固定される)、ピクセルアレイ551の列読み出し点に切り換え要素(すなわち、サンプルホールド回路553内の2つの電荷ビニングピクセル対の結果を「電圧ビニング」し、したがって、SA/ADCブロック555のADC要素内でのデジタル化前に、各3×3ピクセルグループ内の4つのコーナーピクセルを結合(すなわち、集計、ビニング)することが可能になる。

【0090】

図23は、図21及び図22の4×1クワッドピクセルアーキテクチャ内のビニングモード読み出し動作の例示的なタイミング図を示す。示される例では、ピクセル行i及びi +2の行線はロックステップで動作して、所与のクワッドピクセルブロックの共有フロー ティング拡散内で2:1電荷ビニングを達成する。より詳細には、4×1クワッドピクセ ルブロックのピクセル行1及び3(又はそのようなクワッドピクセルブロックの行)の行 信号は、一斉にアサートされ、その後、ピクセル行2及び4の行信号のロックステップア サートが続き、それから、4×1クワッドピクセルブロックの次の行の行信号のアサート に進む。サンプルホールドスイッチ要素内で、横断接続が確立され(例えば、図22に示 されるように、サンプルホールドブロック553の561及び562において)、2:1 電圧ビニングを達成し、したがって、全体的に4:1アナログ信号合算及び付随するイメ ージデシメーションを達成する。

[0091]

図23をより具体的に参照すると、行選択信号(RS)、リセットゲート信号(RG) 、及び行移動ゲート信号(TGr1、TGr3、又は「TGr1,3」)は、ロックステ ップで動作して、ハードリセットフェーズ1中、選択されたピクセル行のフォトダイオー ド及び共有フローティング拡散をリセットし、集積フェーズ2中の電荷集積を可能にし、 4 つのピクセルの列インタリーブされた各集まり(すなわち、図21及び図22を参照し て説明された3×3コーナーピクセル)内の電荷ビニングされ且つ電圧ビニングされた電 荷蓄積結果が、閾値テストフェーズ3において、条件付きリセット閾値を超えるか否かを 判断し、閾値超え状況が検出される場合、条件付き読み出しフェーズ4において、対象と なるピクセルの集まり内の完全に電荷ビニングされ電圧ビニングされた蓄積電荷を条件付 きで読み出してデジタル化し、それから、出力フェーズ5において、デジタル化されたピ クセル値を下流の(オンチップ又はオフチップ)処理論理に送信する。フェーズを1つず つ検討すると、ハードリセットフェーズ1中、行移動ゲート信号TGr1及びTGr3は VTG_{「 川 1} 」にパルスされ(570に示されるように)、それと同時に、列移動ゲート 信号TGcをハイにし、したがって、蓄積された電荷をフォトダイオードPD1及びPD 3から共有フローティング拡散ノードに移動する。フォトダイオードからフローティング 拡散への電荷の移動後、リセット信号RGは、572においてパルスされ、フェーズ2で の次の電荷集積への準備として、フローティング拡散から電荷をクリアする。閾値テスト フェーズ3の開始時、リセット信号が再びパルスされ(574)、フローティング拡散を リセットし、次に、信号SHRsa及びSHRadcは、576及び578においてパル スされ(RSiがアサートされている間)、センスアンプ及びADCのサンプルホールド 要素内のフローティング拡散のリセット状態のサンプルを捕捉する。580において、T Gr1及びTGr3は部分オン移動電位VTG_{partial}に上げられて、閾値超え状 況が対象ピクセルのフォトダイオードに存在する場合、共有フローティング拡散に電荷を

10

20

溢れさせることができる。次に、SHSsa信号が、582においてパルスされ、その間 、横断相互接続スイッチ要素(例えば、トランジスタ)は、サンプルホールドバンク内で 導通状態に切り換えられて、共有サンプルホールド要素内の関連する列(すなわち、示さ れる実施形態では列 j 及び列 j + 2)内のフローティング拡散ノードの信号状態を捕捉し 、次に、2つの電荷ビニング溢れサンプルを電圧ビニングする。閾値テストフェーズは、 TG c 信号をローにし、比較ストローブをアサート(584)して、センスアンプ内に閾 値比較をトリガーし、4つの電荷/電圧ビニングピクセルからの集計溢れ電荷を条件付き リセット閾値と比較することによって行われる。比較結果が閾値超え状況を示す場合、V T G ∉ ", 」,をT G r 1 及びT G r 3 線に印加する(したがって、対応するクワッドピク セルブロック内の共有フローティング拡散へのフォトダイオードPD1及びPD3の完全 読み出しを可能にする)間、TGc信号は586においてパルスされ、次に、SHSad c 信号は、588においてハイになり、ADCの信号状態サンプルホールド要素内のスイ ッチ相互接続ピクセル列のフローティング拡散ノードの信号状態を捕捉する(すなわち、 電荷ビニングフローティング拡散内容を電圧ビニングする)。その後、変換ストローブは 590においてパルスされ、サンプルホールド回路内に捕捉された電圧/電荷ビニング信 号状態(もしあれば)に関してADC動作をトリガーし、その後、フェーズ 5 でのADC 出力の送信が続く。上述したように、閾値テストフェーズ4において、閾値超え状況が検 出されない場合、ADC動作及びデータ送信動作は抑制されて、電力を節減し、シグナリ ング帯域幅を低減し得る。

【0092】

図24は、イメージセンサ600のより詳細な実施形態を示し、イメージセンサ600 は、図21~図23を参照して説明したデシメーション(ビニング)モードで動作可能な 4×1クワッドピクセルブロック601のアレイを有する。図14の実施形態と同様に、 行デコーダ / ドライバ605は、移動ゲート電圧(例えば、VTG_{partial}、VT G_{f リ 1} 1、及び V T G of f)をオンチップ又はオフチップ電圧源309から受信し、 行アドレス値及び行クロック(行信号タイミングの制御に使用される)をシーケンシング 論理603から受信し、それに応答して、行制御信号RG、RS、及びTGr1~TGr 4 を出力する。シーケンシング論理は更に、1 組の読み出し制御信号を列読み出し回路6 07に出力し、1組の読み出し制御信号は、列クロック信号(列読み出し回路607との センスアンプ、ADC、メモリバッファ等内のタイミング動作のための複数のタイミング /制御信号で構成し得る)と、上述した比較ストローブ信号及び変換ストローブ信号と、 列移動ゲートイネーブル信号(TGcEn)、SHR、及びSHS信号(センスアンプ及 びADCサンプルホールド要素に別個の信号を含み得る)とを含む。シーケンシング論理 は、デシメーションモード信号(「Dec Mode」)も列読み出し回路607及び行 デコーダ / ドライバ605の両方に出力して、上述した電荷及び電圧ビニング動作をイネ ーブル / ディセーブルする。例えば、一実施形態では、デシメーションモード信号は、ピ クセル行及び列が個々に動作して、完全解像度イメージ読み出しを可能にするビニングデ ィセーブル状態と、行デコーダ/ドライバが行信号対(例えば、TGr1/TGr3、次 にTGr2/TGr4)をロックステップでアサートして、共有フローティング拡散内で 電 荷 ビ ニ ン グ を 達 成 し 、 偶 数 及 び 奇 数 列 対 の 列 読 み 出 し 線 (Vout) が 横 断 し て 結 合 さ れて(例えば、図22に示されるように)、サンプルホールド要素内の電圧ビニングを可 能にするビニングイネーブル状態とを含む少なくとも2つの可能な状態の1つ(例えば、 プログラマブル構成レジスタ604内のデシメーションモード設定に従って)で構成可能 である。

[0093]

なお図24の実施形態を参照すると、列読み出し回路607は、センスアンプ617及 びTGC論理ゲート619(一般に上述したように動作する)に加えて、1組の列エクリ プス検出回路615を含み、1組の列エクリプス検出回路615はそれぞれ、サンプルホ ールドブロック609からピクセルリセット信号を受信するように結合され、フォトダイ オード測定値(ビニングされているか、又は観世解像度であるかに関係なく)が飽和閾値 20

10

を超えるか否かを判断する回路を有する。所与のエクリプス検出器615(例えば、閾値 コンパレータによって実施される)が飽和状況(すなわち、飽和閾値超え)を検出する場 合、エクリプス検出器は、ADC回路611の二次イネーブル入力においてエクリプス信 号をハイにして、そこでのADC動作をディセーブルする。エクリプス信号がラインメモ リ要素621にも出力されて、ADC出力を定性化し、飽和状況が検出されなかった(し たがって、ADC出力が無効であり、実際に、最大読み出し値で表すべきであることを示 す)場合、論理「1」エクリプスビットとして内部に記録され、その他の場合、論理「0 」エクリプスビットとして内部に記録される。この動作により、各ピクセル列に記録され るエクリプスビット及び閾値未満ビットは一緒になって、以下(「X」は無関係ステータ スを示す)のように対応するADC出力を定性化するように機能する。 【0094】

(33)

【表1】

閾値未満	エクリプス	ADC値	解釈		
0	0	0 無効 閾値未満:ADC出力は0であると仮定される			
X	1	無効	飽和:ADC出力は全て「1」であると仮定される		
1	0	有効	飽和なしの閾値超え		

表1

[0095]

なお図24を参照すると、ビニングモードが、列対間(例えば、電圧ビニングされた偶 数列と電圧ビニングされた奇数列との間)での電圧ビニングをイネーブルするように設定 される場合、各ビニング列対での1列内のセンスアンプ及びADCをディセーブルして、 電力を節減し得、送信されるデータストリームは、ビニングモードに従ってデシメーショ ンされる。

[0096]

動的利得ピクセル読み出し

図19及び図20に関連して手短に述べたように、部分読み出し動作中及び完全読み出 し動作中に異なる利得を適用し得る。すなわち、部分読み出し中の溢れ電荷は、非常に小 さいことがある(すなわち、電荷集積レベルが条件付きリセット閾値をわずかに超える) ため、部分読み出し中、より高い利得を適用することが有利であり得る。これとは対照的 に、完全読み出しは、最小電荷集積レベル~最大電荷集積レベルの範囲であり得、はるか に低い利得を適用して、これらの電荷レベルを最小及び最大ADC出力値に正規化し得る 。したがって、本明細書での幾つかの実施形態(図19~図24を参照して上述した実施 形態を含む)では、部分読み出し動作中及び完全読み出し動作中、異なる利得が列読み出 し回路によって適用される。

【 0 0 9 7 】

図25 A は、高利得部分読み出し及び略1利得完全読み出しをピクセル列内で行うため に使用し得る利得選択可能(又はマルチ利得)読み出し回路の一実施形態を示す。より詳 細には、示される実装形態では、マルチプレクサ651及び653は、マルチプレクサ制 御信号CS及びSFの状態に従って、共通ソースアンプ構成(利得=トランジスタM1の 相互コンダクタンス*負荷抵抗R_L、式中、「*」は乗算を示す)又はソースフォロワ構 成(1利得又は略1利得)の何れかを確立するために使用される。共通ソースアンプ構成 では(CS=1、SF=0)、乗算器653は、負荷抵抗R_L(655)を介して列線C o12を電圧供給レールVddに結合し、一方、乗算器651は、列線Col11を接地に 結合する。示されるように、Col2は、行選択トランジスタ683のドレイン端子に結 合され、それにより、Vout11は、印加ゲート電圧(フローティング拡散電荷レベル) 及びそのトランジスタの相互インダクタンスの関数である、トランジスタM1を通る電流 の流れに従って変化する。より詳細には、図25B(共通ソース利得構成を示す)から理 解することができるように、Vout11は、Vddd-I_{M1}*R_Lによって与えられ、し たがって、Vout1/V_{FD}は概ねgm*RLであり、ここで、gmはトランジスタM 10

40

50

ことにより、1よりもはるかに大きな共通ソース利得を達成し得、したがって、部分読み 出し動作中にフローティング拡散に溢れ得る比較的小さなレベルの電荷への感度を増大さ せる。なお、リセットトランジスタ685はCo12線にも結合され、したがって、共通 ソース利得構成である間、RG信号アサートに応答して、フローティング拡散をCSモー ドVoutにプルアップ(すなわち、リセット)できるようにする。 【0098】

ソースフォロワ構成(SF=1、CS=0)では、乗算器653は、電流源657をC ol2線に結合し、乗算器651は列線Col1をVddに結合し、したがって、図25 Cに示されるように、M1をソースフォロワアンプとして確立する(すなわち、M1ソー スにおいて電圧を出力し、したがって、Vout2は、M1のゲートにおいて印加される フローティング拡散電圧を辿る)。より詳細には、Co12線を通る略一定の電流を維持 するために、一定電流源を維持するフィードバックループは、トランジスタM1内の任意 のコンダクタンス電荷を相殺するために必要なように、Vout2に電位を上げる。した がって、M1内の略線形の相互コンダクタンスを仮定すると、電流源は、フローティング 拡散電位の増減に略線形に対応してVout2を上げ下げし、したがって、Vout2と V_{FD}との間で略一定の比例性を達成する。示される実施形態では、ソースフォロワ構成 において、比例性の一定性は、1よりもわずかに低い(例えば、示される特定の例では0 .85であるが、代替の実施形態又は他のプログラムされた構成では、1を含む他の比例 性定数を達成し得る)。

【0099】

なお図25Aを参照すると、別個の組のサンプルホールド要素(例えば、容量要素及び スイッチ要素)669及び671は、Vout1及びVout2にそれぞれ結合されて、 部 分 読 み 出 し 動 作 及 び 完 全 読 み 出 し 動 作 中 に 適 用 さ れ る 異 な る 利 得 構 成 に 対 応 し 、 そ れ に 対 応 し て 、 別 個 の 組 の リ セ ッ ト 状 態 及 び 信 号 状 態 サ ン プ ル イ ネ ー ブ ル 信 号 が 2 つ の サ ン プ ルホールド回路に適用される。示される例では、部分読み出しサンプルホールド回路66 9(すなわち、共通ソース利得構成において信号 SR c s 及び SS c sによって制御され る)は、差動出力(すなわち、リセット状態サンプル未満の信号状態サンプル)をセンス アンプ回路675に提供し、一方、完全読み出しサンプルホールド回路671(ソースフ オロワ利得構成において信号SRsf及びSSsfによって制御される)は、差動出力を ADC677に提供する。センスアンプ及びADCの両方を有する全ての実施形態と同様 に、センスアンプは省くことができ、ADCは、図15B及び図15Cを参照して考察し たように、部分及び完全読み出しの両動作中に適用し得る。そのようなADCのみの実装 形態では、サンプルホールド回路669及び671の出力は、CS信号及びSF信号の状 態に従ってADC677の入力に多重化し得る。CS信号及びSF信号が常に相補的な状 態を有する実施形態では、代替的には、単一の信号を使用して、共通ソース利得構成とソ ースフォロワ利得構成とで切り換え得る。

図26は、図25Aのマルチ利得構成内でハードリセット、集積、部分読み出し、及び (条件付き)完全読み出し動作中に共通ソース及びソースフォロワ利得構成の交互の適用 を示す例示的なタイミング図を提示する。示されるように、共通ソースイネーブル信号(CS)は、ハードリセットRGパルスと同時に686においてアサートされる(すなわち 、電荷集積の準備としてアサートされる)と共に、688においてアサートされる(リセ ット状態サンプリングの準備としてのフローティング拡散リセット)。電荷集積間隔の少 なくとも一部中、信号利得は全体的にディセーブルされて、電力を節減し得る(すなわち 、示されるようにSF制御信号及びCS制御信号の両方をローにする)が、実際には、そ の間隔中、一方又は両方の利得モードを適用して、他のピクセル行での動作を可能にし得 る。リセット状態サンプリング中、共通ソース及びソースフォロワ利得構成は、690及 び692に示されるように順次イネーブルされ(すなわち、まずCSをハイに保持し、そ の間、SFをローにし、次に、その構成を逆にする)、共通ソース及びソースフォロワ利 得構成のそれぞれである間、リセット状態サンプリング信号SRcs及びSRsfは、6

20

94及び696においてパルスされて、2つの利得構成に提供される異なるサンプルホー ルド回路内のリセット状態サンプルを捕捉する。その後、698において、CSはハイに なり(SFはローになり)、部分読み出し動作中、共通ソース利得構成を適用し(700 においてTGrを部分オン状態に上げ、一方、TGcをハイに保持し、SScs及び比較 ストローブ信号のアサートで終わることによって実施される)、次に、702において、 SFはハイになり(且つCSがローになり)、次の条件付き完全読み出し動作中、ソース フォロワ利得構成を適用する(TGc信号の条件付きパルスと同時に、704においてT Grを完全読み出し電位に上げ、SSsf及び変換ストローブ信号のアサートで終わるこ とによって実施される)。

図25A~図25C及び図26を参照して説明されるマルチ利得アーキテクチャに反映 して、他の利得構成又は利得構成の組合せを代替の実施形態において使用し得ることに留 意されたい。例えば、図27に示されるように、マルチプレクサ701を介して異なるプ ルアップ抵抗(RL1及びRL2)をcol2線に結合し、その後、一般に図26を参照 して説明されるように一方の利得又は他方の利得を選択する(すなわち、制御信号CS1 及びCS2の適宜アサートを通して)ことにより、2つの異なる共通ソース利得構成を実 施し得る。別の実施形態では、プログラマブル利得アンプをCol2線及び/又はCol 1線に結合し、プログラムされた設定間で切り換えて、異なる部分読み出し利得及び完全 読み出し利得を実施し得る。より一般的には、代替の実施形態において、部分読み出し動 作中及び完全読み出し動作中に適用される利得の調整を可能にする任意の実施可能な構成 又はアーキテクチャを利用し得る。

[0102]

イメージセンサアーキテクチャ、システムアーキテクチャ

図28は、上部読み出し回路732.1と下部読み出し回路732.2との間に配置さ れるピクセルアレイ731を有するイメージセンサの一実施形態を示す。読み出し回路は 、アレイ内のピクセル行の各半分に結合され、パラレル動作可能であり、それにより、ピ クセルアレイの行を通して走査するために必要な時間を半分にする。一実施形態では、ピ クセル行は、ピクセル行が存在するピクセルアレイの物理的な半分により、上部読み出し 回路と下部読み出し回路との間に割り振られる。例えば、全ての上部ピクセル行(すなわ ち、物理的中点の上)は、上部読み出し回路に結合し得、全ての下部ピクセル行は、下部 読み出し回路に結合し得、それにより、全体列線長を低減する(各Vout及びリセット フィードバック(TGc)線に関するキャパシタンス、ノイズ、所要駆動電力等を低減す る)。他の実施形態では、上部及び下部読み出し回路へのピクセル行相互接続は、ピクセ ルアレイの行にわたってインタリーブし得、接続は、ピクセルブロックの各連続行の上部 読み出し回路と下部読み出し回路との間で交互になる(例えば、ピクセルアレイ内の4つ 毎の行は、図21に示される4×1クワッドピクセルブロックによって埋められるか、又 はピクセルアレイ内の 2 つ毎の行は、図 1 6 及び図 1 7 に示される 2 × 2 クワッドピクセ ルブロックによって埋められるか、又はピクセルアレイ内の1つ置きの行は、専用Vou t相互接続を有するピクセルによって埋められる)。示される実施形態では、各読み出し 回路(732.1及び732.2)は、サンプルホールドバンク733(例えば、上述し たように列毎容量性記憶要素及び切り換え要素を含む)と、列毎センスアンプ回路(又は ラッチ)及びリセットフィードバック論理を含むセンスアンプバンク735と、列毎AD Cバンク737と、デジタル線メモリ739とを含む。列毎ADCを適用して、部分読み 出しサンプルをデジタル化する実施形態では、センスアンプバンク735は省くことがで き、列毎ADCバンクは、リセットフィードバック信号(すなわち、条件付きリセット信 号 T G c)を生成するデジタルコンパレータを備え得る。また、センスホールドバンクは 、図22を参照して説明した横断切り換え要素を含み、電圧ビニング動作をサポートし得 る。より一般的には、上部及び下部読み出し回路の様々な回路ブロックは、様々なデシメ ーションモード及び読み出し選択肢をサポートするように、上述したように動作し、且つ /又は構成し得る。特に示されていないが、上部及び下部デジタルラインメモリ739は

10

20



、例えば、ピクセルアレイの左又は右に配置される共有物理的出力ドライバ(PHY)に 供給し得、デジタルラインメモリのそれぞれからパラレルにデータを受信するように結合 し得る。代替的には、別個のPHYを2つのデジタルラインメモリに関して提供し得、P HYは、例えば、イメージセンサICの対向する縁部に配置される。更に、上部及び下部 読み出し回路は、ピクセルアレイ731と同じ物理的ダイ上に実施し得る(例えば、ダイ の周縁(ピクセルアレイを挟む)又はピクセルアレイの各半分間のダイの中心が、読み出 し回路は代替的に、別のダイに配置してもよい(例えば、他のイメージング関連ダイを更 に含み得る積層構成でピクセルアレイダイに結合される)。

図29は、イメージセンサ801と、イメージプロセッサ803と、メモリ805と、 ディスプレイ807とを有するイメージングシステム800の一実施形態を示す。イメー ジセンサ 8 0 1 は、本 明 細 書 に 開 示 さ れ る 任 意 の 実 施 形 態 に よ り 時 間 的 に 過 剰 サ ン プ リ ン グされた条件付きリセットピクセルによって構成されるピクセルアレイ811を含むとと もに、行論理815と、列論理817と、ラインメモリ819と、PHY821とを含む 上述したピクセル制御及び読み出し回路も含む。イメージプロセッサ803(システムオ ンチップ等として実施し得る)は、1つ又は複数の相互接続バス又はリンク836を介し て互いに結合されるイメージ信号プロセッサ(ISP)831及びアプリケーションプロ セッサ833を含む。示されるように、ISP831は、PHY827(及びシグナリン グリンク822、これは例えば、モバイル業界プロセッサインタフェース(「MIPI」 バス)又は任意の他の実施可能なシグナリングインタフェースによって実施し得る)を介 してピクセルアレイからイメージングデータを受信するように結合され、ISP及びアプ リケーションプロセッサは、相互接続836を介してメモリ制御インタフェース835及 びユーザインタフェースポート837に結合される。更に、後述するように、相互接続8 36は、サイドチャネル838を介してISP831(すなわち、PHY827へのIS Pインタフェース)にも結合し得、それにより、イメージセンサをエミュレートするよう に、アプリケーションプロセッサはISPにデータを送ることができる。 [0104]

なお図29を参照すると、イメージシステム800は、イメージプロセッサ803のメ モリ制御インタフェース835に結合された1つ又は複数のメモリ構成要素805を更に 含む。示される例及び以下の考察では、メモリ構成要素は、イメージサブフレームデータ のバッファとして、且つ/又は他の機能用のフレームバッファとして機能し得るダイナミ ックランダムアクセスメモリ(DRAM)を含むと仮定される。メモリ構成要素は、処理 済みイメージの長期記憶用の1つ又は複数の不揮発性メモリを更に含み得る。 【0105】

ユーザインタフェースポート837はユーザディスプレイ807に結合され、ユーザディスプレイ807はそれ自体、フレームメモリ(又はフレームバッファ)を含み、ユーザに表示されるイメージ(例えば、静止イメージフレーム又はビデオフレーム)を記憶し得る。示されていないが、ユーザインタフェースポート837は、キーパッド、タッチスクリーン、又はイメージセンサ801内のデシメーションモードの構成に使用し得る動作モード情報を含む情報を、ユーザ入力に対応するイメージプロセッサ803に提供することが可能な他のユーザ入力回路に結合することもできる。これもまた示されていないが、イメージプロセッサ803は、サイドバンドチャネル又は他の制御インタフェースを通してイメージセンサ801に結合し得、それにより、動作モード、構成情報、動作トリガー命令(イメージ捕捉命令、構成プログラミング命令等を含む)等をイメージセンサに送信できるようにする。

[0106]

図30は、イメージ処理動作に関連して図29のイメージングシステム内で実行し得る 例示的な動作シーケンスを示す。851において開始し、アプリケーションプロセッサは 、メモリ制御インタフェース835、ひいてはメモリIC805に関してDMA(直接メ モリアクセス)動作用にISP831を構成する。この構成により、ISPは、イメージ 20

センサ801とメモリIC805との間でDMAコントローラとして動作するようにイネ ーブルされ、サブフレームデータをイメージセンサ801から行毎に受信し(853に示 されるように)、サブフレームデータをメモリICに移動させる。したがって、イメージ センサ801内の時間的過剰サンプリングによって生成されるサブフレームデータは、実 際には、ISPを通してメモリIC(例えば、DRAM)に直接パイプ化され、メモリI てにおいて、アプリケーションプロセッサによってアクセスし得る。なお、示される実施 形態では、サブフレームは、最後のサブフレームが受信され記憶されるまで、メモリに順 次ロードされる(すなわち、フレーム毎の記憶ループであり、その最終的な終了は判断ブ ロック855において反映される)。このプロセスは、代替の実施形態では、メモリIC 805内の最後のサブフレームの記憶を省き、代わりに、最後のサブフレームデータをア プリケーションプロセッサ833に直接送ることによって最適化し得る。すなわち、85 7 に示されるように、アプリケーションプロセッサは、記憶されたサブフレームを検索し て結合(例えば、合算)して、統合(集積)イメージフレームを生成し、それにより、最 後のサブフレームをメモリに記憶し、次に、それを再び読み出す代わりに、最後のサブフ レームは、アプリケーションプロセッサに直接送られ、サブフレームデータ統合の開始点 として機能し得る。何れの場合でも、859において、アプリケーションプロセッサは、 イメージ処理モードで動作するようにISP831を構成し、861において、イメージ フレームデータ(すなわち、時間的に過剰サンプリングされたイメージセンサデータの統 合)をISPのイメージセンサインタフェースに(すなわち、チャネル838を介してI SPのフロントエンドに)出力し、それにより、ISP831の完全イメージフレームの イメージセンサ送達をエミュレートする。863において、ISPは、アプリケーション プロセッサによって送られるイメージフレームを処理して、最終化されたイメージフレー ムを生成し、完成(処理)されたイメージフレームを、例えば、DRAM又は不揮発性メ モリ(すなわち、1つ又は両方のメモリIC805)に書き込み、且つ/又はディスプレ イ807内のフレームバッファに直接書き込み、イメージをシステムユーザに表示できる ようにする。

【0107】

スプリットゲートアーキテクチャ

図 3 1 は、図 1 0 の条件付きリセット信号 2 5 0 の実施形態と、本明細書では「スプリ ットゲート」条件付きリセットピクセル又はスプリットゲートピクセルと呼ばれる改変ピ クセルアーキテクチャ870の実施形態とを対比する。示される実施形態では、スプリッ トゲートピクセル870は、ピクセル250と同じフローティング拡散262、リセット トランジスタ259、ソースフォロワ255、及び読み出し選択トランジスタ257と一 緒に、フォトダイオード260を含むが、スプリット二重制御移動ゲート871を優先し て移動イネーブルトランジスタ253及び単一制御移動ゲート251を省く。詳細図88 0を参照すると、二重制御移動ゲート(又は「二重ゲート」)は、光検出器260(PD)とフローティング拡散262(FD)との間の基板領域にわたり互いに隣接して配置さ れる異なる(別個の)行及び列移動ゲート要素881及び883を含む。行及び列移動ゲ ート要素(881及び883)は、行及び列制御線にそれぞれ結合されて、行及び列制御 信号TGr及びTGcを受信し、したがって、独立して(別個に)制御される。更に詳細 に後述するように、シリアル結合トランジスタ間(ひいては隣接するゲート端子間)に通 常は必要とされるソース/ドレインインプラントを省くことにより、行及び列移動ゲート 要素は、TGr及びTGcがデアサートされたとき、チャネルを中断する(信号レベルに おいて、電荷移動を阻止する)能力を維持しながら、TGr及びTGcの両方がアサート される場合、結果として生成されるオーバーラッピング静電場が連続強化チャネル885 を形成する(信号レベルにおいて、電荷移動を提供する)のに互いに十分に近くに配置し 得る。したがって、ピクセル250での移動ゲート251と移動イネーブルトランジスタ 2 5 3 との結合動作によって実施される論理 A N D 関数は、はるかにコンパクトな二重制 御ゲート871内で達成し得、トランジスタによるピクセルフットプリント(すなわち、 ダイ面積消費)又はピクセル250に対するトランジスタの大部分を低減する。クワッド

10

ピクセルレイアウトの場合、例えば、二重ゲート構成は、二重ゲート実装に応じて、ピク セル当たりのトランジスタカウントを2.75T(すなわち、ピクセル250が利用され る場合)から約1.75T~2Tに下げる。ピクセルフットプリントの低減に加えて、二 重ゲート設計では、電荷集積(光蓄積)間隔中、負電位を1つ又は複数の移動ゲートに印 加することができ、PDからFDへの漏出電流及び移動ゲート暗電流を低減し、この機能 は、負のTGr電圧が移動イネーブルトランジスタ253内の基板ダイオードへのソース /ドレインを破壊的に順方向バイアスするおそれがあるため、実施形態250では容易に は利用可能ではない。更に、TGcがローになるときは常にピクセル250の移動ゲート 251において生じるフローティング電位とは対照的に、行移動ゲート要素881及び列 移動ゲート要素883は、信号駆動ソースに連続して結合され、したがって、ドライバ出 力電圧に連続して駆動され(すなわち、フローティングせず)、ピクセル読み出し動作で のノイズを潜在的に低減する。

【 0 1 0 8 】

図32は、図31のスプリットゲートピクセル内の例示的なピクセルサイクル(リセッ ト/電荷集積/読み出し)を示すタイミング図である。上述した実施形態と同様に、ピク セルサイクルは、実行される別個の動作に対応する5つの間隔又はフェーズに分割され、 最後の2つのフェーズでの最終的なプログレッシブ読み出しをもたらす(ピクセルは、フ ェーズ4をスキップする無条件読み出しシーケンスを提供することも可能である)。図3 2及び図31のスプリットゲートピクセル870の両方を参照すると、リセット動作は、 フェーズ1において、TGr信号及びTGc信号を同時にハイにして、フォトダイオード 260とフローティング拡散262との間に導通チャネルを確立する(すなわち、図31 の885に示されるように)ことにより、フォトダイオード及びフローティング拡散内で 実行され、それにより、フォトダイオード内の残留電荷又は蓄積電荷をフローティング拡 散に移動できるようにすることにより、フォトダイオードをリセットする。電荷移動動作 後(又は同時に)、リセットゲート信号(RG)がパルスされて、リセットトランジスタ 259をオンに切り換え、したがって、フローティング拡散をV╻ 」又は他の供給電圧レ ールに切り換え可能に結合することにより、フローティング拡散から電荷を出す/空にす る。示される実施形態では、TGrは、フォトダイオードリセット動作に続き(例えば、 TG cの同時アサート直後又はリセットフェーズの終了時)、負電位に駆動され、それに より、光検出器とフローティング拡散との間に低漏出分離を確立し、TGr下の領域から の暗電流を低減する。また、行及び列制御信号はまとめて隣接する移動ゲート要素に適用 されるため、TGcは、移動ゲートでの望ましくないフローティングなしで、光検出器リ セット動作に続き、次の集積フェーズ(フェーズ2)中、必要に応じてハイ又はローにし 得る。したがって、TGcは、ピクセルリセット後にローになり、次の集積フェーズ及び ノイズサンプリングフェーズ(フェーズ2及び3)全体を通してローのまま維持されて示 されるが、他のピクセル行でのリセット及び読み出し動作をサポートするために、それら のフェーズ中、ハイ状態とロー状態との間でトグルされる。 [0109]

フェーズ3内のノイズ又はリセットサンプリング動作、フェーズ4内の閾値超え検出、 及びフェーズ5内の条件付き読み出し(又は条件付き移動)は一般に、図11を参照して 考察したように実行されるが、TGcは、部分移動動作及び条件付き移動動作中、TGr パルスと併せてのみハイに(すなわち、VTGpartial及びVTGfull)する 必要がある。示される実施形態では、クワッド電位TGrドライバが、行デコーダ/ドラ イバ内(例えば、図14の要素305内)に提供されて、集積フェーズ全体を通してTG rを負電位に維持し、次に、ノイズサンプリングフェーズの開始時、TGrを読み出し前 電位(示される例では0ボルト)まで上げ、それからTGrをVTG_{partial}まで 更に上げ、最後に、閾値超え検出及び条件付き読み出し動作のそれぞれでVTG_{full} まで上げられる。代替の実施形態では、3電位ドライバを使用して、VTG_{partia} 1又はVTG_{full}(すなわち、読み出し前電位なし)にパルスされるとき以外、TG rを負電位に維持し得る。 10

20

30

50

[0110]

図33は、図31のスプリットゲートピクセルの例示的な低光動作及び高光動作を示し 、各事例での静電電位図の下に、光検出器(この例では、フォトダイオード260)、行 及び列移動ゲート要素881及び883(すなわち、二重制御移動ゲートを形成する)、 並びにフローティング拡散262の概略断面図を示す。前の例と同様に、静電電位の図示 のレベルは、実際又はシミュレートされる装置で生成されるレベルの正確な表現であるこ とは意図されず、むしろ、ピクセル読み出しフェーズの動作を示すための一般的な(又は 概念的な)表現であることが意図される。低光例から始めると、比較的低いレベルの電荷 が、集積フェーズ(フェーズ2)中、フォトダイオード内に蓄積され、したがって、閾値 超え検出フェーズ4中(すなわち、フェーズ3でのノイズサンプリング取得後)、TGc がアサートされ、TGrが部分オン電位(VTGpartia1)に上げられる場合、電 荷レベルは、電荷レベルがフォロダイオード260とフローティング拡散262との間に 形成される比較的浅いチャネルを介して移動するには不十分である。蓄積電荷レベルは、 TGr線へのゲート要素結合に印加されるVTG_{partial}によって確立される溢れ 閾値を超えないため、フォトダイオードからフローティング拡散への溢れはなく、代わり に、蓄積電荷はそのままフォトダイオード内に残る。閾値超えフェーズ中、溢れは検出さ れないため、条件付き移動(条件付き読み出し)フェーズ5中、TGcはデアサートされ る。幾らかの電荷は、TGrアサート中、行ゲート下のウェルに移動するが、TGrがデ アサートされるとき、その電荷はフォトダイオードウェルに戻り、したがって、続く集積 間隔での更なる電荷蓄積のために、フォトダイオード内の電荷レベルを開始点に維持する 。これとは対照的に、高光例では、閾値超え検出フェーズ4中、より高いレベルの蓄積電 荷が溢れ閾値を超え、それにより、蓄積電荷の一部(すなわち、移動ゲート部分オン静電 電位を上回る電荷キャリアのサブセット)はフローティング拡散ノード262に溢れ、残 留蓄積電荷は、918に示されるように、フォトダイオード内に残ったままである。した がって、閾値超えフェーズ5中、TGrは、TGcのアサートと同時にVTGィニュュ電 位に上げられ、したがって、二重ゲート構造体によって形成される茶園ルを通して完全導 通路を確立して、蓄積電荷全体をフォトダイオード260からフローティング拡散262 に移動する。

(39)

[0 1 1 1 **]**

図34は、図31のスプリットゲートピクセル内の代替の閾値超え検出動作を示す。示 されるように、TGr線を部分電位(すなわち、VTGpartia1)に駆動する代わ りに、部分(すなわち、幅低減)TGrパルス920が、TGcパルス(これも部分パル ス幅を有し得る)と併せて適用され、したがって、光検出器とフローティング拡散との間 での電荷移動に利用できる時間を制限する。一実施形態では、例えば、部分パルス920 は、二重制御移動ゲートに印加される電圧によって定義される閾値を超える全ての電荷の 移動に必要な時間よりも短い時間定数を有する短持続時間パルスであり、したがって、そ の電荷の全てを移動するのに十分に長い完全幅パルスとは対照的に、部分的にのみ電荷を 移動する。したがって、光検出器-拡散電荷移動の時間定数及び閾値下特性に起因して、 光検出器内の閾値未満電荷集積は、部分パルス間隔中に電荷移動を殆ど又は全く生じさせ ず、一方、閾値超え電荷集積は、実際に、完全パルス間隔中のVTG_{のartia1}の印 加と同様に、検出可能な電荷移動を生じさせる。パルス幅制御は、特にノイズの多い(例 えば、切り換えノイズがTGr線に結合し得る)環境において、又はプログラマブル閾値 トリミング若しくは較正が必要であり得る環境において、再現性及び/又は閾値精度に関 して、優れた性能を提供し得る(すなわち、電圧レベル制御と比較して)。特にTGc信 号が光検出器に最も近いゲート要素の制御に使用される場合、921に示されるように、 部分読み出し制御は代替(又は追加)的に、パルス幅制御されるか、それとも電圧レベル 制御されるかに関係なく、TGc線に適用し得る。また、パルス幅制御及び電圧制御は、 例えば、低減された電圧を有する部分パルスをTGc線又はTGr線に駆動することによ り、結合し得る。更に、条件付き読み出し動作中(及び / 又はリセット動作中)にTGr 線及び/又はTGc線に適用される完全パルスは、922に示されるように、部分パルス

10



のバーストで置換し得、したがって、適用される各パルスに均一な(部分)共にを確立す る。一実施形態では、条件付き読み出しフェーズ5中の完全パルス幅は、約200ナノ秒 (nS)~1000nSであり、一方、部分パルス幅は約2nS~200nSであるが、 代替の実施形態では、他の部分パルス幅及び/又は完全パルス幅を適用し得る。スプリッ トゲート実施形態で動作可能なものとして示されるが、同様の部分パルス方法は、例えば 、図14又は図16の実施形態の動作にも適用可能である。

図 3 5 は、図 3 1 に示される二重制御ゲート 8 7 1 の例示的な実装形態を示す。示され る実装形態では、2つの別個のポリシリコン特徴925及び927が、フォトダイオード 260とフローティング拡散262との間の基板領域にわたって互いのすぐ近傍に形成さ れ、分離距離(「d_{sep}」)は、ドレイン - ソース結合トランジスタのポリシリコン線 に指定される最小ポリ間距離よりも短いが、2つのポリシリコン特徴間の電気絶縁を保証 するのに十分に長い(すなわち、特徴が互いに短絡するのを回避するのに十分な隔たり) 。一製造技法では、2つのポリシリコン特徴は別個に形成されて、最小リソグラフィ特徴 サイズ未満の距離d、。。を可能にする。代替の実施形態では、単一のポリシリコン特徴 が形成され、次に、エッチングされるか、又は他の方法で2つの別個のポリシリコン特徴 にスプリット/分割される(例えば、dsenは、最小リソグラフィ特徴サイズ以下に設 定される)。示される実装形態では、側壁スペーサ929、931は各ポリシリコン線に 関して形成され、スペーサ構造体は、933に示されるように、分離領域マージン内に形 成され(すなわち、狭いd 。 e 。 寸法に起因して)、それにより、ソース / ドレインイン プラント構造体を形成するための後続するドープは、分離領域内にブロックされ、したが って、そのようなキャリア捕捉構造体が、フォトダイオード260とフローティング拡散 2 6 2 との間の本来なら連続した基板領域内に形成されるのを回避し、上述した二重ゲー ト制御をもたらす。ポリシリコン特徴925(ポリ1)は、TGrに結合されたゲート要 素として示され、ポリシリコン特徴927(ポリ1^)はTGcに結合されたゲート要素 として示され、その相互接続構成は、代替の実施形態では逆にし得る。 $\begin{bmatrix} 0 & 1 & 1 & 3 \end{bmatrix}$

図36は、図31に示される二重制御ゲート871を実施する代替の方法を示す。この 実施形態では、第1のポリシリコン特徴941が形成され(例えば、リソグラフィプリン ト及びエッチング)、絶縁材料945の層で覆われ、次に、第2のポリシリコン特徴94 3が第1の層上に形成される。第2のポリシリコン特徴(図示せず)の一部はエッチング されて除去され、分離領域(すなわち、「d_{sep}」で記される領域)に残る(絶縁)材 料945を除去せずに、初期ポリシリコン特徴941への金属層接点を露出させ可能にす る。この動作により、dsepは任意に小さくし得(すなわち、分離領域内の絶縁材料の 完全性、ひいては2つのポリシリコン特徴間の電気絶縁を維持しながら、可能な限り小さ く)、二重制御ゲートの全体フットプリントは、単一制御ゲートと同様である。他の実施 形態では、フォトダイオード260とフローティング拡散262との間に二重ゲート構造 体を形成するために、様々な代替及び/又は補足的製造技法を利用し得る。 [0114]

40 図37は、クワッドピクセル共有フローティング拡散イメージセンサアーキテクチャを 示し、このアーキテクチャでは、行及び列移動ゲート制御線対(TGr1/TGr2及び TGc1/TGc2)は、上述したように、4つのスプリットゲートピクセルのそれぞれ 内の二重ゲート構造体(957.1~957.4)に結合される。より詳細には、共有フ ローティング拡散955を4つのピクセル(それぞれ、共有リセットゲートトランジスタ 4 0 9 、 ソースフォロワ 4 0 5 、 及び 読 み出 し 選 択 トランジスタ 4 0 7 と一 緒に、フォト ダイオードPD1~PD4のそれぞれ1つ及び二重制御移動ゲート957.1~957. 4 の 1 つも含む)の中央に配置し、列移動ゲート制御線 T G c を別個の奇数及び偶数列イ ネーブル線に分ける(それぞれ、各列線ドライバに結合されるTGc1及びTGc2)こ とにより、高度にコンパクトなピクセルレイアウトを達成し得る。図38及び図39は、 各二重制御ゲート構造体を介して中央に配置されたフローティング拡散(「FD」)の周 50

10



囲に切り替え可能に結合される4つのフォトダイオードを示す、図37のクワッドピクセ ルの例示的な物理的レイアウトを示す。図38の実施形態では、行線(TGr1、TGr 2)は、フォトダイオードに最も近い各ゲート要素961に結合され、列線は、フローテ ィング拡散に最も近いゲート要素962(すなわち、集合的に二重ゲートを形成するゲー ト要素961及び962)に結合され、一方、その相互接続順は、図39の実施形態では 逆になり、行線は、フローティング拡散に最も近いゲート要素972に結合され、列線は 、フォトダイオードの最も近いゲート要素971に結合される。両レイアウトで、各行線 は、単一の金属 - ポリ接触を介して同じ行内のフォトダイオード(例えば、示される例で は

PD3

又は

PD2

PD4

)の

ゲート

要素に

結合し

得、

各列線も

同様に、

単一 の接点を介して同じ列内のフォトダイオード(例えば、PD1/PD2又はPD3/PD 4)のゲート要素に結合し得、したがって、クワッドピクセル毎の信号線毎に2つの相互 接続を必要とする実装形態と比較して、接点面積を半分にする。また、図38及び図39 の両方の実施形態では、共有リセットゲートトランジスタ、読み出し選択トランジスタ、 及びソースフォロワトランジスタは、図38の964、965、及び966並びに図39 の974、975、及び976に示されるように、フォトダイオードセルの周辺に配置さ れる(各トランジスタは、拡散領域上のポリシリコン線として示され、相互接続線を省略 して、図面の他の特徴を曖昧にするのを回避する)。両レイアウトにおいて、トランジス タは、示される位置/ロケーション以外の位置/ロケーションに配置し得る。例えば、3 つ全ての共有トランジスタは、所与のピクセルの同じ縁部に配置し得るか、又はトランジ スタの全て、1つ、又は複数は、フォトダイオードの行間又は列間のクワッドピクセルの 中央領域に配置し得る。また、統合拡散領域が示されるが、拡散領域は、代替的には、 つ以上の相互接続拡散領域に分割し得る。示される構造体では、クワッドグループを有す るピクセルの個々の且つ選択的な電荷ビニング読み出しが可能である。 [0115]

図40及び図41は、専用行移動ゲート(TGr)線を有さない代替の実施形態による スプリットゲートピクセルアーキテクチャ及び対応するタイミング図を示す。より詳細に は、読み出し選択及び行移動ゲート制御機能は、示されるように、行ゲート要素881及 び読み出し選択トランジスタ257に結合される単一の読み出し選択(又は行選択)信号 内に併合され、したがって、ピクセル行当たりの行信号線の数を3本から2本に低減する (列移動ゲート要素883及び残りの共有トランジスタ(255、259)は、上述した ように接続される)。この行線低減は、前面照射実装形態において特に有利であり得、そ の理由は、33%の行金属低減により、ピクセルアレイの全体の曲線因子が増大するため である。背面照明実施形態であってさえも、行線低減は、セル当たりの信号線相互接続を 簡易化し得、必要な金属層の数を低減し得るか、又は他の方法で製造の複雑性及びコスト を低減し得る。なお、前面又は背面照射は、本明細書に開示される任意の実施形態に関し て利用し得る。

【0116】

図41を参照すると、リセット動作、集積動作、ノイズサンプリング動作、閾値超え検 出動作、及び条件付き読み出し動作は、一般に図32を参照して説明されたように実行さ れるが、行移動ゲート要素981は、読み出し選択信号(RS)のアサート及びデアサー トを通して導通状態と非導通状態とに切り換えられ、閾値超え及び条件付き読み出し動作 は、列制御線(TGc)での部分電位(及び/又はパルス幅)及び完全電位(及び/又は 完全パルスシーケンス)のアサートによって管理される。したがって、フォトダイオード リセットは、読み出し選択信号のアサートと同時にTGcをアサートすることによって実 施され、閾値超え検出は、読み出し選択信号のアサートと同時に、TGcをVTGpar tia1 電位に上げる(及び/又は幅低減TGcパルスを適用する)ことによって実行さ れ、条件付き読み出しは、示されるように、TGcをVTGfull 電位に条件付きで(選択的に)上げることによって実行される。図40の実施形態では、行ゲート要素981 はフローティング拡散の最も近くに配置され、列ゲート要素983はフォトダイオードの 最も近くに配置される。代替の実施形態では、この配置は逆にし得る。 20

[0 1 1 7 **]**

図42Aは、代替の二重制御ゲート構成を示し、この構成では、二重制御ゲートのゲート要素は、移動ゲートダイオード987のpドープ領域及びnドープ領域のそれぞれによって形成される。ドープは、低濃度又は真性ドープされたポリシリコンを堆積させ、ピンインプラント及びFDインプラントを使用して、TGのPD側及びFD側をそれぞれドープすることによって達成される。代替の方法を利用することも可能である。この構造体を用いる場合、TGr信号は、第1の接点(図示せず)を介してダイオード987のp型側に接続され、TGc信号は、別個の第2の接点(これも図示せず)を介してダイオード987のp型側に接続される。2つのゲート制御信号の電気絶縁は、ダイオード分離によって達成され、2つの物理的に別個のポリシリコン構造体を必要としない。その結果、二重制御ゲートはより小さい。

【0118】

図42Bは、別の代替の二重制御ゲート構成を示し、この構成では、二重制御移動ゲート990のゲート要素は、共有nドープ領域991を有する背向ダイオードの各pドープ 領域によって形成される。ドープは、低濃度又は真性ドープポリシリコンを堆積させ、ピ ンインプリント、FDインプラント、及び/又は特定の移動ゲートドープインプラントを 使用して、二重制御移動ゲートのPD側、FD側、及び中央n型領域(991)をドープ することによって達成される。本明細書に開示される全ての実施形態と同様に、代替の製 造法を利用することも可能である。この構造体を使用する場合、TGr信号は、別個の接 点(図示せず)を介してPDに隣接するダイオードのp型側に接続され、TGc信号は、 別個の接点(図示せず)を介してFDに隣接するダイオード990のp型側に接続される 。2つのゲート制御信号の電気絶縁は、ダイオード分離(介在するn型領域991)によ り達成され、2つの物理的に別個のポリシリコン構造体を必要としない。

【 0 1 1 9 】

図43は、例えば、図21を参照して上述したようなビニング又は独立ピクセルモード で動作し得るスプリットピクセル(クワッド、スプリットピクセルブロック)の4×1ブ ロックを示す。示されるように、上部及び下部ピクセル対のそれぞれのフローティング拡 散領域 F D _{1 2} 及び F D _{3 4} は、導体 9 9 2 を介して相互接続され(又は代替的には、単 ーのフローティング拡散領域によって形成される)、したがって、例えば、フォトダイオ ードPD1及びPD3又はフォトダイオードPD2及びPD4の状態を併せて読み出せる ようにする(すなわち、同時読み出し又は1つとして)。4×1ピクセルブロック内の各 フォトダイオードは、二重制御ゲートを介してフローティング拡散ノードに切り替え可能 に結合され、行ゲート要素993は4本の行線のそれぞれ1つ(すなわち、フォトダイオ ード P D 1 ~ P D 4 それぞれの T G r 1 ~ T G r 4) に結合され、列ゲート要素 9 9 4 は ブロック毎の列線に結合される。示される実装形態では、共有列線接点が、所与のフロー ティング拡散に隣接する2つの列ゲート要素のそれぞれに結合され、したがって、必要な 列 線 相 互 接 続 数 を 半 分 に す る 。 共 有 ト ラ ン ジ ス タ 9 9 5 、 9 9 6 、 及 び 9 9 7 (す な わ ち 、リセットゲートトランジスタ、ソースフォロワトランジスタ、及び読み出し選択トラン ジスタ)は、フォトダイオードPD1~PD4間の領域に配置されるが、それらのトラン ジスタの任意又は全てのトランジスタは、他の位置に配置することも可能である。また、 行線は、フォトダイオードに最も近い二重制御ゲート要素に結合されるが、列線は、フロ ーティング拡散に最も近いゲート要素に結合され、代替の実装形態では、その構成は逆に し得る。

【 0 1 2 0 】

1 つ又は複数のコンピュータ可読媒体を介してコンピュータシステム内で受信される場合、上述した回路のそのようなデータ及び / 又は命令ベースの表現は、ネットリスト生成 プログラム、配置配線プログラム等を含むが、これらに限定されない 1 つ又は複数の他の コンピュータプログラムの実行と併せて、コンピュータシステム内の処理エンティティ (例えば、1 つ又は複数のプロセッサ)によって処理して、そのような回路の物理的な発現 の表現又はイメージを生成することができる。その後、そのような表現又はイメージは、 10

20

例えば、デバイス製造プロセスにおいて回路の様々な構成要素の形成に使用される1つ又 は複数のマスクの生成を可能にすることにより、デバイス製造に使用することができる。 【0121】

上記説明及び添付図面では、特定の用語及び図面シンボルが、開示される実施形態の完 全な理解を提供するために記載されている。場合によっては、用語及びシンボルは、それ らの実施形態の実施に必要ではない特定の詳細を暗示し得る。例えば、任意の特定数のビ ット、信号路幅、シグナリング又は動作周波数、構成要素回路又はデバイス等は、代替の 実施形態では、上述したものと異なることができる。更に、集積回路デバイス又は内部回 路要素又はブロック間のリンク又は他の相互接続は、バスとして、又は単一信号線として 示すことができる。各バスは代替的には、単一信号線であることができ、各単一信号線は 代替的には、バスであることができる。しかし、示されるか、又は記載される信号及びシ グナリングリンクは、シングルエンド又は差動であることができる。信号駆動回路は、信 号駆動回路が信号駆動回路と信号受信回路との間に結合される信号線上で信号をアサート (又は明示的に述べられるか、若しくは文脈により示される場合、デアサート)する場合 、信号を信号受信回路に「出力」すると言える。「結合される」という用語は、本明細書 では、直接接続及び1つ又は複数の介在する回路又は構造体を通しての接続を表現するた めに使用される。集積回路デバイスの「プログラミング」は、限定ではなく例として、ホ スト命令に応答して、又はワンタイムプログラミング動作を通して(例えば、デバイス製 造中に構成回路内のヒューズを飛ばす)、集積回路デバイス内のレジスタ又は他の記憶回 路に制御値をロードする(ひいては、デバイスの動作態様を制御し、且つ/又はデバイス 構成を確立する)こと、及び/又はデバイスの1つ又は複数の選択されたピン又は他の接 点構造体を参照電圧線(ストラッピングとも呼ばれる)に接続して、特定のデバイス構成 又はデバイスの動作態様を確立することを含むことができる。「光」という用語は、放射 に適用するために使用される場合、可視光に限定されず、センサ機能の説明に使用される 場合、特定のピクセル構築(任意の対応するフィルタを含む)が感度を有する1つ又は複 数の波長帯に適用されることが意図される。「例示的」及び「実施形態」という用語は、 優先又は要件ではなく、例を表すために使用される。また、「し得る」及び「できる」と いう用語は同義で使用されて、任意選択的な(許容される)主題を示す。何れの用語もな いことは、所与の特徴又は技法が必要とされることを意味するものとして解釈されるべき ではない。

【0122】

上記詳細な説明でのセクションの見出しは、参照の便宜のみのために提供されており、 本明細書に提示される実施形態の対応するセクション又は任意の実施形態の範囲又は広が りを決して定義、限定、解釈、又は記述するために提供されているものではない。また、 本開示のより広い趣旨及び範囲から逸脱せずに、本明細書に提示される実施形態に対する 様々な変形形態及び変更形態をなすことができる。例えば、任意の実施形態の特徴又は態 様は、少なくとも実施可能な場合、任意の他の実施形態と組み合わせて、又は対応する特 徴若しくは態様の代わりに適用することが可能である。したがって、本明細書及び図面は 、限定の意味ではなく例示の意味で見なされるべきである。

20

【図17】





【図18B】

【図27】



FIG. 18B









【図38】



【図39】





















【図4】



【図5】



【図 6 a】



【図 6 b】

読み出し制御 176 PHY 174 メモリグループ3A 読み出し回路アレイ3 メモリグループ3B

プリプロセッサIC 170 (上面図)

	周辺回路 172		
	メモリグループ0A	וב	
	読み出し回路アレイ0	ור	
	メモリグ ループ0B	11	
	メモリグループ1A		
	読み出し回路アレイ1	٦I	
	メモリグループ1B	11	
	メモリグループ2A		
	読み出し回路アレイ2		
	メモリグループ2		
-		_	

【図 6 c】

【図8】

								_			
P	行グルー	プ0	IP	行グルー	プ1	IP	テグルー	プ2	IP	行グルー	プ3
_				ピクセル	アレ	TICI	記線 184		-		
_	00			00			00	_		00	
_				フリフロ	セッ	サIC	记線 186	5 			
G	読み出し回路	MG 0B	MG 1A	読み出し 回路 アレイ1	MG 1B	MG 2A	読み出し 回路 アレイ2	MG 2B	MG 3A	読み出し 回路 アレイ3	MG 3B

プリプロセッサIC 170(断面)

【図7】

制御	サンプリング 間隔	光子 (検出-蓄積)	閾値を 満たすか?	ADC值	メモリ要素
露光開始、 開始=20	0	N/A	N/A	ххххх	x x x x x x x x x x x x x x x x x x x
MG101-20	1	4 - 4	n	00100	000000000
	2	7 - 11	n	01011	000000000
	3	2 - 13	n	01101	000000000
	4	11 - 24	У	11000-	▶000011000
	5	14 - 14	n	01110	000011000
	6	8 - 22	У	10110-	▶000101110
	7	4 - 4	n	00100	000101110
	8	0 - 4	n	00100	000101110
	9	6 - 10	n	01010	000101110
	10	13 - 23	У	10111-	▶ 001000101
	11	1 - 1	n	00001	001000101
	12	2 - 3	n	00011	001000101
	13	12 - 15	n	01111	001000101
	14	13 - 28	У	11100-	+ 001100001
Hereik	15	26 - 26	У	11010-	₩ 001111011
残余	16	19 - 19	n l	10011-	▶ 010001110
				残余	イメージデータ
				190	195



【図9】



【図10】



【図11】



【図12】





【図14】



【図15A】



















【図24】







【図25A】









【図25C】





【図28】





【図29】









【図32】







【図40】



【図41】



【国際調査報告】

	INTERNATIONAL SEARCH RE	PORT								
		International								
		PC1/US2	014/041596							
A. CLASSI INV. ADD.	FICATION OF SUBJECT MATTER H01L27/146									
Assording to	According to International Patent Classification (IPC) or to both national classification and IPC									
B. FIELDS	SEARCHED									
Minimum do H01L	cumentation searched (classification system followed by classification	aymbola)								
Documentat	ion searched other than minimum documentation to the extent that such	n documents are included in the fields	searched							
Electronic da	ata base consulted during the international search (name of data base a	and, where practicable, search terms	used)							
EP0-In	ternal, WPI Data									
C. DOCUME	NTS CONSIDERED TO BE RELEVANT									
Category*	Citation of document, with indication, where appropriate, of the releva	nt passages	Relevant to claim No.							
х	US 2006/138581 A1 (LADD JOHN [US]) 29 June 2006 (2006-06-29) paragraphs [0035] - [0037], [0047 figures 3, 10	1]	1,8,9							
X	US 2009/179232 A1 (ADKISSON JAMES ET AL) 16 July 2009 (2009-07-16) paragraphs [0060], [0061] figures 3, 4	1,8,9								
X	US 2008/111170 A1 (KIM MI JIN [KR] 15 May 2008 (2008-05-15) paragraphs [0093] - [0097] figure 8	1,8,9								
x	US 2006/138489 A1 (AHN JUNG-CHAK AL) 29 June 2006 (2006-06-29) paragraphs [0055] - [0066] figure 2a 	1,8,9								
Furth	er documents are listed in the continuation of Box C.	X See patent family annex.								
* Special c	ategories of cited documents : *T	* later dooument published after the	nternational filing date or priority							
"A" doourne to be o	nt defining the general state of the art which is not considered f particular relevance	the principle or theory underlying	plication but offed to understand he invention							
"E" earlier a filing d	pplication or patent but published on or after the international *X	document of particular relevance; t	ne claimed invention cannot be							
"L" dooume cited to specia	nt which may throw doubts on priority elaim(s) or which is establish the publication date of another citation or other reason (as epecified)	 document of particular relevance; t considered to involve an inventive 	alone e claimed invention cannot be step when the document is							
"O" docume means "P" docume	nt referring to an oral disolosure, use, exhibition or other nt published prior to the international filing date but later than the date plaimed *2	oombined with one of more other being obvious to a person skilled	such documents, such combination n the art							
Date of the #	actual completion of the international search	Date of mailing of the international	search report							
7	August 2014	05/11/2014								
Name and n	nailing address of the ISA/	Authorized officer								
	European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Fax: (+31-70) 340-3016	Markmann, Marku	S							

Form PCT/ISA/210 (second sheet) (April 2005)

INTERNATIONAL SEARCH REPORT	International application No. PCT/US2014/041596
Box No. II Observations where certain claims were found unsearchable (Continuation	of Item 2 of first sheet)
This international search report has not been established in respect of certain claims under Art	icle 17(2)(a) for the following reasons:
1. Claims Nos.: because they relate to subject matter not required to be searched by this Authority, no	amely:
2. Claims Nos.: because they relate to parts of the international application that do not comply with the an extent that no meaningful international search can be carried out, specifically:	a prescribed requirements to such
3. Claims Nos.: because they are dependent claims and are not drafted in accordance with the secon	d and third sentences of Rule 6.4(a).
Box No. III Observations where unity of invention is lacking (Continuation of item 3 of	first sheet)
This International Searching Authority found multiple inventions in this international application	, as follows:
see additional sheet	
1. As all required additional search fees were timely paid by the applicant, this internation claims.	nal search report covers all searchable
 As all searchable claims could be searched without effort justifying an additional fees additional fees. 	this Authority did not invite payment of
3. As only some of the required additional search fees were timely paid by the applicant only those claims for which fees were paid, specifically claims Nos.:	this international search report covers
 4. X No required additional search fees were timely paid by the applicant. Consequently, t restricted to the invention first mentioned in the claims; it is covered by claims Nos.: 1, 8, 9 	his international search report is
Remark on Protest The additional search fees were accompanied by the appropriate the appropriate of a protest fee.	blicant's protest and, where applicable, the
fee was not paid within the time limit specified in the invit	ation.

Form PCT/ISA/210 (continuation of first sheet (2)) (April 2005)

IN	TERNA1	ORT I	International application No					
	informatio	on on patent family me	mbers			ρριτατιοή Νο Ο 1 Δ / Ο Δ 1 5 Ο 6		
Patent document cited in search report		Publication date		Patent family member(s)	PC1/032	Publication date		
US 2006138581	A1	29-06-2006	US US US	200613858 200710278 200932291	31 A1 31 A1 33 A1	29-06-2006 10-05-2007 31-12-2009		
US 2009179232	A1	16-07-2009	NONE					
US 2008111170	A1	15-05-2008	JP JP US US	472211 200812508 200811117 201218727	2 B2 34 A 70 A1 79 A1	13-07-2011 29-05-2008 15-05-2008 26-07-2012		
US 2006138489	A1	29-06-2006	JP US	200618635 200613848	5 A 39 A1	13-07-2006 29-06-2006		

International Application No. PCT/ US2014/ 041596

```
FURTHER INFORMATION CONTINUED FROM PCT/ISA/ 210
   This International Searching Authority found multiple (groups of) inventions in this international application, as follows:
         1. claims: 1, 8, 9
                  Split-gate transfer gate
                                       ---
         2. claims: 2-7, 13-18
                  Shared floating diffusion
         3. claims: 10-12, 19-22
                  Control circuitry for applying control signals
                                       ---
```

(58)

フロントページの続き

(81)指定国 AP(BW,GH,GM,KE,LR,LS,MW,MZ,NA,RW,SD,SL,SZ,TZ,UG,ZM,ZW),EA(AM,AZ,BY,KG,KZ,RU,TJ,T M),EP(AL,AT,BE,BG,CH,CY,CZ,DE,DK,EE,ES,FI,FR,GB,GR,HR,HU,IE,IS,IT,LT,LU,LV,MC,MK,MT,NL,NO,PL,PT,RO,R S,SE,SI,SK,SM,TR),OA(BF,BJ,CF,CG,CI,CM,GA,GN,GQ,GW,KM,ML,MR,NE,SN,TD,TG),AE,AG,AL,AM,AO,AT,AU,AZ,BA, BB,BG,BH,BN,BR,BW,BY,BZ,CA,CH,CL,CN,CO,CR,CU,CZ,DE,DK,DM,DO,DZ,EC,EE,EG,ES,FI,GB,GD,GE,GH,GM,GT,HN,H R,HU,ID,IL,IN,IR,IS,JP,KE,KG,KN,KP,KR,KZ,LA,LC,LK,LR,LS,LT,LU,LY,MA,MD,ME,MG,MK,MN,MW,MX,MY,MZ,NA,NG ,NI,NO,NZ,OM,PA,PE,PG,PH,PL,PT,QA,RO,RS,RU,RW,SA,SC,SD,SE,SG,SK,SL,SM,ST,SV,SY,TH,TJ,TM,TN,TR,TT,TZ, UA,UG,US

- (72)発明者 グイダッシュ,マイケル アメリカ合衆国,カリフォルニア州 94089,サニーヴェール,スイート 700,エンター プライズ ウェイ 1050
- (72)発明者 ヴォゲルサン,トーマス アメリカ合衆国,カリフォルニア州 94089,サニーヴェール,スイート 700,エンター プライズ ウェイ 1050
- Fターム(参考) 4M118 AA05 BA14 CA02 DD04 DD12 FA06 GA02 GC07 GD04

5C024 CX43 EX43 EX52 GX03 GX16 GX22 GX24 GY31 GZ41 HX12 HX23 HX29 HX50 JX41