(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2005-19851 (P2005-19851A)

(43) 公開日 平成17年1月20日 (2005.1.20)

(51) Int.C1. ⁷	FI		テーマコード (参考)
HO1L 21/8238	HO1L 27/08	321C	5 F O 4 8
HO1L 21/20	HO1L 21/20		5 F O 5 2
HO1L 27/092	HO1L 27/08	321B	5 F 1 4 O
HO1L 29/78	HO1L 29/78	301B	

審査請求 未請求 請求項の数 10 OL (全 14 頁)

(21) 出願番号 (22) 出願日	特願2003-185154 (P2003-185154) 平成15年6月27日 (2003.6.27)	(71) 出願人 (74) 代理人	000005049 シャープ株式会社 大阪府大阪市阿倍野区長池町22番22号 100065248 弁理士 野河 信太郎				
		(72)発明者	馬場 智也				
			大阪府大阪市阿伯	音野区長	池町22番	22号	
		シャープ株式会社内					
		Fターム (参	考) 5F048 AA08	ACO3 BA	403 BA19	BB06	
			BB07	BEO3 BO	G14		
			5F052 JA04	KA01			
			5F140 AA00	AAO5 AH	303 ACO1	AC28	
			BA01	BAO5 BE	301 BB06	BB15	
			BB18	BCO6 BC	C12 BF01	BF04	
			BK13	BK21 CH	304 CB08		

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】1つの基板で、nチャネルMOSFETとpチャネルMOSFETに対して、異なる基板構造を実現して同程度の移動度向上を達成することができる半導体装置及びその製造方法を提供すること。

【解決手段】シリコン基板11と、このシリコン基板1 1上に形成された、シリコン基板11と格子定数の異な るシリコンゲルマニウム膜14_p、14_nと、このシリ コンゲルマニウム膜14_p上のpチャネルMOSFET 形成領域に形成されたpチャネルMOSFET33と、 シリコンゲルマニウム膜14_n上のnチャネルMOSF ET形成領域に形成されたnチャネルMOSFET32 とを備える。pチャネルMOSFET形成領域のシリコ ンゲルマニウム膜14_pの膜厚が、nチャネルMOSF ET形成領域のシリコンゲルマニウム膜14_nの膜厚よ リ薄い半導体装置を提供する。



【選択図】 図4

【特許請求の範囲】

【請求項1】

シリコン基板と、このシリコン基板上に形成された、シリコン基板と格子定数の異なるシ リコンゲルマニウム膜と、このシリコンゲルマニウム膜上の p チャネル M O S F E T 形成 領域に形成された p チャネル M O S F E T と、シリコンゲルマニウム膜上の n チャネル M O S F E T 形成領域に形成された n チャネル M O S F E T とを備え、

前記 p チャネル M O S F E T 形成 領域のシリコンゲルマニウム膜の膜厚が、 n チャネル M O S F E T 形成領域のシリコンゲルマニウム膜の膜厚より薄いことを特徴とする半導体装 置。

【請求項2】

10

シリコン基板における p チャネル M O S F E T 形成領域の厚みと n チャネル M O S F E T 形成領域の厚みとの差が、シリコンゲルマニウム膜における n チャネル M O S F E T 形成 領域の膜厚と p チャネル M O S F E T 形成領域の膜厚との差に略等しい請求項 1 に記載の 半導体装置。

【請求項3】

シリコン基板上に、このシリコン基板と格子定数の異なるシリコンゲルマニウム膜を、その膜厚がnチャネルMOSFET形成領域よりもpチャネルMOSFET形成領域の方を 薄くして形成する工程(A)と、

前記シリコンゲルマニウム膜上の n チャネルMOSFET形成領域に n チャネルMOSF ETを形成し、かつシリコンゲルマニウム膜上の p チャネルMOSFET形成領域に p チ ャネルMOSFETを形成する工程(B)とを備えることを特徴とする半導体装置の製造 方法。

20

30

工程(A)は、

【請求項4】

シリコン基板の全面に、このシリコン基板と格子定数の異なるシリコンゲルマニウム膜を 格子整合させながら形成する工程と、

前 記 シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 に 酸 化 シ リ コ ン 膜 、 窒 化 シ リ コ ン 膜 を 順 次 形 成 す る 工 程 と 、

前 記 シリコンゲルマニウム 膜 上の p チャネル M O S F E T 形成 領域の前 記 窒 化 シリコン 膜 を除 去する 工 程 と 、

n チャネルMOSFET形成領域に残存する窒化シリコン膜をマスクとして、シリコンゲ ルマニウム膜のpチャネルMOSFET形成領域を酸化して薄膜化する工程と、 シリコンゲルマニウム膜上のnチャネルMOSFET形成領域に残存する窒化シリコン膜

を選択的に除去すると共に、シリコンゲルマニウム膜上の前記酸化シリコンを除去する工 程と、

露出したシリコンゲルマニウム膜の全面にシリコン膜を格子整合させながら形成する工程 とを含む請求項3に記載の半導体装置の製造方法。

【 請 求 項 5 】

工程(A)は、

シリコン基板における n チャネルMOSFET形成領域のみをエッチングして、シリコン 40 基板の表面における n チャネルMOSFET形成領域と p チャネルMOSFET形成領域 との間に段差部を形成する工程と、

前記段差部を有するシリコン基板の全面にシリコンゲルマニウム膜を格子整合させながら 形成する工程と、

前 記 シ リ コ ン ゲ ル マ ニ ウ ム 膜 の 全 面 に 酸 化 シ リ コ ン 膜 、 窒 化 シ リ コ ン 膜 を 順 次 形 成 す る 工 程 と 、

前 記 窒 化 シリコン 膜 に お け る p チ ャ ネ ル M O S F E T 形 成 領 域 の み を 選 択 的 に 除 去 す る 工 程 と、

n チャネルMOSFET形成領域のみに残存する窒化シリコン膜をマスクとして、シリコンゲルマニウム膜の p チャネルMOSFET形成領域を酸化して薄膜化する工程と、

n チャネル M O S F E T 形成領域に残存する窒化シリコン膜を選択的に除去すると共に、 シリコンゲルマニウム膜上の前記酸化シリコンを除去する工程と、 露出したシリコンゲルマニウム膜の全面にシリコン膜を格子整合させながら形成する工程 とを含む請求項3に記載の半導体装置の製造方法。 【請求項6】 工程(A)において、シリコンゲルマニウム膜は、Ge濃度が10~30%、膜厚が20 0~500nmで形成され、その後、 p チャネル M O S F E T 形成領域が 10~100 n mの膜厚に薄膜化され、 シリコン膜は、5~30mmの膜厚でシリコンゲルマニウム膜上に形成される請求項4又 は5に記載の半導体装置の製造方法。 10 【請求項7】 工程(A)において、シリコン基板をエッチングして形成した段差部を70。以下の傾斜 角度で傾斜させる請求項5又は6に記載の半導体装置の製造方法。 【請求項8】 工程(A)において、窒化シリコン膜をマスクとしてシリコンゲルマニウム膜におけるp チャネルMOSFET形成領域を酸化して薄膜化するに際して、700 以下のウエット 酸素雰囲気下で酸化する請求項4~7の何れか1つに記載の半導体装置の製造方法。 【請求項9】 工程(A)において、窒化シリコン膜をマスクとしてシリコンゲルマニウム膜におけるp チャネルMOSFET形成領域を酸化して薄膜化するに際して、700 以下のウエット 20 酸素雰囲気下で酸化し、その後、900 以上のウエット酸素雰囲気下で酸化を行い、シ リコンゲルマニウム膜の膜厚を5~50nmに薄膜化し、かつpチャネルMOSFET形 成領域の半導体膜の濃度を20~40%に高濃度化する請求項4~7の何れか1つに記載 の半導体装置の製造方法。 【請求項10】 工程(A)は、シリコンゲルマニウム膜の全面にシリコン膜を格子整合させながら形成し た後に、 シリコンゲルマニウム 膜の n チャネル M O S F E T 形成 領域に水素イオンを注入し、その 後、 6 0 0 以上の熱処理を行って、 nチャネルMOSFET形成領域のシリコンゲルマ ニ ウ ム 膜 の 歪 み を 緩 和 さ せ る 工 程 を 含 む 4 ~ 9 の 何 れ か 1 つ に 記 載 の 半 導 体 装 置 の 製 造 方 30 法。 【発明の詳細な説明】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 【発明の属する技術分野】 本 発 明 は 半 導 体 装 置 及 び そ の 製 造 方 法 に 関 し 、 よ り 詳 細 に は 、 シ リ コ ン 基 板 を 用 い た 歪 み シリコン(Si)と歪みシリコンゲルマニウム(SiGe)を同時に実現させ、高速のC M O S を作 製 す る 半 導 体 装 置 の 製 造 方 法 及 び そ れ を 用 い て 作 製 し た 半 導 体 装 置 (C M O S トランジスタ)に関する。 $\begin{bmatrix} 0 & 0 & 0 & 2 \end{bmatrix}$ 【従来の技術】 40 近年、MOSFET(Metal Oxide Semiconductor Fiel d Effect Transistor)の高速化を図るため、これまでのSi-Si O 。からなる M O S 界面をチャネルとする従来型の技術に代えて、 S i と格子定数の異な る材料を用いてヘテロ構造を作製し、つまり、Si基板上に、Si基板と格子定数の異な る材料膜をエピタキシャル成長させることにより、その膜に水平方向の圧縮又は引っ張り 歪みを与え、その歪みを利用して高移動度トランジスタを作製する研究が盛んに行われて いる。 [0003]歪みを利用したMOSFETの製造技術の一例として、図5に示す技術が挙げられる。 まず、図5(a)に示すように、Si基板50上に、厚さ300nm程度、Ge濃度20 50

(3)

%のSiGe層51をエピタキシャル成長させ、その上に、厚さ20nm程度のSi層5 2を連続してエピタキシャル成長させる。

次に、上記工程で得られた基板W₅ 0のSi層52上の全面に、図5(b)に示すように 、水素イオンを注入し、その後、800 程度の熱処理を行う。この熱処理により、水素 の注入ピーク近傍に発生した水素のマイクロボイド(微小水素析出物)53から伸びた積 層欠陥(転位ループ)54が、SiGe層51とSi基板50との界面に到達し、さらに 、界面方向に貫通転位を発生させる。この界面方向に貫通転位を発生させることにより、 SiGe層51の歪みが緩和される。このとき、歪み緩和されたSiGe層51上のSi 層52には、引っ張り歪みが発生し、移動度が高くなる。このようにして得られた基板W 51 を用いて作製したCMOSトランジスタの場合、nチャネルMOSFETの移動度の 向上は顕著に見られるが、pチャネルMOSFETの移動度の向上率はnチャネルMOS FETの半分程度しか得られないことが実験的に確認されている。 【0004】

p チャネル M O S F E T の移動度を向上させる方法として、図6に示すように、薄い歪み S i G e 膜 6 1 を用いた方法が提案されている。この方法では、S i 基板 6 0 上に、G e 濃度 2 0 ~ 4 0 %、膜厚 1 0 ~ 5 0 n m の S i G e 膜 6 1 をエピタキシャル成長させ、さ らにその上に厚さ 2 0 n m 程度の S i 層 6 2 を連続してエピタキシャル成長させることに より、圧縮歪みを持つ S i G e 膜 6 1 を形成でき、このようにして得られた基板 W 6 0 上 に p M O S トランジスタを形成すると歪み S i G e 中にチャネルが形成され、移動度が従 来比の約 2 倍程度得られることが実験的に確認されている。

[0005]

【発明が解決しようとする課題】

しかしながら、従来技術で説明した歪みSi基板(図6の基板W₆₀)を用いて通常のC MOSを形成した場合、 p チャネルMOSFETの移動度の向上率を n チャネルMOSF ETと同等にすることが同一基板では困難であった。同一基板上に p チャネルMOSFE Tと n チャネルMOSFETの両方を作製した場合の特性は、「VLSI Sympos ium 2002 10-4」(非特許文献1)に詳しく評価結果が示されている。その トランジスタの移動度のSiに対する向上率は、図7に示すように、例えばGe濃度30 %の歪み緩和したSiGe膜上の歪みSiにチャネルを形成した場合、低い0.6MV/ cmの垂直電界での移動度を見ると、 n チャネルMOSFETでは120%の移動度の向 上が見られるが、 p チャネルMOSFETでは、30%しか向上が見られておらず、この 基板を用いて作製したCMOSでは、大きな移動度向上率のアンバランスが生じてしまう 。このアンバランスは、CMOSを用いたインバータ回路を設計する場合、 n チャネルM OSFETに比して p チャネルMOSFETのチャネル幅を従来よりも大きくする必要が あり、設計上好ましくないので改善が必要である。

【 0 0 0 6 】

上記課題を解決するためには、pチャネルMOSFETの移動度をnチャネルMOSFE
Tと同等に向上させる必要がある。従来例で説明したとおり、pチャネルMOSFETの
移動度を向上させる手法としては、圧縮歪みを持つSiGe膜中にチャネルを形成する方法がある。例えば、「P・M・Carone, V・Venkataraman and J・C・Sturn, International Electron devic
es and Materials,p・29(1991)」(非特許文献2)にGe3
3%の歪みSiGe膜で、約50%程度の移動度向上が得られたことが、報告されている。
また、「J・Welser, J・L・Hoyt, S・Takagi and J・F・Gibbons, International Electron device
s and Materials,p・373(1994)」(非特許文献3)にはGe
20%の歪み緩和したSiGe膜上の引っ張り歪みをもつSi膜中にチャネルを形成した
nチャネルMOSFETで約70%程度の移動度向上が得られている。
【0007】

本発明の主な目的の一つは、1つの基板で、nチャネルMOSFETとpチャネルMOS

10

20

30

FETに対して、異なる基板構造を実現して同程度の移動度向上を達成することができる 半導体装置及びその製造方法を提供することにある。 [0008]【非特許文献1】 VLSI Symposium 2002 10-4 【非特許文献2】 P.M.Carone, V.Venkataraman and J.C.Sturn International Electron devices and Mat erials, p. 29(1991) 【 非 特 許 文 献 3 】 10 J.Welser, J.L.Hoyt, S.Takagi and J.F.Gib bons, International Electron devices and Materials, p. 373 (1994) [0009]【課題を解決するための手段】 かくして、本発明によれば、シリコン基板と、このシリコン基板上に形成された、シリコ ン 基 板 と 格 子 定 数 の 異 な る シ リ コ ン ゲ ル マ ニ ウ ム 膜 と 、 こ の シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 の p チャネル M O S F E T 形成領域に形成された p チャネル M O S F E T と、シリコンゲル マニウム 膜 上 の n チ ャ ネ ル M O S F E T 形 成 領 域 に 形 成 さ れ た n チ ャ ネ ル M O S F E T と を備え、 20 前記pチャネルMOSFET形成領域のシリコンゲルマニウム膜の膜厚が、nチャネルM OSFET形成領域のシリコンゲルマニウム膜の膜厚より薄い半導体装置が提供される。 [0010]また、本発明は別の観点によれば、シリコン基板上に、このシリコン基板と格子定数の異 なるシリコンゲルマニウム膜を、その膜厚がnチャネルMOSFET形成領域よりもpチ ャネルMOSFET形成領域の方を薄くして形成する工程(A)と、 前 記 シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 の n チ ャ ネ ル M O S F E T 形 成 領 域 に n チ ャ ネ ル M O S F E T を 形 成 し 、 か つ シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 の p チ ャ ネ ル M O S F E T 形 成 領 域 に p チ ャネルMOSFETを形成する工程(B)とを備える半導体装置の製造方法を提供するこ とができる。 30 [0011]本発明によれば、Si基板上に歪構造のSiGe膜を形成した基板を用いて高速MOSF ETを形成する場合に、従来問題となっていたCMOSに対する移動度向上率のアンバラ ンスを解消することができ、1つの基板で、nチャネルMOSFETとpチャネルMOS F E T に 対 し て 、 異 な る 基 板 構 造 を 実 現 し て 同 程 度 の 移 動 度 向 上 を 達 成 し た 半 導 体 装 置 を 得ることができる。また、このような異なる基板構造を有する半導体基板を用いることに より、歪みSiを利用して設計する場合に、従来の設計資産が有効に活用可能となる。 本発明に適用される半導体装置としては、少なくともCMOSトランジスタを備える半導 体装置であり、CMOSトランジスタの単体、あるいはCMOSトランジスタと抵抗及び 40 容量等の半導体素子を同一基板上に備えた集積回路などを挙げることができる。 本発明の半導体装置において、CMOSトランジスタは、シリコン基板におけるpチャネ ルMOSFET形成領域の厚みとnチャネルMOSFET形成領域の厚みとの差が、シリ コンゲルマニウム膜におけるnチャネルMOSFET形成領域の膜厚とpチャネルMOS FET形成領域の膜厚との差に略等しい構造とするのが、表面の平坦化を図る上で好まし い。なお、CMOSトランジスタの具体的構造については後述の実施例で詳しく説明する

[0014]

本発明の半導体装置の製造方法において、シリコン基板上にシリコンゲルマニウム膜を、 50

その 膜 厚 が n チ ャ ネ ル M O S F E T 形 成 領 域 よ り も p チ ャ ネ ル M O S F E T 形 成 領 域 の 方 を薄くして形成する上述の工程(A)としては、以下の 1 2 の方法がある。 [0015]1 工程(A)は、 シリコン 基 板 の 全 面 に 、 こ の シリコン 基 板 と 格 子 定 数 の 異 な る シ リ コ ン ゲ ル マ ニ ウ ム 膜 を 格子整合させながら形成する工程と、 前 記 シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 に 酸 化 シ リ コ ン 膜 、 窒 化 シ リ コ ン 膜 を 順 次 形 成 す る 工 程 と 前 記 シ リ コ ン ゲ ル マ ニ ウ ム 膜 上 の p チ ャ ネ ル M O S F E T 形 成 領 域 の 前 記 窒 化 シ リ コ ン 膜 を除去する工程と、 10 n チャネル M O S F E T 形成領域に残存する窒化シリコン膜をマスクとして、シリコンゲ ルマニウム膜のpチャネルMOSFET形成領域を酸化して薄膜化する工程と、 シリコンゲルマニウム 膜上の n チャネル M O S F E T 形成 領域に残存する窒化シリコン膜 を選択的に除去すると共に、シリコンゲルマニウム膜上の前記酸化シリコンを除去する工 程と、 露出したシリコンゲルマニウム膜の全面にシリコン膜を格子整合させながら形成する工程 とを含む。 [0016] 工程(A)は、 2 シリコン基板におけるnチャネルMOSFET形成領域のみをエッチングして、シリコン 20 基板の表面におけるnチャネルMOSFET形成領域とpチャネルMOSFET形成領域 との間に段差部を形成する工程と、 前記段差を有するシリコン基板の全面にシリコンゲルマニウム膜を格子整合させながら形 成する工程と、 前記シリコンゲルマニウム膜の全面に酸化シリコン膜、窒化シリコン膜を順次形成する工 程と、 前 記 窒 化 シ リ コ ン 膜 に お け る p チ ャ ネ ル M O S F E T 形 成 領 域 の み を 選 択 的 に 除 去 す る 工 程と、 n チャネルMOSFET形成領域のみに残存する窒化シリコン膜をマスクとして、シリコ ンゲルマニウム膜のpチャネルMOSFET形成領域を酸化して薄膜化する工程と、 30 n チャネル M O S F E T 形成領域に残存する窒化シリコン膜を選択的に除去すると共に、 シリコンゲルマニウム膜上の前記酸化シリコンを除去する工程と、 露出したシリコンゲルマニウム膜の全面にシリコン膜を格子整合させながら形成する工程 とを含む。 この 2 の方法は、得られた基板の表面を容易に平坦化できる点で、上記 1 の方法 よりも好ましい。 本発明の上記 1 又は 2 の方法による工程(A)において、シリコンゲルマニウム 膜は、 G e 濃度が10~30%、膜厚が200~500nmで形成され、その後、 p チャ ネルMOSFET形成領域が10~100nmの膜厚に薄膜化され、シリコン膜は、5~ 40 30nmの膜厚でシリコンゲルマニウム膜上に形成されるものとしてもよい。 このようにすれば、nチャネルMOSFETの移動度にpチャネルMOSFETの移動度 が同程度に近づいて向上し、機能性及び信頼性がより優れたCMOSトランジスタを製作 可能な基板を得ることができる。 なお、シリコンゲルマニウム膜のGe濃度が10%よりも小さいと歪みが小さいので移動 度の向上率が低く、30%を越えると欠陥なしで、200nm以上に成長することは困難 である。また、シリコンゲルマニウム膜の膜厚が200nmよりも薄いとPN接合のリー 500nmより厚いと欠陥なしで成長することが困難である。また、薄膜 ク電流が増え、 化されたpチャネルMOSFET形成領域が10nmよりも薄いとその膜厚ばらつきが大 きく、100nmよりも厚いと熱処理により歪み緩和が進行してしまう。また、シリコン 50

(6)

膜が 5 n m よりも 薄 い と 熱 処 理 に よ り 下 の S i G e か ら G e が 拡 散 し て 、 表 面 の 移 動 度 が 劣化してしまい、30nmよりも厚いと熱処理により歪み緩和してしまう。 本発明の上記 2 の方法による工程(A)において、シリコン基板をエッチングして形 成した段差部を70。以下の傾斜角度で傾斜させるようにしてもよい。 このようにすれば、シリコン基板上に均一な厚みで欠陥なくシリコンゲルマニウム膜を成 膜することができる。 なお、シリコン基板の段差部の傾斜角度が70。より大きいと、その段差部上にシリコン ゲルマニウム膜が側面に形成されにくくなり、段差部に空洞が形成されやすくなり、性能 及び信頼性に悪影響を与え易くなる。 10 [0019]本発明の上記 1 又は 2 による工程(A)において、窒化シリコン膜をマスクとし て シ リ コ ン ゲ ル マ ニ ウ ム 膜 に お け る p チ ャ ネ ル M O S F E T 形 成 領 域 を 酸 化 し て 薄 膜 化 す るに際して、700 以下のウエット酸素雰囲気下で酸化するようにしてもよい。 さらにその後、900 以上のウエット酸素雰囲気下で酸化を行い、シリコンゲルマニウ ム 膜 の 膜 厚 を 5 ~ 5 0 n m に 薄 膜 化 し 、 か つ p チ ャ ネ ル M O S F E T 形 成 領 域 の 半 導 体 膜 の濃度を20~40%に高濃度化するようにしてもよい。 このようにすれば、SiGeの歪みを大きくできる。 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$ 本発明の上記 1 又は 2 の方法による工程(A)は、シリコンゲルマニウム膜の全 20 面にシリコン膜を格子整合させながら形成した後に、 シリコンゲルマニウム膜のnチャネルMOSFET形成領域に水素イオンを注入し、その 後、600 以上の熱処理を行って、 n チャネル M O S F E T 形成領域のシリコンゲルマ ウム膜の歪みを緩和させる工程を含むものであってもよい。 このようにすれば、SiGe中の欠陥発生を抑制可能となる。 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 【発明の実施の形態】 以下、本発明の実施の形態を図面に基づいて説明する。なお、本発明は実施の形態に限定 されるものではない。 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 30 [実施の形態1] 図1(a)~(d)は本発明の実施の形態1の半導体装置の製造方法を説明する概略工程 説明図である。 この実施の形態1では、まず、表面が(100)面を有する通常のSi基板1上の酸化膜 を公知の希釈HF溶液を用いて除去した後、図1(a)に示すように、公知のCVD法を 用いてSiH₄/GeH₄/H っガス雰囲気、400~800 、GeH₄の流量比を調 整することにより、Ge濃度10~50%(好ましくは10~30%)のSiGe膜2を エピタキシャル成長させる。 ところで、SiGe膜2の成長は、Si基板1の表面状態の影響を大きく受けるために、 40 予め日2ガスのみで800~1000 のアニールを行って表面の水素終端化を行った後 、公知の技術によりSiH』/H。ガス雰囲気中、800~1000 でSi膜をSi基 板1に対してエピタキシャル成長させる。その後、大気開放せずに、同一反応室内に連続 してSiH₄/GeH₄/Heガスを流してSiGe膜2をエピタキシャル成長させる。 この時、バッファー層として成長させた上記Si膜は大気開放されておらず、基本的に表 面は酸素及びその他の汚染フリーとなっているため、欠陥の少ないSiGe膜2の成長が 可能となる。また、SiGe膜2の結晶構造はSiと同じダイヤモンド構造であるが、G eのイオン半径がSiよりも約30%大きいためにGe濃度が高くなるほど格子定数が大 きくなり、水平方向はSiの格子間隔に整合し、水平方向に収縮歪みを持った形でエピタ キシャル成長が進む。成長膜厚が厚くなるに従いSiGe歪みエネルギーは大きくなり、 50

歪 み 緩 和 の た め に 転 位 が 発 生 す る エ ネ ル ギ ー 以 上 に な る と S i G e 中 に 転 位 が 形 成 さ れ て SiGeの歪み緩和が生じる。この転位が発生するためのエネルギーは、堆積温度が高い ほど小さくなるので、欠陥発生を防止するためには、できるだけ低温で成長させる必要が ある。しかし、温度を400 以下に下げると成長速度が急激に低下してくるために、現 実的な時間での成長が困難になり、成長速度との兼ね合いで温度を設定する。例えば、ホ ットウォール型のCVD装置では、20%SiGeの成長は550 で数nm/min程 度であり、SiGe膜を厚さ300nmにまで成長させるのに数時間程度かかり、これ以 上大幅に温度を下げることは現実的ではなくなる。また、例えば、堆積温度を450 に すると300nm堆積させるのに1桁程度時間が長くなるので、現実的でなくなる。図2 に欠陥が発生しない臨界の膜厚を黒マーカー(丸形、四角形、逆三角形、三角形)で示す 10 (Erich Kasper; ^rSilicon Germanium, p.17, Inspec Pub.(1994)より)。なお、図2において、丸形、四角形、逆 三角形、三角形の各黒マーカーでの成長温度(堆積温度)はそれぞれ550、750 、900 、950 であり、 は転位エネルギーを表すファクターである。図2に示す ように、成長温度を低くすると臨界の膜厚は厚くできるが、20%SiGe膜では550 の成長温度の場合の臨界膜厚は300nmであり、デバイスとして必要な300nmが 形成可能である。また、歪みSiGe膜を用いたCMOSの製造工程中に転位が発生しな いためには、30%SiGe膜では10nm程度にする必要があることがわかる。 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$ 以上のことより、図1(a)に示したSiGe膜2のエピタキシャル成長に際しては、ま 20 ず n チャネル M O S F E T の形成に必要な G e 濃度 2 0 %、 膜厚 3 0 0 n m、 堆積温度 5 50 以下で、Si基板1の全面にSiGe膜2を形成する。 [0025] 次に、上記工程で形成したSiGe膜2にpチャネルMOSFETのチャネル部とする歪 みSiGeを形成する工程を図1(b)、(c)で説明する。 まず、S i 基板 1 上のS i G e 膜 2 の全面に公知のプラズマCVD法で、S i Η 』 / Ο っ ガス雰囲気、堆積温度400 で膜厚20nmのSiO₂膜3を形成し、続いて、SiH 4 / N H 3 ガス雰囲気、堆積温度400 で膜厚150 n m の S i N 膜4を形成する。 [0026]その後、公知のフォトリソグラフィー技術を用いてSiN膜4上に、pチャネルMOSF 30 E T 形 成 領 域 に レ ジ ス ト 開 口 部 を 有 す る レ ジ ス ト パ タ ー ン を 形 成 し 、 こ の レ ジ ス ト パ タ ー ンをマスクにして公知の反応性イオンを用いたエッチング技術(この場合、リン酸を含む エッチャントを用いたウエットエッチング)によって、pチャネルMOSFET形成領域 (図1(b)の右半分)のSiN膜4をエッチング除去する。その後、nチャネルMOS

F E T 形成領域に残存する S i N 膜 4 をマスクとして公知の酸化技術を用いて、 O 2 / H 2 O雰囲気、温度 6 5 0 で、 p チャネル M O S F E T 形成領域における S i G e 膜 2 の 厚み 2 5 0 n m 分を酸化する。なお、 図 1 (b)において、 5 は選択酸化で形成された G e を含む S i O 2 膜である。この酸化条件では、 G e の S i O 2 中の拡散より S i の酸化 速度の方が速いために、 S i G e 中の酸化されない G e が S i O 2 中に取り込まれながら S i O 2 の酸化が進行する。酸化後のウエハ断面形状は、 図 1 (b)に示すように、 S i 40 N 膜 4 でカバーされた n チャネル M O S F E T 形成領域は酸化されずに、 S i N 膜 4 をエ ッチングした p チャネル M O S F E T 形成領域における S i G e 膜 2 の残膜の膜厚が 5 0 n m になるように設定する。

【 0 0 2 7 】

酸化後、SiN膜4でカバーされた境界は、SiO₂膜3がSiN膜4の下に食い込んだ 形状となる。この形状は、一般的にバーズ・ビーク(鳥のくちばし)と呼ばれ、SiO₂ 膜5を除去した後にテーパー形状となり、その形状は、酸化温度を変えることにより調整 できる。例えば、SiO₂膜3の粘性が発生し始める950 以上で酸化を行うと、Si N膜4による応力及び酸化で発生する応力によりSiO₂膜3中の酸素の拡散が抑制され 、SiN膜4下の酸化が進行し難くなるので、バーズビークの形状はSiN膜4の端部で

40

50

急峻な形状となる。ここで、SiN膜4の膜厚を薄くしても形状には大きな影響は与えず にSiN膜4下のSiO2膜3の入りこみ長さに影響を与える。逆に950 以下の粘性 が発生しない温度で酸化を行うと、酸化時のSiO2膜3の膨脹により発生する応力とS iN膜4が弾性変形して持ち上げられる時の応力がつりあうようにバーズビークの形状が 形成され、所望の酸化条件を用いて製造上好ましい緩やかなテーパー角度を持つ段差形状 を作ることができる。例えば、垂直に近い段差形状の場合、フォトレジストの塗布むらや エッチング残りの問題が生じるので、できるだけテーパー角度は小さくするのが望ましい

【0028】

次に、 n チャネル M O S F E T 形成領域に残存する S i N 膜 4 を、リン酸を含むエッチャ 10 ント液を用い、温度 1 0 0 で公知技術により選択的にエッチング除去し、次いで、 p チ ャネル M O S F E T 形成領域における膜厚約 5 0 0 n m の S i O 2 膜 5 を希釈 H F 溶液で 除去する。この時、 n チャネル M O S F E T 形成領域に残存する膜厚 2 0 n m の S i O 2 膜 3 も除去される。この状態で、 n チャネル M O S F E T 形成領域にG e 濃度 2 0 %、膜 厚 3 0 0 n m の 歪み S i G e 膜 2 n が、 p チャネル M O S F E T 形成領域にG e 濃度 2 0 %、膜厚 5 0 n m の 歪み S i G e 膜 2 p が S i 基板 1 上に 2 5 0 n m の 段差をもって形成 される (図 1 (c)参照)。

[0029]

その後、 p チャネル M O S F E T 形成領域の膜厚 5 0 n m の S i G e 膜 2 _p の G e 濃度 2 0%を30%以上に上げるために、公知の技術を用いて、図1(c)に示すように、温度 20 1000 、 H , / O , ガス雰囲気中で膜厚 40 n m の S i O , 膜 6 を S i 基板 1 上に形 成する。このとき、pチャネルMOSFET形成領域のSiGe膜2。はGeがSiGe 界面にパイルアップし、酸化されたSiGe膜2。中のGeがほとんどすべて界面に集ま ることとなり、界面付近ではGe濃度が20%から30%近くになる。このときの酸化条 件は、GeをSiO。/SiGe界面に押し出すために、950 以上の高温で行う必要 がある。必用なSiO₂ 膜 6 の 膜 厚 は、SiO₂ / SiG e 界 面 の G e 濃 度 と の 兼 ね 合 い で決めるが、SiGe膜2。中へのGeの拡散もあるので、結果的にはトランジスタ特性 より決めることとなる。なお、pチャネルMOSFET形成領域に比してnチャネルMO SFET形成領域のSiGe膜2。はGe濃度を薄くし、膜厚を厚くするのは、ソース・ ドレイン拡散層とSiGe/Si界面下の欠陥とが、SiGe膜厚を薄くすると近づき接 30 合リークが増えるので、膜厚を厚く形成するが、臨界膜厚の関係(図2参照)でGe濃度 を高くできないということも一つの理由である。

[0030]

次に、公知の技術により、SiO₂ 膜6を希釈HF溶液でエッチング除去した後、図1(d)に示すように、公知のCVD法でSiH₄/H₂ ガス雰囲気中、温度700~100 0 でSiGe膜2n、2p上に膜厚15nm程度のSi膜7をエピタキシャル成長させ る。ここで、Si膜7の堆積膜厚は、後の工程でのGeの表面への拡散影響を防止するた めにできるだけ厚い方が望ましいが、nチャネルMOSFET形成領域のSiGe膜2n は歪み緩和しているために、その上のSi膜7は引っ張り歪みが発生するために、歪み緩 和の臨界膜厚以下に設定する必要がある。本実施の形態1のGe濃度20%の場合、15 nmが膜厚上限となる。

【0031】

その後は、公知のCMOS製造技術を用いて、図1(d)で示した基板W₁上のnチャネ ルMOSFET形成領域(SiGe膜2_nの領域)にnチャネルMOSFETを形成し、 かつpチャネルMOSFET形成領域(SiGe膜2_pの領域)にpチャネルMOSFE Tを形成して、CMOSトランジスタを作製する。

【 0 0 3 2 】

[実施の形態2]

図 3 (a) ~ (e) は本発明の実施の形態 2 の半導体装置の製造方法を説明する概略工程 説明図である。

(9)

上述した実施の形態1では、図1(d)に示した基板W₁の表面におけるnチャネルMO SFET形成領域とpチャネルMOSFET形成領域の間に段差があるため、その後のC MOS形成工程で平坦化加工等が必要となるため、表面はできるだけ段差が小さい方が望 ましい。この実施の形態2の製造方法では、CMOS形成工程に至る前に基板表面の段差 をほぼ無くすことが可能となる。

(10)

[0033]

実施の形態2では、図3(a)に示すように、まず、公知のプラズマCVD法で、厚み6 00µmのSi基板11上にSiH4/O2ガス雰囲気、温度400 で膜厚20nmの SiO2膜12を形成する。続いて、その後公知のフォトリソグラフィ技術を用いて、S iO2膜12上のnチャネルMOSFET形成領域にレジスト開口部を有するレジストパ ターン13を形成し、レジストパターン13をマスクとして公知の反応性イオンを用いた エッチング技術によって、nチャネルMOSFET形成領域(図3(a)の左半分)のS iO2膜12を除去し、かつSi基板11を膜厚250nm分除去する。このとき、エッ チングによってSi基板11の表面におけるnチャネルMOSFET形成領域とpチャネ ルMOSFET形成領域との間に段差部が形成される。この段差部の形状は、その後のS i基板11上へのSiGe膜14(図3(b)参照)のエピタキシャル成長のためにテー パー形状にすることが望ましく、さらに望ましくは70°以下の傾斜角度 にする。段差 部をテーパー形状にするためには等方性のエッチング成分を用いる手法、テーパーを有す るレジストパターン13を用いる手法、Si基板11とレジストパターン13のエッチン グレート差を小さくして加工する手法、あるいはこれらを組み合わせた手法などがある。 【0034】

次に、図3(b)に示すように、pチャネルMOSFET形成領域のレジストパターン1 3 を除去した後、残存する S i O 2 膜 1 2 を公知の希釈 H F 溶液を用いて除去する。その 後、 公知 の C V D 法を用いて (実施の 形態 1 と同様の 手法で)、 S i H 』 / G e H 』 / H ,ガス雰囲気、400~800 、GeH₄の流量比を調整することにより、Si基板1 1 上にG e 濃度 1 0 ~ 5 0 % の S i G e 膜 1 4 を 膜 厚 3 0 0 n m でエピタキシャル成長さ せる。SiGe膜14の成長は、Si基板11の表面状態の影響を大きく受けるために、 予めH₂ガスのみで800~1000 のアニールを行ってSi基板11の表面の水素終 端化を行った後、公知の技術で、SiH4/H2ガス雰囲気中、800~1000 でS i基板11の表面にSi膜(膜厚100nm)をエピタキシャル成長させる。その後、大 気開放せずに、 同一反応室内に連続してSiH₄ /GeH₄ /Heガスを流してSi膜を 介してSi基板11上にSiGe膜14をエピタキシャル成長させる。ここで、段差部を 有するSi基板11上にSiGe膜14をエピタキシャル成長するに際して、段差部での S i G e 成長の制御が重要となる。つまり、段差部に S i G e 膜 1 4 が垂直に近い傾斜角 度で成長すると、その近傍(段差部の端部)にファセットと呼ばれる特定の成長面が形成 される場合があり、それが形成されると段差部のSiGe膜14中に空洞が形成され、そ の後の工程で問題が発生する可能性が高くなる。したがって、SiGe膜14中に空洞が 形成されないようにするためには、SiGe膜14における段差部の端部の形状は順テー パーにする必要がある。

[0035]

続いて、図3(c)に示すように、(実施の形態1と同様の手法により)SiGe膜14 上に膜厚20nmのSiO2膜15及び膜厚150nmのSiN膜16を形成し、pチャ ネルMOSFET形成領域にレジスト開口部を有するレジストパターンを用いてpチャネ ルMOSFET形成領域のSiN膜16を除去する。その後、SiN膜16をマスクとし て、SiO2膜15を介してpチャネルMOSFET形成領域のSiGe膜14を選択酸 化で膜厚250nm分酸化する。なお図3(c)において、17は選択酸化で形成された Geを含むSiO2膜である。

【 0 0 3 6 】

その後、図3(d)に示すように、(実施の形態1と同様に)、SiN膜16及びSiO 2 膜15、17を除去し、その後、SiGe膜14を酸化して20nmのSiO2 膜18

10

30

20

10

40

を形成する。これにより、 p チャネル M O S F E T 形成領域の S i G e 膜 1 4 p は G e が S i G e 界面にパイルアップし、酸化された S i G e 膜 1 4 p 中の G e がほとんどすべて 界面に集まることとなる。このときの酸化条件は、 G e を S i O 2 / S i G e 界面に押し 出すために、 9 5 0 以上の高温で行う必要がある。必用な S i O 2 膜 1 8 の膜厚は、 S i O 2 / S i G e 界面の G e 濃度との兼ね合いで決めるが、 S i G e 膜 1 4 p 中への G e の拡散もあるので、結果的にはトランジスタ特性より決めることとなる。

その後、図3(e)に示すように、公知の技術により、SiO₂ 膜18を希釈HFで除去した後、公知のCVD法でSiH₄ / H₂ ガス雰囲気中、700~1000 でSiGe 膜14_n、14_p上に膜厚15nm程度のSi膜19をエピタキシャル成長させる。 【0038】

このようにして形成した基板W₁ 1 は、S i 基板 1 1 における p チャネル M O S F E T 形 成領域の厚みT_p 1 と n チャネル M O S F E T 形成領域の厚みT_n 1 との差が、 n チャネ ル M O S F E T 形成領域の S i G e 膜 1 4 n の膜厚 T n 2 と p チャネル M O S F E T 形成 領域の S i G e 膜 1 4 p の膜厚 T p 2 との差に略等しくなっている。したがって、基板 W 1 1 の表面は段差のない平坦面である。

[0039]

[実施の形態3]

図4(a)~(d)は本発明の実施の形態3の半導体装置の製造方法を説明する概略工程 説明図である。この実施の形態3では、上述の実施の形態2で作製した半導体基板を用い20 て、CMOSトランジスタを製造する方法を図4を用いて以下に説明する。なお、ここで は、実施の形態2で作製した基板を用いた例を示すが、実施の形態1で作製した基板を用 いた場合もほぼ同様の方法でCMOSトランジスタの作製が可能である。

【0040】

まず、実施の形態2で作製した基板(図3(e)参照)を用いて、図4(a)に示すよう に、公知の素子分離技術により、 n チャネルMOSFET形成領域とp チャネルMOSF ET形成領域との境界部分にSiO₂からなる素子分離膜20を埋め込み形成する。 【0041】

次に、図4(b)に示すように、公知の技術により、 p チャネルMOSFET形成領域に レジスト開口部を有するフォトレジスト21をマスクに、ボロンイオンを注入エネルギー 30 500KeV、注入量1×10¹³cm^{・2}でSi基板11中に打ち込み、 p チャネルM OSFET形成領域にP型高濃度領域(Pウエル)22を形成する。

その後、図4(c)に示すように、公知の技術により、n チャネルMOSFET形成領域 にレジスト開口部を有するレジストパターン23をマスクに、リンイオンを注入エネルギ ー1.5KeV、注入量1×10¹³cm⁻²でSi基板11中に打ち込み、n チャネル MOSFET形成領域にN型高濃度領域(Nウエル)24を形成する。続いて、同一のレ ジストパターン23をマスクとして、水素イオンを注入エネルギー40KeV、注入量1 ×10¹⁶cm⁻²で注入し、その後600~1000 でアニールを行い、微小水素析 出物25を形成し、そこから転位ループ26を発生させる。この転位ループ26がSiG e膜14_nとSi基板11との界面に到達するとミスフィット転位が形成され、SiGe の歪みが緩和される。

[0043]

そしてその後、公知のCMOSプロセスを用いてCMOSトランジスタを形成する。CM OSプロセスでは、図4(d)に示すように、まず、ゲート酸化膜27を膜厚2~20n mで形成した後、膜厚200nm程度のポリSi膜を成長させ、異方性の反応性エッチン グ法により、nチャネルMOSFET形成領域及びpチャネルMOSFET形成領域のそ れぞれにゲート電極28、29を形成する。 【0044】

その後、pチャネルMOSFET形成領域が開口したレジストパターンをマスクとして、 50

(11)

B F² ⁺ イオンを注入エネルギー40KeV、注入量 3 × 1 0¹⁵ cm⁻² で注入する。 また、nチャネルMOSFET形成領域が開口したレジストパターンをマスクとして、A s⁺ イオンを注入エネルギー40KeV、注入量3×10¹⁵ cm⁻² で注入する。そし て、レジストパターンを除去した後、900 程度でアニールを行い、pチャネルMOS F E T 形成領域及び n チャネル M O S F E T 形成領域それぞれにソース・ドレインの P ⁺ 拡散層 3 0 と N⁺ 拡散層 3 1 を形成することにより、図 4 (d)に示す歪み S i をチャネ ルとする表面チャネル型のnチャネルMOSFET32と歪みSiGeをチャネルとする 埋め込みチャネル型のpチャネルMOSFET33が形成される。 [0045]このようにして形成されたCMOSトランジスタのnチャネルMOSFET32の移動度 10 の向上率は、「P.M.Carone, V.Venkataraman and C.Sturn, International Electron devices and Materials, p. 29(1991)」によるとGe30%程度の歪みS i G e で、約50%程度の移動度向上が得られ、一方 p チャネル M O S F E T 33の移動 度の向上率は、「J.Welser, J.L.Hoyt, S.Takagi and J.F.Gibbons, International Electron dev and Materials, p. 373(1994)」によるとGe20% ices の歪み緩和したSiGe上の引っ張り歪みをもつSi中にチャネルを形成したpチャネル MOSFETで約70%程度の移動度向上が得られ、 n チャネルMOSFET32に対し て p チャネル M O S F E T 3 3 の移動度がほぼ同程に近づくよう向上することが達成可能 20 となる。 [0046]【発明の効果】 本発明によれば、Si基板上に歪構造のSiGe膜を形成した基板を用いて高速MOSF ETを形成する場合に、従来問題となっていたCMOSに対する移動度向上率のアンバラ ンスを解消することができ、1つの基板で、nチャネルMOSFETとpチャネルMOS FETに対して、異なる基板構造を実現して同程度の移動度向上を達成した半導体装置を 得ることができる。また、このような異なる基板構造を有する半導体基板を用いることに より、歪みSiを利用して設計する場合に、従来の設計資産が有効に活用可能となる。 【図面の簡単な説明】 30 【図1】本発明の実施の形態1の半導体装置の製造方法を説明する概略工程説明図である 【 図 2 】 S i 基 板 に S i G e 膜 を エ ピ タ キ シ ャ ル 成 長 し た 場 合 の 臨 界 膜 厚 の 十 速 値 と 計 算 値を示すグラフ図である。 【図3】本発明の実施の形態2の半導体装置の製造方法を説明する概略工程説明図である 【 図 4 】 本 発 明 の 実 施 の 形 態 3 の 半 導 体 装 置 の 製 造 方 法 を 説 明 す る 概 略 工 程 説 明 図 で あ る 【図5】従来例1の半導体装置の製造方法を説明するための概略工程説明図である。 【図6】従来例2の半導体装置の製造方法を説明するための概略工程説明図である。 40 【図7】従来例1と同等の歪みSi基板を用いて作製したСМОSトランジスタの移動度 の S i に 対 す る 向 上 率 の G e 濃 度 依 存 性 を 示 す グ ラ フ 図 で あ る 。 【符号の説明】 1、11 シリコン基板 2、14 シリコンゲルマニウム膜 3、15 酸 化 シ リ コ ン 膜 4、16 窒化シリコン膜 7、19 シリコン膜 3 2 n チャネルMOSFET

(12)

3 3 p チャネル M O S F E T

T_{n 2}、T_{p 2} T_{n 1}、T_{p 1} 傾斜角度 膜 厚 厚み















(b)





- 11







【図6】



【図7】

