(19) 日本国特許庁 (JP) (1	12) 特	許	公	報(B 2)	(11)特許番 ⁴ 特許	寻 第6854598号
(45) 発行日 令和3年	4月7日 (2021.4.7)					(24)登録日	令和3年3月18	(P6854598) 3日 (2021.3.18)
(51) Int.Cl. HO1L 29/78 HO1L 29/739	(2006.01) (2006.01)	FI H H H H	01L 01L 01L 01L 01L	29/7 29/7 29/7 29/7 29/7 29/7	18 18 18 18	657D 655D 653A 652M 652Q 請求項の数 16	(全 20 頁)	最終頁に続く
(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日 審査請求日	特願2016-134335 (F 平成28年7月6日 (20 特開2018-6648 (P20 平成30年1月11日 (2 令和1年6月21日 (20	P2016-13 016.7.6) 018-6648 2018.1.1 019.6.21	(4335) (A) 1))	(73)特 (74)代 (72)発 審	許理明 查	 000116024 ローム株式会 京都府市 110002310 特許産 康石京区 株式会社内 杉山 芳弘 	社 右京区西院溝崎 あい特許事務所 西院溝崎町21	町21番地 r 番地 ローム

最終頁に続く

(54) 【発明の名称】半導体装置

- (57)【特許請求の範囲】
- 【請求項1】

第1主面およびその反対側の第2主面を有する半導体層と、

- 前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、
- 前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、
- 前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体 層の第2主面側に形成された第2導電型のドリフト領域と、
- 前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、
- 少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、
- 前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含<u>み</u>、
- <u>前記半導体層の前記第2主面には、前記コレクタ領域のみが形成された第1領域と、前</u> 記コレクタ領域および前記カソード領域が形成された第2領域とが設定されており、

<u>前記第1領域は、平面視において前記半導体層の前記第2主面の中央部に設定されてい</u>ることを特徴とする、半導体装置。

【請求項2】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

<u>前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体</u> 層の第2主面側に形成された第2導電型のドリフト領域と、

(2)

<u>前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に</u> 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

<u>前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み</u>、

前記カソード領域が、前記半導体層の前記第2主面側の表層部に形成された領域と、形 成されていない領域とを有し、前記第2主面に対して不均等なパターン(配置)で形成さ れていて、

前記半導体層の前記第2主面には、前記コレクタ領域のみが形成された第1領域と、前記コレクタ領域および前記カソード領域が形成された第2領域とが設定されており、

<u>前記第1領域は、平面視において前記半導体層の前記第2主面の中央部に設定されてい</u>ることを特徴とする、半導体装置。

【請求項3】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

<u>前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体</u> 層の第2主面側に形成された第2導電型のドリフト領域と、

<u>前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に</u> 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

<u>前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み</u>

前記半導体層の前記第2主面には、前記コレクタ領域のみが形成された第1領域と、前 記コレクタ領域および前記カソード領域が形成された第2領域とが設定されており、

前記第1領域は、平面視において前記半導体層の前記第2主面の周縁部に設定されていて、

___前記ゲート電極に電気的に接続されるように、前記半導体層の前記第1主面上に配置さ____30 れたゲートパッドをさらに含み、

前記第1領域が、前記ゲートパッドの直下に設定されている、半導体装置。

【請求項4】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体 層の第2主面側に形成された第2導電型のドリフト領域と、

<u>前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に</u> 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

<u>前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み</u>、

前記カソード領域が、前記半導体層の前記第2主面側の表層部に形成された領域と、形 成されていない領域とを有し、前記第2主面に対して不均等なパターン(配置)で形成されていて、

前記半導体層の前記第2主面には、前記コレクタ領域のみが形成された第1領域と、前 記コレクタ領域および前記カソード領域が形成された第2領域とが設定されており、 前記第1領域は、平面視において前記半導体層の前記第2主面の周縁部に設定されてい

20

10

<u>前記ゲート電極に電気的に接続されるように、前記半導体層の前記第1主面上に配置さ</u>れたゲートパッドをさらに含み、

前記第1領域が、前記ゲートパッドの直下に設定されている、半導体装置。

【請求項5】

前記ゲート電極に電気的に接続されるように、前記半導体層の前記第1主面上に配置さ れたゲートパッドをさらに含み、

前記第1領域が、前記ゲートパッドの直下に設定されている、請求項<u>1</u>または<u>2</u>に記載の半導体装置。

【請求項6】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

____前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体 層の第2主面側に形成された第2導電型のドリフト領域と、

<u>前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に</u> 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み、、

前記ゲート電極と電気的に接続されるように、前記半導体層の前記第1主面上に配置さ ²⁰ れたゲートパッドをさらに含み、

前記カソード領域は、平面視において前記ゲートパッドが形成された領域外の領域に形 成されている、半導体装置。

【請求項7】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

<u>前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体</u> 層の第2主面側に形成された第2導電型のドリフト領域と、

_____ 前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に_____30 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

<u>前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み</u>、

前記カソード領域が、前記半導体層の前記第2主面側の表層部に形成された領域と、形 成されていない領域とを有し、前記第2主面に対して不均等なパターン(配置)で形成されていて、

<u>前記ゲート電極と電気的に接続されるように、前記半導体層の前記第1主面上に配置さ</u>れたゲートパッドをさらに含み、

<u>前記カソード領域は、平面視において前記ゲートパッドが形成された領域外の領域に形</u>40 成されている、半導体装置。

【請求項8】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

<u>前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体</u> 層の第2主面側に形成された第2導電型のドリフト領域と、

<u>前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に</u> 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み

前記カソード領域は、平面視螺旋状に形成された前記ライン状のパターンを含む、半導 体装置。

【請求項9】

`

第1 主面およびその反対側の第2 主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、

前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体 層の第2主面側に形成された第2導電型のドリフト領域と、

前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み 1

前記カソード領域が、前記半導体層の前記第2主面側の表層部に形成された領域と、形 成されていない領域とを有し、前記第2主面に対して不均等なパターン(配置)で形成さ れていて、

前記カソード領域は、平面視螺旋状に形成された前記ライン状のパターンを含む、半導 体装置。

【請求項10】

第1主面およびその反対側の第2主面を有する半導体層と、

前記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、 前記チャネル領域の表層部に形成された第2導電型のエミッタ領域と、

- 前記チャネル領域と電気的に接続されるように、前記チャネル領域に対して前記半導体
- 層の第2主面側に形成された第2導電型のドリフト領域と、

前記ドリフト領域と電気的に接続されるように、前記半導体層の第2主面側の表層部に 形成された第1導電型のコレクタ領域および第2導電型のカソード領域と、

少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを含み、

前記半導体層の前記第2主面には、前記コレクタ領域のみが形成された第1領域と、前 記コレクタ領域および前記カソード領域が形成された第2領域とが設定されており、

前記第1領域は、平面視において前記半導体層の前記第2主面の周縁部に設定されてい て、

前記カソード領域は、平面視螺旋状に形成された前記ライン状のパターンを含む、半導 体装置。

【請求項11】

前記カソード領域は、平面視螺旋状に形成された前記ライン状のパターンを含む、請求 項1、3、6または7に記載の半導体装置。

【請求項12】

前記カソード領域の前記ライン状のパターンは、第1方向に沿って延びる第1ラインと 、前記第1方向と交差する第2方向に沿って延びる第2ラインとを含む、請求項1~11 のいずれか一項に記載の半導体装置。

【請求項13】

前記第1ラインは、前記第2方向に沿って間隔を空けて複数形成されており、

前記第2ラインは、前記第2方向に隣り合う前記複数の第1ライン同士を接続するよう

に複数形成されている、請求項12に記載の半導体装置。

【請求項14】

前記半導体層には、アクティブ領域が設定されており、

20

10

40

(4)

³⁰ 前記カソード領域は、前記コレクタ領域内を引き回されたライン状に延びる区域を含み

平面視において、前記アクティブ領域の面積SAに対する前記カソード領域の面積SK の比SK/SAは、前記アクティブ領域の面積SAに対する前記コレクタ領域の面積SC の比SC/SAよりも小さい、請求項1~13のいずれか一項に記載の半導体装置。 【請求項15】

前記アクティブ領域の面積SAに対する前記カソード領域の面積SKの比SK/SAが 、0.1以下である、請求項14に記載の半導体装置。

【請求項16】

10 前記コレクタ領域および前記カソード領域と電気的に接続されるように、前記半導体層 の前記第2主面側に配置されたコレクタ電極をさらに含む、請求項1~15のいずれかー 項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置に関する。

【背景技術】

[0002]

特許文献1の図2には、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート バイポーラトランジスタ)およびダイオードを含む半導体装置の一例として、RC(Reve 20 rse Conducting) - IGBTと称される逆導電絶縁ゲートバイポーラトランジスタが開示 されている。

特許文献1の図2に係る逆導電絶縁ゲートバイポーラトランジスタは、半導体層を備え ている。半導体層の表面側の表層部には、p型のチャネル領域が形成されている。チャネ ル領域の表層部には、n型のエミッタ領域が形成されている。チャネル領域に対して半導 体層の裏面側には、チャネル領域と電気的に接続されるように、n型のドリフト領域が形 成されている。半導体層の裏面側の表層部には、ドリフト領域と電気的に接続されるよう にp型のコレクタ領域および複数のn型のカソード領域が形成されている。複数のn型の カソード領域は、半導体層の裏面に対して、一方方向および当該一方方向の直交方向に沿 って間隔を空けて行列状に規則的な配列で形成されている。

30

40

50

【先行技術文献】 【特許文献】

[0003]

【 特 許 文 献 1 】 特 開 2 0 1 0 - 2 6 3 2 1 5 号 公 報

【発明の概要】

【発明が解決しようとする課題】

[0004]

特許文献1の図2に開示された構成では、複数のカソード領域の平面視面積を増加させ ると半導体装置のピーク順方向サージ電流 I_{FSM}に対する耐量であるピーク順方向サー ジ電流耐量が向上するという傾向がある。その一方で、複数のカソード領域の平面視面積 を減少させると半導体装置のピーク順方向サージ電流耐量が低下するという傾向がある。 つまり、特許文献1の図2に開示された構成では、複数のカソード領域の平面視面積と半 導体装置のピーク順方向サージ電流耐量との間に大凡リニアな関係が成立する。 [0005]

したがって、複数のカソード領域の平面視面積を調整したとしても、結果として前記リ ニアな関係の中でしか半導体装置のピーク順方向サージ電流耐量を調整することができな いため、設計の自由度が低く、また、当該リニアな関係から切り離して半導体装置のピー ク順方向サージ電流耐量を調整することが困難であるという問題がある。

そこで、本発明は、コレクタ領域およびカソード領域を備えた構成において、設計の自 由度を高めることができると同時に、ピーク順方向サージ電流耐量の向上を図ることがで

(5)

きる半導体装置を提供することを目的とする。

【課題を解決するための手段】

[0006]

本発明の半導体装置は、第1主面およびその反対側の第2主面を有する半導体層と、前 記半導体層の前記第1主面側の表層部に形成された第1導電型のチャネル領域と、前記チ ャネル領域の表層部に形成された第2導電型のエミッタ領域と、前記チャネル領域と電気 的に接続されるように、前記チャネル領域に対して前記半導体層の第2主面側に形成され た第2導電型のドリフト領域と、前記ドリフト領域と電気的に接続されるように、前記半 導体層の第2主面側の表層部に形成された第1導電型のコレクタ領域および第2導電型の カソード領域と、少なくとも前記チャネル領域と絶縁膜を挟んで対向するゲート電極とを 含み、前記カソード領域が、連続的に引き回されたライン状のパターンを含むことを特徴 とする。

10

こうじ。 【発明の効果】

【0007】

本発明の半導体装置は、カソード領域が連続的に引き回されたライン状のパターンを含 む。これにより、カソード領域の平面視面積と半導体装置の耐圧との間にリニアな関係が 成立する従来の半導体装置と異なり、当該リニアな関係から切り離して半導体装置の耐圧 を高めることができる。しかも、半導体層の第2主面側においてカソード領域を引き回す 領域を調整することにより、半導体装置の耐圧を容易に調整することもできる。よって、 設計の自由度を高めることができると同時に、耐圧の向上を図ることができる構造の半導 体装置を提供できる。

【図面の簡単な説明】

[0008]

【図1】図1は、本発明の第1実施形態に係る半導体装置の半導体基板を表面側から見た 模式的な上面図である。

【図2】図2は、図1の二点鎖線IIにより取り囲まれた領域の模式的な一部切欠き斜視図である。

【図3】図3は、図1の半導体装置の電気的構造を示す回路図である。

【図4】図4は、図1の半導体装置の半導体基板を裏面側から見た模式的な底面図である。

30

20

【図5】図5は、参考例に係る半導体装置の半導体基板を裏面側から見た模式的な底面図 である。

【図6】図6は、第1実施形態に係る半導体装置のピーク順方向サージ電流および参考例 に係る半導体装置のピーク順方向サージ電流のシミュレーション結果を示すグラフである

【図7】図7は、第1実施形態に係る半導体装置において、コレクタ電極およびエミッタ 電極間にコレクタ - エミッタ電圧を印加してIGBTとして動作させたときの、コレクタ 電流のシミュレーション結果を示すグラフである。

【図8】図8は、第1実施形態に係る半導体装置において、コレクタ電極およびエミッタ 電極間に順方向電圧を印加して還流ダイオードとして動作させたときの、順方向電流のシ ⁴⁰ ミュレーション結果を示すグラフである。

【図9】図9は、本発明の第2実施形態に係る半導体装置の模式的な断面図である。 【図10】図10は、半導体基板を裏面側から見た模式的な底面図であって、カソード領 域の第1変形例を示す図である。

【図11】図11は、半導体基板を裏面側から見た模式的な底面図であって、カソード領域の第2変形例を示す図である。

【図12】図12は、半導体基板を裏面側から見た模式的な底面図であって、カソード領 域の第3変形例を示す図である。

【発明を実施するための形態】

[0009]

以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。

< 第1実施形態 >

図1は、本発明の第1実施形態に係る半導体装置1の半導体基板2を表面2a側から見た模式的な上面図である。図2は、図1の二点鎖線IIにより取り囲まれた領域の模式的な 一部切欠き斜視図である。図3は、図1の半導体装置1の電気的構造を示す回路図である

[0010]

本実施形態に係る半導体装置1は、IGBT (Insulated Gate Bipolar Transistor: 絶縁ゲートバイポーラトランジスタ)および還流ダイオード (Free Wheeling Diode)を 含むRC (Reverse Conducting) - IGBT (逆導電絶縁ゲートバイポーラトランジスタ)を備えている。図1および図2を参照して、半導体装置1は、本発明の半導体層の一例 としての半導体基板2を含む。半導体基板2は、本実施形態では、FZ (Floating Zone) 法によって形成されたシリコン製のFZ基板である。半導体基板2は、平面視四角形状の チップ形状に形成されており、表面2aと、その反対側の裏面2bと、表面2aおよび裏 面2bを接続する側面2cを含む。

[0011]

半導体基板2には、IGBTの一部および還流ダイオードの一部が形成されるアクティ ブ領域3と、その外側の外方領域4とが設定されている。アクティブ領域3は、本実施形 態では、半導体基板2の内方領域において、半導体基板2の各側面2cに平行な4辺を有 する平面視四角形状に設定されている。外方領域4は、アクティブ領域3を取り囲むよう に平面視四角環状に設定されている。

20

10

【 0 0 1 2 】

半導体基板2の表面2a上には、アクティブ領域3に電力を供給するための表面電極5 が形成されている。この表面電極5には、平面視においてアクティブ領域3の周囲に沿っ て形成されたゲート電極6と、アクティブ領域3を被覆するように形成されたエミッタ電 極7とが含まれる。

ゲート電極6は、本実施形態では、ゲートフィンガー8とゲートパッド9とを含む。ゲ ートフィンガー8は、アクティブ領域3を取り囲むように外方領域4に配置されており、 半導体基板2の各側面2Cに沿って延びる平面視四角環状に形成されている。ゲートフィ ンガー8は、アクティブ領域3を3方向から挟み込むように、半導体基板2の三つの側面 2Cに沿って形成されていてもよい。また、ゲートフィンガー8は、アクティブ領域3の サイズに応じて、各側面2C側からアクティブ領域3内を横断するように形成されていて もよい。

[0013]

ゲートパッド9は、半導体基板2の一つの側面2Cに沿って延びる1つのゲートフィン ガー8の長手方向中央部において、当該ゲートフィンガー8と接続されている。ゲートパ ッド9は、半導体基板2の各側面2cに平行な4辺を有する平面視四角形状に形成されて いる。ゲートパッド9は、半導体基板2の1つの角部において、互いに直交する方向に延 びる2つのゲートフィンガー8と接続されていてもよい。また、アクティブ領域3を横断 するようにゲートフィンガー8が形成されている場合、当該アクティブ領域3を横断する ように形成されたゲートフィンガー8にゲートパッド9が接続されていてもよい。

40

30

【0014】

ゲート電極6によって取り囲まれた領域内には、ゲートフィンガー8の内縁およびゲートパッド9の内縁に沿って帯状に延び、かつ、平面視において無端状(閉環状)を成す絶縁領域10が形成されている。絶縁領域10は、電極材料が存在せずに、後述する絶縁層43がゲート電極6およびエミッタ電極7から露出する領域である。エミッタ電極7は、絶縁領域10によって取り囲まれた領域内に形成されている。

【0015】

図 2 を参照して、アクティブ領域 3 において、半導体基板 2 の表面 2 a 側の表層部には 、 p ⁻ 型のチャネル領域 2 1 が形成されている。アクティブ領域 3 とは、本実施形態では 50

(7)

、平面視においてチャネル領域21の周縁によって取り囲まれた領域によって定義される 。つまり、アクティブ領域3は、本実施形態では、チャネル領域21を半導体基板2の表 面2aおよび裏面2bに投影した領域である。

[0016**]**

アクティブ領域3において、チャネル領域21に対して半導体基板2の裏面2b側には 、チャネル領域21と電気的に接続されるようにn^{*}型のドリフト領域22が形成されて いる。本実施形態では、n^{*}型の半導体基板が半導体基板2として用いられており、ドリ フト領域22は、半導体基板2の一部を利用して形成されている。

アクティブ領域3において、半導体基板2の裏面2b側の表層部には、ドリフト領域2 2と電気的に接続されるように、p⁺型のコレクタ領域23およびn⁺型のカソード領域 24が形成されている。本実施形態では、ドリフト領域22とコレクタ領域23との間、 および、ドリフト領域22とカソード領域24との間を延びるようにn型のバッファ領域 25が形成されており、コレクタ領域23およびカソード領域24は、バッファ領域25 を介してドリフト領域22と電気的に接続されている。コレクタ領域23およびカソード 領域24は、半導体基板2の裏面2bから露出するように形成されている。 【0017】

カソード領域24は、コレクタ領域23およびバッファ領域25の境界を横切るように 形成されており、カソード領域24の半導体基板2の表面2a側の端部は、バッファ領域 25内に位置している。その他、コレクタ領域23およびカソード領域24の各構成につ いては、後に詳述する。

20

30

40

10

アクティブ領域3において、半導体基板2の表面2 a 側の表層部には、平面視帯状に延 びる複数のトレンチゲート構造31が形成されている。各トレンチゲート構造31は、半 導体基板2を掘り下げて形成されたゲートトレンチ32にゲート絶縁膜33を挟んで埋め 込まれた埋め込みゲート電極34を含む。ゲートトレンチ32は、チャネル領域21を貫 通しており、ドリフト領域22内に位置する底部を有している。ゲート絶縁膜33は、本 実施形態では、半導体基板2の表面2aも被覆している。

各トレンチゲート構造31の側方におけるチャネル領域21の表層部には、半導体基板2の表面2aから露出するようにn⁺型のエミッタ領域35が形成されている。これにより、各トレンチゲート構造31の側方には、半導体基板2の表面2a側から裏面2b側に向かって順に、n⁺型のエミッタ領域35、p⁻型のチャネル領域21およびn⁻型のドリフト領域22が形成されている。チャネル領域21は、互いに隣り合う複数のトレンチゲート構造31に共有されている。埋め込みゲート電極34は、ゲートトレンチ32内においてゲート絶縁膜33を挟んで、エミッタ領域35、チャネル領域21およびドリフト領域22と対向している。

【0019】

チャネル領域21の表層部における複数のトレンチゲート構造31間には、複数のコン タクト凹部41が形成されている。各コンタクト凹部41は、複数のトレンチゲート構造 31と同一の方向に沿って延びる平面視帯状に形成されている。各コンタクト凹部41は 、その底部がチャネル領域21内に位置するように半導体基板2の表面2a側の表層部を 掘り下げて形成されている。半導体基板2の厚さ方向に関して、コンタクト凹部41の深 さは、トレンチゲート構造31(ゲートトレンチ32)の深さよりも小さい。 【0020】

各コンタクト凹部41の側部からは前述のエミッタ領域35が露出している。本実施形 態では、チャネル領域21内には、エミッタ領域35の下方からコンタクト凹部41の側 部および底部に沿うように、チャネル領域21のp型不純物濃度よりも高いp型不純物濃 度を有するp⁺型のコンタクト領域42がさらに形成されている。コンタクト凹部41の 側部の全域にエミッタ領域35が露出しており、コンタクト凹部41の底部のみに沿うコ ンタクト領域42が形成されていてもよい。

[0021]

半導体基板2の表面2a上には、トレンチゲート構造31を覆うように絶縁層43が形成されている。絶縁層43は、複数の絶縁膜が積層された積層構造を有していてもよいし、1つの絶縁膜からなる単層構造を有していてもよい。絶縁層43は、たとえば酸化膜(SiO₂)または窒化膜(SiN)を含んでいてもよい。この絶縁層43には、半導体基板2に形成された各コンタクト凹部41を露出させるコンタクト孔44が形成されている

[0022]

コンタクト孔44は、コンタクト凹部41と同一の方向に沿って平面視帯状に延びてお り、半導体基板2の表面2a側の表層部に形成されたコンタクト凹部41と連通している 。コンタクト孔44の内壁は、コンタクト凹部41の内壁と面一に形成されている。 絶縁層43上には、バリアメタル層45を介して、前述のエミッタ電極7が形成されて いる。バリアメタル層45は、エミッタ電極7がコンタクト孔44およびコンタクト凹部 41の外側に拡散するのを抑制するための金属層であり、本実施形態では、半導体基板2 側からこの順に積層されたチタン層および窒化チタン層を含む積層構造を有している。バ リアメタル層45は、半導体基板2側の表面とその反対面が、コンタクト凹部41の内壁 、コンタクト孔44の内壁および当該コンタクト孔44外の絶縁層43の表面に沿って形 成されている。

【0023】

エミッタ電極7は、コンタクト凹部41およびコンタクト孔44を埋めて絶縁層43の 表面全域を被覆するように、バリアメタル層45上に形成されている。エミッタ電極7は 、コンタクト凹部41内においてバリアメタル層45を介して、チャネル領域21、エミ ッタ領域35、コンタクト領域42等と電気的に接続されている。

前述のゲート電極6は、絶縁層43の一部からなる前述の絶縁領域10を挟んでエミッ タ電極7と間隔を空けて絶縁層43上に形成されている。前述のトレンチゲート構造31 は、たとえばアクティブ領域3からゲートフィンガー8の直下の領域まで引き出されてい る。ゲートフィンガー8は、たとえば絶縁層43に形成されたコンタクト孔(図示せず) を介してトレンチゲート構造31と電気的に接続されている。そして、半導体基板2の裏 面2b側には、コレクタ領域23およびカソード領域24と電気的に接続されるように裏 面電極としてのコレクタ電極46が形成されている。

【0024】

図3を参照して、本実施形態に係る半導体装置1は、共通の半導体基板2にIGBTお よび還流ダイオードが作り込まれた構造を有している。還流ダイオードは、チャネル領域 21およびドリフト領域22間のpn接合部によって形成されている。還流ダイオードは 、チャネル領域21をアノード領域として含む。還流ダイオードは、チャネル領域21を 介してエミッタ電極7に電気的に接続され、かつ、カソード領域24を介してコレクタ電 極46に電気的に接続されている。

【 0 0 2 5 】

このようにして、本実施形態に係る半導体装置1は、還流ダイオードのアノードがIG BTのエミッタ電極7に電気的に接続され、還流ダイオードのカソードがIGBTのコレ クタ電極46に電気的に接続された構造を有している。

本実施形態に係る半導体装置1は、半導体基板2の裏面2b側の表層部に、カソード領 域24が所定のパターンで形成されていることを一つの特徴としている。以下、図4を参 照して、カソード領域24の具体的な構成について説明する。図4は、図1の半導体装置 1の半導体基板2を裏面2b側から見た模式的な底面図である。図4では、明瞭化のため 、クロスハッチングによってカソード領域24を示している。

【0026】

図4を参照して、半導体基板2の裏面2bにおいて、アクティブ領域3内には、コレク タ領域23およびカソード領域24が形成されている。コレクタ領域23は、本実施形態 では、アクティブ領域3の平面視形状(つまり、チャネル領域21の平面視形状)とほぼ 整合する平面視形状で形成されている。 10

20

30

20

30

カソード領域24は、アクティブ領域3内において、連続的に引き回されたライン状の パターンを有している。カソード領域24は、本実施形態では、コレクタ領域23のp型 不純物濃度よりも高いn型不純物濃度を有しており、コレクタ領域23のp型不純物がn 型不純物によって相殺されるようにアクティブ領域3内に形成されている。 【0027】

本実施形態では、アクティブ領域3には、コレクタ領域23のみが形成される第1領域 50と、コレクタ領域23およびカソード領域24の双方が形成される第2領域51とが 設定されている。第1領域50は、IGBTのみが形成される領域であり、第2領域51 は、IGBTおよび還流ダイオードが形成される領域である。

第1領域50は、半導体基板2の周縁部、より具体的には、半導体基板2の一つの側面 2Cの中央領域に沿って設定されている。さらに具体的には、第1領域50は、本実施形 態では、前述のゲートパッド9の直下の領域に設定されており、平面視において、ゲート パッド9がアクティブ領域3と重なる部分の全域と対向している。第1領域50は、平面 視において、ゲートパッド9がアクティブ領域3と重なる部分の周縁をその外側から取り 囲んでいる。第1領域50は、平面視四角形状に区画された領域であってもよい。 【0028】

一方、第2領域51は、アクティブ領域3において第1領域50外の領域に設定された 平面視凹状の領域であり、前述のエミッタ電極7の直下の領域に設定されている。アクテ ィブ領域3に第1領域50および第2領域51が設定されることによって、カソード領域 24は、平面視でゲートパッド9外の領域に形成され、かつ、半導体基板2の裏面2bに 対して不均等なパターン(配置)で形成されている。

【 0 0 2 9 】

カソード領域24は、アクティブ領域3の第2領域51内において、平面視において葛 折状に連続的に引き回されたライン状のパターンを含む。以下では、説明の便宜上、図4 に示した+X方向および-X方向ならびに+Y方向および-Y方向を用いることがある。 +X方向および-X方向は、半導体基板2の1辺に沿う2つの方向であり、これらを総称 するときには単に「X方向」という。+Y方向および-Y方向は、半導体基板2の前記1 辺と直交する他の1辺に沿う2つの方向であり、これらを総称するときには単に「Y方向 」という。X方向は、本実施形態では、ゲートパッド9がゲートフィンガー8から引き出 された方向でもある。

【 0 0 3 0 】

カソード領域24は、X方向に沿って延び、かつY方向に沿って間隔を空けて形成された複数の第1ライン52と、Y方向に沿って延び、かつY方向に隣り合う複数の第1ライン52同士を接続する複数の第2ライン53とを含む。

複数の第1ライン52には、アクティブ領域3の+Y方向端部側に形成された複数の第 1ライン52Aと、アクティブ領域3の-Y方向端部側に形成された複数の第1ライン5 2Bと、第1ライン52Aおよび第1ライン52Bの間に形成された複数の第1ライン5 2Cとが含まれる。

[0031]

複数の第1ライン52Aおよび複数の第1ライン52Bは、平面視において第1領域5 40 0(ゲートパッド9)を挟んでY方向に互いに対向するように、当該第1領域50(ゲー トパッド9)のY方向両側の領域に引き出されている。複数の第1ライン52AのX方向 幅、および複数の第1ライン52BのX方向幅は、本実施形態ではほぼ等しい値に設定さ れている。

[0032]

複数の第1ライン52Cは、平面視において第1領域50(ゲートパッド9)とX方向 に対向する領域に形成されている。複数の第1ライン52CのX方向幅は、複数の第1ラ イン52AのX方向幅および複数の第1ライン52BのX方向幅よりも小さい値に設定さ れている。

第2 ライン 53 には、 Y 方向に沿って隣り合う 2つの第1 ライン 52 の + X 方向端部同 50

士を接続する第2ライン53Aと、Y方向に沿って隣り合う2つの第1ライン52の-X 方向端部同士を接続する第2ライン53Bとが含まれる。第2ライン53Aおよび第2ラ イン53Bは、Y方向に沿って交互に形成されている。このようにして、本実施形態では 、カソード領域24が、連続的に連なる平面視葛折状のライン状のパターンで形成されて いる。また、カソード領域24は、X方向幅が異なる複数の第1ライン52A,52B, 52Cを含み、これによって、アクティブ領域3に対して不均等なパターン(配置)で形 成されている。

(11)

【0033】

第1 ライン52のY方向幅および第2ライン53のX方向幅で定義されるカソード領域 24のライン幅は、たとえば1µm以上100µm以下、より好ましくは10µm以上5 0µm以下である。カソード領域24は、一様なライン幅を有していてもよいし、一様で ないライン幅を有していてもよい。たとえば、カソード領域24は、Y方向幅がそれぞれ 異なる第1ライン52A,52B,52Cを有していてもよいし、X方向幅がそれぞれ異 なる第2ライン53A,53Bを有していてもよい。

[0034]

アクティブ領域3の面積 S_A に対する第 1 領域 5 0 の面積 S₁ の比 S₁ / S_A は、たと えば 0 . 0 3 (3 %) 以上 0 . 3 (3 0 %) 以下である。また、平面視において、アクテ ィブ領域 3 の面積 S_A に対するカソード領域 2 4 の面積の比 S_K / S_A (以下、単に「カ ソード領域 2 4 の面積比 S_K / S_A」という。)は、アクティブ領域 3 の面積 S_A に対す るコレクタ領域 2 3 の面積 S_C の比 S_C / S_A (以下、単に「コレクタ領域 2 3 の面積比 S_C / S_A」という。)よりも小さい値に設定されている。カソード領域 2 4 の面積比 S _K / S_A は、たとえば 0 . 1 (1 0 %) 以下、より具体的には、0 . 0 1 (1 %) 以上 0 . 0 7 (7 %) 以下である。

【0035】

本実施形態に係る半導体装置1の電気的特性と比較するため、図5に示される参考例に 係る半導体装置101を用意した。図5は、参考例に係る半導体装置101の半導体層を 裏面側から見た模式的な底面図である。

参考例に係る半導体装置101では、平面視円形状の複数のカソード領域24がアクティブ領域3に形成されている。複数のカソード領域24は、X方向およびY方向に沿って 間隔を空けて行列状に規則的な配列で均等に形成されている。参考例に係る半導体装置1 01では、カソード領域24がゲートパッド9直下の領域にも形成されている。参考例に 係る半導体装置101において、他の構成については、本実施形態に係る半導体装置1の 各構成と略同様であるので、同一の参照符号を付して説明を省略する。

【0036】

図6は、本実施形態に係る半導体装置1のピーク順方向サージ電流 I_{F SM} および参考 例に係る半導体装置101のピーク順方向サージ電流 I_{F SM} のシミュレーション結果を 示すグラフである。

図6において、横軸は、カソード領域24の面積比S_K/S_Aを示しており、縦軸は、 ピーク順方向サージ電流I_{FSM}を示している。ピーク順方向サージ電流I_{FSM}とは、 半導体装置が破壊しない範囲で許容される1周期以上の商用正弦半波電流のピーク値であ る。したがって、ピーク順方向サージ電流I_{FSM}の値が高い程、半導体装置のピーク順 方向サージ電流I_{FSM}に対する耐量(以下、単に「ピーク順方向サージ電流耐量」とい う。)が優れているといえる。

【0037】

図6では、本実施形態に係る半導体装置1のカソード領域24の面積比S_K/S_Aが、 0.037(3.7%)である場合のピーク順方向サージ電流 I_{FSM}のシミュレーション結果がプロットP1で示されている。また、図6では、参考例に係る半導体装置101 のカソード領域24の面積比S_K/S_Aが、0.012(1.2%),0.019(1. 9%),0.023(2.4%)および0.032(3.2%)であるときのピーク順方 向サージ電流 I_{FSM}のシミュレーション結果がプロットP2~P5で示されている。図 30

20

10

6 では、プロット P 2 ~ P 5 を近似直線 L で結んで示している。 【 0 0 3 8 】

図6を参照して、参考例に係る半導体装置1では、複数のカソード領域24の平面視面 積を減らしてカソード領域24の面積比S_K/S_Aを小さくすると、ピーク順方向サージ 電流I_{FSM}が低下している。また、参考例に係る半導体装置101では、複数のカソー ド領域24の平面視面積を増やしてカソード領域24の面積比S_K/S_Aを大きくすると 、ピーク順方向サージ電流I_{FSM}が向上している。したがって、参考例に係る半導体装 置101では、複数のカソード領域24の平面視面積とピーク順方向サージ電流I_{FSM} との間に大凡リニアな関係が成立しているといえる。

【0039】

しかし、参考例に係る半導体装置101では、カソード領域24の面積比S_К/S_Aが いずれの場合であっても、ピーク順方向サージ電流I_{FSM}が300A以下と比較的に低 い値であった。近似直線Lを参照するに、参考例に係る半導体装置101では、カソード 領域24の面積比S_K/S_Aを「1」に近づけると、良好なピーク順方向サージ電流I_F _{SM}を実現できるとも考えられる。

[0040]

しかし、実際には、カソード領域24の面積比S_K/S_Aが「1」に近づくほど、コレクタ領域23の面積比S_C/S_Aが「0」に近づくので、IGBTの機能が失われていく。したがって、参考例に係る半導体装置101では、複数のカソード領域24の平面視面積の調整によってカソード領域24の面積比S_K/S_Aを調整したとしても、結果として近似直線Lで示される前記リニアな関係の中でしかピーク順方向サージ電流I_{FSM}を調整できず、また、比較的に高いピーク順方向サージ電流I_{FSM}を得ることが困難であるといえる。

【0041】

参考例に係る半導体装置101では、平面視円形状の複数のカソード領域24がアクティブ領域3に形成されているが、この問題は、平面視四角形状等の平面視多角形状の複数のカソード領域24が規則的な配列でアクティブ領域3に形成されている場合にも同様に 生じる。

これに対して、連続的なライン状のパターンで形成されたカソード領域24を有する本 実施形態に係る半導体装置1では、ピーク順方向サージ電流I_{FSM}が1000A以上で あり、参考例に係る半導体装置101と異なり、近似直線Lから外れて比較的高いピーク 順方向サージ電流I_{FSM}となっている。したがって、カソード領域24を連続的なライ ン状のパターンで形成することによって、近似直線Lで示される前記リニアな関係から切 り離して、比較的高いピーク順方向サージ電流I_{FSM}を実現できることが分かった。 【0042】

図7は、本実施形態に係る半導体装置1において、コレクタ電極46およびエミッタ電 極7間にコレクタ-エミッタ電圧V_Cを印加してIGBTとして動作させたときの、コ レクタ電流I_Cのシミュレーション結果を示すグラフである。図7において、横軸は、コ レクタ-エミッタ電圧V_{CE}を示しており、縦軸は、コレクタ電流I_Cを示している。

ー般的に、IGBTおよび還流ダイオードを共通の半導体基板2に備える半導体装置で は、比較的小さい値(たとえば0V以上2.5V以下の範囲)のコレクタ・エミッタ電圧 V_{C E}が与えられると、スナップバック現象が生じる虞があることが知られている。 【0043】

図7に示されるように、本実施形態に係る半導体装置1では、比較的小さい値のコレク タ-エミッタ電圧V_{CE}が与えられた場合であっても、スナップバック現象の発生が抑制 されている。これは、アクティブ領域3において、コレクタ領域23のみが形成される比 較的大きい平面視面積の第1領域50が形成されているためであると考えられる。よって 、本実施形態に係る半導体装置1のように、カソード領域24を連続的なライン状のパタ ーンで形成した場合であっても、IGBTとして良好に動作させることができる。 【0044】 10

20

30

図8は、本実施形態に係る半導体装置1において、コレクタ電極46およびエミッタ電 極7間に順方向電圧V_Fを印加して還流ダイオードとして動作させたときの、順方向電流 I_Fのシミュレーション結果を示すグラフである。図8において、横軸は、順方向電圧V _Eを示しており、縦軸は、順方向電流I_Fを示している。

(13)

図8を参照して、本実施形態に係る半導体装置1のように、カソード領域24を連続的 なライン状のパターンで形成した場合であっても、還流ダイオードとして良好に動作させ ることができる。

【0045】

以上、本実施形態に係る半導体装置1では、カソード領域24が連続的に引き回された ライン状のパターンを含む。したがって、カソード領域24の平面視面積とピーク順方向 ¹⁰ サージ電流I_{FSM}との間にリニアな関係が成立する参考例に係る半導体装置101と異 なり、当該リニアな関係から切り離して、比較的に高い値のピーク順方向サージ電流I_F _{SM}を得ることができる。

[0046]

しかも、半導体基板2の裏面2b側のアクティブ領域3(第2領域51)において、カ ソード領域24を引き回す領域を調整することにより、半導体装置1のピーク順方向サー ジ電流I_{FSM}を容易に調整することもできる。よって、IGBTおよび還流ダイオード を備えた構成において、設計の自由度を高めることができると同時に、ピーク順方向サー ジ電流耐量の向上を図ることができる構造の半導体装置1を提供できる。

【0047】

< 第 2 実施形態 >

図9は、本発明の第2実施形態に係る半導体装置61の模式的な断面図である。

図9を参照して、本実施形態に係る半導体装置61は、トレンチゲート構造31に代え てプレーナゲート構造62を有している点で、前述の第1実施形態に係る半導体装置1と 異なっている。図9において、前述の第1実施形態において述べた構成と同様の構成につ いては同一の参照符号を付して説明を省略する。

【0048】

本実施形態に係る半導体装置61は、前述の半導体基板2を含む。半導体基板2の表面 2 a 側の表層部には、前述のチャネル領域21が間隔を空けて形成されている。各チャネ ル領域21の表層部には、当該チャネル領域21の周縁から内側に間隔を隔てて前述のエ ミッタ領域35が形成されている。

本実施形態では、互いに隣り合うチャネル領域21の間の領域および各チャネル領域2 1に対して半導体基板2の裏面2b側の領域に、当該チャネル領域21と電気的に接続さ れるように前述のドリフト領域22が形成されている。半導体基板2の裏面2b側の表層 部には、前述のバッファ領域25を介してドリフト領域22と電気的に接続されるように 前述のコレクタ領域23および前述のカソード領域24が形成されている。コレクタ領域 23およびカソード領域24は、前述の第1実施形態に係る構成と同様の構成を有してい る。

[0049]

プレーナゲート構造62は、半導体基板2の表面2a上に形成されたゲート絶縁膜63 ⁴⁰ を挟んで少なくともチャネル領域21と対向するゲート電極64を含む。ゲート電極64 は、より具体的には、ゲート絶縁膜63を挟んでエミッタ領域35、チャネル領域21お よびドリフト領域22と対向している。チャネル領域21の表層部において、エミッタ領 域35に対してゲート電極64とは反対側には前述のコンタクト領域42が形成されてい る。

[0050]

そして、プレーナゲート構造62を覆うように前述の絶縁層43が形成されている。絶縁層43には、チャネル領域21およびエミッタ領域35を露出させるコンタクト孔65が形成されている。前述のエミッタ電極7は、前述のバリアメタル層45を介して絶縁層43上からコンタクト孔65内に入り込み、当該コンタクト孔65内において、チャネル

20

領域21、エミッタ領域35およびコンタクト領域42と電気的に接続されている。そして、半導体基板2の裏面2b側には、コレクタ領域23およびカソード領域24と電気的に接続されるように裏面電極としての前述のコレクタ電極46が形成されている。 【0051】

本実施形態では、図9に示される単位セル66が複数形成された領域によって前述のア クティブ領域3が定義される。単位セル66とは、本実施形態では、図9に示されるよう に、一つのプレーナゲート構造62に対して二つのチャネル領域21が形成された領域で ある。

以上、本実施形態に係る半導体装置61によっても前述の第1実施形態において述べた 効果と同様の効果を奏することができる。

【0052】

以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施するこ ともできる。

たとえば、前述の第1実施形態では、カソード領域24が平面視葛折状に形成されたライン状のパターンを含む例について説明した。しかし、カソード領域24は、これに代えて、図10~図12に示されるようなパターンで形成されていてもよい。

【0053】

図10は、半導体基板2を裏面2b側から見た模式的な底面図であって、カソード領域 24の第1変形例を示す図である。図10では、明瞭化のため、クロスハッチングによっ てカソード領域24を示している。図10において、前述の第1実施形態において述べた 構成と同様の構成については同一の参照符号を付して説明を省略する。

図10を参照して、第1変形例に係るカソード領域24は、前述の第1実施形態と同様 、X方向に沿って延び、かつY方向に沿って間隔を空けて形成された複数の第1ライン5 2と、Y方向に沿って延び、かつY方向に隣り合う複数の第1ライン52同士を接続する 複数の第2ライン53とを含む。

[0054]

第1変形例に係るカソード領域24では、前述の複数の第1ライン52A,52BのX 方向幅が、いずれも第1ライン52CのX方向幅とほぼ同一の値に設定されている。した がって、第1変形例に係るカソード領域24では、平面視において、複数の第1ライン5 2Aおよび複数の第1ライン52Bが、第1領域50(ゲートパッド9)を挟んでY方向 に互いに対向することなく、アクティブ領域3の+X方向側に偏在するように形成されて いる。つまり、前述の第1領域50は、アクティブ領域3の-X方向側の端部においてY 方向に沿って延びる平面視長方形状に形成されている。

【 0 0 5 5 】

このように、第1変形例に係るカソード領域24は、アクティブ領域3の+X方向側に 偏在しており、当該カソード領域24がアクティブ領域3に対して不均等なパターン(配 置)で形成されている。このような構成によっても前述の第1実施形態において述べた効 果と同様の効果を奏することができる。前述の第2実施形態においても、第1変形例に係 るカソード領域24を適用してもよい。

【0056】

40

50

10

20

30

図11は、半導体基板2を裏面2b側から見た模式的な底面図であって、カソード領域 24の第2変形例を示す図である。図11では、明瞭化のため、クロスハッチングによっ てカソード領域24を示している。図11において、前述の第1実施形態において述べた 構成と同様の構成については同一の参照符号を付して説明を省略する。

図11を参照して、第2変形例に係るカソード領域24は、前述の第1実施形態と同様、X方向に沿って延び、かつY方向に沿って間隔を空けて形成された複数の第1ライン5 2と、Y方向に沿って延び、かつY方向に隣り合う複数の第1ライン52同士を接続する 複数の第2ライン53とを含む。第2変形例に係るカソード領域24では、第2ライン5 3が、いずれも、Y方向に沿って隣り合う2つの第1ライン52の+X方向端部同士を接 続している。

(14)

【0057】

このように、第2変形例に係るカソード領域24は、平面視櫛歯状に形成されたライン 状のパターンを含む構成とされており、当該カソード領域24がアクティブ領域3に対し て不均等なパターン(配置)で形成されている。このような構成によっても前述の第1実 施形態において述べた効果と同様の効果を奏することができる。前述の第2実施形態にお いても、第2変形例に係るカソード領域24を適用してもよい。

【0058】

図12は、半導体基板2を裏面2b側から見た模式的な底面図であって、カソード領域 24の第3変形例を示す図である。図12では、明瞭化のため、クロスハッチングによっ てカソード領域24を示している。図12において、前述の第1実施形態において述べた 構成と同様の構成については同一の参照符号を付して説明を省略する。

第3変形例では、前述の第1領域50がアクティブ領域3の中央部に平面視四角形状に 設定されており、当該第1領域50を取り囲むように前述の第2領域51が平面視四角環 状に設定されている。つまり、第3変形例では、前述のゲートパッド9が平面視において 半導体基板2の中央部に配置されている。

[0059]

第3変形例に係るカソード領域24は、前述の第1実施形態と同様、X方向に沿って延び、かつY方向に沿って間隔を空けて形成された複数の第1ライン52と、Y方向に沿って延び、かつY方向に隣り合う複数の第1ライン52同士を接続する複数の第2ライン5 3とを含む。

第3変形例に係るカソード領域24は、第1ライン52および第2ライン53によって、半導体基板2の側面2cに平行な平面視四角の螺旋状に形成されたライン状のパターンを含む。したがって、カソード領域24は、アクティブ領域3の周縁部側に偏在するように形成されており、これによって、当該カソード領域24が、アクティブ領域3に対して不均等なパターン(配置)で形成されている。

[0060]

このような構成によっても前述の第1実施形態において述べた効果と同様の効果を奏す ることができる。前述の第2実施形態においても、第3変形例に係るカソード領域24を 適用してもよい。カソード領域24は、平面視円形の螺旋状であってもよいし、平面視八 角形の螺旋状等のように四角形以外の平面視多角形の螺旋状であってもよい。

また、前述の各実施形態において、カソード領域24は、互いに異なる平面視形状また は互いに同一の平面視形状のライン状のパターンを複数含む構成を有していてもよい。た とえば、カソード領域24は、平面視葛折状に形成されたライン状のパターン、平面視櫛 歯状に形成されたライン状のパターン、および、平面視螺旋状に形成されたライン状のパ ターンから選択される少なくとも一種のパターンを含んでいてもよい。 【0061】

また、前述の各実施形態では、半導体層の一例としてFZ法により製造された半導体基 板2が採用された例について説明した。しかし、半導体層は、半導体基板2に代えて、た とえばシリコン製のp 型の半導体基板と、当該半導体基板のシリコンをエピタキシャル 成長させることによって形成されたn 型のエピタキシャル層とを含んでいてもよい。こ の場合、p 型の半導体基板が、コレクタ領域23に相当する構成となり、エピタキシャ ル層が、ドリフト領域22に相当する構成となる。また、この場合、カソード領域24は 、半導体基板(コレクタ領域23)に対するn型不純物の注入によって形成される。

【0062】

また、前述の各実施形態において、各半導体部分の導電型が反転された構成が採用されてもよい。つまり、 p 型の部分が n 型とされ、 n 型の部分が p 型とされてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

【符号の説明】

[0063]

20

10

1		半導体装置
2		半導体基板
2	а	半導体基板の表面
2	b	半導体基板の裏面
3		アクティブ領域
9		ゲートパッド
2	1	チャネル領域
2	2	ドリフト領域
2	3	コレクタ領域
2	4	カソード領域
3	3	ゲート絶縁膜
3	4	ゲート電極
3	5	エミッタ領域
4	6	コレクタ電極
5	0	第1領域
5	1	第2領域
5	2	第1ライン
5	3	第 2 ライン
6	1	半導体装置
6	3	ゲート絶縁膜
6	4	ゲート電極
S	A	アクティブ領域の面積
S	с	コレクタ領域の面積
S	К	カソード領域の面積

【図1】











【図4】



【図5】



【図6】







(17)



【図9】

(18)



【図10】







【図12】



フロントページの続き

(51) Int.CI.	FI		
	H 0 1 L	29/78	655G
	H 0 1 L	29/78	652S

(56)参考文献 特開2009-267394(JP,A) 特開2010-118642(JP,A) 特開2014-022708(JP,A) 特開2013-201360(JP,A) 特開2010-263215(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L	29/78
H 0 1 L	29/739