

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4434618号
(P4434618)

(45) 発行日 平成22年3月17日(2010.3.17)

(24) 登録日 平成22年1月8日(2010.1.8)

(51) Int. Cl.	F I	
G09G 3/36 (2006.01)	G09G 3/36	
G02F 1/133 (2006.01)	G02F 1/133	530
G09G 3/20 (2006.01)	G02F 1/133	550
H04N 1/028 (2006.01)	G02F 1/133	575
H04N 5/225 (2006.01)	G09G 3/20	612U
請求項の数 6 (全 18 頁) 最終頁に続く		

(21) 出願番号	特願2003-122696 (P2003-122696)	(73) 特許権者	302020207
(22) 出願日	平成15年4月25日(2003.4.25)		東芝モバイルディスプレイ株式会社
(65) 公開番号	特開2004-325961 (P2004-325961A)		埼玉県深谷市幡羅町一丁目9番地2
(43) 公開日	平成16年11月18日(2004.11.18)	(74) 代理人	100075812
審査請求日	平成18年4月21日(2006.4.21)		弁理士 吉武 賢次
		(74) 代理人	100088889
			弁理士 橘谷 英俊
		(74) 代理人	100082991
			弁理士 佐藤 泰和
		(74) 代理人	100096921
			弁理士 吉元 弘
		(74) 代理人	100103263
			弁理士 川崎 康
最終頁に続く			

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

縦横に列設される信号線及び走査線の各交点付近に形成される画素内の表示素子と、前記表示素子のそれぞれに対応して少なくとも一個ずつ設けられ、それぞれが被写体の所定範囲の撮像を行う撮像部と、

前記撮像部の撮像結果に対応する第1の多階調データを格納する初期多階調データ格納部と、

所定の基準パターンを前記撮像部で撮像して得られる第2の多階調データを格納する基準パターン格納部と、

前記第1及び第2の多階調データに基づいて、前記第1の多階調データの表示ムラを調整した第3の多階調データを生成するムラ調整データ生成部と、を備え、

前記ムラ調整データ生成部は、

各画素ごとに、前記第2の多階調データと1画面分の前記第2の多階調データの階調平均値との差分を計算する差分計算部と、

各画素ごとに設定されるムラ調整のための第1の多階調データに応じた重み付け係数を各画素ごとに計算する重み計算部と、

各画素ごとに、対応する前記重み付け係数に前記差分を乗じてムラ調整値を計算するムラ調整値計算部と、

各画素ごとに、前記第1の多階調データから前記ムラ調整値を減じて前記第3の多階調データを生成するムラ相殺部と、を有することを特徴とする表示装置。

10

20

【請求項 2】

前記重み計算部は、前記第 1 の多階調データの階調値に応じて単調に変化する前記重み付け係数を計算することを特徴とする請求項 1 に記載の表示装置。

【請求項 3】

前記重み計算部は、前記第 1 の多階調データの階調値と前記重み付け係数との相関関係を示す 1 次関数に基づいて、前記重み付け係数を計算することを特徴とする請求項 1 または 2 に記載の表示装置。

【請求項 4】

前記重み計算部は、前記第 1 の多階調データの階調値と前記重み付け係数との相関関係を示す単調変化の多次関数に基づいて、前記重み付け係数を計算することを特徴とする請求項 1 ~ 3 のいずれかに記載の表示装置。

10

【請求項 5】

前記重み計算部は、中間調付近の階調値に対する前記重み係数の変化量を、中間調以外の階調値に対する前記重み係数の変化量よりも小さくすることを特徴とする請求項 1 ~ 4 のいずれかに記載の表示装置。

【請求項 6】

前記重み付け係数の絶対値は黒のとき最大となることを特徴とする請求項 1 ~ 5 のいずれかに記載の表示装置。

【発明の詳細な説明】

【0001】

20

【発明の属する技術分野】

本発明は、画像取込み機能を備えた表示装置に関する。

【0002】

【従来の技術】

液晶表示装置は、信号線、走査線及び画素 T F T が列設されたアレイ基板と、信号線及び走査線を駆動する駆動回路とを備えている。最近の集積回路技術の進歩発展により、駆動回路の一部をアレイ基板上に形成するプロセス技術が実用化されている。

【0003】

このようなプロセス技術の一つに、低温ポリシリコン T F T (Thin Film Transistor) プロセス技術が注目されている。低温ポリシリコン T F T プロセスを採用することにより、液晶表示装置全体を軽薄短小化することができ、携帯電話やノート型コンピュータなどの各種の携帯機器の表示装置として幅広く利用されている。

30

【0004】

ところで、アレイ基板上に、画像取込みを行う密着型エリアセンサを配置した画像取込み機能を備えた表示装置が提案されている（例えば、特許文献 1, 2 を参照）。

【0005】

この種の画像取込み機能を備えた従来の表示装置は、各画素ごとに画像取込センサを配置し、画像取込センサでの受光量に応じた電荷をキャパシタに蓄積し、キャパシタの両端電圧を検出して画像取込みを行っている。

【0006】

40

【特許文献 1】

特開 2001-292276 号公報

【特許文献 2】

特開 2001-339640 号公報

【0007】

【発明が解決しようとする課題】

しかしながら、低温ポリシリコン T F T プロセスにより、上述したセンサを形成すると、センサの個別ばらつき等により、単一色の被写体を撮像しても、場所によって撮像データの階調値に差異が生じ、撮像データを表示させたときに表示ムラが発生する。

【0008】

50

このような表示ムラを抑制する対策として、上述した特許文献2には、撮像を繰返し行って、各水平ラインごとに最適な撮像時間を設定する技術が開示されている。

【0009】

この技術は、制御が複雑なため、画像取込に時間がかかるおそれがある。また、高性能のCPUやコントローラが必要になり、コストアップの要因になる。

【0010】

本発明は、このような点に鑑みてなされたものであり、その目的は、簡易な処理で撮像データのムラを抑制できる表示装置を提供することにある。

【0011】

【課題を解決するための手段】

上述した課題を解決するために、本発明の一態様では、縦横に列設される信号線及び走査線の各交点付近に形成される画素内の表示素子と、

前記表示素子のそれぞれに対応して少なくとも一個ずつ設けられ、それぞれが被写体の所定範囲の撮像を行う撮像部と、

前記撮像部の撮像結果に対応する第1の多階調データを格納する初期多階調データ格納部と、

所定の基準パターンを前記撮像部で撮像して得られる第2の多階調データを格納する基準パターン格納部と、

前記第1及び第2の多階調データに基づいて、前記第1の多階調データの表示ムラを調整した第3の多階調データを生成するムラ調整データ生成部と、を備え、

前記ムラ調整データ生成部は、

各画素ごとに、前記第2の多階調データと1画面分の前記第2の多階調データの階調平均値との差分を計算する差分計算部と、

各画素ごとに設定されるムラ調整のための第1の多階調データに応じた重み付け係数を各画素ごとに計算する重み計算部と、

各画素ごとに、対応する前記重み付け係数に前記差分を乗じてムラ調整値を計算するムラ調整値計算部と、

各画素ごとに、前記第1の多階調データから前記ムラ調整値を減じて前記第3の多階調データを生成するムラ相殺部と、を有する。

【0012】

【発明の実施の形態】

以下、本発明に係る表示装置について、図面を参照しながら具体的に説明する。

【0013】

図1は本発明に係る表示装置の全体構成を示すブロック図であり、カメラ付き携帯電話の表示装置の構成を示している。図1の表示装置は、画素TFTが列設されるLCD(Liquid Crystal Display)基板1と、LCD基板1上に実装される液晶ドライバIC(以下、LCDC)2と、ベースバンドLSI3と、カメラ4と、カメラ4の撮像データの画像処理を行う画像処理IC5と、基地局との通信を行う送受信部6と、各部への電源供給を行う電源回路7とを備えている。

【0014】

ベースバンドLSI3は、CPU11と、メインメモリ12と、MPEG処理部13と、DRAM14と、図示しない音声信号処理部等を有し、携帯電話全体の制御を行う。図1では、ベースバンドLSI3とは別個に画像処理IC5と送受信部6を設けているが、これらを一つのチップにまとめてもよい。CPU11とメインメモリ12で一つのチップとし、他を別の一つのチップとしてもよい。

【0015】

LCDC2は、制御部15とフレームメモリ16を有する。カメラ4は、CCD(Charge Coupled Device)やCMOSイメージ画像取込センサで実現される。

【0016】

本実施形態のLCD基板1には、画像取込を行う画像取込センサが画素ごとに設けられてい

10

20

30

40

50

る。LCD基板 1 には共通電極をITO等の透明電極により形成した対向基板を所定間隔（約5ミクロン）で配置し、これらの間に液晶材料を注入し所定の方法で封止して、さらに両基板の外側に偏光板を貼り付けて用いる。

【0017】

図2はLCD基板1上に形成される回路を示すブロック図である。図示のように、LCD基板1上には、信号線及び走査線が列設される画素アレイ部21と、信号線を駆動する信号線駆動回路22と、走査線を駆動する走査線駆動回路23と、画像取込を制御する画像取込センサ制御回路24と、画像取込後の信号処理を行う信号処理出力回路25とが形成される。これらの回路は、例えば低温ポリシリコン技術を利用したポリシリコンTFTにより形成される。信号線駆動回路22は、デジタル画素データを表示素子の駆動に適したアナログ電圧に変換するD/A変換回路を含む。D/A変換回路は公知のものを用いる。

10

【0018】

図3は画素アレイ部21の1画素分の詳細回路図、図4はガラス基板上の1画素分のレイアウト図である。図4に示すように、本実施形態の画素は略正方形状である。

【0019】

各画素は、図3に示すように、画素TFT31と、補助容量Csに電荷を蓄積するか否かを制御する表示制御TFT32と、画像取込センサ33と、画像取込センサ33の撮像結果を格納するキャパシタC1と、キャパシタC1の蓄積電荷に応じた2値データを格納するSRAM34と、キャパシタC1に初期電荷を蓄積するための初期化用TFT35とを有する。

【0020】

20

ここで、各画素の輝度は、補助容量Csに蓄積された電荷に基づいて決まる画素電極電位と対向基板上に形成されたコモン電極の電位との差により、これらの間に挟まれた液晶層の透過率を制御することにより、階調制御される。

【0021】

図3では、各画素ごとに1個の画像取込センサ33を設ける例を示しているが、画像取込センサ33の数に特に制限はない。1画素当たりの画像取込センサ33の数を増やすほど、画像取込みの解像度を向上できる。

【0022】

キャパシタC1の初期化を行う場合は、画素TFT31と初期化用TFT35をオンする。表示素子の輝度を設定するためのアナログ電圧（アナログ画素電圧）を補助容量Csに書き込む場合は、画素TFT31と表示制御TFT32をオンする。キャパシタC1の電圧のリフレッシュを行う場合は、初期化用TFT35とSRAM34内のデータ保持用TFT36をともにオンする。キャパシタC1の電圧がSRAM34の電源電圧(5V)に近い値であれば多少リークしていてもリフレッシュの結果5Vになるし、逆にキャパシタC1の電圧がSRAM34のGND電圧(0V)に近い値であればリフレッシュの結果0Vになる。また、TFT35とTFT36とがともにオンしている限り、SRAM34のデータ値は極めて安定に保持されつづける。TFT35とTFT36のいずれかがオフしてもキャパシタC1の電位のリークが少ないうちはSRAM34のデータ値は保持されつづける。キャパシタC1の電位リークが多くなり、データ値が変わってしまわない前にリフレッシュを行うようにすれば、SRAM34のデータ値を保持しつづけることができる。SRAM34に格納された撮像データを信号線に供給する場合は、画素TFT31とデータ保持用TFT36をともにオンする。

30

40

【0023】

本実施形態の表示装置は、通常の表示動作を行うこともできるし、スキャナと同様の画像取込みを行うこともできる。通常の表示動作を行う場合は、TFT35、36はオフ状態に設定され、バッファには有効なデータは格納されない。この場合、信号線には、信号線駆動回路22からの信号線電圧が供給され、この信号線電圧に応じた表示が行われる。

【0024】

一方、画像取込みを行う場合は、図5に示すようにLCD基板1の上面側に画像取込み対象物（例えば、紙面）37を配置し、バックライト38からの光を対向基板39とLCD基板1を介して紙面37に照射する。紙面37で反射された光はLCD基板1上の画像取込セン

50

サ 3 3 で受光され、画像取込みが行われる。ここで、撮像対象側に配置されるガラス基板及び偏光板はできるだけ薄いものが良い。望ましくは合計0.2mm程度以下がよい。紙面はふつう拡散反射面であることが多く、照射される光をつよく拡散する。撮像対象側のガラス基板が厚いと、画像取込センサ受光部と紙面の距離が広がりその分拡散反射光が隣接画素の画像取込センサに入りやすくなり取り込み画像がぼやける原因となることがあるからである。

【 0 0 2 5 】

取り込んだ画像データは、図 3 に示すようにSRAM 3 4 に格納された後、信号線を介して、図 1 に示すLCDC 2 に送られる。このLCDC 2 は、本実施形態の表示装置から出力されるデジタル信号を受けて、データの並び替えや撮像画像のムラを除去するための処理やデータ中のノイズの除去などの演算処理を行う。

10

【 0 0 2 6 】

図 6 は画像処理IC 5 の内部構成を示すブロック図である。図 6 の画像処理IC 5 は、カメラ 4 で撮像された撮像データを受け取るカメラI/F部 4 1 と、制御部 4 2 と、カメラ 4 の動作制御を行う制御I/F 4 3 と、LCDC 2 からの撮像データを受け取るLCD-I/F 4 4 と、撮像データを格納する画像処理用メモリ 4 5 と、CPU 1 1 との間で制御信号のやり取りを行うホストI/F 4 6 と、撮像データの階調補正（ムラを除去するための処理）を行う階調補正部 4 7 と、撮像データの色補正を行う色補正部 4 8 と、欠陥画素補正部 4 9 と、撮像データのエッジ補正を行うエッジ補正部 5 0 と、撮像データのノイズを除去するノイズ除去部 5 1 と、撮像データのホワイトバランスを調整するホワイトバランス補正部 5 2 とを有する。従来の画像処理ICとの差異としては、LCD基板 1 から出力される撮像データを受け取るLCD-I/F 4 4 を有する点が特徴的である。

20

【 0 0 2 7 】

LCD基板 1 の表示は、原則的にベースバンドLSI 3 からの指示及び監視の下で行われる。例えば、ベースバンドLSI 3 にカメラ 4 の撮像データが入力されると、ベースバンドLSI 3 はその撮像データを所定のタイミングでLCDC 2 に出力する。LCDC 2 は、ベースバンドLSI 3 からのカメラ 4 の撮像データをフレームメモリ 1 6 に格納する。ベースバンドLSI 3 から供給されるカメラ 4 の撮像データが間欠的であっても、LCDC 2 は、フレームメモリ 1 6 に格納された 1 画面分のカメラ 4 の撮像データを、所定のタイミングでLCD基板 1 に出力する。LCD基板 1 は、LCDC 2 からのカメラ 4 の撮像データをアナログ画素電圧に変換して信号線に書き込む。

30

【 0 0 2 8 】

図 7 はLCDC 2 の内部構成の一例を示すブロック図である。図 7 のLCDC 2 は、MPEG-I/F 6 1 と、LUT (Lookup Table) 6 2 と、LCD-I/F 6 3 と、撮像データを格納するラインバッファ 6 4 と、LCDC 2 から供給された撮像データを保持する画像処理メモリ 6 5 と、表示用のデジタル画素データを保持するフレームメモリ 1 6 と、出力前演算部 6 6 と、第 1 バッファ 6 7 と、第 2 バッファ 6 8 と、画像処理部 6 9 と、ホストI/F 7 0 と、発振器 7 1 とを有する。

【 0 0 2 9 】

これに対して、図 8 は従来のLCDC 2 の内部構成を示すブロック図である。図示のように、従来のLCDC 2 は、MPEG-I/F 6 1 と、LUT 6 2 と、LCD-I/F 6 3 と、フレームメモリ 1 6 と、バッファ 6 7 と、発振器 7 1 とを有する。

40

【 0 0 3 0 】

従来は、動画像を表示する際、MPEG-I/Fを介して入力されたMPEGコーデック信号を、LUT 6 2 を参照してRGBデータに変換してフレームメモリ 1 6 に格納していた。また、テキストを表示する際は、ホストI/F 4 5 を介してCPU 1 1 から供給された描画コマンドをRGBデータに変換してフレームメモリ 1 6 に格納していた。発振器 7 1 は必要に応じて基準クロックを生成する。携帯電話の待ち受け時など、CPUが休止しているときに待ち受け画面を表示しつづけなければならない場合に該基準クロックに同期してLCDC 2 からLCD基板 1 に表示のための画素データを定常的に送りつづける。

50

【 0 0 3 1 】

LCDC 2 は、フレームメモリ 1 6 から読み出したデジタル画像データを、例えば表示画面の第 1 行から順に 1 行ずつ必要に応じて並び替えて LCD 基板 1 に出力する。

【 0 0 3 2 】

本実施形態の LCDC 2 は、図 7 に示すように、従来の LCDC 2 が持たなかった画像処理メモリ 6 5 を備えており、LCD 基板 1 から LCD-I/F 4 3 を介して供給される画像取込センサ 3 3 の撮像データを保持する。この画像取込センサ 3 3 の撮像データは、ホスト I/F 4 5 とベースバンド LSI 3 を介して、画像処理 IC 5 に供給される。

【 0 0 3 3 】

LCDC 基板 1 内の各画素は、開口率を確保しなければならないため、画像取込用の画像取込センサ 3 3 や周辺回路を配置するスペースが限られている。開口率が小さくなると、通常表示の際の画面の表示輝度を確保するために、バックライトをより高輝度に点灯しなければならない、バックライトの消費電力が増大してしまう問題を生じるからである。できるだけ各画素の中には少ない数の画像取込センサ 3 3 と関連回路を内蔵するに留めることが望ましい。また、画像取込センサ 3 3 が 1 つでも、画像取込センサ 3 3 によるキャパシタ C1 の電位の微妙な変化を精密に外部に取り出すことができれば、それにより多階調の画像取り込みが実現できるが、困難である。なぜならガラス基板上に形成される TFT や画像取込センサ 3 3 は同一基板上であっても動作閾値等に無視できないばらつきを有するためアナログ信号をそのまま画素から出力する誤差の小さいアナログ増幅回路を設けることが難しいからである。さらに画素内にばらつき補償回路を設けることも考えられるが、ばらつき補償回路自体それなりの面積を占有し開口率を損なう問題がある。したがって、多階調の画像取込を行うために、画素内に、複数の画像取込センサ 3 3 を設けたり、複雑な補償回路を設けることをせず、撮像条件を変えながら複数回の撮像を行ってこれらのデータに基づいて多階調化のための処理やノイズ補償のための処理を行うようにした。

【 0 0 3 4 】

図 9 は LCDC 2 が行う画像取込時の処理手順を示すフローチャートである。まず、撮像条件を変えながら、N 回画像取込センサ 3 3 による画像取込を行う（ステップ S 1）。次に、(1) 式に基づいて、N 回の撮像データの単純平均を計算する（ステップ S 2）。ここで、 $L(x, y)_i$ は、i 回目の座標 (x, y) の階調値を示している。

【 数 1 】

$$L(x, y) = \frac{1}{N} \sum_{i=1}^N L(x, y)_i \quad \cdots (1)$$

【 0 0 3 5 】

ステップ S 1 及び S 2 の処理を行う際は、図 10 に示すように、各回の階調値を順に加算する逐次加算を行い、N 回目まで逐次加算を行った後に、N で割ればよい。逐次加算の過程で既に加算済みとなった撮像データは保持しておく必要がない。

【 0 0 3 6 】

図 10 のような逐次加算を行う場合、フレームメモリ 1 6 は 2 回分程度の撮像データを格納できる容量があればよく、メモリ容量を削減できる。

【 0 0 3 7 】

次に、むらパターンの減算処理を行う（ステップ S 3）。次に、ホワイトバランス調整や欠陥補正などを行う（ステップ S 4）。

【 0 0 3 8 】

図 11 は、LCD 基板 1 上の信号線駆動回路 2 2、走査線駆動回路 2 3、画像取込センサ制御回路 2 4 及び信号処理出力回路 2 5 と、LCDC 2 と、ベースバンド LSI 3 との間の信号のやり取りを示す図である。

【 0 0 3 9 】

図 12 はガラス基板の詳細構成を示すブロック図である。本実施形態の画素アレイ部 2 1 は、水平方向 320 画素 × 垂直方向 240 画素の表示解像度を有する。バックライトを赤色、緑

10

20

30

40

50

色及び青色で順繰りに発光させる、いわゆるフィールドシーケンシャル駆動を行うものである。フィールドシーケンシャル駆動ではバックライトの発光色は赤色、緑色及び青色のほか、白色に点灯することもある。画素はそれぞれごとに信号線及び走査線等が設けられる。信号線の総数は、320本で、走査線の総数は240本である。

【0040】

走査線駆動回路23は、240段のシフトレジスタ71と、3選択デコーダ72と、レベルシフタ(L/S)73と、マルチプレクサ(MUX)74と、バッファ75とを有する。

【0041】

信号処理出力回路25は、320個のプリチャージ回路76と、4選択デコーダ77と、10段毎にデータバスが接続されたの合計80段のシフトレジスタ78と、8個の出力バッファ79とを有する。

10

【0042】

図13は本実施形態の表示装置の動作を説明する図、図14は通常表示時のタイミング図、図15は画像取込センサ33のプリチャージ及び撮像時のタイミング図、図16は画像取込センサ33の撮像データ出力時のタイミング図である。

【0043】

通常を表示を行う場合には、図13のモードm1の動作を行う。一方、画像取込センサ33による画像取込を行う場合は、まずモードm1の動作を行い、全画素の輝度を所定値(液晶透過率が最も高くなるようにする)に設定する。この場合、図14に示すように、まず、走査線G1,G4,G7,...を駆動して画面の1/3の表示を行った後、走査線G2,G5,G8,...を駆動して画面の残り1/3の表示を行い、最後に、走査線G3,G6,G9,...を駆動して画面の最後の1/3の表示を行う。そしてバックライトを特定の色で点灯する。本実施形態ではまず白色を点灯する。

20

【0044】

次に、モードm2で、全画素のキャパシタC1をプリチャージ(初期電荷の蓄積)した後、撮像を行う。このとき、図15に示すように、走査線駆動回路23が全走査線を駆動している間に、全画素のキャパシタC1に5Vを書き込む。

【0045】

次に、モードm3で、一部の撮像データ(全画面の12分の1)の出力を行う。具体的には、走査線駆動回路23のシフトパルスに基づいて所定の走査線をオンすることにより、当該行に属するSRAM34に保持されたデータが信号線に書き込まれる。この場合、図16に示すように、まず、走査線G1,G4,G7,...に接続された画素内の画像取込センサ33の撮像データが信号線に出力される。残りの撮像データ(全画面の12分の11)すなわち、走査線G1,G4,G7,...に接続された画素内の画像取込センサ33の撮像データのうちまだラッチ97に保持されているだけで出力されずにいるデータの出力、走査線G2,G5,G8,...に接続された画素内の画像取込センサ33の撮像データの信号線への出力、及び走査線G3,G6,G9,...に接続された画素内の画像取込センサ33の撮像データの信号線への出力はモードm4で行う(モードm3ではこれらは行わない)。

30

【0046】

信号線に出力された撮像データは、図15のP/S変換回路91内のラッチ回路97に保持される。HSW[3:0]を(1,0,0,0)とすることにより、4つのラッチ回路97のうちいずれか一つのデータがシフトレジスタに書き込まれる。シフトレジスタ列をクロック(HCK)駆動することにより順に出力される。

40

【0047】

まず最初は、1,4,...,238行のデータのうち、1,5,9,...列のデータの出力が出力される。これは、全画素データの1/12に相当する。ここまでのデータに基づいて平均階調Lmeanを計算する。この動作の際には、LCDC2側では平均階調Lmeanをカウントする。

【0048】

全画素データの1/12の平均階調が飽和していないか否かを判定し(ステップS11)、飽和している場合は、データ出力を中止して、画像処理に移行する(モードm5)。

50

【0049】

次に、平均階調が小さすぎないか否かを判定し（ステップS12）、小さすぎる場合には、次の撮像時間を $T+2 \times T$ と長めにしてモードm2以降の処理を繰り返す。小さすぎない場合には、平均階調が大きすぎないか否かを判定し（ステップS13）、大きすぎる場合には、次の撮像時間を $T+0.5 \times T$ と短めにしてモードm2以降の処理を繰り返す。大きすぎない場合には、モードm4により、残り12分の11のデータ出力を継続して行う。

【0050】

以上のモードm1からモードm4の動作を、平均階調が飽和してしまうまで繰り返す。

【0051】

モードm5では、こうして得られた撮像データを平均化処理することにより、白色成分の階調情報を合成することができる。

10

【0052】

同様にm4～m7で緑色成分の合成と、青色成分の合成とを行う。白色、緑、青は、バックライト(LED)の発光色を白にするか、緑にするか、青にするかで切り替える。

【0053】

ここでは、バックライトを赤色点灯した状態では撮像は略することができる。合成された白色成分から、合成された青成分及び緑成分を減算することにより、赤成分を合成できる。画像取込センサ33の光電流は波長分散を有し、赤色の光を検出するには撮像時間を長くする必要がある場合に、全体の撮像時間が長くなってしまふ問題を防ぐことができる。

【0054】

20

上述した手法により、RGBの各色の階調情報が求めた場合には、これら各色の合成結果を重ね合わせるにより、カラー撮像画面を合成できる。このカラー撮像画面はLCDC2の画像メモリ上に格納され、ベースバンドLSI3を経由して画像処理IC5に送られる。そして、汎用的な画像処理（階調補正、色補正、欠陥画素補正、エッジ補正、ノイズ除去、ホワイトバランス補正など）が行われ、再度LCDC2の表示用のフレームメモリ16に所定の手順で格納され、LCDC2からLCDに所定のフォーマットで出力することにより、LCDに表示することができる。

【0055】

図17はLCDC2の処理動作を示すフローチャートである。図13で説明した表示装置全体の動作のうち、撮像の際にLCDC2が具体的にを行う処理動作を抜き出したものである。LCDC2は、撮像時間 $T=T+T$ で撮像するよう画像取込センサ33に対して指示する（ステップS21）。次に、画像取込センサ33の撮像データのうち、水平方向は信号線のm本ごとに、垂直方向は走査線のn本ごとに、画像取込センサ33の撮像データを取り込む（ステップS22）。これにより、全画素の $M (= m \times n)$ 分の1個の撮像データを取り込み、撮像データの平均階調 L_{mean} を計算する。（上述の実施形態においては、 $m=4$ 、 $n=3$ の例を説明したが、 m, n はこれらに限定されない）

30

【0056】

次に、平均階調 L_{mean} が所定の基準値（例えば、“64”）以下か否かを判定する（ステップS23）。基準値以下の場合には、直前の撮像データの平均階調 L_{mean0} との差異が所定の基準値 H_0 以上か否かを判定する（ステップS24）。

40

【0057】

差異が基準値以上であれば、差異が所定の基準値 H_1 以下か否かを判定する（ステップS25）。差異が基準値 H_1 以下であれば、残りの画像取込センサ33の撮像データを順に取り込み、画像処理メモリ65に格納されている各画素の撮像データに加算する（ステップS26）。次に、通算の撮像回数Aを“1”カウントアップした（ステップS27）後、ステップS21以降の処理を繰り返す。

【0058】

一方、ステップS24で差異が基準値 H_0 未満と判定された場合、またはステップS25で差異が基準値 H_1 より大きいと判定された場合には、ステップS21に戻る。

【0059】

50

また、ステップS 2 3で平均階調Lmeanが64より大きいと判定された場合は、座標(x,y)の画素の階調値L(x,y)を(2)式に基づいて求める。

$$L(x,y) = L(x,y) / A \quad \dots (2)$$

【0060】

図18は図9のステップS 3の処理の詳細フローチャートである。まず、基準パターンである白色板を、液晶を中間調に設定した状態で画像取込センサ45で撮像する(ステップS 3 1)。白色板は白紙でもよいし、硫酸バリウム等を塗布した平らな板でもよい。

【0061】

より具体的には、白色板を撮像時間T1(例えば5msec)~T2(例えば50msec)の範囲で、等時間間隔で撮像時間を変えながら64回撮像し、撮像結果を画素ごとに単純平均して、多階調データを生成する。撮像時間が最短のT1では、ほとんどの撮像対象が真っ黒(L0とする)と認識され、撮像時間が最長のT2では、ほとんどの撮像対象が真っ白と認識されるように、各撮像時間を設定する。

【0062】

このような手順で撮像した白色板の再現撮像画像は図19のようになる。図19は中間調背景に黒っぽい部分と白っぽい部分とが入り乱れて「ムラ」が生じている再現画像である。図19からわかるように、ムラのない白色板を撮像したにもかかわらず、撮像データにはムラが生じている。ムラが生じる理由は、各画素のセンサのリーク電流にばらつきがあるためと、各画素のSRAMの動作しきい値にばらつきがあるためである。

【0063】

このため、比較的長い撮像時間でも白と認識しない画素や、その逆に比較的短い撮像時間でも白と認識する画素などが存在する。前者の画素では再現撮像画像が黒っぽくなり、後者の画素では再現撮像画像が白っぽくなる。

【0064】

本実施形態では、白色板を撮像した多階調データを図7の画像処理用メモリ45に格納する(ステップS 3 2)。ここで、メモリ容量を削減するために、ムラの差分値だけを格納してもよい。全画面でムラは±4階調分程度しかないので、ムラの差分値は3ビット程度で表現できる。したがって、階調値をそのまま格納する場合に比べて、画像処理用メモリ45のメモリ容量を節約できる。

【0065】

なお、基準パターンの色は必ずしも白色でなくてもよく、中間調や、中間調よりも黒っぽい色でもよい。

【0066】

続いて、実際の撮像対象物を図1の表示装置で撮像する(ステップS 3 3)。この場合も、撮像条件を変えて複数回撮像を行った結果を平均化して、多階調データを生成する。生成した多階調データは画像処理用メモリ45に格納される(ステップS 3 4)。そのまま再現したのが図20である。図20は現実の撮像対象に図19のムラを重ね合わせたような、ムラのある再現画像である。

【0067】

続いて、ステップS 3 4で格納した多階調データから、ステップS 3 2で得られた多階調データを減じてムラ成分を除去する(ステップS 3 5)。このとき、ステップS 3 2で格納した白色板の多階調データをそのまま利用するのではなく、階調値に応じて重み付けを行ってもよい。

【0068】

より具体的には、例えば(3)式に基づいてムラ成分を除去する。

$$C(x,y) = L(x,y) - \{ B(x,y) - \text{average}(B(x,y)) \} \times f(L(x,y)) \quad \dots (3)$$

【0069】

ここで、(x,y)は画素位置、B(x,y)は基準パターンの多階調データ、average(B(x,y))はB(x,y)を画面全体で平均した値(平均階調)、L(x,y)は撮像対象物のムラ除去前の多階調データ、C(x,y)は撮像対象物のムラ除去後の階調値である。

10

20

30

40

50

【 0 0 7 0 】

ムラ成分が除去された多階調データは画像処理用メモリ45に格納されるとともに、適当なタイミングで画素アレイ部21に表示される(ステップS36)。

【 0 0 7 1 】

図21は白色板を撮像して得られた多階調データの階調値の変化を示す図であり、X軸は図19の水平方向座標、Y軸は階調値を表している。図示のように、白色板であるにもかかわらず、階調値は点線で示す階調値を挟んで上下に変動する。

【 0 0 7 2 】

図22は図20に示す実際の撮像対象物を撮像して得られる多階調データの階調値の変化を示す図であり、X軸は図20の水平方向座標、Y軸は階調値を表している。図22の実線曲線cb1が撮像対象物の多階調データ、点線cb2は白色板の多階調データである。

10

【 0 0 7 3 】

上述した(3)式では、白色板の多階調データを画面全体で平均化した画素値 $average(B(x, y))$ を計算し、白色板の多階調データ $B(x, y)$ と平均階調値 $average(B(x, y))$ との差分を、画素ごとに重み付けする。そして、この重み付けされた差分を、撮像対象物の多階調データから減じることにより、ムラの除去を行う。

【 0 0 7 4 】

この結果、図23に示すようにムラのない画像が得られ、階調値の変動も図24に示すようにほとんどなくなる。図23は現実の撮像対象に近い、ムラのない再現画像である。

【 0 0 7 5 】

20

次に、重み付け関数について詳述する。図25は撮像対象物の階調値と撮像対象物を撮像して得られる多階調データの階調誤差との関係を示す図であり、縦軸が階調誤差を表している。ここでは一例として、L0~L63の全64階調のうち、L5, L32, L60の3階調について模式的に図示した。図25の例では、撮像対象物を64階調で表し、L63を真っ白とし、L0を真っ黒としている。図25のL60、L32、L5の順に白っぽい階調になる。図示のように、白に近いほど階調誤差は少なく、黒に近いほど階調誤差は大きくなる。この傾向は、本実施形態の撮像シーケンス(光源輝度は一定として撮像時間のみ段階的に変更して複数の撮像を行う)の場合に限らず、別の撮像シーケンス(例:撮像時間は一定として光源輝度のみ段階的に変更して複数の撮像を行う)の場合にも同様の傾向を示す。撮像対象の暗い部分では、明るい部分に比べ光リークの進行が遅く、光電変換素子の光リーク電流のばらつき
の差や画素内回路を構成するTFTの特性ばらつきが大きくなるためである。したがって減算の際の重み付け関数は階調についての単調減少関数とするのがよい。

30

【 0 0 7 6 】

このため、図26に示すように、撮像対象物の階調値に応じて、線形に重み付け係数が変化するような一次関数からなる重み付け関数を用いてもよい。

【 0 0 7 7 】

また、現実に撮像を行う場合は、撮像対象物によって、異なる撮像条件で撮像を行う場合がある。例えば、暗めの撮像対象物を撮像する場合は撮像時間を長めに、明るめの撮像対象物を撮像する場合は撮像時間を短めにより再現画像のコントラスト等の画質が好ましくなることがある。このように、撮像条件が異なる場合には、必ずしも図26の
ような一次の重み関数で重み付け係数を求めるのが望ましくない場合もあるし、図26の
ような重み付け関数を用いることで、新たなムラが発生するおそれもある。

40

【 0 0 7 8 】

また、液晶自体に図27のような非線形のガンマ特性があるため、その影響も考慮に入れて重み付け係数を設定するのが望ましい場合もある。

【 0 0 7 9 】

このため、場合によっては、図28に示すように、重み付け関数を折れ線関数にしてもよい。図28の例では、中間調付近で、一次の重み付け関数の傾きを変化させる例を示している。傾きを変化させるポイントは必ずしも中間調付近には限定されず、撮像条件や液晶のガンマ特性などにより決めるのが望ましい。

50

【0080】

あるいは、図29に示すように、2次以上の多次関数で重み付け関数を構成してもよい。図29の重み付け関数は、階調値に応じて重み付け係数が単調変化し、中間調付近の重み付け係数の変化量を小さくしている。

【0081】

このようにすることによって、図19のような減算処理のためのムラパターンの撮像を、都度頻回に行うことなく、表示装置の出荷時やユーザーにおけるシステムセットアップ時に1回だけ行うだけでよくなる。

【0082】

上述したムラの除去処理は、RGBの各色ごとに個別に行われ、その後に撮像画像の表示が行われる。

10

【0083】

このように、本実施形態では、センサで撮像して得られた多階調データに含まれるムラ成分を、上述した(1)式に基づいて除去するため、センサの特性ばらつき等により発生するムラの影響を受けない撮像データが得られる。

【0084】

上述した実施形態では、カラーフィルタを設けずに、バックライトの発光色を赤 青 緑と所定周期で切替えることによりカラー表示を行う表示装置において、図3に示すように各画素ごとに画像取込センサを設ける例を説明したが、カラーフィルタを各画素に設け、1画素を構成する3色(RGB)のうち、1色または2色分だけセンサを配置してもよい。

20

【0085】

例えば、図30は1画素を構成する3色のうち、緑色だけにセンサを設ける例を示している。この場合の1画素分の回路構成は図31のような回路図で表される。

【0086】

緑色に対応する画素TFT31には、初期化用TFT35を介して画像取込センサ33が接続されている。ところが、赤色に対応する画素TFTと青色に対応する画素TFTには画素取込センサは接続されていない。

【0087】

図31のような構成にすることにより、画像取込センサの数を削減でき、構造を簡易化できるとともに、液晶表示を行う際の開口率の向上が図れる。

30

【0088】

【発明の効果】

以上詳細に説明したように、本発明によれば、被写体の撮像結果である第1の多階調データに含まれるムラを、基準パターンの撮像結果である第2の多階調データを用いて調整するため、ムラのない多階調データが得られる。このため、撮像部の特性により撮像結果にムラが生じても、そのムラを相殺できる。

【図面の簡単な説明】

【図1】本発明に係る表示装置の全体構成を示すブロック図。

【図2】LCD基板1上に形成される回路を示すブロック図。

40

【図3】画素アレイ部21の1画素分の詳細回路図。

【図4】ガラス基板上の1画素分のレイアウト図。

【図5】画像取込の方法を説明する図。

【図6】画像処理IC5の内部構成を示すブロック図。

【図7】LCDC2の内部構成の一例を示すブロック図。

【図8】従来のLCDC2の内部構成を示すブロック図。

【図9】LCDC2が行う画像取込時の処理手順を示すフローチャート。

【図10】逐次加算方法を説明する図。

【図11】LCD基板1上の信号線駆動回路22、走査線駆動回路23、センサ制御回路24及び信号処理出力回路25と、LCDC2と、ベースバンドLSI3との間の信号のやり取

50

りを示す図。

【図12】ガラス基板の詳細構成を示すブロック図。

【図13】本実施形態の表示装置の動作を説明する図。

【図14】通常表示時のタイミング図。

【図15】センサ33のプリチャージ及び撮像時のタイミング図。

【図16】センサ33の撮像データ出力時のタイミング図。

【図17】 LCDC2の処理動作を示すフローチャート。

【図18】図9のステップS3の処理の詳細フローチャート。

【図19】白色板の再現撮像画像を示す図。

【図20】実際の撮像対象物の撮像画像を示す図。

10

【図21】白色板を撮像して得られた多階調データの階調値の変化を示す図。

【図22】図20に示す撮像画像の階調値の変化を示す図。

【図23】図20からムラを除去した画像を示す図。

【図24】図23に対応する階調値の変化を示す図。

【図25】撮像対象物の階調値と撮像対象物を撮像して得られる多階調データの階調誤差との関係を示す図。

【図26】一次関数からなる重み付け関数を示す図。

【図27】非線形のガンマ特性を示す図。

【図28】折れ線からなる重み付け関数を示す図。

【図29】多次関数からなる重み付け関数を示す図。

20

【図30】1画素を構成する3色のうち、緑色だけにセンサを設ける例を示す図。

【図31】1画素の回路構成を示す回路図。

【符号の説明】

1 LCD基板

2 LCDC

3 ベースバンドLSI

4 カメラ

5 画像処理IC

6 送受信部

7 電源回路

30

1 1 CPU

1 2 メインメモリ

1 3 MPEG処理部

1 4 DRAM

1 5 制御部

1 6 フレームメモリ

2 1 画素アレイ部

2 2 信号線駆動回路

2 3 走査線駆動回路

2 4 センサ制御回路

2 5 信号処理出力回路

40

3 1 画素TFT


3 2 表示制御TFT

3 3 画像取込センサ


3 4 SRAM

3 5 初期化用TFT


【図1】




【図2】




【図5】




【図3】




【図4】




【図6】




【図7】



【図8】



【図9】



【図10】


$$L(x, y) = \frac{1}{N} \sum_{i=1}^N L(x, y)_i$$

$$= \underbrace{\left(\dots \left(\left(L(x, y)_1 + L(x, y)_2 \right) + L(x, y)_3 \right) + \dots + L(x, y)_N \right)}_{\text{1回目を加算}} \times \frac{1}{N}$$


2フレーム程度

N回目を加算

【図11】




【図 16】




12回繰返しパラメタの読み込み一覧

gate1	1112	2112	3112	4112	5112	6112	7112	8112	9112	10112	11112	12112
gate4	4	2	2	2	2	2	2	2	2	2	2	2
gate238	238	238	238	238	238	238	238	238	238	238	238	238
HSW[B0]	1.0,0.0	1.0,1.0	1.0,0.1	0.0,0.1	1.0,0.0	0.1,0.0	0.0,1.0	0.0,0.1	1.0,0.0	0.1,0.0	0.0,1.0	0.0,0.1

【図 17】



【図 18】




【図 19】




【図 20】



【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 2 7】




【図 2 8】




【図 2 9】



【図 3 0】



【図 3 1】



フロントページの続き

(51)Int.Cl.		F I		
<i>H 0 4 N</i>	<i>5/335</i>	<i>(2006.01)</i>	<i>G 0 9 G</i>	<i>3/20 6 2 4 B</i>
<i>H 0 4 N</i>	<i>5/66</i>	<i>(2006.01)</i>	<i>G 0 9 G</i>	<i>3/20 6 3 1 V</i>
			<i>G 0 9 G</i>	<i>3/20 6 4 1 P</i>
			<i>G 0 9 G</i>	<i>3/20 6 4 2 A</i>
			<i>G 0 9 G</i>	<i>3/20 6 8 0 H</i>
			<i>G 0 9 G</i>	<i>3/20 6 9 1 E</i>
			<i>H 0 4 N</i>	<i>1/028 Z</i>
			<i>H 0 4 N</i>	<i>5/225 C</i>
			<i>H 0 4 N</i>	<i>5/335 E</i>
			<i>H 0 4 N</i>	<i>5/66 1 0 2 A</i>

- (72)発明者 吉 田 征 弘
東京都港区港南4丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内
- (72)発明者 石 川 美由紀
東京都港区港南4丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内
- (72)発明者 中 村 卓
東京都港区港南4丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内

審査官 広 島 明芳

- (56)参考文献 特開2001-292276(JP,A)
特開平05-281516(JP,A)
特開平10-004490(JP,A)
特開2002-300371(JP,A)
特開2001-223862(JP,A)
特開2003-087564(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06T 1/00
H04N 1/028
H04N 5/225 - 5/335
H04N 5/66
G09G 3/20
G09G 3/36
G02F 1/133