



СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК

(19) SU (D) 1499389

A1

(51)4 G 08 C 19/28


ГОСУДАРСТВЕННЫЙ КОМИТЕТ  
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ  
ПРИ ГННТ СССР

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ

## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- 1  
(21) 4362851/24-24  
(22) 11.01.88  
(46) 07.08.89. Бюл. № 29  
(71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина)  
(72) Б.Я.Авдеев, Е.К.Гордейчик, А.Л.Степанов и В.В.Ященко  
(53) 621.398(088.8)  
(56) Авдеев Б.Я. и др. Адаптивные телеметрические системы. - Л.: Энергоиздат, 1981, с. 62, рис. 3-1.  
  
(54) ПЕРЕДАЮЩЕЕ УСТРОЙСТВО АДАПТИВНОЙ ТЕЛЕИЗМЕРИТЕЛЬНОЙ СИСТЕМЫ  
  
(57) Изобретение относится к информационно-измерительной технике и может быть использовано в тех случаях, ког-

да требуется сокращение избыточности при дискретном представлении сигналов. Цель изобретения - повышение информативности и точности устройства. Устройство содержит коммутатор 1, аналого-цифровой преобразователь 2, блоки 3 и 4 буферной памяти, блок 5 управления, содержащий элементы И 6, 7, 8, 14, 15, 27, элементы ИЛИ 9, 10, 19, 20, инвертор 11, генератор 12 импульсов, триггер 13, счетчик 16 адреса, анализатор 17 активности сигналов, схему 18 сравнения кодов, буферные регистры 21 адреса, распределитель 22 тактовых импульсов, переключатель 23, демодульплексор 24, мультиплексор 25, счетчик 26 импульсов и выходной блок 28. 3 ил.



Фиг.1

SU (D) 1499389 A1

Изобретение относится к информационно-измерительной технике и может использоваться в технике магнитной записи.

Цель изобретения - повышение информативности и точности устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 - анализатор активности сигналов; на фиг. 3 - временная диаграмма работы устройства.

Устройство содержит (фиг. 1) коммутатор 1, аналого-цифровой преобразователь 2, блоки 3 и 4 буферной памяти, блок 5 управления, содержащий элементы И 6-8, элементы ИЛИ 9 и 10, инвертор 11, генератор 12 импульсов, триггер 13, элементы И 14 и 15, счетчик 16 адреса, анализатор 17 активности сигналов, схему 18 сравнения кодов, элементы ИЛИ 19 и 20, буферные регистры 21 адреса, распределитель 22 тактовых импульсов, переключатель 23, демультиплексор 24, мультиплексор 25, счетчик 26 импульсов, элемент И 27 и выходной блок 28.

Анализатор 17 активности сигналов может содержать, например, преобразователи 29 погрешности аппроксимации, анализатор 30 и демультиплексор 31. Анализатор 30 имеет  $L \times M$  выходов, где  $M$  - число разрядов кода номера адреса,  $L$  - число регистров 21.

Устройство работает следующим образом.

Входные сигналы  $X_1(t) \dots X_N(t)$  поступают на вход коммутатора 1, который управляется первыми  $(1-n_1)$  разрядами счетчика 16 адреса. Счетчик 16 состоит из  $(n_2+1)$  разрядов. Если применяется двоичный счетчик, то  $n_1 = \log_2 N$ ,  $n_2 \geq 2n_1 + 1$ , где  $N$  - число входных каналов системы. Счетчик 16 запускается от генератора 12 тактовых импульсов через элемент И 14. Аналого-цифровой преобразователь (АЦП) 2 последовательно кодирует текущие значения входных сигналов. Выходной код АЦП 2 подается параллельно на блоки 3 и 4 буферной памяти и анализатор 17 активности сигналов.

Блоки 3 и 4 работают поочередно в режиме записи и режиме считывания (фиг. 3). Схемы управления работой блоков 3 и 4 одинаковые. Элементы И 27 и 7 служат для формирования сигналов стробирования ("Чтение/запись")

при записи информации, а элементы И 6 и 8 - при считывании. Элементы ИЛИ 9 и 10 объединяют выходы соответствен-но элементов 27 и 6 или 7 и 8 для формирования импульсов стробирования "Чтение/запись". Режим работы блоков 3 и 4 определяется состоянием последнего  $(n_1+1)$ -го разряда счетчика 16. Для этого выходной сигнал с  $(n_2+1)$ -го разряда счетчика 16 подается на вход выбора режима "Чтение/запись" блока 4 и входы элементов И 6 и 7, а также через инвертор 11 на вход выбора режима "Чтение/запись" блока 3 и входы элементов И 27 и 8. Инвертор 11 обуславливает работу блоков 3 и 4 в разных режимах. В режиме записи стробимпульс записи формируется выходным сигналом АЦП 2 "Конец преобразования", который подается на входы элементов И 27 и 7. В режиме считывания импульс чтения формируется на выходе схемы 18 сравнения кодов и подается на входы элементов И 6 и 8. Импульс считывания стробируется импульсом генератора 12 тактовых импульсов, которые подаются через элемент И 14 на входы элементов 6 и 8.

На адресные входы блоков 3 и 4 параллельно подаются сигналы  $(1-n_2)$  разрядов счетчика 16.

Режим записи. Пусть для режима "Запись" требуется подать сигнал "1" на вход выбора режима "Чтение/запись". Тогда при нулевом сигнале, снимаемом с выхода  $(n_1+1)$ -го разряда счетчика 16 адреса (1-й кадр передачи), блок 3 будет работать в режиме записи, а блок 4 в режиме чтения. При этом единичный сигнал подан на элементы И 27 и 8, обеспечивая возможность записи в блок 3 и чтение содержимого блока 4, а нулевой сигнал подан на элементы И 6 и 7, блокируя импульсы записи в блок 4 и импульсы чтения на блок 3.

В режиме записи происходит многократный опрос входных сигналов. Один цикл опроса обеспечивается циклом работы первых разрядов счетчика 16. Число таких циклов определяется разрядами с  $(n_1+1)$ -го по  $n_2$ -й. Для двоичного счетчика  $n_2-n_1=n_1+1$ . Например, при  $N=32$  имеем  $n_1=5$ ,  $n_2=11$ , т.е. кадр состоит из 64 циклов, каждый из которых имеет 32 такта опроса вход-

ных сигналов. Следовательно, требуемый в рассматриваемом примере объем памяти равен  $2^{11} = 2048$  слов; длина слова определяется разрядностью АЦП. С приходом от генератора 12 ( $2^{n_2} + 1$ )-го импульса происходит смена состояния последнего ( $n_2 + 1$ )-го разряда счетчика 16, что меняет режим работы т.е. производится запись в блок 4 и считывание из блока 3.

Для реализации алгоритма считывания, обеспечивающего представление сигналов с различной частотой дискретизации, необходимо определить сигналы, имеющие наибольшую динамическую активность. С этой целью одновременно с записью измерительной информации в один из блоков буферной памяти производится анализ текущей активности каждого канала. Для этого выходной информационный код АЦП 2 подается на анализатор 17, управляемый счетчиком 16 адреса синхронно с коммутатором 1. В конце каждого кадра адреса каналов активных сигналов управляющим импульсом от триггера 13 переписываются в регистр 21.

При записи полного кадра в память изменяется состояние ( $n_2 + 1$ )-го разряда, триггер 13, управляемый задним фронтом импульса с предпоследнего  $n_1$ -го разряда счетчика 16, закрывает элемент И 14, отключает счетчик 16 от генератора 12, переписывает адреса наиболее активных каналов в регистры 21, устанавливает через элемент ИЛИ 19 распределитель 22 тактовых импульсов в начальное положение, переключает демультиплексор 24 в положение выходного блока 28 и открывает элемент И 15. В таком положении триггера 13 импульсы от генератора 12 проходят через элемент И 15 на счетчик 26.

Счетчик 26 имеет  $n_1$  разрядов и такую же структуру как и  $n_1$  разрядов счетчика 16. Следовательно, цикл работы счетчика 26 равен циклу опроса  $N$  входных сигналов, определяемому циклом работы первых  $n_1$  разрядов счетчика 16. По заполнению счетчика 26 с его выхода "Переполнение" через элемент ИЛИ 20 подается импульс на тактовый вход распределителя 22, выходы которого, подключенные к входам "Чтение" регистров 21 адреса, поочередно дают разрешение на подключение содер-

жимого последних к входу демультиплексора 24.

В первом цикле работы счетчика 26 (после переключения триггера 13) первый регистр 21, в котором записан адрес одного из  $L$  наиболее активных сигналов, подключается на вход демультиплексора 24 и в свою очередь к входу выходного блока 28, который открыт инверсным выходом последнего разряда счетчика 26 для передачи этого адреса в линию связи. Для селекции (идентификации) адресных посылок от информационных адресные посылки делаются более длительными. Задний фронт адресной посылки определяется сигналом управления, подаваемым на выходной блок 28 с инверсного выхода последнего разряда счетчика 26. Этим достигается необходимая длительность адресной посылки.

При завершении каждого цикла счета (прохождение  $2^{n_1}$  импульсов от генератора) счетчик 26 импульсом "Переполнение" через элемент ИЛИ 20 переключает распределитель 22 и в линию связи передается содержимое следующего регистра 21. Выходы распределителя 22 с второго по  $(L+1)$ -й подключены также к переключателю 23, с помощью которого пользователь до начала работы системы устанавливает число  $L$  каналов, передаваемых с адаптацией по частоте опроса. Это число не должно превышать число аппаратно обеспеченных регистров 21.

После опроса распределителя 22 всех выбранных регистров 21 по переднему фронту следующего  $(L+1)$ -го импульса, задаваемого переключателем 23, распределитель 22 через элемент ИЛИ 19 устанавливается в начальное состояние и сбрасывает по установочному входу триггер 13 в основное рабочее состояние, т.е. когда элемент И 14 открыт, а элемент И 15 закрыт. Этим завершается сеанс передачи адресов наиболее активных сигналов в линию связи. Совокупность этих адресных посылок в системе может служить кадровым синхроимпульсом. После этого начинается считывание из блока 3 и запись в блок 4.

Для формирования импульсов управления считыванием информации из блока 3 на первые входы схемы 18 сравнения кодов подается текущее состоя-

ние первых  $n_1$  разрядов счетчика 16. На вторые входы схемы 18 через мультиплексор 25 поочередно подаются либо сигналы с  $(n_1+1)$ -го по  $n_2$ -й разряды счетчика 16, либо через демультиплексор 24 адреса наиболее активных сигналов, записанных в регистрах 21. Очередность переключения мультиплексора 25 определяется управляющим сигналом, который снимается с  $(n_1+1)$ -го разряда счетчика 16. Эти же управляющие сигналы через элемент ИЛИ 20 подаются на распределитель 22, осуществляющий переключение адресов передаваемых активных каналов путем подключения на вход демультиплексора 24 регистров 21. Цикл работы распределителя 22 определяется, как и в случае передачи адресов в линию связи, положением переключателя 23, т.е. заранее установленным числом адаптивных сигналов  $L$ .

При совпадении кодов на обоих входах схемы 18 последняя выдает управляющий импульс, разрешающий прохождение стробимпульса от генератора 12 через элементы И 6 и ИЛИ 9 на стробирующий вход "Чтение/запись" блока 3. При этом элемент И 8 закрыт нулевым потенциалом с выхода инвертора 11.

#### Ф о р м у л а изобретения


Передающее устройство адаптивной телеметрической системы, содержащее коммутатор, информационные входы которого являются входами устройства, выход коммутатора соединен с входом аналого-цифрового преобразователя, первые выходы которого соединены с информационными входами первого блока буферной памяти, выходы которого являются выходами устройства, и блок управления, отличаящееся тем, что, с целью повышения информативности и точности устройства, в него введен второй блок буферной памяти и блок управления выполнен на мультиплексоре, демультиплексоре, счетчике адреса, распределителе импульсов, переключателе, буферных регистрах, счетчике импульсов, генераторе импульсов, анализаторе активности сигналов, триггере, выходном блоке, элементах И, элементах ИЛИ, инверторе и схеме сравнения кодов, выход генератора импульсов соединен с

первыми входами первого и второго элементов И, выход первого элемента И соединен с первыми входами третьего и четвертого элементов И и входом счетчика адреса, выход второго элемента И соединен с входом счетчика импульсов, первый и второй выходы которого соединены с первыми входами соответственно первого элемента ИЛИ и выходного блока, выходы которого подключены к выходам устройства, первые выходы счетчика адреса соединены с управляющими входами коммутатора, с первыми входами схемы сравнения кодов и адресными входами анализатора активности сигналов, информационные входы которого подключены к первым входам аналого-цифрового преобразователя, выходы анализатора активности сигналов соединены с первыми входами одноименных буферных регистров, выходы которых объединены и подключены к первым входам демультиплексора, первые и вторые выходы которого соединены соответственно с вторыми входами выходного блока и первыми входами мультиплексора, выходы которого соединены с соответствующими вторыми входами схемы сравнения кодов, выход которой соединен с вторыми входами третьего и четвертого элементов И, выходы которых соединены с первыми входами соответственно второго и третьего элементов ИЛИ, вторые выходы счетчика адреса соединены с соответствующими вторыми входами мультиплексора, третий вход которого объединен с вторым входом первого элемента ИЛИ и подключен к одному из вторых выходов счетчика адреса, третий выход которого соединен с третьим входом третьего элемента И, первым входом пятого элемента И, входом инвертора и первым управляющим входом первого блока буферной памяти, выход инвертора соединен с третьим входом четвертого элемента И, первым входом шестого элемента И и первым управляющим входом второго блока буферной памяти, выход шестого элемента И соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторым управляющим входом второго блока буферной памяти, выход пятого элемента И соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с вторым управляющим входом первого блока буферной па-


мяти, первый выход триггера соединен с вторыми входами первого элемента И, демультиплексора и буферных регистров адреса и первым входом четвертого элемента ИЛИ, выход которого и выход первого элемента ИЛИ соединены соответственно с первым и вторым входами распределителя импульсов, выходы которого, кроме последнего, соединены с третьими входами соответствующих буферных регистров, первые и второй выводы переключателя соединены соответственно с соответствующими выходами, кроме первого, распределите-  
ля импульсов и вторым входом четвер-

5 тогого элемента ИЛИ и первым входом триггера, второй выход которого соединен с вторым входом второго элемента И, второй выход аналогово-цифрового преобразователя соединен с вторыми входами пятого и шестого элементов И, первые и вторые выходы счетчика адреса соединены с адресными входами первого и второго блока буферной памяти, информационные входы которого подключены к первым выходам аналогово-цифрового преобразователя, выходы второго блока буферной памяти подключены к выходу устройства.

15



Фиг.2



Составитель Н.Бочарова

Редактор Н.Тупица

Техред А.Кравчук

Корректор Н.Борисова

Заказ 4699/50

Тираж 518

Подписьное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР  
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101