(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2006-93407

(P2006-93407A) (43) 公開日 平成18年4月6日(2006.4.6)

	(43) 4 (44)					
F .				1.0	(=====================================	

(51) INT.UI.			F I			ブーマコート (参考)
HO1L	23/52	(2006.01)	HO1L	21/88	S	5 F O 3 3
H01L	21/3205	(2006.01)				

審査請求 未請求 請求項の数 6 OL (全 41 頁)

(21) 出願番号 (22) 出願日	特願2004-277087 (P2004-277087) 平成16年9月24日 (2004.9.24)	(71) 出願人	000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地		
		(74)代理人	100077931		
			弁理士 前田 弘		
		(74)代理人	100094134		
			弁理士 小山 廣毅		
		(74)代理人	100110939		
			弁理士 竹内 宏		
		(74)代理人	100110940		
			弁理士 嶋田 高久		
		(74)代理人	100113262		
			弁理士 竹内 祐二		
		(74)代理人	100115059		
			弁理士 今江 克実		
			最終頁に続く		

(54) 【発明の名称】電子デバイスおよびその製造方法

(57)【要約】

【課題】 ダイシング時の損傷がシールリング及びチップ領域に達する危険性を低下させ、それにより電子デバイスの信頼性の低下を防ぐ。

【解決手段】 基板101上に層間絶縁膜106~1 08の積層構造が形成されている。チップ領域102の 層間絶縁膜106~108には配線112、114、1 16が形成されていると共にビア111、113、11 5が形成されている。チップ領域102の周縁部におけ る層間絶縁膜106~108の積層構造に、該積層構造 を貫通し且つチップ領域102を連続的に取り囲むシー ルリング104が形成されている。シールリング104 の外側における層間絶縁膜106~108の積層構造に 該積層構造を貫通し且つシールリング104を不連続的 に取り囲む応力吸収壁105が形成されている。

【選択図】 図2



【特許請求の範囲】

【請求項1】

基板におけるチップ領域に形成された素子と、

前記基板上に形成された複数の層間絶縁膜の積層構造と、

前 記 チップ 領域 に お け る 前 記 複 数 の 層 間 絶 縁 膜 の う ち の 少 な く と も 1 つ に 形 成 さ れ た 配 線 と 、

前記チップ領域における前記複数の層間絶縁膜のうちの少なくとも1つに形成され且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラグと、

前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造に該積層構造を貫通し且つ前記チップ領域を連続的に取り囲むように形成されたシールリングと、

前記シールリングの外側における前記複数の層間絶縁膜の積層構造に該積層構造を貫通 し且つ前記シールリングを不連続的に取り囲むように形成された応力吸収壁とを備えてい ることを特徴とする電子デバイス。

【請求項2】

前記応力吸収壁は、前記シールリングを2重以上に取り囲んでいることを特徴とする請 求項1に記載の電子デバイス。

【請求項3】

前記2重以上の応力吸収壁のそれぞれにおける不連続部分は互いに隣り合わないことを 特徴とする請求項2に記載の電子デバイス。

【請求項4】

前記2重以上の応力吸収壁のうち前記シールリングから最も離れた位置に形成されてい る応力吸収壁の構成部分は、前記2重以上の応力吸収壁のうち他の応力吸収壁の構成部分 と比べて、前記シールリングの延びる方向に沿った長さがより短いことを特徴とする請求 項2に記載の電子デバイス。

【請求項5】

前記シールリング及び前記応力吸収壁は、W、Al及びCuのうちの少なくとも1つから構成されていることを特徴とする請求項1に記載の電子デバイス。

【請求項6】

基板におけるチップ領域に形成された素子と、前記基板上に形成された複数の層間絶縁 膜の積層構造と、前記チップ領域における前記複数の層間絶縁膜のうちの少なくとも1つ に形成された配線と、前記チップ領域における前記複数の層間絶縁膜のうちの少なくとも 1つに形成され且つ前記素子と前記配線とを接続するか又は前記配線同士を接続するプラ グと、前記チップ領域の周縁部における前記複数の層間絶縁膜の積層構造に該積層構造を 貫通し且つ前記チップ領域を連続的に取り囲むように形成されたシールリングと、前記シ ールリングの外側における前記複数の層間絶縁膜の積層構造に該積層構造を貫通し且つ前 記シールリングを不連続的に取り囲むように形成された応力吸収壁とを備えた電子デバイ スの製造方法であって、

前記複数の層間絶縁膜のうちの一の絶縁膜に、前記プラグ又は前記配線を埋め込むための第1の凹部、前記シールリングの一部分を埋め込むための第2の凹部、及び前記応力吸収壁の一部分を埋め込むための第3の凹部を形成する工程と、

40

10

20

30

前記第1の凹部、前記第2の凹部及び前記第3の凹部に導電膜を埋め込むことによって、前記プラグ又は前記配線、前記シールリングの前記一部分、及び前記応力吸収壁の一部 分を形成する工程と、

前記配線と前記プラグと前記シールリングと前記応力吸収壁とが設けられた前記複数の 層間絶縁膜の積層構造の上に保護膜を形成する工程とを備えていることを特徴とする電子 デバイスの製造方法。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は、チップ領域の周囲を取り囲むように形成されたシールリングとそれを保護す 50

(2)

る機構とを有する電子デバイスおよびその製造方法に関するものである。

【背景技術】

【 0 0 0 2 】

ー般的に、半導体装置等の電子デバイスは、例えばシリコンなどの半導体ウェハ上に、 複数の素子から構成され且つ所定の機能を有する多数のIC回路をマトリックス状に配置 することによって作られる。

[0003]

また、ウェハ上において多数配置されたチップ領域同士の間は、格子状に設けられたス クライブ領域(スクライブライン)によって隔てられている。半導体製造工程を経て1枚 のウェハ上に多数のチップ領域を形成した後、該ウェハはスクライブ領域に沿って個々の チップにダイシングされ、それによって半導体装置が形成される。

【0004】

しかし、ウェハをダイシングして個々のチップに分割する時、スクライブライン周辺の チップ領域が機械的衝撃を受け、その結果、分離されたチップつまり半導体装置のダイシ ング断面に部分的にクラックや欠けが生じる場合がある。

[0005]

この問題に対して特許文献1では、チップ領域の周囲にリング状の防御壁であるシール リングを設けることにより、ダイシング時にチップ領域をクラックが伝播することを防止 する技術が提案されている。

[0006]

図32は、従来のシールリングを有する半導体装置(ウェハに作り込まれている状態) の断面構造を示している。

【0007】

図32に示すように、ウェハよりなる基板1上には、スクライブ領域3によって区画されたチップ領域2が設けられている。基板1上には複数の層間絶縁膜5~10の積層構造が形成されている。基板1におけるチップ領域2には、素子を構成する活性層20が形成されている。層間絶縁膜5には、活性層20と接続するプラグ(ビア)21が形成され、層間絶縁膜6には、プラグ21と接続する配線22が形成され、層間絶縁膜7には、配線22と接続するプラグ23と接続する配線2 4が形成され、層間絶縁膜9には、配線24と接続するプラグ25が形成され、層間絶縁膜10には、プラグ25と接続する配線26が形成されている。

また、図32に示すように、チップ領域2の周縁部における複数の層間絶縁膜5~10 の積層構造には、該積層構造を貫通し且つチップ領域2を連続的に取り囲むシールリング 4が形成されている。シールリング4は、例えば特許文献1に示すように、配線形成用マ スクとビア形成用マスクとを交互に用いて形成される。具体的には、シールリング4は、 基板1に形成された導電層30と、層間絶縁膜5に形成され且つ導電層30と接続するシ ールビア31と、層間絶縁膜6に形成され且つシールビア31と接続するシール配線32 と、層間絶縁膜7に形成され且つシール配線32と接続するシールビア33と、層間絶縁膜9に形成さ れ且つシールビア33と接続するシール配線34と、層間絶縁膜9に形成さ れ且つシール配線34と接続するシールビア35と、層間絶縁膜10に形成され且つシー ルビア35と接続するシール配線36とから構成されている。尚、本願においては、シー ルリングのうち配線形成用マスクによって形成される部分をシール配線、シールリングの うちビア形成用マスクによって形成される部分をシールビアと称する。

さらに、図32に示すように、配線(22、24、26)とビア(21、23、25) とシールリング4とが設けられた、複数の層間絶縁膜5~10の積層構造の上にはパッシ ベーション膜11が設けられている。パッシベーション膜11は、配線26上に開口部を 有すると共に該開口部には配線26と接続するパッド27が形成されている。 【特許文献1】特開2001-23937号公報

20

10

【発明の開示】

【発明が解決しようとする課題】

【0010】

しかしながら、従来の半導体装置においては、ウェハのダイシング時に生じたクラック や衝撃がチップ領域内部へ伝播することをシールリングによって防止できたとしても、シ ールリングの一部分に欠損や割れが生じる。よって、シールリング本来の機能の1つであ る、シールリングに囲まれた領域内に外部から水分や可動イオン等が侵入することを十分 に防止することができない。

[0011]

また、シールリングはチップ領域の周縁部に連続的に設けられているため、シールリン 10 グにおけるクラックや衝撃を吸収して破壊された部分が、ダイシングによって個片化され た半導体装置(半導体チップ)の端部から飛び出した状態になる場合もある。このような 状態の半導体装置に対してパッケージングを行なうと、前記のシールリングの残骸がボン ディングワイヤに接触して製品不良となる。

ところで、半導体素子及びそれらと接続する配線の微細化に伴う配線間容量の増大、つまり半導体装置の処理速度の低下を防ぐため、低誘電率の層間絶縁膜を用いて配線間容量の増大を防止する技術が開発されている。

【0013】

しかし、一般的に低誘電率の層間絶縁膜の機械的強度が低いため、低誘電率の層間絶縁 20 膜におけるダイシング時に生じる応力に対する耐性は、従来使用されてきた材料よりなる 層間絶縁膜と比べて不十分である。その結果、低誘電率の層間絶縁膜はダイシング時によ り損傷を受けやすい。従って、従来のようにシールリングのみによって、ダイシング時に おけるクラック等の伝播を防止する機能、及び、外部からチップ領域内への水分や可動イ オン等の進入を防止する機能の両方を達成することはますます困難になってきている。 【0014】

前記に鑑み、本発明は、ダイシングによってウェハを個々のチップ(半導体装置)に分割する際に生じるチップ側面の欠けや割れ等がシールリングに到達してシールリングが破壊されることを防止することによって、該欠けや割れ等がさらにチップ領域内に伝播することを防止し、それにより電子デバイスの耐湿性及び信頼性の低下を防止することを目的とする。

【課題を解決するための手段】

[0015]

前記の目的を達成するため、本発明に係る電子デバイスは、基板におけるチップ領域に 形成された素子と、基板上に形成された複数の層間絶縁膜の積層構造と、チップ領域にお ける複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、チップ領域における 複数の層間絶縁膜のうちの少なくとも1つに形成され且つ素子と配線とを接続するか又は 配線同士を接続するプラグと、チップ領域の周縁部における複数の層間絶縁膜の積層構造 に該積層構造を貫通し且つチップ領域を連続的に取り囲むように形成されたシールリング と、シールリングの外側における複数の層間絶縁膜の積層構造に該積層構造を貫通し且つ シールリングを不連続的に取り囲むように形成された応力吸収壁とを備えている。 【0016】

本発明の電子デバイスによると、応力吸収壁がシールリングを取り囲むように形成され ているので、ウェハのダイシング時に発生するクラックや応力等がシールリングに到達す る前に応力吸収壁によって阻止される。よって、シールリングに欠損が生じたり又はシー ルリングが破壊されたりすることがないので、シールリングの本来の機能の1つである、 チップ領域の内部を確実に保護する機能が損なわれることがない。

【0017】

また、本発明の電子デバイスによると、応力吸収壁がシールリングを不連続的に取り囲 むため、言い換えると、応力吸収壁の各構成部分がシールリングの延びる方向に沿って互

50

30

いに独立して不連続に配置されているため、ウェハダイシング時のクラック等によって該 各構成部分のいずれかがダメージを受けて破壊されたとしても、応力吸収壁の破壊がシー ルリングの延びる方向に沿って拡大することはない。すなわち、応力吸収壁の各構成部分 は独立しているので、破壊された構成部分がそれと隣り合う他の構成部分を引きずるよう にして欠落することを防止できる。また、応力吸収壁の各構成部分のサイズを小さくして おくことによって、ダメージを受けた構成部分が、ダイシングによって個片化された半導 体装置(半導体チップ)の端部から飛び出した状態のまま残ってしまうことを防ぐことが できる。言い換えると、ダメージを受けた構成部分は十分に小さいので、比較的に容易に チップから脱落する。

[0018]

本発明の電子デバイスにおいて、応力吸収壁は、前記シールリングを2重以上に取り囲 んでいることが好ましい。

【0019】

このようにすると、多重に設けられているシールリングのうちウェハダイシング部分(スクライブ領域のうち実際にダイシング装置のブレードによって切断される部分)に最も 近い位置にある応力吸収壁がダイシング時のクラックや衝撃等を吸収しきれずに該クラッ クや衝撃等がチップ領域の内部方向へ侵入したとしても、該応力吸収壁の内側に少なくと も1つの他の応力吸収壁が形成されているため、該他の応力吸収壁によって、チップ領域 の内部方向へのクラックや衝撃等のさらなる進行を防ぐことができる。よって、ダイシン グ時のクラックや衝撃等がシールリングに到達する前に阻止されるため、シールリングに 欠損が生じたり又はシールリングが破壊されることはないので、チップ領域の内部を確実 に保護するというシールリングの機能が損なわれることがない。

20

30

10

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

また、応力吸収壁がシールリングを2重以上に取り囲んでいる場合、2重以上の応力吸 収壁のそれぞれにおける不連続部分は互いに隣り合わないことが好ましい。 【0021】

このようにすると、ダイシング時のクラックや衝撃等が、多重に設けられているシール リングのうちウェハダイシング部分に最も近い位置にある応力吸収壁によって阻止されず 、該応力吸収壁の不連続部分(応力吸収壁の構成部分同士の間の部分)を通り抜けてチッ プ領域の内部方向へ侵入したとしても、該応力吸収壁の不連続部分と該応力吸収壁の内側 にある他の応力吸収壁の不連続部分とが、シールリングの延びる方向に対して垂直な方向 において互いに隣り合っていないので、該応力吸収壁によって阻止されなかったクラック や衝撃等は必ずその内側の他の応力吸収壁によって阻止される。言い換えると、ウェハダ イシング部分からチップ領域を見た場合には、多重の応力吸収壁全体としては、それらの 構成部分が隙間なく配置されていることになるため、ウェハダイシング部分からチップ領 域の内部方向へのクラックや衝撃等の進行を確実に防ぐことができる。よって、ダイシン グ時のクラックや衝撃等がシールリングに到達する前にそれらを阻止することができるの で、シールリングが欠損したり又はシールリングが破壊されることはないので、チップ領 域の内部を確実に保護するというシールリングの機能が損なわれることがない。 【0022】

40

50

また、応力吸収壁がシールリングを2重以上に取り囲んでいる場合、2重以上の応力吸 収壁のうちシールリングから最も離れた位置に形成されている応力吸収壁の構成部分は、 2重以上の応力吸収壁のうち他の応力吸収壁の構成部分と比べて、シールリングの延びる 方向に沿った長さがより短いことが好ましい。

[0023]

このようにすると、多重に設けられているシールリングのうちウェハダイシング部分に 最も近い位置にある応力吸収壁がダイシング時のクラックや衝撃等を吸収しきれずに該ク ラックや衝撃等がチップ領域の内部方向へ侵入したとしても、該応力吸収壁の内側に少な くとも1つの他の応力吸収壁が形成されているため、該他の応力吸収壁によって、チップ 領域の内部方向へのクラックや衝撃等のさらなる進行を防ぐことができる。また、ウェハ

(5)

ダイシング部分に最も近い位置にある応力吸収壁、つまりシールリングから最も離れた位 置に形成されている応力吸収壁の構成部分の長さが小さいため、ダイシング時のクラック や衝撃等を細かく分散して吸収できる。よって、ダイシング時のクラックや衝撃等がシー ルリングに到達する前にそれらの侵入を防止できるため、シールリングに欠損が生じたり 又はシールリングが破壊されることがないので、チップ領域の内部を確実に保護するとい うシールリングの機能が損なわれることがない。また、応力吸収壁の構成部分が小さいた め、該構成部分がダイシング時のクラックや衝撃等を受けて破壊されたとしても、該構成 部分が半導体装置(個片化された半導体チップ)から脱落しやすい。このため、該破壊さ れた構成部分が、個片化された半導体チップの端部から飛び出した状態のままになること を防止できるので、該半導体チップに対してパッケージングを行なった際に、応力吸収壁 の残骸とボンディングワイヤとの接触に起因する製品不良をなくすことができる。 【0024】

(6)

本発明の電子デバイスにおいて、シールリング及び応力吸収壁は、W、Al及びCuの うちの少なくとも1つから構成されていてもよい。 【0025】

本発明に係る電子デバイスの製造方法は、基板におけるチップ領域に形成された素子と、基板上に形成された複数の層間絶縁膜の積層構造と、チップ領域における複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、チップ領域における複数の層間絶縁膜のうちの少なくとも1つに形成された配線と、チップ領域における複数の層間絶縁度のするか又は配線同士を接続するプラグと、チップ領域の周縁部における複数の層間絶縁膜の積層構造に該積層構造を貫通し且つチップ領域を連続的に取り囲むように形成されたシールリングと、シールリングの外側における複数の層間絶縁膜の積層構造に該積層構造を貫通し且つシールリングを不連続的に取り囲むように形成された応力吸収壁とを備えた電子デバイスの製造方法である。具体的には、複数の層間絶縁膜のうちの一の絶縁膜に、プラグ又は配線を埋め込むための第1の凹部、シールリングの一部分を埋め込むための第2の凹部、及び応力吸収壁の一部分を埋め込むことによって、プラグ又は配線、シールリングの一部分、及び応力吸収壁の一部分を形成する工程と、配線とプラグとシールリングの一部分、及び応力吸収壁の一部分を形成する工程と、配線とプラグとシールリングと応力吸収壁とが設けられた複数の層間絶縁膜の積層構造の上に保護膜を形成する工程とを備えている。

すなわち、本発明に係る電子デバイスの製造方法は、前述の本発明の電子デバイスを製造するための方法であるため、前述の本発明の電子デバイスと同様の効果が得られる。 【発明の効果】

[0027]

以上に説明したように、本発明によると、チップ領域と、該チップ領域の周縁部に設け られ且つチップ領域の素子や配線層等の周囲を囲むシールリングとを備えた電子デバイス において、シールリングを不連続的に取り囲むように応力吸収壁が設けられている。また 、このような構造を持つ応力吸収壁はシールリングを2重以上に取り囲む構造を有してい てもよいし、その場合、2重以上の応力吸収壁のそれぞれにおける不連続部分は互いに隣 り合わないこと、又は/及びシールリングから最も離れた応力吸収壁は他の応力吸収壁と 比べて、より小さい複数の部分から構成されていることが好ましい。

【0028】

前述の本発明の特徴によって、ウェハから個々のチップ(半導体装置)を取り出す際の ダイシングによって生じるウェハの欠けや割れ等がシールリングに至る前にそれらを1重 又は2重以上の応力吸収壁によって阻止することができるため、シールリングの破壊、ひ いては半導体装置となるチップ領域の破壊を防ぐことができ、それによって半導体チップ の耐湿性及び信頼性の低下を防止することができる。

【発明を実施するための最良の形態】

【0029】

以下、本発明の各実施形態について図面を参照しながら説明する。

20

[0030]

本発明の第1の特徴は、配線構造の形成と同じ工程においてシールリング及び応力吸収 壁が形成されることである。また、応力吸収壁の各構成部分がシールリングの延びる方向 に沿って互いに独立して不連続に配置されているため、ウェハダイシング時のクラック等 によって該各構成部分のいずれかがダメージを受けて破壊されたとしても、応力吸収壁の 破壊がシールリングの延びる方向に沿って拡大することはない。すなわち、応力吸収壁の 各構成部分は独立しているので、破壊された構成部分がそれと隣り合う他の構成部分を引 きずるようにして欠落することを防止できる。また、ダメージを受けた構成部分が、ダイ シングによって個片化された半導体装置(半導体チップ)の端部から飛び出した状態のま ま残ってしまうことを防ぐことができる(第1の実施形態)。 【0031】

また、本発明の第2の特徴は、応力吸収壁が、シールリングを取り囲む少なくとも2重 以上の構造を有することである。これにより、1つの応力吸収壁によってクラックや衝撃 等を吸収できなくても、他の応力吸収壁によってクラックや衝撃等を吸収でき、それによ り該クラックや衝撃等がシールリングに到達することを防止することができる(第2の実 施形態)。

[0032]

また、本発明の第3の特徴は、少なくとも2重以上の構造を有する応力吸収壁のそれぞ れにおける不連続部分が互いに隣り合わないことである。これにより、ウェハダイシング 部分からチップ領域を見た場合に、多重の応力吸収壁全体として、それらの構成部分が隙 間なく配置されていることになるため、応力吸収壁が1重構造を有する場合又は2重以上 の構造を有する応力吸収壁のそれぞれにおける不連続部分が互いに隣り合う場合(つまり 各応力吸収壁の平面形状が相似形である場合)と比べて、シールリング及びチップ領域を より確実に保護することができる(第3の実施形態)。 【0033】

また、本発明の第4の特徴は、少なくとも2重以上の構造を有する応力吸収壁のうちシ ールリングから最も離れた位置に形成されている応力吸収壁(最外殻応力吸収壁)の構成 部分は、他の応力吸収壁と比べて、シールリングの延びる方向に沿った長さがより短いこ とである。これにより、最外殻応力吸収壁により、ダイシング時のクラックや衝撃等を細 かく分散して吸収できるため、ダイシング時のクラックや衝撃等がシールリングに到達す る前にそれらの侵入を阻止できるので、シールリング及びチップ領域を保護することがで きる。また、最外殻応力吸収壁の構成部分が小さいため、該構成部分がダイシング時のク ラックや衝撃等を受けて破壊されたとしても、該構成部分が半導体装置(個片化された半 導体チップ)から脱落しやすい。このため、該破壊された構成部分が、個片化された半導 体チップの端部から飛び出した状態のままになることを防止できるので、該半導体チップ に対してパッケージングを行なった際に、応力吸収壁の残骸とボンディングワイヤとの接 触に起因する製品不良をなくすことができる(第4の実施形態)。

[0034]

(第1の実施形態)

以下、本発明の第1の実施形態に係る電子デバイス及びその製造方法について図面を参 40 照しながら説明する。

【 0 0 3 5 】

図1は、本発明の第1の実施形態に係る電子デバイス(チップ領域を1重に取り囲むシ ールリングを有する半導体装置)が設けられているウェハの一部分を示す平面図である。 【0036】

図1に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ101 上には、それぞれ半導体装置となる複数のチップ領域102が配置されている。各チップ 領域102には、複数の素子からなり且つ所定の機能を有するIC(integrated circuit)回路が設けられている。尚、各チップ領域102は、格子状に設けられたスクライブ領 域103によって区画されている。 10

20

【0037】

ここで、1個の半導体装置(つまり1個の半導体チップ)は、複数の素子からなり且つ 所定の機能を有するIC回路が配置されているチップ領域102と、チップ領域102の 周縁部に該チップ領域102を取り囲むように設けられているシールリング104と、シ ールリング104の外側にシールリング104を不連続的に取り囲むように設けられてい る本発明の応力吸収壁105とから構成されている。このように複数の半導体装置が形成 されたウェ八101は、各チップの完成後、スクライブ領域103に沿ってダイシングさ れ、それによって個々の半導体装置が分離される。

[0038]

図2は、図1のAA'線の断面図(チップ領域102の周縁部に位置するシールリング 10 部分を含む半導体装置端部(具体的にはチップ領域102の配線構造及びシールリング1 04の構造)の断面図)であり、図3は、図1のAA'線の近傍を拡大した平面図である 。尚、図2及び図3において、スクライブ領域103を挟む一対のチップ領域102のそ れぞれの端部を示している。

[0039]

図2及び図3に示すように、ダイシング前の半導体装置はチップ領域102とスクライ ブ領域103とから構成されており、チップ領域102におけるスクライブ領域103と の境界付近にシールリング104が形成されていると共にそのシールリング104の外側 (スクライブ領域103におけるチップ領域102との境界付近)に応力吸収壁105が 形成されている。

20

【 0 0 4 0 】

以下、図 2 及び図 3 に示す構造を有する半導体装置の製造方法について、図 4 、図 5 、 図 6 及び図 7 を参照しながら説明する。

【0041】

まず、図4に示すように、ウェハ101(以下、基板101と称する)におけるチップ 領域102に、トランジスタ等の素子を構成する活性層110を形成すると共に、基板1 01におけるチップ領域102の周縁部(スクライブ領域103の近傍のシールリング形 成領域)に、活性層110と同様に構成された導電層120を形成する。 【0042】

次に、 基板 1 0 1 上に第 1 の層間絶縁 膜 1 0 6 を堆積した後、 リソグラフィー法及びド 30 ライエッチング法を用いて、チップ領域102の第1の層間絶縁膜106に、第1のビア 1 1 1 (図 6 参照)を形成するためのビアホール 1 0 6 a を形成すると共に、シールリン グ形成領域の第1の層間絶縁膜106に、第1のシールビア121(図6参照)を形成す るための溝状凹部106bを形成する。また、同時に、応力吸収壁形成領域(チップ領域 1 0 2 の近傍のスクライブ領域 1 0 3)の第 1 の層間絶縁膜 1 0 6 に、第 1 のバッファー ビア131(図6参照)を形成するための複数の凹部106cを形成する。ここで、シー ルビアとは、シールリングを構成するパーツであって、チップ領域を連続的に取り囲む溝 状凹部に導電材料を埋め込むことによって形成される。すなわち、シールビアは、チップ 領域のビアと同程度の幅を有するライン状構造を有する(図3参照)。また、バッファー ビアとは、応力吸収壁を構成するパーツであって、シールリングを不連続的に取り囲む複 40 数の凹部に導電材料を埋め込むことによって形成される。すなわち、バッファービアは、 チップ領域のビアと同程度の幅を有する複数のライン状構成部分から構成される。 [0043]

尚、本実施形態において、チップ領域102の第1の層間絶縁膜106にビアホール1 06 a を形成する際に、第1のシールビア121を形成するための溝状凹部106 b 及び 第1のバッファービア131を形成するための凹部106 c を同時に形成したが、ビアホ ール106 a と溝状凹部106 b と凹部106 c とをそれぞれ別々に形成してもよいし又 はこれらの凹部のうちのいずれか2つを同時に形成してもよいことは言うまでもない。 【0044】

次に、図5に示すように、リソグラフィー法及びドライエッチング法を用いて、チップ 50

領域102の第1の層間絶縁膜106に、ビアホール106aと接続し且つ第1の配線1 12(図6参照)を形成するための配線溝106dを形成すると共に、シールリング形成 領域の第1の層間絶縁膜106に、溝状凹部106bと接続し且つ第1のシール配線12 1(図6参照)を形成するための配線溝106eを形成する。また、同時に、スクライブ 領域103の第1の層間絶縁膜106に、リソグラフィーのアライメントマーク等となる アクセサリ配線140を形成するための配線溝106fを形成してもよい。 【0045】

次に、図6に示すように、第1の層間絶縁膜106に設けられたビアホール106a、 溝状凹部106b、凹部106c並びに配線溝106d、106e及び106fに、例え ば電気メッキ法を用いて例えばCuからなる導電膜を埋め込む。その後、凹部106c並 びに配線溝106d、106e及び106fからはみ出した導電膜(第1の層間絶縁膜1 06よりも上側に存在する導電膜)を例えばCMP(chemical mechanical polishing) 法により除去する。これにより、チップ領域102の第1の層間絶縁膜106中に、活性 層110と接続する第1のビア1112とからなるデュアルダマシン配線)が形成 されると共に、シールリング形成領域の第1の層間絶縁膜106に、導電層120と接続 する第1のシールビア121及び第1のシールビア121と接続する第1のシール配線1 22が形成される。また、応力吸収壁形成領域の第1の層間絶縁膜106に第1のバッフ アービア131が形成されると共にスクライブ領域103の第1の層間絶縁膜106にア クセサリ配線140が形成される。

[0046]

その後、図7に示すように、図4~図6に示す工程と同様に、第1の層間絶縁膜106 の上に第2の層間絶縁膜107を形成した後、チップ領域102の第2の層間絶縁膜10 7に、第1の配線112と接続する第2のビア113及び第2のビア113と接続する第 2の配線114(つまり第2のビア113と第2の配線114とからなるデュアルダマシ ン配線)を形成すると共に、シールリング形成領域の第2の層間絶縁膜107に、第1の シール配線122と接続する第2のシールビア123及び第2のシールビア123と接続 する第2のシール配線124を形成する。また、同時に、応力吸収壁形成領域の第2の層 間絶縁膜107に、第1のバッファービア131と接続する第2のバッファービア132 を形成すると共にスクライブ領域103の第2の層間絶縁膜107にアクセサリ配線14 0を形成する。

【0047】

続いて、図7に示すように、図4~図6に示す工程と同様に、第2の層間絶縁膜107 の上に第3の層間絶縁膜108を形成した後、チップ領域102の第3の層間絶縁膜107 8に、第2の配線114と接続する第3のビア115及び第3のビア115と接続する第 3の配線116(つまり第3のビア115と第3の配線116とからなるデュアルダマシ ン配線)を形成すると共に、シールリング形成領域の第3の層間絶縁膜108に、第2の シール配線124と接続する第3のシールビア125及び第3のシールビア125と接続 する第3のシール配線126を形成する。また、同時に、応力吸収壁形成領域の第3の層 間絶縁膜108に、第2のバッファービア132と接続する第3のバッファービア133 を形成すると共にスクライブ領域103の第3の層間絶縁膜108にアクセサリ配線14 0を形成する。

【0048】

尚、本実施形態においては、各層間絶縁膜にCuを用いてビア又はシールビアと配線又 はシール配線とからなるデュアルダマシン構造を設けた。しかし、これに代えて、第1層 目(最下層)の層間絶縁膜にW(タングステン)を用いてビア及びシールビアを設け、第 2層目の層間絶縁膜にCuを用いて配線及びシール配線(最下層の配線及びシール配線) を設け、第3層目以降の層間絶縁膜にCuを用いてビア又はシールビアと配線又はシール 配線とからなるデュアルダマシン構造を設けてもよい。 【0049】 20

10

その後、図7に示すように、最上の配線層となる第3の層間絶縁膜108上に、該配線層の保護膜となるパッシベーション膜109を堆積する。続いて、リソグラフィー法及びドライエッチング法を用いて、第3の配線116の上のパッシベーション膜109を部分的に開口するした後、該開口部に、第3の配線116と接続するパッド電極117を形成する。これにより、ウェハ101上における複数の半導体装置の形成が完了する。

以上に説明したように、本実施形態によると、チップ領域102のビア111、113 、115及び配線112、114、116を形成すると同時に、シールビア121、12 3、125及びシール配線122、124、126からなるシールリング104を形成で きる。さらに、シールリング104の外側にバッファービア131、132、133を積 層した構造を持つ応力吸収壁105を形成できる。 【0051】

また、以上のように半導体装置が形成されウェハ101は、スクライブ領域103に沿ってダイシングを行なうことによって、個々の半導体装置(半導体チップ)に分離される。このとき、ダイシングされる部分から衝撃若しくは応力等又はそれらに起因するクラックが発生し、チップ領域102方向へ伝播するが、これらの衝撃、応力又はクラック等は応力吸収壁105によって吸収される。言い換えると、衝撃、応力又はクラック等のチップ領域102方向へのさらなる伝播が阻止される。これにより、シールリング104がダメージを受けることがなくなるので、シールリングの本来の機能の1つである、チップ領域102内に外部から水分や可動イオン等が侵入することを防ぐ機能が保たれ、それによって信頼性の高い半導体装置を製造することができる。

また、本実施形態によると、応力吸収壁105の各構成部分がシールリング104の延 びる方向に沿って互いに独立して不連続に配置されているため、ウェハダイシング時のク ラック等によって該各構成部分のいずれかがダメージを受けて破壊されたとしても、応力 吸収壁105の破壊がシールリング104の延びる方向に沿って拡大することはない。す なわち、応力吸収壁105の各構成部分は独立しているので、破壊された構成部分がそれ と隣り合う他の構成部分を引きずるようにして欠落することを防止できる。また、応力吸 収壁105の各構成部分のサイズ(具体的にはシールリング104の延びる方向の長さ) を小さくしておくことによって、該構成部分がダイシング時の衝撃、応力又はクラック等 の影響によって破壊されたとしても、該破壊された構成部分のみが、個片化された半導体 装置(ダイシング後の半導体チップ)から脱落する。

【 0 0 5 3 】

一方、本実施形態と異なり、応力吸収壁がシールリングを連続的に取り囲む場合、ダイシングによる損傷を受けて脱落しそうな応力吸収壁の構成部分は、該部分と接続する応力吸収壁の他の部分によって、個片化された半導体チップに留まってしまうので、該半導体チップに対してパッケージングを行なった際に、応力吸収壁の損傷部分とボンディングワイヤとの接触に起因する製品不良を生じてしまう。それに対して、本実施形態によると、応力吸収壁の損傷部分は、他の構成部分を引きずることなく、個片化された半導体チップから脱落するので、前述の製品不良の問題を防止することができる。本実施形態により得られる、この効果について、以下、図面を参照しながら説明する。

図8は、ダイシング後における図1のAA'線の断面図(チップ領域102の周縁部に 位置するシールリング部分を含む半導体装置端部(具体的にはチップ領域102の配線構 造及びシールリング104の構造)の断面図)であり、図9は、ダイシング後における図 1のAA'線の近傍を拡大した平面図である。尚、図8及び図9はそれぞれ図2及び図3 に対応する図面であって、図8及び図9において、一対のチップ領域102に挟まれたス クライブ領域103に沿ってダイシングした後の様子を示している。また、図10は、図 8に示すダイシング後の本実施形態の半導体装置をリードフレームに搭載した様子を示す 断面図である。

(10)

20

10

【0055】

図10に示すように、リードフレーム150上に、図8に示すダイシング後の本実施形態の半導体装置(つまり基板101)が搭載されていると共に、リードフレーム150(半導体装置が搭載されていない部分)と、本実施形態の半導体装置上のパッド電極117 とがボンディングワイヤ151によって接続されている。ここで、図8~図10に示すよ うに、本実施形態によると、応力吸収壁105の損傷部分は、他の構成部分を引きずるこ となく、個片化されたチップ(ダイシング後の本実施形態の半導体装置)から脱落するの で、該半導体チップに対してパッケージングを行なった際に、応力吸収壁105の損傷部 分とボンディングワイヤ151との接触に起因する製品不良を防止することができる。 【0056】

それに対して、図11は、シールリングを連続的に取り囲む応力吸収壁を備えた、ダイシング前における比較例の半導体装置の端部の断面図であり、図12は該端部の平面図である。尚、図11及び図12はそれぞれ図2及び図3に対応する図面であって、図11及び図12においては、スクライブ領域を挟む一対のチップ領域のそれぞれの端部を示している。

【0057】

図11及び図12に示すように、ダイシング前の比較例の半導体装置はチップ領域52 とスクライブ領域53とから構成されており、チップ領域52におけるスクライブ領域5 3との境界付近にシールリング54が形成されていると共にそのシールリング54の外側 (スクライブ領域53におけるチップ領域52との境界付近)に応力吸収壁55が形成さ れている。

20

10

[0058]

また、図11に示すように、ウェハ51(以下、基板51と称する)におけるチップ領 域52に、トランジスタ等の素子を構成する活性層60が形成されていると共に、基板5 1におけるチップ領域52の周縁部(スクライブ領域53の近傍のシールリング形成領域)に、活性層60と同様に構成された導電層70が形成されている。

【 0 0 5 9 】

また、図11に示すように、基板51の上には第1の層間絶縁膜56が形成されており、チップ領域52の第1の層間絶縁膜56中に、活性層60と接続する第1のビア61及び第1のビア61と接続する第1の配線62が形成されていると共に、シールリング形成領域の第1の層間絶縁膜56に、導電層70と接続する第1のシールビア71及び第1のシールビア71と接続する第1のシール配線72が形成されている。また、応力吸収壁形成領域の第1の層間絶縁膜56に第1のバッファービア81が形成されていると共にスクライブ領域53の第1の層間絶縁膜56にアクセサリ配線90が形成されている。

また、図11に示すように、第1の層間絶縁膜56の上に第2の層間絶縁膜57が形成 されており、チップ領域52の第2の層間絶縁膜57に、第1の配線62と接続する第2 のビア63及び第2のビア63と接続する第2の配線64が形成されていると共に、シー ルリング形成領域の第2の層間絶縁膜57に、第1のシール配線72と接続する第2のシ ールビア73及び第2のシールビア73と接続する第2のシール配線74が形成されてい る。また、応力吸収壁形成領域の第2の層間絶縁膜57に、第1のバッファービア81と 接続する第2のバッファービア82が形成されていると共にスクライブ領域53の第2の 層間絶縁膜57にアクセサリ配線90が形成されている。 【0061】

また、図11に示すように、第2の層間絶縁膜57の上に第3の層間絶縁膜58が形成 されており、チップ領域52の第3の層間絶縁膜58に、第2の配線64と接続する第3 のビア65及び第3のビア65と接続する第3の配線66(つまり第3のビア65と第3 の配線66とからなるデュアルダマシン配線)が形成されていると共に、シールリング形 成領域の第3の層間絶縁膜58に、第2のシール配線74と接続する第3のシールビア7 5及び第3のシールビア75と接続する第3のシール配線76が形成されている。また、

50

応力吸収壁形成領域の第3の層間絶縁膜58に、第2のバッファービア82と接続する第 3のバッファービア83が形成されていると共にスクライブ領域53の第3の層間絶縁膜 58にアクセサリ配線90が形成されている。

[0062]

尚、比較例においては、各層間絶縁膜にCuを用いてビア又はシールビアと配線又はシ ール配線とからなるデュアルダマシン構造を設けた。しかし、これに代えて、第1層目(最下層)の層間絶縁膜にWを用いてビア及びシールビアを設け、第2層目の層間絶縁膜に Cuを用いて配線及びシール配線(最下層の配線及びシール配線)を設け、第3層目以降 の層間絶縁膜にCuを用いてビア又はシールビアと配線又はシール配線とからなるデュア ルダマシン構造を設けてもよい。

【0063】

さらに、図11に示すように、最上の配線層となる第3の層間絶縁膜58上に、該配線層の保護膜となるパッシベーション膜59が堆積されており、第3の配線66の上のパッシベーション膜59が部分的に開口されていると共に、該開口部に、第3の配線66と接続するパッド電極67が形成されている。

[0064]

ここで、比較例の半導体装置においては、図12に示すように、本実施形態と異なり、 応力吸収壁55は、シールリング104を連続的に取り囲むように形成されている。 【0065】

図13は、ダイシング後における比較例の半導体装置の端部の断面図であり、図14は 20 該端部の平面図である。尚、図13及び図14はそれぞれ図11及び図12に対応する図 面であって、図13及び図14においては、スクライブ領域を挟む一対のチップ領域のそ れぞれの端部を示している。また、図15は、図13に示すダイシング後の比較例の半導 体装置をリードフレームに搭載した様子を示す断面図である。 【0066】

図15に示すように、リードフレーム40上に、図13に示すダイシング後の比較例の 半導体装置(つまり基板51)が搭載されていると共に、リードフレーム40(半導体装 置が搭載されていない部分)と、比較例の半導体装置上のパッド電極67とがボンディン グワイヤ41によって接続されている。ここで、図13~図15に示すように、比較例に おいては、ダイシングによる損傷を受けて脱落しそうな応力吸収壁55の構成部分は、該 部分と接続する応力吸収壁550他の部分によって、個片化された半導体チップ(ダイシ ング後の比較例の半導体装置)に留まってしまう。このため、図15に示すように、該半 導体チップに対してパッケージングを行なった際に、応力吸収壁550損傷部分とボンデ ィングワイヤ41との接触に起因する製品不良を生じてしまう。 【0067】

尚、本実施形態において、応力吸収壁105として、ビア(バッファービア131、1 32、133)の積層構造を用いたが、これに代えて、シールリング104と同様の、ビ アと配線との積層構造を用いてもよい。また、シールリング104として、ビア(シール ビア121、123、125)と配線(シール配線122、124、126)との積層構 造を用いたが、応力吸収壁105と同様の、ビアのみの積層構造を用いてもよい。尚、シ ールリング104及び応力吸収壁105として、ビアのみの積層構造を用いた場合、ビア と配線との積層構造を用いる場合と比べて、半導体装置内におけるシールリング104及 び応力吸収壁105の幅方向(チップ領域102の周縁に沿ってシールリング104が延 びる方向に対して垂直な方向)の占有領域を狭くできるので、半導体装置の小型化に有効 である。

【0068】

また、本実施形態において、シールリング104を構成するために積層されている各導 電体(パーツ)のうち少なくとも1つ以上の導電体は、デュアルダマシン構造を持つ配線 の形成工程で形成されていることが好ましい。このようにすると、シールリング104の パーツは、少なくとも1つの層間絶縁膜を「つなぎ目」なしに突き抜ける。すなわち、シ 10

ールリング、トランジスタ等の素子及び配線層等が形成されたチップ領域102の全体に おいて、デュアルダマシン配線の形成過程でシールリング104のパーツを形成すること によって、シールリング104の「つなぎ目」を減少させることができるので、ウェハ切 断時の衝撃や外部からの水分がチップ領域102内に浸入することを防ぐことができる。 【0069】

また、本実施形態において、応力吸収壁105をスクライブ領域103に形成したが、 これに限られず、応力吸収壁105がウェハダイシング部分とシールリング104との間 に設けられていれば、応力吸収壁105の形成位置に関わらず本実施形態と同様の効果が 得られる。すなわち、応力吸収壁105を、シールリング104の外側であって、例えば チップ領域102におけるスクライブ領域103との境界付近に設けてもよい。 【0070】

また、本実施形態において、シールリング104を、チップ領域102におけるスクラ イブ領域103との境界付近に設けたが、これに代えて、応力吸収壁105の内側であっ て、例えばスクライブ領域103のうちダイシング後も半導体装置(半導体チップ)の端 部として残る部分(つまりスクライブ領域103におけるチップ領域102との境界付近)に設けてもよい。

また、本実施形態において、3層重ねられた層間絶縁膜に配線構造を形成したが、層間 絶縁膜の層数は3層に限られるものではなく、チップ構造に応じて3層より少なくても多 くてもよいことは言うまでもない。

また、本実施形態において、シールリング104及び応力吸収壁105を構成する導電 材料としてCuを用いたが、これに限られず、シールリング104及び応力吸収壁105 をW、A1及びCuのうちの少なくとも1つを用いて構成してもよい。このようにすると 、半導体装置のチップ領域102に形成される配線及びビアと同じ材料からシールリング 104及び応力吸収壁105を形成することができる。

(第2の実施形態)

以下、本発明の第2の実施形態に係る電子デバイス及びその製造方法について図面を参照しながら説明する。

【0074】

図16は、本発明の第2の実施形態に係る電子デバイス(チップ領域を1重に取り囲む シールリングを有する半導体装置)が設けられているウェハの一部分を示す平面図である

【0075】

図16に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ20 1上には、それぞれ半導体装置となる複数のチップ領域202が配置されている。各チッ プ領域202には、複数の素子からなり且つ所定の機能を有するIC回路が設けられてい る。尚、各チップ領域202は、格子状に設けられたスクライブ領域203によって区画 されている。

【0076】

ここで、1個の半導体装置(つまり1個の半導体チップ)は、複数の素子からなり且つ 所定の機能を有するIC回路が配置されているチップ領域202と、チップ領域202の 周縁部に該チップ領域202を取り囲むように設けられているシールリング204と、シ ールリング204の外側にシールリング104を不連続的に取り囲むように設けられてい る本発明の2重の応力吸収壁205 a及び205 bとから構成されている。すなわち、本 実施形態の半導体装置は、応力吸収壁205が2重構造を有している点を除いて、基本的 に第1の実施形態と同様の構造を有している。

[0077]

尚、本実施形態において、レイアウト上の余裕に応じて、2重以上の3重又は4重等の 50

10



(14)

構造を持つ応力吸収壁205を設けてもよい。

【0078】

このように複数の半導体装置が形成されたウェハ201は、スクライブ領域203に沿ってダイシングされ、それにより個々の半導体装置(半導体チップ)として分離される。 このとき、チップ領域202を取り囲むように応力吸収壁205が少なくとも2重以上に 形成されているため、ダイシング時の衝撃若しくは応力等又はそれらに起因して生じるク ラックにより、1つの応力吸収壁(具体的には外側の応力吸収壁205b)が破壊されて その内側つまりチップ領域202の内部方向に衝撃や応力等が侵入したとしても、破壊さ れた応力吸収壁の内側にある他の応力吸収壁(具体的には内側の応力吸収壁205 a)に よって衝撃や応力等が吸収される。すなわち、衝撃、応力又はクラック等がシールリング 204に至り、それによってシールリング204が破壊されることを防止することができ る。よって、ウェハ201を半導体チップに分割する際の工程で、シールリング204及 びチップ領域202が損傷して半導体チップの性能が低下することを防ぐことができる。 【0079】

図17は、図16のBB'線の断面図(チップ領域202の周縁部に位置するシールリング部分を含む半導体装置端部(具体的にはチップ領域202の配線構造及びシールリング204の構造)の断面図)であり、図18は、図16のBB'線の近傍を拡大した平面図である。尚、図17及び図18において、スクライブ領域203を挟む一対のチップ領域202のそれぞれの端部を示している。

[0080]

図17及び図18に示すように、ダイシング前の半導体装置はチップ領域202とスク ライブ領域203とから構成されており、チップ領域202におけるスクライブ領域20 3との境界付近にシールリング204が形成されていると共にそのシールリング204の 外側(スクライブ領域203におけるチップ領域202との境界付近)に2重構造の応力 吸収壁205 a及び205 bが形成されている。 【0081】

以下、図17及び図18に示す構造を有する半導体装置の製造方法について、図19、 図20、図21及び図22を参照しながら説明する。 【0082】

まず、図19に示すように、ウェハ201(以下、基板201と称する)におけるチッ プ領域202に、トランジスタ等の素子を構成する活性層210を形成すると共に、基板 201におけるチップ領域202の周縁部(スクライブ領域203の近傍のシールリング 形成領域)に、活性層210と同様に構成された導電層220を形成する。 【0083】

次に、基板201上に第1の層間絶縁膜206を堆積した後、リソグラフィー法及びド ライエッチング法を用いて、チップ領域202の第1の層間絶縁膜206に、第1のビア 211(図21参照)を形成するためのビアホール206aを形成すると共に、シールリ ング形成領域の第1の層間絶縁膜206に、第1のシールビア221(図21参照)を形 成するための溝状凹部206bを形成する。また、同時に、応力吸収壁形成領域(チップ 領域202の近傍のスクライブ領域203)の第1の層間絶縁膜206に、第1のバッフ アービア231a(図21参照)を形成するための複数の凹部206c及び第1のバッフ アービア231b(図21参照)を形成するための複数の凹部206dを形成する。 【0084】

尚、本実施形態において、チップ領域202の第1の層間絶縁膜206にビアホール206aを形成する際に、第1のシールビア221を形成するための溝状凹部206b並びに第1のバッファービア231a及び231bを形成するための凹部206c及び206dを同時に形成したが、ビアホール206aと溝状凹部206bと凹部206c及び20 6bとをそれぞれ別々に形成してもよいし又はこれらの凹部のうちのいずれか2つ以上を同時に形成してもよいことは言うまでもない。 【0085】 10

20

30

50

次に、図20に示すように、リソグラフィー法及びドライエッチング法を用いて、チップ領域202の第1の層間絶縁膜206に、ビアホール206aと接続し且つ第1の配線 212(図21参照)を形成するための配線溝206eを形成すると共に、シールリング 形成領域の第1の層間絶縁膜206に、溝状凹部206bと接続し且つ第1のシール配線 221(図21参照)を形成するための配線溝206fを形成する。また、同時に、スク ライブ領域203の第1の層間絶縁膜206に、リソグラフィーのアライメントマーク等 となるアクセサリ配線240を形成するための配線溝206gを形成してもよい。 【0086】

次に、図21に示すように、第1の層間絶縁膜206に設けられたビアホール206a 、溝状凹部206b、凹部206c及び206d並びに配線溝206e、206f及び2 06gに、例えば電気メッキ法を用いて例えばCuからなる導電膜を埋め込む。その後、 凹部206c及び206d並びに配線溝206e、206f及び206gからはみ出した 導電膜(第1の層間絶縁膜206よりも上側に存在する導電膜)を例えばCMP法により 除去する。これにより、チップ領域202の第1の層間絶縁膜206中に、活性層210 と接続する第1のビア211及び第1のビア211と接続する第1の配線212(つまり 第1のビア211と第1の配線212とからなるデュアルダマシン配線)が形成されると 共に、シールリング形成領域の第1の層間絶縁膜206に、導電層220と接続する第1 のシールビア221及び第1のシールビア221と接続する第1のシール配線2222が形 成される。また、応力吸収壁形成領域の第1の層間絶縁膜206に第1のバッファービア 231a及び231bが形成されると共にスクライブ領域203の第1の層間絶縁膜20 6にアクセサリ配線240が形成される。

【 0 0 8 7 】

その後、図22に示すように、図19~図21に示す工程と同様に、第1の層間絶縁膜206の上に第2の層間絶縁膜207を形成した後、チップ領域202の第2の層間絶縁膜207を形成した後、チップ領域202のデ213と接続する第2のでア213と接続する第2の配線214とからなるデュアルダマシン配線)を形成すると共に、シールリング形成領域の第2の層間絶縁膜207に、第1のシール配線222と接続する第2のシールビア223及び第2のシールビア223と接続する第2のシール配線224を形成する。また、同時に、応力吸収壁形成領域の第2の層間絶縁膜207に、第1のバッファービア231a及び231bとそれぞれ接続する第2のバッファービア232a及び232bを形成すると共にスクライブ領域203の第2の層間絶縁膜207にアクセサリ配線240を形成する。

続いて、図22に示すように、図19~図21に示す工程と同様に、第2の層間絶縁膜207の上に第3の層間絶縁膜208を形成した後、チップ領域202の第3の層間絶縁膜208に、第2の配線214と接続する第3のビア215及び第3のビア215と接続する第3の配線216(つまり第3のビア215と第3の配線216とからなるデュアルダマシン配線)を形成すると共に、シールリング形成領域の第3の層間絶縁膜208に、 第2のシール配線224と接続する第3のシールビア225及び第3のシールビア225 と接続する第3のシール配線226を形成する。また、同時に、応力吸収壁形成領域の第 3の層間絶縁膜208に、第2のバッファービア232a及び232bとそれぞれ接続す る第3のバッファービア233a及び233bを形成すると共にスクライブ領域203の 第3の層間絶縁膜208にアクセサリ配線240を形成する。

尚、本実施形態においては、各層間絶縁膜にCuを用いてビア又はシールビアと配線又 はシール配線とからなるデュアルダマシン構造を設けた。しかし、これに代えて、第1層 目(最下層)の層間絶縁膜にWを用いてビア及びシールビアを設け、第2層目の層間絶縁 膜にCuを用いて配線及びシール配線(最下層の配線及びシール配線)を設け、第3層目 以降の層間絶縁膜にCuを用いてビア又はシールビアと配線又はシール配線とからなるデ ュアルダマシン構造を設けてもよい。

50

30

40

20

(16)

[0090]

その後、図22に示すように、最上の配線層となる第3の層間絶縁膜208上に、該配 線層の保護膜となるパッシベーション膜209を堆積する。続いて、リソグラフィー法及 びドライエッチング法を用いて、第3の配線216の上のパッシベーション膜209を部 分的に開口するした後、該開口部に、第3の配線216と接続するパッド電極217を形 成する。これにより、ウェハ201上における複数の半導体装置の形成が完了する。 [0091]

すなわち、本実施形態の半導体装置の製造方法は、応力吸収壁205を2重構造とする 以外は、言い換えると、バッファービアの積層構造を2つ作成する以外は、第1の実施形 態と同様である。

[0092]

以上に説明したように、本実施形態によると、チップ領域202のビア211、213 、 2 1 5 及び配線 2 1 2 、 2 1 4 、 2 1 6 を形成すると同時に、シールビア 2 2 1 、 2 2 225及びシール配線222、224、226からなるシールリング204を形成で 3. きる。さらに、シールリング204の外側に、バッファービア231a、232a、23 3 a を 積 層 し た 構 造 を 持 つ 応 力 吸 収 壁 2 0 5 a と バ ッ フ ァ ー ビ ア 2 3 1 b 、 2 3 2 b 、 2 3 3 b を積層した構造を持つ応力吸収壁 2 0 5 b 、つまり 2 重構造を持つ応力吸収壁 2 0 5を形成できる。

[0093]

また、以上のような方法によって半導体装置が形成されウェハ201は、スクライブ領 20 域203に沿ってダイシングを行なうことによって、個々の半導体装置(半導体チップ) に分離される。このとき、ダイシングされる部分から衝撃若しくは応力等又はそれらに起 因するクラックが発生し、チップ領域202方向へ伝播する。このとき、これらの衝撃、 応力又はクラック等によって外側の応力吸収壁205bが破壊されて、これらの衝撃等が さらにチップ領域202の内部方向へ伝播したとしても、破壊された応力吸収壁205b の内側の応力吸収壁205aによって衝撃、応力又はクラック等が吸収されるので、衝撃 等がチップ領域202の内部方向へさらに伝播することを防止できる。これにより、シー ルリング204がダメージを受けることを防止できるの、シールリング204の本来の機 能 で あ る 、 外 部 か ら チ ッ プ 領 域 2 0 2 の 内 部 に 水 分 や 可 動 イ オ ン 等 が 浸 入 す る こ と を 防 ぐ 機能を保持することができ、それによって信頼性の高い半導体装置を提供することができ 30 る。

[0094]

また、本実施形態によると、応力吸収壁205a及び205bの各構成部分がシールリ ング204の延びる方向に沿って互いに独立して不連続に配置されているため、ウェハダ イシング時のクラック等によって該各構成部分のいずれかがダメージを受けて破壊された としても、 応力吸収壁 2 0 5 a 及び 2 0 5 b の破壊がシールリング 2 0 4 の延びる方向に 沿って拡大することはない。すなわち、応力吸収壁205 a 及び205 b の各構成部分は 独立しているので、破壊された構成部分がそれと隣り合う他の構成部分を引きずるように して欠落することを防止できる。また、応力吸収壁205a及び205bの各構成部分の サイズ(具体的にはシールリング204の延びる方向の長さ)を小さくしておくことによ って、該構成部分がダイシング時の衝撃、応力又はクラック等の影響によって破壊された としても、該破壊された構成部分のみが、個片化された半導体装置(ダイシング後の半導 体チップ)から脱落する。すなわち、応力吸収壁の損傷部分は、他の構成部分を引きずる ことなく、個片化された半導体チップから脱落するので、該半導体チップに対してパッケ ージングを行なった際に、応力吸収壁の損傷部分とボンディングワイヤとの接触に起因す る製品不良が生じることを防止できる。

[0095]

尚、本実施形態において、応力吸収壁205a及び205bとして、ビア(バッファー ビア 2 3 1 a 及び 2 3 1 b 、 2 3 2 a 及び 2 3 2 b 、 2 3 3 a 及び 2 3 3 b)の積層構造 を用いたが、これに代えて、シールリング204と同様の、ビアと配線との積層構造を用 10

40

いてもよい。また、シールリング204として、ビア(シールビア221、223、22 5)と配線(シール配線222、224、226)との積層構造を用いたが、応力吸収壁 205 a 及び205 b と同様の、ビアのみの積層構造を用いてもよい。尚、シールリング 204並びに応力吸収壁205 a 及び205 b として、ビアのみの積層構造を用いた場合 、ビアと配線との積層構造を用いる場合と比べて、半導体装置内におけるシールリング2 04並びに応力吸収壁205 a 及び205 b の幅方向(チップ領域202の周縁に沿って シールリング204が延びる方向に対して垂直な方向)の占有領域を狭くできるので、半 導体装置の小型化に有効である。

【0096】

また、本実施形態において、シールリング204を構成するために積層されている各導 10 電体(パーツ)のうち少なくとも1つ以上の導電体は、デュアルダマシン構造を持つ配線 の形成工程で形成されていることが好ましい。このようにすると、シールリング204の パーツは、少なくとも1つの層間絶縁膜を「つなぎ目」なしに突き抜ける。すなわち、シ ールリング、トランジスタ等の素子及び配線層等が形成されたチップ領域202の全体に おいて、デュアルダマシン配線の形成過程でシールリング204のパーツを形成すること によって、シールリング204の「つなぎ目」を減少させることができるので、ウェハ切 断時の衝撃や外部からの水分がチップ領域202内に浸入することを防ぐことができる。 【0097】

また、本実施形態において、応力吸収壁205a及び205bをスクライブ領域203 に形成したが、これに限られず、応力吸収壁205a及び205bがウェハダイシング部 分とシールリング204との間に設けられていれば、応力吸収壁205a及び205bの 形成位置に関わらず本実施形態と同様の効果が得られる。すなわち、応力吸収壁205a 及び205bを、シールリング204の外側であって、例えばチップ領域202における スクライブ領域203との境界付近に設けてもよい。

【 0 0 9 8 】

また、本実施形態において、シールリング204を、チップ領域202におけるスクラ イブ領域203との境界付近に設けたが、これに代えて、応力吸収壁205の内側であっ て、例えばスクライブ領域203のうちダイシング後も半導体装置(半導体チップ)の端 部として残る部分(つまりスクライブ領域203におけるチップ領域202との境界付近)に設けてもよい。

【 0 0 9 9 】

また、本実施形態において、3層重ねられた層間絶縁膜に配線構造を形成したが、層間 絶縁膜の層数は3層に限られるものではなく、チップ構造に応じて3層より少なくても多 くてもよいことは言うまでもない。

[0100]

また、本実施形態において、シールリング204並びに応力吸収壁205 a及び205 bを構成する導電材料としてCuを用いたが、これに限られず、シールリング204並び に応力吸収壁205 a及び205 bをW、A1及びCuのうちの少なくとも1つを用いて 構成してもよい。このようにすると、半導体装置のチップ領域202に形成される配線及 びビアと同じ材料からシールリング204並びに応力吸収壁205 a及び205 bを形成 することができる。

【 0 1 0 1 】

(第3の実施形態)

以下、本発明の第3の実施形態に係る電子デバイス及びその製造方法について図面を参照しながら説明する。

【0102】

図 2 3 は、本発明の第 3 の実施形態に係る電子デバイス(チップ領域を 1 重に取り囲む シールリングを有する半導体装置)が設けられているウェハの一部分を示す平面図である

[0103]

30

図23に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ30 1上には、それぞれ半導体装置となる複数のチップ領域302が配置されている。各チッ プ領域302には、複数の素子からなり且つ所定の機能を有するIC回路が設けられてい る。尚、各チップ領域302は、格子状に設けられたスクライブ領域303によって区画 されている。

 $\begin{bmatrix} 0 & 1 & 0 & 4 \end{bmatrix}$

ここで、1個の半導体装置(つまり1個の半導体チップ)は、複数の素子からなり且つ 所定の機能を有するIC回路が配置されているチップ領域302と、チップ領域302の 周縁部に該チップ領域302を取り囲むように設けられているシールリング304と、シ ールリング304の外側にシールリング304を不連続的に取り囲むように設けられてい る本発明の2重の応力吸収壁305a及び305bとから構成されている。すなわち、本 実施形態の半導体装置は、第2の実施形態と同様に応力吸収壁305が2重構造を有して いる点を除いて、基本的に第1の実施形態と同様の構造を有している。また、第2の実施 形態の半導体装置では2重構造の応力吸収壁205a及び205bのそれぞれにおける不 連続部分が互いに隣り合っていたのに対して、本実施形態の半導体装置では2重構造の応 力吸収壁305a及び305bのそれぞれにおける不連続部分は互いに隣り合わない。 【0105】

尚、本実施形態において、レイアウト上の余裕に応じて、2重以上の3重又は4重等の 構造を持つ応力吸収壁305を設けてもよい。

【 0 1 0 6 】

このように複数の半導体装置が形成されたウェハ301は、スクライブ領域303に沿ってダイシングされ、それにより個々の半導体装置(半導体チップ)として分離される。 このとき、チップ領域302を取り囲むように応力吸収壁305が少なくとも2重以上に 形成されているため、ダイシング時の衝撃若しくは応力等又はそれらに起因して生じるク ラックにより、1つの応力吸収壁(具体的には外側の応力吸収壁305b)が破壊されて その内側つまりチップ領域302の内部方向に衝撃や応力等が侵入したとしても、破壊さ れた応力吸収壁の内側にある他の応力吸収壁(具体的には内側の応力吸収壁305a)に よって衝撃や応力等が吸収される。すなわち、衝撃、応力又はクラック等がシールリング 304に至り、それによってシールリング304が破壊されることを防止することができ る。

【0107】

また、本実施形態によると、2重構造を持つ応力吸収壁305a及び305bは、それ ぞれの不連続部分が互いに隣り合わないように形成されているため、ウェハダイシング部 分からシールリング304やチップ領域302の方向を見た場合には、多重の応力吸収壁 305全体としては、それらの構成部分が隙間なく配置されていることになる。このため 、外側の応力吸収壁305bの不連続部分からチップ領域302の方向へ侵入した、ダイ シング時の衝撃、応力又はクラック等を、内側の応力吸収壁305aによって確実に吸収 することができる。従って、ウェハ301を半導体チップに分割する際の工程で、シール リング304及びチップ領域302が損傷して半導体チップの性能が低下することを防ぐ ことができる。

【0108】

図24は、図23のCC'線の断面図(チップ領域302の周縁部に位置するシールリング部分を含む半導体装置端部(具体的にはチップ領域302の配線構造及びシールリング304の構造)の断面図)であり、図25は、図23のCC'線の近傍を拡大した平面図である。尚、図24及び図25において、スクライブ領域303を挟む一対のチップ領域302のそれぞれの端部を示している。また、図24においては、2重構造を持つ応力吸収壁305a及び305bのそれぞれの構成部分が互いに隣り合う箇所の断面構成を示している。ここで、2重構造を持つ応力吸収壁305a及び305bのそれぞれの箇所の断面構成においても、応力吸収壁305a及び305bのそれぞれの構成部分のうちの少なくとも1

つは形成されている。

【0109】

図24及び図25に示すように、ダイシング前の半導体装置はチップ領域302とスク ライブ領域303とから構成されており、チップ領域302におけるスクライブ領域30 3との境界付近にシールリング304が形成されていると共にそのシールリング304の 外側(スクライブ領域303におけるチップ領域302との境界付近)に2重構造の応力 吸収壁305 a及び305 bが形成されている。 【0110】

また、図24に示すように、ウェハ301(以下、基板301と称する)におけるチッ プ領域302に、トランジスタ等の素子を構成する活性層310が形成されていると共に 、基板301におけるチップ領域302の周縁部(スクライブ領域303の近傍のシール リング形成領域)に、活性層310と同様に構成された導電層320が形成されている。 また、基板301上に第1の層間絶縁膜306が堆積されており、チップ領域302の第 10層間絶縁膜306中に、活性層310と接続する第1のビア311及び第1のビア3 11と接続する第1の配線312(つまり第1のビア311と第1の配線312とからな るデュアルダマシン配線)が形成されていると共に、シールリング形成領域の第10層間 絶縁膜306に、導電層320と接続する第1のシールビア321及び第1のの層間 絶縁膜306に、導電層320と接続する第1のシールビア321及び第10の一ルビア 321と接続する第1のシール配線322が形成されている。また、応力吸収壁形成領域 の第1の層間絶縁膜306に第1のバッファービア331a及び331bが形成されると 共にスクライブ領域303の第1の層間絶縁膜306にアクセサリ配線340が形成され

[0111]

また、図24に示すように、第1の層間絶縁膜306の上に第2の層間絶縁膜307が 形成されており、チップ領域302の第2の層間絶縁膜307に、第1の配線312と接 続する第2のビア313及び第2のビア313と接続する第2の配線314(つまり第2 のビア313と第2の配線314とからなるデュアルダマシン配線)が形成されていると 共に、シールリング形成領域の第2の層間絶縁膜307に、第1のシール配線322と接 続する第2のシールビア323及び第2のシールビア323と接続する第2のシール配線 324が形成されている。また、応力吸収壁形成領域の第2の層間絶縁膜307に、第1 のバッファービア331a及び331bとそれぞれ接続する第2のバッファービア332 a及び332bが形成されていると共にスクライプ領域303の第2の層間絶縁膜307 にアクセサリ配線340が形成されている。

【0112】

また、図24に示すように、第2の層間絶縁膜307の上に第3の層間絶縁膜308が 形成されており、チップ領域302の第3の層間絶縁膜308に、第2の配線314と接 続する第3のビア315及び第3のビア315と接続する第3の配線316(つまり第3 のビア315と第3の配線316とからなるデュアルダマシン配線)が形成されていると 共に、シールリング形成領域の第3の層間絶縁膜308に、第2のシール配線324と接 続する第3のシールビア325及び第3のシールビア325と接続する第3のシール配線 326が形成されている。また、応力吸収壁形成領域の第3の層間絶縁膜308に、第2 のバッファービア332a及び332bとそれぞれ接続する第3のバッファービア333 a及び335bが形成されていると共にスクライブ領域303の第3の層間絶縁膜308 にアクセサリ配線340が形成されている。

尚、本実施形態においては、各層間絶縁膜にCuを用いてビア又はシールビアと配線又 はシール配線とからなるデュアルダマシン構造を設けた。しかし、これに代えて、第1層 目(最下層)の層間絶縁膜にWを用いてビア及びシールビアを設け、第2層目の層間絶縁 膜にCuを用いて配線及びシール配線(最下層の配線及びシール配線)を設け、第3層目 以降の層間絶縁膜にCuを用いてビア又はシールビアと配線又はシール配線とからなるデ ュアルダマシン構造を設けてもよい。 10

30

20

 $\begin{bmatrix} 0 & 1 & 1 & 4 \end{bmatrix}$

さらに、図24に示すように、最上の配線層となる第3の層間絶縁膜308上に、該配線層の保護膜となるパッシベーション膜309が堆積されている。また、第3の配線31 6の上のパッシベーション膜309が部分的に開口されていると共に、該開口部に、第3 の配線316と接続するパッド電極317が形成されている。

[0115]

尚、図23~図25に示す構造を有する本実施形態の半導体装置を製造するための方法 は、使用されるフォトマスクにおける2重構造の応力吸収壁形成用マスクパターンのレイ アウトを除いて、基本的に、図19~図22に示す第2の実施形態の半導体装置の製造方 法と同様である。

[0116]

以上に説明したように、本実施形態によると、チップ領域302のビア311、313 、315及び配線312、314、316を形成すると同時に、シールビア321、32 3、325及びシール配線322、324、326からなるシールリング304を形成で きる。さらに、シールリング304の外側に、バッファービア331a、332a、33 3aを積層した構造を持つ応力吸収壁305aとバッファービア331b、332b、3 33bを積層した構造を持つ応力吸収壁305b、つまり2重構造を持つ応力吸収壁30 5を形成できる。

[0 1 1 7 **]**

また、以上のような方法によって半導体装置が形成されウェハ301は、スクライブ領 20 域303に沿ってダイシングを行なうことによって、個々の半導体装置(半導体チップ) に分離される。このとき、ダイシングされる部分から衝撃若しくは応力等又はそれらに起 因するクラックが発生し、チップ領域302方向へ伝播する。このとき、これらの衝撃、 応力又はクラック等によって外側の応力吸収壁305bが破壊されて、これらの衝撃等が さらにチップ領域302の内部方向へ伝播したとしても、破壊された応力吸収壁305b の内側の応力吸収壁305aによって衝撃、応力又はクラック等が吸収されるので、衝撃 等がチップ領域302の内部方向へさらに伝播することを防止できる。これにより、シー ルリング304がダメージを受けることを防止できるので、シールリング304の本来の 機能である、外部からチップ領域302の内部に水分や可動イオン等が浸入することを防 ぐ機能を保持することができ、それによって信頼性の高い半導体装置を提供することがで 30 きる。

【0118】

また、本実施形態によると、2重構造を持つ応力吸収壁305a及び305bは、それ ぞれの不連続部分が互いに隣り合わないように形成されているため、ウェハダイシング部 分からシールリング304やチップ領域302の方向を見た場合には、多重の応力吸収壁 305全体としては、それらの構成部分が隙間なく配置されていることになる。このため 、外側の応力吸収壁305bの不連続部分からチップ領域302の方向へ侵入した、ダイ シング時の衝撃、応力又はクラック等を、内側の応力吸収壁305aによって確実に吸収 することができる。これにより、シールリング304がダメージを受けることを防止でき るので、シールリング304の本来の機能である、外部からチップ領域302の内部に水 分や可動イオン等が浸入することを防ぐ機能を保持することができ、それによって信頼性 の高い半導体装置を提供することができる。

尚、本実施形態において、応力吸収壁305a及び305bとして、ビア(バッファー ビア331a及び331b、332a及び332b、333a及び333b)の積層構造 を用いたが、これに代えて、シールリング304と同様の、ビアと配線との積層構造を用 いてもよい。また、シールリング304として、ビア(シールビア321、323、32 5)と配線(シール配線322、324、326)との積層構造を用いたが、応力吸収壁 305a及び305bと同様の、ビアのみの積層構造を用いてもよい。尚、シールリング 304並びに応力吸収壁305a及び305bとして、ビアのみの積層構造を用いた場合

50

40

、ビアと配線との積層構造を用いる場合と比べて、半導体装置内におけるシールリング3 04並びに応力吸収壁305a及び305bの幅方向(チップ領域302の周縁に沿って シールリング304が延びる方向に対して垂直な方向)の占有領域を狭くできるので、半 導体装置の小型化に有効である。

(21)

【 0 1 2 0 】

また、本実施形態において、シールリング304を構成するために積層されている各導 電体(パーツ)のうち少なくとも1つ以上の導電体は、デュアルダマシン構造を持つ配線 の形成工程で形成されていることが好ましい。このようにすると、シールリング304の パーツは、少なくとも1つの層間絶縁膜を「つなぎ目」なしに突き抜ける。すなわち、シ ールリング、トランジスタ等の素子及び配線層等が形成されたチップ領域302の全体に おいて、デュアルダマシン配線の形成過程でシールリング304のパーツを形成すること によって、シールリング304の「つなぎ目」を減少させることができるので、ウェハ切 断時の衝撃や外部からの水分がチップ領域302内に浸入することを防ぐことができる。 【0121】

また、本実施形態において、応力吸収壁305 a 及び305 b をスクライブ領域303 に形成したが、これに限られず、応力吸収壁305 a 及び305 b がウェハダイシング部 分とシールリング304 との間に設けられていれば、応力吸収壁305 a 及び305 b の 形成位置に関わらず本実施形態と同様の効果が得られる。すなわち、応力吸収壁305 a 及び305 b を、シールリング304 の外側であって、例えばチップ領域302 における スクライブ領域303 との境界付近に設けてもよい。

また、本実施形態において、シールリング304を、チップ領域302におけるスクラ イブ領域303との境界付近に設けたが、これに代えて、応力吸収壁305の内側であっ て、例えばスクライブ領域303のうちダイシング後も半導体装置(半導体チップ)の端 部として残る部分(つまりスクライブ領域303におけるチップ領域302との境界付近)に設けてもよい。

[0123]

また、本実施形態において、3層重ねられた層間絶縁膜に配線構造を形成したが、層間 絶縁膜の層数は3層に限られるものではなく、チップ構造に応じて3層より少なくても多 くてもよいことは言うまでもない。

【0124】

また、本実施形態において、シールリング304並びに応力吸収壁305 a 及び305 bを構成する導電材料としてCuを用いたが、これに限られず、シールリング304並び に応力吸収壁305 a 及び305 b をW、A1及びCuのうちの少なくとも1つを用いて 構成してもよい。このようにすると、半導体装置のチップ領域302 に形成される配線及 びビアと同じ材料からシールリング304並びに応力吸収壁305 a 及び305 b を形成 することができる。

[0125]

(第4の実施形態)

以下、本発明の第4の実施形態に係る電子デバイス及びその製造方法について図面を参 40 照しながら説明する。

【0126】

図 2 6 は、本発明の第 4 の実施形態に係る電子デバイス(チップ領域を 1 重に取り囲む シールリングを有する半導体装置)が設けられているウェハの一部分を示す平面図である

【0127】

図26に示すように、例えばシリコン基板等に代表される半導体基板となるウェハ40 1上には、それぞれ半導体装置となる複数のチップ領域402が配置されている。各チッ プ領域402には、複数の素子からなり且つ所定の機能を有するIC回路が設けられてい る。尚、各チップ領域402は、格子状に設けられたスクライブ領域403によって区画 10

30

されている。

[0 1 2 8 **]**

ここで、1個の半導体装置(つまり1個の半導体チップ)は、複数の素子からなり且つ 所定の機能を有するIC回路が配置されているチップ領域402と、チップ領域402の 周縁部に該チップ領域402を取り囲むように設けられているシールリング404と、シ ールリング404の外側にシールリング404を不連続的に取り囲むように設けられてい る本発明の2重の応力吸収壁405a及び405bとから構成されている。すなわち、本 実施形態の半導体装置は、第2又は第3の実施形態と同様に応力吸収壁405が2重構造 を有している点を除いて、基本的に第1の実施形態と同様の構造を有している。また、本 実施形態の半導体装置に独特の特徴として、2重構造を持つ応力吸収壁405a及び40 5bのうち外側の応力吸収壁405bの構成部分は、内側の応力吸収壁405aの構成部 分と比べて、シールリング404の延びる方向に沿った長さがより短い。 【0129】

(22)

尚、本実施形態において、レイアウト上の余裕に応じて、2重以上の3重又は4重等の 構造を持つ応力吸収壁305を設けてもよい。この場合、2重以上の応力吸収壁305の うちシールリング304から最も離れた位置に形成されている応力吸収壁の構成部分は、 他の応力吸収壁の構成部分と比べて、シールリング304の延びる方向に沿った長さがよ り短い。

[0130]

このように複数の半導体装置が形成されたウェハ401は、スクライブ領域403に沿 20 ってダイシングされ、それにより個々の半導体装置(半導体チップ)として分離される。 このとき、チップ領域402を取り囲むように応力吸収壁405が少なくとも2重以上に 形成されているため、ダイシング時の衝撃若しくは応力等又はそれらに起因して生じるク ラックにより、1つの応力吸収壁(具体的には外側の応力吸収壁405b)が破壊されて その内側つまりチップ領域402の内部方向に衝撃や応力等が侵入したとしても、破壊さ れた応力吸収壁の内側にある他の応力吸収壁(具体的には内側の応力吸収壁405a)に よって衝撃や応力等が吸収される。すなわち、衝撃、応力又はクラック等がシールリング 404に至り、それによってシールリング404が破壊されることを防止することができ る。

【0131】

また、本実施形態によると、ウェハダイシング部分に最も近い位置にある応力吸収壁4 05 b、つまりシールリング404から最も離れた位置に形成されている応力吸収壁40 5 bの構成部分の長さが小さいため、ダイシング時のクラックや衝撃等を細かく分散して 吸収できる。よって、ウェハ401を個々の半導体チップに分割する際に、シールリング 404及びチップ領域402に損傷が生じて半導体チップの性能が低下することを防ぐこ とができる。また、応力吸収壁405bの構成部分が小さいため、該構成部分がダイシン グ時のクラックや衝撃等を受けて破壊されたとしても、該構成部分が半導体装置(個片化 された半導体チップ)から脱落しやすい。このため、該破壊された構成部分が、個片化さ れた半導体チップの端部から飛び出した状態のままになることを防止できるので、該半導 体チップに対してパッケージングを行なった際に、応力吸収壁405bの残骸とボンディ

【0132】

図27は、図26のDD'線の断面図(チップ領域402の周縁部に位置するシールリング部分を含む半導体装置端部(具体的にはチップ領域402の配線構造及びシールリング404の構造)の断面図)であり、図28は、図26のDD'線の近傍を拡大した平面図である。尚、図27及び図28において、スクライブ領域403を挟む一対のチップ領域402のそれぞれの端部を示している。また、図27においては、2重構造を持つ応力吸収壁405 a 及び405 b のそれぞれの構成部分が互いに隣り合う箇所の断面構成を示している。 【0133】

図27及び図28に示すように、ダイシング前の半導体装置はチップ領域402とスク ライブ領域403とから構成されており、チップ領域402におけるスクライブ領域40 3との境界付近にシールリング404が形成されていると共にそのシールリング404の 外側(スクライブ領域403におけるチップ領域402との境界付近)に2重構造の応力 吸収壁405 a及び405 bが形成されている。

(23)

また、図27に示すように、ウェハ401(以下、基板401と称する)におけるチッ プ領域402に、トランジスタ等の素子を構成する活性層410が形成されていると共に 、基板401におけるチップ領域402の周縁部(スクライプ領域403の近傍のシール リング形成領域)に、活性層410と同様に構成された導電層420が形成されている。 また、基板401上に第1の層間絶縁膜406が堆積されており、チップ領域402の第 10層間絶縁膜406中に、活性層410と接続する第1のビア411及び第1のビア4 11と接続する第1の配線412(つまり第1のビア411と第1の配線412とからな るデュアルダマシン配線)が形成されていると共に、シールリング形成領域の第10層間 絶縁膜406に、導電層420と接続する第1のシールビア421及び第1のシールビア 421と接続する第1のシール配線422が形成されている。また、応力吸収壁形成領域 の第1の層間絶縁膜406に第1のバッファービア431a及び431bが形成されると 共にスクライブ領域403の第10層間絶縁膜406にアクセサリ配線440が形成され

[0135]

[0134]

また、図27に示すように、第1の層間絶縁膜406の上に第2の層間絶縁膜407が 形成されており、チップ領域402の第2の層間絶縁膜407に、第1の配線412と接 続する第2のビア413及び第2のビア413と接続する第2の配線414(つまり第2 のビア413と第2の配線414とからなるデュアルダマシン配線)が形成されていると 共に、シールリング形成領域の第2の層間絶縁膜407に、第1のシール配線422と接 続する第2のシールビア423及び第2のシールビア423と接続する第2のシール配線 424が形成されている。また、応力吸収壁形成領域の第2の層間絶縁膜407に、第1 のバッファービア431a及び431bとそれぞれ接続する第2のバッファービア432 a及び432bが形成されていると共にスクライブ領域403の第2の層間絶縁膜407 にアクセサリ配線440が形成されている。

また、図27に示すように、第2の層間絶縁膜407の上に第3の層間絶縁膜408が 形成されており、チップ領域402の第3の層間絶縁膜408に、第2の配線414と接 続する第3のビア415及び第3のビア415と接続する第3の配線416(つまり第3 のビア415と第3の配線416とからなるデュアルダマシン配線)が形成されていると 共に、シールリング形成領域の第3の層間絶縁膜408に、第2のシール配線424と接 続する第3のシールビア425及び第3のシールビア425と接続する第3のシール配線 426が形成されている。また、応力吸収壁形成領域の第3の層間絶縁膜408に、第2 のバッファービア432a及び432bとそれぞれ接続する第3のバッファービア433 a及び433bが形成されていると共にスクライブ領域403の第3の層間絶縁膜408 にアクセサリ配線440が形成されている。

【 0 1 3 7 】

尚、本実施形態においては、各層間絶縁膜にCuを用いてビア又はシールビアと配線又 はシール配線とからなるデュアルダマシン構造を設けた。しかし、これに代えて、第1層 目(最下層)の層間絶縁膜にWを用いてビア及びシールビアを設け、第2層目の層間絶縁 膜にCuを用いて配線及びシール配線(最下層の配線及びシール配線)を設け、第3層目 以降の層間絶縁膜にCuを用いてビア又はシールビアと配線又はシール配線とからなるデ ュアルダマシン構造を設けてもよい。

【0138】

さらに、図27に示すように、最上の配線層となる第3の層間絶縁膜408上に、該配 50

20

10

線層の保護膜となるパッシベーション膜409が堆積されている。また、第3の配線41 6の上のパッシベーション膜409が部分的に開口されていると共に、該開口部に、第3 の配線416と接続するパッド電極417が形成されている。 【0139】

(24)

尚、図26~図28に示す構造を有する本実施形態の半導体装置を製造するための方法 は、使用されるフォトマスクにおける2重構造の応力吸収壁形成用マスクパターンのレイ アウトを除いて、基本的に、図19~図22に示す第2の実施形態の半導体装置の製造方 法と同様である。

[0140]

以上に説明したように、本実施形態によると、チップ領域402のビア411、413 10 、415及び配線412、414、416を形成すると同時に、シールビア421、42 3、425及びシール配線422、424、426からなるシールリング404を形成で きる。さらに、シールリング404の外側に、バッファービア431a、432a、43 3aを積層した構造を持つ応力吸収壁405aとバッファービア431b、432b、4 33bを積層した構造を持つ応力吸収壁405b、つまり2重構造を持つ応力吸収壁40 5を形成できる。

 $\begin{bmatrix} 0 & 1 & 4 & 1 \end{bmatrix}$

また、以上のような方法によって半導体装置が形成されウェハ401は、スクライブ領 域403に沿ってダイシングを行なうことによって、個々の半導体装置(半導体チップ) に分離される。このとき、ダイシングされる部分から衝撃若しくは応力等又はそれらに起 因するクラックが発生し、チップ領域402方向へ伝播する。このとき、これらの衝撃、 応力又はクラック等によって外側の応力吸収壁405bが破壊されて、これらの衝撃等が さらにチップ領域402の内部方向へ伝播したとしても、破壊された応力吸収壁405b の内側の応力吸収壁405aによって衝撃、応力又はクラック等が吸収されるので、衝撃 等がチップ領域402の内部方向へさらに伝播することを防止できる。これにより、シー ルリング404がダメージを受けることを防止できるので、シールリング404の本来の 機能である、外部からチップ領域402の内部に水分や可動イオン等が浸入することを防 ぐ機能を保持することができ、それによって信頼性の高い半導体装置を提供することがで きる。

[0142]

また、本実施形態によると、2重構造を持つ応力吸収壁405a及び405bのうち、 ウェハダイシング部分に最も近い位置にある応力吸収壁405b、つまりシールリング4 04から最も離れた位置に形成されている応力吸収壁405bの構成部分の長さが小さい ため、ダイシング時のクラックや衝撃等を細かく分散して吸収できる。よって、ウェハ4 01を個々の半導体チップに分割する際に、シールリング404及びチップ領域402に 損傷が生じて半導体チップの性能が低下することを防ぐことができる。また、応力吸収壁 405bの構成部分が小さいため、該構成部分がダイシング時のクラックや衝撃等を受け て破壊されたとしても、該構成部分が半導体装置(個片化された半導体チップ)から脱落 しやすい。このため、該破壊された構成部分が、個片化された半導体チップの端部から飛 び出した状態のままになることを防止できるので、該半導体チップに対してパッケージン グを行なった際に、応力吸収壁405bの残骸とボンディングワイヤとの接触に起因する 製品不良をなくすことができる。

【0143】

尚、本実施形態において、応力吸収壁405a及び405bとして、ビア(バッファー ビア431a及び431b、432a及び432b、433a及び433b)の積層構造 を用いたが、これに代えて、シールリング404と同様の、ビアと配線との積層構造を用 いてもよい。また、シールリング404として、ビア(シールビア421、423、42 5)と配線(シール配線422、424、426)との積層構造を用いたが、応力吸収壁 405a及び405bと同様の、ビアのみの積層構造を用いてもよい。尚、シールリング 404並びに応力吸収壁405a及び405bとして、ビアのみの積層構造を用いた場合 20



、ビアと配線との積層構造を用いる場合と比べて、半導体装置内におけるシールリング4 04並びに応力吸収壁405a及び405bの幅方向(チップ領域402の周縁に沿って シールリング404が延びる方向に対して垂直な方向)の占有領域を狭くできるので、半 導体装置の小型化に有効である。

(25)

(0 1 4 4 **)**

また、本実施形態において、シールリング404を構成するために積層されている各導 電体(パーツ)のうち少なくとも1つ以上の導電体は、デュアルダマシン構造を持つ配線 の形成工程で形成されていることが好ましい。このようにすると、シールリング4040 パーツは、少なくとも1つの層間絶縁膜を「つなぎ目」なしに突き抜ける。すなわち、シ ールリング、トランジスタ等の素子及び配線層等が形成されたチップ領域402の全体に おいて、デュアルダマシン配線の形成過程でシールリング404のパーツを形成すること によって、シールリング40400「つなぎ目」を減少させることができるので、ウェハ切 断時の衝撃や外部からの水分がチップ領域402内に浸入することを防ぐことができる。 【0145】

また、本実施形態において、応力吸収壁405 a 及び405 b をスクライブ領域403 に形成したが、これに限られず、応力吸収壁405 a 及び405 b がウェハダイシング部 分とシールリング404との間に設けられていれば、応力吸収壁405 a 及び405 b の 形成位置に関わらず本実施形態と同様の効果が得られる。すなわち、応力吸収壁405 a 及び405 b を、シールリング404の外側であって、例えばチップ領域402 における スクライブ領域403 との境界付近に設けてもよい。

[0146]

また、本実施形態において、シールリング404を、チップ領域402におけるスクラ イブ領域403との境界付近に設けたが、これに代えて、応力吸収壁405の内側であっ て、例えばスクライブ領域403のうちダイシング後も半導体装置(半導体チップ)の端 部として残る部分(つまりスクライブ領域403におけるチップ領域402との境界付近)に設けてもよい。

[0147]

また、本実施形態において、3層重ねられた層間絶縁膜に配線構造を形成したが、層間 絶縁膜の層数は3層に限られるものではなく、チップ構造に応じて3層より少なくても多 くてもよいことは言うまでもない。

【0148】

また、本実施形態において、シールリング404並びに応力吸収壁405a及び405 bを構成する導電材料としてCuを用いたが、これに限られず、シールリング404並び に応力吸収壁405a及び405bをW、A1及びCuのうちの少なくとも1つを用いて 構成してもよい。このようにすると、半導体装置のチップ領域402に形成される配線及 びビアと同じ材料からシールリング404並びに応力吸収壁405a及び405bを形成 することができる。

[0149]

以下、本発明の各実施形態におけるシールリング構造のバリエーションについて、第1 の実施形態のシールリング104を例として説明するが、他の実施形態のシールリング2 04、304及び404についても同様である。

【0150】

図29(a)~(f)は、本発明の各実施形態におけるシールリング構造のバリエーションの断面構成を示しており、図30(a)~(c)及び図31(a)~(c)は、本発明の各実施形態におけるシールリング構造のバリエーションの平面構成を示している。尚、図30(a)~(c)及び図31(a)~(c)においても、シールリング104については太い実線で模式的に示している。

[0151**]**

まず、 図 2 9 (a) に示すシールリング構造の特徴は、 最上層の層間絶縁膜(第 3 の層 間絶縁膜 1 0 8) 中に形成されている第 3 のシール配線 1 2 6 上のパッシベーション膜 1

10

20



09が開口されており、該開口部にキャップ層127が設けられていることである。これ により、チップ領域102のパッシベーション膜109と、シールリング形成領域の外側 (スクライブ領域103を含む)のパッシベーション膜109とが不連続になるため、ダ イシング時にスクライブ領域103近傍のパッシベーション膜109が受ける機械的衝撃 が、チップ領域102に堆積されているパッシベーション膜109等の膜に伝わりにくく なる。すなわち、チップ領域102におけるスクライブ領域103との境界付近のパッシ ベーション膜109に部分的に不連続箇所が存在するので、ウェハのダイシング時の衝撃 がチップ領域102まで達することを防止することができる。

【0152】

- 次に、図29(b)に示すシールリング構造が図29(a)に示すシールリング構造と 10 異なっている点は、第1の層間絶縁膜106に、第1のシールビア121に代えて、導電 層120とそれぞれ接続するシールビア121a及び121bが設けられていること、第 2の層間絶縁膜107に、第2のシールビア123及び第2のシール配線124に代えて 、第1のシール配線122とそれぞれ接続するシールビア123a及び123bが設けら れていること、並びに、第3の層間絶縁膜108に、第3のシールビア125及び第3の シール配線125に代えて、シールビア123a及び123bのそれぞれと接続するシー ルビア125a及び125bが設けられていることである。尚、シールビア121a及び 121 bのそれぞれの上部は第1のシール配線122と接続されており、シールビア12 5 a 及び 1 2 5 b のそれぞれの上部はキャップ層 1 2 7 と接続されている。図 2 9 (b) に示すシールリング構造によると、図29(a)に示すシールリング構造によって得られ 20 る効果に加えて、次のような効果が得られる。すなわち、シールビアの幅はシール配線と 比べて狭いため、シールビアの強度はシール配線と比べてやや低くなる。それに対して、 図29(b)に示すシールリング構造のように、シールリングを構成するパーツとして、 1つのシールビアではなく、2以上に枝分かれしたシールビアを用いることによって、該 枝分かれしたシールビアが設けられている層間絶縁層において、部分的にシールリングの 多重構造(チップ領域102を多重に取り囲む構造)を実現することができる。よって、 ある層間絶縁膜内に1本(つまり-重構造の)シールビアを有するシールリングと比べて 、 多 重 構 造 部 分 を 持 つ 図 2 9 (b)に 示 す シ ー ル リ ン グ 構 造 の 強 度 は 向 上 す る 。 [0153]
- 次に、図29(c)に示すシールリング構造の特徴は、チップ領域102におけるスク 30 ライブ領域103の付近に(つまりシールリング形成領域に)、シールリング104a及 び104bからなる2重のシールリング構造が設けられていることである。具体的には、 シールリング104aは、基板101に形成された導電層120aと、第1の層間絶縁膜 106に形成され且つ導電層120aと接続するシールビア121aと、第2の層間絶縁 膜106の下部に形成され且つシールビア121aと接続するシールビア123aと、第 2の層間絶縁膜106の上部に形成され且つシールビア123aと接続するシール配線1 2 4 a と、 第 3 の 層 間 絶 縁 膜 1 0 7 に 形 成 さ れ 且 つ シ ー ル 配 線 1 2 4 a と 接 続 す る シ ー ル ビア125aとから構成されている。また、シールリング104bは、基板101に形成 された導電層120bと、第1の層間絶縁膜106に形成され且つ導電層120bと接続 するシールビア121bと、第2の層間絶縁膜106の下部に形成され且つシールビア1 40 2 1 b と 接 続 す る シ ー ル ビ ア 1 2 3 b と 、 第 2 の 層 間 絶 縁 膜 1 0 6 の 上 部 に 形 成 さ れ 且 つ シールビア123bと接続するシール配線124bと、第3の層間絶縁膜107に形成さ れ且つシール配線124bと接続するシールビア125bとから構成されている。尚、最 上層の層間絶縁膜(第3の層間絶縁膜108)中に形成されているシールビア125a及 び125bのそれぞれの上のパッシベーション膜109は開口されており、該各開口部に キャップ層127a及び127bが設けられている。図29(c)に示すシールリング構 造によると、チップ領域102の周縁部に、チップ領域102を連続的に取り囲むシール リング104a及び104bが2重に形成されている。よって、半導体ウェハ(基板)1 01をスクライブ領域103に沿ってダイシングして、完成した個片の半導体チップ(半 導体装置)を取り出す際に、ダイシング装置のブレードがスクライブライン(スクライブ 50

領域) 1 0 3 に接することによって生じるダイシング時の機械的衝撃がチップ領域 1 0 2 に加わること、又はそれによってチップ領域 1 0 2 が破損することをより確実に防止することができる。また、シールリング 1 0 4 a 及び 1 0 4 b の最上部に形成されているキャップ層 1 2 7 a 及び 1 2 7 b は、チップ領域 1 0 2 を連続的に取り囲むパッシベーション 膜 1 0 9 の開口部に設けられている。このため、チップ領域 1 0 2 に形成されているパッシベーション 膜 1 0 9 と、スクライブ領域 1 0 3 に形成されているパッシベーション 膜 1 0 9 とは、キャップ層 1 2 7 a 及び 1 2 7 b によって 2 重に分断されることになる。すなわち、スクライブ領域 1 0 3 とチップ領域 1 0 2 とがパッシベーション 膜 1 0 9 を介して接続されることはないので、ダイシング時にスクライブ領域 1 0 3 のパッシベーション 膜 1 0 9 が受ける衝撃が該パッシベーション 膜 1 0 9 を通じてチップ領域 1 0 2 に伝播されることはほとんどない。

【0154】

次に、図29(d)に示すシールリング構造は、図29(c)に示すシールリング構造 と同様に、図29(b)に示すシールリング構造を2重に設けたものであり、図29(c))に示すシールリング構造と同様の効果に加えて、図29(b)に示すシールリング構造 と同様の効果が得られる。

【 0 1 5 5 】

尚、図29(c)に示すシールリング構造において、図29(e)に示すように、パッシベーション膜109を開口せずにキャップ層127a及び127bを設けなくてもよいし、又は図示はしていないがいずれか一方のキャップ層のみを設けてもよい。 【0156】

また、図29(d)に示すシールリング構造において、図29(f)に示すように、パッシベーション膜109を開口せずにキャップ層127a及び127bを設けなくてもよいし、又は図示はしていないがいずれか一方のキャップ層のみを設けてもよい。 【0157】

次に、図30(a)に示すシールリング構造の平面構成の特徴は、シールリング104 が基板101(つまりパッシベーション膜109)の上側から見て矩形状の凹凸を有して いることである。

【0158】

また、図30(b)に示すシールリング構造の平面構成の特徴は、シールリング104 30 が基板101の上側から見て三角波状の凹凸を有していることである。 【0159】

また、図30(c)に示すシールリング構造の平面構成の特徴は、シールリング104 の側部に、スクライブ領域103の方向に延びる複数の突起が設けられていることである 。すなわち、シールリング104は、スクライブ領域103の延びる方向に対して垂直な 方向に複数の突起を有している。

【0160】

尚、図30(a)~(c)のそれぞれに対応する半導体装置の断面構成は、断面を観察 する箇所によりシールリング104の形成位置が水平方向に変化したり又はシールリング 104の形成幅が変化する点を除いて、図2に示す第1の実施形態又は前述の図29(a)、(b)に示すバリエーションと同様である。

【0161】

図30(a)~(c)のいずれかに示すシールリング構造を有する半導体装置において は、チップ領域102を保護するシールリング104の障壁が、スクライブ領域103が 延びる方向に対して平行な方向のみならず、垂直な方向や斜め方向にも設けられている。 このため、ウェハのダイシング時にダイシング装置のブレードとパッシベーション膜10 9等の膜とが接触することによって生じる衝撃及び応力並びにそれらに起因して生じたウ ェハ(基板101)のクラック等が、シールリング104の側面(スクライブ領域103 と対向する面)に沿って進行することを防ぐことができる。 【0162】

50

40

10

次に、図31(a)に示すシールリング構造の平面構成の特徴は、スクライブ領域10 3 側のシールリング104 b が基板101 (つまりパッシベーション膜109)の上側か ら見て矩形状の凹凸を有していることである。

また、図31(b)に示すシールリング構造の平面構成の特徴は、スクライブ領域10 3 側のシールリング104bが基板101の上側から見て三角波状の凹凸を有しているこ とである。

[0164]

また、図31(c)に示すシールリング構造の平面構成の特徴は、スクライブ領域10 3 側のシールリング104bの側部に、スクライブ領域103の方向に延びる複数の突起 10 が設けられていることである。すなわち、シールリング104bは、スクライブ領域10 3の延びる方向に対して垂直な方向に複数の突起を有している。

[0165]

尚、図31(a)~(c)のそれぞれに対応する半導体装置の断面構成は、断面を観察 す る 箇 所 に よ り シ ー ル リ ン グ 1 0 4 の 形 成 位 置 が 水 平 方 向 に 変 化 し た り 又 は シ ー ル リ ン グ 104の形成幅が変化する点を除いて、前述の図29(c)~(f)に示すバリエーショ ンと同様である。

[0166]

図31(a)~(c)のいずれかに示す本実施形態のシールリング構造を有する半導体 装置によると、シールリング構造が2重になっていることによる、図29(c)~(f) 20 に示すバリエーションと同様の効果に加えて、次のような効果が得られる。すなわち、 ップ領域102を保護するシールリング104 a 及び104 b のうちスクライブ領域10 3 側のシールリング104bの障壁が、スクライブ領域103が延びる方向に対して平行 な方向のみならず、垂直な方向や斜め方向にも設けられている。このため、ウェハのダイ シング時にダイシング装置のブレードとパッシベーション膜109等の膜とが接触するこ とによって生じる衝撃及び応力並びにそれらに起因して生じたウェハ(基板101)のク ラック等が、シールリング104bの側面(スクライブ領域103と対向する面)に沿っ て進行することを防ぐことができる。

[0167**]**

尚、図31(a)~(c)のそれぞれに示すシールリング構造(2重構造)においては 30 、 ラ イ ン 状 の 平 面 形 状 を 有 す る シ ー ル リ ン グ 1 0 4 a と 、 ラ イ ン 状 以 外 の 他 の 平 面 形 状 を 有するシールリング104bとの組み合わせについて説明した。しかし、シールリング1 0 4 a 及び 1 0 4 b のそれぞれが、ライン状以外の他の平面形状(同一でもよいし又は異 なっていてもよい)を有していてもよい。また、少なくとも最も外側のシールリングがラ イン状以外の他の平面形状を有する3重以上のシールリング構造を用いてもよい。しかし 、 ライン状以外の他の平面形状を有する複数のシールリングを用いた場合又は 3 重以上の シールリング構造を用いた場合には、半導体装置(半導体チップ)の幅に占めるシールリ ン グ 部 分 の 幅 が 大 き く な り 、 半 導 体 装 置 の 小 型 化 に 不 利 と な る 可 能 性 が あ る 。 従 っ て 、 図 3 1 (a) ~ (c) のそれぞれに示すシールリング構造のように、ライン状の平面形状を 有するシールリングと、ライン状以外の他の平面形状を有するシールリングとを組み合わ 40 せた2重のシールリング構造を用いることが好ましい。

[0168]

以上に説明したように、本発明は、チップ領域の周囲を取り囲むように形成されたシー ルリングとそれを保護する機構とを有する電子デバイスおよびその製造方法に関し、ダイ シング時に発生するクラックや応力等を応力吸収壁によって阻止してチップ領域の内部を 確 実 に 保 護 す る と い う シ ー ル リ ン グ の 機 能 を 保 持 す る と い う 効 果 が 得 ら れ 、 非 常 に 有 用 で ある。

【図面の簡単な説明】

【産業上の利用可能性】

[0169]

(29)

【図1】本発明の第1の実施形態に係る電子デバイスが設けられているウェハの一部分を 示す平面図である。 【図2】図1のAA'線の断面図である。 【図3】図1のAA'線の近傍を拡大した平面図である。 【図4】本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図で ある。 【図5】本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図で ある。 【図6】本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図で ある。 【図7】本発明の第1の実施形態に係る電子デバイスの製造方法の各工程を示す断面図で ある。 【図8】ダイシング後における図1のAA′線の断面図である。 【図9】ダイシング後における図1のAA′線の近傍を拡大した平面図である。 【図10】本発明の第1の実施形態に係る電子デバイス(ダイシング後)をリードフレー ムに搭載した様子を示す断面図である。 【図11】ダイシング前における比較例の半導体装置の端部の断面図でる。 【図12】ダイシング前における比較例の半導体装置の端部の平面図でる。 【図13】ダイシング後における比較例の半導体装置の端部の断面図でる。 【図14】ダイシング後における比較例の半導体装置の端部の平面図でる。 【図15】比較例の半導体装置(ダイシング後)をリードフレームに搭載した様子を示す 断面図である。 【図16】本発明の第2の実施形態に係る電子デバイスが設けられているウェハの一部分 を示す平面図である。 【図17】図16のBB'線の断面図である。 【図18】図16のBB'線の近傍を拡大した平面図である。 【図19】本発明の第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図 である。 【図20】本発明の第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図 である。 【 図 2 1 】 本 発 明 の 第 2 の 実 施 形 態 に 係 る 電 子 デ バ イ ス の 製 造 方 法 の 各 工 程 を 示 す 断 面 図 である。 【図22】本発明の第2の実施形態に係る電子デバイスの製造方法の各工程を示す断面図 である。 【図23】本発明の第3の実施形態に係る電子デバイスが設けられているウェハの一部分 を示す平面図である。 【図24】図23のCC[']線の断面図である。 【図25】図23のCC′線の近傍を拡大した平面図である。 【図26】本発明の第4の実施形態に係る電子デバイスが設けられているウェハの一部分 を示す平面図である。 【図27】図26のDD'線の断面図である。 【 図 2 8 】 図 2 6 の D D '線 の 近 傍 を 拡 大 し た 平 面 図 で あ る 。 【図29】(a)~(f)は、本発明の各実施形態におけるシールリング構造のバリエー ションの断面図である。 【図30】(a)~(c)は、本発明の各実施形態におけるシールリング構造のバリエー ションの平面図である。 【図31】(a)~(c)は、本発明の各実施形態におけるシールリング構造のバリエー ションの平面図である。 【図32】従来の半導体装置の断面図である。 【符号の説明】

50

10

20

30

(30)

101 ウェハ(基板) チップ領域 1 0 2 103 スクライブ領域 104、104a、104b シールリング 1 0 5 応力吸収壁 106 第1の層間絶縁膜 106a ビアホール 106b 溝 状 凹 部 106 c 凹部 106d、106e、106f 配 線 溝 107 第2の層間絶縁膜 1 0 8 第3の層間絶縁膜 109 パッシベーション膜 1 1 0 活性層 1 1 1 第1のビア 1 1 2 第1の配線 1 1 3 第2のビア 第2の配線 1 1 4 1 1 5 第3のビア 1 1 6 第3の配線 1 1 7 パッド電極 120 導電層 121、121a、121b 第1のシールビア 122、122a、122b 第1のシール配線 123、123a、123b 第2のシールビア 124、124a、124b 第 2 の シ ー ル 配 線 1 2 5 、 1 2 5 a 、 1 2 5 b 第3のシールビア 126 第3のシール配線 127、127a、127b キャップ層 1 3 1 第1のバッファービア 1 3 2 第2のバッファービア 1 3 3 第3のバッファービア 1 4 0 アクセサリ配線 1 5 0 リードフレーム 151 ボンディングワイヤ 201 ウェハ(基板) 202 チップ領域 203 スクライブ領域 204 シールリング 205a、205b 応力吸収壁 206 第1の層間絶縁膜 206a ビアホール 206b 溝状凹部 206c、206d 凹部 206e、206f、206g 配 線 溝 207 第2の層間絶縁膜 2 0 8 第3の層間絶縁膜 209 パッシベーション膜 2 1 0 活性層

10

20

30

(31)

10

20

30

【図1】











【図5】

 106d
 106e
 106e
 106e
 106b
 106b
 106d
 101
 110
 120
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110
 1110

【図6】



【図7】



【図9】





【図10】



【図8】











【図14】



【図16】







233a-232a 231a

217

226.

ΈŲ.

လ် 212222222 チップ領域202

- スクライブ領域203

チップ領域202

205b 205a

20

220

【図17】

































【図28】

【図27】















フロントページの続き

(74)代理人	100115691			
	弁理士	藤田	篤史	
(74)代理人	1001175			

弁理士 二宮 克也

(74)代理人 100117710

<u> 弁理士</u> 原田 智雄

(74)代理人 100121728

弁理士 井関 勝守

(72)発明者 筒江 誠

大阪府門真市大字門真1006番地 松下電器産業株式会社内

F ターム(参考) 5F033 HH11 JJ01 JJ11 KK11 KK19 MM02 PP27 PP28 QQ09 QQ11 QQ37 QQ48 VV01 VV03 XX19 XX34