(19) **日本国特許庁(JP)**

(12) 特許公報(B2)

(11)特許番号

特許第5519901号 (P5519901)

(45) 発行日 平成26年6月11日(2014.6.11)

(24) 登録日 平成26年4月11日 (2014.4.11)

FL(51) Int. Cl.

HO1L 29/78 (2006, 01) HO1L 29/78 652T HO1L 29/12 (2006, 01) HO1L 29/78 652K HO1L 21/336 (2006.01) HO1L 29/78 658F

請求項の数 5 (全 11 頁)

特願2007-176089 (P2007-176089) (21) 出願番号 (22) 出願日 平成19年7月4日(2007.7.4) (65) 公開番号 特開2009-16530 (P2009-16530A) 平成21年1月22日 (2009.1.22) (43) 公開日 平成22年2月12日 (2010.2.12) 審查請求日

特許法第30条第1項適用 2007年3月27日 社 ||(74)代理人 100088672 団法人 応用物理学会発行の「2007年(平成19年) 春季 第54回応用物理学関係連合講演会予稿集 第 1分冊 に発表

前置審查

||(73)特許権者 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目7番3号

||(73)特許権者 304021417

国立大学法人東京工業大学

東京都目黒区大岡山2丁目12番1号

弁理士 吉竹 英俊

||(74)代理人 100088845

弁理士 有田 貴弘

(72) 発明者 三浦 成久

> 東京都千代田区丸の内二丁目7番3号 三 菱電機株式会社内

> > 最終頁に続く

(54) 【発明の名称】炭化珪素電界効果型トランジスタ及びその製造方法

(57)【特許請求の範囲】

【請求項1】

炭化珪素基板と酸化珪素と堆積絶縁膜とがその順で積層された積層構造から成るゲート 絶縁膜を有する炭化珪素電界効果型トランジスタにおいて、

前記酸化珪素は前記炭化珪素基板のドライ熱酸化により形成された膜であり、

前記炭化珪素基板の表面上に形成された前記酸化珪素の膜厚が0.3nmから0.9n mの範囲内にあり、

前記堆積絶縁膜が300 以下の基板温度で化学気相成長法により製膜された酸化アル ミニウムの膜であることを特徴とする、

炭化珪素電界効果型トランジスタ。

【請求項2】

請求項1記載の炭化珪素電界効果型トランジスタであって、

前記酸化珪素は600 以上800 以下の基板温度でのドライ熱酸化により形成され ている、

炭化珪素電界効果型トランジスタ。

【請求項3】

請求項1又は2に記載の炭化珪素電界効果型トランジスタであって、

当該炭化珪素電界効果型トランジスタは、前記堆積絶縁膜の堆積後に製膜温度よりも高 温で熱処理されている、

炭化珪素電界効果型トランジスタ。

【請求項4】

炭化珪素基板と膜厚が0.3nmから0.9nmの範囲内にある酸化珪素と酸化アルミニウムの堆積絶縁膜とがその順で積層された積層構造から成るゲート絶縁膜を有する炭化珪素電界効果型トランジスタの製造方法であって、

600 以上800 以下の基板温度でのドライ熱酸化により前記酸化珪素を形成し、 前記堆積絶縁膜が300 以下の基板温度で化学気相成長法により製膜されたことを特 徴とする、

炭化珪素電界効果型トランジスタの製造方法。

【請求項5】

請求項4に記載の炭化珪素電界効果型トランジスタの製造方法であって、

前記堆積絶縁膜の堆積後に製膜温度よりも高温で前記炭化珪素電界効果型トランジスタ を熱処理することを特徴とする、

炭化珪素電界効果型トランジスタの製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、炭化珪素電界効果型トランジスタ及びその製造方法に関する。

【背景技術】

[0002]

次世代の高耐圧・低損失なスイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタが注目されている。本素子は、炭化珪素と絶縁膜との界面にチャネルを形成し、絶縁膜の直上に形成されたゲート電極へ印加する電圧を制御することでチャネルの導電性を変化させて、チャネルの両端に接続されたソース / ドレイン電極間に流れる電流のスイッチング動作を行うものである。本デバイスの性能に対して大きな影響を与える要因の一つに、炭化珪素と絶縁膜との界面の品質が挙げられる。従来技術に於いては、主に熱酸化法によって酸化珪素を形成して絶縁膜とし、当該界面を形成している。しかし、未だ良好なものが得られていない。そこで、熱酸化法と堆積法とを組み合わせた手法によって当該界面を形成することが、特許文献 1 及び 2 に開示されている。

[0003]

【特許文献1】特開2004-303894号公報

【特許文献2】特開2002-280381号公報

【発明の開示】

【発明が解決しようとする課題】

[0004]

炭化珪素を母材とするMOS (Metal-Oxide-Semiconductor)型電界効果トランジスタは、低損失、高温動作などの優れた性能を実現できる可能性をもち、パワーデバイスとして期待されている。しかしながら、炭化珪素によるMOS型電界効果トランジスタには、炭化珪素/酸化珪素界面の品質が悪いこと、具体的にはチャネル移動度が小さいという問題点がある。MOS型電界効果トランジスタにおいて、チャネル部の抵抗は、トランジスタ全体の抵抗の大きな割合を占めており、炭化珪素/酸化珪素界面の高品質化により大幅な抵抗の低減が可能となるので、低損失化に対する効果は極めて大きい。

[0005]

炭化珪素を熱酸化し炭化珪素/酸化珪素構造を形成する場合について考える。炭化珪素中には炭素が存在するため、珪素を熱酸化する場合と炭化珪素を熱酸化する場合とでは、酸化珪素の形成機構に明らかな相違がある。これまでに、珪素を熱酸化して酸化珪素を形成し品質の良い珪素/酸化珪素界面を得る手法は多く見出されているが、炭化珪素には炭素が存在することから、従来の珪素に対する手法をそのまま炭化珪素に適用することはできない。このため、炭化珪素に固有の、高品質な炭化珪素/酸化珪素界面の形成手法を探る必要がある。

[0006]

10

20

40

30

この発明は、上記の様な問題点を解決するために成されたものであり、熱酸化により炭化珪素/酸化珪素界面を形成する上で炭素の影響を最小限に抑えた高品質な炭化珪素/絶縁膜界面を作製し、MOS型電界効果トランジスタにおいてチャネル部の抵抗を他の部分の抵抗に比べて十分に小さい値とする構造、及び、その製造方法を提供することを、その目的とする。

【課題を解決するための手段】

[0007]

この発明の主題は、<u>炭化珪素基板と</u>酸化珪素と堆積絶縁膜と<u>がその順で積層された</u>積層構造から成るゲート絶縁膜を有する炭化珪素電界効果形トランジスタにおいて、<u>酸化珪素</u>は炭化珪素基板のドライ熱酸化により形成された膜であり、炭化珪素基板の表面上に形成された前記酸化珪素の膜厚が 0 . 3 n m から 0 . 9 n m の範囲内にあり、前記堆積絶縁膜が 3 0 0 以下の基板温度で化学気相成長法により製膜された酸化アルミニウムの膜であることを特徴とする。

[0008]

以下、この発明の主題の様々な具体化を、添付図面を基に、その効果・利点と共に、詳述する。

【発明の効果】

[0009]

本発明の主題によれば、炭化珪素と酸化珪素との界面への炭素の影響を最小限に抑えることが出来、高チャネル移動度で低オン抵抗の、電界効果形トランジスタを得ることが出来る。

【発明を実施するための最良の形態】

[0010]

(実施の形態1)

本実施の形態の特徴点は、炭化珪素(SiC)の最表面上にその膜厚が1nm以下に制御された酸化珪素膜を熱酸化により形成し、当該酸化珪素膜の表面上に酸化膜(酸化アルミニウム)を堆積して成るSiC-MOSFETのゲート絶縁膜を形成した点にある。これは、炭化珪素固有の現象として、熱酸化により1nm以下の極めて薄い酸化珪素膜を形成することにより、炭素に起因する炭化珪素/酸化珪素界面の劣化を十分に抑えることが可能であることを新たに見出したことによる。

[0011]

以下、本実施の形態により作製される炭化珪素半導体装置の一例として、MOS型電界効果トランジスタの作製方法を、図1~図3の縦断面図に示す。

[0012]

尚、本実施の形態では、第1導電型をn型とし、第2導電型をp型として記載しているが、その逆の定義でも構わない。

[0013]

先ず、第1導電型の不純物濃度が1×10 19 c m $^{-3}$ 程度の炭化珪素半導体基板2を用意する。第1導電型としては、 n 型の導電性であることが望ましい。また、炭化珪素半導体基板2の面方位やポリタイプは如何なるものでも構わないし、特定の方位に傾斜した基板でも構わない。好ましくは、[11-20]方向に8°以下に傾斜された(0001)面を主面とする。そして、エピタキシャル結晶成長法等により、第1導電型の炭化珪素から成る第1導電型のドリフト層3を形成する。第1導電型のドリフト層3の厚さは5μm~50μmであれば良く、ここでの第1導電型の不純物濃度としては、1×10 15 c m $^{-3}$ ~ 1×10 18 c m $^{-3}$ であれば良い。この構成により、数100V~3kV以上の耐圧を持つ縦型電界効果型トランジスタを実現することが出来る。

[0014]

次に、写真製版技術を用いて注入マスクを形成し、第1導電型の不純物及び第2導電型の不純物をイオン注入することで、第1導電型のソース領域8、第2導電型のウェル領域7、及び第2導電型のウェルコンタクト領域9を形成する(図1参照)。第1導電型のソ

10

20

30

40

10

20

30

40

50

ース領域8の不純物としては窒素やリンが最適であり、その濃度プロファイルは例えば1 $0 \text{ n m} \sim 5 \text{ } 0 \text{ } 0 \text{ n m}$ の深さに $1 \times 1 \text{ } 0^{18} \text{ c m}^{-3} \sim 1 \times 1 \text{ } 0^{21} \text{ c m}^{-3}$ であれば良い。第 2 4電型のウェル領域7の不純物としてはボロンやアルミニウムが最適であり、その濃度プロ ファイルは例えば100nm~1000nmの深さに1×10¹⁷ c m⁻³~1×10¹⁹ c m ^{- 3} で あれば 良 い 。 第 2 導 電 型 の ウ ェ ル 領 域 7 中 の 第 2 導 電 型 の 不 純 物 濃 度 は 、 第 1 導 電 型 のドリフト層3中の第1導電型の不純物濃度を超えるようにし、且つ、第1導電型のソー ス領域8中の不純物濃度を超えない様にする。更に、第2導電型のウェル領域7の深さを 、 第 1 導電型のソース領域 8 よりも深く設定する。第 2 導電型のウェルコンタクト領域 9 の不純物としてはボロンやアルミニウムが最適であり、その濃度プロファイルは例えば1 50 n m ~ 50 0 n m の深さに 1×10^{19} c m $^{-3}$ ~ 1×10^{21} c m $^{-3}$ であれば良い。更に 、第2導電型のウェルコンタクト領域9の深さは、第2導電型のウェル領域7の深さを超 えない様に設定する。注入マスクとしては、フォトレジストが適用可能であるが、酸化珪 素や多結晶珪素、非晶質珪素を用いても良い。その時は、基板温度300 ~800 程 度の高温下で上記不純物の注入を行っても良い。又、注入を行う際に、第1導電型のドリ フト層3の表面上に熱酸化法等によって10nm~50nm程度の酸化珪素を設けて、注 入スルー膜を形成しておいても良い。

[0015]

又、第2導電型のウェル領域7中の表面近傍には、MOS型電界効果トランジスタのチャネルが形成される。一般的にチャネル領域の不純物濃度が高いとチャネルコンダクタンスが減少するため、素子のチャネル抵抗が増加する。そこで、第2導電型のウェル領域7中の第2導電型の不純物濃度を表面近傍に於いて低く設定しても良い。このときの第2導電型の不純物の表面近傍の濃度としては、1×10¹⁶cm⁻³~1×10¹⁷cm⁻³程度が望ましい。

[0016]

次に、基板洗浄を施した後に熱処理装置によって、例えば1400 ~1800 の高温で、例えば30秒~1時間程度、窒素やアルゴンなどの不活性ガス中で熱処理することによって、注入イオンを電気的に活性化する。

[0017]

次に、基板洗浄や犠牲酸化を施した後に、ゲート絶縁膜4を形成する。斯かる工程は本実施の形態における特徴的な工程であるため、後で詳述する。

[0018]

尚、ゲート絶縁膜 4 を形成する前に、チャネル領域にエピタキシャル成長法並びに写真製版及びエッチングによって 1 0 n m ~ 1 0 0 0 n m程度の厚さの炭化珪素層を形成しておいても良い。この様にすることで、注入損傷の全く無いチャネル領域にゲート絶縁膜 4 を形成することが出来、ゲート絶縁膜の信頼性が向上する。但し、この炭化珪素層は第 1 導電型を示し、第 1 導電型の不純物を 1 × 1 0 15 c m $^{-3}$ ~ 1 × 1 0 18 c m $^{-3}$ 程度、包含していることが望ましい。

[0019]

ゲート絶縁膜4の形成後、多結晶珪素もしくは非晶質珪素の堆積もしくは高融点金属の 堆積と、写真製版技術と、エッチング技術とを用いて、ゲート電極5を形成する(図2)

[0020]

次に、層間絶縁膜6の堆積とソース電極10の形成、裏面ドレイン電極1の形成、表面ソース電極配線13の形成、ゲート電極配線、及び保護膜形成の形成などによって、MOS型電界効果トランジスタが作製される(図3)。尚、図3はMOS型電界効果トランジスタの縦断面構造の一部を示しており、実際には、図3で示される構造が数千個から数十万個に渡って連続的に配置されている。そして、素子末端には、高耐圧を維持する層が第2導電形のウェル領域7に連続して形成されている。

[0021]

ここで、本実施の形態に係る炭化珪素半導体装置において特徴的な、ゲート絶縁膜4の

10

20

30

40

50

形成工程について詳述する。先ず、図1に示した第1及び第2導電型の不純物が注入、活性化された炭化珪素基板(各部3+7+8+9から成る半導体構造)の表面に対して、熱酸化法によって犠牲酸化膜としての酸化珪素膜を形成する。この工程では、1000 から1200 程度の酸素雰囲気(ドライ酸化)または酸素と水素(水蒸気)の混合雰囲気(ウェット酸化)に上記炭化珪素基板の表面を暴露することで、膜厚5nm~100nm程度の犠牲酸化膜としての酸化珪素膜が形成される。そして、当該酸化珪素膜を希フッ酸やバッファードフッ酸等によってエッチング除去することで、清浄な炭化珪素基板表面を得る。

[0022]

続いて、表面が清浄化された当該炭化珪素基板をランプ加熱炉や抵抗加熱炉などの清浄な炉に設置して十分に窒素置換して大気中の水分や酸素を除去する。そして、600~800 程度の所望の温度に炭化珪素基板を加熱し、その温度で3分から300分保持して、当該炭化珪素基板を冷却する。炉内の雰囲気は、600 から800 の所望の温度に達した時点で窒素雰囲気から酸素雰囲気に切り替えても良いし、昇温の段階で酸素雰囲気にしておいても良い。即ち、ランプ加熱炉など昇温速度を早くできる装置では昇温中から酸素雰囲気にしても良いが、抵抗加熱炉など昇温速度が遅い装置では所望の温度に引き後にガスを切り替えることが望ましい。ここで、図4に、所望の温度での酸化時間と得られた熱酸化膜(酸化珪素膜)の膜厚との関係を示す。膜厚の定量には、X線光電子分光分析装置(XPS:X-ray Photoelectron Spectroscopy)による測定で得られたSi2pスペクトルの角度分解法によって行った。同図より、温度増加及び処理時間増加によって酸化膜厚の増加が見られ、それらを調整することによりオングストロームオーダー(サブナノメートル)で膜厚を制御できることがわかる。後述するが、実用的には酸化膜(酸化珪素膜)11の膜厚が11mに達しない程度が望ましいことがわかったので、酸化速度の大きい800 よりも600 での処理が膜厚制御の観点から好都合である。

[0023]

続いて、例えばトリエチルアルミニウムと水とを原料とした化学気相成長法(CVD法)によって酸化アルミニウムの堆積を行う。堆積膜12の厚さは10nmから100nmであれば良い。当該堆積は、300 以下で、好ましくは200 以下の低基板温度で製膜を行うことが望ましい。これは、より高温での製膜処理を行うと製膜中に炭化珪素基板の新たな酸化が発生し、界面特性を劣化するサブオキサイドの生成を促すためである。図5に、酸化アルミニウム及び酸化珪素(膜厚約1nm)/酸化アルミニウムの構造をそれぞれMOS型電界効果トランジスタのゲート絶縁膜に用いたときのチャネル移動度を示す。酸化アルミニウムの堆積温度上昇と共にチャネル移動度が減少しているが、酸化珪素/酸化アルミニウムでは、その減少の度合いが抑えられている。高温製膜における炭化珪素基板酸化の影響を約1nmの膜厚の酸化珪素層が軽減していることがわかる。

[0024]

以上の様な製造方法で作製した積層絶縁膜を用いてMOSキャパシタを作製し、界面準位密度の評価を行った結果が、図6である。比較のために従来の1000 程度の高温下での熱酸化法による厚膜の酸化珪素、及びMOS界面に酸化珪素層を適用していない酸化アルミニウムを用いた場合の結果をも示す。図6より、従来の熱酸化膜に比べて酸化アルミニウムを用いることで界面準位密度が減少し、更に約1nmの酸化珪素層を挿入することで、界面準位密度が更に一層減少していることがわかる。即ち、本実施の形態による構造及び製造方法によって得られるMOS界面が非常に良質であることを示している。

[0025]

図7に、本実施の形態によって作製される積層絶縁膜をMOS型電界効果トランジスタのゲート電極直下のゲート絶縁膜4に適用し、当該積層絶縁膜中の酸化珪素層11の膜厚に対するチャネル移動度の関係を調べた結果を示す。酸化珪素層を形成しないもの(膜厚 = 0 n m)よりも1 n m程度というごくわずかの酸化珪素層11を設けることで、チャネル移動度の飛躍的な増加が見られる。しかし、更に厚膜化すると、チャネル移動度が急激に減少することがわかる。従って、極薄の酸化珪素層11の膜厚としては、およそ0.3

nmから0.9nmまでの範囲内の値に設定することが最も適切であることがわかる。そして、本実施の形態によって得られる大きなチャネル移動度は、MOS型電界効果トランジスタのオン抵抗の更なる低減をもたらし、低損失炭化珪素パワーデバイスの実現に大きく貢献するものである。

[0026]

尚、本実施の形態では1 n m以下の熱酸化膜(酸化珪素層11)を作製するのに、600以上800以下の温度にある酸素雰囲気での処理を示したが、1000程度のより高温で、且つ短時間で処理することで行っても良い。このときには、酸素分圧が制御された環境下で行うことが望ましく、この様にしてゲート絶縁膜4を作製したMOS型電界効果トランジスタに於いても、大きな電界効果移動度が得られる。

[0027]

又、本実施の形態の上記一例では、堆積絶縁膜12としては酸化アルミニウムの結果を示したが、他の酸化物や窒化物や酸化窒化物や酸化珪化物を堆積絶縁膜12として用いても良い。好ましくは、一般的に用いられる酸化珪素よりも比誘電率の大きい材料を堆積絶縁膜12として用いることで、同一膜厚、同一リーク電流で比較したときの電界効果形トランジスタのゲート電界が大きくなるので、オン抵抗が低減する効果がある。

[0028]

更に、堆積絶縁膜12の堆積を行った後に、堆積温度よりも高温で不活性ガス中もしくは一酸化窒素ガス中でアニールを行っても良い。この様にすることで、堆積絶縁膜12の膜質及び堆積絶縁膜12と酸化珪素膜11との界面特性が向上し、積層された絶縁膜の品質を向上させることが出来る。特に、耐電圧の向上が期待される。特に一酸化窒素を用いることで、MOS界面に窒素を供給してMOS界面での未結合手の終端や炭素の不活性化等の効果によって、更に界面特性が向上することが期待される。

[0029]

<利点の整理>

本実施の形態では、酸化珪素11と堆積絶縁膜12の積層構造からなるゲート絶縁膜4を有する炭化珪素電界効果形トランジスタにおいて、酸化珪素11の膜厚を1nm以下に、好ましくは、酸化珪素11の膜厚を0.3nmから0.9nmの範囲内の値に設定するので、酸化珪素11中の炭素の影響をより一層少なくすることが出来、以って高チャネル移動度で低オン抵抗の電界効果形トランジスタを得ることが出来る。

[0030]

又、本実施の形態では、堆積絶縁膜12を一例として酸化アルミニウムとする構造を採用しているので、高誘電率なゲート絶縁膜4を得ることが出来、ゲート電界増加による素子のオン抵抗の低減化を成すことが出来る。

[0031]

又、本実施の形態では、堆積絶縁膜12を300 以下の基板温度で化学気相成長法(CVD法)により製膜しているので、堆積絶縁膜形成時の基板酸化が抑えられたゲート絶縁膜4を形成することが出来る。

[0032]

又、本実施の形態では、600 以上800 以下の基板温度で酸素雰囲気下でのドライ熱酸化により酸化珪素11を形成しているので、1nm以下の膜厚の酸化珪素11を容易に制御して作製することが出来る。

[0033]

又、本実施の形態では、堆積絶縁膜12の堆積後に製膜温度よりも高温で本炭化珪素半導体装置を熱処理することとしているので、この様な製造方法によって、ゲート絶縁膜4の緻密化が進行して膜質が良好になり、耐電圧増加及びリーク電流減少を達成することが出来る。

[0034]

(付記)

以上、本発明の実施の形態を詳細に開示し記述したが、以上の記述は本発明の適用可能

10

20

30

40

な局面を例示したものであって、本発明はこれに限定されるものではない。即ち、記述した局面に対する様々な修正や変形例を、この発明の範囲から逸脱することの無い範囲内で考えることが可能である。

[0 0 3 5]

例えば、本発明は、トレンチ型のゲート構造を有する炭化珪素電界効果型トランジスタ にも適用可能である。

【産業上の利用可能性】

[0036]

本発明に係る炭化珪素電界効果型トランジスタは、例えばパワーデバイスに適用して好適である。

10

【図面の簡単な説明】

[0037]

- 【図1】本発明の実施の形態1に係る炭化珪素電界効果型トランジスタの製造方法の一部を示す縦断面図である。
- 【図2】本発明の実施の形態1に係る炭化珪素電界効果型トランジスタの製造方法の一部を示す縦断面図である。
- 【図3】本発明の実施の形態1に係る炭化珪素電界効果型トランジスタの製造方法の一部を示す縦断面図である。
- 【図4】本発明の実施の形態1における熱酸化膜厚の処理温度及び処理時間依存性を示す図である。

20


- 【図5】酸化アルミニウム及び酸化珪素膜/酸化アルミニウムをゲート絶縁膜に用いたMOS型電界効果トランジスタの、チャネル移動度の酸化アルミニウム堆積温度依存性を示す図である。
- 【図 6 】熱酸化膜、酸化アルミニウム及び酸化珪素膜 / 酸化アルミニウムをそれぞれゲート絶縁膜に用いたMOSキャパシタの界面準位密度を示す図である。
- 【図7】本発明の実施の形態1に於ける酸化珪素膜/酸化アルミニウムをゲート絶縁膜に用いたMOS型電界効果トランジスタの、チャネル移動度と酸化珪素膜厚との関係を示す図である。


【符号の説明】


[0038]

30


1 ドレイン電極、2 第1導電型の炭化珪素半導体基板、3 第1導電型のドリフト層、4 ゲート絶縁膜、5 ゲート電極、6 層間絶縁膜、7 第2導電型のウェル領域、8 第1導電型のソース領域、9 第2導電型のウェルコンタクト領域、10 ソース電極、11 酸化珪素、12 堆積絶縁膜、13 表面ソース電極配線。









【図5】



【図6】



【図7】



フロントページの続き

(72)発明者 大森 達夫

東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内

(72)発明者 徳 光 永輔

神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内

(72)発明者 日野 史郎

神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内

(72)発明者 畑山 智裕

神奈川県横浜市緑区長津田町4259 国立大学法人東京工業大学内

審査官 柴山 将隆

(56)参考文献 国際公開第2006/055226(WO,A2)

特表2005-509287(JP,A)

特開2005-166696(JP,A)

特開2003-124208(JP,A)

国際公開第03/047000(WO,A1)

特開2006-054465(JP,A)

加藤潤他 , 6 P - Z N - 1 0 低温堆積 A 1 2 O 3 を用いた S i C MOS F E T アニールによる電気的特性の変化 , 第 6 8 回応用物理学会講演会 講演予稿集 V o 1 . 1 (2007年秋) , 日本 , 2007年 , p . 427

(58)調査した分野(Int.CI., DB名)

H01L 29/12

H01L 21/336

H01L 29/78