(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4854980号

(P4854980)

(45) 発行日 平成24年1月18日(2012.1.18)

(24) 登録日 平成23年11月4日 (2011.11.4)

E H

(51) Int.Cl.			FΙ	
HO1L	27/095	(2006.01)	HO1L	29/80
HO1L	21/338	(2006.01)	HO1L	29/80
HO1L	29/778	(2006.01)		
H01L	29/812	(2006.01)		

	諸求項の数	13	(全	22	百)
--	-------	----	----	----	----

 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 	特願2005-96903 (P2005-96903) 平成17年3月30日 (2005.3.30) 特開2006-278813 (P2006-278813A) 平成18年10月12日 (2006.10.12) 平成20年3月12日 (2008.3.12)	(73)特許権者 (74)代理人 (72)発明者	 6 000154325 住友電エデバイス・イノベーション株式会社 神奈川県横浜市栄区金井町1番地 100087480 弁理士 片山 修平 松田 一 山梨県中巨摩郡昭和町大字紙漉阿原100 O番地 ユーディナデバイス株式会社内
		審査官	行武 哲太郎
			最終頁に続く

(54) 【発明の名称】スイッチ回路及び半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に接続された ゲート電極により、<u>前記ソース電極と前記ドレイン電極との</u>導通・非導通が制御される第 1のFETと、

<u>ソース電極またはドレイン電極の一方が</u>前記第1のFET<u>の前記ソース電極またはドレ イン電極の他方と直列</u>接続され、前記制御端子に接続されたゲート電極により、<u>前記ソー</u> ス電極と前記ドレイン電極との導通・非導通が制御される第2のFETと、

ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極またはドレ イン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第2の端子 と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前記ドレイ ン電極との導通・非導通が制御される第3のFETとを具備し、

10

前記第1のFETと前記第2のFETと前記第3のFETとは、そのゲート電極が埋込 層内に埋め込まれてなるとともに、前記第1のFETおよび前記第3のFETにおける埋 込層に埋め込まれた埋込厚が前記第2のFETにおける埋込層に埋め込まれた埋込厚より も薄いことにより、前記第1のFETのゲート電極に、前記第1のFETのドレイン電極 の電圧に対し負の電圧を印加した場合におけるドレイン電極とゲート電極との間の耐圧で ある前記第1のFETのゲート逆方向耐圧は前記第2のFETのゲート逆方向耐圧よりも 大きく、かつ前記第3のFETのゲート逆方向耐圧は前記第2のFETのゲート逆方向耐 圧よりも大きいことを特徴とする半導体装置。 【請求項2】

ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に接続された ゲート電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御される第 1のFETと、

(2)

ソース電極またはドレイン電極の一方が前記第1のFETの前記ソース電極またはドレ イン電極の他方と直列接続され、前記制御端子に接続されたゲート電極により、前記ソー ス電極と前記ドレイン電極との導通・非導通が制御される第2のFETと、

ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極またはドレ イン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第2の端子 と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前記ドレイ ン電極との導通・非導通が制御される第3のFETとを具備し、

前記第1のFETと前記第2のFETと前記第3のFETとは、そのゲート電極が埋込 層内に埋め込まれてなるとともに、前記第1のFETおよび前記第3のFETにおける埋 込層に埋め込まれた埋込厚が前記第2のFETにおける埋込層に埋め込まれた埋込厚より も薄いことにより、前記第1のFETのオフ容量および前記第3のFETのオフ容量は前 記第2のFETのオフ容量よりも小さいことを特徴とするスイッチ回路。

【請求項3】

前記第1の端子は入力端子または出力端子の一方であり、前記第2の端子は前記入力端 子または出力端子の他方であることを特徴とする請求項1または2記載のスイッチ回路。

【請求項4】

前記第1のFETと前記第3のFETとの間には、前記第2のFETが複数直列に設け られてなることを特徴とする請求項1乃至3のいずれか一項記載のスイッチ回路。

【請求項5】

前記制御端子を接地することにより、前記非導通をなすことを特徴とする請求項1乃至 4のいずれか一項記載のスイッチ回路。

【請求項6】

請求項1乃至5いずれか一項記載のスイッチ回路である第1スイッチ回路と、請求項1 乃至5いずれか一項記載の別のスイッチ回路である第2スイッチ回路とを含み、前記第1 スイッチ回路と前記第2スイッチ回路とが共通して前記第1の端子に接続されていること を特徴とするスイッチ回路。

【請求項7】

前記第1のFET、前記第2のFETおよび前記第3のFETは、電子供給層とチャネ ル層を備えるHEMTであることを特徴とする請求項1乃至6のいずれか一項記載のスイ ッチ回路。

【請求項8】

前記電子供給層は、前記チャネル層の上下に設けられていることを特徴とする請求項7 記載のスイッチ回路。

【請求項9】

前記第1のFET、前記第2のFETおよび前記第3のFETは、GaAs系化合物半 導体により構成されてなることを特徴とする請求項1乃至8のいずれか一項記載のスイッ チ回路。

【請求項10】

ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に接続された ゲート電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御される第 1のFETと、

ソース電極またはドレイン電極の一方が前記第1のFETの前記ソース電極またはドレ イン電極の他方と直列接続され、前記制御端子に接続されたゲート電極により、前記ソー ス電極と前記ドレイン電極との導通・非導通が制御される第2のFETと、

ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極またはドレ イン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第2の端子

20

10

30

と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前記ドレイ ン電極との導通・非導通が制御される第3のFETと を具備する半導体装置の製造方法で あって、 前記ゲート電極が設けられるショットキ層上に埋込層を形成する工程と、 前記第1のFET<u>および前記第3のFET</u>のゲート電極が形される領域の前記埋込層を 露出し、前記第2のFETのゲート電極が形される領域の前記埋込層をマスク層で被覆し て、前記第1のFET<u>および前記第3のFET</u>の前記ゲート電極が形される領域の前記埋

込層の厚みを選択的に減じる工程と、

前記第1のFET<u></u>第2のFET<u>および前記第3のFET</u>それぞれの前記ゲートが形される領域の前記埋込層に前記ショットキ層を露出する開口部を形成する工程と、

10

前記開口部のそれぞれにゲート電極を形成する工程と、

を有することを特徴とする半導体装置の製造方法。

【請求項11】

前記第1のFET<u>、</u>前記第2のFET<u>および前記第3のFET</u>は、電子供給層とチャネ ル層を備えるHEMTであることを特徴とする請求項<u>10</u>記載の半導体装置の製造方法。

【請求項12】

前記電子供給層は、前記チャネル層の上下に設けられていることを特徴とする請求項<u>1</u> 1記載の半導体装置の製造方法。

【請求項13】

前記第1のFET<u>、</u>前記第2のFET<u>および前記第3のFET</u>は、GaAs系化合物半 ²⁰ 導体により構成されてなることを特徴とする請求項<u>10</u>乃至<u>12</u>記載の半導体装置の製造 方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、高周波(RF)スイッチ回路<u>及び半導体装置</u>の製造方法に関し、特に複数の電 界効果トランジスタ(FET)を直列に接続したスタック構成の高周波スイッチ回路<u>及び</u> 半導体装置の製造方法に関する。

【背景技術】

[0002]

30

40

近年、複数のキャリア信号を扱う携帯電話端末向けなどに、電界効果型トランジスタ(FET)で構成する多ポートのRFスイッチ(SPNT:Single Pole N-Through: Nは ポート数)が用いられるようになってきている。この種のRFスイッチには、送信信号の 基本波に対して、低い高調波特性が要求されている。高調波を抑制するためには、オン状 態にあるFETのオン抵抗の線形性を良くすることに加え、オフ状態のFETの良好な耐 電力特性が必要になる。

[0003]

オフ状態の耐電力を向上させる一般的な手法として、特許文献1の図1に開示されてい るように、FETを多段直列接続する方法が用いられている。図1はRFスイッチとして 、SPDT(SP2T)におけるFETを5段直列接続の例(従来例)である。RFの入力 端子70は、スイッチ回路(1)50、スイッチ回路(2)60および抵抗71が接続さ れ、抵抗71を介し接地されている。スイッチ回路(1)のFET51、52、53、5 4、55はソースとドレインが直列に接続され、FET51のソースが入力端子70に接 続され、FET55のドレインが出力端子(1)72に接続されている。5つのFETの ゲートは、それぞれ抵抗Rgg58を介し、制御端子(1)74に接続されている。スイ ッチ回路(2)60のFET61、62、63、64、65が直列に接続され、FET6 1のソースが入力端子70にFET65のドレインが出力端子(2)76に接続している 。5つのFETのゲートは、それぞれ抵抗Rgg68を介し、制御端子(2)78に接続 されている。

[0004]

スイッチ回路(1)50がオフ状態のとき、制御端子(1)74に負の電圧が印加され、FET51、52、53、54、55がオフ状態になる。これにより、入力端子70と 出力端子(1)72は電気的に切断される。スイッチ回路(2)60がオン状態のときは、制御端子(2)78に正の電圧が印加され、FET61、62、63、64、65がオン状態になる。これにより、入力端子70から入力したRF信号はスイッチ回路(2)6 0を通過し出力端子(2)76に出力される。

(4)

[0005]

図 2 (a)および(b)は、オフ状態のスイッチ回路を構成するFETのゲート電圧(Ig) - ゲート電圧(Vg)特性およびオン状態のスイッチ回路を構成するFETのドレ イン電流(Ids) - ドレイン電圧(Vds)特性を、それぞれ示す。

[0006]

図2(a)において、オフ状態の耐電力特性を向上させるためには、RF信号の電力振幅(RF振幅)に対しゲート逆方向耐圧(Vgdo)が大きく、ゲート逆方向電流が0に 近いことが望ましい。仮に、スイッチ回路(1)50がオフ状態のとき、理想的には、F ET51、52、53、54、55の個々に加わるRF振幅は入力信号のRF振幅の1/ 5である。これは、FETが直列接続されているため、入力端子70と出力端子(1)7 2の間に加わった電力が均等に分圧されるためである。よって、理想的にはFETを5段 直列接続することによって、1つのFETに比べ、耐電力特性を5倍にすることができる

【特許文献1】特開平8-139014号公報 図1

【発明の開示】

【発明が解決しようとする課題】

【0007】

RFスイッチにおいて、挿入損失を小さくすることも重要である。挿入損失はオン抵抗 (Ron)が大きいと大きくなる。図2(b)において、オン状態のIds-Vdsの傾 きが大きいこと、すなわち、Ronが小さいことが望ましい。しかし、FETが直列に接 続されると、Ronが大きくなり、挿入損失が大きくなってしまう。例えば、スイッチ回 路(2)60がオン状態のとき、スイッチ回路(2)のRonはFET61、62、63 、64、65のそれぞれのRonの和となる。このように、直列接続の段数を増やし高調 波特性を向上させると挿入損失が劣化してしまう。

【0008】

一方、RFスイッチを構成するFET自身のVgdoを向上させることにより耐電力特性を向上させようとすると、Ronが大きくなってしまう。例えば、図3および図4はこの問題を説明するための模式図である。半導体基板10上にチャネル層14a、表面層27a,27bが積層し、表面層27a、27b上にソース電極30、ゲート電極32、ドレイン電極34を配置したFETである。ソース電極30およびドレイン電極下にn⁺領域25が形成されている。図3において、半導体層表面に空乏層28aが形成されている。図3のFETにおけるVgdoを向上させるため、表面層27aの一部を除去し、図4のように表面層27bのようなゲートリセスを形成する。これにより、空乏層28bがチャネル層14aにおよび、Ronが大きくなってしまう。このように、FETのVgdoを向上させようとするとRonが大きくなってしまう。このように、FETのVgdoを向上させようとするとRonが大きくなってしまう。よって、RFスイッチを構成するFET自身の改良によってRFスイッチの高調波特性を向上させると挿入損失が劣化してしまう。このように、従来例においては、高調波特性と挿入損失の両立を図ることが困難であった。

【 0 0 0 9 】

本発明の目的は、上記の問題に鑑み、高調波特性および挿入損失の優れたスイッチ回路 <u>及び半導体装置</u>の製造方法を提供することである。

【課題を解決するための手段】

[0010]

50

10

20

30

本発明は、ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に接 続されたゲート電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御 される第1のFETと、ソース電極またはドレイン電極の一方が前記第1のFETの前記 ソース電極またはドレイン電極の他方と直列接続され、前記制御端子に接続されたゲート 電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御される第2のF ETと、ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極また はドレイン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第2 の端子と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前記 ドレイン電極との導通・非導通が制御される第3のFETとを具備し、前記第1のFET と前記第2のFETと前記第3のFETとは、そのゲート電極が埋込層内に埋め込まれて なるとともに、前記第1のFETおよび前記第3のFETにおける埋込層に埋め込まれた 埋込厚が前記第2のFETにおける埋込層に埋め込まれた埋込厚よりも薄いことにより、 前記第1のFETのゲート電極に、前記第1のFETのドレイン電極の電圧に対し負の電 圧を印加した場合におけるドレイン電極とゲート電極との間の耐圧である前記第1のFE Tのゲート逆方向耐圧は前記第2のFETのゲート逆方向耐圧よりも大きく、かつ前記第 3のFETのゲート逆方向耐圧は前記第2のFETのゲート逆方向耐圧よりも大きいスイ ッチ回路である。本発明によれば、RF振幅の大きい信号が入力される1段目FETのV gdoが大きいため、高調波特性の優れたスイッチ回路を提供することができる。 [0011]

20 本発明は、ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に 接続されたゲート電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制 御される第1のFETと、ソース電極またはドレイン電極の一方が前記第1のFETの前 記ソース電極またはドレイン電極の他方と直列接続され、前記制御端子に接続されたゲー ト電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御される第2の FETと、ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極ま たはドレイン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第 2の端子と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前 記ドレイン電極との導通・非導通が制御される第3のFETとを具備し、前記第1のFE Tと前記第2のFETと前記第3のFETとは、そのゲート電極が埋込層内に埋め込まれ 30 てなるとともに、前記第1のFETおよび前記第3のFETにおける埋込層に埋め込まれ た埋込厚が前記第2のFETにおける埋込層に埋め込まれた埋込厚よりも薄いことにより 、前記第1のFETのオフ容量および前記第3のFETのオフ容量は前記第2のFETの オフ容量よりも小さいスイッチ回路である。本発明によれば、RF振幅の大きい信号が入 力される1段目FETのCoffが小さいため、高調波特性の優れたスイッチ回路を提供 することができる。

【0012】

本発明は、<u>前記第1の端子は入力端子または出力端子の一方であり、前記第2の端子は</u> 前記入力端子または出力端子の他方であるスイッチ回路である。

[0013]

本発明は、前記第1のFETと前記<u>第3のFET</u>との間には、前記第2のFETが複数 直列に設けられてなるスイッチ回路である。本発明によれば、FETの段数の多いスイッ チ回路においても、高調波特性の優れたスイッチ回路を提供することができる。<u>本発明は</u> 、上記のスイッチ回路である第1スイッチ回路と、上記の別のスイッチ回路である第2ス イッチ回路とを含み、前記第1スイッチ回路と前記第2スイッチ回路とが共通して前記第 1の端子に接続されているスイッチ回路である。

【0014】

本発明は、前記制御端子を接地することにより、前記非導通をなすスイッチ回路である 。本発明によれば、制御端子を接地することにより、非導通をなすスイッチ回路において も高調波特性の優れたスイッチ回路を提供することができる。

[0018]

本発明は、前記第1のFET、前記第2のFET<u>および前記第3のFET</u>は、電子供給 層とチャネル層を備えるHEMTとした<u>スイッチ回路</u>である。本発明によれば、更に低雑 音特性に優れた<u>スイッチ回路</u>を提供することができる。本発明は、前記電子供給層が、前 記チャネル層の上下に設けられている<u>スイッチ回路</u>である。本発明によれば、更にドレイ ン電流を大きく取ることができる<u>スイッチ回路</u>を提供することができる。本発明は、<u>前記</u> 第1のFET、前記第2のFETおよび前記第3のFETは、GaAs系化合物半導体に より構成されてなる<u>スイッチ回路</u>である。本発明によれば、GaAs系化合物半導体を用 いた<u>スイッチ回路</u>において、高調波特性の優れた<u>スイッチ回路</u>を提供することができる。 【0019】

10 本発明は、ソース電極またはドレイン電極の一方が第1の端子に接続され、制御端子に 接続されたゲート電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制 御される第1のFETと、ソース電極またはドレイン電極の一方が前記第1のFETの前 記ソース電極またはドレイン電極の他方と直列接続され、前記制御端子に接続されたゲー ト電極により、前記ソース電極と前記ドレイン電極との導通・非導通が制御される第2の FETと、ソース電極またはドレイン電極の一方が前記第2のFETの前記ソース電極ま たはドレイン電極の他方と直列接続され、前記ソース電極またはドレイン電極の他方が第 2の端子と接続され、前記制御端子に接続されたゲート電極により、前記ソース電極と前 記ドレイン電極との導通・非導通が制御される第3のFETとを具備する半導体装置の製 造方法であって、前記ゲート電極が設けられるショットキ層上に埋込層を形成する工程と 20 、前記第1のFETおよび前記第3のFETのゲート電極が形される領域の前記埋込層を 露出し、前記第2のFETのゲート電極が形される領域の前記埋込層をマスク層で被覆し て、前記第1のFETおよび前記第3のFETの前記ゲート電極が形される領域の前記埋 込層の厚みを選択的に減じる工程と、前記第1のFET、第2のFETおよび前記第3の FETそれぞれの前記ゲートが形される領域の前記埋込層に前記ショットキ層を露出する 開口部を形成する工程と、前記開口部のそれぞれにゲート電極を形成する工程とを有する 半導体装置の製造方法である。本発明によれば、RF振幅の大きい信号が入力される1段 目FETのVgdoが大きいか、あるいはCoffが小さいか、あるいはその両方により 、高調波特性の優れた半導体装置の製造方法を提供することができる。

【0021】

本発明は、前記第1のFET<u>、</u>前記第2のFET<u>および前記第3のFET</u>は、電子供給 30 層とチャネル層を備えるHEMTとした半導体装置の製造方法である。本発明によれば、 更に低雑音特性に優れた前記半導体装置の製造方法を提供することができる。

【0022】

本発明は、前記電子供給層が、前記チャネル層の上下に設けられている半導体装置の製 造方法である。本発明によれば、更にドレイン電流を大きく取ることができる半導体装置 の製造方法を提供することができる。

【0023】

本発明は、前記第1のFET<u>、</u>前記第2のFET<u>および前記第3のFET</u>が、GaAs 系化合物半導体により構成されてなる半導体装置の製造方法である。本発明によれば、G aAs系化合物半導体を用いた半導体装置において、高調波特性の優れた半導体装置の製⁴⁰ 造方法を提供することができる。

【発明の効果】

【0024】

<u>本発明</u>によれば、 R F 振幅の大きい信号が入力する 1 段目 F E T の V g d o を大きくし 、または C o f f を低減させることにより、高調波特性および挿入損失の優れたスイッチ 回路<u>及び半導体装置</u>の製造方法を提供することができる。

【発明を実施するための最良の形態】

【0025】

従来の認識では、図1のスイッチ回路(1)がオフ状態のとき、入力端子70に入力したRF振幅は理想的には各FET51、52、53、54、55に均等に加わるはずであ ⁵⁰

る。しかし、本発明者は、実際には1段目のFET51に加わるRF振幅が最も大きく、 5段目のFET55に加わるRF振幅が最も小さいことを見出した。 【0026】

図5はスイッチ回路(1)50を構成する1段のFETのゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)を示している。1段目FET51のRF振幅は5段目F ET55のRF振幅より大きく、ゲート逆方向電流(Igd)の変動幅も大きい。1段目 FET51でゲート逆方向電流が増加すると、オフ状態のスイッチ回路(1)50を通し RF信号が漏れ、RF信号が歪み、高調波特性が劣化する。

[0027]

そこで、本発明においては、1段目FET(第1のFET)をVgdoの大きなFETと 10 することにより、最も大きなRF振幅が加わる1段目FETのゲート逆方向電流を抑制す る。さらに、他段のFET(第2のFET)は1段目のFETよりVgdoは小さく、R onの小さなFETとすることにより、全てのFETをVgdoの大きなFETとした場 合に比べ、スイッチ回路全体のRonの劣化は小さくできる。これにより、耐電力特性が 良くRonが小さい、すなわち高調波特性が良く、挿入損失の小さなスイッチ回路を実現 ですることができる。

【実施例1】

[0028]

実施例1はFETとして電子供給層とチャネル層を有することで、二次元電子ガスによる低雑音特性に優れた、いわゆるHEMT(High Electron Mobility Transistor)を用いたRFスイッチの例であり、FETを5段直列接続したSPDTの例である。

20

【0029】

図6は実施例1の回路構成を示す図である。RFの入力端子70は、スイッチ回路(1)80、スイッチ回路(2)90および抵抗71が接続され、抵抗71を介し接地されている。スイッチ回路(1)80において、1段目FET(第1のFET)<u>81</u>のソースが入力端子70に接続され、ゲートが抵抗Rgg88を介し、制御端子(1)74に接続されている。2段目FET(第2のFET)82のソースは1段目FET(第1のFET)81のドレインに接続され、ゲートはゲートが抵抗Rgg888を介し、制御端子(1)74に接続されている。さらに3、4段目FET(第2のFET)83、84はソースとドレインが直列接続され、ゲートが抵抗Rgg888を介し、制御端子(1)74に接続されている。5段目FET(第3のFET)85のソースが、4段目FET(第2のFET)84のドレインに接続され、ゲートが抵抗Rgg888を介し、制御端子(1)74に接続され、ドレインが出力端子(72)に接続されている。

[0030]

すなわち、スイッチ回路(1)80は、入力端子70または出力端子72のいずれか一 方に接続され、制御端子(1)74に接続されたゲート電極により、導通・非導通が制御 される第1のFET<u>81</u>と、入力端子70または出力端子72のいずれか他方と前記第1 のFET80との間に接続され、制御端子(1)74に接続されたゲート電極により、導 通・非導通が制御される第2のFET82とを具備している。ここで、「入力端子70ま たは出力端子72のいずれか一方に接続され」とは、「第1のFET81のソースまたは ドレイン(実施例1ではソース)が入力端子70または出力端子72のいずれか一方(実施 例1では入力端子70)に接続されている」ことである。また、「入力端子70または出 力端子72のいずれか他方と前記第1のFET81との間に接続され」とは、「第2のF ET82のソースまたはドレイン(実施例1ではドレイン)が、入力端子70または出力端 子72のうち第1のFET80のソースまたはドレインに接続されていない方の入力端子 70または出力端子72(実施例1では出力端子72)に接続され、第2のFET820 ソースまたはドレイン(実施例1ではドレイン)に接続されている」ことである

40

30

【0031】

また、スイッチ回路(1)80は入力端子70または出力端子72のいずれか他方に接 続され、制御端子(1)74に接続されたゲート電極により、導通・非導通が制御される 第3のFET85を備えている。さらに、第1のFET81と入力端子70または出力端 子72のいずれか他方との間には、第2のFET82、83、84、が複数直列に設けら れている。ここで、「入力端子70または出力端子72のいずれか他方に接続され」とは 、「第3のFET85のソースまたはドレイン(実施例1ではドレイン)が入力端子70 または出力端子72のうち第1のFET81のソースまたはドレインに接続されていない 方の入力端子70または出力端子72(実施例1では出力端子72)に接続され、第3の FET85のソースまたはドレイン(実施例1ではソース)が第2のFET84のソース またはドレインのうち第1のFET81に接続されていない方(実施例1ではドレイン) に接続されている」ことである。また、ゲート電極とはゲートのことである。

スイッチ回路(2)90においても同様に、1段目FET(第1のFET)91、2から 4 段目 F E T (第 2 の F E T) 9 2 、 9 3 、 9 4 、 5 段目 F E T (第 3 の F E T) 9 5 の ソー スとドレインが直列に接続され、1段目FET(第1のFET)61のソースが入力端子7 0に、5段目FET(第3のFET)65のドレインが出力端子(2)76に接続してい る。FET91、92、93、94、95のゲートは、それぞれ抵抗Rgg98を介し、 制御端子(2)78に接続されている。

[0033]

20 スイッチ回路(1)80がオフ状態のとき、制御端子(1)74に負の電圧が印加され F E T 8 1 、 8 2 、 8 3 、 8 4 、 8 5 がオフ状態になる。これにより、入力端子 7 0 と 出力端子(1)72は電気的に切断される。スイッチ回路(2)90がオン状態のとき、 制御端子(2)78に正の電圧が印加され、FET91、92、93、94、95がオン 状態になる。これにより、入力端子70から入力したRF信号はスイッチ回路(2)90 を通過し出力端子(2)76に出力される。「制御端子に接続されたゲート電極により、 導通・非導通が制御される」とは「制御端子74に負電圧が印加されたときFETが電気 的に切断され、すなわちRF信号が切断され、制御電極が正電圧が印加されたときFET にRF信号が通過する」ことである。

[0034]

図7および図8は実施例1に係るRFスイッチに用いるFETの断面図である。図7は 1 段目 F E T (第1の F E T) 81、91 および5 段目 F E T (第3の F E T) 85、95 の断面図であり、図8は2段目から4段目FET(第2のFET)82、83、84、92 、 9 3 、 9 4 の断面図である。図 7 および 8 は、チャネル層 1 4 の上下に電子供給層 1 2 16を設けて、2次元電子ガスをチャネル層14の上下に生じさせる構造を持つHEM Tについて、説明するものである。この構造のHEMTは、ドレイン電流が大きく取れる ため、スイッチ回路に好適である。なお、本発明のFETは、GaAsやAlGaAsな どの化合物半導体によって構成することができ、実施例1においてもGaAs、InGa AsおよびA1GaAsなどからなるHEMTを例に説明する。このように、GaAs系 化合物半導体とは、例えば、GaAs、A1GaAs、InGaAsである。

[0035]

図7および図8において、GaAs半導体基板10上にバッファ層(図示せず)を介し、 半導体層24aまたは24bとして、シリコンを添加したN型のA1GaAs電子供給層 12、不純物を添加していないInGaAsチャネル層14、シリコンを添加したN型の A1GaAs電子供給層16、不純物を添加しないA1GaAsショットキ層18、不純 物を添加しないGaAs埋込層20aまたは20b、シリコンを添加したN型のGaAs 高濃度層22が、例えばMOCVD法により成膜されている。高濃度層22上にソース電 極30およびドレイン電極34が形成されている。ソース電極30とドレイン電極34の 間の高濃度層22が除去され、ゲートリセスが形成されている。ゲート電極32下の埋込 層20aまたは20bが除去され、ゲート電極32が埋込層20aまたは20bに埋め込 まれている。ここで、埋込厚とは、ゲート電極32が半導体層24aまたは24bに埋め

込まれている厚さとする。

[0036]

また、上記HEMTの製造方法は、次のとおりである。まず、GaAs基板10上にバ ッファ層(図示せず)、電子供給層12、チャネル層14、電子供給層16、ショットキ 層18、GaAs埋込層20a,20bおよび高濃度層22を例えばMOCVD法によっ て成長する。次に、各FETのゲート電極32が形成される領域の高濃度層22を選択的 に除去して、埋込層20a,20bを露出する。次に、1段目FET(第1のFET)8 1,91と、5段目FET(第3のFET)85,95が形成される領域の埋込層20a を露出し、 2 から 4 段目 F E T (第 2 の F E T) 8 2 、 8 3 、 8 4 、 9 2 、 9 3 、 9 4 が 形成される領域の埋込層20bを被覆する、たとえばフォトレジストからなるマスク層を 形成する。次に、上記マスク層を利用して、露出している埋込層20aをエッチングし、 その厚みを減じる。次に、各FETのゲート電極32を形成する領域の埋込層20a.2 0 b にショットキ層 1 8 を露出する開口を形成した後、そこにゲート電極 3 2 を形成する 。最後に、各FETの高濃度層22上にソース電極30およびドレイン電極34を形成す ることにより、図7および図8のHEMTが完成する。 [0037]

図 7 においては、ゲートリセスが埋込層 2 0 a の途中まで形成されており、ゲート電極 32は残りの埋込層20aに埋め込まれている。このときの埋込厚をDb1とする。一方 、図8においては、ゲートリセスは埋込層20bの表面まで形成されており、ゲート電極 32は埋込層20bに埋め込まれている。このときの埋込厚をDb2とする。実施例1に おいては D b 1 < D b 2 であり、 D b 1 を 2 0 n m、 D b 2 を 3 5 n m とした。 すなわち 、1段目FET(第1のFET)81、91および5段目FET(第3のFET)85、95 のゲートの埋込厚Db1は、2から4段目FET(第2のFET)82、83,84、92 93、94の埋込厚Db2より薄い。すなわち、1段目FET(第1のFET)81およ び5段目FET(第3のFET)85、95と2から4段目FET(第2のFET)82、8 3,84、92、93、94とは、そのゲート電極32が埋込層20内に埋め込まれてな るとともに、1段目FET(第1のFET)81における埋込層に埋め込まれた埋込厚Db 1は、前記第2のFETにおける埋込層に埋め込まれた埋込厚Db2よりも薄い。 [0038]

埋込厚が20nmおよび35nmのFETのドレイン電流(Ids)-ドレイン電圧(Vds)特性をそれぞれ図9および図10に示す。埋込厚20nmのFETのIdsのV dsに対する傾きは、埋込厚35nmのFETより小さい。一方、埋込厚20nmおよび 35 n m の F E T のゲート逆方向電流(Igd)-ゲート逆方向電圧(B V g d)特性を それぞれ図11および図12に示す。埋込厚20nmのFETのゲート逆方向電流は、埋 込厚35nmのFETに比べ小さくなっている。

[0039]

表1に、各埋込厚を有するFETのゲート幅1mmあたりのRonおよびVgdoを示 す。埋込厚35nmのFETのRonは1.73 mmに対し、埋込厚20nmのFET は1.93 mmとRonが大きくなっている。一方、埋込厚35nmのFETのVgd oは - 9 . 8 V に対し、埋込厚 2 0 n m の F E T では - 1 6 . 2 V と大きく改善している

[0040]

10



【表1】

埋込厚	$Ron(\Omegamm)$	Vgdo(V)
35nm	1.73	-9.8
20nm	1.93	-16.2

10

【0041】

このように、実施例1においては、1段目FET(第1のFET)81、91および5 段目FET(第3のFET)85、95のVgdoを2から4段目FET(第2のFET)8 2、83、84、92、93、94に比べ高大きくすることができた。また、2から4段 目FET(第2のFET)82、83、84、92、93、94のRonは、1段目FET (第1のFET)81、91および5段目FET(第3のFET)85、95より小さくす ることができた。

【0042】

これにより、最もRF振幅の大きくなる1段目FET(第1のFET)81,91において、ゲート逆方向電流が小さく、Vgdoが大きいため、大きいRF振幅の信号が入力し 20 ても、ゲート逆方向電流の変動幅を小さくでき、良好な耐電力特性を得られる。 【0043】

5 段直列接続した S P D T の回路は単純に図13のように表される。オフ状態のスイッ チ回路100では容量101、102、103、104、105が直列に接続され、オン 状態のスイッチ回路110では抵抗111、112、113、114、115が直列に接 続されている。オフ状態のスイッチ回路100においてはCoff(オフ容量)が重要で あり、オン状態のスイッチ回路110においてはRonが重要となる。 【0044】

実施例1においては、1段目FET(第1のFET)81、91および5段目FET(第 3のFET)85、95を埋込厚20nm、その他のFET(第2のFET)82、83、 84、92、93、94の埋込厚を35nmとしている。そこで、ゲート幅2.4mmの 場合のスイッチ回路(1)全体のRonを計算する。1.73 mm/2.8mm×3+ 1.93 mm/2.8mm×2=3.23 となる。例えば、5段のFET全てが埋込 厚35nmまたは20nmの場合は、ぞれぞれ、1.73 mm/2.8mm×5=3. 09、1.93 mm/2.8mm×5=3.45 となる。 【0045】

5段のFET全てを埋込厚20nmとすると、全てを埋込厚35nmにした場合に比べ スイッチ回路全体のRonは約12%大きくなってしまう。しかし、実施例1においては 、全てのFETを埋込厚35nmにした場合に比べ、Ron増加を約5%とすることがで きた。このように、RF振幅が大きい1段目FET(第1のFET)81、91および5 段目FET(第3のFET)85、95の埋込厚のみを大きくすることによりRonの増 加は少なく、かつ、RF振幅の大きな信号が入力しても、ゲート逆方向電流を抑制し、耐 電力特性の高いスイッチ回路を実現できた。

[0046]

さらに、埋込厚35および20nmのFETのCgs、Cgd、Cds、Coffを表 2に示す。ここで、CoffはSパラメータから等価回路のCgs、Cgd、Cdsを求 め、数式1を用い計算している。表2のように、埋込厚20nmのFETのCoffは0 .281pF/mmであり、埋込厚35nmのFETのCoffは0.299pF/mm である。埋込厚20nmのFETではCoffが約6%減少している。 【0047】

(10)

50

40

【表2】

埋込厚	Cgs(pF/mm)	Cgd(pF/mm)	Cds(pF/mm)	Coff(pF/mm)
35nm	0.380	0.288	0.135	0.299
20nm	0.352	0.253	0.134	0.281

【0048】 【数1】

 $Coff = \frac{Cgs \cdot Cgd}{Cgs + Cgd} + Cds$

10

20

30

40

【0049】

図14は、これを説明するためのゲート電極付近の模式図である。半導体層24中に、 表面およびゲート電極32下に空乏層28が形成されている。ソースとドレイン間の容量 がCds42、ゲート下空乏層のソース側がCgs40、ゲート下空乏層のドレイン側が Cgd44である。ゲートが埋め込まれているため、ゲートの埋込部分の側部に外部容量 Cext46が形成される。埋込厚が小さいと、Cext46が小さくなりCoffを小 さくすることができた。

【0050】

このように、実施例1においては、1段目FET(第1のFET)81、91および5 段目FET(第3のFET)85、95のCoffを2から4段目FET(第2のFET)8 2、83、84、92、93、94に比べ小さくすることができた。

【0051】

1 段目FET(第1のFET)81、91のCoffが小さくなることからインピーダン スが小さくなり、2 段目から4 段目FET(第2のFET)82、83、84、92、93 、94に比べ、RF振幅を小さくする方向に働く。これにより、1段目FET(第1のF ET)81、91のゲート逆方向電流が流れ難い方向に働き、スイッチ回路の高調波特性 がより改善される。

【0052】

以上のように、実施例1においては、最もRF振幅の大きくなる1段目FET(第1の FET)81、91のVgdoを大きくしかつCoffを低減することにより高調波特性 を改善し、さらに、2段目から4段目FET(第2のFET)82、83、84、92、9 3、94のRonは1段目FET(第1のFET)81、91より小さいため、スイッチ回 路80、90のRonは、全てのFETのVgdoを向上させかつCoffを削減させた 場合より小さくすることができる。

【0053】

すなわち、1段目FET(第1のFET)81,91および5段目FET(第3のFE T)85、95は、ゲート逆方向耐圧(Vgdo)が2段目から4段目FET(第2のF ET)82、83,84、92、93、94より大きいFETとオフ容量(Coff)が 2段目から4段目FET(第2のFET)82、83,84、92、93、94より小さ いFETの少なくとも一方である。また、2段目から4段目FET(第2のFET)82 、83,84、92、93、94はオン抵抗(Ron)が1段目FET(第1のFET) 81、91および5段目FET(第3のFET)85、95より小さいFETである。こ れにより、高調波特性および挿入損失に優れたスイッチ回路を有する半導体装置を提供す ることができる。

【0054】

なお、

実施例1では1段目FET(第1のFET)81、91が、2から4段目FET (第2のFET)82、83,84、92、93,94に比べて、Coffが小さく、か つ、Vgdoが大きくなっている。実施例1では、この両方の効果によって高調波特性が 向上している。しかし、1段目FET(第1のFET)81、91のVgdoが大きいこ とだけ、あるいはCoffが小さいことだけでも、高調波特性が向上できることは言うま でもない。

[0055]

たとえば、埋込層20からチャネル層14までの厚みが小さい場合には、図14におい て説明したCextが、1段目FET(第1のFET)81、91と2から4段目FET (第2のFET)82、83,84、92、93,94とで違っていても、ゲート電極3 2がチャネル層14に接近しているため、それ以外の容量成分が十分に大きく、Cext の差が特性に殆ど寄与しない。しかし、図3および図4で説明したように、空乏層28a および28bのチャネル層14に対する深さの効果は発揮されることから、Vgdoにつ いては有意な差が生じる。その結果、全体の高調波特性が改善される。

[0056]

また、たとえば埋込層20からチャネル層14までの厚みが大きい場合には、図3およ び図4で説明した空乏層28aおよび28bの何れもが、チャネル層14まで十分に延び ないことから、Vgdoについては有意な差が生じない。しかし、ゲート電極32はチャ ネル層から離間してゲート電極32下部の容量成分が小さくなる。このことから、図14 において説明したCextの違いが有意となり、その結果、やはり全体の高調波特性が改 善される。

[0057]

以上は、1段目FET(第1のFET)81、91と2から4段目FET(第2のFE T) 82、83,84、92、93、94の関係について説明したが、これは5段目FE T(第3のFET)85、95についても同様であることはもちろんである。すなわち、 5

段目FET(第3のFET)85、95が1段目FET(第1のFET)81、91と 異なる構造であっても良い。たとえば、1段目FET(第1のFET)81、91が2か ら

4

段目FET(第2のFET)82、83,84、92、93、94に比べて、

Vgd oが大きく、かつCoffが小さい場合に、5段目FETはVgdoだけが大きく構成さ れてもよく、その組み合わせは任意である。

[0058]

実施例1においては、1段目FET(第1のFET)81、91および5段目FET(第 3のFET) 85、95の埋込厚を薄くしているが、これは入力端子70と出力端子72 76の両方からRF振幅の大きな信号が入力されるためである。RF振幅の大きな信号 が、入力端子70のみから入力される場合は、1段目FET81、91のみ埋込厚を薄く すれば良い。また、RF振幅の大きな信号が、出力端子72、76のみから入力される場 合は、5段目FET85、95のみ埋込厚を薄くすれば良い。

【実施例2】

[0059]

40 実施例2もFETとしてHEMTを用い、FETを5段直列接続したSPDTの例であ る。回路構成は実施例1と同じである。図15は実施例2の1段目FET(第1のFET) 8 1、 9 1 および 5 段目 F E T (第 3 の F E T) 8 5、 9 5 の断面を示す模式図であり、図 16は2段目から4段目FET(第2のFET)82、83、84、92、93、94の断 面を示す模式図である。半導体基板10上に半導体層24が積層されている。半導体層2 4中の各層は実施例1と同様である。半導体層24上にソース電極30、ドレイン電極3 4 が形成されている。ゲート電極32が半導体層24に埋め込まれている。ソース電極3 0とゲート電極32の間、並びにゲート電極32とドレイン電極34の間の半導体層24 表面には保護膜としてSiNx膜(第1の窒化シリコン膜)36aまたはSiNy膜(第 2の窒化シリコン膜)36bが形成されている。 [0060]50

10

20

以下に、上記HEMTの製造方法について説明する。まず、GaAs基板10上に半導 体層24を形成する。半導体層24の詳細は、例えば、図7および図8で説明した、バッ ファ層(図示せず)、電子供給層12、チャネル層14、電子供給層16、ショットキ層 18、GaAs埋込層20a,20bおよび高濃度層22を例えばMOCVD法によって 成長することによって実現される。次に、ゲートリセスを形成する。このゲートリセスは 、ゲート電極32によって所望の電位が与えられる条件を考慮した深さで形成されるが、 たとえば図7および図8で説明した構造であれば、高濃度層22および埋込層20a(2 0 b を含む場合もある)を除去して形成される。

[0061]

10 次に、このゲートリセスが形成された半導体層24上にSiNx膜(第1の窒化シリコ ン膜)36aを形成する。この場合、SiNx膜36aは各FETを含む基板全面に形成 される。この工程により、2から4段目FET(第2のFET)82、83、84、92 、93、94のゲート電極とソース電極の間並びにゲート電極とソース電極の間となるべ き領域にSiN×膜36が設けられることになる。次に、1段目FET(第1のFET) 81,91と、5段目FET(第3のFET)85,95が形成される領域のSiNx膜 36 a を露出し、上記 2 から 4 段目 F E T が形成される領域の S i N x 膜 3 6 a を被覆す る、たとえばフォトレジストからなるマスク層を形成する。次に、上記マスク層を利用し て、露出しているSiNx膜36aを除去する。

[0062]

20 次に、1段目FETと5段目FETが形成される領域に、SiN×膜36よりも窒素組 成比が小さい SiNy 膜37を形成する。窒素組成比の小さい SiNy 膜37は、 SiN ×膜36に比べて、成膜時に半導体層24に与えるダメージが大きいことから、このSi N y 膜をS i N x 膜 3 6 よりも後に成膜することで、S i N x 膜 3 6 が残存する領域に与 えられるダメージを軽減することができる。この工程により、上記1段目FET(第1の F E T) と、5段目 F E T (第3の F E T)のゲート電極とソース電極の間並びにゲート 電極とソース電極の間となるべき領域にSiNy37が設けられることになる。次に、各 FETのゲート電極32を形成する領域のSiNx膜36, SiNy膜37を露出する開 口を形成した後、そこにゲート電極32を形成する。最後に、各FETの高濃度層22上 にソース電極30およびドレイン電極34を形成することにより、図15および図16の HEMTが完成する。

[0063]

S i N x 膜とS i N y 膜ではシリコンと窒素の組成が異なっており、 S i N x はS i N yより窒素の組成比が小さくなっている。すなわち、1段目FET(第1のFET)81、 91および2段目FET(第3のFET)85、95のSiN×膜(第1の窒化シリコン膜) 3 6 a、の窒素組成比は、 2 から 4 段目 F E T (第 2 の F E T) 8 2 、 8 3 , 8 4 、 9 2 、93、94のSiNy膜(第2の窒化シリコン膜)36bの窒素組成比より小さい。 [0064]

また、図15、図16における、半導体表面からの空乏層28a、28bの空乏層幅を それぞれDd1、Dd2とすると、Dd1>Dd2となっている。これは、SiNx膜の 窒素組成比がSiNy膜比べ大きいことに起因する。SiNx膜およびSiN膜の形成は 、例えば、プラズマCVD装置を用いRF周波数を制御することで実現できる。実施例2 においては、SiNx膜を形成するときのRF周波数を、SiNy膜形成時より低くする ことにより、SiNx膜の窒素組成比をSiNy膜より小さくできた。 [0065]

保護膜としてSiNx膜およびSiNy膜を有するFETのドレイン電流(Ids) -ドレイン電圧(Vds)特性をそれぞれ図17および図18に示す。SiNx膜を有する FETのIdsのVdsに対する傾きは、SiNy膜を有するFETより小さい。一方、 保護膜としてSiNx膜およびSiNy膜を有するFETのゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)特性をそれぞれ図19および図20に示す。SiN×膜 を有するFETのゲート逆方向電流は、SiNy膜を有するFETに比べ小さくなってい 30

40

る。

【0066】

表3に、保護膜としてSiN×膜およびSiNy膜を有するFETのゲート幅1mmあ たりのRonおよびVgdoを示す。SiNy膜を有するFETのRonで1.73 m mに対し、SiN×膜を有するFETでは1.76 mmとRonが大きくなっている。 一方、SiNy膜を有するFETのVgdoは-7.3Vに対し、SiN×膜を有するF ETでは-9.6Vと改善している。

【0067】

【表3】

10

保護膜	Ron(Ω mm)	Vgdo(V)
SiNx膜	1.81	-9.6
SiNy膜	1.76	-7.3

[0068]

実施例1と同様に、最もRF振幅の大きくなる1段目FET(第1のFET)81,91 においてSiN×膜を使用しているため、大きいRF振幅の信号が入力しても、ゲート逆 20 方向電流の変動幅を小さくできる。これにより高調波特性を改善できる。

【 0 0 6 9 】

一方、実施例2における、ゲート幅2.4mmの場合のスイッチ回路(1)全体のRonは、1.76 mm/2.8mm×3+1.81 mm/2.8mm×2=3.18
 となる。例えば、5段のFET全てがSiNy膜を有するFETの場合は、1.76 mm/2.8mm×5=3.14

【0070】

実施例2の場合は、1段目FET(第1のFET)および5段目FET(第3のFET) にSiN×膜を適用したことによりRonの増加は1.3%であり、実施例1の場合の約 5%に比べRonの増加を小さくすることができた。これにより、実施例1に比べ、挿入 損失の増加を小さくできる。

【0071】

また、表4に保護膜としてSiN×膜およびSiNy膜を有するFETのCgs、Cg d、Cds、Coffを示す。各容量の求め方は実施例1と同様である。SiNy膜を有 するFETのCoffは0.304pF/mmに対し、SiN×膜を有するFETは0. 299pF/mmとCoffが小さくなっている。このように、SiN×膜を有するFE TはCoffが約2%減少している。SiN×膜を使用することにより、表面空乏層幅D d1を小さくできためである。1段目FET(第1のFET)81、91の容量を小さくで きるため、全FETにSiNy膜を使用するのに比べ、実施例1同様に、スイッチ回路の 高調波特性を改善させることができる。

【0072】 【表4】

保護膜Cgs(pF/mm)Cgd(pF/mm)Cds(pF/mm)Coff(pF/mm)SiNx膜0.3800.2880.1350.299SiNy膜0.3890.3000.1350.304

【0073】

このように、実施例2においても、スイッチ回路のRonの増加を抑えつつ、Vgdo 50

(14)

40

を大きくしかつCoffを削減できる。すなわち挿入損出を抑えつつ、高調波特性を改善 することができる。

【実施例3】

【0074】

実施例3もFETとしてHEMTを用い、FETを5段直列接続したSPDTの例であ る。回路構成は実施例1と同じである。図21は実施例3の1段目FET(第1のFET) 81、91および5段目FET(第3のFET)85、95の断面を示す模式図であり、図 22は2段目から4段目FET(第2のFET)82、83、84、92、93、94の断 面を示す模式図である。各FETは、そのゲート電極はゲートリセス内に設けられている 。構成は図8とほとんど同じであるがゲートリセス幅が異なっている。ここで、ゲートリ セス幅とは、ゲート電極32と高濃度層22a,22bの距離である。

【0075】

1 段目FET(第1のFET)および5 段目FET(第3のFET)のソース側のゲートリ セス幅Lrs1およびドレイン側のゲートリセス幅Lrd1とし、2 段目から4 段目FE T(第2のFET)ソース側およびドレイン側のゲートリセス幅をそれぞれLrs2、Lr d2とした。実施例3においては、Lrs1>Lrs2かつLrd1>Lrd2であり、 Lrs1=Lrd1=0.5μm、Lrs2=Lrd2=0.3μmとした。すなわち、 1 段目FET(第1のFET)81、91および5 段目FET(第3のFET)85、95の ゲートリセス幅は、2から4 段目FET(第2のFET)82、83,84、92、93、 94のゲートリセス幅より広い。

[0076]

1 段目および 5 段目 F E T においては、ゲート電極とn⁺高濃度層の距離を遠くできる ため、 R o n は大きくなるものの、 V g d oを大きくできる。また、実施例 1 および 2 ほ どではないが C o f f も小さくできた。これにより、実施例 3 においても、スイッチ回路 の R o n の増加を抑えつつ、 V g d oを大きくできる。すなわち挿入損出を抑えつつ、高 調波特性を改善することができる。

【0077】

実施例3においては、Lrs1とLrd1並びにLrs2とLrd2は同じとしたが、 Lrs1>Lrs2かつLrd1>Lrd2の関係があれば、Lrs1とLrd1、並び にLrs2とLrd2は同じ長さでなくとも良い。 【0078】

なお、実施例3では、1段目FET(第1のFET)81、91および5段目FET(第 3のFET)85、95のVgdoとCoffの両方が、2から4段目FET(第2のFE T)82、83、84、92、93、94に対して異なっているが、VgdoあるいはC offの一方のみが異なる場合もある。

【0079】

たとえば、リセス幅を1段目FET(第1のFET)81、91および5段目FET(第 3のFET)85、95、と2から4段目FET(第2のFET)82、83、84、92 、93、94で異ならせたとしても、そのゲートリセス幅自体がそれぞれのFETで十分 に大きい場合、ソース・ドレイン間容量(Cgs)が小さくなる。このことから、何れの FETにおいてもCoffは実質同等となり、Vgdoの差が支配的な効果の差を生じる こととなる。

[0080]

また、逆にゲートリセス幅自体がそれぞれ比較的小さい場合には、ソース・ドレイン間 容量が大きくなって、 Vgdoの差より、 Coffの差が支配的な効果の差を生じること となる。

【0081】

実施例1から3においては、FETとしてHEMTを用いたが、他のFET、例えばM ESFET(Metal Semiconductor Field Effect Transistor)用いることもできる。また、実施例1から3においては、FETを5段直列接続したSPDTの例を示したが、S

20

10

30

P3T、SP4T、SP5T、SP6T、SP7T、SP8Tのような、より複雑なRF スイッチにも適用できる。さらに、実施例1から3においては、FETの直列接続の段数 を5段とした。しかし、RF振幅の大きい信号が入力端子と出力端子のいずれか一方から のみから入力する場合は、この段数は2段以上あればよい。また、RF振幅の大きい信号 が入力端子および出力端子の両方から入力する場合は、この段数は3段以上あればよい。 【実施例4】

[0082]

実施例4は、携帯電話端末機器に使用されるRFアンテナスイッチモジュール(RFモ ジュール)である。図23は、本発明の実施例4に係る半導体装置を示すブロック図であ る。このRFモジュール120は、アンテナANTと複数のRF信号系とを切り替える機 能を持つ。RFモジュール120は、半導体チップ122とローパスフィルタ(LPF) 128、130とを有する。半導体チップ122には、制御回路124とRFスイッチ1 2.6とを有する。RFスイッチ1.2.6はいわゆるSP6Tの機能を備え、実施例1、2ま たは3に係るスイッチ回路を有している。

[0083]

図示するRFスイッチ126は、GSM850-Rx、GSM900-Rx、DCS1 800-Rx、PCS1900-Rx、DCS-Tx、GSM-Txの6つのRF信号系 を選択的にアンテナANTに接続する。DCS-TxとGSM-TxにはそれぞれLPF 128、130が設けられている。制御回路124は、外部からの制御信号CTL1~C LT3信号により、RFスイッチ126内の各スイッチ回路制御端子を通じ、スイッチ回 路の切り替えを制御する。チップ122には電源電圧Vddが与えられる。実施例4にお いても、高調波特性および挿入損失の小さいRFモジュールを提供することができた。

20

10

[0084]

以上、発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限 定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種 々の変形・変更が可能である。

【図面の簡単な説明】

[0085]

【図1】図1は従来例に係るRFスイッチの回路構成を示す図である。

30 【図2】図2(a)はオフ状態のスイッチ回路を構成するFETのドレイン電圧(Ig) - ゲート電圧(Vg)特性、図(b)はオン状態のスイッチ回路を構成するFETのドレ イン電流(Ids) - ドレイン電圧(Vds)特性を示した図である。

【図3】図3は従来例のFETの断面を表した模式図(その1)であり、従来例の問題を 説明するための図である。

【図4】図4は従来例のFETの断面を表した模式図(その2)であり、従来例の問題を 説明するための図である。

【図5】図5はスイッチ回路におけるゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)を示した図である。

【図6】図6は実施例1に係るRFスイッチの回路構成を示す図である。

40 【図7】図7は実施例1に係るスイッチ回路の1段目および5段目FETの断面図である

【図8】図8は実施例1に係るスイッチ回路の2段目から4段目FETの断面図である。 【図9】図9は実施例1に係るスイッチ回路の1段目および5段目FET(埋込厚20n m)のドレイン電流(Ids) - ドレイン電圧(Vds)特性を示す図である。

【図10】図10は実施例1に係るスイッチ回路の2段目から4段目FET(埋込厚35 nm)のドレイン電流(Ids) - ドレイン電圧(Vds)特性を示す図である。

【図11】図11は実施例1に係るスイッチ回路の1段目および5段目FET(埋込厚2 0 n m)のゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)特性を示す図で ある。

【図12】図12は実施例1に係るスイッチ回路の2段目から4段目FET(埋込厚35 50

nm)のゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)特性を示す図であ る。 【図13】図13は実施例1に係る5段直列接続したSPDTの回路を単純な回路で表し た図である。 【図14】図14は実施例1においてCoffが小さくなることを説明するためのゲート 電極付近の模式図である。 【図15】図15は実施例2に係るスイッチ回路の1段目および5段目FETの断面図で ある。 【図16】図16は実施例2に係るスイッチ回路の2段目から4段目FETの断面図であ 10 る。 【図17】図17は実施例2に係るスイッチ回路の1段目および5段目FET(SiN× 膜)のドレイン電流(Ids) - ドレイン電圧(Vds)特性を示す図である。 【図18】図18は実施例2に係るスイッチ回路の2段目から4段目FET(SiNy膜)のドレイン電流(Ids) - ドレイン電圧(Vds)特性を示す図である。 【図19】図19は実施例2に係るスイッチ回路の1段目および5段目FET(SiN× 膜)のゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)特性を示す図である 【図20】図20は実施例1に係るスイッチ回路の2段目から4段目FET(SiNy膜)のゲート逆方向電流(Igd) - ゲート逆方向電圧(BVgd)特性を示す図である。 20 【図21】図21は実施例3に係るスイッチ回路の1段目および5段目FETの断面図で ある。 【図22】図22は実施例3に係るスイッチ回路の2段目から4段目FETの断面図であ る。 【図23】図23は実施例4にかかる携帯電話端末機器に使用されるRFアンテナスイッ チモジュールのブロック図である。 【符号の説明】 [0086] 1 0 半導体基板 12、16 電子供給層 30 14、14a チャネル層 18 ショットキ層 20、20a、20b 埋込層 22、22a、22b 高濃度層 24、24a、24b、24c、24d 半導体層 28、28a、28b 空乏層 30 ソース電極 32 ゲート電極 34 ドレイン電極 50,80 スイッチ回路(1) 40 51、61、81、91 1段目FET 52、62、82、92 2段目FET 53、63、83、93 3段目FET 54,64,84,94 4段目FET 55、65、85、95 5段目FET 58、68、88、98 抵抗Rgg 60,90 スイッチ回路(2) 70 入力端子 7 1 抵抗 72 出力端子(1)

74

制御端子(1)

76	出力端子(2)
78	制御端子(2)
122	半導体チップ
124	制御回路
126	RFスイッチ



【図2】



【図3】









1.0E+01

1.0E+00

1.0E-01

1.0E-02

1.0E-07 1.0E-08 1.0E-09 逆 〜 電流の 変動幅

-15

1.0E-02 E 1.0E-03 ↓ 1.0E-04 1.0E-05 1.0E-05 1.0E-06

(19)



【図8】



-5

0

<u>-ト逆方向電流</u> 1段目の

5段目の

RF振幅

-10

RF振幅



【図9】



【図10】



0



1.0E+01

1.0E+00

1.0E-01 1.0E-02

ਾਰੂ 1.0E-05

1.0E-06

1.0E-07

1.0E-08

1.0E-09

-20

--- 逆方向電流

-15

-10

BVgd [V]

-5

【図12】







【図14】



30 بر

【図16】



【図15】



【図17】



-10

BVgd [V]

-5

0



【図19】



【図20】









【図23】



フロントページの続き

(56)参考文献 特開2003-243977(JP,A) 特開平8-139014(JP,A) 特開2003-86767(JP,A) 特開昭61-65480(JP,A)

(58)調査した分野(Int.Cl., D B 名)

- H01L 29/80-29/812
 - H01L 29/778
 - H01L 21/337-21/338