(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2007-256638 (P2007-256638A)

(11) 特許出願公開番号

(43) 公開日 平成19年10月4日 (2007.10.4)

(51) Int.Cl.			FΙ			テーマコード (参考)
G09F	9/30	(2006.01)	GO9F	9/30	338	2H092
HO1L	21/336	(2006.01)	HO1L	29/78	612D	5CO94
HO1L	29/78 6	(2006.01)	HO1L	29/78	616V	5F11O
G02F	1/1368	(2006.01)	GO2F	1/1368		

審査請求 未請求 請求項の数 14 OL (全 20 頁)

(21) 出願番号	特願2006-81046 (P2006-81046)	(71) 出願人	302020207
(22) 出願日	平成18年3月23日 (2006.3.23)		東芝松下ディスプレイテクノロジー株式会
			社
			東京都港区港南4-1-8
		(74)代理人	100058479
			弁理士 鈴江 武彦
		(74)代理人	100091351
			弁理士 河野 哲
		(74)代理人	100088683
			弁理士 中村 誠
		(74)代理人	100108855
			弁理士 蔵田 昌俊
		(74)代理人	100075672
			弁理士 峰 隆司
			最終頁に続く

図 1

(54) 【発明の名称】 薄膜トランジスタ基板及びこれを用いた液晶表示装置

(57)【要約】

【課題】工程数が少なく、絶縁不良を起こしにくい薄膜 トランジスタ基板、及びこれを用いた液晶表示装置を提 供する。

【解決手段】下部電極がゲート電極配線と同じ材料で形成され、上部電極が透明電極と一体的に形成され、絶縁 膜がソース・ドレイン電極を覆う保護膜と一体的に形成 されているか、あるいはゲートとソース・ドレインを絶 縁する層間絶縁膜が第1及び第2の絶縁膜を有し、2層 の間に透明電極が設けられ、下部電極は、ゲート電極配 線と同じ材料で形成され、上部電極は、透明電極と一体 的に形成され、下部電極と透明電極との間に第1の絶縁 膜を狭持する。

【選択図】図1



【特許請求の範囲】

【請求項1】

絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形成されてチャネルを形 成する薄膜トランジスタと、それに接続された補助容量コンデンサと、透明電極と反射電 極とを画素毎に備える薄膜トランジスタ基板において、

(2)

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極が前記透明電極と一体的に形成され、該下部電極と該上部電極に挟まれてコンデンサを構成する絶縁膜が薄膜トランジスタ上 に形成された保護膜と一体的に形成されていることを特徴とする薄膜トランジスタ基板。 【請求項2】

前記薄膜トランジスタは、半導体層としてポリシリコン膜を有するポリシリコン薄膜ト ランジスタであり、ゲート絶縁膜とゲート電極配線がポリシリコン半導体層の上部に形成 されたコプレーナ構造であることを特徴とする請求項1に記載の薄膜トランジスタ基板。 【請求項3】

前記ソース・ドレイン電極は低抵抗シリコン層により構成され、前記ポリシリコン膜に 前記ゲート電極をマスクとしてドナーまたはアクセプタをイオン注入したものであること を特徴とする請求項2に記載の薄膜トランジスタ基板。

【請求項4】

前記補助容量コンデンサを構成する絶縁膜は窒化シリコンであることを特徴とする請求項1ないし3のいずれか1項に記載の薄膜トランジスタ基板。

【請求項5】

前記補助容量コンデンサを構成する絶縁膜と前記透明電極との合計膜厚が100nm以 上180nm以下、250nm以上330nm以下、または400nm以上480nm以 下であることを特徴とする請求項1ないし4のいずれか1項に記載の薄膜トランジスタ基 板。

【請求項6】

前記反射電極は、前記透明電極を覆うように形成された有機絶縁膜上に形成され、該透明電極と電気的に接続されていることを特徴とする請求項1ないし5のいずれか1項に記載の薄膜トランジスタ基板。

【請求項7】

絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形成されてチャネルを形成する薄膜トランジスタと、それに接続された補助容量コンデンサと、透明電極と反射電極とを画素に備える薄膜トランジスタ基板において、

薄膜トランジスタのゲート電極配線とソース・ドレイン配線を絶縁する層間絶縁膜は第 1の層間絶縁膜と第2の層間絶縁膜を有し、前記第1の層間絶縁膜と第2の層間絶縁膜間 に透明電極が設けられ、

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極は、前記透明電極と一体的に形成され、前記下部電極と前記透明電極との間に第1の層間絶縁膜を狭持することで補助容量コ ンデンサが形成されていることを特徴とする薄膜トランジスタ基板。

【請求項8】

前記薄膜トランジスタのソース・ドレイン配線と一体の材料で構成された上部電極と透明電極との間に第2の層間絶縁膜を狭持することで補助容量コンデンサが形成されている ことを特徴とする請求項7に記載の薄膜トランジスタ基板。

【請求項9】

前記半導体層がポリシリコンからなるポリシリコン薄膜トランジスタであって、前記ゲート絶縁膜と前記ゲート電極がポリシリコンの上部に形成されたコプレーナ構造であることを特徴とする請求項7または8に記載の薄膜トランジスタ基板。

【請求項10】

請求項 3 記載のポリシリコン薄膜トランジスタにおいて、ソース・ドレイン電極を構成 50

10

20

する低抵抗シリコン層が、ポリシリコンにゲート電極をマスクとしてドナーまたはアクセ プタをイオン注入したものであることを特徴とする薄膜トランジスタ基板。 【請求項11】 前記第1の層間絶縁膜が、窒化シリコンであることを特徴とする請求項7ないし10の いずれか1項に記載の薄膜トランジスタ基板。 【請求項12】 前記第1の絶縁膜と透明電極との合計膜厚が、100nm以上180nm以下、または 250nm以上330nm以下、または、400nm以上480nm以下であることを 特徴とする請求項7ないし10のいずれか1項に記載の薄膜トランジスタ基板。 【請求項13】 10 前 記 ソース 電 極 は 第 2 の 層 間 絶 縁 膜 に 形 成 され た コ ン タ ク ト ホ ー ル を 介 し て 前 記 透 明 電 極に電気的に接続されていて、かつ、前記反射電極は前記薄膜トランジスタのソース・ド レイン 電 極 お よ び ド レ イ ン 電 極 と 一 体 の 信 号 配 線 を 覆 う よ う に 形 成 さ れ た 有 機 絶 縁 膜 の 上 部 に 形 成 さ れ 、 有 機 絶 縁 膜 に 形 成 さ れ た コ ン タ ク ト ホ ー ル を 介 し て 薄 膜 ト ラ ン ジ ス タ の ソ ース電極と電気的に接続されていることを特徴とする請求項7ないし12のいずれか1項 に記載の薄膜トランジスタ基板。 【請求項14】 請求項1ないし13のいずれか1項に記載の薄膜トランジスタ基板を一方の基板に用い たことを特徴とする半透過型の液晶表示装置。 【発明の詳細な説明】 20 【技術分野】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、ガラス基板上に形成された薄膜トランジスタ基板、及びこれを用いた液晶表 示装置に係り、特に、半透過型の液晶表示装置に関する。 【背景技術】 [0002]近年、多結晶シリコン(p-Si)系の半導体層を用いた薄膜トランジスタ(TFT) は、その駆動回路をアレイ基板上に一体に作り込むことが出来るので、携帯電話、モバイ ルPC用の液晶表示装置に多く採用されている。 [0003]30 T F T の構造としては、非晶質シリコン T F T で 一般的な、ボトムゲート・逆スタガ型 、MOSFETで一般的なトップゲート・コプレーナ型に大別される。 $\begin{bmatrix} 0 & 0 & 0 & 4 \end{bmatrix}$ このうち、トップゲート・コプレーナ型の方が、TFT性能に優れる場合が多く、主流 となっている。 [0005]T F T の構造にトップゲート・コプレーナ型を用いた場合、チャネルとなる半導体層を 島状にエッチング加工し、それを覆うようにゲート絶縁膜としてのSiO₂を化学蒸着法 で成膜し、次いで、ゲート電極を形成するのが一般的である。 [0006]40 さらに、ゲート電極を形成後、ソース・ドレイン電極、LDD(Lightly Dо D r a i n) 部のキャリア濃度調整のため、 P または B といった不純物を、ゲー ped ト絶縁膜であるSiO₂を通過させて、下層にある半導体層にイオン注入する。 [0007]なお、通常、TFTアレイ基板には、TFT以外に、電位保持用のコンデンサをマトリ クス状に配置させる。このコンデンサを形成する誘電体としては、ゲート絶縁膜としての SiO₂膜を兼用するのが簡便である。この場合、コンデンサの一方の電極は、多結晶シ リコン膜となる。もう一方の電極は、ゲート電極を構成する金属膜である。 [0008]つまり、トップゲート・コプレーナ型では、下部電極を多結晶シリコン膜、誘電体にゲ 50 ート絶縁膜のSiO₂膜、上部電極をゲート電極材料金属薄膜としたコンデンサを用いる ことになる。下部電極の多結晶シリコン膜に特別な不純物イオン注入を行わない場合、コ ンデンサはいわゆるMOS(Metal Oxide Semiconductor)バ ラクタとなるので、バイアス電圧を印可し、多結晶シリコン膜を反転状態にして使用する

(4)

[0009]

ところが、携帯電話のようなモバイル製品では、低消費電力化の要求が強いため、バイ アス電圧印加の必要なMOSバラクタは不利となる。そこで下部電極の多結晶シリコン膜 に予め不純物イオン注入を行って、低抵抗化する策が取られる。この場合、イオン注入の ためのフォトマスクプロセスがCMOSデバイスの場合、通常のn - チャネルTFT、p - チャネルTFTの各ソース・ドレイン注入に加えて、もう1工程必要となり、全部で3 工程を減らすことが出来ない。

【0010】

また、コンデンサの絶縁リーク不良を低減し、製造歩留まりを向上させる必要がある。 多結晶シリコン薄膜の製法としては、非晶質シリコン薄膜を再結晶化させる手法が一般的 であるが、この場合、結晶粒界で薄膜が凹凸になる傾向がある。特に、XeCl等のエキ シマレーザを用いた光アニールにより非晶質シリコン薄膜を溶融、再結晶化させる手法で は薄膜の凹凸は顕著であり、この凹凸の程度は、エキシマレーザアニール(ELA)の条 件、出発材料に用いた非晶質シリコン薄膜の膜質等に依存するが、凹凸の高さが50cm にも達する場合がある。このような突起部分では、その上を覆うSiO2 膜の耐電圧が低 く、しばしば絶縁不良を起こしてしまう。特に前述したように、多結晶シリコン膜を反転 状態にして使用する場合、バイアス電圧を常に印可することが必要なので、絶縁不良問題 をより頻繁に起こしやすい。

[0011]

工程数が減らせないこと、また絶縁不良を起こしやすいことは、いずれもコンデンサを 形成する誘電体にゲート絶縁膜のSiO₂を兼用することが問題である。ゲート電極より 上層の絶縁膜でコンデンサを構成すれば、これらの問題を解決することができる。しかし 、ゲート電極とソース・ドレイン電極の間に挿入する層間絶縁膜でコンデンサを構成しよ うとすると、容量を確保するには膜厚を薄くしなくてはならず、ゲート配線と信号配線の クロス容量も同時に増えて、消費電力が上がるという問題があった。

【発明の開示】

【発明が解決しようとする課題】

[0012]

本発明は、上記事情に鑑みて成されたもので、工程数が少なく、絶縁不良を起こしにく い薄膜トランジスタ基板、及びこれを用いた液晶表示装置を提供することを目的とする。 【課題を解決するための手段】

本発明は、第1に、 絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形 成されてチャネルを形成する薄膜トランジスタと、それに接続された補助容量コンデンサ と、透明電極と反射電極とを画素毎に備える薄膜トランジスタ基板において、

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極が前記透明電極と一体的に形成され、該下部電極と該上部電極に挟まれてコンデンサを構成する絶縁膜が薄膜トランジスタ上 に形成された保護膜と一体的に形成されていることを特徴とする薄膜トランジスタ基板を 提供する。

【0014】

また、本発明は、第2に、絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形成されてチャネルを形成する薄膜トランジスタと、それに接続された補助容量コンデンサと、透明電極と反射電極とを画素に備える薄膜トランジスタ基板において、

薄膜トランジスタのゲート電極配線とソース・ドレイン配線を絶縁する層間絶縁膜は第 50

1の層間絶縁膜と第2の層間絶縁膜を有し、前記第1の層間絶縁膜と第2の層間絶縁膜間 に透明電極が設けられ、

(5)

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極は、前記透明電極と一体的に形成さ れ、前記下部電極と前記透明電極との間に第1の層間絶縁膜を狭持することで補助容量コ ンデンサが形成されていることを特徴とする薄膜トランジスタ基板を提供する。 【0015】

また、本発明は、第3に、絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形成されてチャネルを形成する薄膜トランジスタと、それに接続された補助容量コンデンサと、透明電極と反射電極とを画素毎に備え、

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極が前記透明電極と一体的に形成され 、該下部電極と該上部電極に挟まれてコンデンサを構成する絶縁膜が薄膜トランジスタの ソース・ドレイン電極を覆うように形成された保護膜と一体的に形成されている薄膜トラ ンジスタ基板を一方の基板に用いたことを特徴とする半透過型の液晶表示装置を提供する

[0016]

本発明は、第4に、絶縁性基板上にシリコンを主成分とする半導体層が島状に分離形成 されてチャネルを形成する薄膜トランジスタと、それに接続された補助容量コンデンサと 、透明電極と反射電極とを画素に備え、

薄膜トランジスタのゲート電極配線とソース・ドレイン配線を絶縁する層間絶縁膜は第 1の層間絶縁膜と第2の層間絶縁膜を有し、前記第1の層間絶縁膜と第2の層間絶縁膜間 に透明電極が設けられ、

前記補助容量コンデンサの下部電極は、前記薄膜トランジスタのゲート電極配線と同じ 材料で形成され、前記補助容量コンデンサの上部電極は、前記透明電極と一体的に形成さ れ、前記下部電極と前記透明電極との間に第1の層間絶縁膜を狭持することで補助容量コ ンデンサが形成されている薄膜トランジスタ基板を一方の基板に用いたことを特徴とする 半透過型の液晶表示装置を提供する。

【発明の効果】

[0017]

本発明によれば、 製造工程数が少なく、 絶縁不良を起こしにくい薄膜トランジスタ基板 、及びこれを用いた液晶表示装置が得られる。

【発明を実施するための最良の形態】

[0018]

以下、図面を参照し、本発明をより詳細に説明する。

【0019】

図 1 は、 第 1 の 発 明 に 係 る 薄 膜 ト ラン ジ ス タ 基 板 の 第 1 の 例 の 断 面 構 造 を 表 す 模 式 図 を 示 す 。

[0020]

透明ガラス基板1上に、SiN_×からなるアンダーコート層2a、及びSiO₂からな 40 るアンダーコート層2bを介して、島状に加工された、ポリシリコン(p-Si)からな る半導体層3,4が形成されている。この半導体層3,4は、中央部にノンドープのチャ ネル領域3a,4a、チャネル領域3aに隣接して、ホウ素(B)が高濃度にドーピング された低抵抗領域(ソース・ドレイン領域)3c、チャネル領域4aに隣接してリン(P)が低濃度にドーピングされた低不純物濃度(LDD)領域4b、さらにLDD領域4b に隣接してリンが高濃度にドーピングされた低抵抗領域(ソース・ドレイン領域)4cを 有している。

[0021]

半導体層 3 , 4 を覆うように、ゲート絶縁膜 6 が前面に形成されている。さらに、ゲート絶縁膜 6 上には、チャネル 3 a に対応する領域にゲート電極 7 が、チャネル領域 4 a に 50

10

対応する領域にゲート電極 8 が形成されている。また、ゲート絶縁膜 6 上には、補助容量を形成するコンデンサ下部電極 9 が、ゲート電極 7 , 8 と同一工程で形成されている。 【 0 0 2 2 】

(6)

これらの上全面に、層間絶縁膜10が形成され、ソース電極11,13,ドレイン電極 12,14は、層間絶縁膜10とゲート絶縁膜6に形成されたコンタクトホールを介して 低抵抗領域3c,4cにそれぞれ接続されている。なお、コンデンサ下部電極9上の大部 分では、この絶縁膜10は除去されている。

【0023】

この絶縁膜10とコンデンサ下部電極9上に、保護膜15が全面に形成され、その上に 透明電極16が形成されていて、透明電極16は、保護膜15に形成されたコンタクトホ 10 ールを介して、ソース電極13に形成されている。この透明電極16は、透過領域の画素 電極として、またコンデンサ上部電極として機能する。

【0024】

図中、21が例えば走査線ドライバ内のp-チャネル薄膜トランジスタ部、22が表示 面のn-チャネル薄膜トランジスタ部、及び23が補助容量部を各々構成し得る。 【0025】

保護膜15上、及び透明電極16上の透過表示領域を除く領域上に有機絶縁膜17が形成される。有機絶縁膜17上の反射表示領域に反射電極18が設けられ、有機絶縁膜17 に形成されたコンタクトホールを介して透明電極16に接続されている。一部の有機絶縁 膜17の上にはセルのギャップを制御するためのスペーサ19が設けられている。

20

[0026]

この例の薄膜トランジスタ基板は、トップゲート型の半透過型液晶表示装置に用いられるTFTアレイ基板として使用され得る。

【 0 0 2 7 】

TFTアレイ基板上に、図示しない対向基板を配し、その間に図示しない液晶層を封入 することにより、第3の発明に係る液晶表示装置が得られる。

【0028】

保護膜15としては、例えば窒化シリコンを使用することが出来る。窒化シリコンは、酸化シリコンよりも誘電体率が高く、不純物汚染からTFTを保護する性能に優れる。 【0029】

保護膜15の膜厚は、容量確保、絶縁性確保、及び光学透過率の観点から100nm以上180nm以下、250nm以上330nm以下、または400nm以上480nm以下であることが好ましい。

【 0 0 3 0 】

本発明では、上述の様に、ソース・ドレイン配線を覆うように形成された保護膜15を 補助容量コンデンサの誘電体として利用し、ゲート電極と透明電極の2つの電極層で挟む 構造を含む。

[0031]

また、この保護膜15上に形成される有機絶縁膜上に反射電極、有機絶縁膜下に透明電 極を設けることにより、保護膜15上に反射電極と透明電極の両方を設けるよりも、コン 40 デンサを有効に形成でき、有効表示領域の大きな液晶表示装置が得られる。

【0032】

次に、図1に示す薄膜トランジスタ基板の製造方法の一例について説明する。

【 0 0 3 3 】

図 2 ないし図 8 は、図 1 の薄膜トランジスタ基板の製造工程の一例を説明するための図 を各々示す。

【0034】

まず、外形寸法550mm×650mm、厚さ0.7mmのガラス基板1を用意する。 図2に示すように、その一主面上にアンダーコート膜2a,2bとして、各々、SiN_× 及びSiO₂を、さらに、その上に非晶質シリコン(a-Si)膜44を、各々プラズマ

50

CDV法により400 で連続成膜する。それぞれの膜厚は、例えばSiN_x 0.02 μm、SiO₂ 0.1μm、及びa-Si 0.05μmとする。 【0035】

(7)

次に、 a - S i 膜 4 4 に水素が多量に混入している場合、例えば水素濃度が約 1 原子% を超える場合には、この水素を抜くために 5 0 0 でアニールを行うことが出来る。この 脱水素を行うことで、この後、エキシマレーザーの多結晶化を行う際に、水素によるアプ レーションを防ぐことが出来る。 C V D の成膜条件によっては、アニール無しで a - S i 膜中の水素の含有量が少ない膜を得ることが可能で、また、水素濃度が約 1 原子%以下の 場合にはアニール工程を省くことが出来る。

[0036]

a - S i 膜 4 4 に波長 3 0 8 n m の X e C l エキシマレーザを照射して多結晶化し、多結晶シリコン(p - S i)膜にする。 X e C l エキシマレーザは、光学系により線状ビームとし、この線状ビームを走査することにより、大面積 a - S i を多結晶化することが出来る。

【0037】

その後、図3に示すように、p-Si膜をフォトリソグラフィーにより島状にエッチン グ加工し、半導体層3,4とする。このとき、p-Si膜のエッチングにはテーパーエッ チングが出来るように、酸素ラジカルによってレジストを後退させながらエッチングを行 う。

[0038]

半導体層3,4の導電性をほぼ真性に調整するため、全面にホウ素の低濃度ドーピング を行う。ドーピングには、イオン注入を用い、ドーズ量5×10¹¹/cm²、加速電圧 10kV程度が適当である。このイオン注入法はプラズマを立てることにより発生したイ オンを加速電極により加速させてドーピングを行うものであり、マグネットにより質量を 分離して、所望のイオンだけを打ち込む方式が望ましい。

【0039】

質量分離せずに、水素などの不純物が同時に打ち込まれる方式を用いることも出来る。 【0040】

続いて、図4に示すように、半導体層3,4を覆うように、気相成長法の1つとして、 例えばプラズマCVD法により酸化シリコンSiO2を0.1µm厚さに成膜し、ゲート 絶縁膜6を形成する。成膜ガスとしては、少なくともケイ素と酸素を含むものが用いられ 、例えばテトラエトキシシランと酸素ガスとの混合ガスを用いることが出来る。その他、 例えばSiH4とN2 Oとの組み合わせ、あるいはSi2 H6とN2 Oとの組み合わせを 用いることができる。また、低圧にすることで、SiH4 とO2 との組み合わせを用いる ことができる。

【0041】

さらに、図5に示すように、スパッタリング法により、MoW合金を0.3µmの厚さ に成膜し、フォトリソグラフィによりエッチング加工してゲート電極7,8、コンデンサ 下部電極としての補助容量電極9を同一工程にて形成する。また、このエッチング加工は 、テーパーエッチングが出来るように、酸素ラジカルによってレジストを後退させながら 行うことが出来る。

【0042】

また、この電極 7 , 8 , 9 をマスクとしてリンの低濃度ドーピングを行い、LDD領域 4 b を形成することが出来る。ドーピングには、イオンドーピング法を用いる。このとき のイオン種としては、 P⁺ , P H⁺ , P H²⁺ , P H³⁺ 等があげられ、リン原子 1 個、 またはそこに水素が結合した 1 価イオンが主体的であるように調整し、リンのドーズ量 2 × 1 0¹³ / c m²、加速電圧 8 0 k V 程度とすることができる。 【 0 0 4 3 】

その後、フォトリソグラフィを用いて、n-チャネルTFTを形成する部分をレジスト で保護し、ホウ素の高濃度ドーピングを行い、低抵抗領域3cを形成する。ドーピングに 50

10

20

はイオンドーピング法が用いられる。このときのイオン種としては、 B² ⁺ , B₂ H⁺ , B₂ H₂ ⁺ , B₂ H^{3 ⁺} , B₂ H^{4 ⁺} , B₂ H^{5 ⁺} , B 2 H^{6 ⁺} 等があげられ、ホウ素原 子 2 個、またはそこに水素が 1 個結合した 1 価イオンが主体であるように、 調整し、 B の ドーズ量 1 × 1 0^{1 5} / c m² 、加速電圧 7 0 k V 程度とすることができる。 【 0 0 4 4 】

レジストを酸素プラズマ等でアッシングした後、フォトリソグラフィによって、 p - チャネル T F T の L D D 領域 4 b をレジストで保護し、リンの高濃度ドーピングを行い、低抵抗領域 4 c を形成する。ドーピングには、イオンドーピング法を用いる。このときのイオン種としては、 P⁺, P H⁺, P H²⁺, P H³⁺等があげられ、リン原子 1 個、またはそこに水素が結合した 1 価イオンが主体的であるように調整し、リンのドーズ量 1 × 1 0¹⁵/cm²、加速電圧 7 0 k V 程度とすることができる。

【0045】

その後、レジストを例えば酸素プラズマ等でアッシングして除去する。 【 0 0 4 6 】

続いて、ドーピングしたイオンを活性化させるために窒素雰囲気中、500 で、10 分ないし1時間アニールを行う。あるいは、ホットプレートによる直接加熱、エキシマレ ーザ等を用いたレーザ加熱、あるいは赤外線ランプを用いた光アニールによる活性化を行 うことも可能である。このような方法は、基板温度の上昇がより短時間となり、耐熱性が 多少低いガラスも使用できるため低コストである。

【0047】

次に、半導体3,4中に存在するダングリングボンドを終端するため、水素プラズマ中 に基板を暴露するいわゆる水素化を行う。

【0048】

その後、プラズマCVD装置により、基板全面に酸化シリコンなどの層間絶縁膜10を 成膜する。

【0049】

なお、この水素化を、上記プラズマCVD装置中で行えば、水素化した後空気に触れる ことなく連続して層間絶縁膜10を成膜することが出来る。

[0050]

図 6 に示すように、補助容量電極 9 の一部領域上の層間絶縁膜 1 0 をフォトリソグラフ 30 ィによりエッチング除去すると同時に、低抵抗領域 3 c , 4 c の一部領域上のゲート絶縁 膜 6 及び層間絶縁膜 1 0 をエッチング除去して、コンタクトホールを形成する。

【0051】

スパッタリング法によって 0 . 0 5 μ m のモリブデン 膜、 0 . 5 μ m のアルミニウム 膜 、及び 0 . 0 5 μ m のモリブデン 膜の積層を成 膜する。 このとき、 下層のモリブデン 膜は コンタクトホールを介して低抵抗領域 3 c , 4 c に接続されている。

【 0 0 5 2 】

その後、フォトリソグラフィによってパターニングを行い、図示するように、ソース電極11,13,ドレイン電極12,14を形成する。

【 0 0 5 3 】

次に、図7に示すように、保護膜15として、図6に示す構造の全面にSiN_×をプラ ズマCVD法により350 で成膜する。さらに、ソース電極13の一部領域上の保護膜 15をフォトリソグラフィとドライエッチングによって除去し、コンタクトホールを形成 する。このとき、その上に形成される透明電極が断線しないように、エッチング断面をテ ーパ加工しておく。

【0054】

その後、図8に示すように、透明電極16としてITOを形成する。透明電極16は、 保護膜15に形成されたコンタクトホールを介してソース電極13に接続される。ここで 、ノンドープ領域4a、LDD領域4b、及び低抵抗領域4cを含む半導体層4、ゲート 絶縁膜6、ソース電極13、及びドレイン電極14がn-チャネルTFT部22を構成し 20

10

ている。また、ノンドープ領域3 a、及び低抵抗領域3 c を含む半導体層4、ゲート絶縁 膜6、ソース電極1 1、及びドレイン電極1 2 が p - チャネル T F T 部 2 1 を構成してい る。この透明電極1 6 は、補助容量領域2 3 では、コンデンサ上部電極として機能する。 【0055】

保護 膜 1 5 と透明 電 極 1 6 の 膜 厚 は、コンデンサ容量と共に、 透過表示 領域 2 3 の 光学 透過率にも影響し得る。

【 0 0 5 6 】

膜厚設定と光学透過率の関係については、SiN_xの屈折率が1.88,ITOの屈折 率が1.95、保護膜15及び層間絶縁膜10の屈折率を1.47とした場合、SiNx とITOの屈折率が近い値であることから、両者の合計膜厚が重要となる。透過率は、こ の合計膜厚に対して周期的に変化し、高い透過率が得られる合計膜厚は、0.14μm、 0.29μm、0.44μmである。逆に透過率が低下しやすい膜厚は、0.22μm、 0.37μm、0.52μmの組み合わせである。このようなことから、ITO膜厚を0 .10μm、SiN_x 膜厚を0.19μm及び0.34μmに設定するか、あるいは、I TO膜厚を0.05μm、SiN_x 膜厚を0.24μmや0.39μmに設定することが 好ましい。

【 0 0 5 7 】

さらに、感光性樹脂からなる有機絶縁膜17を、例えば3.5µmの厚さで全面に塗布 し、フォトリソグラフィによって、補助容量領域にコンタクトホールを形成すると共に、 透過表示領域では、有機絶縁膜を除去して透明電極16を露出させる。一方、反射表示領 域には、露光マスクにランダムなパターンを付けたハーフ露光によって、有機絶縁膜17 の一部をエッチング除去して、表面にランダムな凹凸パターンを形成させる。さらに、反 射電極18として、モリブデンとアルミニウムの積層膜を反射表示領域の有機絶縁膜上に スパツタリングで成膜し、フォトリソグラフィによってパターニング形成する。この反射 電極18には、銀を使うことも出来る。

[0058]

最後に、液晶セルのセルギャップを制御するスペーサ19を有機絶縁膜をパターンニン グ形成し、所望のTFTアレイが得られる。

【0059】

図 9 に、 第 1 の 発 明 の 薄 膜 ト ラ ン ジ ス タ 基 板 の 第 2 の 例 の 断 面 構 造 を 表 す 模 式 図 を 示 す 30

[0060]

図示するように、この薄膜トランジスタ基板40は、リンが低濃度にドーピングされた低不純物濃度(LLD)領域4bがなく、リンが高濃度にドーピングされた低抵抗領域(ソース・ドレイン領域)4cがチャネル領域4aに隣接していること以外は、図1に示す 薄膜トランジスタ基板と同様の構成を有する。

【0061】

この例の薄膜トランジスタ基板は、トップゲート型の半透過型液晶表示装置に用いられるTFTアレイ基板として使用され得る。

[0062]

40

50

10

20

TFTアレイ基板上に、図示しない対向基板を配し、その間に図示しない液晶層を封入 することにより、第3の発明に係る液晶表示装置が得られる。

【 0 0 6 3 】

この薄膜トランジスタ40の製造方法は、図4に示すゲート絶縁膜6の製造工程までは、第1の発明の第1の例に係る薄膜トランジスタ30の製造工程と同様である。 【0064】

その後、スパッタリング法により、 M o W 合金を 0 .3 µ m の厚さに成膜し、フォトリ ソグラフィによりエッチング加工して、まず、ゲート電極 7 を形成する。このとき n - チ ャネル T F T 領域 2 2 及び補助容量領域 2 3 は、フォトレジストで覆って保護する。この エッチング加工時には、テーパーエッチングが出来るように、例えば酸素ラジカルによっ

(9)

てレジストを後退させながら、エッチングを行う。この電極 7 をマスクとしてホウ素の高 濃度ドーピングを行い低抵抗領域 3 c を形成する。 【 0 0 6 5 】

このゲート電極7,8,コンデンサ下部電極9を形成した後、これらの電極をマスクと するリンの低濃度ドーピングを行なう工程を省くこと以外は、図2ないし図8に示す製造 工程と同様にして図9に示す様な薄膜トランジスタ基板の第2の例が得られる。 【0066】

図1のLLD領域4 bの役割として、TFTのソース・ドレイン間耐圧を上げて、ホットキャリアによる特性劣化を防ぐ効果があげられる。しかしながら、この特性劣化を他の方法により抑制することが出来れば、LLD領域4 bの製造工程を削減する方が低コストである。特性劣化を抑制する方法としては、例えば薄膜トランジスタのL長を長くすること、駆動電圧を低くすること、及びTFTを直列につないだ構成にすること等があげられる。このようにして、LDDはなくても、TFTに十分な信頼性を与えることが可能である。

[0067]

図 1 0 に、第 2 の発明の薄膜トランジスタ基板の第 1 の例の断面構造を表す模式図を示 す。

【0068】

この薄膜トランジスタ基板 50は、半透過型液晶表示装置のトップゲート型のTFTアレイである。

[0069]

この薄膜トランジスタ基板50では、透明ガラス基板1上に、SiN_×からなるアンダ ーコート層2a、及びSiO₂からなるアンダーコート層2bを介して、島状に加工され たポリシリコン(p-Si)からなる半導体層3、4が形成されている。この半導体層3 ,4は、中央部にノンドープのチャネル領域3a,4a、チャネル領域3aに隣接してB が高濃度にドーピングされた低抵抗領域(ソース・ドレイン領域)3c、チャネル領域4 aに隣接して、Pが低濃度にドーピングされた低不純物濃度(LDD)領域4b、さらに LDD領域4bに隣接してPが高濃度にドーピングされた低抵抗領域(ソース・ドレイン 領域)4cを有している。

【 0 0 7 0 】

半導体層3と4を覆うように、ゲート絶縁膜6が全面に形成されている。さらにゲート 絶縁膜6上には、チャネル領域3aに対応する領域にゲート電極7が、チャネル領域4a に対応する領域にゲート電極8が形成されている。また補助容量を形成するコンデンサ下 部電極9が形成されている。

【0071】

これらの上全面に第1の層間絶縁膜31が形成され、その上に透明電極16が形成されている。さらに、第2の層間絶縁膜32が形成されている。これらの上にはソース電極1 1、13、ドレイン電極12、14が形成されていて、第2の層間絶縁膜32、第1の層 間絶縁膜31とゲート絶縁膜6に形成されたコンタクトホールを介して低抵抗領域3c、 4cにそれぞれ接続されている。また、ソース電極13は第2の層間絶縁膜32に形成さ れたコンタクトホールを介して透明電極16に接続されている。 【0072】

そして保護膜15が全面に形成され、これらの上に有機絶縁膜17が形成されるが、半透過型液晶表示装置の透過表示領域では透明電極16上の有機絶縁膜17が除去され、反射表示領域では有機絶縁膜17に反射光を散乱させるための凹凸が設けられている。そして、反射表示領域の有機絶縁膜17の上に反射電極19が形成され、有機絶縁膜17に形成されたコンタクトホールを介してソース電極13に接続されている。一部の有機絶縁膜 17の上にはセルのギャップを制御するためのスペーサー19が設けられている。 【0073】

このTFTアレイ基板50上に、図示しない対向基板を配し、その間に図示しない液晶 50

10

30

40

層を封入することにより、第4の発明に係る液晶表示装置が得られる。 【0074】

本発明では、上述のように、ゲート配線とソース・ドレイン配線との間を絶縁する層間 絶縁膜を2層構造とし、これら層間に例えばITO等の透明電極を挿入した。 【0075】

この層間絶縁膜としては、誘電率が酸化シリコンよりも高く、不純物汚染からのTFT 保護性能にも優れる窒化シリコンを採用することが望ましい。特に、層間絶縁膜の1層目 の膜厚は容量確保と絶縁性確保、光学透過率の観点から、第1の絶縁膜と透明電極との合 計膜厚が、100nm以上180nm以下、または、250nm以上330nm以下、ま たは、400nm以上480nm以下であることが好ましい。

【0076】

ソース・ドレイン配線(信号配線)の上に設けた有機絶縁膜の上に、透明電極、反射電 極とも形成した従来の半透過型液晶表示装置のTFTアレイと比較して、本発明では、透 明電極を二層の層間絶縁膜の間に挟み込むことにより、コンデンサの容量を大きく取るこ とができ、その一方で、ゲート配線と信号配線の間のクロス容量は小さく抑えることがで きる。

[0 0 7 7]

このような透明電極を層間絶縁膜間に挟み込む考え方は、液晶表示装置の中でも透明電 極と反射電極を併せ持つ半透過型液晶表示装置において特に有効である。画素の透明電極 は信号配線との容量カップリングを避けるために信号配線からの距離を離さなければなら ないので、画素電極として透明電極しか持たない透過型液晶表示装置では、有効表示領域 の面積、すなわち開口率が小さくなってしまい、良い効果が得られないけれども、反射電 極を併せ持つ半透過型液晶表示装置では、反射電極を有機絶縁膜上に形成することで、平 面的には信号配線上に反射電極を重ねることができ、その部分も反射部分として有効に表 示領域として活用できる。結果として、有効表示領域の大きな液晶表示装置を作製するこ とができる。

[0078]

次に、図10に示す薄膜トランジスタ基板の製造方法の一例について説明する。

[0079]

図 1 1 ないし図 1 4 は、図 1 0 の薄膜トランジスタ基板の製造工程の一例を説明するた 30 めの図を各々示す。

【 0 0 8 0 】

ゲート電極7,8、コンデンサ下部電極としての補助容量電極9を形成し、リンの低濃度 ドーピング、ホウ素の高濃度ドーピング、及びドーピングしたイオンの活性化までの工程 は、上記図2ないし図5に示す薄膜トランジスタ基板の製造工程と同様にして行うことが できる。

[0081]

次に、半導体3,4中に存在するダングリングボンドを終端するため、水素プラズマ中 に基板を暴露するいわゆる水素化を行う。

[0082]

40

10

20

その後、プラズマCVD装置により、基板全面に酸化シリコンなどの第1の層間絶縁膜 31を成膜する。

【 0 0 8 3 】

なお、この水素化を、上記プラズマCVD装置中で行えば、水素化した後空気に触れる ことなく連続して第1の層間絶縁膜31を成膜することが出来る。

[0084]

次に、半導体層3、4中に存在するダングリングボンドを終端するために水素のプラズ マ中に基板をさらす、いわゆる水素化を行う。

【0085】

この水素化は次の工程の窒化シリコンを成膜するプラズマCVD装置中にて行えば、水 50

(11)

(12)

素 化 し た 後 、 大 気 に 触 れ る こ と な く 連 続 し て 第 1 の 層 間 絶 縁 膜 3 1 を 成 膜 す る こ と が 可 能 と な る 。

【0086】

図11に示す様に、上述したプラズマCVD装置により、水素化と連続して基板1全面 に例えば窒化シリコンなどからなる第1の層間絶縁膜31を成膜する。この膜厚はコンデ ンサの容量を構成するとともに、透過表示領域の光学透過率にも影響する。この次に形成 する透明電極とともに、高い透過率が得られる膜厚設定にすることが重要である。 【0087】

そして、透明電極16としてITOを形成する。補助容量領域では、コンデンサの一方の電極として機能させることになる。

[0088]

膜厚設定と光学透過率との関係については、SiN x の屈折率が1.88、ITOの 屈折率が1.95、ゲート絶縁膜6の屈折率を1.47とした場合、SiN x とITO の屈折率が近い値であることから、両者の合計膜厚が重要となる。透過率はこの合計膜厚 に対して周期的に変化し、高い透過率が得られる合計膜厚は0.14μm、0.29μm 、0.44μmである。逆に透過率が低いのは、合計膜厚で、0.22μm、0.37μ m、0.52μmといった値となる。具体的には、ITO膜厚を0.10μm、SiN x 膜厚を0.19μmや0.34μmに設定する、あるいは、ITO膜厚を0.05μm

、SiNx 膜厚を0.24μmや0.39μmに設定することができる。

【0089】

次に、図12に示すように、プラズマCVD装置により、基板全面に酸化シリコンなどの第2の層間絶縁膜32を成膜する。

[0090]

そして、低抵抗領域3 c、4 cの一部領域上のゲート絶縁膜6 と第1の層間絶縁膜3 1 、第2の層間絶縁膜3 2をフォトリソグラフィによってエッチング除去し、コンタクトホールを形成する。同時に、一部の透明電極16上でも第2の層間絶縁膜3 2をエッチング 除去しコンタクトホールを形成する。

【0091】

そして、スパッタリング法によってMo(0.05μm)/Al(0.5μm)/Mo (0.05μm)の積層膜を成膜する。このとき電極最下層のMoはコンタクトホールを 介して低抵抗領域3c、4c、透明電極16に接続されている。

【0092】

電極材料としてはMoの代わりにTiを用いることも可能である。そしてフォトリソグ ラフィによってパターニングし、図13に示すように、ソース電極11、13、ドレイン 電極12、14を形成する。

【0093】

この段階では、透過表示領域となる部分の透明電極16上に、Mo/A1/Moの積層 膜を残しておく。後に反射電極を形成する際、反射電極のA1と透明電極16としてのI TOが直接接触しないようにするためである。

【0094】

次に、保護膜15として、全面にSiNx をプラズマCVD法により350 で成膜 する。そして、ソース電極13の一部領域上の保護膜15をフォトリソグラフィとドライ エッチングによって除去しコンタクトホールを形成する。

【0095】

その後、図14に示すように、感光性の有機絶縁膜17を例えば3.5µmの厚さで全面に塗布し、フォトリソグラフィによって補助容量領域にコンタクトホールを形成するとともに、透過表示領域では有機絶縁膜を除去して透明電極16上のMo/A1/Mo積層膜が露出した状態にさせる。一方、反射表示領域には、露光マスクにランダムなパターンをつけたハーフ露光によって、有機絶縁膜17の一部をエッチング除去してランダムな凹 凸パターンを形成させる。 20

10

【 0 0 9 6 】

そして、反射電極19としてA1を反射表示領域の有機絶縁膜上にスパッタリングで成 膜し、フォトリソグラフィによってパターニング形成する。この反射電極にはAg膜を使 うことも可能である。

【0097】

反射電極19は、保護膜15と有機絶縁膜17に形成されたコンタクトホールを介して ソース電極13に接続される。

[0098]

最後に、セルギャップを制御するスペーサー20を有機絶縁膜でパターニング形成する ことにより、図10に示すようなTFTアレイ50が得られる。

【 0 0 9 9 】

図 1 5 に、第 2 の発明の薄膜トランジスタ基板の第 2 の例の断面構造を表す模式図を示 す。

[0100]

図示するように、この薄膜トランジスタ基板60は、リンが低濃度にドーピングされた低不純物濃度(LLD)領域4bがなく、リンが高濃度にドーピングされた低抵抗領域(ソース・ドレイン領域)4cがチャネル領域4aに隣接していること以外は、図10に示 す薄膜トランジスタ基板50と同様の構成を有する。

[0101]

この例の薄膜トランジスタ基板60は、トップゲート型の半透過型液晶表示装置に用い 20 られるTFTアレイ基板として使用され得る。

TFTアレイ基板上に、図示しない対向基板を配し、その間に図示しない液晶層を封入 することにより、第4の発明に係る液晶表示装置が得られる。

【0103】

この薄膜トランジスタ60の製造方法は、図4に示すゲート絶縁膜6の製造工程までは、第1の発明の第1の例に係る薄膜トランジスタ30の製造工程と同様である。 【0104】

その後、スパッタリング法により、MoW合金を0.3µmの厚さに成膜し、フォトリ ソグラフィによりエッチング加工して、まず、ゲート電極7を形成する。このときn-チ ャネルTFT領域22及び補助容量領域23は、フォトレジストで覆って保護する。この エッチング加工時には、テーパーエッチングが出来るように、例えば酸素ラジカルによっ てレジストを後退させながら、エッチングを行う。この電極7をマスクとしてホウ素の高 濃度ドーピングを行い低抵抗領域3cを形成する。

【0105】

このように、ゲート電極7,8,コンデンサ下部電極9を形成した後、これらの電極を マスクとするリンの低濃度ドーピングを行なう工程を省くこと以外は、図1ないし図5、 及び図11ないし図14に示す第2の発明の第1の例の製造工程と同様にして図15に示 す様な第2の発明の薄膜トランジスタ基板の第2の例が得られる。

[0106]

40

30

10

本発明を用いれば、補助容量電極9を形成する前の段階でPをドーピングする必要がないため、Pの高濃度ドーピングはゲート電極8の形成後に実施することになる。したがって、ゲート電極8に自己整合的に低抵抗領域(ソース・ドレイン領域)4 cを形成することができ、LDDの製造工程を1工程削減することができる。

【 0 1 0 7 】

図10のLLD領域4bの役割として、TFTのソース・ドレイン間耐圧を上げて、ホットキャリアによる特性劣化を防ぐ効果があげられる。しかしながら、この特性劣化を他の方法により抑制することが出来れば、LLD領域4bの製造工程を削減する方が低コストである。特性劣化を抑制する方法としては、例えば薄膜トランジスタのL長を長くすること、駆動電圧を低くすること、及びTFTを直列につないだ構成にすること等があげら

れる。このようにして、LDDはなくても、TFTに十分な信頼性を与えることが可能で ある。

【0108】

図 1 6 に、第 2 の発明の薄膜トランジスタ基板の第 3 の例の断面構造を表す模式図を示 す。

【0109】

図示するように、この薄膜トランジスタ基板70は、リンが低濃度にドーピングされた低不純物濃度(LLD)領域4b'、低抵抗領域(ソース・ドレイン領域)4cをともに、ゲート電極8に自己整合的に形成していて、LDD領域4b'の長さ(LDD長)図1 0のLDD領域4bより短く、例えば0.1~1.0µmとなっている以外は、図10に 示す薄膜トランジスタ基板50と同様の構成を有する。

【 0 1 1 0 】

本発明を用いれば、補助容量電極9を形成する前の段階でPをドーピングする必要がないため、Pの高濃度ドーピングはゲート電極8の形成後に実施することになる。この薄膜 トランジスタ基板70は、ゲート電極8に自己整合的にLDD領域4b'、低抵抗領域4 cを形成することができ、フォトリソグラフィ工程を1工程削減することができる。 【0111】

この薄膜トランジスタ70の製造方法は、図4に示すゲート絶縁膜6の製造工程までは、第1の発明の第1の例に係る薄膜トランジスタ30の製造工程と同様である。 【0112】

その後、スパッタリング法により、MoW合金を0.3µmの厚さに成膜し、フォトリ ソグラフィによりエッチング加工して、まず、ゲート電極7を形成する。このときn-チ ャネルTFT領域22及び補助容量領域23は、フォトレジストで覆って保護する。 【0113】

このエッチング加工には例えばSF₆ やCF₄ などのフッ素系ガスを用いるが、テー パーエッチングができるように酸素ラジカルによってレジストを後退させながらエッチン グを行う。そして、この電極7をマスクとしてBの高濃度ドーピングを行い、低抵抗領域 3cを形成する。

【0114】

次に、フォトリソグラフィとエッチングによりゲート電極 8 、コンデンサ下部電極 9 を 30 形成する。このとき、ゲート電極 7 とその周辺の p チャネル T F T を形成する領域をフォ トレジストで覆って保護しておく。今度はエッチング後にフォトレジストをアッシングせ ずに残しておくことが必要である。レジストを残した状態で、電極 8 、 9 、をマスクとし て P の高濃度ドーピングを行い、低抵抗領域 4 c を形成する。

[0115]

次に、基板をRIEなどを用いて、酸素ガスを主成分とするエッチングガスのプラズマ 雰囲気中に曝し、電極8、9上のフォトレジストパターンを細くする。この細くなったフ ォトレジストパターンをマスクに、SF6 やCF4 などのフッ素系ガスを用いて、ゲー ト電極8、コンデンサ上部電極9を再度エッチングする。このエッチング加工もテーパー エッチングができるように酸素ラジカルによってレジストを後退させながらエッチングを 行う。これによって、ゲート電極8、コンデンサ上部電極9が細く再加工される。 【0116】

そして、これらの電極7、8、9、をマスクとしてPの低濃度ドーピングを行い、LD D領域4b'を形成する。

ドーピングしたイオンの活性化を行った後、図11ないし図14に示す第2の発明の第 1の例の製造工程と同様にして図16に示す様な第2の発明の薄膜トランジスタ基板の第 3の例が得られる。 【図面の簡単な説明】

【0118】

40

20

【図1】第1の発明の薄膜トランジスタ基板の第1の例の断面構造を表す模式図 【図2】図1の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図3】図1の薄膜トランジスタ基板の製造工程の一例を説明するための図 【 図 4 】 図 1 の 薄 膜 ト ラ ン ジ ス タ 基 板 の 製 造 工 程 の 一 例 を 説 明 す る た め の 図 【図5】図1の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図 6 】図 1 の 薄膜 トランジス 夕基 板 の 製 造 工 程 の 一 例 を 説 明 す る た め の 図 【図7】図1の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図8】図1の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図9】第1の発明の薄膜トランジスタ基板の第2の例の断面構造を表す模式図 【図 1 0 】 第 2 の 発 明 の 薄 膜 ト ラ ン ジ ス タ 基 板 の 第 1 の 例 の 断 面 構 造 を 表 す 模 式 図 【図11】図10の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図12】図10の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図13】図10の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図14】図10の薄膜トランジスタ基板の製造工程の一例を説明するための図 【図 1 5 】 第 2 の 発 明 の 薄 膜 ト ラ ン ジ ス タ 基 板 の 第 2 の 例 の 断 面 構 造 を 表 す 模 式 図 【 図 1 6 】 第 2 の 発 明 の 薄 膜 ト ラ ン ジ ス タ 基 板 の 第 3 の 例 の 断 面 構 造 を 表 す 模 式 図 【符号の説明】 [0119]

(15)

1…絶縁性基板、3,4…半導体層、7,8…ゲート電極配線、9…下部電極、11, 13…ソース電極、12,14…ドレイン電極、15…保護膜、16…透明電極、18… 20 反射電極、21,22…薄膜トランジスタ、23…補助容量コンデンサ





【図2】 図2



【図5】 ⊠5



【 🕅 8 】 🛛 8

【図7】 図7





【図9】 ^{図9}



【図10】 図10



【図 1 2】 図 12











【図14】 図14









フロントページの続き

(74)代理人	100109830
	弁理士 · 福原 · 淑弘
(74)代理人	100084618
	弁理士 村松 貞男
(74)代理人	100092196
	弁理士 橋本 良郎
(72)発明者	福田 加一
	東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内
Fターム(参	考) 2H092 GA12 GA17 GA20 GA24 GA25 HA02 HA05 JA24 JA34 JB61
	JB63 JB64 JB65 JB66 NA27

 5C094
 AA21
 AA43
 BA03
 BA43
 DA15
 DB01
 EA05
 FB19

 5F110
 AA16
 AA26
 BB01
 CC02
 DD02
 DD13
 DD14
 DD17
 EE06
 EE23

 EE44
 FF02
 FF30
 GG02
 GG13
 GG32
 GG34
 GG35
 GG45
 GG51

 GG52
 HJ01
 HJ04
 HJ12
 HJ23
 HL03
 HL04
 HL07
 HL12
 HL23

 HM15
 NN04
 NN23
 NN24
 NN27
 NN35
 NN36
 NN73
 PP03
 PP04

 PP06
 PP35
 QQ09
 QQ11
 QQ25