(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。Int. Cl.
G02F 1/136 (2006.01)

(11) 공개번호 10-2006-0037699
(43) 공개일자 2006년05월03일

(21) 출원번호 10-2004-0086732
(22) 출원일자 2004년10월28일

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 이재형
경기 수원시 영통구 영통동 신나무실 진흥아파트 554-1902
조능호
경기 수원시 권선구 권선동 대우아파트 323동 804호
송봉섭
인천 남구 도화3동 706-17 실버타운 17동 402호

(74) 대리인 박영우

심사청구 : 없음

(54) 어레이 기판의 제조 방법

요약

어레이 기판의 제조 방법이 개시된다. 기판 상에 스위칭 소자를 형성한다. 스위칭 소자를 보호하는 보호막을 형성한다. 스위칭 소자의 제1 전극에 해당하는 보호막의 상부를 노출시키는 유기막 패턴을 형성한다. 유기막 패턴을 마스크로 하여 보호막을 패터닝하여, 제1 전극의 일부를 노출시키는 콘택홀을 갖는 보호막 패턴을 형성한다. 상술한 어레이 기판의 제조 방법은 유기막 패턴을 마스크로 이용함으로써 마스크 수를 줄여 제조 단가를 절감할 수 있고 제조 공정의 효율성을 향상시킬 수 있다.

대표도

도 3e

명세서

도면의 간단한 설명

도 1은 본 발명의 일 실시예에 의한 어레이 기판의 평면도이다.

도 2은 도 1에 도시된 어레이 기판을 I-I'방향으로 절단한 단면도이다.

도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법을 설명하기 위한 공정 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 유리 기판 102a: 게이트 전극

102b: 캐패시터 제1 전극 102c: 게이트 패드

116a: 소오스 전극 116b: 드레인 전극

116c: 데이터 패드 120 : 박막 트랜지스터

125 : 콘택홀 128 : 유기막 패턴

130a: 투명 전극 134 : 반사 전극

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 어레이 기판의 제조 방법에 관한 것으로, 보다 상세하게는 공정 단순화를 도모하기 위한 어레이 기판의 제조 방법에 관한 것이다.

일반적으로 액정표시장치는 다른 표시 장치에 비해 얇고 가벼우며, 소비 전력과 구동 전압이 낮을 뿐만 아니라, 음극선관에 가까운 화상 표시가 가능하기 때문에 다양한 전자 장치에 광범위하게 사용되고 있다.

상기 액정표시장치는 상부기판과 하부기판 사이에 있는 액정 분자들의 배열구조가 외부에서 인가되는 구동신호의 변화로 발생하는 빛의 투과율 차이를 이용하는 디스플레이 장치로서, 최근에는 표시정보량의 증대와 이에 따른 표시면적의 증대 요구에 부응하기 위해 화면을 구성하는 모든 화소에 대해 개별적으로 구동신호를 인가하는 액티브 매트릭스(Active Matrix) 방식의 액정표시장치(이하, AMLCD)에 대해 활발한 연구개발이 진행되고 있다.

특히, 각 화소의 구동신호를 제어하기 위한 액티브 매트릭스 방식의 스위칭 소자로서 박막 트랜지스터를 이용하는 박막 트랜지스터 액정표시장치(TFT-LCD)는 저온 공정으로 대면적 유리기판에 적용할 수 있으며, 저전압으로도 충분히 구동할 수 있는 장점을 가지고 있어 가장 널리 사용되는 AMLCD 이다.

한편, 액정표시장치는 백라이트와 같은 인공광을 이용하여 화상을 표시하는 투과형 액정표시장치, 자연광을 이용한 반사형 액정표시장치 및 실내나 외부 광원이 존재하지 않는 어두운 곳에서는 표시소자 자체의 내장 광원을 이용하여 화상을 표시하는 투과 모드로 작동하고 실외의 고조도 환경에서는 외부의 입사광을 반사시켜 화상을 표시하는 반사 모드로 작동하는 반사-투과형 액정표시장치로 구분될 수 있다.

상기 반사-투과형 액정표시장치는 이중 셀 갭(cell gap)을 형성하는 등 여러 패턴을 형성하기 위하여 다수의 마스크가 필요하고 그 제조 공정 또한 복잡하다. 따라서, 상기 반사-투과형 액정표시장치의 제조 단가가 상승하고, 공정 시간이 길어지는 문제가 있다.

발명이 이루고자 하는 기술적 과제

따라서, 본 발명의 목적은 마스크의 적용을 감소시킴으로써 제조 단가 및 공정 시간을 감소시킬 수 있는 어레이 기판의 제조 방법을 제공하는 것이다.

발명의 구성 및 작용

상기한 본 발명의 목적을 달성하기 위한 실시예에 따른 어레이 기판의 제조 방법은, 기판 상에 스위칭 소자를 형성하는 단계, 상기 스위칭 소자를 보호하는 보호막을 형성하는 단계, 상기 스위칭 소자의 제1 전극에 해당하는 보호막의 상부를 노출시키는 유기막 패턴을 형성하는 단계 및 상기 유기막 패턴을 마스크로 하여 상기 보호막을 패터닝하여, 상기 제1 전극의 일부를 노출시키는 콘택홀을 갖는 보호막 패턴을 형성하는 단계를 포함한다.

이러한 어레이 기판의 제조 방법에 의하면, 유기막 패턴을 마스크로 이용하여 보호막 패턴을 형성하기 위한 마스크를 생략할 수 있게 됨에 따라 어레이 기판의 제조 비용 및 공정 시간을 감소시킬 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

도 1은 본 발명의 일 실시예에 의한 어레이 기판의 평면도이고, 도 2는 도 1에 도시된 어레이 기판을 I-I'방향으로 절단한 단면도이다.

도 1 및 도 2를 참조하면, 어레이 기판은 유리 기판(100), 게이트 패드(104b), 데이터 패드(116c), 박막 트랜지스터(120), 유기막 패턴(128), 투명 전극(130) 및 반사 전극(134)을 포함한다.

상기 유리 기판(100)상에는 게이트 전극(102a)이 형성된다. 상기 게이트 전극(102a)상에 소정 두께로 게이트 절연막(110)이 형성된다. 상기 게이트 절연막(110)은 실리콘 질화물(SiNx)을 포함한다. 상기 게이트 절연막(110)은, 게이트 전극(102a)이 다른 도전성 패턴과 접촉되어 단락되는 것을 방지한다.

상기 게이트 절연막(110) 상에는 비정질 실리콘으로 이루어진 액티브 패턴(112) 및 N+ 비정질 실리콘으로 이루어진 오믹 콘택(114)이 순차적으로 적층된다. 구체적으로, 액티브 패턴(112)은, 게이트 전극(102)에 소정 값의 이상인 전압이 인가될 경우 도체와 같이 캐리어(carrier)의 흐름이 발생하도록 하고, 게이트 전극(102)에 소정 값의 이하인 전압이 인가될 경우 부도체와 같이 전자의 흐름이 발생되지 않도록 한다. 오믹 콘택(114)은 게이트 전극(102)의 가운데를 기준으로 두 개의 부분으로 나뉘어지도록 형성된다.

상기 액티브 패턴(112) 위에서 두 개로 나뉘어진 오믹 콘택(114) 상에는 각각 소오스 전극(116a) 및 드레인 전극(116b)이 형성된다. 상기 소오스 전극(116a) 및 드레인 전극(116b)은 크롬(Cr)/질화 크롬(CrNx)으로 된 이중막을 포함한다. 상기 소오스/드레인 전극이 이중막을 가짐으로써, 후속하는 아르곤(Ar) 플라즈마에 의한 유기막의 표면 처리 공정시 소오스/드레인 전극의 열화가 방지된다.

이와 같은 구성을 갖는 박막 트랜지스터(120)를 포함하는 유리 기판(100) 상에는 소정 두께를 갖는 유기막 패턴(128)이 형성된다. 상기 유기막 패턴(128)에는 박막 트랜지스터(120)의 드레인 전극(116b), 게이트 패드 및 데이터 패드의 상부를 노출시키는 콘택홀이 형성된다.

상기 유기막 패턴(128)의 나머지 상면은 반사 효율을 향상시키기 위하여 불규칙한 그루부를 가질 수 있다. 상기 그루브를 갖는 유기막 패턴은 상부 표면에 수십 내지 수백 Å 크기의 피크(peak)를 포함한다. 상기 피크는 후속하는 투명성 도전 물질을 포함하는 화소 전극과 유기막 패턴 간의 접착력을 향상시킨다.

상기 유기막 패턴(128) 상에는 투명 전극(130a)이 소정 두께를 갖도록 형성된다. 이때, 투명 전극(130a)은 상기 콘택홀을 통해 드레인 전극(116b)과 접속된다.

반사 전극(134)이 상기 투명 전극(130a) 상에 형성된다. 상기 반사 전극(134)은 알루미늄(Al), 알루미늄-네오디늄(Al-Nd) 합금 또는 APC(Ag-Pd-Cu) 등의 반사 효율이 높은 물질을 포함한다. 이때, 반사 전극(134)은 투명 전극(130a)을 매개로 드레인 전극(116b)으로부터 전원을 인가받게 된다.

이하, 상술한 구성을 갖는 반사-투과형 어레이 기판을 제조하는 방법들을 첨부된 도면들을 참조하여 설명하기로 한다.

도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 어레이 기판의 제조 방법을 설명하기 위한 공정 단면도들이다.

도 3a를 참조하면, 제1 마스크 식각 공정을 수행하여 유리 기판(100) 상에 크롬(Cr)/알루미늄-내오디늄(AlNd)과 같은 물질로 이루어진 게이트 배선 및 스토리지 캐패시터의 제1 전극(102b)을 형성한다.

이를 구체적으로 설명하면, 패드 영역과 화소 영역을 포함하는 기판(100) 상에 제1 금속막(도시되지 않음)을 형성한 후 게이트 배선의 형성을 정의하는 제1 포토레지스트 패턴(도시되지 않음)을 형성한다. 상기 화소 영역은 투과 영역과 반사 영역을 포함한다. 이후 상기 제1 포토레지스트 패턴에 노출된 상기 제1 금속막(도시되지 않음)을 사진 식각 공정으로 패터닝하여 게이트 배선 및 스토리지 캐패시터의 제1 전극(102b)을 형성한다.

상기 게이트 배선은 게이트 라인, 상기 게이트 라인으로부터 분기된 박막 트랜지스터(도시되지 안음)의 게이트 전극(102a) 및 상기 게이트 라인의 끝단에 연결되어 게이트 전극(102a)에 구동 전압을 인가하기 위한 게이트 패드(102c)를 포함한다.

이후, 잔류하는 제1 포토레지스트 패턴을 애싱(ashing)과 스트립(strip) 공정을 수행하여 제거한다.

도 3b를 참조하면, 상기 게이트 배선이 형성된 기판(100)의 전면 상에 실리콘 질화물(SiNx)로 이루어진 게이트 절연막(110)을 적층한다. 상기 게이트 절연막(110)을 플라즈마 화학적 기상 증착법(Plasma Enhanced Chemical Vapor Deposition ; PECVD)으로 증착할 수 있다.

도 3c를 참조하면, 상기 게이트 절연막(110) 상에 비정질 실리콘으로 이루어진 액티브막, N^+로 도핑된 비정질 실리콘으로 이루어진 오믹 콘택막을 순차적으로 형성한다. 계속하여, 상기 오믹 콘택막 상에 제2 마스크를 이용하여 제2 포토레지스트 패턴(도시하지 않음)을 형성한다. 이후, 상기 제2 포토레지스트 패턴에 노출된 결과물을 식각하여, 액티브막 패턴(112), 오믹 콘택막 패턴(114)을 형성한다.

상기 오믹 콘택막 패턴(114)을 포함하는 기판 상에 소오스/드레인 전극용 제2 금속막(도시하지 않음)을 도포한다. 상기 제2 금속막은 크롬(Cr)/질화 크롬(CrNx)으로 된 이중막을 포함한다. 상기 소오스/드레인 전극을 상기 이중막으로 형성함으로써, 후속하는 아르곤(Ar) 플라즈마에 의한 유기막의 표면 처리 공정시 상기 소오스/드레인 전극의 열화가 방지된다.

이후 제3 마스크를 이용하여 제3 포토레지스트 패턴(도시하지 않음)을 이용하여 제2 금속막을 사진 식각 공정으로 패터닝하여, 소오스 전극(116a) 및 드레인 전극(116b)을 형성한다. 상기 소오스/드레인 전극(116a,116b)이 형성됨으로써, 박막 트랜지스터(120)가 완성된다. 이때, 데이터 패드(116c)도 함께 형성된다. 이후, 제3 포토레지스트 패턴을 제거한다.

도 3d를 참조하면, 박막 트랜지스터(120)가 형성된 기판(100) 상에 보호막(도시하지 않음) 및 유기막(도시하지 않음)을 연속적으로 형성한다. 이후 유기막이 형성된 기판 상에 사진 식각 공정을 위한 노광을 수행하기 위한 제4 마스크를 배치한다.

상기 제4 마스크에 의한 상기 유기막을 현상 및 리플로우시켜 상기 기판의 화소 영역에 위치하는 유기막 패턴(128)을 형성한다.

상기 유기막 패턴(128)은 상기 드레인 전극(116b)의 일부 영역에 해당하는 보호막(124)을 노출시키는 콘택홀(125)을 갖는다. 상기 제4 마스크를 이용하여 상기 유기막을 부분 노광하여, 유기막 패턴의 상부에 그루브를 갖도록 형성할 수 있다.

상기 그루브는, 상기 유기막을 따라 상부에 형성되는 반사 전극이 엠보싱(embossing)을 갖게 한다. 따라서, 반사 전극이 증대된 반사 효율을 가질 수 있다. 상기 제3 마스크의 부분 노광 영역을 이용하여 상기 유기막 패턴(128)의 상부에 그루브를 형성할 수 있다.

도 3e를 참조하면, 상기 유기막 패턴(128)을 마스크로 이용하여 그 상면이 노출된 보호막(114)과 게이트 절연막(110) 일부를 식각하여 상기 드레인 전극(116a)의 상부, 투과 영역에 해당하는 기판(100)의 상부 및 게이트 패드(102c)의 상부를 노출시킨다.

이후, 상기 유기막 패턴의 상부를 아르콘 플라즈마를 이용하여 표면 처리한다. 유기막 패턴의 표면 처리에 의하여, 상기 유기막 패턴의 상부 표면에 수십 내지 수백 Å 크기의 피크(peak)를 형성한다. 상기 피크는 후속하는 투명성 도전 물질을 포함하는 화소 전극과 유기막 패턴 간의 접착력을 향상시킨다.

도 3f를 참조하면, 상기 드레인 전극(116b), 게이트 패드(102c)가 노출된 기판 상에 인듐 주석 산화물(Indium Tin Oxide ; ITO) 또는 인듐 아연 산화물(Indium Zinc Oxide ; IZO)과 같은 도전성 투명 물질을 연속적으로 도포하여 투명막을 형성한다. 이어서, 상기 투명막 상에 제5 마스크를 이용하여 제4 포토레지스트 패턴(미도시)을 형성한다.

상기 제5 포토레지스트 패턴을 이용하여, 상기 투명막을 식각하여, 화소 영역에 해당하는 유기막 패턴 상에 투명막 패턴을 형성한다. 이때, 상기 게이트 패드 또는 데이터 패드 상에 상기 투명막 패턴을 형성할 수 있다. 이로써, 상기 게이트 패드 또는 데이트 패드 상부에 배치되는 구동칩 등의 실장이 용이하게 된다. 이후 상기 제4 포토레지스트 패턴을 제거한다.

이후, 상기 투명막 패턴을 포함하는 기판 상에 알루미늄, 알루미늄-네드뮴 또는 APC(Ag-Pd-Cu) 등을 이용하여 반사막(도시하지 않음)을 형성한다. 이때, 상기 반사막의 두께가 1500 Å 이상일 경우에는 광의 투과율이 현저하게 저하되며, 반면에 상기 반사막의 두께가 50 Å 이하일 경우에는 광의 반사율이 현저하게 저하된다. 따라서 상기 반사막은 50 Å ~ 1500 Å의 두께를 갖도록 한다.

계속하여 제6 마스크를 이용하여, 투과 영역에 해당하는 투명막 패턴의 상부를 노출하는 제5 포토레지스트 패턴(미도시)을 형성한다.

상기 제5 포토레지스트 패턴에 의하여 노출된 반사막을 제거함으로써, 투명전극(130)이 형성된 유기막 패턴(128) 상에 존재하는 반사 전극(134)을 형성한다. 이후 제5 포토레지스트 패턴을 제거한다.

그런 다음, 이와 같이 박막 트랜지스터(120), 유기막 패턴(128a), 투명 전극(130a) 및 반사 전극(134)이 형성된 어레이 기판에, RGB 화소 및 공통전극이 형성된 컬러필터 기판을 결합한 후, 액정을 주입함으로써, 어레이 기판을 완성할 수 있다.

그러나, 상술한 바와 같이 실시예와 동일하게 유기막 패턴을 식각 마스크로 적용하여 보호막을 선택적으로 제거하여 드레인 전극에 해당하는 보호막의 상부를 노출시키는 식각 공정을 수행하여 보호막 패턴을 형성함으로써, 보호막 패터닝을 위한 마스크를 생략할 수 있다.

발명의 효과

상술한 바와 같이 본 발명에 의하면, 6매의 마스크를 이용하여 어레이 기판을 제조할 수 있어 마스크의 제조 비용을 절감할 수 있다.

또한, 콘택홀 형성 후 아르곤 플라즈마로 유기막 패턴을 표면 처리함으로써, 화소 전극과 소오스/드레인 전극의 결합력을 향상시킬 수 있다. 그리고, 소오스/드레인 전극을 크롬/질화 크롬을 포함하는 이중막으로 형성함으로써, 상기 아르곤 플라즈마에 의한 표면 처리시 소오스/드레인 전극의 열화를 방지할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

(57) 청구의 범위

청구항 1.

(a) 기판 상에 스위칭 소자를 형성하는 단계;

(b) 상기 스위칭 소자를 보호하는 보호막을 형성하는 단계;

(c) 상기 스위칭 소자의 제1 전극에 해당하는 보호막의 상부를 노출시키는 유기막 패턴을 형성하는 단계; 및

(d) 상기 유기막 패턴을 마스크로 하여 상기 보호막을 패터닝하여, 상기 제1 전극의 일부를 노출시키는 콘택홀을 갖는 보호막 패턴을 형성하는 단계를 포함하는 어레이 기판의 제조 방법.

청구항 2.

제1항에 있어서, 상기 단계(d)에 의한 결과물 상에 상기 유기막 패턴의 상면을 표면 처리하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 3.

제2항에 있어서, 상기 표면 처리하는 단계는 아르곤(Ar) 플라즈마 가스에 의하여 수행되는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 4.

제1항에 있어서, 상기 기판은 화소 영역과 패드 영역을 포함하고, 상기 단계(a)는,

상기 기판에 제1 도전막을 도포하는 단계;

상기 제1 도전막을 패터닝하여, 상기 화소 영역에 게이트 전극 및 상기 패드 영역에 게이트 패드를 형성하는 단계;

상기 게이트 전극 및 게이트 패드가 형성된 기판 상에 게이트 절연막, 반도체층 및 제2 도전막을 순차적으로 형성하는 단계; 및

상기 제2 도전막 및 상기 반도체층의 일부를 패터닝하여, 상기 화소 영역에 박막 트랜지스터 및 데이터 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 5.

제4항에 있어서, 상기 제1 도전막을 도포하는 단계는, 크롬(Cr) 및 알루미늄-내오디늄(AlNd)을 적층하여 이중막을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 6.

제4항에 있어서, 상기 제2 도전막을 도포하는 단계는 크롬(Cr) 및 질화 크롬(CrNx)을 적층하여 이중막을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 7.

제1항에 있어서, 상기 단계(c)는 상기 유기막 패턴의 면에 그루브를 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.

청구항 8.

제1항에 있어서,

상기 단계(d)에 의한 결과물 상에 화소 전극을 형성하는 단계; 및

상기 화소 전극 상에 투과 영역과 반사 영역을 정의하는 반사 전극을 형성하는 단계를 더 포함하는 어레이 기판의 제조 방법.

청구항 9.

제1항에 의하여 제조된 어레이 기판.

도면

도면1



도면2


128
124
110
100
130c
116c
데이터 패드 영역
투과영역
130a
134
124
102b
112
114
116b
120
102a
116a
화소영역
반사영역
130b
102c
게이트 패드 영역

도면3a



도면3b



도면3c



도면3d


128
124
110
100
116c
128
102b
125
112
114
116b
120
102a
116a
102c

도면3e


128
124
110
100
116c
128
Ar처리
124
102b
125
112
114
Ar처리
116b
120
Ar처리
102a
116a
102c

도면3f


128
124
110
100
130c
116c
데이터 패드 영역
130a
투과영역
134
124
102b
112
114
116b
120
102a
116a
화소영역
반사영역
130b
102c
게이트 패드 영역