

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4434121号
(P4434121)

(45) 発行日 平成22年3月17日(2010.3.17)

(24) 登録日 平成22年1月8日(2010.1.8)

(51) Int.Cl. F I
 HO 1 R 13/719 (2006.01) HO 1 R 13/719
 HO 1 R 13/66 (2006.01) HO 1 R 13/66

請求項の数 5 (全 51 頁)

(21) 出願番号	特願2005-288220 (P2005-288220)	(73) 特許権者	000003067
(22) 出願日	平成17年9月30日(2005.9.30)		T D K株式会社
(65) 公開番号	特開2007-103059 (P2007-103059A)		東京都中央区日本橋一丁目13番1号
(43) 公開日	平成19年4月19日(2007.4.19)	(74) 代理人	100088155
審査請求日	平成18年10月2日(2006.10.2)		弁理士 長谷川 芳樹
		(74) 代理人	100092657
			弁理士 寺崎 史朗
		(74) 代理人	100129296
			弁理士 青木 博昭
		(74) 代理人	100122507
			弁理士 柏岡 潤二
		(72) 発明者	寺田 祐二
			東京都中央区日本橋一丁目13番1号 T D K株式会社内

最終頁に続く

(54) 【発明の名称】 コネクタ

(57) 【特許請求の範囲】

【請求項1】

第1の端子と、
 前記第1の端子に接続された第2の端子と、
 前記第1の端子と前記第2の端子との間に設けられたサージ吸収回路と、
 を備え、
 前記サージ吸収回路は、
 前記第1の端子に接続された一端を有する第1のインダクタと、
 前記第1のインダクタの他端に接続された一端と前記第2の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第1のインダクタと電磁氣的に結合している第2のインダクタと、
 前記第1のインダクタの前記他端および前記第2のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、
 を有し、
 前記第1のインダクタと前記第2のインダクタとの結合係数は、前記第1または第2の端子に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、1である、
 コネクタ。

【請求項2】

第1の端子と、

前記第 1 の端子に接続された第 2 の端子と、
 前記第 1 の端子と前記第 2 の端子との間に設けられたサージ吸収回路と、
 を備え、
 前記サージ吸収回路は、
 前記第 1 の端子に接続された一端を有する第 1 のインダクタと、
 前記第 1 のインダクタの他端に接続された一端と前記第 2 の端子に接続された他端とを
 有しており、互いにインダクタンスを増加させるように前記第 1 のインダクタと電磁氣的
 に結合している第 2 のインダクタと、
 前記第 1 のインダクタの前記他端および前記第 2 のインダクタの前記一端に接続された
 一端とグランド端子に接続された他端とを有するサージ吸収素子と、
 前記第 1 のインダクタの前記一端と前記第 2 のインダクタの前記他端との間に設けられ
 た容量素子と、
 を有し、
 前記第 1 のインダクタと前記第 2 のインダクタとの結合係数 K_z 、前記容量素子の容量
 C_s 、および、前記サージ吸収素子の浮遊容量 C_z は、前記第 1 または第 2 の端子に入力
 される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないよ
 うに、 $C_s = (1 - K_z) C_z / 4 (1 + K_z)$ を満たす、
 コネクタ。

10

【請求項 3】

第 1 の端子と、
 前記第 1 の端子に接続された第 2 の端子と、
 第 3 の端子と、
 前記第 3 の端子に接続された第 4 の端子と、
 前記第 1 の端子と前記第 2 の端子との間に設けられており、前記第 3 の端子と前記第 4
 の端子との間に設けられたサージ吸収回路と、
 を備え、
 前記サージ吸収回路は、
 前記第 1 の端子に接続された一端を有する第 1 のインダクタと、
 前記第 1 のインダクタの他端に接続された一端と前記第 2 の端子に接続された他端とを
 有しており、互いにインダクタンスを増加させるように前記第 1 のインダクタと電磁氣的
 に結合している第 2 のインダクタと、
 前記第 3 の端子に接続された一端を有する第 3 のインダクタと、
 前記第 3 のインダクタの他端に接続された一端と前記第 4 の端子に接続された他端とを
 有しており、互いにインダクタンスを増加させるように前記第 3 のインダクタと電磁氣的
 に結合している第 4 のインダクタと、
 前記第 1 のインダクタの前記他端および前記第 2 のインダクタの前記一端に接続された
 一端とグランド端子に接続された他端とを有する第 1 のサージ吸収素子と、
 前記第 3 のインダクタの前記他端および前記第 4 のインダクタの前記一端に接続された
 一端と前記グランド端子に接続された他端とを有する第 2 のサージ吸収素子と、
 を有し、
 前記第 1 のインダクタと前記第 2 のインダクタとの結合係数、および、前記第 3 のイン
 ダクタと前記第 4 のインダクタとの結合係数は、前記第 1 および第 3 の端子間、または、
 前記第 2 および第 4 の端子間に入力される入力信号に対して該サージ吸収回路の入力イン
 ピーダンスが周波数に依存しないように、それぞれ 1 である、
 コネクタ。

20

30

40

【請求項 4】

第 1 の端子と、
 前記第 1 の端子に接続された第 2 の端子と、
 第 3 の端子と、
 前記第 3 の端子に接続された第 4 の端子と、

50

前記第 1 の端子と前記第 2 の端子との間に設けられており、前記第 3 の端子と前記第 4 の端子との間に設けられたサージ吸収回路と、
を備え、

前記サージ吸収回路は、

前記第 1 の端子に接続された一端を有する第 1 のインダクタと、

前記第 1 のインダクタの他端に接続された一端と前記第 2 の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第 1 のインダクタと電磁氣的に結合している第 2 のインダクタと、

前記第 3 の端子に接続された一端を有する第 3 のインダクタと、

前記第 3 のインダクタの他端に接続された一端と前記第 4 の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように前記第 3 のインダクタと電磁氣的に結合している第 4 のインダクタと、

前記第 1 のインダクタの前記他端および前記第 2 のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第 1 のサージ吸収素子と、

前記第 3 のインダクタの前記他端および前記第 4 のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第 2 のサージ吸収素子と、

前記第 1 のインダクタの前記一端と前記第 2 のインダクタの前記他端との間に設けられた第 1 の容量素子と、

前記第 3 のインダクタの前記一端と前記第 4 のインダクタの前記他端との間に設けられた第 2 の容量素子と、

を有し、

前記第 1 のインダクタと前記第 2 のインダクタとの結合係数 K_z 、前記第 3 のインダクタと前記第 4 のインダクタとの結合係数 K_z 、前記第 1 および第 2 の容量素子の容量 C_s 、および、前記第 1 および第 2 のサージ吸収素子の浮遊容量 C_z は、前記第 1 および第 3 の端子間、または、前記第 2 および第 4 の端子間に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、 $C_s = (1 - K_z) C_z / 4(1 + K_z)$ を満たす、

コネクタ。

【請求項 5】

第 1 の端子と、

前記第 1 の端子に接続された第 2 の端子と、

第 3 の端子と、

前記第 3 の端子に接続された第 4 の端子と、

前記第 1 の端子と前記第 2 の端子との間に設けられており、前記第 3 の端子と前記第 4 の端子との間に設けられたサージ吸収回路と、

を備え、

前記サージ吸収回路は、

前記第 1 の端子に接続された一端を有する第 1 のインダクタと、

前記第 1 のインダクタの他端に接続された一端と前記第 2 の端子に接続された他端とを有する第 2 のインダクタと、

前記第 3 の端子に接続された一端を有する第 3 のインダクタと、

前記第 3 のインダクタの他端に接続された一端と前記第 4 の端子に接続された他端とを有する第 4 のインダクタと、

前記第 1 のインダクタの前記他端および前記第 2 のインダクタの前記一端に接続された一端とグランド端子に接続された他端とを有する第 1 のサージ吸収素子と、

前記第 3 のインダクタの前記他端および前記第 4 のインダクタの前記一端に接続された一端と前記グランド端子に接続された他端とを有する第 2 のサージ吸収素子と、

前記第 1 のインダクタの前記一端と前記第 2 のインダクタの前記他端との間に設けられた第 1 の容量素子と、

前記第 3 のインダクタの前記一端と前記第 4 のインダクタの前記他端との間に設けられ

10

20

30

40

50

た第2の容量素子と、
を有し、

前記第1のインダクタ、前記第2のインダクタ、前記第3のインダクタ、および、前記第4のインダクタは、前記第1および第3の端子間、または、前記第2および第4の端子間に差動信号が印加された場合に互いにインダクタンスを増加させるように電磁氣的に結合しており、

前記第1のインダクタと前記第2のインダクタとの結合係数 K_z 、前記第3のインダクタと前記第4のインダクタとの結合係数 K_z 、前記第1のインダクタと前記第3のインダクタとの結合係数 K_c 、前記第2のインダクタと前記第4のインダクタとの結合係数 K_c 、前記第1および第2の容量素子の容量 C_s 、および、前記第1および第2のサージ吸収素子の浮遊容量 C_z は、前記第1および第3の端子間、または、前記第2および第4の端子間に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、 $C_s = (1 - K_z + K_c) C_z / 4 (1 + K_z + K_c)$ を満たすコネクタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、コネクタに関するものである。

【背景技術】

【0002】

機器間の信号伝送線路を接続するデバイスとしてコネクタが知られている。一般に、コネクタは外部に露出している。したがって、コネクタを介して外部から静電サージが入力され、当該静電サージによって機器内の回路素子が破壊される可能性がある。

【0003】

かかる静電サージ対策として、バリスタ等のサージ吸収素子を用いることが考えられる。ところで、バリスタを始めとするサージ吸収素子は、浮遊容量成分や浮遊誘導成分を有する。そのために、高速信号を扱う回路にサージ吸収素子を適用すると、高速信号を劣化させてしまう。高速信号を扱う回路にサージ吸収素子を適用するためには、サージ吸収素子の浮遊容量成分を小さくしなければ、高速信号の立ち上がり特性や遅延特性の劣化を避けることができない。しかしながら、サージ吸収素子の浮遊容量成分を小さくすると、サージ吸収素子の制御電圧の上昇やエネルギー耐量を減少させてしまう。

【0004】

浮遊容量成分の影響を軽減するサージ吸収素子として、インダクタと2つのバリスタとを備えるサージ吸収素子が知られている（例えば、特許文献1参照）。特許文献1に記載されたサージ吸収素子は、第1のバリスタとインダクタからなる並列回路と、この並列回路に電氣的に直列に接続された第2のバリスタと、第2のバリスタと並列回路との直列回路の両端に接続された入出力電極及びグランド電極と、を備えている。

【特許文献1】特開2001-60838号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献1に記載されたサージ吸収素子では、第1のバリスタの浮遊容量とインダクタとによりバンドパスフィルタが構成されることとなるので、サージ吸収素子に接続される伝送線路に対して広帯域にわたってインピーダンスを整合させることは困難である。したがって、高速信号を扱う回路に特許文献1に記載されたサージ吸収素子を適用すると、高速信号に対して十分な特性を実現することができない。また、高速信号を扱う回路に適用されるサージ吸収素子には、高速信号に対するインピーダンス整合を良好とすることだけでなく、素子自体の小型化も望まれている。

【0006】

そこで、本発明は、高速信号を劣化させることなく、静電サージを低減することが可能

10

20

30

40

50

なコネクタを提供することを目的としている。

【課題を解決するための手段】

【0007】

本発明の第1のコネクタは、第1の端子と、第1の端子に接続された第2の端子と、第1の端子と第2の端子との間に設けられたサージ吸収回路とを備えている。サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように第1のインダクタと電磁氣的に結合している第2のインダクタと、(c)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子とを有している。第1のインダクタと第2のインダクタとの結合係数は、第1または第2の端子に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、1である。

10

【0008】

この第1のコネクタのサージ吸収回路は、静電サージ低減に優れたサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁氣的に結合された第1のインダクタと第2のインダクタとを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数を設定することが可能である。特に、第1のインダクタと第2のインダクタとの結合係数を1に設定すると、サージ吸収回路の入力インピーダンスを周波数
に依存せず一定にすることができる。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、サージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える第1のコネクタは、送受信信号を劣化させることなく、静電サージを低減することができる。

20

【0009】

本発明の第2のコネクタは、第1の端子と、第1の端子に接続された第2の端子と、第1の端子と第2の端子との間に設けられたサージ吸収回路とを備えている。サージ吸収回路は、第1のコネクタが備えるサージ吸収回路に加えて、第1のインダクタの一端と第2のインダクタの他端との間に設けられた容量素子を更に有している。第1のインダクタと第2のインダクタとの結合係数 K_z 、容量素子の容量 C_s 、および、サージ吸収素子の浮遊容量 C_z は、第1または第2の端子に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、 $C_s = (1 - K_z) C_z / 4 (1 + K_z)$ を満たす。

30

【0010】

この第2のコネクタのサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数および容量素子の容量値を設定することが可能である。特に、第1のインダクタと第2のインダクタとの結合係数 K_z 、容量素子の容量 C_s 、および、サージ吸収素子の浮遊容量 C_z を、 $C_s = (1 - K_z) C_z / 4 (1 + K_z)$ を満たすように設定すると、サージ吸収回路の入力インピーダンスを周波数に依存せず一定にすることができる。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分に対して第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数を設定することが可能である。

40

【0011】

また、第1のサージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタと第2のインダクタとの電磁氣的結合によって、サージ吸収素子の浮遊誘

50

導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数、および容量素子の容量値を、設定することが可能である。故に、このサージ吸収回路を備える第2のコネクタは、送受信信号を劣化させることなく、静電サージを低減することができる。

【0012】

コネクタの一例としては、第1の端子と、第1の端子に接続された第2の端子と、第1の端子と第2の端子との間に設けられたサージ吸収回路とを備えており、サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有する第2のインダクタと、(c)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有するサージ吸収素子と、(d)第1のインダクタの一端と第2のインダクタの他端との間に設けられた容量素子とを有していてもよい。

【0013】

この一例のコネクタのサージ吸収回路は、静電サージ低減に優れたサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、サージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える一例のコネクタは、送受信信号を劣化させることなく、静電サージを低減することができる。

【0014】

本発明の第3のコネクタは、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えている。サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように第1のインダクタと電磁氣的に結合している第2のインダクタと、(c)第3の端子に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように第3のインダクタと電磁氣的に結合している第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子とを有している。第1のインダクタと第2のインダクタとの結合係数、および、第3のインダクタと第4のインダクタとの結合係数は、第1および第3の端子間、または、第2および第4の端子間に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、それぞれ1である、

【0015】

この第3のコネクタのサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁氣的に結合された第1のインダクタと第2のインダクタとを有しており、電磁氣的に結合された第3のインダクタと第4のインダクタとを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数および第3のインダクタと第4のインダク

10

20

30

40

50

タとの結合係数を設定することが可能である。特に、第1のインダクタと第2のインダクタとの結合係数、および、第3のインダクタと第4のインダクタとの結合係数をそれぞれ1に設定すると、サージ吸収回路の入力インピーダンスを周波数に依存せず一定にすることができる。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能であり、第2のサージ吸収素子の浮遊容量成分に対して第3のインダクタのインダクタンスと第4のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える

10

【0016】

本発明の第4のコネクタは、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えている。サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように第1のインダクタと電磁氣的に結合している第2のインダクタと、(c)第3の端子に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有しており、互いにインダクタンスを増加させるように第3のインダクタと電磁氣的に結合している第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを有している。第1のインダクタと第2のインダクタとの結合係数 K_z 、第3のインダクタと第4のインダクタとの結合係数 K_z 、第1および第2の容量素子の容量 C_s 、および

20

30

【0017】

この第4のコネクタのサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタと第2のインダクタとの結合係数、第3のインダクタと第4のインダクタとの結合係数、第1の容量素子の容量値、および、第2の容量素子の容量値を設定することが可能である。特に、第1のインダクタと第2のインダクタとの結合係数 K_z 、第3のインダクタと第4のインダクタとの結合係数 K_z 、第1および第2の容量素子の容量 C_s 、および、第1および第2のサージ吸収素子の浮遊容量 C_z を、 $C_s = (1 - K_z) C_z / 4 (1 + K_z)$ を満たすように設定すると、サージ吸収回路の入力インピーダンスを周波数に依存せず一定にすることができる。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、第1のインダクタと第2のインダクタとの結合係数、および、第3のインダクタと第4のインダクタとの結合係数を設定することが可能である。

40

【0018】

50

また、第1のサージ吸収素子および第2のサージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタと第2のインダクタとの電磁氣的結合によって、第1のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができ、第3のインダクタと第4のインダクタとの電磁氣的結合によって、第2のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタと第2のインダクタとのそれぞれのインダクタンス、結合係数、第3のインダクタと第4のインダクタとのそれぞれのインダクタンス、結合係数、第1の容量素子および第2の容量素子それぞれの容量値を、設定することが可能である。故に、このサージ吸収回路を備える第4のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

10

【0019】

コネクタの別の一例としては、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えており、サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有する第2のインダクタと、(c)第3の端子に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有する第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子とを有しており、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタは、差動信号が印加された場合に互いにインダクタンスを増加させるように電磁氣的に結合していてもよい。

20

【0020】

この別の一例のコネクタのサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、電磁氣的に結合された第1のインダクタ、第3のインダクタ、第2のインダクタ、および、第4のインダクタを有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタのそれぞれの結合係数を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子のそれぞれの浮遊容量成分および浮遊誘導成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタとのそれぞれのインダクタンス、結合係数を設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える別の一例のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

30

40

【0021】

本発明の第5のコネクタは、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えている。サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有する第2のインダクタと、(c)第3の端子に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有する第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一

50

端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを有している。第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタは、差動信号が印加された場合に互いにインダクタンスを増加させるように電磁氣的に結合している。第1のインダクタと第2のインダクタとの結合係数 K_z 、第3のインダクタと第4のインダクタとの結合係数 K_z 、第1のインダクタと第3のインダクタとの結合係数 K_c 、第2のインダクタと第4のインダクタとの結合係数 K_c 、第1および第2の容量素子の容量 C_s 、および、第1および第2のサージ吸収素子の浮遊容量 C_z は、第1および第3の端子間、または、第2および第4の端子間に入力される入力信号に対して該サージ吸収回路の入力インピーダンスが周波数に依存しないように、 $C_s = (1 - K_z + K_c) C_z / 4 (1 + K_z + K_c)$ を満たす。

【0022】

この第5のコネクタのサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタとの結合係数と、第1の容量素子および第2の容量素子それぞれの容量値とを設定することが可能である。特に、第1のインダクタと第2のインダクタとの結合係数 K_z 、第3のインダクタと第4のインダクタとの結合係数 K_z 、第1のインダクタと第3のインダクタとの結合係数 K_c 、第2のインダクタと第4のインダクタとの結合係数 K_c 、第1および第2の容量素子の容量 C_s 、および、第1および第2のサージ吸収素子の浮遊容量 C_z を、 $C_s = (1 - K_z + K_c) C_z / 4 (1 + K_z + K_c)$ を満たすように設定すると、サージ吸収回路の入力インピーダンスを周波数に依存せず一定にすることができる。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、結合係数を設定することが可能である。

【0023】

また、第1のサージ吸収素子の浮遊誘導成分および第2のサージ吸収素子の浮遊誘導成分を考慮する必要がある場合であっても、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタの電磁氣的結合によって、第1のサージ吸収素子の浮遊誘導成分および第2のサージ吸収素子の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、結合係数、および、第1の容量素子および第2の容量素子それぞれの容量値を、設定することが可能である。故に、このサージ吸収回路を備える第5のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0024】

コネクタの更に別の一例としては、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えており、サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有する第2のインダクタと、(c)第3の端子に接続された一端を有しており、差動信号が印加された場合に互いにインダクタンスを増加させるように第1のインダクタと電磁氣的に結合している第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有しており、差動信号が印加された場合に互いに

10

20

30

40

50

インダクタンスを増加させるように第2のインダクタと電磁氣的に結合している第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを有していてもよい。

【0025】

この更に別の一例のコネクタのサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収素子を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子および第2の容量素子それぞれの容量値を設定することが可能である。更に、このサージ吸収回路によれば、電磁氣的に結合された第1のインダクタと第3のインダクタとを有しており、電磁氣的に結合された第2のインダクタと第4のインダクタとを有しているので、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子および第2のサージ吸収素子の浮遊容量成分に対して、第1のインダクタ、第2のインダクタ、第3のインダクタ、および、第4のインダクタそれぞれのインダクタンス、第1のインダクタと第3のインダクタとの結合係数、第2のインダクタと第4のインダクタとの結合係数を設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路を備える更に別の一例第8のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0026】

コネクタのまた更に別の一例としては、第1の端子と、第1の端子に接続された第2の端子と、第3の端子と、第3の端子に接続された第4の端子と、第1の端子と第2の端子との間に設けられており、第3の端子と第4の端子との間に設けられたサージ吸収回路とを備えており、サージ吸収回路は、(a)第1の端子に接続された一端を有する第1のインダクタと、(b)第1のインダクタの他端に接続された一端と第2の端子に接続された他端とを有する第2のインダクタと、(c)第3の端子に接続された一端を有する第3のインダクタと、(d)第3のインダクタの他端に接続された一端と第4の端子に接続された他端とを有する第4のインダクタと、(e)第1のインダクタの他端および第2のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第1のサージ吸収素子と、(f)第3のインダクタの他端および第4のインダクタの一端に接続された一端とグランド端子に接続された他端とを有する第2のサージ吸収素子と、(g)第1のインダクタの一端と第2のインダクタの他端との間に設けられた第1の容量素子と、(h)第3のインダクタの一端と第4のインダクタの他端との間に設けられた第2の容量素子とを有していてもよい。

【0027】

このまた更に別の一例のコネクタのサージ吸収回路は、静電サージ低減に優れた第1のサージ吸収素子および第2のサージ吸収回路を有しているので、静電サージを低減することができる。また、このサージ吸収回路によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子の容量値および第2の容量素子の容量値を設定することが可能である。更に、このサージ吸収回路によれば、当該サージ吸収回路の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子の浮遊容量成分に対して第1のインダクタのインダクタンスと第2のインダクタのインダクタンスとを設定することが可能であり、第2のサージ吸収素子の浮遊容量成分に対して第3のインダクタのインダクタンスと第4のインダクタのインダクタンスとを設定することが可能である。したがって、このサージ吸収回路は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回

10

20

30

40

50

路を備えるまた更に別の一例のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【 0 0 2 8 】

上記したコネクタそれぞれのサージ吸収回路は、内部及び表面に導体パターンを有する積層体によって構成されていることが好ましい。この構成によれば、サージ吸収回路を小型にし、且つ、浮遊容量成分を小さくすることができる。

【発明の効果】

【 0 0 2 9 】

本発明によれば、高速信号を劣化させることなく、静電サージを低減することが可能なコネクタが提供される。

10

【発明を実施するための最良の形態】

【 0 0 3 0 】

以下、図面を参照して本発明の好適な実施の形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

【 0 0 3 1 】

[第 1 の実施の形態]

図 1 は、本発明の第 1 の実施の形態に係るコネクタを示す一部破断斜視図である。コネクタ 1 0 は、外枠 1 2、基板 1 4、および、積層サージ吸収部品 2 6 を備えている。

【 0 0 3 2 】

外枠 1 2 は、軸線 X 方向に延びる角筒状をなしている。具体的に、外枠 1 2 は、内孔を画成する内面 1 2 a、1 2 b、1 2 c、及び 1 2 d を有している。内面 1 2 a と内面 1 2 b は、互いに略平行であり、内面 1 2 c と内面 1 2 d は互いに略平行である。また、内面 1 2 a 及び内面 1 2 b に対して、内面 1 2 c 及び内面 1 2 d は、略直交している。この外枠 1 2 の内面 1 2 a 上には、基板 1 4 が設けられている。

20

【 0 0 3 3 】

基板 1 4 は、外枠 1 2 の内面 1 2 a に固定されている。基板 1 4 の一方の主面 1 4 a は、内面 1 2 b と離間している。この基板 1 4 と内面 1 2 b との間には、コネクタ 1 0 に接続される外部コネクタが挿入される。

【 0 0 3 4 】

基板 1 4 の主面 1 4 a 上には、外部コネクタとの接続のための第 1 の電源配線パターン 1 5、第 2 の電源配線パターン（例えば、接地パターン）1 6、第 1 の信号配線パターン 1 7、第 2 の信号配線パターン 1 8、および、グランドパターン 1 9 が設けられている。

30

【 0 0 3 5 】

第 1 の電源配線パターン 1 5 および第 2 の電源配線パターン 1 6 は、軸線 X 方向に延びる導体パターンである。第 1 の電源配線パターン 1 5 および第 2 の電源配線パターン 1 6 は、コネクタ 1 0 に接続される機器と外部コネクタに接続される機器との間で電源電力を供給するための配線である。第 1 の電源配線パターン 1 5 と第 2 の電源配線パターン 1 6 との間には、第 1 の信号配線パターン 1 7 と第 2 の信号配線パターン 1 8 とが設けられている。

【 0 0 3 6 】

40

第 1 の信号配線パターン 1 7 と第 2 の信号配線パターン 1 8 とは、軸線 X 方向に延びる導体パターンであり、軸線 X 方向に順に設けられている。この第 1 の信号配線パターン 1 7 の軸線 X 方向における一方側の端部は、第 1 の端子 2 0 として用いられる。また、第 2 の信号配線パターン 1 8 の軸線 X 方向における他方側の端部は、第 2 の端子 2 2 として用いられる。第 1 の信号配線パターン 1 7 と第 2 の信号配線パターン 1 8 との間には、グランドパターン 1 9 が設けられている。グランドパターン 1 9 は、軸線 X 方向に直交する方向に延びる導体パターンである。グランドパターン 1 9 は、グランド端子 2 4 として用いられる。グランドパターン 1 9 は、例えば、ビアおよび基板 1 4 の主面 1 4 a に対向する主面上に設けられた導体パターンを介して、接地パターンとなっている第 2 の電源配線パターン 1 6 に接続されている。なお、グランドパターン 1 9 は、基板 1 4 の主面 1 4 a 上

50

に設けられた導体パターンを介して、接地パターンとなっている第2の電源配線パターン16に接続されていても良い。さらにグラウンドパターン19は、ビアおよび基板14の主面14aに対向する主面上に設けられた導体パターンを介して、他の接地パターンに接続されて接地されていても良い。また、第1の信号配線パターン17と第2の信号配線パターン18との間には、積層サージ吸収部品26が搭載されている。

【0037】

積層サージ吸収部品26は、略直方体の積層体28の表面に、第1の電極30、第2の電極32、および、第3の電極34、36を有している。第1の電極30は第1の信号配線パターン17に接続されており、第2の電極32は第2の信号配線パターン18に接続されている。第3の電極34、36はグラウンドパターン19に接続されている。積層サージ吸収部品26は、積層体28内部に形成された導体パターンによってサージ吸収回路を構成している。

10

【0038】

このように、コネクタ10は、第1の端子20と、第2の端子22と、グラウンド端子24と、サージ吸収回路とを備えており、第1の端子20に接続される機器または外部コネクタと、第2の端子22に接続される機器または外部コネクタとを接続することが可能となっている。

【0039】

次に、第1の実施の形態のコネクタ10に適用可能なサージ吸収回路について説明する。図2は、第1の実施の形態に係るコネクタに適用可能なサージ吸収回路を示す回路図である。図2に示すサージ吸収回路40は、第1の入出力端子40a、第2の入出力端子40b、第3の入出力端子40c、第1のインダクタ42、第2のインダクタ44、および、サージ吸収素子46を有している。

20

【0040】

第1の入出力端子40aは、積層サージ吸収部品26の第1の電極30であり、第2の入出力端子40bは、積層サージ吸収部品26の第2の電極32である。また、第3の入出力端子40cは、積層サージ吸収部品26の第3の電極34、36である。

【0041】

第1のインダクタ42の一端は第1の入出力端子40aに接続されており、第1のインダクタ42の他端はノードN1に接続されている。ノードN1には第2のインダクタ44の一端が更に接続されており、この第2のインダクタ44の他端は第2の入出力端子40bに接続されている。これらの第1のインダクタ42と第2のインダクタ44とは電磁的に結合している。具体的には、第1のインダクタ42と第2のインダクタ44とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第1の入出力端子40aから第2の入出力端子40bに向かう方向又はその逆方向に電流が流れている場合に、その電流によって第1のインダクタ42及び第2のインダクタ44に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第1のインダクタ42と第2のインダクタ44との結合係数は、0.01より大きく1以下であることが好ましい。

30

【0042】

上記のノードN1には、第1のサージ吸収素子46の一端が更に接続されている。第1のサージ吸収素子46の他端は第3の入出力端子40cに接続されている。第1のサージ吸収素子46は、本実施の形態では、ZnOなどの金属酸化物からなるバリスタである。第1のサージ吸収素子46は、端子間電圧が所定の電圧より小さいときには、端子間に大きな抵抗値を有する。一方、第1のサージ吸収素子46は、端子間電圧が所定の電圧より大きいときには、端子間の抵抗値を小さくすることによって端子間に電流を流し、端子間の電圧を所定の電圧にクランプする。なお、所定の電圧とは、第1のサージ吸収素子46の特性で定まる値である。

40

【0043】

したがって、第1の入出力端子40aに電圧レベルが小さい信号が入力されるときには

50

、サージ吸収回路 40 は、第 1 のサージ吸収素子 46 の端子間の抵抗値が大きいので、信号を第 2 の入出力端子 40 b に出力する。同様に、第 2 の入出力端子 40 b に電圧レベルが小さい信号が入力される際には、サージ吸収回路 40 は、第 1 のサージ吸収素子 46 の端子間の抵抗値が大きいので、信号を第 1 の入出力端子 40 a に出力する。

【0044】

一方、第 1 の入出力端子 40 a に静電サージが入力されると、サージ吸収回路 40 は、第 1 のサージ吸収素子 46 によって第 1 の入出力端子 40 a と第 3 の入出力端子 40 c との端子間の抵抗値が小さくなり、第 1 の入出力端子 40 a と第 3 の入出力端子 40 c との端子間に電流を流し、ノード N1 の電圧をクランプする。このようにして、サージ吸収回路 40 は、第 1 の入出力端子 40 a に静電サージが入力されても、第 2 の入出力端子 40 b に出力される電圧を低減する。

10

【0045】

同様に、第 2 の入出力端子 40 b に静電サージが入力されると、サージ吸収回路 40 は、第 1 のサージ吸収素子 46 によって第 2 の入出力端子 40 b と第 3 の入出力端子 40 c との端子間の抵抗値が小さくなり、第 2 の入出力端子 40 b と第 3 の入出力端子 40 c との端子間に電流を流し、ノード N1 の電圧をクランプする。このようにして、サージ吸収回路 40 は、第 2 の入出力端子 40 b に静電サージが入力されても、第 1 の入出力端子 40 a に出力される電圧を低減する。

【0046】

図 3 は、図 2 に示すサージ吸収回路を等価的に示す回路図である。第 1 のインダクタ 42 および第 2 のインダクタ 44 は、電磁氣的に結合しているため、2 つのインダクタ 48、50 と負性インダクタ（負性誘導素子）52 とで等価的に表わすことができる。また、第 1 のサージ吸収素子 46 は、並列に接続された可変抵抗素子と浮遊容量素子（浮遊容量成分）54 とで等価的に表すことができるが、小信号の高速信号に対しては浮遊容量素子 54 のみで近似することができる。

20

【0047】

図 3 に示す等価回路では、インダクタ 48 の一端は第 1 の入出力端子 40 a に接続されており、インダクタ 48 の他端はノード N2 に接続されている。ノード N2 には更にインダクタ 50 の一端も接続されており、インダクタ 50 の他端は第 2 の入出力端子 40 b に接続されている。また、ノード N2 には負性インダクタ 52 の一端も接続されており、負性インダクタ 52 の他端は浮遊容量素子 54 の一端に接続されている。浮遊容量素子 54 は、第 3 の入出力端子 40 c に接続されている。

30

【0048】

ここで、第 1 のインダクタ 42 のインダクタンスおよび第 2 のインダクタ 44 のインダクタンスを L_z とし、第 1 のインダクタ 42 と第 2 のインダクタ 44 との結合係数の値を K_z とすると、インダクタ 48 のインピーダンスおよびインダクタ 50 のインダクタンスは「 $(1 + K_z) \cdot L_z$ 」となり、負性インダクタ 52 のインダクタンスは「 $-K_z \cdot L_z$ 」となる。また、浮遊容量素子 54 の容量値を C_z とする。これより、図 3 に示すサージ吸収回路 40 の入力インピーダンスは、下式 (1) で表される。

【数 1】

$$Z_{in} = \sqrt{\frac{2(1+K_z)L_z}{C_z} + \omega^2 L_z^2 (K_z^2 - 1)} \quad \dots (1)$$

40

【0049】

上記 (1) 式によれば、 $K_z = \pm 1$ とすると、右辺の を含む第 2 項が 0 となり、入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。ただし、 $K_z = -1$ の場合には $Z_{in} = 0$ となるので適当でない。

【0050】

更に、 $K_z = 1$ とし、下式 (2) を満たすように L_z を設定すれば、サージ吸収回路 4

50

0の入力インピーダンス Z_{in} を、サージ吸収回路40に接続される伝送線路の特性インピーダンス Z_0 に整合させることができる。

【数2】

$$L_z = \frac{Z_0^2 C_z}{4} \dots (2)$$

【0051】

このように、本実施の形態のサージ吸収回路40によれば、静電サージ低減に優れた第1のサージ吸収素子46を有しているため、静電サージを低減することができる。また、本実施の形態のサージ吸収回路40によれば、電磁氣的に結合された第1のインダクタ42と第2のインダクタ44とを有しているため、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ42と第2のインダクタ44との結合係数を設定することが可能である。更に、本実施の形態のサージ吸収回路40によれば、当該サージ吸収回路40の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子46の浮遊容量成分に対して第1のインダクタ42のインダクタンスと第2のインダクタ44のインダクタンスとを設定することが可能である。したがって、このサージ吸収回路40は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路40を備える本実施の形態のコネクタ10は、送受信信号を劣化させることなく、静電サージを低減することができる。

【0052】

[第1の実施の形態のコネクタに適用可能なサージ吸収回路の変形例1]

図4は、第1の実施の形態のコネクタに適用可能な変形例1に係るサージ吸収回路を示す回路図である。図4に示すサージ吸収回路40Aは、サージ吸収回路40と同様の要素に加えて、更に第1の容量素子56を有している。

【0053】

第1の容量素子56の一端は、第1の入出力端子40aと第1のインダクタ42の一端とを接続するためのノードN3に接続されている。第1の容量素子56の他端は、第2の入出力端子40bと第2のインダクタ44の他端とを接続するためのノードN4に接続されている。

【0054】

図5は、図4に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路40と同様に、電磁氣的に結合している第1のインダクタ42および第2のインダクタ44は、2つのインダクタ48、50と負性インダクタ（負性誘導素子）52とで表すことができる。また、第1のサージ吸収素子46は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）54のみで近似することができる。

【0055】

第1のインダクタ42のインダクタンスおよび第2のインダクタ44のインダクタンスを L_z とし、第1のインダクタ42と第2のインダクタ44との結合係数の値を K_z とすると、インダクタ48のインダクタンスおよびインダクタ50のインダクタンスは「 $(1 + K_z)L_z$ 」となり、負性インダクタ52のインダクタンスは「 $-K_z L_z$ 」となる。また、第1の容量素子56の容量値を C_s とし、浮遊容量素子54の容量値を C_z とする。これより、図5に示すサージ吸収回路40Aの入力インピーダンスは、下式(3)で表される。

【数3】

$$Z_{in} = \sqrt{\frac{2(1+K_z)L_z}{C_z} \frac{1-\omega^2 L_z((1-K_z)C_z/2)}{1-\omega^2 L_z(2(1+K_z)C_s)}} \dots (3)$$

【0056】

上記(3)式によれば、下式(4)を満たすように C_s を設定すれば、入力インピーダ

ンス Z_{in} は周波数に依存せず一定になることがわかる。

【 0 0 5 7 】

更に、下記 (4) 式を満たすように C_s を設定し、下式 (5) を満たすように L_z を設定すれば、サージ吸収回路 4 0 A の入力インピーダンス Z_{in} を、サージ吸収回路 4 0 A に接続される伝送線路の特性インピーダンス Z_0 に整合させることができる。

【 数 4 】

$$C_s = \frac{1 - K_z}{4(1 + K_z)} C_z \quad \dots (4)$$

10

【 数 5 】

$$L_z = \frac{Z_0^2 C_z}{2(1 + K_z)} \quad \dots (5)$$

【 0 0 5 8 】

上記 (4) 式および (5) 式からも分かるように、変形例 1 のサージ吸収回路 4 0 A によれば、 K_z を任意に選ぶことができる。すなわち、変形例 1 のサージ吸収回路 4 0 A では、 K_z を変更することによって C_s および L_z を変更することができるので、サージ吸収回路 4 0 よりも柔軟性の高い回路設計が可能となる。

【 0 0 5 9 】

20

このように、変形例 1 のサージ吸収回路 4 0 A によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第 1 のインダクタ 4 2 と第 2 のインダクタ 4 4 との結合係数および第 1 の容量素子 5 6 の容量値を設定することが可能である。更に、変形例 1 のサージ吸収回路 4 0 A によれば、当該サージ吸収回路 4 0 A の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第 1 のサージ吸収素子 4 6 の浮遊容量成分に対して第 1 のインダクタ 4 2 と第 2 のインダクタ 4 4 とのそれぞれのインダクタンス、および、第 1 のインダクタ 4 2 と第 2 のインダクタ 4 4 との結合係数を設定することが可能である。故に、サージ吸収回路 4 0 に代えて変形例 1 のサージ吸収回路 4 0 A を備える本実施の形態のコネクタ 1 0 は、送受信信号を劣化させることなく、静電サージを低減することができる。

30

【 0 0 6 0 】

上記の説明では、第 1 のサージ吸収素子 4 6 を浮遊容量素子 5 4 のみで近似したが、実際には、第 1 のサージ吸収素子 4 6 には浮遊誘導素子 (浮遊誘導成分) も含まれている。図 6 は、第 1 のサージ吸収素子の等価的な回路図である。図 6 に示す第 1 のサージ吸収素子 4 6 は、並列に接続された可変抵抗素子 5 8 および浮遊容量素子 5 4 と、これらに直列に接続された浮遊誘導素子 5 9 とで表される。この浮遊誘導素子 5 9 もサージ吸収回路 4 0 の入力インピーダンスを周波数に対して変動させる原因となる。すなわち、この浮遊誘導素子 5 9 も高速な送受信信号の劣化の原因となる。

【 0 0 6 1 】

しかしながら、変形例 1 のサージ吸収回路 4 0 A によれば、電磁氣的に結合されている第 1 のインダクタ 4 2 および第 2 のインダクタ 4 4 が負性インダクタ 5 2 を有するので、この負性インダクタ 5 2 によって第 1 のサージ吸収素子 4 6 に含まれる浮遊誘導素子 5 9 をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、 K_z と L_z はそのまま、 C_s を下記 (6) 式とする。

40

【 数 6 】

$$C_s = \frac{1 - K_z + 2L_e/L_z}{4(1 + K_z)} C_z \quad \dots (6)$$

ただし、 L_e は浮遊誘導素子 5 9 のインダクタンスであり、 $K_z L_z = L_e$ である。上記

50

(6)式を満たすようにCsを設定することによって、第1のサージ吸収素子46に浮遊容量素子54と浮遊誘導素子59とが含まれていても、サージ吸収回路40Aの入力インピーダンスZinを、サージ吸収回路40Aに接続される伝送線路の特性インピーダンスZoに整合させることができる。

【0062】

このように、変形例1のサージ吸収回路40Aによれば、第1のインダクタ42と第2のインダクタ44との電磁氣的結合によって、第1のサージ吸収素子46の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ42と第2のインダクタ44とのそれぞれのインダクタンス、結合係数、および第1の容量素子56の容量値を、設定することが可能である。故に、サージ吸収回路40に代えて変形例1のサージ吸収回路40Aを備える本実施の形態のコネクタ10は、送受信信号を劣化させることなく、静電サージを低減することができる。

10

【0063】

[第1の実施の形態のコネクタに適用可能なサージ吸収回路の変形例2]

図7は、第1の実施の形態のコネクタに適用可能な変形例2に係るサージ吸収回路を示す回路図である。図7に示すサージ吸収回路40Bは、第1のインダクタと第2のインダクタとが電磁氣的に結合していない点において、変形例1のサージ吸収回路40Aと異なっている。サージ吸収回路40Bの他の構成は、変形例1のサージ吸収回路40Aと同一である。

20

【0064】

サージ吸収回路40Bは、サージ吸収回路40Aにおいて、電磁氣的に結合している第1のインダクタ42および第2のインダクタ44の代わりに、それぞれ、電磁氣的に結合していない第1のインダクタ60および第2のインダクタ62を備えている。第1のインダクタ60と第2のインダクタ62との結合係数の値は、0.01以下であることが好ましい。

【0065】

ここで、第1のインダクタ60のインダクタンスおよび第2のインダクタ62のインダクタンスをLxとし、第1の容量素子56の容量値をCxとする。第1のサージ吸収素子46は小信号の高速信号に対して浮遊容量素子(浮遊容量成分)54のみで近似し、この浮遊容量素子54の容量値をCzとする。これより、図7に示すサージ吸収回路40Bの入力インピーダンスは、下式(7)で表される。

30

【数7】

$$Z_{in} = \sqrt{\frac{2Lx}{Cz} \frac{1 - \omega^2 Lx(Cz/2)}{1 - \omega^2 Lx(2Cx)}} \quad \dots(7)$$

【0066】

上記(7)式によれば、下式(8)を満たすようにCxを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。

【0067】

更に、下記(8)式を満たすようにCxを設定し、下式(9)を満たすようにLxを設定すれば、サージ吸収回路40Bの入力インピーダンスZinを、サージ吸収回路40Bに接続される伝送線路の特性インピーダンスZoに整合させることができる。

40

【数8】

$$Cx = \frac{Cz}{4} \quad \dots(8)$$

【数 9】

$$Lx = \frac{Z_0^2 Cz}{2} \dots(9)$$

【 0 0 6 8 】

このように、変形例 2 のサージ吸収回路 4 0 B によれば、静電サージ低減に優れた第 1 のサージ吸収素子 4 6 を有しているの、静電サージを低減することができる。また、変形例 2 のサージ吸収回路 4 0 B によれば、広帯域にわたって入力インピーダンスを一定に維持するように、第 1 の容量素子 5 6 の容量値を設定することが可能である。更に、変形例 2 のサージ吸収回路 4 0 B によれば、当該サージ吸収回路 4 0 B の入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第 1 のサージ吸収素子 4 6 の浮遊容量成分に対して第 1 のインダクタ 6 0 のインダクタンスと第 2 のインダクタ 6 2 のインダクタンスとを設定することが可能である。したがって、変形例 2 のサージ吸収回路 4 0 B は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路 4 0 に代えて変形例 2 のサージ吸収回路 4 0 B を備える本実施の形態のコネクタ 1 0 は、送受信信号を劣化させることなく、静電サージを低減することができる。

10

【 0 0 6 9 】

[第 2 の実施の形態]

図 8 は、本発明の第 2 の実施の形態に係るコネクタを示す一部破断斜視図である。コネクタ 1 0 A は、基板 1 4 の代わりに基板 1 4 A を備えており、積層サージ吸収部品 2 6 に代えて積層サージ吸収部品 2 6 A を備えている点において第 1 の実施の形態のコネクタ 1 0 と異なっている。コネクタ 1 0 A の他の構成は、コネクタ 1 0 と同様である。コネクタ 1 0 A は、例えば U S B コネクタである。

20

【 0 0 7 0 】

基板 1 4 A は、外枠 1 2 の内面 1 2 a に固定されている。基板 1 4 A の一方の主面 1 4 a は、外枠 1 2 の内面 1 2 a と対向する内面 1 2 b と離間している。この基板 1 4 A と外枠 1 2 の内面 1 2 b との間には、コネクタ 1 0 A に接続される外部コネクタが挿入される。基板 1 4 A の主面 1 4 a 上には、外部コネクタと接続されるために、第 1 の電源配線パターン 1 5、第 2 の電源配線パターン（例えば、接地パターン）1 6、第 1 の信号配線パターン 1 7、第 2 の信号配線パターン 1 8、第 3 の信号配線ライン 6 6、第 4 の信号配線ライン 6 7、および、グランドパターン 6 8 が設けられている。

30

【 0 0 7 1 】

第 1 の電源配線パターン 1 5、第 2 の電源配線パターン（例えば、接地パターン）1 6、第 1 の信号配線パターン 1 7、および、第 2 の信号配線パターン 1 8 は、コネクタ 1 0 における対応の配線パターンと同様の導体パターンである。したがって、第 1 の信号配線パターン 1 7 の軸線 X 方向における一方側の端部は、第 1 の端子 2 0 として用いられ、第 2 の信号配線パターン 1 8 の軸線 X 方向における他方側の端部は、第 2 の端子 2 2 として用いられる。

【 0 0 7 2 】

第 3 の信号配線パターン 6 6 は、第 1 の信号配線パターン 1 7 と第 2 の電源配線パターン 1 6 との間に設けられており、第 4 の信号配線パターン 6 7 は、第 2 の信号配線パターン 1 8 と第 2 の電源配線パターン 1 6 との間に設けられている。第 3 の信号配線パターン 6 6 と第 4 の信号配線パターン 6 7 とは、軸線 X 方向に延びる導体パターンであり、軸線 X 方向に順に設けられている。第 3 の信号配線パターン 6 6 における軸線 X 方向における一方側の端部は、第 3 の端子 7 0 として用いられる。第 4 の信号配線パターン 6 7 における軸線 X 方向における他方側の端部は、第 4 の端子 7 2 として用いられる。

40

【 0 0 7 3 】

第 3 の信号配線パターン 6 6 の他端部と第 1 の信号配線パターン 1 7 の他端部との間、および、第 4 の信号配線パターン 6 7 と第 2 の信号配線パターン 1 8 との間には、グラン

50

ドパターン 68 が設けられている。グランドパターン 68 は、軸線 X 方向に延びる導体パターンである。グランドパターン 68 は、グランド端子 24 として用いられる。グランドパターン 68 は、例えば、基板 14A の主面 14a 上に設けられた導体パターンを介して、接地パターンとなっている第 2 の電源配線パターン 16 に接続されている。なお、グランドパターン 68 は、ビアおよび基板 14A の主面 14a に対向する主面上に設けられた導体パターンを介して、接地パターンとなっている第 2 の電源配線パターン 16 に接続されていても良い。さらにグランドパターン 68 は、ビアおよび基板 14A の主面 14a に対向する主面上に設けられた導体パターンを介して、他の接地パターンに接続されて接地されていても良い。

【0074】

第 1 の信号配線パターン 17 と第 2 の信号配線パターン 18 との間、および、第 3 の信号配線パターン 66 と第 4 の信号配線パターン 67 との間には、積層サージ吸収部品 26A が搭載されている。

【0075】

積層サージ吸収部品 26A は、略直方体の積層体 74 の表面に、第 1 の電極 76、第 2 の電極 77、第 3 の電極 78、第 4 の電極 79、第 5 の電極 80、81、第 6 の電極 82、第 7 の電極 83 を有している。第 1 の電極 76 は第 1 の信号配線パターン 17 に接続されており、第 2 の電極 77 は第 2 の信号配線パターン 18 に接続されている。第 3 の電極 78 は第 3 の信号配線パターン 66 に接続されており、第 4 の電極 79 は第 4 の信号配線パターン 67 に接続されている。第 5 の電極 80、81 は、グランドパターン 68 に接続されている。第 6 の電極 82 および第 7 の電極 83 は、それぞれ積層体 74 内部に形成された導体パターンを接続するために設けられている。積層サージ吸収部品 26A は、積層体 74 内部に形成された導体パターンによってサージ吸収回路を構成している。

【0076】

このように、コネクタ 10A は、第 1 の端子 20 と、第 2 の端子 22 と、第 3 の端子 70 と、第 4 の端子 72 と、グランド端子 24 と、サージ吸収回路とを備えており、第 1 の端子 20 および第 3 の端子 70 に接続される機器や外部コネクタと、第 2 の端子 22 および第 4 の端子 72 に接続される機器や外部コネクタとを接続することが可能となっている。

【0077】

次に、第 2 の実施の形態のサージ吸収回路について説明する。図 9 は、第 2 の実施の形態のコネクタに適用可能なサージ吸収回路を示す回路図である。サージ吸収回路 86 は、第 1 の入出力端子 86a、第 2 の入出力端子 86b、第 3 の入出力端子 86c、第 4 の入出力端子 86d、第 5 の入出力端子 86e、第 1 のインダクタ 88、第 2 のインダクタ 90、第 1 のサージ吸収素子 92、第 3 のインダクタ 94、第 4 のインダクタ 96、および、第 2 のサージ吸収素子 98 を有している。

【0078】

第 1 の入出力端子 86a は、積層サージ吸収部品 26A の第 1 の電極 76 であり、第 2 の入出力端子 86b は、積層サージ吸収部品 26A の第 2 の電極 77 である。第 3 の入出力端子 86c は、積層サージ吸収部品 26A の第 3 の電極 78 であり、第 4 の入出力端子 86d は、積層サージ吸収部品 26A の第 4 の電極 79 である。第 5 の入出力端子 86e は、積層サージ吸収部品 26A の第 5 の電極 80、81 である。

【0079】

第 1 のインダクタ 88 の一端は第 1 の入出力端子 86a に接続されており、第 1 のインダクタ 88 の他端はノード N5 に接続されている。ノード N5 には第 2 のインダクタ 90 の一端が更に接続されており、この第 2 のインダクタ 90 の他端は第 2 の入出力端子 86b に接続されている。これらの第 1 のインダクタ 88 と第 2 のインダクタ 90 とは電磁的に結合している。具体的には、第 1 のインダクタ 88 と第 2 のインダクタ 90 とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第 1 の入出力端子 86a から第 2 の入出力端子 86b に向かう方向又はその逆方向に電流が流れている場合

10

20

30

40

50

に、その電流によって第1のインダクタ88及び第2のインダクタ90に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第1のインダクタ88と第2のインダクタ90との結合係数は、0.01より大きく1以下であることが好ましい。

【0080】

上記のノードN5には、第1のサージ吸収素子92の一端が更に接続されている。第1のサージ吸収素子92の他端はノードN6に接続されており、ノードN6には更に第5の入出力端子86eが接続されている。第1のサージ吸収素子92は、第1の実施の形態の第1のサージ吸収素子46と同様に、ZnOなどの金属酸化物からなるバリスタである。

【0081】

一方、第3のインダクタ94の一端は第3の入出力端子86cに接続されており、第3のインダクタ94の他端はノードN7に接続されている。ノードN7には第4のインダクタ96の一端が更に接続されており、この第4のインダクタ96の他端は第4の入出力端子86dに接続されている。これらの第3のインダクタ94と第4のインダクタ96とは電磁氣的に結合している。具体的には、第3のインダクタ94と第4のインダクタ96とは、互いにインダクタンスを増加させるように磁気結合している。すなわち、第3の入出力端子86cから第4の入出力端子86dに向かう方向又はその逆方向に電流が流れている場合に、その電流によって第3のインダクタ94及び第4のインダクタ96に生じる磁界の向きが同一となり、その結果、互いのインダクタンスが増加するように結合している。第3のインダクタ94と第2のインダクタ96との結合係数は、0.01より大きく1

【0082】

上記のノードN7には、第2のサージ吸収素子98の一端が更に接続されている。第2のサージ吸収素子98の他端はノードN6に接続されている。第2のサージ吸収素子98は、第1の実施の形態の第1のサージ吸収素子46と同様に、ZnOなどの金属酸化物からなるバリスタである。

【0083】

したがって、第1の入出力端子86aおよび第3の入出力端子86cに電圧レベルが小さい差動信号が入力される際には、第1のサージ吸収素子92の端子間の抵抗値および第2のサージ吸収素子98の端子間の抵抗値が大きいため、サージ吸収回路86は、差動信号を第2の入出力端子86bおよび第4の入出力端子86dに出力する。同様に、第2の入出力端子86bおよび第4の入出力端子86dに電圧レベルが小さい差動信号が入力される際には、第1のサージ吸収素子92の端子間の抵抗値および第2のサージ吸収素子98の端子間の抵抗値が大きいため、サージ吸収回路86は、差動信号を第1の入出力端子86aおよび第3の入出力端子86cに出力する。

【0084】

一方、第1の入出力端子86aに静電サージが入力されると、第1のサージ吸収素子92によって第1の入出力端子86aと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第1の入出力端子86aと第5の入出力端子86eとの端子間に電流を流し、ノードN5の電圧をクランプする。また、第3の入出力端子86cに静電サージが入力されると、第2のサージ吸収素子98によって第3の入出力端子86cと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第3の入出力端子86cと第5の入出力端子86eとの端子間に電流を流し、ノードN7の電圧をクランプする。このようにして、サージ吸収回路86は、第1の入出力端子86aまたは第3の入出力端子86cに静電サージが入力されても、第2の入出力端子86bまたは第4の入出力端子86dに出力される電圧を低減する。

【0085】

同様に、第2の入出力端子86bに静電サージが入力されると、第1のサージ吸収素子92によって第2の入出力端子86bと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第2の入出力端子86bと第5の入出力端子86eと

10

20

30

40

50

の端子間に電流を流し、ノードN5の電圧をクランプする。また、第4の入出力端子86dに静電サージが入力されると、第2のサージ吸収素子98によって第4の入出力端子86dと第5の入出力端子86eとの端子間の抵抗値が小さくなり、サージ吸収回路86は、第4の入出力端子86dと第5の入出力端子86eとの端子間に電流を流し、ノードN7の電圧をクランプする。このようにして、サージ吸収回路86は、第2の入出力端子86bまたは第4の入出力端子86dに静電サージが入力されても、第1の入出力端子86aまたは第3の入出力端子86cに出力される電圧を低減する。

【0086】

図10は、図9に示すサージ吸収回路を等価的に示す回路図である。第1のインダクタ88および第2のインダクタ90は、電磁氣的に結合しているため、2つのインダクタ100、102と負性インダクタ（負性誘導素子）104とで等価的に表わすことができる。同様に、第3のインダクタ94および第4のインダクタ96も、電磁氣的に結合しているため、2つのインダクタ106、108と負性インダクタ（負性誘導素子）110とで等価的に表わすことができる。また、上記したように、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）112のみで近似することができる。同様に、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）114のみで近似することができる。

【0087】

図10に示す等価回路では、インダクタ100の一端は第1の入出力端子86aに接続されており、インダクタ100の他端はノードN8に接続されている。ノードN8には更にインダクタ102の一端も接続されており、インダクタ102の他端は第2の入出力端子86bに接続されている。また、ノードN8には負性インダクタ104の一端も接続されており、負性インダクタ104の他端は浮遊容量素子112の一端に接続されている。浮遊容量素子112の他端はノードN6に接続されており、ノードN6には第5の入出力端子86eも更に接続されている。

【0088】

一方、インダクタ106の一端は第3の入出力端子86cに接続されており、インダクタ106の他端はノードN9に接続されている。ノードN9には更にインダクタ108の一端も接続されており、インダクタ108の他端は第4の入出力端子86dに接続されている。また、ノードN9には負性インダクタ110の一端も接続されており、負性インダクタ110の他端は浮遊容量素子114の一端に接続されている。浮遊容量素子114の他端はノードN6に接続されている。

【0089】

ここで、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96のそれぞれのインピーダンスを Lz とし、第1のインダクタ88と第2のインダクタ90との結合係数の値、および、第3のインダクタ94と第4のインダクタ96との結合係数の値を Kz とすると、インダクタ100、インダクタ102、インダクタ106、およびインダクタ108のそれぞれのインダクタンスは「 $(1 + Kz) \cdot Lz$ 」となり、負性インダクタ104および負性インダクタ110それぞれのインダクタンスは「 $-Kz \cdot Lz$ 」となる。また、浮遊容量素子112および浮遊容量素子114それぞれの容量値を Cz とする。これより、図10に示すサージ吸収回路86の第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(10)で表される。なお、サージ吸収回路86の第2の入出力端子86aと第4の入出力端子86dとの端子間の入力インピーダンスも下記(10)式で表される。

【数10】

$$Z_{in} = 2 \times \sqrt{\frac{2(1+Kz)Lz}{Cz} + \omega^2 Lz^2 (Kz^2 - 1)} \quad \dots (10)$$

【0090】

上記(10)式によれば、 $Kz = \pm 1$ とすると、右辺の を含む第2項が0となり、入

10

20

30

40

50

カインピーダンス Z_{in} は周波数に依存せず一定になることがわかる。ただし、 $K_z = -1$ の場合には $Z_{in} = 0$ となるので適当でない。

【0091】

更に、 $K_z = 1$ とし、下式(11)を満たすように L_z を設定すれば、サージ吸収回路86の入カインピーダンス Z_{in} を、サージ吸収回路86のそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

【数11】

$$L_z = \frac{Z_0^2 C_z}{4} \dots (11)$$

10

【0092】

このように、本実施の形態のサージ吸収回路86によれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているため、静電サージを低減することができる。また、本実施の形態のサージ吸収回路86によれば、電磁氣的に結合された第1のインダクタ88と第2のインダクタ90とを有しており、電磁氣的に結合された第3のインダクタ94と第4のインダクタ96とを有しているため、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ88と第2のインダクタ90との結合係数および第3のインダクタ94と第4のインダクタ96との結合係数を設定することが可能である。更に、本実施の形態のサージ吸収回路86によれば、
 当該サージ吸収回路86の入カインピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分に対して第1のインダクタ88のインダクタンスと第2のインダクタ90のインダクタンスとを設定することが可能であり、第2のサージ吸収素子98の浮遊容量成分に対して第3のインダクタ94のインダクタンスと第4のインダクタ96のインダクタンスとを設定することが可能である。したがって、本実施の形態のサージ吸収回路86は、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、このサージ吸収回路86を備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

20

【0093】

[第2の実施の形態のコネクタに適用可能なサージ吸収回路の変形例1]

図11は、第2の実施の形態のコネクタに適用可能な変形例1に係るサージ吸収回路を示す回路図である。図11に示すサージ吸収回路86Aは、サージ吸収回路86と同様の要素に加えて、更に第1の容量素子116および第2の容量素子118を有している。

30

【0094】

第1の容量素子116の一端は、第1の入出力端子86aと第1のインダクタ88の一端とを接続するためのノードN10に接続されている。第1の容量素子116の他端は、第2の入出力端子86bと第2のインダクタ90の他端とを接続するためのノードN11に接続されている。

【0095】

第2の容量素子118の一端は、第3の入出力端子86cと第3のインダクタ94の一端とを接続するためのノードN12に接続されている。第2の容量素子118の他端は、第4の入出力端子86dと第4のインダクタ96の他端とを接続するためのノードN13に接続されている。

40

【0096】

図12は、図11に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86と同様に、電磁氣的に結合している第1のインダクタ88および第2のインダクタ90は、2つのインダクタ100、102と負性インダクタ(負性誘導素子)104とで表すことができる。電磁氣的に結合している第3のインダクタ94および第4のインダクタ96は、2つのインダクタ106、108と負性インダクタ(負性誘導素子)110とで

50

表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）114のみで近似することができる。

【0097】

第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96それぞれのインピーダンスを L_z とし、第1のインダクタ88と第2のインダクタ90との結合係数の値、および、第3のインダクタ94と第4のインダクタ96との結合係数の値を K_z とすると、インダクタ100、インダクタ102、インダクタ106、およびインダクタ108それぞれのインダクタンスは「 $(1 + K_z) \cdot L_z$ 」となり、負性インダクタ104および負性インダクタ110それぞれのインダクタンスは「 $-K_z \cdot L_z$ 」となる。また、第1の容量素子116および第2の容量素子118それぞれの容量値を C_s とし、浮遊容量素子112および浮遊容量素子114それぞれの容量値を C_z とする。これより、図12に示すサージ吸収回路86Aの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(12)で表される。なお、サージ吸収回路86Aの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(12)式で表される。

【数12】

$$Z_{in} = 2 \times \sqrt{\frac{2(1+K_z)L_z}{C_z} \frac{1 - \omega^2 L_z ((1-K_z)C_z/2)}{1 - \omega^2 L_z (2(1+K_z)C_s)}} \quad \dots(12)$$

【0098】

上記(12)式によれば、下式(13)を満たすように C_s を設定すれば、入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。

【0099】

更に、下記(13)式を満たすように C_s を設定し、下式(14)を満たすように L_z を設定すれば、サージ吸収回路86の入力インピーダンス Z_{in} を、サージ吸収回路86のそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

【数13】

$$C_s = \frac{1-K_z}{4(1+K_z)} C_z \quad \dots(13)$$

【数14】

$$L_z = \frac{Z_0^2 C_z}{2(1+K_z)} \quad \dots(14)$$

【0100】

上記(13)式および(14)式からも分かるように、変形例1のサージ吸収回路86Aによれば、 K_z を任意に選ぶことができる。すなわち、変形例1のサージ吸収回路86Aでは、 K_z を変更することによって C_s および L_z を変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。

【0101】

このように、変形例1のサージ吸収回路86Aによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ88と第2のインダクタ90との結合係数、第3のインダクタ94と第4のインダクタ96との結合係数、第1の容量素子116の容量値、および、第2の容量素子118の容量値を設定することが可能である。更に、変形例1のサージ吸収回路86Aによれば、当該サージ吸収回路86Aの入力インピ

10

20

30

40

50

ーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分および第2のサージ吸収素子98の浮遊容量成分に対して、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94、および、第4のインダクタ96それぞれのインダクタンス、第1のインダクタ88と第2のインダクタ90との結合係数、および、第3のインダクタ94と第4のインダクタ96との結合係数を設定することが可能である。故に、サージ吸収回路86に代えて変形例1のサージ吸収回路86Aを備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0102】

上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図6に示すように、浮遊誘導素子（浮遊誘導成分）も含まれている。この浮遊誘導素子もサージ吸収回路86の入力インピーダンスを周波数に対して変動させる原因となる。すなわち、この浮遊誘導素子も高速な送受信信号の劣化の原因となる。

【0103】

しかしながら、変形例1のサージ吸収回路86Aによれば、電磁氣的に結合されている第1のインダクタ88および第2のインダクタ90が負性インダクタ104を有するので、この負性インダクタ104によって第1のサージ吸収素子92に含まれる浮遊誘導素子をキャンセルすることができる。また、変形例1のサージ吸収回路86Aによれば、電磁氣的に結合されている第3のインダクタ94および第4のインダクタ96が負性インダクタ110を有するので、この負性インダクタ110によって第2のサージ吸収素子98に含まれる浮遊誘導素子をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、 K_z と L_z はそのまま、 C_s を下記(15)式とする。

【数15】

$$C_s = \frac{1 - K_z + 2L_e/L_z}{4(1 + K_z)} C_z \quad \dots(15)$$

ただし、 L_e は浮遊誘導素子のインダクタンスであり、 $K_z L_z = L_e$ である。上記(15)式を満たすように C_s を設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Aの入力インピーダンス Z_{in} を、サージ吸収回路86のそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_o の2倍のインピーダンスに整合させることができる。

【0104】

このように、変形例1のサージ吸収回路86Aによれば、第1のインダクタ88と第2のインダクタ90との電磁氣的結合によって、第1のサージ吸収素子92の浮遊誘導成分をキャンセルする負性誘導成分を得ることができ、第3のインダクタ94と第4のインダクタ96との電磁氣的結合によって、第2のサージ吸収素子98の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ88と第2のインダクタ90とのそれぞれのインダクタンス、結合係数、第3のインダクタ94と第4のインダクタ96とのそれぞれのインダクタンス、結合係数、第1の容量素子116および第2の容量素子118それぞれの容量値を、設定することが可能である。故に、サージ吸収回路86に代えて変形例1のサージ吸収回路86Aを備える本実施の形態のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0105】

[第2の実施の形態のコネクタに適用可能なサージ吸収回路の変形例2]

図13は、第2の実施の形態のコネクタに適用可能な変形例2に係るサージ吸収回路を示す回路図である。図13に示すサージ吸収回路86Bは、第1のインダクタ88、第2のインダクタ90、第3のインダクタ94および第4のインダクタ96のそれぞれに代えて、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126を有している点において、サージ吸収回路86と異なっている。第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、互いに電磁氣的に結合している。

【0106】

第1のインダクタ120の一端は第1の入出力端子86aに接続されており、第1のインダクタ120の他端はノードN5に接続されている。ノードN5には第2のインダクタ122の一端が更に接続されており、この第2のインダクタ120の他端は第2の入出力端子86bに接続されている。

10

【0107】

一方、第3のインダクタ124の一端は第3の入出力端子86cに接続されており、第3のインダクタ124の他端はノードN7に接続されている。ノードN7には第4のインダクタ126の一端が更に接続されており、この第4のインダクタ126の他端は第4の入出力端子86dに接続されている。

【0108】

第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は互いに電磁氣的に結合している。具体的には、第1のインダクタ120と第2のインダクタ122とは、互いにインダクタンスを増加させるように磁気結合しており、第3のインダクタ124と第4のインダクタ126とは、互いにインダクタンスを増加させるように磁気結合している。また、第1のインダクタ120と第3のインダクタ124とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合しており、第2のインダクタ122と第4のインダクタ126とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合している。第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126の互いの結合係数は、0.01より大きく1以下であることが好ましい。

20

【0109】

図14は、図13に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86と同様に、電磁氣的に結合している第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、インダクタ128、130、132、134と負性インダクタ（負性誘導素子）136、138とで表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）114のみで近似することができる。

30

【0110】

図14に示す等価回路では、インダクタ128の一端は第1の入出力端子86aに接続されており、インダクタ128の他端はノードN8に接続されている。ノードN8には更にインダクタ130の一端も接続されており、インダクタ130の他端は第2の入出力端子86bに接続されている。また、ノードN8には負性インダクタ136の一端も接続されており、負性インダクタ136の他端は浮遊容量素子112の一端に接続されている。

40

【0111】

また、インダクタ132の一端は第3の入出力端子86cに接続されており、インダクタ132の他端はノードN9に接続されている。ノードN9には更にインダクタ134の一端も接続されており、インダクタ134の他端は第4の入出力端子86dに接続されている。また、ノードN9には負性インダクタ138の一端も接続されており、負性インダクタ138の他端は浮遊容量素子114の一端に接続されている。

50

【 0 1 1 2 】

第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインピーダンスを L_z とし、第1のインダクタ120と第2のインダクタ122との結合係数の値、および、第3のインダクタ124と第4のインダクタ126との結合係数の値を K_z とし、第1のインダクタ120と第3のインダクタ124との結合係数の値、および、第2のインダクタ122と第4のインダクタ126との結合係数の値を K_c とすると、インダクタ128、インダクタ130、インダクタ132、およびインダクタ134それぞれのインダクタンスは「 $(1 + K_z + K_c) \cdot L_z$ 」となり、負性インダクタ136および負性インダクタ138それぞれのインダクタンスは「 $-K_z \cdot L_z$ 」となる。また、浮遊容量素子112および浮遊容量素子114それぞれの容量値を C_z とする。これより、図14に示すサージ吸収回路86Bの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(16)で表される。なお、サージ吸収回路86Bの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(16)式で表される。

10

【 数 1 6 】

$$Z_{in} = 2 \times \sqrt{\frac{2(1+K_z+K_c)L_z}{C_z}(1-\omega^2 L_z((1-K_z+K_c)C_z/2))} \quad \dots(16)$$

【 0 1 1 3 】

上記(16)式によれば、下式(17)を満たすように K_z および K_c を設定すれば、

20

入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。

【 0 1 1 4 】

更に、下記(17)式を満たすように K_z および K_c を設定し、下式(18)を満たすように L_z を設定すれば、サージ吸収回路86Bの入力インピーダンス Z_{in} を、サージ吸収回路86Bのそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

【 数 1 7 】

$$K_z - K_c = 1 \quad \dots(17)$$

30

【 数 1 8 】

$$L_z = \frac{Z_0^2 C_z}{2(1+K_z+K_c)} \quad \dots(18)$$

【 0 1 1 5 】

上記(17)式および(18)式からも分かるように、変形例2のサージ吸収回路86Bによれば、 K_z および K_c を任意に選ぶことができる。すなわち、変形例2のサージ吸収回路86Bでは、 K_z および K_c を変更することによって L_z を変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。

【 0 1 1 6 】

40

このように、変形例2のサージ吸収回路86Bによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているので、静電サージを低減することができる。また、変形例2のサージ吸収回路86Bによれば、電磁氣的に結合された第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126を有しているので、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126のそれぞれの結合係数を設定することが可能である。更に、変形例2のサージ吸収回路86Bによれば、当該サージ吸収回路86Bの入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98のそれぞれの浮遊容量成分に対

50

して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126とのそれぞれのインダクタンス、結合係数を設定することが可能である。したがって、変形例2のサージ吸収回路86Bは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例2のサージ吸収回路86Bを備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0117】

上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図6に示すように、浮遊誘導素子（浮遊誘導成分）も含まれている。この浮遊誘導素子のインダクタンスを L_e とすると、図13に示すサージ吸収回路86Bの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(19)で表される。

【数19】

$$Z_{in} = 2 \times \sqrt{\frac{2(1+K_z+K_c)L_z}{C_z} (1-\omega^2 L_z (1-K_z+K_c + \frac{2L_e}{L_z}) C_z / 2)} \quad \dots(19)$$

【0118】

上記(19)式によれば、下式(20)を満たすように K_z 、 K_c 、および L_z を設定すれば、入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。

【数20】

$$K_z - K_c - \frac{2L_e}{L_z} = 1 \quad \dots(20)$$

【0119】

上記(20)式を満たすように K_z 、 K_c 、および L_z を設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Bの入力インピーダンス Z_{in} を、サージ吸収回路86Bのそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

【0120】

このように、変形例2のサージ吸収回路86Bによれば、当該サージ吸収回路86Bの入力インピーダンスと伝送線路の特性インピーダンスとを整合させ、広帯域にわたって入力インピーダンスを一定に維持するように、第1のサージ吸収素子92および第2のサージ吸収素子98のそれぞれの浮遊容量成分および浮遊誘導成分に対して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126とのそれぞれのインダクタンス、結合係数を設定することが可能である。

【0121】

[第2の実施の形態に係るコネクタに適用可能なサージ吸収回路の変形例3]

図15は、第2の実施の形態のコネクタに適用可能な変形例3に係るサージ吸収回路を示す回路図である。図15に示すサージ吸収回路86Cは、変形例2のサージ吸収回路86Bと同様の要素に加えて、更に第1の容量素子116および第2の容量素子118を有している。

【0122】

第1の容量素子116の一端は、第1の入出力端子86aと第1のインダクタ120の一端とを接続するためのノードN10に接続されている。第1の容量素子116の他端は、第2の入出力端子86bと第2のインダクタ122の他端とを接続するためのノードN11に接続されている。

【0123】

第2の容量素子118の一端は、第3の入出力端子86cと第3のインダクタ124の

10

20

30

40

50

一端とを接続するためのノードN12に接続されている。第2の容量素子118の他端は、第4の入出力端子86dと第4のインダクタ126の他端とを接続するためのノードN13に接続されている。

【0124】

図16は、図15に示すサージ吸収回路を等価的に表す回路図である。サージ吸収回路86Bと同様に、電磁氣的に結合している第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126は、インダクタ128、130、132、134と負性インダクタ（負性誘導素子）136、138とで表すことができる。また、第1のサージ吸収素子92は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）112のみで近似することができ、第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子（浮遊容量成分）114のみで近似することができる。

10

【0125】

第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインピーダンスを L_z とし、第1のインダクタ120と第2のインダクタ122との結合係数の値、および、第3のインダクタ124と第4のインダクタ126との結合係数の値を K_z とし、第1のインダクタ120と第3のインダクタ124との結合係数の値、および、第2のインダクタ122と第4のインダクタ126との結合係数の値を K_c とすると、インダクタ128、インダクタ130、インダクタ132、およびインダクタ134それぞれのインピーダンスは「 $(1 + K_z + K_c) \cdot L_z$ 」となり、負性インダクタ136および負性インダクタ138それぞれのインピーダンスは「 $-K_z \cdot L_z$ 」となる。また、第1の容量素子116および第2の容量素子118それぞれの容量値を C_s とし、浮遊容量素子112および浮遊容量素子114それぞれの容量値を C_z とする。これより、図16に示すサージ吸収回路86Cの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(21)で表される。なお、サージ吸収回路86Cの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(21)式で表される。

20

【数21】

$$Z_{in} = 2 \times \sqrt{\frac{2(1 + K_z + K_c)L_z}{C_z} \frac{1 - \omega^2 L_z((1 - K_z + K_c)C_z/2)}{1 - \omega^2 L_z(2(1 + K_z + K_c)C_s)}} \quad \dots(21)$$

30

【0126】

上記(21)式によれば、下式(22)を満たすように C_s を設定すれば、入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。

【0127】

更に、下記(22)式を満たすように C_s を設定し、下式(23)を満たすように L_z を設定すれば、サージ吸収回路86Cの入力インピーダンス Z_{in} を、サージ吸収回路86Cのそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

40

【数22】

$$C_s = \frac{1 - K_z + K_c}{4(1 + K_z + K_c)} C_z \quad \dots(22)$$

【数23】

$$L_z = \frac{Z_0^2 C_z}{2(1 + K_z + K_c)} \quad \dots(23)$$

【0128】

50

上記(22)式および(23)式からも分かるように、変形例3のサージ吸収回路86Cによれば、 K_z および K_c を任意に選ぶことができる。すなわち、変形例3のサージ吸収回路86Cでは、 K_z および K_c を変更することによって C_s および L_z を変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。

【0129】

このように、変形例3のサージ吸収回路86Cによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126との結合係数と、第1の容量素子116および第2の容量素子118それぞれの容量値とを設定することが可能である。更に、変形例3のサージ吸収回路86Cによれば、当該サージ吸収回路86Cの入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98の浮遊容量成分に対して、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインダクタンス、結合係数を設定することが可能である。故に、サージ吸収回路86の代わりに変形例3のサージ吸収回路86Cを備える本実施の形態のコネクタは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0130】

上記の説明では、第1のサージ吸収素子92および第2のサージ吸収素子98をそれぞれ浮遊容量素子112、浮遊容量素子114のみで近似したが、実際には、第1のサージ吸収素子92および第2のサージ吸収素子98には、図6に示すように、浮遊誘導素子(浮遊誘導成分)も含まれている。

【0131】

しかしながら、変形例3のサージ吸収回路86Cによれば、電磁氣的に結合されている第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126が負性インダクタ136、138を有するので、負性インダクタ136によって第1のサージ吸収素子92に含まれる浮遊誘導素子をキャンセルすることができ、負性インダクタ138によって第2のサージ吸収素子98に含まれる浮遊誘導素子をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、 K_z と L_z はそのまま、 C_s を下記(24)式とする。

【数24】

$$C_s = \frac{1 - K_z + K_c + 2L_e/L_z}{4(1 + K_z + K_c)} C_z \quad \dots(24)$$

ただし、 L_e は浮遊誘導素子のインダクタンスであり、 $K_z L_z = L_e$ である。上記(24)式を満たすように C_s を設定することによって、第1のサージ吸収素子92および第2のサージ吸収素子98に浮遊容量素子と浮遊誘導素子とが含まれていても、サージ吸収回路86Cの入力インピーダンス Z_{in} を、サージ吸収回路86Cのそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_o の2倍のインピーダンスに整合させることができる。

【0132】

このように、変形例3のサージ吸収回路86Cによれば、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126の電磁氣的結合によって、第1のサージ吸収素子92の浮遊誘導成分および第2のサージ吸収素子98の浮遊誘導成分をキャンセルする負性誘導成分を得ることができる。更に、入力インピーダンスが、伝送線路の特性インピーダンスと整合し、且つ広帯域にわたって一定に維持されるように、第1のインダクタ120、第2のインダクタ122、第3のインダクタ124、および、第4のインダクタ126それぞれのインダクタンス、結合係数、および、第1の容量素子116および第2の容量素子118それぞれの容量値を、設定することが可能である。故に、サージ吸収回路86の代わりに変形例3のサージ吸収回路86

Cを備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

【0133】

[第2の実施の形態のコネクタに適用可能なサージ吸収回路の変形例4]

図17は、第2の実施の形態のコネクタに適用可能な変形例4に係るサージ吸収回路を示す回路図である。図17に示すサージ吸収回路86Dは、第1のインダクタ88、第2のインダクタ90と、第3のインダクタ94、および第4のインダクタ96それぞれに代えて、第1のインダクタ140、第2のインダクタ142、第3のインダクタ144と、および第4のインダクタ146を有している点において、サージ吸収回路86Aと異なっている。サージ吸収回路86Dにおいては、第1のインダクタ140と第3のインダクタ144とが電磁氣的に結合しており、第2のインダクタ142と第4のインダクタ146とが電磁氣的に結合している。

10

【0134】

第1のインダクタ140の一端は第1の入出力端子86aに接続されており、第1のインダクタ140の他端はノードN5に接続されている。ノードN5には第2のインダクタ142の一端が更に接続されており、この第2のインダクタ142の他端は第2の入出力端子86bに接続されている。

【0135】

一方、第3のインダクタ144の一端は第1の入出力端子86cに接続されており、第3のインダクタ144の他端はノードN7に接続されている。ノードN7には第4のインダクタ146の一端が更に接続されており、この第4のインダクタ146の他端は第2の入出力端子86dに接続されている。

20

【0136】

第1のインダクタ140と第3のインダクタ144とは電磁氣的に結合しており、第2のインダクタ142と第4のインダクタ146とは電磁氣的に結合している。具体的には、第1のインダクタ140と第3のインダクタ144とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合しており、第2のインダクタ142と第4のインダクタ146とは、それぞれに差動信号が印加された場合に、互いにインダクタンスを増加させるように磁気結合している。第1のインダクタ140と第3のインダクタ144との結合係数、および、第2のインダクタ142と第4のインダクタ146との結合係数は、0.01より大きく1以下であることが好ましい。

30

【0137】

第1のインダクタ140、第2のインダクタ142、第3のインダクタ144、および、第4のインダクタ146それぞれのインピーダンスを L_z とし、第1のインダクタ140と第3のインダクタ144との結合係数の値、および、第2のインダクタ142と第4のインダクタ146との結合係数の値を K_c とする。また、第1の容量素子116および第2の容量素子118それぞれの容量値を C_s とする。第1のサージ吸収素子92および第2のサージ吸収素子98は、小信号の高速信号に対しては浮遊容量素子(浮遊容量成分)のみで近似することができ、その浮遊容量素子の容量値を C_z とする。これより、図17に示すサージ吸収回路86Dの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(25)で表される。なお、サージ吸収回路86Dの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(25)式で表される。

40

【数25】

$$Z_{in} = 2 \times \sqrt{\frac{2(1+K_c)L_z}{C_z} \frac{1 - \omega^2 L_z ((1+K_c)C_z/2)}{1 - \omega^2 L_z (2(1+K_c)C_s)}} \dots (25)$$

【0138】

50

上記(25)式によれば、下式(26)を満たすようにCsを設定すれば、入力インピーダンスZinは周波数に依存せず一定になることがわかる。

【0139】

更に、下記(26)式を満たすようにCsを設定し、下式(27)を満たすようにLzを設定すれば、サージ吸収回路86Dの入力インピーダンスZinを、サージ吸収回路86Dのそれぞれの入出力端子に接続される伝送線路の特性インピーダンスZoの2倍のインピーダンスに整合させることができる。

【数26】

$$C_s = \frac{C_z}{4} \quad \dots(26)$$

10

【数27】

$$L_z = \frac{Z_0^2 C_z}{2(1+K_c)} \quad \dots(27)$$

【0140】

上記(27)式からも分かるように、変形例4のサージ吸収回路86Dによれば、Kcを任意に選ぶことができる。すなわち、変形例4のサージ吸収回路86Dでは、Kcを変更することによってLzを変更することができるので、サージ吸収回路86よりも柔軟性の高い回路設計が可能となる。

20

【0141】

このように、変形例4のサージ吸収回路86Dによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収素子98を有しているため、静電サージを低減することができる。また、変形例4のサージ吸収回路86Dによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子116および第2の容量素子118それぞれの容量値を設定することが可能である。更に、変形例4のサージ吸収回路86Dによれば、電磁氣的に結合された第1のインダクタ140と第3のインダクタ144とを有しており、電磁氣的に結合された第2のインダクタ142と第4のインダクタ146とを有しているため、当該サージ吸収回路86Dの入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92および第2のサージ吸収素子98それぞれの浮遊容量成分に対して、第1のインダクタ140、第2のインダクタ142、第3のインダクタ144、および、第4のインダクタ146それぞれのインダクタンス、第1のインダクタ140と第3のインダクタ144との結合係数、第2のインダクタ142と第4のインダクタ146との結合係数を設定することが可能である。したがって、変形例4のサージ吸収回路86Dは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例4のサージ吸収回路86Dを備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減することができる。

30

40

【0142】

〔第2の実施の形態のコネクタに適用可能なサージ吸収回路の変形例5〕

図18は、第2の実施の形態のコネクタに適用可能な変形例5に係るサージ吸収回路を示す回路図である。図18に示すサージ吸収回路86Eは、第1のインダクタ、第2のインダクタ、第3のインダクタ、及び第4のインダクタが互いに電磁氣的に結合されていない点において、サージ吸収回路40Aと異なっている。サージ吸収回路86Eの他の構成は、変形例1のサージ吸収回路86Aと同一である。

【0143】

サージ吸収回路86Eにおいては、第1のインダクタ148と第2のインダクタ150との結合係数の値は、0.01以下であることが好ましく、第3のインダクタ152と第

50

4のインダクタ154との結合係数の値は、0.01以下であることが好ましい。

【0144】

ここで、第1のインダクタ148、第2のインダクタ150、第3のインダクタ152、および、第4のインダクタ154それぞれのインダクタンスを L_x とし、第1の容量素子116および第2の容量素子118の容量値を C_x とする。第1のサージ吸収素子92は小信号の高速信号に対して浮遊容量素子（浮遊容量成分）のみで近似し、この浮遊容量素子の容量値を C_z とする。これより、図18に示すサージ吸収回路86Eの第1の入出力端子86aと第3の入出力端子86cとの端子間の入力インピーダンスは、下式(28)で表される。なお、サージ吸収回路86Eの第2の入出力端子86bと第4の入出力端子86dとの端子間の入力インピーダンスも下記(28)式で表される。

【数28】

$$Z_{in} = 2 \times \sqrt{\frac{2L_x \frac{1 - \omega^2 L_x (C_z/2)}{C_z}}{1 - \omega^2 L_x (2C_x)}} \quad \dots(28)$$

【0145】

上記(28)式によれば、下式(29)を満たすように C_s を設定すれば、入力インピーダンス Z_{in} は周波数に依存せず一定になることがわかる。

【0146】

更に、下記(29)式を満たすように C_x を設定し、下式(30)を満たすように L_x を設定すれば、サージ吸収回路86Eの入力インピーダンス Z_{in} を、サージ吸収回路86Eのそれぞれの入出力端子に接続される伝送線路の特性インピーダンス Z_0 の2倍のインピーダンスに整合させることができる。

【数29】

$$C_x = \frac{C_z}{4} \quad \dots(29)$$

【数30】

$$L_x = \frac{Z_0^2 C_z}{2} \quad \dots(30)$$

【0147】

このように、変形例5のサージ吸収回路86Eによれば、静電サージ低減に優れた第1のサージ吸収素子92および第2のサージ吸収回路98を有しているので、静電サージを低減することができる。また、変形例5のサージ吸収回路86Eによれば、広帯域にわたって入力インピーダンスを一定に維持するように、第1の容量素子116の容量値および第2の容量素子118の容量値を設定することが可能である。更に、変形例5のサージ吸収回路86Eによれば、当該サージ吸収回路86Eの入力インピーダンスと伝送線路の特性インピーダンスとを整合させるように、第1のサージ吸収素子92の浮遊容量成分に対して第1のインダクタ148のインダクタンスと第2のインダクタ150のインダクタンスとを設定することが可能であり、第2のサージ吸収素子98の浮遊容量成分に対して第3のインダクタ152のインダクタンスと第4のインダクタ154のインダクタンスとを設定することが可能である。したがって、変形例5のサージ吸収回路86Eは、静電サージ低減に優れており、且つ、広帯域にわたってインピーダンス整合を可能とする。故に、サージ吸収回路86の代わりに変形例5のサージ吸収回路86Eを備える本実施の形態のコネクタ10Aは、差動の送受信信号を劣化させることなく、静電サージを低減すること

10

20

30

40

50

ができる。

【 0 1 4 8 】

次に、上述したサージ吸収回路を構成する積層サージ吸収部品の構造について詳細に説明する。

【 0 1 4 9 】

[第 1 の実施の形態の変形例 1 のサージ吸収回路用の積層サージ吸収部品の構造]

図 1 9 は、第 1 の実施の形態のコネクタにおける変形例 1 に係るサージ吸収回路用の積層サージ吸収部品を一部破断して示す斜視図である。図 1 9 に示す積層サージ吸収部品 2 6 は、略直方体の形状の積層体 2 8 と、第 1 の電極 3 0 と、第 2 の電極 3 2 と、第 3 の電極 3 4、3 6 とから構成されている。

10

【 0 1 5 0 】

第 1 の電極 3 0 は、積層体 2 8 の軸線 X に直行する第 1 の面 2 8 a と、この第 1 の面 2 8 a に直交する四つの面それぞれにおける第 1 の面 2 8 a 側の一部とに設けられている。

【 0 1 5 1 】

第 2 の電極 3 2 は、積層体 2 8 の軸線 X 方向に第 1 の面 2 8 a と対向する第 2 の面 2 8 b と、この第 2 の面 2 8 b に直交する四つの面それぞれにおける第 2 の面 2 8 b 側の一部とに設けられている。

【 0 1 5 2 】

第 3 の電極 3 4 は、積層体 2 8 の軸線 X に平行な第 3 の面 2 8 c の中央部において積層体 2 8 の積層方向に伸びるように設けられている。同様に、第 4 の電極 3 6 は、積層体 2 8 の軸線 X に平行な第 4 の面 2 8 d の中央部において積層方向に伸びるように設けられている。これらの第 1 の電極 3 0、第 2 の電極 3 2 および第 3 の電極 3 4、3 6 の材料には、金、白金、銀、銅、鉛、これらの合金等の導体を用いられる。

20

【 0 1 5 3 】

図 2 0 は、図 1 9 に示す積層体を層ごとに分解して示す分解斜視図である。積層体 2 8 は、絶縁層 2 0 0、2 0 2、2 0 4、2 0 6、2 0 8、半導体層 2 1 0 および絶縁層 2 1 2 と、これらの絶縁層および半導体層に設けられた導体パターンとによって構成されている。

【 0 1 5 4 】

絶縁層 2 0 0 は、絶縁性を有する材料であって、例えば、ガラスエポキシ樹脂、フッ素樹脂、セラミック等の誘電体材料からなる。絶縁層 2 0 0 は、絶縁層 2 0 2 の一方の主面 2 0 2 a 上に設けられている。

30

【 0 1 5 5 】

この絶縁層 2 0 2 は、例えば絶縁層 2 0 0 と同一の材料からなる。絶縁層 2 0 0 の一方の主面 2 0 2 a 上には、導体パターン 2 1 4 が形成されている。導体パターン 2 1 4 は、絶縁層 2 0 0 によって覆われている。導体パターン 2 1 4 は、略長方形の導体パターン 2 1 4 a と、軸線 X 方向に伸びる細い導体パターン 2 1 4 b とからなる。導体パターン 2 1 4 b の一端 2 1 4 c は、積層体 2 8 の第 1 の面 2 8 a の一部をなす絶縁層 2 0 2 の一縁に沿って設けられており、第 1 の電極 3 0 に接続されている。また、導体パターン 2 1 4 b の他端は、導体パターン 2 1 4 a と接続されている。かかる導体パターン 2 1 4 が設けられた絶縁層 2 0 2 は、絶縁層 2 0 4 の一方の主面 2 0 4 a 上に設けられている。

40

【 0 1 5 6 】

この絶縁層 2 0 4 の一方の主面 2 0 4 a 上には、導体パターン 2 1 6 が設けられている。導体パターン 2 1 6 は、導体パターン 2 1 6 a 及び 2 1 6 b を含んでいる。導体パターン 2 1 6 a は、導体パターン 2 1 4 a と対向するように設けられている。また、導体パターン 2 1 6 b の一端 2 1 6 c は、積層体 2 8 の第 2 の面 2 8 b をなす絶縁層 2 0 4 の一縁に沿って設けられており、第 2 の電極 3 2 に接続されている。この導体パターン 2 1 6 b の他端は、導体パターン 2 1 6 a に接続されている。

【 0 1 5 7 】

導体パターン 2 1 4 および導体パターン 2 1 6 は、例えば、金、白金、銀、銅、鉛、こ

50

これらの合金等の導体からなる。絶縁層 202 および絶縁層 204 は、例えば絶縁層 200 と同一な材料からなる。

【0158】

導体パターン 214 の導体パターン 214a と導体パターン 216 の導体パターン 216a とは、積層体 28 の積層方向において互いに重なっている。このようにして、導体パターン 214 および導体パターン 216 と絶縁層 202 とによって、第 1 の容量素子 56 が形成されている。

【0159】

かかる導体パターン 216 が設けられた絶縁層 204 は、絶縁層 206 の一方の主面 206a 上に設けられている。この絶縁層 206 の一方の主面 206a 上には、コイル 218 が設けられている。コイル 218 は、導体パターンとして構成されている。かかる導体パターンは、導体パターン 214 と同一な材料からなり、絶縁層 206 は、絶縁層 200 と同一な材料からなる。

10

【0160】

コイル 218 は、一端 218a 及び他端 218b を有している。コイル 218 の一端 218a は、積層体 28 の第 1 の面 28a の一部を構成する絶縁層 206 の一縁に沿って設けられており、第 1 の電極 30 に接続されている。このコイル 218 は、上記した第 1 のインダクタ 42 として用いられるものであり、その他端 218b は、ビアを介してコイル 220 の一端 220a に接続されている。このコイル 220 は、第 2 のインダクタ 44 として用いられる。

20

【0161】

コイル 220 は、絶縁層 208 の一方の主面 208a 上に設けられた導体パターンである。絶縁層 208 は、絶縁層 200 と同一の材料によって構成されており、コイル 220 は、導体パターン 214 と同一の材料によって構成されている。

【0162】

コイル 220 は、軸線 X に直交する積層方向において、コイル 218 と少なくとも一部が重なるように設けられている。すなわち、コイル 218 とコイル 220 とは、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。

【0163】

このコイル 220 の他端 220b は、積層体 28 の第 2 の面 28b の一部を構成する絶縁層 208 の一縁に沿って設けられており、第 2 の電極 32 に接続されている。また、コイル 220 の一端 220a は、ビアを介して導体パターン 222 に接続されている。

30

【0164】

導体パターン 222 は、半導体層 210 の一方の主面 210a 上に設けられている。導体パターン 222 は、軸線 X 方向に直交する方向に延びている。この導体パターン 222 に半導体層 210 を介して対向するように、絶縁層 212 の一方の主面 212a 上に、導体パターン 224 が設けられている。導体パターン 224 は、軸線 X 方向に直交する方向に延びており、その一端 224a 及び他端 224b はそれぞれ、積層体 28 の第 3 の面 28c 及び第 4 の面 28d に沿って設けられており、第 3 の電極 34 及び 36 に接続されている。

40

【0165】

これら導体パターン 222, 224 は、例えば導体パターン 214 と同一な材料からなり、絶縁層 212 は、例えば絶縁層 200 と同一な材料からなる。また、半導体層 210 は、ZnO を主成分とする半導体セラミック材料からなる。このようにして、導体パターン 222、導体パターン 224、及び、当該導体パターン 222 と導体パターン 224 とによって挟まれた半導体層 210 とは、バリスタ、すなわちサージ吸収素子 46 を構成している。

【0166】

積層体 28 は、上述のように導体パターンが形成された各層を積層して圧着した後に、一体焼成することによって形成される。導体パターンの各々は、例えば、印刷技術やエッ

50

チング技術で形成される。また、この積層体 28 の表面に第 1 の電極 30、第 2 の電極 32、および、第 3 の電極 34、36 を形成することによって、図 19 に示す積層サージ吸収部品 26 が形成される。

【0167】

このような積層サージ吸収部品 26 からなる変形例 1 のサージ吸収回路 40A は、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

【0168】

なお、第 1 の実施の形態のコネクタにおけるサージ吸収回路 40 用の積層サージ吸収部品は、上記の積層体 28 において、導体パターン 214 が設けられた絶縁層 202 および導体パターン 216 が設けられた絶縁層 204 を除いた構成を有することができる。

10

【0169】

[第 1 の実施の形態の変形例 2 に係るサージ吸収回路用の積層サージ吸収部品の構造] 次に、第 1 の実施の形態のコネクタにおける変形例 2 に係るサージ吸収回路 40B 用の積層サージ吸収部品について説明する。サージ吸収回路 40B 用の積層サージ吸収部品は、略直方体の積層体 28A の表面に、図 19 に示す積層サージ吸収部品 26 と同様に、第 1 の電極 30、第 2 の電極 32 および第 3 の電極 34、36 が設けられてなるものである。

【0170】

図 21 は、第 1 の実施の形態のコネクタにおける変形例 2 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。図 21 に示す積層体 28A は、コイル 218 が設けられた絶縁層 206 に代えて、コイル 230 及び導体パターン 232 が設けられた絶縁層 226 を有しており、且つ、コイル 220 が設けられた絶縁層 208 に代えて、コイル 234 及び導体パターン 236 が設けられた絶縁層 228 を有している点において、積層体 28 と異なっている。また、積層体 28A は、導体パターン 214 が設けられた絶縁層 202 および導体パターン 216 が設けられた絶縁層 204 を除いた構成となっている。積層体 28A のその他の構成は、積層体 28 と同様である。

20

【0171】

絶縁層 226 の一方の主面 226a 上には、コイル 230 が設けられている。コイル 230 は、導体パターンとして構成されている。コイル 230 は、上記した第 1 のインダクタ 60 として用いられるものである。このコイル 230 の一端 230a は、軸線 X に直交する一方の面の一部を構成する絶縁層 226 の一縁に沿って設けられており、第 1 の電極 30 に接続されている。コイル 230 の他端 230b は、ビアを介してコイル 234 の一端 234a に接続されている。

30

【0172】

コイル 234 は、絶縁層 228 の一方の主面 228a 上に設けられている。コイル 234 は、導体パターンとして構成されている。コイル 234 は、上記した第 2 のインダクタ 62 として用いられるものである。このコイル 234 の他端 234b は、軸線 X に直交する他方の面の一部を構成する絶縁層 228 の一縁に沿って設けられており、第 2 の電極 32 に接続されている。

40

【0173】

コイル 230 とコイル 234 とは、軸線 X に直交する積層方向に対して、それぞれ重ならないように設けられている。すなわち、コイル 230 によって生成される磁界とコイル 234 によって生成される磁界とが互いに影響を及ぼし合わず、結合係数が 0.01 以下となるように、コイル 230 とコイル 234 とが形成されている。

【0174】

また、絶縁層 226 の一方の主面 226a 上には、導体パターン 232 が更に設けられている。導体パターン 232 は、略長方形の導体パターン 232a と、導体パターン 232b とを含んでいる。導体パターン 232b の一端 232c は、例えば、第 1 の電極 30 に接続されており、導体パターン 232b の他端は導体パターン 232a に接続されてい

50

る。

【 0 1 7 5 】

また、絶縁層 2 2 8 の一方の主面 2 2 8 a 上には、導体パターン 2 3 6 が更に設けられている。導体パターン 2 3 6 は、長方形の導体パターン 2 3 6 a と、導体パターン 2 3 6 b とからなる。この導体パターン 2 3 6 b の一端 2 3 6 c は、例えば、第 2 の電極 3 2 に接続されており、導体パターン 2 3 6 b の他端は導体パターン 2 3 6 a に接続されている。

【 0 1 7 6 】

導体パターン 2 3 2 a と導体パターン 2 3 6 a とは、軸線 X 方向に直交する積層方向に重なっている。このように軸線 X 方向において対向する導体パターン 2 3 2 および導体パターン 2 3 6 と、当該導体パターン 2 3 2 および導体パターン 2 3 6 によって挟まれた絶縁層 2 2 6 とによって、容量素子 5 6 が構成されている。

10

【 0 1 7 7 】

なお、絶縁層 2 2 6 および絶縁層 2 2 8 は、例えば絶縁層 2 0 0 と同一な材料からなり、コイル 2 3 0、導体パターン 2 3 2、コイル 2 3 4、および、導体パターン 2 3 6 は、例えば導体パターン 2 1 4 と同一の材料からなる。

【 0 1 7 8 】

このような積層サージ吸収部品からなる変形例 2 のサージ吸収回路 4 0 B は、インダクタ、サージ吸収素子、および、容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

20

【 0 1 7 9 】

[第 2 の実施の形態の変形例 1 に係るサージ吸収回路用の積層サージ吸収部品の構造] 図 2 2 は、第 2 の実施の形態のコネクタにおける変形例 1 に係るサージ吸収回路用の積層サージ吸収部品を示す斜視図である。図 2 2 に示す積層サージ吸収部品 2 6 A は、略直方体の形状の積層体 7 4 と、第 1 の電極 7 6 と、第 2 の電極 7 7 と、第 3 の電極 7 8 と、第 4 の電極 7 9 と、第 5 の電極 8 0、8 1 と、第 6 の電極 8 2 と、第 7 の電極 8 3 とから構成されている。

【 0 1 8 0 】

第 1 の電極 7 6、第 5 の電極 8 0、および、第 3 の電極 7 8 は、積層体 7 4 の軸線 X に直行する第 1 の面 7 4 a に順に並んで設けられている。第 1 の電極 7 6、第 5 の電極 8 0、および、第 3 の電極 7 8 は、それぞれ、軸線 X に直交する積層方向に延びるように形成されている。

30

【 0 1 8 1 】

一方、第 2 の電極 7 7、第 5 の電極 8 1、および、第 4 の電極 7 9 は、積層体 7 4 の軸線 X 方向に第 1 の面 7 4 a と対向する第 2 の面 7 4 b に順に並んで設けられている。第 2 の電極 7 7、第 5 の電極 8 1、および、第 4 の電極 7 9 は、それぞれ、軸線 X に直交する積層方向に延びるように形成されている。

【 0 1 8 2 】

第 6 の電極 8 2 は、積層体 7 4 の軸線 X に平行な第 3 の面 7 4 c の中央部において積層体 7 4 の積層方向に延びるように設けられている。同様に、第 7 の電極 8 3 は、積層体 7 4 の軸線 X に平行な第 3 の面 7 4 c に対向する第 4 の面 7 4 d の中央部において積層体 7 4 の積層方向に延びるように設けられている。これらの第 1 の電極 7 6、第 2 の電極 7 7、第 3 の電極 7 8、第 4 の電極 7 9、第 5 の電極 8 0、8 1、第 6 の電極 8 2、および、第 7 の電極 8 3 の材料には、金、白金、銀、銅、鉛、これらの合金等の導体が用いられる。

40

【 0 1 8 3 】

図 2 3 は、図 2 2 に示す積層体を層ごとに分解して示す分解斜視図である。積層体 7 4 は、絶縁層 2 4 0、2 4 2、2 4 4、2 4 6、2 4 8、半導体層 2 5 0 および絶縁層 2 5 2 と、これらの絶縁層および半導体層に設けられた導体パターンとによって構成されている。

50

【 0 1 8 4 】

絶縁層 2 4 0 は、絶縁性を有する材料であって、例えば、ガラスエポキシ樹脂、フッ素樹脂、セラミック等の誘電体材料からなる。絶縁層 2 4 0 は、絶縁層 2 4 2 の一方の主面 2 4 2 a 上に設けられている。

【 0 1 8 5 】

この絶縁層 2 4 2 は、例えば絶縁層 2 4 0 と同一の材料からなる。絶縁層 2 4 0 の一方の主面 2 4 2 a 上には、導体パターン 2 5 4 , 2 5 5 が形成されている。導体パターン 2 5 4 , 2 5 5 は、絶縁層 2 4 0 によって覆われている。導体パターン 2 5 4 は、略長方形の導体パターン 2 5 4 a と、軸線 X 方向に伸びる細い導体パターン 2 5 4 b とからなる。導体パターン 2 5 4 b の一端 2 5 4 c は、積層体 7 4 の第 2 の面 7 4 b の一部をなす絶縁層 2 4 2 の一縁に沿って設けられており、第 2 の電極 7 7 に接続されている。また、導体パターン 2 5 4 b の他端は、導体パターン 2 5 4 a と接続されている。

10

【 0 1 8 6 】

一方、導体パターン 2 5 5 は、略長方形の導体パターン 2 5 5 a と、軸線 X 方向に伸びる細い導体パターン 2 5 5 b とからなる。導体パターン 2 5 5 b の一端 2 5 5 c は、積層体 7 4 の第 2 の面 7 4 b の一部をなす絶縁層 2 4 2 の一縁に沿って設けられており、第 4 の電極 7 9 に接続されている。また、導体パターン 2 5 5 b の他端は、導体パターン 2 5 5 a と接続されている。かかる導体パターン 2 5 4 , 2 5 5 が設けられた絶縁層 2 4 2 は、絶縁層 2 4 4 の一方の主面 2 4 4 a 上に設けられている。

【 0 1 8 7 】

この絶縁層 2 4 4 の一方の主面 2 4 4 a 上には、導体パターン 2 5 6 , 2 5 7 が設けられている。導体パターン 2 5 6 は、導体パターン 2 5 6 a 及び 2 5 6 b を含んでいる。導体パターン 2 5 6 a は、導体パターン 2 5 4 a と対向するように設けられている。また、導体パターン 2 5 6 b の一端 2 5 6 c は、積層体 7 4 の第 1 の面 7 4 a をなす絶縁層 2 4 4 の一縁に沿って設けられており、第 1 の電極 7 6 に接続されている。この導体パターン 2 5 6 b の他端は、導体パターン 2 5 6 a に接続されている。

20

【 0 1 8 8 】

一方、導体パターン 2 5 7 は、導体パターン 2 5 7 a 及び 2 5 7 b を含んでいる。導体パターン 2 5 7 a は、導体パターン 2 5 5 a と対向するように設けられている。また、導体パターン 2 5 7 b の一端 2 5 7 c は、積層体 7 4 の第 1 の面 7 4 a をなす絶縁層 2 4 4 の一縁に沿って設けられており、第 3 の電極 7 8 に接続されている。この導体パターン 2 5 7 b の他端は、導体パターン 2 5 7 a に接続されている。

30

【 0 1 8 9 】

導体パターン 2 5 4 , 2 5 5 および導体パターン 2 5 6 , 2 5 7 は、例えば、金、白金、銀、銅、鉛、これらの合金等の導体からなる。絶縁層 2 4 2 および絶縁層 2 4 4 は、例えば絶縁層 2 4 0 と同一な材料からなる。

【 0 1 9 0 】

導体パターン 2 5 4 の導体パターン 2 5 4 a と導体パターン 2 5 6 の導体パターン 2 5 6 a とは、積層体 7 4 の積層方向において互いに重なっている。このようにして、導体パターン 2 5 4 および導体パターン 2 5 6 と、当該導体パターン 2 5 4 と導体パターン 2 5 6 とで挟まれた絶縁層 2 4 2 とによって、第 1 の容量素子 1 1 6 が形成されている。

40

【 0 1 9 1 】

また、導体パターン 2 5 5 の導体パターン 2 5 5 a と導体パターン 2 5 7 の導体パターン 2 5 7 a とは、積層体 7 4 の積層方向において互いに重なっている。このようにして、導体パターン 2 5 5 および導体パターン 2 5 7 と、当該導体パターン 2 5 5 と導体パターン 2 5 7 とで挟まれた絶縁層 2 4 2 とによって、第 2 の容量素子 1 1 8 が形成されている。

【 0 1 9 2 】

かかる導体パターン 2 5 6 , 2 5 7 が設けられた絶縁層 2 4 4 は、絶縁層 2 4 6 の一方の主面 2 4 6 a 上に設けられている。この絶縁層 2 4 6 の一方の主面 2 4 6 a 上には、コ

50

イル 258, 259 が形成されている。コイル 258, 259 は、それぞれ導体パターンとして構成されている。かかる導体パターンは、導体パターン 254 と同一な材料からなり、絶縁層 246 は、絶縁層 240 と同一な材料からなる。

【0193】

コイル 258 は、一端 258a 及び他端 258b を有している。コイル 218 の一端 258a は、積層体 74 の第 1 の面 74a の一部を構成する絶縁層 246 の一縁に沿って設けられており、第 1 の電極 76 に接続されている。このコイル 258 は、上記した第 1 のインダクタ 88 として用いられるものである。コイル 258 の他端 258b は、積層体 74 の第 3 の面 74c の一部を構成する絶縁層 246 の一縁に沿って設けられており、第 6 の電極 82 を介してコイル 260 の一端 260a に接続されている。このコイル 260 は、第 2 のインダクタ 90 として用いられる。

10

【0194】

一方、コイル 259 は、一端 259a 及び他端 259b を有している。コイル 259 の一端 259a は、積層体 74 の第 1 の面 74a の一部を構成する絶縁層 246 の一縁に沿って設けられており、第 3 の電極 78 に接続されている。このコイル 259 は、上記した第 3 のインダクタ 94 として用いられるものである。コイル 259 の他端 259b は、積層体 74 の第 4 の面 74d の一部を構成する絶縁層 246 の一縁に沿って設けられており、第 7 の電極 83 を介してコイル 261 の一端 261a に接続されている。このコイル 261 は、第 4 のインダクタ 96 として用いられる。

【0195】

コイル 260, 261 は、それぞれ絶縁層 248 の一方の主面 248a 上に設けられた導体パターンである。絶縁層 248 は、絶縁層 240 と同一の材料によって構成されており、コイル 260, 261 は、それぞれ導体パターン 254 と同一の材料によって構成されている。

20

【0196】

コイル 260 は、軸線 X に直交する積層方向において、コイル 258 と少なくとも一部が重なるように設けられている。すなわち、コイル 258 とコイル 260 とは、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。また、コイル 261 は、軸線 X に直交する積層方向において、コイル 259 と少なくとも一部が重なるように設けられている。すなわち、コイル 259 とコイル 261 とは、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。

30

【0197】

コイル 260 の他端 260b は、積層体 74 の第 2 の面 74b の一部を構成する絶縁層 248 の一縁に沿って設けられており、第 2 の電極 77 に接続されている。また、コイル 260 の一端 260a は、第 6 の電極 82 を介して導体パターン 262 の一端 262a に接続されている。

【0198】

一方、コイル 261 の他端 261b は、積層体 74 の第 2 の面 74b の一部を構成する絶縁層 248 の一縁に沿って設けられており、第 4 の電極 79 に接続されている。また、コイル 261 の一端 261a は、第 7 の電極 83 を介して導体パターン 263 の一端 263a に接続されている。

40

【0199】

導体パターン 262, 263 は、半導体層 250 の一方の主面 250a 上に設けられている。導体パターン 262 は、軸線 X 方向に交差する方向に伸びている。同様に、導体パターン 263 も、軸線 X 方向に交差する方向に伸びている。これらの導体パターン 262 の他端部 262b および導体パターン 263 の他端部 263b に半導体層 250 を介して対向するように、絶縁層 252 の一方の主面 252a 上に、導体パターン 264 が設けられている。導体パターン 264 は、軸線 X 方向に伸びており、その一端 264a 及び他端 264b はそれぞれ、積層体 74 の第 1 の面 74a 及び第 2 の面 74b に沿って設けられており、第 5 の電極 80 及び 81 に接続されている。

50

【 0 2 0 0 】

これら導体パターン 2 6 2 , 2 6 3 , 2 6 4 は、例えば導体パターン 2 5 4 と同一な材料からなり、絶縁層 2 5 2 は、例えば絶縁層 2 4 0 と同一な材料からなる。また、半導体層 2 5 0 は、Z n O を主成分とする半導体セラミック材料からなる。このようにして、導体パターン 2 6 2 の他端部 2 6 2 b、当該他端部 2 6 2 b に対向する導体パターン 2 6 4 の一部、及び、当該導体パターン 2 6 2 と導体パターン 2 6 4 とによって挟まれた半導体層 2 5 0 とは、バリスタ、すなわち第 1 のサージ吸収素子 9 2 を構成している。

【 0 2 0 1 】

同様に、導体パターン 2 6 3 の他端部 2 6 3 b、当該他端部 2 6 3 b に対向する導体パターン 2 6 4 の一部、及び、当該導体パターン 2 6 3 と導体パターン 2 6 4 とによって挟まれた半導体層 2 5 0 とは、バリスタ、すなわち第 2 のサージ吸収素子 9 8 を構成している。

10

【 0 2 0 2 】

このような積層サージ吸収部品 2 6 A からなる変形例 1 のサージ吸収回路 8 6 A は、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

【 0 2 0 3 】

なお、第 2 の実施の形態のサージ吸収回路 8 6 は、上記の積層体 7 4 において、導体パターン 2 5 4 , 2 5 5 が設けられた絶縁層 2 4 2 および導体パターン 2 5 6 , 2 5 7 が設けられた絶縁層 2 4 4 を除いた積層サージ吸収部品から構成されればよい。

20

【 0 2 0 4 】

[第 2 の実施の形態の変形例 3 に係るサージ吸収回路用の積層サージ吸収部品の構造] 次に、第 2 の実施の形態のコネクタにおける変形例 3 に係るサージ吸収回路 8 6 C 用の積層サージ吸収部品について説明する。サージ吸収回路 8 6 C 用の積層サージ吸収部品は、略直方体の積層体 7 4 A の表面に、図 2 2 に示す積層サージ吸収部品 2 6 A と同様に、第 1 の電極 7 6 と、第 2 の電極 7 7 と、第 3 の電極 7 8 と、第 4 の電極 7 9 と、第 5 の電極 8 0、8 1 と、第 6 の電極 8 2 と、第 7 の電極 8 3 とが設けられてなるものである。

【 0 2 0 5 】

図 2 4 は、第 2 の実施の形態のコネクタにおける変形例 3 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体 7 4 A は、コイル 2 5 8 , 2 5 9 が設けられた絶縁層 2 4 6 およびコイル 2 6 0 , 2 6 1 が設けられた絶縁層 2 4 8 に代えて、コイル 2 7 4 が設けられた絶縁層 2 6 6、コイル 2 7 5 が設けられた絶縁層 2 6 8、コイル 2 7 6 が設けられた絶縁層 2 7 0、および、コイル 2 7 7 が設けられた絶縁層 2 7 2 を有している点において、積層体 7 4 と異なっている。積層体 7 4 A のその他の構成は、積層体 7 4 と同様である。

30

【 0 2 0 6 】

絶縁層 2 6 6 の一方の主面 2 6 6 a 上には、コイル 2 7 4 が設けられている。コイル 2 7 4 は、導体パターンとして構成されている。コイル 2 7 4 は、上記した第 4 のインダクタ 1 2 6 として用いられるものである。このコイル 2 7 4 の一端 2 7 4 a は、軸線 X に直交する一方の面の一部を構成する絶縁層 2 6 6 の一縁に沿って設けられており、第 4 の電極 7 9 に接続されている。コイル 2 7 4 の他端 2 7 4 b は、軸線 X に並行な一方の面の一部を構成する絶縁層 2 6 6 の一縁に沿って設けられており、第 7 の電極 8 3 を介してコイル 2 7 5 の一端 2 7 5 a に接続されている。

40

【 0 2 0 7 】

コイル 2 7 5 は、絶縁層 2 6 8 の一方の主面 2 6 8 a 上に設けられている。コイル 2 7 5 は、導体パターンとして構成されている。コイル 2 7 5 は、上記した第 3 のインダクタ 1 2 4 として用いられるものである。このコイル 2 7 5 の他端 2 7 5 b は、軸線 X に直交する他方の面の一部を構成する絶縁層 2 6 8 の一縁に沿って設けられており、第 3 の電極 7 8 に接続されている。コイル 2 7 5 が形成されている絶縁層 2 6 8 は、絶縁層 2 7 0 の一方の主面 2 7 0 a 上に設けられている。

50

【 0 2 0 8 】

絶縁層 270 の一方の主面 270 a 上には、コイル 276 が設けられている。コイル 276 は、導体パターンとして構成されている。コイル 276 は、上記した第 1 のインダクタ 120 として用いられるものである。このコイル 276 の一端 276 a は、軸線 X に直交する一方の面の一部を構成する絶縁層 270 の一縁に沿って設けられており、第 1 の電極 76 に接続されている。コイル 276 の他端 276 b は、軸線 X に並行な他方の面の一部を構成する絶縁層 270 の一縁に沿って設けられており、第 6 の電極 82 を介してコイル 277 の一端 277 a に接続されている。

【 0 2 0 9 】

コイル 277 は、絶縁層 272 の一方の主面 272 a 上に設けられている。コイル 277 は、導体パターンとして構成されている。コイル 277 は、上記した第 2 のインダクタ 122 として用いられるものである。このコイル 277 の他端 277 b は、軸線 X に直交する他方の面の一部を構成する絶縁層 272 の一縁に沿って設けられており、第 2 の電極 77 に接続されている。

10

【 0 2 1 0 】

コイル 274、コイル 275、コイル 276、および、コイル 277 は、軸線 X に直交する積層方向に対して、少なくとも一部が互いに重なるように設けられている。すなわち、コイル 274、コイル 275、コイル 276、および、コイル 277 は、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。

【 0 2 1 1 】

なお、コイル 274、275、276、277 は、例えば導体パターン 254 と同一の材料からなり、絶縁層 266、268、270、272 は、例えば絶縁層 240 と同一な材料からなる。

20

【 0 2 1 2 】

このような積層サージ吸収部品からなる変形例 3 のサージ吸収回路 86C は、インダクタ、サージ吸収素子、および、容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

【 0 2 1 3 】

なお、第 2 の実施の形態の変形例 2 のサージ吸収回路 86B は、上記の積層体 74A において、導体パターン 254、255 が設けられた絶縁層 242 および導体パターン 256、257 が設けられた絶縁層 244 を除いた積層サージ吸収部品から構成されればよい。

30

【 0 2 1 4 】

[第 2 の実施の形態の変形例 4 に係るサージ吸収回路用の積層サージ吸収部品の構造]
次に、第 2 の実施の形態の変形例 4 に係るサージ吸収回路 86D 用の積層サージ吸収部品について説明する。サージ吸収回路 86D 用の積層サージ吸収部品は、略直方体の積層体 74B の表面に、図 22 に示す積層サージ吸収部品 26A と同様に、第 1 の電極 76 と、第 2 の電極 77 と、第 3 の電極 78 と、第 4 の電極 79 と、第 5 の電極 80、81 と、第 6 の電極 82 と、第 7 の電極 83 とが設けられてなるものである。

【 0 2 1 5 】

図 25 は、第 2 の実施の形態のコネクタにおける変形例 4 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体 74B は、コイル 258、259 が設けられた絶縁層 246、コイル 260、261 が設けられた絶縁層 248、導体パターン 262、263 が設けられた半導体層 250、および、導体パターン 264 が設けられた絶縁層 252 に代えて、コイル 288、290、292、294 が設けられた絶縁層 280、コイル 289、293 が設けられた絶縁層 282、導体パターン 296、297 が設けられた絶縁層 284、および導体パターン 298 が設けられた絶縁層 286 を有している点において、積層体 74 と異なっている。積層体 74B のその他の構成は、積層体 74 と同様である。

40

【 0 2 1 6 】

絶縁層 280 の一方の主面 280 a 上には、コイル 288、290、292、294 が

50

設けられている。コイル288, 290, 292, 294は、それぞれ導体パターンとして構成されている。コイル288の一端288aは、軸線Xに直交する一方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第1の電極76に接続されている。コイル288の他端288bは、ビアを介してコイル289の一端289aに接続されている。

【0217】

一方、コイル292の一端292aは、軸線Xに直交する一方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第3の電極78に接続されている。コイル292の他端292bは、ビアを介してコイル293の一端293aに接続されている。

【0218】

コイル289およびコイル293は、絶縁層282の一方の主面282a上に設けられている。コイル289およびコイル293は、導体パターンとして構成されている。コイル289は、ほぼ二等分された第1の部分289bと第2の部分289cとを有している。同様に、コイル293は、ほぼ二等分された第1の部分293bと第2の部分293cとを有している。コイル289の第1の部分289bとコイル288とは、第1のインダクタ140として用いられるものであり、コイル293の第1の部分293bとコイル292とは、第3のインダクタ144として用いられるものである。

【0219】

コイル289の他端289dはビアを介して絶縁層280に設けられたコイル290の一端290aに接続されている。また、コイル293の他端293dはビアを介して絶縁層280に設けられたコイル294の一端294aに接続されている。コイル290の他端290bは、軸線Xに直交する他方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第2の電極77に接続されている。コイル294の他端294bは、軸線Xに直交する他方の面の一部を構成する絶縁層280の一縁に沿って設けられており、第4の電極79に接続されている。このコイル290とコイル289の第2の部分289cとは、第2のインダクタ142として用いられるものであり、コイル294とコイル293の第2の部分293cとは、第4のインダクタ146として用いられるものである。

【0220】

コイル288とコイル292とは、近接して設けられている。すなわち、コイル288とコイル292とは、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。同様に、コイル290とコイル294とは、近接しており、所望の値の結合係数が得られるように、互いに電磁氣的に結合されている。

【0221】

なお、コイル288, 289, 290, 292, 293, 294は、例えば導体パターン254と同一の材料からなり、絶縁層280, 282は、例えば絶縁層240と同一な材料からなる。

【0222】

コイル289の第1の部分289bと第2の部分289cとの間の部分は、ビアを介して導体パターン296に接続されており、コイル293の第1の部分293bと第2の部分293cとの間の部分は、ビアを介して導体パターン297に接続されている。

【0223】

導体パターン296, 297は、半導体層284の一方の主面284a上に設けられている。半導体層284は、絶縁層286の一方の主面286a上に設けられている。絶縁層286の一方の主面286a上には、導体パターン298が設けられている。導体パターン298は、軸線X方向に延びる導体パターン298aと軸線X方向に直交する導体パターン298bとを有している。導体パターン298aの一端298cおよび他端298dは、それぞれ、積層体74Bの軸線Xに直交する一方の面および他方の面に沿って設けられており、第5の電極80, 81に接続されている。導体パターン298bは、軸線X方向に直交する積層方向に導体パターン296および導体パターン297と重なるように設けられている。導体パターン298bの一端は導体パターン298aに接続している。

10

20

30

40

50

【 0 2 2 4 】

導体パターン 296, 297, 298 は、例えば導体パターン 254 と同一の材料からなり、絶縁層 286 は、例えば絶縁層 240 と同一な材料からなる。また、半導体層 284 は、ZnO を主成分とする半導体セラミック材料からなる。このようにして、導体パターン 296、当該導体パターン 296 に対向する導体パターン 298 の一部、及び、当該導体パターン 296 と導体パターン 298 とによって挟まれた半導体層 284 とは、バリスタ、すなわち第 1 のサージ吸収素子 92 を構成している。

【 0 2 2 5 】

同様に、導体パターン 297、当該導体パターン 297 に対向する導体パターン 298 の一部、及び、当該導体パターン 297 と導体パターン 298 とによって挟まれた半導体層 284 とは、バリスタ、すなわち第 2 のサージ吸収素子 98 を構成している。

10

【 0 2 2 6 】

このような積層サージ吸収部品からなる変形例 4 のサージ吸収回路 86D は、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

【 0 2 2 7 】

[第 2 の実施の形態の変形例 5 に係るサージ吸収回路用の積層サージ吸収部品の構造] 次に、第 2 の実施の形態のコネクタにおける変形例 5 に係るサージ吸収回路 86E 用の積層サージ吸収部品について説明する。サージ吸収回路 86E 用の積層サージ吸収部品は、略直方体の積層体 74C の表面に、図 22 に示す積層サージ吸収部品 26A と同様に、第 1 の電極 76 と、第 2 の電極 77 と、第 3 の電極 78 と、第 4 の電極 79 と、第 5 の電極 80、81 と、第 6 の電極 82 と、第 7 の電極 83 とが設けられてなるものである。

20

【 0 2 2 8 】

図 26 は、第 2 の実施の形態のコネクタにおける変形例 5 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。積層体 74C は、コイル 258, 259 が設けられた絶縁層 246 と、コイル 260, 261 が設けられた絶縁層 248 とに代えて、コイル 304, 306, 308, 310 が設けられた絶縁層 300 と、コイル 305, 309 が設けられた絶縁層 302 とを有している点において、積層体 74 と異なっている。積層体 74C のその他の構成は、積層体 74 と同様である。

【 0 2 2 9 】

絶縁層 300 の一方の主面 300a 上には、コイル 304, 306, 308, 310 が設けられている。コイル 304, 306, 308, 310 は、それぞれ導体パターンとして構成されている。コイル 304 の一端 304a は、軸線 X に直交する一方の面の一部を構成する絶縁層 300 の一縁に沿って設けられており、第 1 の電極 76 に接続されている。コイル 304 の他端 304b は、ビアを介してコイル 305 の一端 305a に接続されている。

30

【 0 2 3 0 】

一方、コイル 308 の一端 308a は、軸線 X に直交する一方の面の一部を構成する絶縁層 300 の一縁に沿って設けられており、第 3 の電極 78 に接続されている。コイル 308 の他端 308b は、ビアを介してコイル 309 の一端 309a に接続されている。

40

【 0 2 3 1 】

コイル 305 およびコイル 309 は、絶縁層 302 の一方の主面 302a 上に設けられている。コイル 305 およびコイル 309 は、導体パターンとして構成されている。コイル 305 は、ほぼ二等分された第 1 の部分 305b と第 2 の部分 305c とを有している。同様に、コイル 309 は、ほぼ二等分された第 1 の部分 309b と第 2 の部分 309c とを有している。コイル 305 の第 1 の部分 305b とコイル 304 とは、第 1 のインダクタ 148 として用いられるものであり、コイル 309 の第 1 の部分 309b とコイル 308 とは、第 3 のインダクタ 152 として用いられるものである。

【 0 2 3 2 】

コイル 305 の他端 305d はビアを介して絶縁層 300 に設けられたコイル 306 の

50

一端 306a に接続されている。また、コイル 309 の他端 309d はビアを介して絶縁層 300 に設けられたコイル 310 の一端 310a に接続されている。コイル 306 の他端 306b は、軸線 X に直交する他方の面の一部を構成する絶縁層 300 の一縁に沿って設けられており、第 2 の電極 77 に接続されている。コイル 310 の他端 310b は、軸線 X に直交する他方の面の一部を構成する絶縁層 300 の一縁に沿って設けられており、第 4 の電極 79 に接続されている。このコイル 306 とコイル 305 の第 2 の部分 305c とは、第 2 のインダクタ 150 として用いられるものであり、コイル 310 とコイル 309 の第 2 の部分 309c とは、第 4 のインダクタ 154 として用いられるものである。

【0233】

コイル 304, 306, 308, 310 とは、互いに離間しており、コイル 305 とコイル 309 とは、互いに離間している。すなわち、コイル 304, 306, 308, 310 それぞれによって生成される磁界が、コイル 304, 306, 308, 310 における他のコイルの磁界に影響を及ぼさず、結合係数が 0.01 以下となるように、コイル 304, 306, 308, 310 が形成されている。また、コイル 305 によって生成される磁界とコイル 309 によって生成される磁界とが互いに影響を及ぼし合わず、結合係数が 0.01 以下となるように、コイル 305 とコイル 309 とが形成されている。

【0234】

コイル 305 の第 1 の部分 305b と第 2 の部分 305c の間の部分は、第 6 の電極 82 に接続されており、コイル 309 の第 1 の部分 309b と第 2 の部分 309c の間の部分は、第 7 の電極 83 に接続されている。

【0235】

コイル 304, 305, 306, 308, 309, 310 は、例えば導体パターン 254 と同一な材料からなり、絶縁層 300, 302 は、絶縁層 240 と同一な材料からなる。

【0236】

このような積層サージ吸収部品からなる変形例 5 のサージ吸収回路 86E は、インダクタ、サージ吸収素子および容量素子が一体に形成されているので、小型であり、且つ、浮遊容量成分を小さくすることができる。

【0237】

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。

【0238】

本実施の形態では USB 用コネクタの一例を示したが、本発明のコネクタの形態は、本実施の形態に限られるものではない。本実施の形態のサージ吸収回路は様々な形態のコネクタに搭載可能である。

【0239】

また、本実施の形態では、サージ吸収素子として、ZnO などの金属酸化物からなるバリスタが用いられたが、サージ吸収素子には、Si 等の半導体からなる PN 接合素子、モリブデンからなるサージ吸収素子、および、電極間の放電を利用するギャップ式放電素子などが適用できる。

【0240】

また、本実施の形態では、サージ吸収回路を実現する積層サージ吸収部品を例示したが、サージ吸収回路を実現する方法は本実施の形態に限られるものではない。積層サージ吸収部品の積層体の構成は、本実施の形態に限らず様々な形態であってもよい。また、サージ吸収回路は、上記した基板 14、14A 上に直接形成されてもよい。

【図面の簡単な説明】

【0241】

【図 1】本発明の第 1 の実施の形態に係るコネクタを示す一部破断斜視図である。

【図 2】第 1 の実施の形態のコネクタに適用可能なサージ吸収回路を示す回路図である。

【図 3】図 2 に示すサージ吸収回路を等価的に示す回路図である。

【図 4】第 1 の実施の形態のコネクタに適用可能な変形例 1 に係るサージ吸収回路を示す

10

20

30

40

50

回路図である。

【図 5】図 4 に示すサージ吸収回路を等価的に表す回路図である。

【図 6】第 1 のサージ吸収素子の等価的な回路図である。

【図 7】第 1 の実施の形態のコネクタに適用可能な変形例 2 に係るサージ吸収回路を示す回路図である。

【図 8】本発明の第 2 の実施の形態に係るコネクタを示す一部破断斜視図である。

【図 9】第 2 の実施の形態のコネクタに適用可能なサージ吸収回路を示す回路図である。

【図 10】図 9 に示すサージ吸収回路を等価的に示す回路図である。

【図 11】第 2 の実施の形態のコネクタに適用可能な変形例 1 に係るサージ吸収回路を示す回路図である。

10

【図 12】図 11 に示すサージ吸収回路を等価的に表す回路図である。

【図 13】第 2 の実施の形態のコネクタに適用可能な変形例 2 に係るサージ吸収回路を示す回路図である。

【図 14】図 13 に示すサージ吸収回路を等価的に表す回路図である。

【図 15】第 2 の実施の形態のコネクタに適用可能な変形例 3 に係るサージ吸収回路を示す回路図である。

【図 16】図 15 に示すサージ吸収回路を等価的に表す回路図である。

【図 17】第 2 の実施の形態のコネクタに適用可能な変形例 4 に係るサージ吸収回路を示す回路図である。

【図 18】第 2 の実施の形態のコネクタに適用可能な変形例 5 に係るサージ吸収回路を示す回路図である。

20

【図 19】第 1 の実施の形態のコネクタにおける変形例 1 に係るサージ吸収回路用の積層サージ吸収部品を一部破断して示す斜視図である。

【図 20】図 19 に示す積層体を層ごとに分解して示す分解斜視図である。

【図 21】第 1 の実施の形態のコネクタにおける変形例 2 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。

【図 22】第 2 の実施の形態のコネクタにおける変形例 1 に係るサージ吸収回路用の積層サージ吸収部品を示す斜視図である。

【図 23】図 22 に示す積層体を層ごとに分解して示す分解斜視図である。

【図 24】第 2 の実施の形態のコネクタにおける変形例 3 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。

30

【図 25】第 2 の実施の形態のコネクタにおける変形例 4 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。

【図 26】第 2 の実施の形態のコネクタにおける変形例 5 に係るサージ吸収回路用の積層サージ吸収部品の積層体を層ごとに分解して示す分解斜視図である。


【符号の説明】

【0242】


10 ... コネクタ、12 ... 外枠、14 ... 基板、20 ... 端子、22 ... 端子、24 ... グランド端子、26 ... 積層サージ吸収部品、40 ... サージ吸収回路、42 ... 第 1 のインダクタ、44 ... 第 2 のインダクタ、46 ... サージ吸収素子、56 ... 容量素子。

40


【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】



【 図 1 3 】




【 図 1 4 】




-TD


【 図 1 5 】




【 図 1 6 】




【 図 17 】




【 図 18 】




【 図 19 】




【 図 20 】




【図 2 1】




【図 2 2】




【図 2 3】




【図 2 4】



【 図 2 5 】



【 図 2 6 】



フロントページの続き

- (72)発明者 石井 浩一
東京都中央区日本橋一丁目13番1号 TDK株式会社内
- (72)発明者 築田 壮司
東京都中央区日本橋一丁目13番1号 TDK株式会社内

審査官 井上 哲男

- (56)参考文献 特開2004-311877(JP,A)
特開平08-250309(JP,A)
特開2000-228255(JP,A)
特開平11-243006(JP,A)
特開平10-335115(JP,A)
特開平10-304561(JP,A)

- (58)調査した分野(Int.Cl., DB名)
- | | |
|------|--------|
| H01R | 13/719 |
| H01R | 13/66 |
| H01C | 7/10 |