



(12) 发明专利

(10) 授权公告号 CN 1934788 B

(45) 授权公告日 2011.11.23

(21) 申请号 200580009005.X

(51) Int. Cl.

(22) 申请日 2005.03.18

H03M 3/02 (2006.01)

(30) 优先权数据

10/806,598 2004.03.23 US

(56) 对比文件

(85) PCT申请进入国家阶段日

2006.09.20

US 6433712 B1, 2002.08.13, 全文.

US 6140950 A, 2000.10.31, 说明书第3栏第  
22—46行, 第6栏第20—45行、图4-6.

(86) PCT申请的申请数据

PCT/US2005/009159 2005.03.18

审查员 刘娜

(87) PCT申请的公布数据

WO2005/096505 EN 2005.10.13

(73) 专利权人 密克罗奇普技术公司

地址 美国亚利桑那州

(72) 发明人 加博尔·C·特梅斯

亚诺什·马库斯 乔斯·席尔瓦

(74) 专利代理机构 北京律盟知识产权代理有限公司  
责任公司 11287

代理人 王允方 刘国伟


权利要求书 2 页 说明书 7 页 附图 2 页

(54) 发明名称

开关电容器信号换算电路

(57) 摘要

本发明揭示一种用以使一输入信号的有效幅值精确地减小一有理系数 N/M 的信号换算电路，其中 N 及 M 为整数且 N < M。一输入、参考、偏压及输出节点以及控制电路有选择地耦接至 M 个开关电容器电路以便可实现 N/M 换算。所述 M 个开关电容器电路与所述控制电路之间的合作将所述 M 个开关电容器电路划分成分别由 N 个及由 M-N 个开关电容器形成的子集。然后，每一子集均有选择地耦接至一输入、参考及 / 或偏压信号，以产生一以所述输入信号的 N/M 部分作为其一成分的输出信号。通过在所选时间间隔之后对构成每一子集群体的开关电容器电路进行重组来实现所述密封信号的误差的减小。



1. 一种信号换算电路,其包括 :

连接至第一节点的 M 个电容器 ;

多个第一开关,所述多个第一开关中的每一者均连接在所述 M 个电容器中的各自的电容器与信号输入之间 ;

多个第二开关,所述多个第二开关中的每一者均连接在所述 M 个电容器中的各自的电容器与参考电压之间 ;

多个第三开关,所述多个第三开关中的每一者均与所述 M 个电容器中的各自的电容器并行连接 ;

第四开关,所述第四开关连接在所述第一节点与公共模式电压源之间 ;及

开关控制器,其中所述开关控制器控制如下开关的开启和闭合,以使得所述第一节点具有第二信号,所述第二信号的幅值是对所述信号输入处的第一信号的幅值进行 N/M 换算而得出的,其中,N < M,且 M 和 N 均为正整数 :

所述第四开关 ;及

所述多个第一开关、所述多个第二开关、所述多个第三开关中的若干适当的开关。

2. 根据权利要求 1 所述的信号换算电路,其进一步包括 :

第五开关,其连接在所述第一节点与所述信号换算电路的输出之间,其中所述开关控制器控制所述第五开关的开启和闭合,并控制所述第四开关、所述多个第一开关、所述多个第二开关和所述多个第三开关的开启和闭合。

3. 根据权利要求 2 所述的信号换算电路,其进一步包括 :

运算放大器,所述运算放大器的输入耦接至所述信号换算电路的输出。

4. 根据权利要求 3 所述的信号换算电路,其中所述运算放大器经配置为反向积分器。

5. 根据权利要求 1 所述的信号换算电路,其进一步包括 :

所述开关控制器对所述 M 个电容器进行重组,以减少在 N/M 换算过程中由于所述 M 个电容器的电容值的任何失配而引起的误差。

6. 一种差分信号换算电路,其包括 :

连接至正节点的 M 个第一电容器 ;

多个第一开关,所述多个第一开关中的每一者均连接在所述 M 个电容器中的各自的电容器与正信号输入之间 ;

多个第二开关,所述多个第二开关中的每一者均连接在所述 M 个电容器中的各自的电容器与正参考电压之间 ;

第三开关,所述第三开关连接在所述正节点和公共模式电压源之间 ;

连接至负节点的 M 个第二电容器 ;

多个第四开关,所述多个第四开关中的每一者均连接在所述 M 个第二电容器中的各自的电容器与负信号输入之间 ;

多个第五开关,所述第五开关中的每一者均连接在所述 M 个第二电容器中的各自的电容器与负参考电压之间 ;

第六开关,所述第六开关连接在所述负节点和所述公共模式电压源之间 ;

多个第七开关,所述多个第七开关中的每一者均连接在所述 M 个第一电容器中的各自的电容器与所述 M 个第二电容器中的各自的电容器之间 ;

第八开关，其连接在所述正节点与所述负节点之间；及

开关控制器，其中所述开关控制器控制如下开关的开启和闭合，以使得所述正节点具有幅值为所述正信号输入处的第一正信号的幅值的  $N/M$  倍的第二正信号，及使得所述负节点具有幅值为所述负信号输入处的第一负信号的幅值的  $N/M$  倍的第二负信号，其中， $N < M$ ，且  $M$  和  $N$  均为正整数：

所述第三开关、所述第六开关和所述第八开关；

所述多个第一开关、所述多个第二开关、所述多个第四开关和所述多个第五开关中的若干适当的开关；及

所述多个第七开关中的若干适当的开关。

7. 根据权利要求 6 所述的差分信号换算电路，其进一步包括：

第九开关和第十开关，所述第九开关和第十开关分别连接在所述正节点与所述信号换算电路的正输出之间以及所述负节点与所述信号换算电路的负输出之间；其中所述开关控制器控制如下开关的开启和闭合：

所述第九开关和所述第十开关；

所述第三开关、所述第六开关和所述第八开关；

所述多个第一开关、所述多个第二开关、所述多个第四开关和所述多个第五开关中的若干适当的开关；及

所述多个第七开关中的若干适当的开关。

8. 根据权利要求 7 所述的差分信号换算电路，其进一步包括：

差分运算放大器，其具有耦接到所述信号换算电路的正输出的正输入和耦接到所述信号换算电路的负输出的负输入。

9. 根据权利要求 8 所述的差分信号换算电路，其中所述差分运算放大器经配置为反向积分器。

10. 根据权利要求 6 所述的差分信号换算电路，其进一步包括：

所述开关控制器对所述  $M$  个第一电容器进行重组及对所述  $M$  个第二电容器进行重组，以减少在  $N/M$  换算过程中由于所述  $M$  个第一电容器的电容值的任何失配以及所述  $M$  个第二电容器的电容值的任何失配而引起的误差。

## 开关电容器信号换算电路

### 技术领域

[0001] 本发明大体而言涉及信号处理,且更具体而言涉及用于信号处理应用的精确信号换算。

### 背景技术

[0002] 重复采样 A/D(模拟一数字)转换器以一速率  $Df_s$  对模拟输入信号进行采样,其中  $f_s$  约为经滤波的模拟输入信号带宽的两倍且 D 为一整数乘数。 $Df_s$  超过模拟输入信号带宽的两倍。重复采样转换器配置通常包括一反混淆滤波器、一以升高的采样率  $Df_s$  运行的采样器及调制器(量化器)、及一数字滤波器。所述数字滤波器其常常称为一抽样器一通常提供低通滤波以抑制超过  $f_s/2$  的信号、及降低采样速率以将采样速率降至所需速率  $f_s$ 。输入采样速率变高的一结果是重复采样转换器对反混淆滤波器的要求通常不如传统转换器严格。另外,与传统转换器相比,重复采样转换器使信号频带中的量化噪声功率更低并因此使信噪比得到改善。

[0003] A/D 转换器通常在一规定的最大及最小输入信号范围内运行。所述最大输入信号可称作转换器的满刻度输入值。在最佳运行条件下,如果一满刻度输入施加至所述转换器,则转换器通常将提供一满刻度输出。然而,在现实中,转换器的实际输出通常不同于理想结果。实际输出与理想输出之差称作满刻度误差。一精确的满刻度转换器具有极小的满刻度误差。

[0004] 一精确的满刻度重复采样转换器在诸如数据采集、测试及测量仪器、工业控制等领域中具有很高的实用重要性。精确的满刻度重复采样转换器之所以可取,是因为其通常能提供一精确的转换结果、杰出的干扰信号抑制能力并具有简化的反混淆要求。

[0005]  $\delta - \Sigma$  (DS) 调制器产生一数字输出信号,所述数字输出信号的 DC 平均值通常为一 DC 或低频输入信号  $V_{IN}$  除以一参考电压  $V_{REF}$  的一较佳估计值。名义上,可在范围  $-V_{REF} < V_{IN} < +V_{REF}$  内实施 A/D 转换。然而,在输入信号  $V_{IN}$  接近  $-V_{REF}$  或  $+V_{REF}$  时,转换精确度通常会变差。因此,一种旨在设计出精确的满刻度重复采样转换器及其它数字信号处理组件的措施涉及到可控且精确地降低  $V_{IN}$  的幅值以。第 6,140,950 号美国专利即描绘了一需要使用  $N+M$  个开关电容器来将一输入电压乘以  $N/M$  的  $\delta - \Sigma$  (DS) 调制器。

### 发明内容

[0006] 根据本发明的教示内容,提供一种信号换算电路,其具有以可操作方式耦合在一起的复数 M 个开关电容器电路。在一较佳实施例中,所述 M 个开关电容器电路可运行以自一输入源、一参考源及一偏压源接收一信号并可进一步运行以将一输出信号传送至一输出电路。所述 M 个开关电容器电路较佳可响应于控制电路,其中所述控制电路有选择地将所述 M 个开关电容器电路耦接至所述输入源、参考源及偏压源以便传送至所述输出电路的输出信号包括所述输入信号的一被乘以  $N/M$  的形式,其中 N 为一小于 M 的正整数。不同于需要  $N+M$  个开关电容器将输入电压乘以  $N/M$  的第 6,140,950 号美国专利,本发明仅需 M 个开

关电容器来将输入电压乘以  $N/M$ 。

[0007] 在一替代实施例中,本发明揭示一种用于在一输出节点处产生一输出信号的电路,所述输出信号包括一换算系数  $N/M$  乘以一输入信号。所述电路较佳包括一可运行以从一输入信号源接收所述输入信号的输入信号节点、一可运行以从一参考信号源接收一参考信号的参考信号节点及一可运行以从一偏压信号源接收一偏压信号的偏压节点。还较佳提供复数  $M$  个开关电容器电路并通过相关联控制电路有选择地将其耦接至所述输入信号节点、参考信号节点、偏压信号节点及输出节点。所述控制电路与所述  $M$  个开关电容器电路合作形成一由  $N$  个开关电容器电路形成的第一子集及一由  $M-N$  个开关电容器电路形成的第二子集。所述  $M$  个开关电容器电路与所述控制电路进一步合作以使所述  $N$  个开关电容器电路有选择地对所述参考信号及所述输入信号进行采样并使所述  $M-N$  个开关电容电路器有选择地对所述参考信号进行采样,以在所述输出节点处产生一包括一换算系数  $N/M$  乘以所述输入信号的输出信号。

[0008] 在再一实施例中,本发明提供一种信号换算电路,其包括复数  $M$  个开关电容器电路,该  $M$  个开关电容器电路以可操作方式耦接至一输入节点、一参考节点、一偏压节点及一可运行以将一输出信号传送至一输出电路的输出节点。所述输入节点、参考节点及偏压节点可运行以分别接收一输入信号、一参考信号及一偏压信号。所述  $M$  个开关电容器电路中的每一个均较佳具有一大致相等的电容  $C/M$ ,其中  $C$  为所述  $M$  个开关电容器电路的总电容。还较佳包括以可操作方式耦接至所述  $M$  个开关电容器电路的控制电路,且所述控制电路可运行以将所述  $M$  个开关电容器电路划分成一由  $N$  个开关电容器电路形成的子集及一由  $M-N$  个开关电容器电路形成的子集。所述控制电路指令所述  $N$  个开关电容器电路中的每一个向所述输出节点递送一近似为  $(C/M)$  (参考信号一输入信号) 的电荷信号并指令所述  $M-N$  个开关电容器电路中的每一个向所述输出节点递送一近似为  $(C/M)$  (参考信号) 的电荷信号。

[0009] 在再一实施例中,本发明提供一种用以换算来自一由  $M$  个开关电容器电路形成的集合的输入信号的方法。所述方法较佳包括有选择地将所述开关电容器电路的一第一及一第二子集耦接至一输入源、一参考源及一偏压源。所述方法还较佳包括在每一时钟循环中将一包括一换算系数  $N/M$  乘以所述输入信号的输出信号传送至一输出节点。

[0010] 在一个方面中,本发明提供使用  $M$  个开关电容器电路精确并可控地将一输入信号乘以一有理系数  $N/M$  (其中  $N < M$ ) 的技术优点。

[0011] 在另一个方面中,本发明提供可在各种应用中及与随其一起包括的定时及控制电路相结合地使用的技术优点。

[0012] 在再一方面中,本发明提供通过对所述信号采样子集的成员进行重组来使通常与信号换算及采样电路相关联的误差最小化的技术优点。

[0013] 结合附图阅读下文对出于揭示本发明之目的而给出的各实施例的说明将易知本发明的其他特征及优点。

## 附图说明

[0014] 结合附图阅读下文说明可更全面地理解本发明揭示内容及其优点,在图式中:

[0015] 图 1 为一描绘一根据本发明教示内容的单端开关电容器信号换算电路的一实例性实施例的示意图;

[0016] 图 2 为一图解说明根据本发明教示内容用于与图 1 所示开关电容器信号换算电路一起使用的控制电路信令的定时图；及

[0017] 图 3 为一描绘一根据本发明教示内容的差动开关电容器信号换算电路的一实施性实施例的示意图。

[0018] 虽然本发明易于得出各种修改及替代形式，但在图式中以举例方式显示并在文中详细说明其特定的实例性实施例。然而，应了解，本文中对各特定实施例的说明并非意欲将本发明限定于所揭示的具体形式。相反，本发明旨在涵盖归属于随附权利要求书所界定的本发明精神及范围内的所有修改、等价及替代形式。

## 具体实施方式

[0019] 参见下文说明及图 1 至 3，图中说明本发明各实例性实施例的细节。各图式中相同的元件由相同的数字表示。

[0020] 在一个方面中，本发明的原理是采用 M 个分别具有标称电容 C/M 的开关电容器电路来实现所需信号换算。借助每一开关电容器电路中所包括的控制电路及开关，可将这 M 个开关电容器电路分成两个组或子集。对这 M 个开关电容器电路的第一划分将较佳产生一由 N 个开关电容器电路形成的群组或子集且一第二群组或子集将较佳包含其余 M-N 个开关电容器电路。

[0021] 在一较佳运行模式中，这 M 个开关电容器电路与控制电路合作使所述由 N 个开关电容器电路形成的群组或子集中的每一开关电容器电路均在每一时间周期中将一大致等于  $(C/M)(V_{REF}-V_{IN})$  的电荷递送至信号换算电路的一虚拟接地节点。所述由 M-N 个开关电容器电路形成的群组或子集中的每一开关电容器电路均将较佳在每一时钟周期中将一大致等于  $(C/M)V_{REF}$  的电荷递送至所述虚拟接地节点。结果，在每一时钟周期中递送至所述虚拟接地节点的总电荷大致近似为  $C[V_{REF}-(N/M)V_{IN}]$ ，所述信号换算电路的输出根据需要包括所述输入信号的一 N/M 成分。

[0022] 在本发明信号换算电路的设计及说明中所作的一假定涉及使所述 M 个开关电容器电路中每一个的电容相匹配的能力。因此，可通过使任何电容差的影响最小化来获得此种信号换算电路的最佳性能。根据本发明的教示内容，通过对开关电容器电路进行重组来使所述 M 个开关电容器电路中任何开关电容器电路之间的任何电容差的影响得到最小化或消除。

[0023] 如在本发明中所实施，重组涉及在整个电路运行中改变这两个开关电容器电路子集中每一个的群体。较佳地，开关电容器电路重组的实施方式使每一开关电容器电路均包含于由 N 个开关电容器电路形成的子集中一大致相等的次数。开关电容器电路重组的一个效果是使因电容失配而引起的换算系数 N/M 的平均误差随着时间减小。因此，可实施各种各样的开关电容器电路子集群体变化来实现换算系数 N/M 的误差的所期望的减小。例如，可在每一时钟周期中、在每两个时钟周期中、在每三个时钟周期中等等改变由 N 个开关电容器电路形成的子集中所包含的开关电容器电路。下文将更详细地阐述一实例性重组实施形式。

[0024] 首先参见图 1，图中显示一根据本发明教示内容的开关电容器 N/M 信号换算电路的一单端实施例。在功能上类似于图 3 所示的信号换算电路 62，信号换算电路 10 包括三

(3) 个开关电容器电路并可运行以实现一 1/3 或 2/3 输入信号换算。可为信号换算电路 10 及 62 以及为包含本发明教示内容的其它信号换算电路实施例选择替代的信号换算系数 N/M。

[0025] 在图 1 所示信号换算电路 10 的实施例中, 这三 (3) 个开关电容器支路较佳包括电容器 12、14 及 16。根据本发明的教示内容, 可利用由复数个电容器、一个或多个电容器及其它电路组件或由各种其它电路组件构造而成的开关电容器支路。

[0026] 电容器 12 可通过开关 18 有选择地耦接至一输入信号或电压源  $V_{IN}$  并通过开关 20 耦接至一参考信号或电压源  $V_{DAC}$ 。同样地, 电容器 14 可通过开关 22 有选择地耦接至  $V_{IN}$  并通过开关 24 耦接至  $V_{DAC}$ 。电容器 16 可通过开关 26 有选择地耦接至  $V_{IN}$  并通过开关 28 耦接至  $V_{DAC}$ 。电容器 12、14 及 16 可分别通过开关 30、32 及 34 有选择地短接。电容器 12、14 及 16 可通过开关 36 有选择地耦接至一偏压或共模电压源  $V_{CM}$ 。

[0027] 较佳在信号换算电路 10 的输出端上包括输出电路 38。输出电路 38 可通过开关 40 有选择地耦接至信号换算电路 10。如图 1 所示, 输出电路 38 可包括一运算放大器 42 及反馈电容器 44。如在图 1 中所定向, 输出电路 38—其正极端子耦接至  $V_{CM}$  且其负极端子通过反馈电容器 44 耦接至运算放大器 42 的输出端一经配置以充当一反相积分器。亦可采用其它输出电路, 此并不背离本发明的精神及范围。

[0028] 信号换算电路 10 可由控制电路 46 控制。控制电路 46 较佳使用一个或多个与其中采用信号换算电路 10 的应用相关联的时钟信号来产生与开关 18、20、22、24、26、28、30、32、34、36 及 40 相关联的控制信号。在图 1 所示信号换算电路 10 的实施例中, 控制电路 46 较佳产生一系列类似于在图 2 所示定时图中所示的控制信号。

[0029] 参见图 1 及 2, 信号换算电路 10 较佳以几乎相同于下文参照图 3 所示信号换算电路 62 所更详细阐述的方式来运行。在时钟阶段 48 期间, 开关 18、26、32 及 36 较佳闭合。因此, 电容器 12 及 16 可各自获得一分别大致等于  $C_{12}(V_{IN}-V_{CM})$  及  $C_{16}(V_{IN}-V_{CM})$  的电荷。电容器 14 因开关 32 闭合所形成的短接及开关 22 及 24 的打开状态而不充电。

[0030] 在时钟阶段 50 中, 开关 20、24、28 及 40 较佳闭合。在时钟阶段 50 中, 电容器 12 及 16 可向输出电路 38 递送一大致等于  $C_n(V_{DAC}-V_{IN})$  的电荷, 其中  $C_n$  代表电容器 12 及 16 的电容值 ( $n = 12, 16$ ), 且电容器 14 将递送一大致等于  $C_{14}V_{DAC}$  的电荷。对于  $C_{12} = C_{14} = C_{16} = C_{Total}/M$  而言, 递送至输出电路 38 的电荷大致等于  $C_{Total}[V_{DAC} - (2/3)V_{IN}]$ , 其中  $C_{Total}$  为 M 个开关电容器电路的总电容且  $M = 3$ 。贯穿时钟阶段 52、54、56 及 58, 电容器 12、14 及 16 可按类似于下文参照信号换算电路 62 所述的方式来运行。如下文将更详细阐述, 较佳在每一时钟循环中对所述由 N 个开关电容器电路形成的子集与由 M-N 个开关电容器电路形成的子集的群体进行重组或改变, 以使每一开关电容器电路均可经选择以在每一子集中包含一大致相等的次数。例如, 在时钟阶段 52 期间, 电容器 12 及 14 包含于由 N 个开关电容器电路形成的子集中且电容器 16 包含于由 M-N 个开关电容器电路形成的子集中, 而在时钟阶段 56 期间, 电容器 14 及 16 包含于由 N 个开关电容器电路形成的子集中且电容器 12 包含于由 M-N 个开关电容器电路形成的子集中。

[0031] 现在参见图 3, 图中显示一包含本发明教示内容的差动信号换算电路的一实例性实施例。如图 1 中所配置, 换算电路 62 提供  $M = 3$  个开关电容器电路及一换算系数  $N/M = 2/3$ 。图 3 中所示信号换算电路 62 的该实施例采用一差动拓扑。替代拓扑亦可包含本发明

的教示内容且因此视为归属于本发明的范围及精神内。例如,一包含本发明教示内容的信号换算电路可将一个或多个信号源以差动方式耦接至所述 M 个开关电容器,可将一个或多个信号源接地,等等。

[0032] 如图 3 中所示,电容器 64 及 66 形成一第一开关电容器电路的一部分,电容器 68 及 70 形成一第二开关电容器电路的一部分且电容器 72 及 74 形成一第三开关电容器电路的一部分,因此 M = 3。对于所示构建形式而言, N = 2。电容器 64、66、68、70、72 及 74 的电容在本文中表示成 C<sub>n</sub>(其中 n = 64、66、68、70、72 及 74) 并表示一相关联电容器。如上所述,每一开关电容器电路的电容较佳大致等于 C/M,其中 C 为 M 个开关电容器电路的总电容。根据电路设计者所期望的特性而定,也可采用开关电容器电路的替代构建形式。例如,可在一电路的给定设计中采用若干组件来代替图 1 及 3 中所示的各个电容器或除图 1 及 3 中所示各个电容器以外还采用若干组件。

[0033] 对于第一开关电容器电路而言,电容器 64 及 66 可分别通过开关 76 及 78 有选择地耦接至输入信号源 V<sub>IN+</sub> 及 V<sub>IN-</sub>。同样地,电容器 64 及 66 可分别通过开关 80 及 82 有选择地耦接至参考信号源 V<sub>DAC+</sub> 及 V<sub>DAC-</sub>。为了使电容器 64 及 66 能够并行运行,较佳提供开关 84。

[0034] 对于第二开关电容器电路而言,电容器 68 及 70 可分别通过开关 86 及 88 有选择地耦接至输入信号源 V<sub>IN+</sub> 及 V<sub>IN-</sub>。同样地,电容器 68 及 70 可分别通过开关 90 及 92 有选择地耦接至参考信号源 V<sub>DAC+</sub> 及 V<sub>DAC-</sub>。为了使电容器 68 及 70 能够并行运行,较佳提供开关 94。

[0035] 对于第三开关电容器电路而言,电容器 72 及 74 可分别通过开关 96 及 98 有选择地耦接至输入信号源 V<sub>IN+</sub> 及 V<sub>IN-</sub>。同样地,电容器 72 及 74 可分别通过开关 100 及 102 有选择地耦接至参考信号源 V<sub>DAC+</sub> 及 V<sub>DAC-</sub>。为了使电容器 72 及 74 能够并行运行,较佳提供开关 104。

[0036] 如图 3 中所示,信号换算电路 62 的一实施例较佳可运行以从各种信号源接收信号。包括 V<sub>IN+</sub> 及 V<sub>IN-</sub> 成分的输入信号 V<sub>IN</sub> 通常代表要被采样、换算并转换成一较佳形式的信号。输入信号 V<sub>IN</sub> 的类型或格式可有所不同且往往至少在某种程度上视其中使用信号换算电路 62 的应用而定。

[0037] 一参考信号—其在本文中为 V<sub>DAC</sub> 并包括 V<sub>DAC+</sub> 及 V<sub>DAC-</sub> 成分—也较佳用于由信号换算电路 62 实施的信号换算。该参考信号可由一处于其中采用信号换算电路 62 的应用或装置外部的信号源提供。或者,例如在一 δ - Σ 调制器中,该参考信号可由一内部信号源(例如一 DAC(数模转换器)) 提供。

[0038] 信号换算电路 62 较佳还利用一偏压或共模电压 V<sub>cM</sub>。可提供一电压或 V<sub>cM</sub> 来帮助对电容器 64、66、68、70、72 及 74 进行充电及放电。在一实施例中,可提供一连接至各个电容器并连接至地的偏压源。或者,如图 3 中所示,可提供一共模电压或 V<sub>cM</sub>,其包括一充当一用于对选定电容器进行充电及放电的偏移量的电压值。如图 3 中所示,所述偏压源或 V<sub>cM</sub> 可通过开关 106 有选择地耦接至电容器 64、68 及 72 并通过开关 108 耦接至电容器 66、70 及 74。也可在信号换算电路 62 中提供开关 110,以有选择地将电容器 64、66、68、70、72 及 74 一同耦接至一偏压源或 V<sub>cM</sub>。

[0039] 输出电路 112 显示于图中并通过开关 114 及 116 有选择地耦接至所述 M 个开关电容器电路。输出电路 112 可称作一差分反相积分器。输出电路 112 较佳包括运算放大器

118 及反馈电容器 120 及 122。也可在一包含本发明教示内容的信号换算电路 62 的一输出节点处采用输出电路 112 的替代实施例。

[0040] 为了实现信号换算电路 62 的所需运行,还较佳提供状态机或控制电路 124。控制电路 124 可使用一来自其操作环境的时钟信号(例如一起源于一相关联  $\delta - \Sigma$  调制器的时钟信号),以便能够产生开关控制信号  $\Phi_1$ 、 $\Phi_2$ 、 $\Phi_{1A}$ 、 $\Phi_{1B}$  及  $\Phi_{1C}$ 。 $\Phi_1$ 、 $\Phi_2$ 、 $\Phi_{1A}$ 、 $\Phi_{1B}$  及  $\Phi_{1C}$  之间的关系大体显示于图 2 所示的定时图中。或者,可设计出一其中使用控制电路 124 内部的时钟信号来产生开关控制信号  $\Phi_1$ 、 $\Phi_2$ 、 $\Phi_{1A}$ 、 $\Phi_{1B}$  及  $\Phi_{1C}$  的构建形式。在这两种情形中,均可使用各种技术来构建控制电路 124。

[0041] 参见图 2 及 3,由此可了解信号换算电路 62 的一运算实施形式。自图 2 所示的时钟阶段 48 开始,控制信号  $\Phi_1$  及  $\Phi_{1A}$  为高而控制信号  $\Phi_2$ 、 $\Phi_{1B}$  及  $\Phi_{1C}$  为低。响应于此,开关 76、78、96、98、94、106、108 及 110 闭合而其余的开关 80、82、84、86、88、90、92、100、102、104、114 及 116 保持断开。作为这些开关定向的结果,电容器 64 及 72 可充电至一大致等于  $V_{IN+} - V_{CM}$  的值而电容器 66 及 74 可充电至一大致等于  $V_{IN-} - V_{CM}$  的值。此外,电容器 68 及 70 保持并联,从而使其两端的电压大致等于  $V_{IN}$  与  $V_{CM}$  的共模电压之差一其在本文中假定为零(0)。

[0042] 在下一时钟阶段 50 期间,  $\Phi_2$  为高而控制信号  $\Phi_1$ 、 $\Phi_{1A}$ 、 $\Phi_{1B}$  及  $\Phi_{1C}$  为低。响应于此,  $V_{DAC+}$  分别通过开关 80、90 及 100 有选择地耦接至电容器 64、68 及 72。同样地,  $V_{DAC-}$  分别通过开关 82、92 及 102 有选择地耦接至电容器 66、70 及 74。在阶段 50 期间,输出电路 112 也通过开关 114 及 116 有选择地耦接至电容器 64、66、68、70、72 及 74。通过在阶段 50 中施加  $V_{DAC+}$ ,使电容器 64 及 72 向输出节点 126 递送一大致等于  $(C_{64} + C_{72})(V_{DAC+} - V_{IN+})$  的电荷。同样地,使电容器 66 及 74 向输出节点 128 递送一大致等于  $(C_{66} + C_{74})(V_{DAC-} - V_{IN-})$  的电荷。大致同时地,使电容器 68 向输出节点 126 递送一大致等于  $C_{68}V_{DAC+}$  的电荷并使电容器 70 向输出节点 128 递送一大致等于  $C_{70}V_{DAC-}$  的电荷。因此,对于

$$[0043] C_{64} = C_{68} = C_{72} = C/3 \quad \text{方程式 (1)}$$

[0044] 在  $\Phi_1$  的第一时钟循环期间递送至输出节点 126 的总电荷大致等于  $C[V_{DAC+} - (2/3)V_{IN+}]$  而递送至输出节点 128 的总电荷大致等于  $C[V_{DAC-} - (2/3)V_{IN-}]$ 。因此,只要方程式 (1) 成立,便可实现  $V_{IN}$  的所需减小一乘以系数 N/M。

[0045] 在接下来的两个时钟阶段 52 及 54 中,由 N 个开关电容器电路形成的子集的群体中的电容器包括电容器 64、66、68 及 70。构成所述 M-N 子集的电容器为电容器 72 及 74。传送至输出电路 112 的信号值大致相同于上文对于  $C_{64} = C_{66} = C_{68} = \dots = C_{74}$  所述的信号值。同样地,在时钟阶段 56 及 58 中,由 N 个开关电容电路形成的子集的群体中的电容器包括电容器 68、70、72 及 74。构成所述 M-N 子集的电容器为电容器 64 及 66。传送至输出电路 112 的信号值同样大致相同于上文对于  $C_{64} = C_{66} = C_{68} = \dots = C_{74}$  所述的信号值。在时钟阶段 60 中,电容器 64、66、72 及 74 同样包含于由 N 个开关电容电路形成的子集中且开关反应、电荷递送等同样如参照时钟阶段 48 所述。

[0046] 在上文说明中,阐述了本发明所教示的重组概念。如上文参照时钟阶段 48 所述,构成由 N 个开关电容器电路形成的子集的电容器包括电容器 64、66、72 及 74。因此,构成由 M-N 个开关电容器电路形成的子集的电容器包括电容器 68 及 70。在时钟阶段 52 中,构成由 N 个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器 64、66、68 及

70。在时钟阶段 52 期间构成由 M-N 个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器 72 及 74。同样地, 在时钟阶段 56 中, 构成由 N 个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器 68、70、72 及 74。在时钟阶段 56 期间构成由 M-N 个开关电容器电路形成的子集的电容器曾经或已经重组成包括电容器 64 及 66。随着时间的进行, 根据在哪一个时钟阶段上结束采用而定, 每一电容器 64、66、68、70、72 及 74 可包含于每一子集的群体中一大致相等的次数。如下文所将阐述, 重组电容器群体能够使组件差异的影响最小化并产生其它优点。

[0047] 实际上, 方程式 (1) 未必完全成立, 即  $C_{64} \neq C_{66} \neq C_{68} \neq \dots C_{74}$ 。因此, 在时钟阶段  $\square_{2i}$  (其中  $i = 64, 68$  或  $72$ ,  $C_+ = C_{64} + C_{68} + C_{72}$ ; 且  $e_i$  为相对误差  $[C_{64} + C_{68} - (2/3)C_+]/C_+$ , 等等) 期间递送至输出节点 126 的电荷 Q 将等于:



$$[0048] Q_{2i+} = C_+ [V_{DAC+} - (2/3 + e_i) V_{IN+}] \quad \text{方程式 (2)}$$

[0049] 一类似表达式可得出在同一时钟阶段期间递送至输出节点 128 的电荷  $Q_{2i-}$ 。因此, 在每一时钟循环期间所递送的电荷将不精确。然而, 在六 (6) 个连续时钟阶段—例如 48、50、52、54、56 及 58—期间所产生的误差  $e_i$  之和总量基本满足:

$$[0050] e_{64} + e_{68} + e_{72} = 0 \quad \text{方程式 (3)}$$

[0051] 因此, 平均误差大致等于零 (0)。此外, 误差  $e_i$  通常只引入一载波频率为  $Df_s/3$  的对  $V_{IN}$  的调制。通常,  $D \gg 1$ , 且因此在  $Df_s/3, 2Df_s/3$  等周围形成的光谱瓣是无害的。对于包括 M 个开关电容器电路的信号换算电路的一实施例而言, 所引入的调制的载波频率为  $Df_s/M$ 。应注意, 电路的正极侧及负极侧之间的不对称可引入附加误差, 所述附加误差可通过更复杂的切换方案来消除。

[0052] 因此, 本发明很适于实现所述目的及达成所述目标及优点以及其中所固有的其它目标及优点。虽然是参照本发明的实例性实施例来描绘、说明及界定本发明, 但此种参照并不意味着限定本发明, 且不应推断出存在此种限定。本发明能够在形式及功能上具有大量修改、替代及等效形式, 相关领域的技术人员根据本揭示内容将会联想到这些修改、替代及等效形式。所示及所述的本发明各实施例仅作为实例性实施例, 而并非是对本发明范围的穷尽性说明。因此, 本发明旨在仅受随附权利要求书的精神及范围限定, 从而对各个方面的等效形式予以充分认知。






图 3