

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号  
特許第7347161号  
(P7347161)

(45)発行日 令和5年9月20日(2023.9.20)

(24)登録日 令和5年9月11日(2023.9.11)

(51)国際特許分類 F I  
H 0 2 M 7/483(2007.01) H 0 2 M 7/483

請求項の数 3 (全9頁)

(21)出願番号	特願2019-212798(P2019-212798)	(73)特許権者	000005234 富士電機株式会社 神奈川県川崎市川崎区田辺新田1番1号
(22)出願日	令和1年11月26日(2019.11.26)	(74)代理人	100161562 弁理士 阪本 朗
(65)公開番号	特開2021-87244(P2021-87244A)	(72)発明者	田重田 稔久 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
(43)公開日	令和3年6月3日(2021.6.3)	(72)発明者	丸山 宏二 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
審査請求日	令和4年10月14日(2022.10.14)	(72)発明者	ラクスマン マハルジャン 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会社内
		審査官	麻生 哲朗

最終頁に続く

(54)【発明の名称】 電力変換装置

(57)【特許請求の範囲】

【請求項1】

セル変換器を複数台かつ同じ数だけ直列接続した3つのクラスタがデルタ結線を構成してなる電力変換装置であって、

前記各セル変換器は、スイッチング素子とコンデンサとから構成され矩形波状の電圧を生成する主回路と、前記電圧を出力する一对の外部出力端子と、前記一对の外部出力端子の間に接続されたバイパススイッチを搭載し、

前記複数台のセル変換器は、各々のセル変換器の前記外部出力端子が直列接続され、前記バイパススイッチは前記バイパススイッチを搭載している前記セル変換器以外のセル変換器から流される所定の電流を流すことで常時短絡状態となることを特徴とする電力変換装置。

10

【請求項2】

請求項1に係る電力変換装置であって、

前記バイパススイッチは、前記スイッチング素子より電流耐量が小さいことを特徴とする電力変換装置。

【請求項3】

請求項1または2のいずれか一項に係る電力変換装置であって、

前記電力変換装置は電力系統と受電スイッチを介して接続され、

前記受電スイッチがオフした状態で前記所定の電流を前記バイパススイッチに流すことを特徴とする電力変換装置。

20

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明は、セル変換器が直列多重接続された電力変換装置に関し、セル変換器をバイパスする技術に関するものである。

## 【背景技術】

## 【0002】

大容量・高圧用途に適した電力変換器として、モジュラーマルチレベルカスケード変換器(MMC: Modular Multilevel Converter)がある。MMCは、例えば無効電力補償装置(STATCOM)や直流送電システム(HVDC)への適用が可能である。

10

## 【0003】

MMCの回路方式は、例えば特許文献1に提示されている。図8に、MMC主回路構成を示す。図8において、con.1, con.2, con.3はいずれもセル変換器である。これらのセル変換器が直列に複数段に接続され、クラスタが形成される。図8の例では、各相のクラスタ(The u-Phase Cluster, The v-Phase Cluster, The w-Phase Cluster)が三相Y結線されている。1つのセル変換器は、複数のスイッチング素子がブリッジ接続されたブリッジ回路と、当該ブリッジ回路の直流母線に接続されるコンデンサを備えている。それぞれのセル変換器におけるコンデンサCu1, Cu2, Cu3は、通常動作時にはそれぞれの電圧vCu1, vCu2, vCu3が等しくなるように制御される。このことにより、各相のクラスタに印加される三相電源システムの相電圧相当の高電圧は、クラスタ内の各セル変換器に分圧されるため、セル変換器は三相電源システムの電圧に対して比較的低い耐圧の部品によって構成でき、その多段接続によって高圧用途に適用することが可能となる。なお、図8において、スイッチMC1, MC2および抵抗Rは、MMCの起動時の突入電流の防止装置を構成しており、またLacは電流平滑リアクトル、Lsはシステムのリアクタンス成分を表している。

20

## 【0004】

図8ではY結線のMMCを示しているが、他にもデルタ結線とすることも可能である。

## 【0005】

セル変換器が故障した時に、そのセル変換器の出力を短絡してバイパスすることで、電力変換装置の運転を継続する方式が知られている。例えば、出力短絡用のスイッチ(以下、バイパススイッチ)として2つのサイリスタを逆並列に接続したスイッチを用い、セル変換器が故障した時に、2つの半導体スイッチへオン信号を入力してセル変換器の出力を短絡する。故障したセル変換器の出力を短絡することで、当該セル変換器の動作がMMCの動作に影響を与えないようにすることが出来る。一方、短絡されたセル変換器を含むクラスタは、短絡されていないセル変換器で相電圧を分圧し、直列接続された複数のセル変換器の数が1つ少なくなったクラスタとして機能する。

30

## 【0006】

特許文献2ではバイパススイッチとして圧接型半導体素子を用いた方式が提案されている。図9に特許文献2のセル変換器構成を示す。セル変換器の出力端子には、バイパススイッチとして圧接型サイリスタ(999)が備えられている。この圧接型サイリスタへサイリスタの耐圧以上の電圧を印加することで短絡破壊し、セル変換器の出力を短絡させる。この時に印加する電圧は、そのセル変換器の直流コンデンサ電圧である。

40

## 【先行技術文献】

## 【特許文献】

## 【0007】

【文献】特開2017-163765

特開2013-027260

## 【発明の概要】

## 【発明が解決しようとする課題】

50

## 【 0 0 0 8 】

特許文献 2 に記載の方法では、セル変換器の直流コンデンサ電圧で圧接型半導体素子の耐圧以上の電圧を印加して壊すことでバイパス機能を実現している。しかし、圧接型半導体素子が過電圧によって短絡故障した瞬間に大電流が通流し得るため、MMC 装置の保護機能の作動による装置の停止や、最悪の場合には当該大電流が通流する他のセル変換器が故障に至る可能性があるという問題もあった。

## 【 0 0 0 9 】

そこで本発明の解決すべき課題は、圧接型半導体スイッチの短絡破壊を電流の通流によって行うことで、上述のような問題を生じることなく、必要な場合に確実にセル変換器の出力を短絡することである。

## 【課題を解決するための手段】

## 【 0 0 1 0 】

前記目的を実現するため、本発明に係る電力変換装置は、セル変換器を複数台かつ同じ数だけ直列接続した 3 つのクラスタがデルタ結線を構成してなる電力変換装置であって、前記各セル変換器は、スイッチング素子とコンデンサとから構成され矩形波状の電圧を生成する主回路と、前記電圧を出力する一対の外部出力端子と、前記一対の外部出力端子の間に接続されたバイパススイッチを搭載し、前記複数台のセル変換器は、各々のセル変換器の前記外部出力端子が直列接続され、前記バイパススイッチは前記バイパススイッチを搭載している前記セル変換器以外のセル変換器から流される所定の電流を流すことで常時短絡状態となることを特徴とする。

## 【発明の効果】

## 【 0 0 1 1 】

本発明によれば、バイパススイッチに所定の電流の通流し、当該バイパススイッチを常時短絡状態とすることによって、セル変換器の故障時のバイパス動作を安定、確実に行うことができる。

## 【図面の簡単な説明】

## 【 0 0 1 2 】

【図 1】 MMC の構成図

【図 2】 MMC におけるバイパススイッチを備えたセル変換器の構成図

【図 3】 バイパススイッチの構成例

【図 4】 セル変換器におけるバイパススイッチを常時短絡状態とする際の各スイッチの状態

【図 5】 デルタ結線の MMC において、UV 線間のセル変換器の一が短絡状態における電圧分担を示す模式図

【図 6】 セル変換器におけるバイパススイッチを他のセル変換器により常時短絡状態とする際の各スイッチの状態

【図 7】 電力系統と MMC の間に受電スイッチを備える構成図

【図 8】 MMC の構成の説明図

【図 9】 MMC におけるバイパススイッチを備えたセル変換器の構成図

## 【発明を実施するための形態】

## 【 0 0 1 3 】

以下、本発明の実施形態を説明する。

## 【 0 0 1 4 】

ここではまず、デルタ結線方式 MMC を例として説明する。図 1 は、デルタ結線方式 MMC の回路構成を示す。

## 【 0 0 1 5 】

デルタ結線方式 MMC は、セル変換器 ( 5 0 0 U V 1 ~ 5 0 0 U V x , 5 0 0 V W 1 ~ 5 0 0 V W x , 5 0 0 W U 1 ~ 5 0 0 W U x ) と呼ばれる単位変換器を複数直列接続してなるクラスタ ( 5 0 U V , 5 0 V W , 5 0 W U ) とリアクトル ( 5 1 U V , 5 1 V W , 5 1 W U ) の直列回路を、デルタ結線接続する。クラスタの両端電圧は、これに含まれるセル変換器の出力端子に発生させる矩形波状の電圧の加算になるため、各セル変換器が互い

10

20

30

40

50

に異なる位相で電圧波形を出力することで、高調波の少ないマルチレベル波形を合成することが出来る。

【 0 0 1 6 】

図 2 にセル変換器の構成を示す。セル変換器 ( 5 0 0 ) は複数のスイッチング素子 ( 5 0 1 ~ 5 0 4 ) がブリッジ接続された、いわゆるフルブリッジ回路を有し、当該フルブリッジ回路の直流母線にコンデンサ ( 5 0 5 ) が接続されたフルブリッジインバータで構成される。セル変換器の出力端子間には、セル変換器を短絡してバイパスするためのバイパススイッチ ( 5 1 1 ) として圧接型半導体スイッチが接続される。一般に、圧接型半導体の故障モードは短絡故障であるため、本願発明に係るバイパス用途に適する。各スイッチング素子 ( 5 0 1 ~ 5 0 4 ) を駆動するゲート駆動回路である G D U ( 5 0 6 ~ 5 0 8 ) への電源供給は、コンデンサ ( 5 0 5 ) と並列に接続された自己給電回路 ( 5 1 0 ) を介して行う。コンデンサが保持する直流電圧によって、自己給電回路 ( 電子回路であるため消費電力は小さい ) に電源供給がなされ、自己給電回路から各 G D U に必要な電力が共有される。各 G D U は、図示していない制御部から与えられるスイッチングの指令値に応じて、対応するスイッチング素子にオン、オフ信号を与える。このような動作によって、セル変換器の出力端子に矩形波状の電圧が発生する。なお、図 2 において、バイパススイッチについてのみ G D U との接続を模式図的に示している。

10

【 0 0 1 7 】

図 3 に、圧接型半導体スイッチを用いたバイパススイッチ ( 5 1 1 ) の構成例を示す。図 3 ( a ) のように 2 つのサイリスタ ( 5 1 1 a , 5 1 1 b ) を逆並列に接続する構成や、図 3 ( b ) のように 2 つの I G B T ( 5 1 1 c , 5 1 1 d ) を逆直列に接続する構成がある。バイパスしないときは各素子をオフ、バイパスするときは各素子をオンしたうえで所定の電流を流して破壊することで、常時短絡状態とすることができる。電流通流による素子破壊は、一般に半導体の温度上昇によって引き起こされるため、破壊に至る半導体の温度、および当該温度に達するための電流値と通流時間を設計時に把握して、これに応じて通流する電流と通流時間を決めればよい。

20

【 0 0 1 8 】

バイパススイッチに所定の電流を通流する方法の例を図 4 ( a ) , ( b ) を用いて説明する。図 4 ( a ) のようにスイッチ ( 5 0 1 , 5 0 4 ) とバイパススイッチ ( 5 1 1 ) をオン、スイッチ ( 5 0 2 , 5 0 3 ) をオフ、または図 4 ( b ) のようにスイッチ ( 5 0 1 , 5 0 4 ) をオフ、スイッチ ( 5 0 2 , 5 0 3 ) とバイパススイッチ ( 5 1 1 ) をオンすることで、通常動作時において所定の電圧を保持しているコンデンサ ( 5 0 5 ) の蓄積電荷がバイパススイッチ ( 5 1 1 ) を通じて流れる。手順としては、まずバイパススイッチをオンした後、バイパススイッチに所定の電流が流れるようにブリッジを構成する所定のスイッチをオンする。その際の通流電流に対する耐量としては、バイパススイッチ ( 5 0 1 ) よりもブリッジを構成するスイッチ ( 5 0 1 ~ 5 0 4 ) の方が強くすることによって、バイパススイッチが先に常時短絡状態に至る。バイパススイッチに所定の電流を通流させてバイパススイッチを常時短絡状態とした後、ブリッジを構成する素子をオフすればよい。あるいは、バイパススイッチを常時短絡状態とした後では、バイパススイッチによってクラスタを流れる電流の経路が確保されているので、ブリッジを構成するスイッチはオフせず、そのままコンデンサの電荷を放出し切ることも可能である。なお、このようにバイパススイッチに所定の電流を通流する際、ブリッジを構成するスイッチを高速にオン、オフすることによって、平均電流を制御することも可能である。

30

40

【 0 0 1 9 】

以上に説明したバイパススイッチを常時短絡状態とする方法は、その動作が 1 つのセル変換器で完結しているため、デルタ結線、Y 結線、いずれの M M C においても適用が可能である。

【 0 0 2 0 】

次に、デルタ結線方式 M M C に特化したセル変換器のバイパス手段を説明する。図 5 にデルタ結線の M M C の全体構成を、図 6 に図 5 に示すセル変換器 5 0 0 U V 1 の状態を、

50

それぞれ示す。図5は図の簡略化のため、1つのクラスタのセル変換器の直列数を3とし、リアクトルおよびMMCの電力系統との表記を省略している。すなわち、UV線間の3つのセル変換器のうち、セル500UV1において、バイパススイッチがオン状態となりかつブリッジを構成するスイッチはオフ状態となっている。このとき、各クラスタの出力する線間電圧の基本波実効値が等しくなるようにする。すなわち、図示しているように、UV線間の動作可能なセル数は2となっており、それらが発生する電圧実効値 $V1 \times 2$ に、VW線間、およびWU線間の電圧実効値を一致させるべく、それらの線間に接続された各セル変換器の電圧実効値を $V1 \times 2 \div 3$ とすればよい。この際、デルタ結線を還流する循環電流を制御することが可能であり、これによってセル変換器500UV1のバイパススイッチ(511)に流れる電流を所定の値とすることによってこれを破壊することができる。デルタ結線方式MMCにおける循環電流の制御方法は公知技術であり、例えば特許第5800154号の特許公報に記述されている。なお、ここでは各相のセル数が3の場合について説明したが、本発明はこれに制限されるものではなく、任意のセル数の場合に適用可能である。ここで説明した技術によって、セル変換器におけるスイッチが開放故障するなどの事由によって、前述のようにコンデンサを短絡することが出来ない場合にも、当該セル変換器のバイパススイッチに所定の電流を通流して常時短絡状態とすることが可能となる。

10

#### 【0021】

続いて、本発明の別の実施例について説明する。MMCは図示しない制御部を更に備え、MMCの運転状態、例えば各スイッチング素子に流れる電圧や電流、各コンデンサの電圧、各部の使用時間を記憶し、前記運転状態に基づいて前記変換器の故障を予知する故障予知部を制御部内に有している。故障予知部は、他のセル変換器への影響を低減するため、セル変換器の故障を予知したならば(セル変換器が健全で直流コンデンサが電圧を保持している状態)、上述の方法を用いてバイパススイッチを短絡破壊すればよい。例えば、セル変換器のコンデンサにアルミ電解コンデンサを適用した場合、アルミ電解コンデンサの寿命時間は予め計算することができる。例えば、MMCの運転履歴を故障予知部に記録しておき、予め故障予知部に記憶しておいたアルミ電解コンデンサ寿命時間に使用時間が近づいたとき、予めセル変換器をバイパスするように制御部から指令をGDUに出力するように構成しておくことで、アルミ電解コンデンサの突然の破損による二次災害を未然に防ぐことができる。

20

30

#### 【0022】

続いて、さらに本発明の別の実施形態について説明する。電力変換装置が運転中にバイパススイッチの短絡による破壊をさせる操作を行うと、その影響が電力系統に及び、系統擾乱を引き起こし、他の機器を破損する恐れがある。そこで、図7に示すように電力系統(1)と電力変換装置(2)の間に受電スイッチ(6)を備え、受電スイッチ(6)をオフして電力系統(1)から電力変換装置(2)を切り離れた後にバイパススイッチの破壊操作を行うことで、電力系統への影響を防止することができる。電力系統から電力変換装置を切り離しても、各セル変換器のコンデンサが所定の直流電圧を保持していれば上記に説明したセル変換器単独でバイパススイッチを常時短絡状態とする動作は可能であり、また同じく上述のように電力変換装置がデルタ結線方式MMCであれば、デルタ結線による循環電流の経路が確保されているため、循環電流を用いる方式も採用可能である。

40

#### 【符号の説明】

##### 【0023】

1...電源系統

5...MMC

50UV, 50VW, 50WU...クラスタ

500UV1~500UV3, 500UVx, 500VW1~500VW3, 500VWx, 500WU1~500WU3, 500WUx...セル変換器

51UV, 51VW, 51WU...リアクトル


501~504...セル変換器を構成するスイッチング素子

50

- 5 0 5 ... コンデンサ
- 5 0 6 ~ 5 0 9 ... G D U ( ゲート 駆動 回路 )
- 5 1 0 ... 自 己 給 電 回 路
- 5 1 1 ... バイパス スイッチ
- 5 1 2 ... バイパス スイッチ 用 G D U
- 5 1 1 a , 5 1 1 b ... サイリスタ
- 5 1 1 c , 5 1 1 d ... I G B T
- 6 ... 受 電 スイッチ


【 図 面 】

【 図 1 】




【 図 2 】

10




20

【 図 3 】



【 図 4 】


30




40

50


【図 5】




【図 6】



【図 7】



【図 8】



10


20

30

40

50

【図9】



10

20

30

40

50



---

フロントページの続き

- (56)参考文献 国際公開第2018/193606(WO,A1)  
特開2013-169088(JP,A)  
特開2017-070139(JP,A)
- (58)調査した分野 (Int.Cl., DB名)  
H02M 7/483