(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2005-353703 (P2005-353703A)

(43) 公開日 平成17年12月22日 (2005. 12. 22)

(51) Int.C1. ⁷	FI		テーマコード(参考)
HOIL 29/78	HO1L 29/78	301X	5 F 1 4 O
	HO1L 29/78	301D	

審査請求 未請求 請求項の数 3 OL (全 10 頁)

(21) 出願番号 (22) 出願日	特願2004-170536 (P2004-170536) 平成16年6月8日 (2004.6.8)	(71) 出願人	302000346 NEC化合物デ 神奈川県川崎市	バイス 中原区	株式会 下沼部	社 175	3
		(74)代理人	100110928				
			弁理士 速水	進治			
		(72)発明者	椿 茂樹				
			神奈川県川崎市	中原区	下沼部	175	3 N
			EC化合物デバ	こ化合物デバイス株式会社内			
		Fターム (参	考) 5F140 AA12	AA18	AA25	AC21	BA01
			BA16	BC06	BC12	BF04	BF11
			BF18	BH05	BH08	BH17	BH19
			BH30	BH43	BH47	BH49	BH50
			BJ03	BJ11	BJ17	BJ 25	BJ 27
			BK13	BK26	BK28	BK39	CA03
			CD00	CD02	CD09	CE07	

(54) 【発明の名称】電界効果型トランジスタ

(57)【要約】

【課題】 ドレイン - ソース間耐圧が大きく、ドレイン - ソース間容量が低減された横型MOSFETを提供する。

【解決手段】 N⁺ 基板110にAs、Sb、リンなど のN型不純物を導入することにより、P⁺ ソース埋込層 112aなどを熱処理する際に、P⁺ 導入層114に含 まれるボロン、A1などの原子とN⁺ 基板110に含ま れるAs、Sb、リンなどの原子とがクーロン力により 引き合うため、N⁺ 基板110のせり上がりを抑制する ことができる。このため、実効エピ厚を厚くすることが できる。したがって、ドレイン - ソース間耐圧が大きく 、ドレイン - ソース間容量が低減されたNチャネル型横 型MOSFET100を実現できる。

【選択図】 図1



(2)

【特許請求の範囲】

【請求項1】

ソース電極と、ゲート電極と、ドレイン電極とを備える電界効果型トランジスタであって、

第1導電型不純物が導入された基板と、

前記基板上に形成された相対的に高濃度の第2導電型不純物導入層と、

前記第2導電型不純物導入層上に形成された相対的に低濃度の第2導電型不純物エピタキシャル層と、

を備えることを特徴とする電界効果型トランジスタ。

【請求項2】

請求項1に記載の電界効果型トランジスタにおいて、

前記基板と前記第2導電型不純物導入層とに接する第2導電型不純物ソース埋込層をさらに備えることを特徴とする電界効果型トランジスタ。

【請求項3】

請求項1または2に記載の電界効果型トランジスタにおいて、

前記第1導電型不純物がAs、Sbからなる群から選択される一または二の物質である ことを特徴とする電界効果型トランジスタ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、電界効果型トランジスタの構造に関する。

【背景技術】

[0002]

裏面ソースの横型パワーMOSFETなどの電界効果型トランジスタにおいては、実効的なエピ厚はドレイン - ソース間耐圧(BVdss)やドレイン - ソース間容量(Cds)に強く影響しており、実効エピ厚を厚くして、ドレイン - ソース間耐圧を高く、容量を低くすることが望ましい。

【 0 0 0 3 】

また、ソースを裏面に接地させるために、基板内に不純物の押し込みが行われるが、一 方、不純物の押し込みによって基板のせりあがりが生じるため、実効的なエピ厚が薄くな 30 る。ここで、ソース接地を行うのは、ソース電極からワイヤー接続するとワイヤーによる ソースインダクタンスが大きく高周波特性を劣化させるため、裏面ソースにして裏面を直 接パッケージフレームに接続するためである。

[0004]

したがって、ソースを裏面に接地させる為に基板内に不純物を押し込みつつ、基板のせ りあがりを抑えて実効エピ厚をより厚くとることが重要である。また、基板抵抗を極力小 さくすることも重要である。

[0005]

特許文献1記載の技術に代表される従来の技術においては、Nチャネル型横型MOSF ETなどの電界効果型トランジスタは、図7の断面図に示すようにP⁺基板10上にP⁻ エピタキシャル層11を有しており、その上にN⁺ソース拡散層15やN⁻ドレイン層1 6、及びゲート電極17等のMOSFETなどの電界効果型トランジスタ構造を形成して いる。ここで、N⁺ソース拡散層15は、ソース電極18を介してP⁺埋込層12aと接 続されている。また、P⁺埋込層12aはP⁺基板10と接続することにより、裏面ソー ス接地構造を形成している。

[0006]

上記ソース接地構造のための P⁺ 埋込層は、図 8 に示す工程断面図のように、 P⁺ 基板 10上に P⁻ エピタキシャル層 1 1 の成長を行った後、 P⁺ 埋込層 1 2 a を形成するため の P⁺ 拡散、もしくはイオン注入を行い、最後に埋め込みのための熱処理を行うことによ って形成している。

50

40

20

[0007]【特許文献1】特開2004-63922号公報 【 特 許 文 献 2 】 特 開 2 0 0 2 - 3 4 3 9 6 0 号 公 報 【発明の開示】 【発明が解決しようとする課題】 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ しかしながら、上記文献記載の技術をはじめとする従来の技術は、以下の点で改善の余 地を有していた。 [0009]図 7 ~ 図 9 は、従来技術における M O S F E T など電界効果型トランジスタを説明する 10 ための図である。図7および図8において、通常、P^基板10とP^エピタキシャル層 1 1 には P 型 不 純物 として ボロン が 用 いられるが、 ボロン は軽 元素の ため 拡散 係数 が 大き く、エピタキシャル成長の際の熱処理やソース押し込みのための熱処理による基板のせり あがり量が大きい。 たとえば、0.0075 cm (約2×10¹⁹ cm⁻³)のボロンが導入された P⁺ 基板上に、10 cm(約1×10¹⁵ cm⁻³)のボロンを導入して、厚さ10μmの P エピを形成して熱処理を加えた場合には、図7のA-A '方向のプロファイルを示し た図 9 に示すように、 2 × 1 0¹⁵ c m⁻³ にて実効エピ厚を規定した場合、実効エピ厚 は約3µm程度となってしまう。そのため、ドレイン - ソース間耐圧(BVdss)を大 20 きくすることとドレイン - ソース間容量(Cds)を小さくすることが難しいという点で 改善の余地を有していた。 [0011]本発明は上記事情に鑑みてなされたものであり、その目的とするところは、ドレイン -ソース間耐圧が大きく、ドレイン・ソース間容量が小さい電界効果型トランジスタを提供 することにある。 【課題を解決するための手段】 $\begin{bmatrix} 0 & 0 & 1 & 2 \end{bmatrix}$ 本発明によれば、ソース電極と、ゲート電極と、ドレイン電極とを備える電界効果型ト ランジスタであって、第1導電型不純物が導入された基板と、基板上に形成された相対的 30 に高濃度の第2導電型不純物導入層と、第2導電型不純物導入層上に形成された相対的に 低 濃 度 の 第 2 導 電 型 不 純 物 エ ピ タ キ シ ャ ル 層 と 、 を 備 え る こ と を 特 徴 と す る 電 界 効 果 型 ト ランジスタが提供される。 [0013]本発明によれば、基板に含まれる第1導電型不純物と第2導電型不純物導入層に含まれ る第2導電型不純物とがクーロン力により引き合うため、基板のせり上がりを抑制するこ とができる。したがって、実効エピ厚の厚膜化を実現することができ、ドレイン-ソース 間耐圧が大きく、ドレイン・ソース間容量が小さい電界効果型トランジスタを実現するこ とができる。 [0014]40 また、基板と第2導電型不純物導入層とに接する第2導電型不純物ソース埋込層をさら に備えてもよい。 [0015]また、 第 1 導 電 型 不 純 物 が A s 、 S b か ら な る 群 か ら 選 択 さ れ る 一 ま た は 二 の 物 質 で あ

(3)

ってもよい。第1導電型不純物として基板に比抵抗の比較的小さなAs、Sbからなる群から選択される一または二の物質を導入することにより、基板の抵抗値を低減することができる。したがって、基板の抵抗値の低い裏面ソース接地構造を有する電界効果型トランジスタを実現することができる。また、拡散係数の比較的小さなAs、Sbが導入された 基板上に、第2導電型不純物導入層が形成されていることにより、基板のせり上がりをより抑制することができる。したがって、実効エピ厚のさらなる厚膜化を実現することがで

(4)

きる。この結果、ドレイン - ソース間耐圧がより大きく、ドレイン - ソース間容量がより 小さい電界効果型トランジスタを実現することができる。 【発明の効果】

[0016**]**

本発明によれば、ドレイン - ソース間耐圧が大きく、ドレイン - ソース間容量が小さい 電界効果型トランジスタが提供される。

【発明を実施するための最良の形態】

【0017】

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。本実施形態においては、たとえば、第1導電型不純物としてN型不純物を用い、第2導電型不純物としてP型不純物を用いたNチャネル型横型MOSFETについて説明するが、Pチャネル型横型MOSFETについても、不純物の導電型を逆にすることで同様に説明することができる。 【0018】

図1に本実施形態に係るNチャネル型横型MOSFET100を示す。

【0019】

N チャネル型横型 M O S F E T 1 0 0 は、第1 導電型不純物 として A s、S b、リンな どの N 型不純物が導入されたシリコン基板である N⁺基板 1 1 0 と、N⁺基板 1 1 0 上に 形成されたボロン、A 1 などの P 型不純物が導入された相対的に高濃度である第 2 導電型 不純物導入層である P⁺導入層 1 1 4、P⁺導入層 1 1 4 上に形成されたボロン、A 1 な どの P 型不純物がイオン注入された相対的に低濃度である第 2 導電型エピタキシャル層で ある P⁻エピタキシャル層 1 1 1、N⁺基板 1 1 0 上に形成されたボロン、A 1 などの P 型不純物がイオン注入された第 2 導電型ソース埋込層である P⁺ソース埋込層 1 1 2 a お よび A s、S b、リンなどの N 型不純物がイオン注入された N⁺ ソース埋込層 1 1 2 bを 有している。ここで、N⁺基板 1 1 0 には、たとえば、A s が 2 × 1 0^{1 9} cm⁻³ の濃 度で導入されている。また、P⁺導入層 1 1 4 には、たとえば、ボロンが 1 × 1 0^{1 6} c m⁻³の濃度で導入されており、P⁻エピタキシャル層 1 1 1 には、たとえば、ボロンが 1 × 1 0^{1 6} c m⁻³の濃度で導入されており、P⁻エピタキシャル層 1 1 4 の不純物濃度は、P⁻ エピタキシャル層 1 1 1 よりも相対的に高濃度である。さらに、P⁺ソース埋込層 1 1 2 aには、たとえば、ボロンが 1 × 1 0^{1 9} cm⁻³の濃度で導入されている。 【0 0 2 0】

また、 P エピタキシャル層111内には、As、Sb、リンなどのN型不純物がイオ ン注入されたドレイン拡散層であるN ドレイン層116、ボロン、A1などのP型不純 物が導入されたP * ベース層136、As、Sb、リンなどのN型不純物がイオン注入さ れた、ドレイン電極119と接続されるN * コンタクト138が形成されており、P * ベ ース層136上にはゲート絶縁膜130を介してゲート電極117が接続されている。ゲ ート電極117は、ゲート電極端子144を除き、その周囲を絶縁膜132に覆われてい る。また、絶縁膜132上には、層間膜134と、ゲート電極117への電界集中を抑制 し、ソース基準電位を固定する役割を有するポリシリコン電極120とが形成されている。 【0021】

また、 P⁺ ソース埋込層112 a 上には、 A s 、 S b 、リンなどの N 型不純物がイオン 注入された N⁺ ソース拡散層115が形成され、 N⁺ ソース埋込層112 b 内に形成され た A s 、 S b 、リンなどの N 型不純物がイオン注入された N⁺ コンタクト140と接続さ れる。ここで、 N⁺ コンタクト140はソース電極118と接続される。 【0022】

ここで、 P⁺ 導入層114 は N⁻ ドレイン層116と N⁺ 基板110とがパンチスルー しないために設けられており、不純物のプロファイルは、たとえば、濃度1×10¹⁶ c m⁻³程度で、厚さは1μm程度である。また、 N⁺ 基板110に導入された不純物の導 電型と P⁺ 導入層114に導入された不純物の導電型とが逆であるため、 N⁺ 基板110

10

30

のせり上がりを抑制することができる。

[0023]

[0024]

ここで、 P⁺ 導入層114は、 P⁺ ソース埋込層112aに接続され、 P⁺ ソース埋込 層 1 1 2 a は B - B '方向を上面からみた図 2 に示すようなレイアウトにより N⁺ コンタ クト140を介して、ソース電極118に接続されている。

(5)

また、コンタクト部であるD-D ' 平面を断面として上面からみた図 3 に示すように、 N⁺ ソース拡散層115を除く P⁺ ソース埋込層112 a に P⁺ コンタクトを配置するこ とで、 P⁺ ソース埋込層112 a とソース電極118 とが接続される。ソース電極118 は N ⁺ コンタクト140を介して N ⁺ ソース埋込 層112 b と接続され、 N ⁺ ソース埋込 層 1 1 2 b は、 N⁺ 基板 1 1 0 の 裏 面 全 体 に 設 け ら れ 、 裏 面 ソ ー ス 端 子 1 4 2 を 下 部 に 備 える裏面ソース電極141に接続されているため、最終的に P[・] ソース埋込層112 a は 裏面ソース電極141へと接地されることになる。

[0025]

したがって、 N チャネル型横型 M O S F E T 側 から N⁺ 基板 1 1 0 側を見た場合、 同じ P型にて裏面ソース接地されているため、 N チャネル型横型 M O S F E T として動作する ことになる。

[0026]

以下、Nチャネル型横型MOSFET100の製造工程を説明する。

 $\begin{bmatrix} 0 & 0 & 2 & 7 \end{bmatrix}$

図 4 ~ 図 5 は、 N チャネル型 横型 M O S F E T 1 0 0 の 工 程 断 面 図 で ある。

 $\begin{bmatrix} 0 & 0 & 2 & 8 \end{bmatrix}$

A s 、 S b 、リンなどの N 型不純物が導入された N ⁺ 基板 1 1 0 上に、ボロンなどの P 型不純物をイオン注入する、もしくはボロンなどのP型不純物をイオン拡散させることに より P ⁺ 導入層114を形成する(図4(a)~(b))。次に、ボロンなどの P 型不純 物イオンを用いてP.エピタキシャル成長を行い、P.エピタキシャル層111を形成す る(図4(c))。

[0029]

ついで、 P ・ エピタキシャル層 1 1 1 上にレジスト 1 1 3 を形成し、既知のリソグラフ ィー技術を用いて、 P ⁺ ソース埋込層112 a を形成するために、選択的に、ボロンなど 30 のP型不純物を拡散させる、もしくはボロンなどのP型不純物をイオン注入する(図4(d))。

[0030]

次 に 、 既 知 の リ ソ グ ラ フ ィ ー 技 術 を 用 い て 、 N ⁺ ソ ー ス 埋 込 層 1 1 2 b を 形 成 す る た め に、選択的に、As、Sb、リンなどのN型不純物をイオン拡散させる、もしくはN型不 純物をイオン注入する(図 4 (e))。ついで、 P ⁺ ソースと N ⁺ ソースとを埋め込むた めに、1150 程度で5~6時間、熱処理を行う(図4(f))。

[0031]

次に、ゲート絶縁膜130を成膜し、その上の一部にポリシリコンとタングステンシリ コンの積層体などを形成しゲート電極117とする(図5(g))。ついで、レジスト膜 113を形成し、既知のリソグラフィー技術を用いてレジスト膜113を選択的に除去し た後、ゲート電極117およびP^ベース層136にボロンなどのP型不純物を注入し、 続いて、As、Sb、リンなどのN型不純物をソース領域に注入する(図5(h))。次 に、ゲート電極1117を保護する絶縁膜132を形成し、その上にポリシリコン電極12 0 および層間膜134を形成した後、層間膜134をCMP技術により平坦化する(図5 (i))。

次 に 、 層 間 膜 1 3 4 上 に レ ジ ス ト 膜 (不 図 示) を 成 膜 し 、 既 知 の リ ソ グ ラ フィ ー 技 術 を 用いてレジスト膜(不図示)を選択的に除去した後、プラズマエッチングなどを用いてコ ンタクトホールを形成する。ついで、コンタクトホールの底部にAs、Sb、リンなどの 10

N型不純物をイオン注入し、N⁺ コンタクト138およびN⁺ コンタクト140を形成す る。続いて、コンタクトホール内にバリアメタルを成膜し、その上にタングステンを成長 させ、エッチバックする。次に、スパッタリング法などを用いてアルミニウムなどを成膜 した後、既知のリソグラフィー技術とエッチング技術を用いてソース電極118およびド レイン電極119を形成する(図5(j))。次に、ゲート電極端子144、裏面ソース 電極141、裏面ソース端子142、ドレイン電極端子146を設けることでNチャネル 型横型MOSFET100が形成される(図1)。

【0033】

以上のプロセスによりNチャネル型横型MOSFET100が形成される。

【0034】

以下、本実施形態に係るNチャネル型横型MOSFET100の効果について説明する

【0035】

本実施形態においては、N⁺ 基板110にAs、Sb、リンなどのN型不純物を導入す ることにより、P⁺ ソース埋込層112aなどを熱処理する際に、P⁺ 導入層114に含 まれるボロン、A1などの原子とN⁺ 基板110に含まれるAs、Sb、リンなどの原子 とがクーロン力により引き合うため、N⁺ 基板110のせり上がりを抑制することができ る。このため、実効エピ厚を厚くすることができる。したがって、ドレイン・ソース間耐 圧が大きく、ドレイン・ソース間容量が低減されたNチャネル型横型MOSFET100 を実現できる。

[0036]

また、特許文献1 記載の技術に代表される従来の技術において用いられていたボロンな どが導入された基板においては、製造安定性を維持するため、導入されるボロンなどの不 純物の濃度を高めることは難しかった。そのため、基板の比抵抗の値を低減することが難 しく、その数値は、たとえば、0.005~0.010 cm程度であった。これに対し て、Nチャネル型横型MOSFET100においては、N⁺基板110に導入される不純 物として、比較的高濃度で基板に導入することが可能であり、比較的比抵抗が小さいN型 不純物であるAs、Sbを用いることにより、N⁺基板110の比抵抗を低減することが でき、具体的には、比抵抗を従来の1/3以下程度である0.001~0.003 cm 程度とすることができる。したがって、裏面ソース接地構造を有し、基板抵抗の低いNチ ャネル型横型MOSFET100を実現することができる。 【0037】

また、本実施形態においては、従来の技術において基板に導入されていたボロンなどと 比較して拡散係数の小さいAs、SbがN⁺基板110に導入されている。たとえば、A sが0.0015 cm(約8×10¹⁹ cm⁻³)導入されたN⁺ 基板110上に、P ⁺ 導入層114およびボロンなどのP型不純物が10 cm(約1×10¹⁵ cm⁻³) 導入されたP^エピタキシャル層111を10µm形成した場合、図1に示すNチャネル 型横型MOSFET100のC-C、方向のプロファイルである図6に示すように、実効 エピ厚は約5µmとなる。このため、ボロンが用いられていた従来の技術における実効エ ピ厚である約 3 μ m (図 9)と比較して、約 2 μ m 程度の実効エピ厚膜化を図ることがで きる。したがって、従来の技術と比較して、約2μm程度実効エピ厚を厚膜化することが できることによって、ドレイン・ソース間耐圧を、たとえば50v程度向上させることが できる。この理由は、横型MOSFETのドレイン-ソース間耐圧(BVdss)は、実 効エピ厚に強く依存しているからであり、すなわち、N^ドレイン層116とP^エピタ キシャル層111との間のPN接合部において電界集中して耐圧の降伏に至るからである 。この電界集中は、P^エピタキシャル層111が厚いほど、電圧をかけたときに伝導電 子の少ない領域である空乏層が広がりやすいため緩和される。したがって、本実施形態に おいて、実効エピ厚を厚くすることにより、ドレイン - ソース間耐圧が大きい N チャネル 型横型MOSFETを実現することができる。また、ボロンが用いられていた従来の技術 における実効エピ厚と比較して、実効エピ厚を約2µm程度厚膜化できることによって、

20

10

30

ドレイン - ソース間容量(Cds)を、たとえば、30%程度低減することができる。す なわち、ドレイン - ソース間容量は、N ドレイン層116とP エピタキシャル層11 1との間のPN接合容量に大きな影響を受けるからである。このため、P エピタキシャ ル層111が厚いほど、電圧をかけたときに伝導電子の少ない領域である空乏層が広がり やすい。したがって、PN接合容量が低減されるため、ドレイン - ソース間容量(Cds)の低減を図ることができる。この結果、ドレイン - ソース間容量が低減されたNチャネ ル型横型MOSFET100を実現することができる。

(7)

【0038】

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であ り、上記以外の様々な構成を採用することもできる。

【0039】

たとえば、上記実施形態においては、第1 導電型不純物としてN型不純物を用い、第2 導電型不純物としてP型不純物を用いてNチャネル型横型MOSFET1000のドレイン - ソース間耐圧の向上とドレイン - ソース間容量の低減を実現する形態について説明した が、第1導電型不純物としてP型不純物を用い、第2導電型不純物としてN型不純物を用 いてもよい。具体的には、上記実施形態においては、N^{*}基板1100上にP^{*}導入層11 4を形成することによるクーロン力を用いたN^{*}基板11000世り上がりの抑制によって 、ドレイン - ソース間耐圧を大きくし、ドレイン - ソース間容量が低減されたNチャネル 型横型MOSFET100について説明した。これに対して、ボロン、A1などが導入さ れたP^{*}基板上にリン、As、SbなどのN型不純物が導入されたN^{*}導入層を形成する ことによるクーロン力を用いたP^{*}基板のせり上がりの抑制によって、実効エピ厚の厚膜 化を実現し、ドレイン - ソース間耐圧が大きく、ドレイン - ソース間容量が低減されたP

【0040】

また、上記実施形態においては、MOSFETについて説明したが、MISFETなど 他の電界効果型トランジスタであっても、基板に第1導電型不純物を用い、基板に含まれ る第1導電型不純物と第2導電型不純物導入層に含まれる第2導電型不純物とがクーロン 力により引き合うことによって基板のせり上がりを抑制することにより実効エピ厚の厚膜 化を実現し、ドレイン・ソース間耐圧が大きく、ドレイン・ソース間容量が小さい電界効 果型トランジスタが実現できればよい。さらに、第1導電型不純物として基板に比抵抗の 比較的小さなAs、Sbからなる群から選択される一または二の物質を導入することによ って、基板の抵抗値を低減し、基板の抵抗値の低い裏面ソース接地構造を有する電界効果 型トランジスタを実現してもよい。さらにまた、拡散係数の比較的小さなAs、Sbが導 入された基板上に、第2導電型不純物導入層が形成されていることによって、基板のせり 上がりをより抑制することにより、実効エピ厚のさらなる厚膜化を実現し、ドレイン・ソ ース間耐圧がより大きく、ドレイン・ソース間容量がより小さい電界効果型トランジスタ を実現してもよい。

30

40

10

20

【図面の簡単な説明】
【図1】実施の形態に係るMOSFETを模式的に示した断面図である。
【図2】実施の形態に係るMOSFETのB-B'断面図である。
【図3】実施の形態に係るMOSFETのD-D'断面図である。
【図4】実施の形態に係るMOSFETの工程断面図である。
【図5】実施の形態に係るMOSFETの工程断面図である。
【図6】実施の形態に係るMOSFETの不純物プロファイルを示す図である。
【図7】従来の技術に係るMOSFETを模式的に示した断面図である。
【図8】従来に技術に係るMOSFETの工程断面図である。
【図9】従来の技術に係るMOSFETの不純物プロファイルを示す図である。
【図9】従来の技術に係るMOSFETの不純物プロファイルを示す図である。

1	Δ
- 1	υ

20

【図1】

D-D'

B-B

140

118

1 0 0

1 1 0

1 1 1

112a

1 1 2 b 1 1 3

1 1 4 1 1 5

1 1 6

1 1 7

1 1 8 1 1 9

1 2 0 1 3 0

1 3 2

1 3 4 1 3 6

1 3 8

1 4 0 1 4 1

1 4 2

1 4 4 1 4 6



112b 112a







N チャネル型 横 型 M O S F E T

P[・]エピタキシャル層

P⁺ ソース 埋 込 層

N⁺ ソース 埋込 層

N⁺ ソース 拡散 層

N[・]ドレイン層

ゲート電極

ドレイン電極 ポリシリコン電極

ゲート絶縁膜

P⁺ ベース層 N⁺ コンタクト

N⁺ コンタクト

裏面ソース電極

裏面ソース端子

ドレイン電極端子

146

ŵ

136 141 C-C'

- 119

-134 _132__130

-111

-114

-110

100

116

絶 縁 膜 層 間 膜

144

<u>γ</u>

142 142

N+サブ

P+

埋込

115 120 9

117

N[⁺] 基板

レジスト P⁺ 導入層

【図5】





【図6】











【図9】

