# (12) 特許公報(B2)

## (11) 特許番号

## 特許第6545564号

(P6545564)

(45) 発行日 令和1年7月17日(2019.7.17)

(19) 日本国特許庁(JP)

(24)登録日 令和1年6月28日 (2019.6.28)

Т

V

(51) Int. но

)Int.Cl.			FI		
HO1L	21/822	(2006.01)	HO1L	27/04	
H01L	27/04	(2006.01)	НОЗК	3/03	
нозк	3/03	(2006.01)	GO1R	31/28	
GO1R	31/28	(2006.01)			

### 請求項の数 11 (全 15 頁)

<ul> <li>(21) 出願番号</li> <li>(22) 出願日</li> <li>(65) 公開番号</li> <li>(43) 公開日</li> <li>審査請求日</li> </ul>	特願2015-155857 (P2015-155857) 平成27年8月6日 (2015.8.6) 特開2017-34207 (P2017-34207A) 平成29年2月9日 (2017.2.9) 平成30年5月10日 (2018.5.10)	(73)特許権者 (74)代理人	<ul> <li> <sup>3</sup> 302062931         <ul> <li>ルネサスエレクトロニクス株式会社</li> <li>東京都江東区豊洲三丁目2番24号</li> <li>110001195</li> <li>特許業務法人深見特許事務所</li> </ul> </li> </ul>	
		(72)発明者	五十嵐 満彦	
			東京都江東区豊洲三丁目2番24号	ルネ
			サスエレクトロニクス株式会社内	
		(72)発明者	竹内 幹	
			東京都江東区豊洲三丁目2番24号	ルネ
			サスエレクトロニクス株式会社内	
		(72)発明者	岡垣 健	
			東京都江東区豊洲三丁目2番24号	ルネ
			サスエレクトロニクス株式会社内	
			最終百に紹	長く

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

トランジスタで構成される直列に接続された駆動力が異なる複数の論理ゲートを含む発 振回路と、

前記発振回路の発振周波数を測定する周波数カウンタと、

前記周波数カウンタで測定された前記発振回路の発振周波数と所定の値とを比較する比 較器とを備え、

前記所定の値は、前記周波数カウンタでカウントする初期値である、半導体装置。

【請求項2】

前記発振回路は、

第1の駆動力を有する複数の第1論理ゲートと、

前記第1の駆動力より大きい第2の駆動力を有する複数の第2論理ゲートとを含み、 各前記第1論理ゲートと各前記第2論理ゲートとは一定パターンで直列に接続される、 請求項1に記載の半導体装置。

【請求項3】

前記第2論理ゲートの前記第2の駆動力は、前記第1論理ゲートの前記第1の駆動力の 4倍以上である、請求項2に記載の半導体装置。

【請求項4】

各前記第1論理ゲートと各前記第2論理ゲートとは交互に直列に接続される、請求項2 に記載の半導体装置。

【請求項5】

複数の前記第1論理ゲートと各前記第2論理ゲートとは交互に直列に接続される、請求 項2に記載の半導体装置。

(2)

【請求項6】

前記発振回路は、直列に接続される複数の論理ゲートの個数を変更する選択回路を含む 、請求項1に記載の半導体装置。

【請求項7】

前記第1論理ゲートは、第1トランジスタを有し、

前記第2論理ゲートは、前記第1トランジスタよりゲート長が短い第2トランジスタを 有する、請求項2に記載の半導体装置。

【請求項8】

前記第2トランジスタは、前記第1トランジスタよりゲート幅が長い、請求項<u>7</u>に記載の半導体装置。

【請求項9】

トランジスタで構成される直列に接続されたファンアウト数が異なる複数の論理ゲート を含む発振回路と、

前記発振回路の発振周波数を測定する周波数カウンタと、

前記周波数カウンタで測定された前記発振回路の発振周波数と所定値とを比較する比較 器とを備え、

前記所定値は、前記周波数カウンタでカウントする初期値である、半導体装置。

【請求項10】

前記発振回路は、

第1ファンアウト数の複数の第1論理ゲートと、

前記第1ファンアウト数よりも大きい第2ファンアウト数の複数の第2論理ゲートとを 含み、

各前記第1論理ゲートと各前記第2論理ゲートとは一定パターンで直列に接続される、 請求項9に記載の半導体装置。

【請求項11】

前記第2ファンアウト数は、前記第1ファンアウト数の4倍以上である、請求項<u>10</u>に 記載の半導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

この開示は、半導体装置に関し、より特定的には、ホットキャリアによる半導体素子の 劣化を検出する半導体装置に関する。

【背景技術】

【0002】

近年、半導体デバイスは、微細加工プロセス技術の発展に伴い高集積化が進んでいる。 しかし、半導体デバイスの微細化に伴い、電源電圧システムは、低電圧化が進んでいない 。したがって、半導体デバイスを構成する内部素子の電界強度は、増大傾向にある。特に 40 、MOS(Metal-Oxide-Semiconductor)トランジスタでは、電界強度の増大によって生 じたホットキャリア(以下、HCIとも称する)がゲート絶縁膜に注入されるホットキャ リア現象が生じる。このホットキャリア現象によって、MOSトランジスタの閾値電圧が 劣化(増大)するという問題があった。

【 0 0 0 3 】

半導体素子の劣化検出に関し、たとえば、特開2011-47733号公報(特許文献 1)は、小さな回路規模でトランジスタの劣化具合を評価する回路を開示している。具体 的には、特許文献1に開示された技術は、測定対象のトランジスタと電源との間に抵抗を 備え、トランジスタとの抵抗分圧特性劣化を抵抗分圧で評価する回路を開示している。 【0004】 10

20

特開平5-157799号公報(特許文献2)は、HCIによる半導体素子の劣化検出 回路を開示している。具体的には、特許文献2に開示された技術は、直流電気特性測定用 の電極端子の影響を除去し、実回路動作に近い交流ストレスを被測定トランジスタに印加 する。

[0005]

特開平11-118874号公報(特許文献3)は、リングオシレータを用いたMOS トランジスタのHCI劣化量を検出する回路を開示している。具体的には、特許文献3に 開示された技術は、昇圧回路によってリングオシレータの発振周波数変動を大きくするこ とによって、HCI劣化を検出する。

【先行技術文献】

【特許文献】

10

【 0 0 0 6 】

【特許文献1】特開2011-47733号公報

【特許文献 2 】特開平 5 - 1 5 7 7 9 9 号公報

【特許文献3】特開平11-118874号公報

【発明の概要】

【発明が解決しようとする課題】

[0007]

しかしながら、特許文献1に開示された技術は、被測定トランジスタに交流ストレスを 印加することができないため、実回路動作に近い環境で信頼性寿命を予測することができ ない。特許文献2に開示された技術は、被測定トランジスタに交流ストレスを印加できる が、4端子測定が必要である。そのため特許文献2の技術は、製品への搭載およびフィー ルドでの測定が難しく、テスト用に限定される。特許文献3に開示された技術は、交流ス トレス印加時の論理回路動作を模擬できる劣化検出回路である。一方で、単純なリングオ シレータは、HCI劣化による周波数変化量が1%に過ぎない。特許文献3に開示された 技術は、この問題を解決するために昇圧回路を用いている。しかしながら、昇圧回路は回 路面積の増加,消費電力の増加に加え、実回路の動作電圧を反映することができない、と いう問題があった。

【0008】

本開示は、上記のような問題を解決するためになされたものであって、ある局面におけ <sup>30</sup>る目的は、簡易な構成でHCIによる半導体素子の劣化を検出することである。

【 O O O 9 】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

[0010]

半導体装置は、トランジスタで構成される直列に接続された駆動力が異なる複数の論理 ゲートを含む発振回路と、発振回路の発振周波数を測定する周波数カウンタと、周波数カ ウンタで測定された発振回路の発振周波数と所定値とを比較する比較器とを備える。

【発明の効果】

【0011】

40

ー実施形態に従う半導体装置によれば、簡易な構成で、半導体素子のHCI劣化を検出 することができる。

【図面の簡単な説明】

[0012]

【図1】半導体装置1の構成を説明する図である。

【図2】発振回路の発振周波数の経時変化を表す図である。

【図3】従来の発振回路(リングオシレータ)の構成例を示す図である。

【図4】図3に示す発振回路の各ノード電圧の経時変化を説明する図である。

【図5】実施形態1に従う発振回路の構成例を示す図である。

【図8】論理ゲートの駆動力比およびファンアウト数比に対するホットキャリア寿命を説 明する図である。 【図9】実施形態2に従う発振回路の構成例を示す図である。 【図10】図9に示す発振回路の各ノード電圧の経時変化を説明する図である。 【図11】実施形態3に従う発振回路の構成例を示す図である。 【図12】実施形態3の変形例に従う発振回路の構成例を示す図である。 【発明を実施するための形態】 [0013]以下、この発明の実施形態について図面を参照しながら詳細に説明する。なお、図中同 ーまたは相当部分には同一符号を付し、その説明は繰り返さない。 [0014]図1は、半導体装置1の構成を説明する図である。 図1に示されるように、半導体装置1は、論理回路100と、制御回路500と、検出 回路10とを含む。論理回路100は、制御回路500からの指示に従って所定の論理演 算を実行する。制御回路500は、半導体装置1全体を制御する。検出回路10は、半導 体装置1の半導体素子のHCIによる劣化を検出する。

**[**0015**]** 

検出回路10は、発振回路200と、カウンタ300と、比較器400とを備える。 本例においては、発振回路200は、一例として、リングオシレータを用いる場合につ いて説明する。発振回路200は、奇数個の論理ゲートから構成されることで発振する。 カウンタ300は、発振回路200の発振信号の入力をカウントし、発振回路200の発 振周波数を計測する。比較器400は、カウンタ300が出力する発振回路200の発振 周波数と、所定値とを比較する。比較器400には、発振回路200の発振周波数の初期 値(所定値)が予め格納されているとする。たとえば、不揮発性メモリ(不図示)に格納 するようにしてもよい。比較器400は、所定値と、発振回路200の発振周波数との値 との差が所定差となった場合に制御回路500にその結果を出力する。制御回路500は 、比較器400からの結果を受けて半導体装置1の劣化寿命を判断する。

【0016】

制御回路500は、論理回路100と発振回路200とに接続される。制御回路500 は、発振回路200の発振制御を行う。制御回路500は、比較器400からの比較結果 に基づく信号(発振回路200の発振周波数が所定の値よりも低いとする信号)に従って 半導体装置1の劣化寿命に達したとするアラームを表示装置(不図示)などに出力する。 別の局面において、制御回路500は、検出回路10あるいは論理回路100等に含まれ ていてもよい。

【0017】

発振回路200の回路動作に伴い、発振回路200を構成するトランジスタは、HCI によって劣化し、動作速度が遅くなる。よって、発振回路200の発振周波数は、低下す る。

【0018】

図2は、発振回路の発振周波数の経時変化を表す図である。

図2に示されるように、発振回路200の回路が動作している間、発振回路200の発 振周波数は低下する。したがって、検出回路10は、発振回路200の発振周波数と初期 値(所定値)とを比較することで、発振回路200を構成するトランジスタの劣化具合を 判断することができる。

【0019】

検出回路10は、論理回路100が動作している間のみ発振回路200が動作するよう に構成することで、論理回路100を構成するトランジスタの劣化具合を判断するように してもよい。 10

20

30

50

【図6】図5に示す発振回路の各ノード電圧の経時変化を説明する図である。

【図7】実施形態1の変形例に従う発振回路の構成例を示す図である。

[従来の発振回路によるHCI劣化検出]

図3は、従来の発振回路(リングオシレータ)の構成例を示す図である。図3を参照して、発振回路201は、NANDゲート10と、偶数個のインバータG10,G11,G 12・・・Gn1とを備える。

(5)

[0021]

インバータG10~Gn1の駆動力は等しい。NANDゲート10の一方の入力には、 発振回路201の最後段のインバータG11の出力ノードが入力される。NANDゲート 10の他方の入力には、制御回路500からの制御信号が論理回路100を介して入力さ れる。制御回路500は、制御信号によって発振回路201を発振させるか否かを制御す ることができる。

【0022】

図4は、図3に示す発振回路の各ノード電圧の経時変化を説明する図である。以下、電 圧の単位[V]は省略することもある。

【 0 0 2 3 】

[0024]

時刻 T 1 1 において、ノード電圧 V 1 1 の入力側インバータ G 1 0 からの出力信号を受け、ノード電圧 V 1 1 は、0 (Low)から V 1 1 \_\_MAX (High)に切り替わりはじめる。所定時間経過後、時刻 T 1 4 において、入力側インバータ G 1 0 からの出力信号を受け、ノード電圧 V 1 1 は、HighからLowに切り替わりはじめる。ノード電圧 V 1 1 の HighからLowへの、またはLowから Highへの切り替わりは、瞬時に行われるものではなく、遅延時間が存在する。

20

30

40

10

時刻 T 1 2 において、ノード電圧 V 1 2 は、時刻 T 1 1 から遅延時間だけ遅れて V 1 2 \_\_ M A X (High)から 0 (Low)に切り替わりはじめる。所定時間経過後の時刻 T 1 5 において、ノード電圧 V 1 2 は、LowからHighに切り替わりはじめる。 【 0 0 2 5 】

インバータの入力側のノード電圧、および出力側のノード電圧がともに高いときに、インバータを構成するトランジスタのHCI劣化は、最も進む。たとえば、NMOSトランジスタの場合は、入力側のノード電圧がVgs(ゲート-ソース間電圧)に相当し、出力側のノード電圧がVds(ドレイン-ソース間電圧)に相当する。 【0026】

入力側のノード電圧 V 1 1 および出力側のノード電圧 V 1 2 がともに高いとき、インバータG 1 1 のH C I 劣化は進む。したがって、インバータG 1 1 のH C I 劣化はインバー タG 1 1 がスイッチング動作を行う時間領域 A で生じる。

[0027]

時刻 T 1 2 において、インバータG 1 1 の出力側のノード電圧は、最大値の V 1 2 \_\_ M A X である。一方、入力側のノード電圧 V 1 1 \_\_ T 1 2 は、 0 と V 1 1 \_\_ M A X との中央 レベルに留まっている。よって、時刻 T 1 2 において、インバータG 1 1 の H C I 劣化は 小さい。

【 0 0 2 8 】

時刻 T 1 3 において、インバータG 1 1 の入力側のノード電圧は、最大値の V 1 1 \_ M A X である。一方、出力側のノード電圧 V 1 2 \_ T 1 3 は、0と V 1 2 \_ M A X の中央レベルに留まっている。よって、時刻 T 1 3 においても、インバータG 1 1 の H C I 劣化は小さい。

[0029]

上記のように従来の発振回路201では、スイッチング動作毎(時間領域A)のインバ ータのHCI劣化は小さい。トランジスタが信頼性上問題となる水準まで劣化した時点に おいても、図2における発振周波数の変動は1%程度である。したがって、従来の発振回 路201は、トランジスタのHCI劣化に対する感度(単位時間あたりのHCI劣化量) が低い。 [0030]

[実施形態1]

図5は、実施形態1に従う発振回路の構成例を示す図である。図5を参照して、発振回路202は、NANDゲート10と、駆動力の小さいインバータG21,G23,・・・G2n-1と、駆動力の大きいインバータG22,G24,・・・G2nとが直列に配置されている。インバータの駆動力は、インバータを構成するトランジスタによって変動する。具体的には、トランジスタのゲート長が短く、ゲート幅が長いほどインバータの駆動力は大きくなる。

[0031]

発振回路202において、駆動力の小さいインバータと駆動力の大きいインバータの配 <sup>10</sup> 置位置は入れ替えてもよい。

【0032】

発振回路202を構成する論理ゲートは、インバータの代わりにNANDゲートまたは NORゲートで構成されてもよい。

【0033】

NANDゲートを用いる場合、NANDゲートの一方の入力は、前段のNANDゲート の出力を受ける。NANDゲートの他方の入力は、共通する電源線に接続され、High の入力を受ける。

【0034】

NORゲートを用いる場合、NORゲートの一方の入力は、前段のNORゲートの出力 <sup>20</sup> を受ける。NORゲートの他方の入力は、共通するGND線に接続され、Lowの入力を 受ける。

【0035】

これら発振回路を構成する論理ゲートの例は、以下の実施例に示される発振回路にも適 用できる。

【0036】

図6は、図5に示す発振回路の各ノード電圧の経時変化を説明する図である。

時刻 T 2 1 において、入力側インバータG 2 2 からの出力信号を受け、ノード電圧 V 2 3 は、0(Low)から V 2 3 \_ M A X(H i g h)に切り替わり(立ち上がり)はじめ る。所定時間経過後、時刻 T 2 4 において、入力側インバータG 2 2 からの出力信号を受 け、ノード電圧 V 2 3 は、H i g h から L o w に切り替わり(立ち下がり)はじめる。 【0037】

30

40

ノード電圧 V 2 3 の立ち上がりまたは立ち下がりは、従来の発振回路 2 0 1 のノード電 圧 (例えば図 4 に示される V 1 1 )の立ち上がりまたは立ち下がりに比べて急である。そ の理由は、駆動力の大きいインバータG 2 2 によって駆動力の小さいインバータG 2 3 を 駆動させるためである。

【 0 0 3 8 】

時刻 T 2 2 において、ノード電圧 V 2 4 は、 V 2 4 \_\_ M A X (H i g h)から0(L o w)に立ち下がりはじめる。所定時間経過後、時刻 T 2 5 において、ノード電圧は L o wから H i g h に立ち上がりはじめる。

【 0 0 3 9 】

ノード電圧V24の立ち上がりまたは立ち下がりは、従来の発振回路201のノード電 圧の立ち上がりまたは立ち下がりに比べて緩やかである。その理由は、駆動力の小さいイ ンバータG23によって駆動力の大きいインバータG24を駆動させるためである。 【0040】

時刻 T 2 2 において、インバータG 2 3 の出力側のノード電圧は、最大値の V 2 4 \_\_ M A X である。一方、インバータG 2 3 の入力側のノード電圧 V 2 3 \_\_ T 2 2 は、 V 2 3 \_\_ M A X に近い値となる。ノード電圧 V 2 3 \_\_ T 2 2 は、対応する従来の発振回路 2 0 1 の ノード電圧 V 1 1 \_\_ T 1 2 よりも高い。その理由は、ノード電圧 V 2 3 の立ち上がりが従 来の発振回路 2 0 1 のノード電圧の立ち上がりに比べて急だからである。したがって、時

刻T22において、インバータG23のHCI劣化は、対応する時刻T12における従来 の発振回路201のインバータ(例えばインバータG11)のHCI劣化よりも大きい。 【0041】

時刻 T 2 3 において、インバータG 2 3 の入力側のノード電圧は、最大値の V 2 3 \_\_ M A X である。一方、インバータG 2 3 の出力側のノード電圧 V 2 4 \_\_ T 2 3 は、 V 2 4 \_\_ M A X に近い値となる。ノード電圧 V 2 4 \_\_ T 2 3 は、対応する従来の発振回路 2 0 1 の ノード電圧 V 1 2 \_\_ T 1 3 よりも高い。ノード電圧 V 2 4 の立ち下がりが従来の発振回路 2 0 1 のノード電圧の立ち下がりに比べて緩勾配だからである。したがって、時刻 T 2 3 において、インバータG 2 3 の H C I 劣化は、対応する時刻 T 1 3 における従来の発振回 路 2 0 1 のインバータの H C I 劣化よりも大きい。

【0042】

駆動力の小さいインバータの前段および後段に駆動力の大きいインバータを配置することによって、スイッチング動作毎(時間領域B)の、駆動力の小さいインバータのHCI 劣化は、従来の発振回路201におけるHCI劣化よりも大きくなる。したがって、実施 形態1に従う発振回路は、従来の発振回路に比べてHCI劣化に対する感度が高い。 【0043】

なお、発振回路202において、駆動力の小さいインバータと駆動力の大きいインバー タとが交互に配置されているが、発振回路202の一部に、駆動力の小さいインバータの 前段と後段に駆動力の大きいインバータが配置される構成を有していればよい。 【0044】

20

30

10

発振回路202において、インバータG21,G23,・・・G2n-1の駆動力は同 じであってもよいし、異なっていてもよい。同様に、インバータG22,G24,・・・ G2nの各駆動力は、同じであってもよいし、異なっていてもよい。

【0045】

図1に示される発振回路200として実施形態1に従う発振回路202を用いることに よって、論理回路100を構成するトランジスタのHCI劣化を高感度に検出することが できる。

[0046]

さらに、実施形態1に従う発振回路202を用いた検出回路10は、2端子測定でHC I劣化を検出できるため、製品への実装およびフィールドでの測定が容易である。加えて 、実施形態1に従う発振回路202を用いた検出回路10は、昇圧回路を用いる構成では ないため、消費電力を抑え、かつ、論理回路100の実動作を実現することができる。 【0047】

次に、図7を参照して実施形態1の変形例について説明する。図7は、実施形態1の変 形例に従う発振回路の構成例を示す図である。図7を参照して、発振回路203は、NA NDゲート10と、インバータG31,G33,・・・G3n-1と、少なくとも1つの インバータを含む複数個の論理ゲートが並列に接続された論理ゲート群R32,R34・ ・・R3nとを備える。

[0048]

論理ゲート群R32は、m個のインバータが並列に接続される。論理ゲート群R34は <sup>40</sup> 、インバータG341および複数個の4入力NANDゲートN342,・・・N34kが 並列に接続され、合計k個の論理ゲートを備える。4入力NANDゲートN342,・・ ・N34kの3つの入力端子には、前段のインバータからの出力が入力される。残り1つ の入力端子は、制御回路500から出力される制御信号Sigが入力される。

【0049】

本実施形態において、論理ゲート群R34を構成する4入力NANDゲートN342, ・・・N34kは、出力側が開放されている。これらのNANDゲートを並列に接続する 理由は、論理ゲート群R34の合計容量を大きくすることが目的である。したがって、こ れらのNANDゲートの出力側は、開放されていてもよいし、後段のインバータG35に 接続されていてもよい。 (8)

[0050]

なお、これらのNANDゲートの出力側が後段のG35に接続されている場合は、各NANDゲートN342, ・・・N34kは、制御回路500から出力されるHighの制御信号Sigが入力される。

【 0 0 5 1 】

論理ゲート群R32を構成する各インバータG321,G322・・・G32nの出力 は1つのインバータG33に接続される。したがって、論理ゲート群R32を構成する各 インバータのファンアウト数は1である。「ファンアウト数」とは、論理ゲートの出力が 接続される論理ゲートの個数をいう。インバータG33の出力は論理ゲート群R34を構 成する k 個の論理ゲートに接続されるため、インバータG33のファンアウト数は k であ る。

[0052]

論理ゲート群R32,R34, ・・・R3nの容量は、並列に接続される論理ゲートの 数に比例して増える。論理ゲートの駆動力は当該論理ゲートを構成するトランジスタの容 量に比例する。したがって、インバータG31,G33,・・・Gn3-1は、駆動力の 小さいインバータに相当する。一方、インバータを含む論理ゲート群R32,R34,・ ・・R3nは、駆動力の大きいインバータに相当する。

【0053】

したがって、駆動力の異なる論理ゲートを交互に配置する発振回路202に代えて、ファンアウト数が異なる論理ゲートを交互に配置する発振回路203を用いても、発振回路 20202と同等の効果が得られる。

【0054】

発振回路203において、ファンアウト数が異なる論理ゲートが交互に配置されている が、発振回路203の構成は図示された構成に限られない。少なくとも発振回路203の 一部に、ファンアウト数が多いインバータの前段と後段とにファンアウト数が小さい論理 ゲート群が配置される構成を含んでいればよい。したがって、論理ゲート群R32,R3 4,・・・R3nに含まれるインバータのファンアウト数は1でなくとも、インバータG 31,G33,・・・G3n-1のファンアウト数より少なければよい。

【 0 0 5 5 】

また、論理ゲート群R32,R34,・・・R3nに並列に接続されるインバータの数 <sup>30</sup> は同じでもよいし、異なってもよい。各論理ゲート群を構成する各論理ゲートの駆動力は 同じでもよいし、異なってもよい。

[0056]

好ましくは、各論理ゲート群を構成する各論理ゲートは、インバータG31,G33・ ・・G3n-1よりも駆動力を大きい。その理由は、論理ゲート群と前段および後段のイ ンバータとの駆動力比をより大きくすることができるためである。その結果、駆動力が小 さいインバータのスイッチング動作毎のHCI劣化が大きくなる。

【0057】

本実施形態では、当該駆動力比を大きくするために、インバータG341,・・・G3 4nのように、インバータG31,G33・・・G3n-1よりも駆動力を大きいインバ <sup>40</sup> ータを用いている。また、駆動力比を大きくするために、4入力のNANDゲートを用い ている。その理由は、入力数の多いNANDゲートは入力数の少ないNANDゲートに比 べて、面積に対する容量(駆動力)が大きいためである。したがって、駆動力比を大きく するためには、2入力のNANDゲートよりも3入力以上のNANDゲートを用いること が好ましい。

【0058】

別の局面において、NANDゲートではなくNORゲートを用いても同等の効果を得る ことができる。なお、NORゲートを用いる場合、NORゲートの少なくとも1つの入力 端子は、制御回路500から出力されるLowの制御信号Sigが入力される。 【0059】

図8は、論理ゲートの駆動力比およびファンアウト数比に対するホットキャリア寿命を 説明する図である。

[0060]

駆動力比とは、図5に示される発振回路202において、インバータG21,G23, ・・・G2n-1の駆動力に対するインバータG22,G24,・・・G2nの駆動力の 比率をいう。ファンアウト数比とは、図7に示される発振回路203において、G31, G33,・・・G3n-1の出力が接続される論理ゲートの数をいう。ホットキャリア寿 命とは、トランジスタのHCI劣化が所定量に達する時間のことをいう。本実施例におい て、所定量とは、たとえば、発振回路の発振周波数が初期値より1%低下することをいう 。図8では、縦軸にホットキャリア寿命をログスケールでプロットする。

[0061]

駆動力比が増えるほど、またはファンアウト数比が増えるほどホットキャリア寿命は短 くなる。従来の発振回路201を用いた場合のホットキャリア寿命を1とすると、駆動力 比を4倍に、またはファンアウト数比を4倍にすることによって、ホットキャリア寿命は 1/k倍となる。したがって、駆動力比を増やすこと、およびファンアウト数比を増やす ことによって、発振回路を構成するトランジスタのHCI劣化に対する感度を高めること ができる。

[0062]

「実施形態21

20 図9は、実施形態2に従う発振回路の構成例を示す図である。図9を参照して、発振回 路204では、NANDゲート10と、駆動力の小さいインバータG41,G43,G4 4,・・・G4n-1と、駆動力の大きいインバータG42,G45,・・・G4nとを 備える。図9に示されるように、発振回路204では、駆動力の小さい2つのインバータ と駆動力の大きい1つのインバータとから構成される組み合わせを繰り返し配置される。 [0063]

図10は、図9に示す発振回路の各ノード電圧の経時変化を説明する図である。ノード 電圧V43,V45は、それぞれ図6におけるノード電圧V23,V24と同じなので、 その詳細については説明は繰り返さない。

[0064]

時刻 T 4 1 において、ノード電圧 V 4 4 は、0(Low)から V 4 4 M A X (Hig h) に立ち上がりはじめる。所定時間経過後、時刻 T44 において、ノード電圧 V44 は 、HihgからLowに立ち下がりはじめる。

[0065]

論理ゲートを構成するトランジスタの特性として、論理ゲートの出力側のノード電圧は 、入力側のノード電圧の影響を受ける、という点がある。たとえば、論理ゲートの入力側 のノード電圧の時間変化(傾き)が緩やかである場合、出力側のノード電圧の傾きもやや 緩やかとなる。

[0066]

インバータG42において、出力側のノード電圧V43の傾きは従来の発振回路201 40 のノード電圧の傾きよりも急である。しかし、インバータG42の入力側のノード電圧V 42の傾きが緩勾配であるため、ノード電圧V43の傾きは、やや緩やかとなっている。 [0067]

インバータG43において、入力側のノード電圧V43の傾きは急である。さらに、後 段のインバータG44は駆動力(容量)が小さいため、インバータG43の出力側のノー ド電圧V44の傾きも急となる。出力側のノード電圧V44は、傾きが急である入力側の ノード電圧V43の影響を受ける。したがって、ノード電圧V44の傾きはノード電圧V 43の傾きよりも急となる。

[0068]

時刻T42~T43において、インバータG44の入力側のノード電圧は、最大値のV 44\_MAXである。さらに、インバータG44の出力側のノード電圧も、最大値のV4 50

5 \_\_ MAXである。したがって、時刻T42~T43において、インバータG44を構成 するトランジスタのHCI劣化は最大となる。したがって、時刻T42~T43において 、インバータG44のHCI劣化は、対応する実施形態1の時刻T22~T23における インバータG23のHCI劣化よりも大きい。

【0069】

図10において、2つの駆動力の小さいインバータと1つの駆動力の大きいインバータ とから構成される組み合わせが、繰り返し配置されるが、発振回路204の構成は、これ に限定されない。具体的には、発振回路204は、少なくとも一部に、一段目に駆動力の 大きいインバータ、二,三段目に駆動力の小さいインバータ、四段目に駆動力の大きいイ ンバータの順で配置される構成(以下、実施形態2に従う構成とも称する)を含んでいれ ばよい。

【0070】

発振回路204は、実施形態2に従う構成を含むことによって、当該構成の三段目に配置されるインバータ(たとえばインバータG43)のスイッチング動作毎(時間領域C)のHCI劣化は、実施形態1に従うインバータのHCI劣化よりも大きくなる。 【0071】

発振回路204において、インバータG41,G43,G44,・・・G4n-1の各 駆動力は、同じであってもよいし、異なっていてもよい。同様にインバータG42,G4 5,・・・G4nの各駆動力は、同じであってもよいし、異なっていてもよい。ただし、 実施形態2に従う構成の二段目のインバータ(たとえばインバータG43)の駆動力は、 当該構成の三段目のインバータ(たとえばインバータG44)の駆動力以上とする。

20

10

別の局面において、駆動力の大きいインバータG42,G45,・・・G4nに代えて、図7に示されるようなインバータを含む論理ゲート群R32,R34,・・・R3nを 用いてもよい。

【0073】

[0072]

図1に示される発振回路200として、実施形態2に従う発振回路204を用いること によって、論理回路100を構成するトランジスタのHCI劣化をより高感度に検出する ことができる。

【0074】

さらに、実施形態2に従う発振回路204を用いた検出回路10は、2端子測定でHC I劣化を検出できるため製品への実装およびフィールドでの測定が容易である。加えて、 実施形態2に従う発振回路204を用いた検出回路10は、昇圧回路を用いる構成ではな いため、消費電力を抑え、かつ、論理回路100の実動作を実現することができる。

【 0 0 7 5 】

[実施形態3]

図11は、実施形態3に従う発振回路の構成例を示す図である。図11を参照して、発振回路205は、図5に示される発振回路202にセレクタS0を追加した発振回路である。その他の部分については発振回路202と同じであるので、同じ部分の説明は繰り返さない。

【0076】

図11に示されるように、セレクタS0の一方の入力には、最終段のインバータG2nの出力であるノードL1が接続される。セレクタS0の他方の入力には、中間段のインバータG24とG25とを接続するノードL2が接続される。セレクタS0は、制御回路500から入力される制御信号fsel0に基づいて、ノードL1,L2のいずれか一方の入力を選択する。

【0077】

セレクタS0がノードL2を選択した場合、発振回路205は、NANDゲート10お よびインバータG21~G24を用いて発振する。セレクタS0がノードL2を選択した 場合は、セレクタS0がノードL1を選択した場合に比べて発振に用いる論理ゲートの数 30

が少なくなる。リングオシレータ型発振回路の発振周期は、発振する各論理ゲートの遅延時間と、発振する論理ゲートの段数とに応じて定まる。よって、セレクタS0がノードL2を選択した場合は、合計の遅延時間が短くなるため、発振回路は高速に発振する。したがって、各インバータの単位時間あたりのスイッチング回数が増えるため、発振回路205のHCI劣化に対する感度は、発振に用いる論理ゲートの数が少ない方が高くなる。

なお、セレクタS0がノードL2を選択した場合、後段のインバータG25~G2nは 、インバータG21~G24と同じ周波数でスイッチング動作を行うため、インバータG 21~G24と同様にHCI劣化を生じる。

【0079】

本例では、インバータG24とG25とを接続するノードL2がセレクタS0の入力に 接続されているが、このような構成に限られない。発振回路205は、発振に用いるイン バータの中に、HCI劣化が大きいインバータ(たとえば、実施形態1では駆動力の大き いインバータに挟まれた駆動力の小さいインバータ)を少なくとも1つ含んでいればよい

[0080]

一方で、発振回路205を構成する各インバータのHCI劣化は、駆動力が等しいイン バータ間であってもばらつく。したがって、発振回路205のHCI劣化を検出する場合 、発振に用いるインバータの数が多いほど、発振回路205は、各インバータ間のHCI 劣化ばらつきの影響を抑えることができる。よって、発振回路205のHCI劣化を検出 する場合、セレクタS0はノードL1を選択し、発振回路205は、発振回路205を構 成する全ての論理ゲートを用いて発振する。

20

10

【0081】

上記のように、発振段数を調整可能な構成を有する発振回路は、ストレス印加モードと HCI劣化検出モードとを切り替えることができる。ストレス印加モードとは、短段数発 振によってHCI劣化感度を高めるモードのことをいう。HCI劣化検出モードとは、長 段数発振によってHCI劣化ばらつきの影響を抑えてHCI劣化を検出するモードをいう

【0082】

本例では発振回路205として、発振回路202がセレクタを備える構成を示している <sup>30</sup> が、他の局面において、発振回路203,発振回路204がセレクタを備え、発振回路2 03,発振回路204が発振段数を調整可能な構成にしてもよい。

[0083]

実施形態3に従う発振回路は、HCI劣化を加速させるときは、ストレス印加モードに 設定され、HCI劣化を検出するときは、HCI劣化検出モードに設定される。当該構成 によれば、実施形態3に従う発振回路のHCI劣化に対する感度は高くなり、かつHCI 劣化の検出結果のばらつきを抑えることができる。

【0084】

図12は、実施形態3の変形例に従う発振回路の構成例を示す図である。図12を参照 して、発振回路206は、NANDゲート11,12,・・・1nと、セレクタS1,S<sup>40</sup> 2,・・・Snと、インバータ群g1,g2,・・・gnとを備える。各インバータ群で は、駆動力の小さいインバータG21と駆動力の大きいインバータG22とが交互に配置 される。

【0085】

セレクタS1の一方の入力は、インバータ群g1の最終段のインバータの出力ノードに 接続される。セレクタS1の他方の入力は、インバータ群gnの最終段のインバータの出 力ノードに接続される。

【0086】

セレクタS2,・・・Snの一方の入力は、それぞれNANDゲート1213、・・・
 1 nの出力ノードに接続される。セレクタS2,・・・Snの他方の入力は、それぞれ前 50

|段のインバー夕群g1,・・・gn-1の最終段のインバータの出力ノードに接続される

(12)

発振回路206のストレス印加モードにおいて、セレクタS1,S2,・・・Snは、 制御回路500から入力される制御信号fsel1,fsel2,・・・fselnによ って、それぞれノードL12,L22,・・・Ln2を選択する。ストレス印加モードに おいて、発振回路206は、NANDゲート11およびインバータ群g1と、各インバー タ群g2,・・・gnとがそれぞれ独立して発振する。ストレス印加モード時における発 振回路206がカウンタ300に出力する発振周波数は、インバータ群gnの発振周波数 と等しくなる。 [0088]発振回路206のHCI劣化検出モードにおいて、セレクタS1,S2,・・・Snは 、それぞれ、制御回路500から入力される制御信号fsel1,fsel2,・・・f selnによってノードL11,L21,・・・Ln1を選択する。HCI劣化検出モー ドにおいて、発振回路206は、全てのインバータ群,およびNAND11を用いて発振 する。 [0089]なお、制御信号fsel1,fsel2,・・・fselnは、全て共通の信号であっ て、制御回路500から出力される1つの信号であってもよい。 [0090]上記のように、発振回路は、発振段数を調整可能な構成にすることによって、ストレス 印加モードとHCI劣化検出モードとを切り替えることができる。 [0091]本例では発振回路206の各インバータ群g1,g2,・・・gnの構成として、発振 回路202に示されるインバータの配置構成が示されているが、インバータ配置構成はこ れに限られない。発振回路203または発振回路204に示されるインバータの配置構成 が用いられてもよい。

[0092]

[0087]

別の局面において、駆動力の大きいインバータG22に代えて、図7に示されるような インバータを含む論理ゲート群R32,R34,・・・R3nを用いてもよい。 [0093]

実施形態3の変形例に従う発振回路は、HCI劣化を加速させるときはストレス印加モ ードに設定され、HCI劣化を検出するときはHCI劣化検出モードに設定される。当該 構成によれば、発振回路のHCI劣化に対する感度が高くなり、かつHCI劣化の検出結 果のばらつきを抑えることができる。

[0094]

図1に示される発振回路200として、実施形態3に従う発振回路205または発振回 路206を用いることによって、論理回路100を構成するトランジスタのHCI劣化を 高感度、かつ高精度に検出することができる。

[0095]

さらに、実施形態3に従う発振回路205または発振回路206を用いた検出回路10 は、2端子測定でHCI劣化を検出できるため実製品への実装およびフィールドでの測定 が容易である。加えて、実施形態2に従う発振回路205または発振回路206を用いた 検出回路10は、昇圧回路を用いないため、消費電力を抑え、かつ、論理回路100の実 動作を実現することができる。

[0096]

以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明 者は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能 であることは言うまでもない。

【符号の説明】

10

【0097】 1 半導体装置、10 検出回路、100 論理回路、200,201,202,20 3,204,205,206 発振回路、300 カウンタ、400 比較器、500 制御回路、G インバータ、R 論理ゲート群、g インバータ群、S セレクタ。













205

【図12】



フロントページの続き

審査官 辻 勇貴

(56)参考文献 特開2013-120836(JP,A) 特開2010-246081(JP,A) 特開2007-037097(JP,A) 特開昭62-082716(JP,A) 米国特許第06288587(US,B1) 特開2010-283054(JP,A) 特開平09-127186(JP,A) 特開2011-165796(JP,A) 米国特許出願公開第2014/0176116(US,A1) 特開平06-268039(JP,A) 特現2009-519620(JP,A)

(58)調査した分野(Int.Cl., DB名)

G 0 1 R 3 1 / 2 8 H 0 1 L 2 1 / 8 2 2 H 0 1 L 2 7 / 0 4 H 0 3 K 3 / 0 3