(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 令和3年11月30日 (2021.11.30)

特許第6985661号

(P6985661)

(45) 発行日 令和3年12月22日 (2021.12.22)

(51) Int.Cl.			FΙ	
HO1L	35/34	(2006.01)	HO1L	35/34
HO1L	35/14	(2006.01)	HO1L	35/14
HO1L	35/30	(2006.01)	HO1L	35/30
CO1B	33/06	(2006.01)	C O 1 B	33/06

	請求項の数	4	(全)	12	頁)
--	-------	---	-----	----	----

(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日	特願2017-190674 (P2017-190674) 平成29年9月29日 (2017.9.29) 特開2019-67874 (P2019-67874A) 平成31年4月25日 (2019 4 25)	(73)特許権者 (73)特許権者	f 000003137 マツダ株式会社 広島県安芸郡府中町新地3番1号 f 504136568
審查請求日	令和2年8月26日 (2020.8.26)		国立大学法人広島大学 広島県東広島市鏡山1丁目3番2号
(出願人による申告)新エネルギー・産業損	平成27年度、国立研究開発法人 5術総合開発機構「未利用熱エネル	(74)代理人	110001427 特許業務法人前田特許事務所
ギーの革新的活用技術 技術力強化法第19条	所研究開発」に係る委託研究、産業 その適用を受ける特許出願	(72) 発明者	黒木 伸一郎 広島県東広島市鏡山一丁目4番2号 国立 大学法人広島大学 ナノデバイス・バイオ 融合科学研究所内
			最終頁に続く

(54) 【発明の名称】ペルチェ素子の製造方法及びその実装方法

(57)【特許請求の範囲】

【請求項1】

電力制御用半導体デバイスを冷却するための、 n 型の半導体層と p 型の半導体層とが電 極材によって交互に接続して構成されたペルチェ素子の製造方法であって、

前記 n 型の半導体層における互いに対向する表面及び裏面の浅い領域に、 n 型の不純物 イオンを注入することにより、前記浅い領域にそれぞれ n 型の高濃度領域を形成する工程 と、

前記 n 型の半導体層の表面及び裏面の上に、前記電極材である白金、アルミニウム又は チタンからなる金属膜を成膜する工程と、

前記金属膜が成膜された前記n型の半導体層に対して所定の温度で熱処理を行う工程と ¹⁰ を備え、

前記各半導体層は、シリコンからなり、

<u>前記熱処理を行う工程は、白金又はチタンからなる金属膜と前記 n 型の半導体層との界</u> 面をシリサイド化する、ペルチェ素子の製造方法。

【請求項2】

請求項1に記載のペルチェ素子の製造方法において、

前記金属膜は白金からなり、

前記熱処理は400 以上且つ800 以下の温度で行う、ペルチェ素子の製造方法。

【請求項3】

請求項1又は2に記載のペルチェ素子の実装方法であって、

前記電力制御用半導体デバイスにおける単位面積当たりの発熱量が前記ペルチェ素子に おける単位面積当たりの熱移動量よりも小さい場合は、前記ペルチェ素子を前記電力制御 用半導体デバイスの発熱面に当接させ、

一方、前記電力制御用半導体デバイスの前記発熱量が前記ペルチェ素子の前記熱移動量 と同等か又は大きい場合は、前記ペルチェ素子を前記電力制御用半導体デバイスの発熱面 との間にヒートスプレッダ材を介在させて当接させる、ペルチェ素子の実装方法。

【請求項4】

請求項3に記載のペルチェ素子の実装方法において、

前記電力制御用半導体デバイスの前記発熱量が前記ペルチェ素子の前記熱移動量と同等 か又は大きい場合は、

10

前記ペルチェ素子の平面積を前記電力制御用半導体デバイスの平面積よりも大きくする ペルチェ素子の実装方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、ペルチェ素子の製造方法及びその実装方法に関し、特に、車載用の電力制御 用半導体デバイスを冷却するペルチェ素子の製造方法及びその実装方法に関する。

【背景技術】 [0002]

近年、車載用の電力制御用半導体デバイス、例えばハイブリッド車(HV)、プラグイ ンハイブリッド車(PHV)及び電気自動車(EV)等に搭載されるモータ制御用のパワ ーデバイスは、坂道発進時における車両の後退をモータのトルクで抑制するヒルホールド 機能の使用時や、モータによる低速での登坂時に、発熱量のピークが100W/cm~を 超える。従来、車両の冷却システムは、主に水冷式が用いられており、このピーク値を適

切に冷却できるように設計されている。 【先行技術文献】

【特許文献】

[0003]【 特 許 文 献 1 】 特 許 5 3 2 4 6 8 0 号 公 報 【特許文献 2 】特開 2 0 1 4 - 0 2 2 7 3 1 号公報 【特許文献 3 】特表 2 0 0 7 - 5 1 8 2 8 1 号公報 【 特 許 文 献 4 】 特 表 2 0 0 2 - 5 4 0 6 3 6 号 公 報 【特許文献 5 】特許 4 8 9 6 3 3 6 号公報

【特許文献 6 】特開 2 0 1 7 - 0 2 8 1 1 8 号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

しかしながら、上記の発熱量のピーク値は、一般の走行時にはほとんど出現することが なく、冷却システムの性能としては過剰性能となっている。

[0005]

そこで、本発明者らは、ペルチェ素子、特に半導体を用いたペルチェ素子を用いること によって、このピーク値のみを速やかに低減できるようにすれば、従来の冷却システムの 簡素化を図ることが可能となるということに思い至った。

[0006]

このため、上記のパワーデバイスの発熱量に対処するには、例えば半導体シリコン(S i)を用いたペルチェ素子によるペルチェ効果を最大限、その理論値では約300W/c m²にまで引き出す必要がある。ところで、一般に、シリコンの吸熱量が最大となるキャ リア濃度は、1×10¹⁸~1×10¹⁹ cm⁻³程度である。この程度のキャリア濃度 では、半導体と電極を形成する金属との接触電気抵抗(以下、単に接触抵抗とも呼ぶ。) が無視できない値となる。この接触抵抗が大きいと、発生するジュール熱が大きくなるた 30

20

40

め、ペルチェ素子による冷却性能が低下する。従って、半導体における金属電極との接触 部に対してキャリア濃度を高濃度化したり、当該接触部を金属シリサイド化したりする等 の対策が必要となる。

【 0 0 0 7 】

ところが、半導体の金属電極との接触部のキャリア濃度の高濃度化及び当該接触部の金属シリサイド化により、半導体におけるゼーベック係数にどのような影響が及ぶのかは未 だ明らかにされていない。

[0008]

本発明は、前記従来の問題を解決し、半導体を用いたペルチェ素子における熱移動量を 増大させることを目的とする。

【課題を解決するための手段】

【0009】

前記の目的を達成するため、本発明は、半導体を用いたペルチェ素子において、該半導体と電極金属との寄生ゼーベック係数及び接触抵抗の少なくとも一方を低減できるようにし、半導体と電極金属との接合面で生じるショットキー障壁(バリア)に対して、その低 障壁化及び狭障壁化を図る構成とする。

[0010]

具体的に、本発明は、半導体を用いたペルチェ素子の製造方法を対象とし、次のような 解決手段を講じた。

[0011]

すなわち、第1の発明は、電力制御用半導体デバイスを冷却するための、n型の半導体 層とp型の半導体層とが電極材によって交互に接続して構成されたペルチェ素子の製造方 法を対象とし、n型の半導体層における互いに対向する表面及び裏面の浅い領域にn型の 不純物イオンを注入することにより、当該浅い領域にそれぞれn型の高濃度領域を形成す る工程と、n型の半導体層の表面及び裏面の上に、電極材である白金、アルミニウム又は チタンからなる金属膜を成膜する工程と、金属膜が成膜されたn型の半導体層に対して所 定の温度で熱処理を行う工程とを備<u>え、各半導体層はシリコンからなり、熱処理を行う工</u> 程は、白金又はチタンからなる金属膜とn型の半導体層との界面をシリサイド化する工程 である。

[0012]

これによれば、まず、n型の半導体層の表面及び裏面にn型の高濃度領域を形成し、さらに、該n型の高濃度領域の上に成膜された電極材である白金、アルミニウム又はチタンからなる金属膜に対して所定の温度で熱処理を行うため、n型の半導体層と電極材である 金属との接合面で生じるショットキー障壁(バリア)に対して、その低障壁化及び狭障壁 化が可能となる。その結果、寄生ゼーベック係数が低減すると共に、接触低減が低減する ので、ペルチェ素子による吸熱効果(熱移動量)の向上を図ることができる。 【0013】

<u>また、</u>電極材である金属膜と半導体層との接合部に、白金シリサイド又はチタンシリサ イドを用いれば、寄生ゼーベック係数が低減して該接合部におけるゼーベック係数の絶対 値を大きくすることができる。

【0014】

第<u>2</u>の発明は、上記第<u>1</u>の発明において、金属膜は白金からなり、熱処理は400 以 上且つ800 以下の温度でおこなってもよい。

【0015】

これによれば、上記接合部における接触抵抗を低減できると共に、ゼーベック係数の絶 対値を大きくすることができる。

【0016】

第<u>3</u>の発明は、上記第1<u>又は第2</u>の発明のペルチェ素子の実装方法を対象とし、電力制御用半導体デバイスにおける単位面積当たりの発熱量がペルチェ素子における単位面積当たりの熱移動量よりも小さい場合は、ペルチェ素子を電力制御用半導体デバイスの発熱面

20

10

40

に当接させ、一方、電力制御用半導体デバイスの発熱量がペルチェ素子の熱移動量と同等 か又は大きい場合は、ペルチェ素子を電力制御用半導体デバイスの発熱面との間にヒート スプレッダ材を介在させて当接させる。

【0017】

これによれば、半導体デバイスの発熱量が、ペルチェ素子の熱移動量よりも大きい場合 であっても、その面内方向に熱の移動量が大きいヒートスプレッダ材によって、半導体デ バイスの平面積よりも大きい平面積を持つペルチェ素子に効率的に熱移動させることがで きるので、ペルチェ素子による半導体デバイスからの発熱を高効率に放熱することができ る。

【0018】

10

第<u>4</u>の発明は、上記第<u>3</u>の発明において、電力制御用半導体デバイスの発熱量がペルチェ素子の熱移動量と同等か又は大きい場合は、ペルチェ素子の平面積を電力制御用半導体 デバイスの平面積よりも大きくしてもよい。

【0019】

これによれば、半導体デバイスの発熱量がペルチェ素子の熱移動量よりも大きい場合に 、半導体デバイスからの発熱をより確実に放熱することが可能となる。

【発明の効果】

【0020】

本発明によれば、半導体を用いたペルチェ素子における該半導体と電極金属との寄生ゼ ーベック係数及び接触抵抗の少なくとも一方を低減できるようにして、当該ペルチェ素子 ²⁰ における熱移動量を増大することができる。

【図面の簡単な説明】

【0021】

【図1】図1は本発明の一実施形態に係るペルチェ素子を示す模式的な断面図である。 【図2】図2は本発明の一実施形態に係るペルチェ素子の製造方法の一工程を示す模式的 な断面図である。

【図3】図3は本発明の一実施形態に係るペルチェ素子の製造方法の一工程を示す模式的な断面図である。

【図4】図4は本発明の一実施形態に係るペルチェ素子の製造方法の一工程を示す模式的な断面図である。

30

【図5】図5は本発明の一実施形態に係るペルチェ素子を構成する半導体であって、電極が形成されたn型シリコン層におけるゼーベック係数の測定方法を示す模式的な正面図である。

【図6】図6は本発明の一実施形態に係るペルチェ素子を構成するn型シリコン層に適用 可能な金属材料における、n型シリコン層との接触抵抗(抵抗率))及びゼーベック係数 Sの平均値 S_{ave}の測定結果を表すグラフである。

【図7】図7は本発明の一実施形態に係るペルチェ素子を構成するn型シリコン層に適用 する白金及び白金シリサイドにおけるゼーベック係数(左縦軸)並びに接触抵抗率(右縦 軸)と熱処理温度との関係を示すグラフである。

【図8】図8は従来の複数のパワーデバイスを用いた車載用インバータにおける発熱量と 40 インバータ効率との関係を示すグラフである。

【図9】図9は従来の半導体材料及び構造が異なるパワーデバイスにおける導電損失(抵 抗損失)による発熱量とスイッチング損失による発熱量と和の一覧を示す表である。

【図10】図10は本発明の一実施形態に係るペルチェ素子の実装方法を示すフロー図で ある。

【発明を実施するための形態】

【 0 0 2 2 】

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の 説明は、本質的に例示に過ぎず、本発明、その適用物又はその用途を制限することを意図 しない。

(4)

[0023]

(発明の経緯)

ペルチェ素子を電力制御用半導体デバイス、例えば、車載用のパワーデバイスの急激な 温度上昇の冷却に用いる場合は、ペルチェ素子自体の外部への熱移動量、すなわち熱伝導 率を高める必要がある。なお、ペルチェ素子を冷却装置に用いる小型冷蔵庫のような場合 は、外界からの熱が庫内に入らないように、ペルチェ素子自体の熱伝導率は、通常抑えら れている。

[0024]

以下に、ペルチェ素子における熱移動量Q_{out}[W]を式(1)に示す。

【0025】

 $Q_{0,u,t} = STI - (1/2)RI^2 + K T ...(1)$

ここで、 S はペルチェ素子を構成する半導体のゼーベック係数 [V / K] であり、 T は 絶対温度 [K] であり、 I は電流 [A] であり、 R は抵抗 [] であり、 K は熱伝導率 [W / (cm・K)] である。また、 R I ² は、ジュール熱 [J] (= [W・s])を表す

[0026]

ゼーベック係数Sは、以下の式(2)に示すように、半導体ゼーベック係数S_sと、寄 生ゼーベック係数S_p及び金属ゼーベック係数S_mとの差である。ここで、寄生ゼーベッ ク係数S_pは、半導体と電極金属との接合部におけるゼーベック係数である。 【0027】

 $S = S_{s} - S_{p} - S_{m} \dots (2)$

また、抵抗Rは、以下の式(3)に示すように、半導体抵抗R_sと、接触抵抗R_pと、 金属抵抗R_mとの和である。ここで、接触抵抗R_pは、半導体と電極金属との接合部にお ける接触抵抗である。

【0028】

 $R = R_{s} + R_{p} + R_{m} \dots (3)$

また、熱伝導率の増大は、以下の式(4)に示すように、熱伝導率の逆数に対応する伝 熱抵抗(1 / K)の低減として、半導体熱抵抗1 / K 。と、接触熱抵抗1 / K _pと、金属 熱抵抗1 / K _mとの和として表される。ここでも、接触熱抵抗1 / K _pは、半導体と電極 金属との接合部における接触熱抵抗である。

【 0 0 2 9 】

 $1/K = 1/K_{s} + 1/K_{p} + 1/K_{m} \dots (4)$

上記の式(1)~(4)から分かるように、ペルチェ素子による発熱密度Q_{out}を大 きくするには、少なくとも、

(a)ゼーベック係数 Sの増大 => 寄生ゼーベック係数 S_pの低減、及び

(b)ジュール熱RI²の低減 = > 接触抵抗R_pの低減

が考えられる。

【0030】

従って、本発明は、上記の項目(a)の寄生ゼーベック係数 S_pの低減と、項目(b)の接触抵抗 R_pの低減とを図ることにより、式(1)に示す熱移動量 Q_{out}を大きくす ⁴⁰る構成とする。

【0031】

このうち、本発明者らの種々の検討により、半導体と電極金属との接合面(界面)にお けるショットキー障壁の低障壁化及び狭障壁化によって、寄生ゼーベック係数 S_pが低減 することが分かっている。

【0032】

また、半導体におけるキャリアの高濃度化と、半導体と電極金属との接合面(界面)に おけるショットキー障壁の低障壁化及び狭障壁化とによって、接触抵抗 R_pが低減するこ とが分かっている。

【0033】

10

20

(6)

さらに、本発明者らは、半導体、より詳しくはn型の半導体(n型シリコン)とその電 極金属との接合部における寄生ゼーベック係数Spと該接合部における接触抵抗Rpとを 低減できる適当な電極金属を探し当てた。

【0034】

(一実施形態)

本発明の一実施形態について図面を参照しながら説明する。

[0035]

[ペルチェ素子の構成]

図1は本実施形態に係る半導体を用いたペルチェ素子の断面構成の一例を示している。 図1に示すように、本ペルチェ素子10は、それぞれ複数のドット(島)状に交互に配置 ¹⁰ されたp型シリコン層12及びn型シリコン層14と、これらシリコン層12、14に交 互に電流が流れるようにその下部に配置された下部電極11及びその上部に配置された上 部電極15とから構成されている。

【0036】

下部電極11及び上部電極15には、例えば、白金(Pt)、アルミニウム(A1)及 びチタン(Ti)のうちのいずれかを用いている。後述するように、白金及びチタンは、 電極の製造時にシリサイド化される。

【0037】

p型シリコン層12及びn型シリコン層14との間、下部電極11同士の間並びに上部 電極15同士の間には、例えば酸化シリコン(SiO₂)からなる絶縁膜13が充填され ²⁰ て形成されている。

【 0 0 3 8 】

[n型シリコン層への電極の形成方法]

次に、図2~図4を用いて、本実施形態に係るペルチェ素子を構成する半導体層のうち n型シリコン層への電極の形成方法について説明する。

【0039】

まず、図2に示すように、図1に示したドット状の複数のn型シリコン層14が取れる 程度の平面形状を持つ板状のn型シリコン層21を用意する。

【0040】

次に、公知のイオン注入装置を用いて、用意した n 型シリコン層 2 1 の表面及び裏面の 30 全面における比較的に浅い領域に、順次、 n 型のキャリア濃度が 1 × 1 8 / c m ³ ~ 1 × 1 9 / c m ³程度となるように、 n 型の不純物である、例えば燐(P⁺)イオンを注入す る。その後、注入された燐イオンを活性化する所定の熱処理を公知のアニール装置で行う 。これにより、 n 型シリコン層 2 1 の表面及び裏面に n⁺型領域 2 1 a がそれぞれ形成さ れる。

[0041]

次に、図3に示すように、公知のスパッタ装置を用いて、厚さが例えば200nm~5 00nm程度の金属膜22、ここではPt膜22を成膜する。

[0042]

次に、図4に示すように、公知のアニール装置を用いて、表裏面にPt膜22が成膜さ⁴⁰ れたn型シリコン層21に対して所定の熱処理を行う。これにより、Pt膜22とn⁺型 領域21aとの接合部に、白金(Pt)とシリコン(Si)とが合金化してなる白金シリ サイド(Pt₂Si、PtSi、PtSi_x)層23が形成され、当該接合部におけるエ ネルギー障壁(ショットキーバリア)の高さが低くなり且つその幅が小さくなる。後述す るように、この熱処理は、加熱温度が400~800 程度であってもよい。 【0043】

図5は、電極として両端部にPt膜22aが形成された測定試料であるn型シリコン層 21Aにおけるゼーベック係数と抵抗率とを同時に測定できる測定方法を模式的に表して いる。この測定には、例えば公知のZEM-3等のゼーベック係数測定装置を用いること ができる。 [0044]

図5に示すように、n型シリコン層21Aは、絶縁性部材からなるホルダ40の上に保 持されている。銅(Cu)からなる2つの測定電極41は、ホルダ40の各端面とn型シ リコン層21Aのシリサイド化された各Pt膜22aの端部とに、それぞれ接触するよう に設けられている。各測定電極41は、銅(Cu)又はアルミニウム(A1)からなる導 電体43とそれぞれ接触されて支持されている。各導電体43は、直流電源44と接続さ れている。また、負極側の導電体43には、該導電体43を所定の温度に加熱するヒータ 45が設けられ、負極側のPt膜22aの温度T₁は、正極側のPt膜22aの温度T₂ よりも高く設定することができる。さらに、正極用と負極用の各Pt膜22aは、起電圧 測定用の電圧測定器46と接続されている。

[0045]

図6は白金(Pt)を含め金属膜22aに用いることができる金属材料における、n型 シリコン層21との接触抵抗(抵抗率)とゼーベック係数Sの平均値Sa、。との測定 結果をそれぞれ表している。接触抵抗は、公知の接触抵抗計測装置によって計測すること ができる。ここでは、金属材料として、上述した白金(Pt)及び白金シリサイド(Pt 。Si、PtSi)に加え、アルミニウム(Al)、チタン(Ti)、チタンシリサイド (TiSi,)、及びチタンシリサイドの上に白金シリサイドを積層した積層体(TiS i 、/PtSi、)からなる金属膜22 a をそれぞれ形成して測定している。なお、図6 においては、横軸は特定の物理量を表していない。

[0046]

図6からは、上記の各金属材料において、抵抗率 には有意な差はほとんど見られない 。これに対し、ゼーベック係数S_{av 。}は、白金シリサイドのうち白金原子とシリコン原 子とが1対1で合金化されたPtSiのゼーベック係数S_{av e}の絶対値が大きいことが 分かる。

[0047]

次に、図7に、白金(Pt)及び白金シリサイド(Pt,Si、PtSi)におけるゼ ーベック係数(左縦軸)及び接触抵抗率(右縦軸)と熱処理温度との関係をそれぞれ示す 。接触抵抗率は、公知の接触抵抗計測装置によって計測することができる。図7からは、 接触抵抗率()は、熱処理温度が300 程度の場合は、白金(Pt)がシリサイド化 せず、接触抵抗率が比較的大きいことが分かる。これに対し、ゼーベック係数 ()は、 熱処理温度が400 の場合は、白金シリサイド(Pt 。Si)が生成され、且つ接触抵 抗率が低減することが分かる。さらに、熱処理温度が700 程度の場合は、白金シリサ イド(PtSi)が生成され、且つその接触抵抗率もより低減することが分かる。

30

50

10

20

[0048]

前述したように、シリコン(Si)を用いたペルチェ素子によるペルチェ効果を約30 0W/cm²にまで引き出す必要があると記載したが、図8に複数のパワーデバイスを用 いた一般的な車載用インバータにおける発熱量の試算結果を示す。

[0049]

ここでは、インバータの1つのアームには、面積が1 c m²のパワーデバイスチップが 40 3個設定されており、各パワーデバイスの抵抗は同一とする。また、導電損失は、上記の 式(1)における導通項(RI²)を主な因子とする。発熱量は、例えば、出力が80k Wで、インバータ効率が96%の場合は、

 $q_{in} = 80 \times 1000 \times (1 - 0.96) \times (2/3) \times (1/3) = 711[$ W / c m²]となる。また、図 8 からは、出力が 5 0 k W で、インバータ効率が 9 6 % の 場合に、その発熱量は430W/cm²程度となり、インバータ効率が97%の場合では 、その発熱量は320W/cm²程度となることが分かる。

[0050]

また、図9に半導体材料及び構造が異なるパワーデバイスであって、導電損失(抵抗損 失)による発熱量と、スイッチング損失による発熱量と和の一覧を示す。SiC DMO SFETは、炭化シリコン(SiC)からなる二重拡散MOSFETであり、Si IG

(7)

B T は、シリコン(S i)からなる絶縁ゲート型バイポーラトランジスタである。 【 0 0 5 1 】

ここで、各トランジスタにおける導電損失は、それぞれ100 の時点で、そのデュー ティ比は50%であり、その電流値は33A/cm²である。このとき、SiC DMO SFETの導電損失による発熱量は100W/cm²であり、Si IGBTの導電損失 による発熱量は182W/cm²である。図9からは、スイッチング周波数が20kHz の場合には、SiC DMOSFETの発熱量は140W/cm²に過ぎず、一方、Si IGBTの発熱量は3000W/cm²を超えることが分かる。

[0052]

[ペルチェ素子の実装方法]

次に、図10に示すように、本実施形態においては、ペルチェ素子10における熱移動量、ここでは単位面積当たりの熱移動量 q_{のut}と、パワーデバイス50の単位面積当たりの発熱量(発熱密度 q_{in})との関係において、パワーデバイス50に接して載置するペルチェ素子10の実装形態を変更する。

[0053]

単位面積当たりの熱移動量 q_{out} [W / cm²]は、式(5)で示される。 【0054】

 $q_{0,\mu,t} = STi - (1/2) li^{2} + (k/l) T ...(5)$

ここで、Sはゼーベック係数[V/K]であり、Tは絶対温度[K]であり、iは単位 面積当たりの電流[A/cm²]である。 は抵抗率[・cm]であり、1はペルチェ ²⁰ 素子10を構成する半導体層、例えば1個のn型シリコン層14における電流の行路長[cm]であり、kは熱伝導率[W/(cm・K)]である。

【0055】

判定工程ST11において、パワーデバイス50の発熱量q_{in}が、ペルチェ素子10 の熱移動量q_{out}よりも小さい場合は、次の実装工程ST12において、ペルチェ素子 10の平面積をパワーデバイス50の平面積と同等程度として、該ペルチェ素子10をパ ワーデバイス50の発熱面である、例えば上面と当接して密着させる。

【0056】

逆に、パワーデバイス50の発熱量q_{in}が、ペルチェ素子10Aの熱移動量q_{out} と同等か又はそれよりも大きい場合は、他の実装工程ST13において、ペルチェ素子1 0Aの平面積をパワーデバイス50Aの平面積よりも大きくすると共に、該ペルチェ素子 10Aの下面に、面内方向に放熱効率を高める構造を持つヒートスプレッダ材52を貼り 付ける。その後、該ヒートスプレッダ材52の下面とパワーデバイス50Aの発熱面とを 互いに当接して密着させる。このとき、ヒートスプレッダ材52の平面積は、パワーデバ イス50Aの発熱面の面積よりも大きくすることが好ましい。

【0057】

このようにすると、パワーデバイス50Aの発熱量q_{in}が、ペルチェ素子10Aの熱 移動量q_{out}よりも大きい場合であっても、その面内方向に熱の移動量が大きいヒート スプレッダ材52によって、パワーデバイス50Aの平面積よりも大きい平面積を持つペ ルチェ素子10Aに効率的に熱移動させることができる。このため、パワーデバイス50 Aの平面積よりも大きいペルチェ素子10Aによって、パワーデバイス50Aからの発熱 を高効率に放熱することができる。

40

30

10

[0058]

- 効果 -

本実施形態に係るペルチェ素子の製造方法によると、半導体を用いたペルチェ素子にお いて、半導体と電極金属との接合面で生じるショットキー障壁(バリア)に対して、その 低障壁化及び狭障壁化を実現することができる。

[0059]

具体的には、熱移動量Q_{out}を表す、上掲した式(1)において、 Q_{out} = STI - (1/2)RI² + K T ...(1)

第1に、寄生ゼーベック係数S_pを低減させることにより、ゼーベック係数Sを増大さ せる。第2に、接触抵抗R_pを低減させることにより、ジュール熱RI²を低減させる。 これにより、熱移動量Q_{out}を大きくすることができるので、ペルチェ素子によるパワ ーデバイスからの発熱を高効率で放熱することができる。 【0060】

また、本実施形態に係るペルチェ素子の実装方法によると、パワーデバイスの発熱量 q inが、ペルチェ素子の熱移動量 q out よりも大きい場合でも、その面内方向に熱の移 動量が大きいヒートスプレッダ材を介在させることによって、パワーデバイスの平面積よ りも大きいペルチェ素子に対して熱移動を効率的に行うことができる。このため、パワー デバイスからの発熱を効率良く放熱することができる。

- 【産業上の利用可能性】
- [0061]

本発明に係るペルチェ素子の製造方法及びその実装方法は、半導体層と電極金属とのシ ョットキー接触におけるショットキー障壁を低く且つ狭くすることにより、ペルチェ素子 の熱移動量を増大でき、車載用の電力制御用半導体デバイスを冷却するペルチェ素子とし て有用である。

- 【符号の説明】
- [0062]
- 10、10A ペルチェ素子
- 11 下部電極(電極材)
- 12 p型シリコン層
- 13 絶縁膜
- 14 n型シリコン層(n型の半導体層)

15 上部電極(電極材)

- 21、21A n型シリコン層(n型の半導体層)
- 21a n⁺型領域(n型の高濃度領域)

22、22a 金属膜(Pt膜)

- 2.3 白金シリサイド層
- 40 ホルダ
- 4.1 測定電極
- 43 導電体
- 45 ヒータ
- 50、50A パワーデバイス(電力制御用半導体デバイス)

10

22 21a

-21

21a 22



【図2】





【図5】







【図6】



【図7】







	SiC DMOSFET	Si IGBT
導電損失 スイッチング損失(500Hz)	104W/cm²	254.5W/cm²
導電損失 スイッチング損失(5kHz)	140W/cm²	907W/cm²
導電損失 スイッチング損失(20kHz)	260W/cm²	3082W/cm²

【図10】



フロントページの続き

- (72)発明者 古林 寛 広島県東広島市鏡山一丁目4番2号 国立大学法人広島大学 ナノデバイス・バイオ融合科学研究 所内
- (72)発明者 種平 貴文広島県安芸郡府中町新地3番1号 マツダ株式会社内
- (72)発明者 三好 誠治広島県安芸郡府中町新地3番1号 マツダ株式会社内
- (72)発明者 米盛 敬広島県安芸郡府中町新地3番1号 マツダ株式会社内
 - 審查官 柴山 将隆
- (56)参考文献 国際公開第2017/013838(WO,A1) 特表2017-510992(JP,A) 特開昭51-064872(JP,A) 特開昭56-124233(JP,A) 特開平04-307977(JP,A) 特開2013-021008(JP,A) 特開2010-080782(JP,A) 時開2010-080782(JP,A) 国際公開第2010/050490(WO,A1) 特開2017-028118(JP,A) 特開2017-028118(JP,A) 特開2008-198928(JP,A) 特開2008-198928(JP,A) 米国特許出願公開第2014/0261606(US,A1) 米国特許出願公開第2014/0345661(US,A1)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 3 5 / 3 4 H 0 1 L 3 5 / 1 4 H 0 1 L 3 5 / 3 0 C 0 1 B 3 3 / 0 6