

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第5313424号  
(P5313424)

(45) 発行日 平成25年10月9日(2013.10.9)

(24) 登録日 平成25年7月12日(2013.7.12)

(51) Int. Cl. F I  
 HO 1 L 21/338 (2006.01) HO 1 L 29/80 B  
 HO 1 L 29/812 (2006.01) HO 1 L 29/80 H  
 HO 1 L 29/778 (2006.01)

請求項の数 8 (全 12 頁)

(21) 出願番号	特願2001-557092 (P2001-557092)	(73) 特許権者	592054856
(86) (22) 出願日	平成13年2月1日(2001.2.1)		クリー インコーポレイテッド
(65) 公表番号	特表2004-517461 (P2004-517461A)		CREE INC.
(43) 公表日	平成16年6月10日(2004.6.10)		アメリカ合衆国 ノースカロライナ州 2
(86) 国際出願番号	PCT/US2001/003433		7703 ダラム シリコン ドライブ
(87) 国際公開番号	W02001/057929		4600
(87) 国際公開日	平成13年8月9日(2001.8.9)	(73) 特許権者	506115514
審査請求日	平成20年1月31日(2008.1.31)		ザ リージェンツ オブ ザ ユニバーシ
審査番号	不服2012-781 (P2012-781/J1)		ティ オブ カリフォルニア
審査請求日	平成24年1月16日(2012.1.16)		アメリカ合衆国 カリフォルニア州 94
(31) 優先権主張番号	60/180, 435		607 オークランド フランクリン ス
(32) 優先日	平成12年2月4日(2000.2.4)		トリート 1111 トゥエルフス フロ
(33) 優先権主張国	米国 (US)		ア
(31) 優先権主張番号	09/771, 800	(74) 代理人	100092093
(32) 優先日	平成13年1月29日(2001.1.29)		弁理士 辻居 幸一
(33) 優先権主張国	米国 (US)		最終頁に続く

(54) 【発明の名称】 トラッピング (trapping) を低減させた III 族窒化物ベースの電界効果トランジスタ (FET) およびトランジスタの製造方法

(57) 【特許請求の範囲】

【請求項 1】

電界効果トランジスタ (FET) であって、

III 族窒化物半導体材料で形成された、比抵抗が高い非伝導層 (20) と、

III 族窒化物半導体材料で形成された、前記非伝導層 (20) 上のバリア層 (18) と、

前記バリア層 (18) 表面の一部が隣接し、前記バリア層 (18) と接触しているソースコンタクト、ドレインコンタクト、ゲートコンタクト (13、14、16) と、

ドーパされていない電子ソース層より高い割合のドナー電子 (68) を含むようにドーパされ、前記ドナー電子により前記 FET がマイクロ波の周波数において効率的な利得を生ずることを可能にする、前記コンタクト (13、14、16) の間の前記バリア層 (18) 表面上の窒化ケイ素 ( $Si_xN_y$ ) 電子ソース層 (22) と、を含み、

前記ドナー電子はシリコンを含むドーパントによって供給される、ことを特徴とする FET。

【請求項 2】

前記バリア層 (18) がプラスに帯電した表面トラップ (69) を持ち、前記ドナー電子 (68) が前記トラップ (69) を中性化し、前記ドナー電子 (68) が前記トラップ (69) より高いエネルギー状態を有することを特徴とする請求項 1 に記載の FET。

【請求項 3】

前記電子ソース層 (22) が、電子フィールド (electron field)、電

圧または温度の上昇によってひき起こされるストレスのもとで前記バリア層(18)と安定な結合を有することを特徴とする請求項1に記載のFET。

【請求項4】

前記バリア層(18)の表面が、実質的に損傷がないことを特徴とする請求項1に記載のFET。

【請求項5】

サファイアまたは炭化ケイ素の基板(11)をさらに含み、当該基板(11)は、前記非伝導層(20)に隣接し、前記バリア層(18)の反対側にあることを特徴とする請求項1に記載のFET。

【請求項6】

前記非伝導層(20)と前記基板(11)との間にバッファ層(12)をさらに含むことを特徴とする請求項5に記載のFET。

【請求項7】

前記バリア層(38)が、前記非伝導層(34)より幅広のエネルギーバンドギャップを有しており、前記FETが、前記バリア層(38)と前記非伝導層(34)との間に二次元電子ガス(2DEG)(42)をさらに含むことを特徴とする請求項1に記載のFET。

【請求項8】

請求項1に記載のFETを製造する方法であって、  
前記FETをスパッタリングチャンバに配置するステップ(126)と、  
前記スパッタリングチャンバ中で前記FET上の前記電子ソース層(108)をスパッタするステップ(128)と、  
前記スパッタリングチャンバを冷却しガス抜きするステップ(130)と、  
前記スパッタリングチャンバから前記FETを取り出すステップ(130)と、  
を含むことを特徴とする方法。

【発明の詳細な説明】

【0001】

本出願は、2000年2月4日出願のWu他による米国仮出願一連番号第60/180,435号に基づく優先権を主張するものである。

【0002】

(発明の背景)

(発明の分野)

本発明は、高周波のソリッドステートトランジスタ(solid state transistor)に関し、より詳しくは、III族窒化物ベースの電界効果トランジスタおよび高電子移動度トランジスタに関する。

【0003】

(関連技術の説明)

マイクロ波システムは、一般に、ソリッドステートトランジスタを増幅器および発信器として使用しており、それにより、システムサイズ(system size)を著しく小さくし、信頼性を増大させた。拡大するマイクロ波システムに対処するためには、その動作周波数および動作電力を増やすことが重要である。周波数信号が高いほどより多くの情報(帯域幅)を伝達することができ、非常に高い利得を持つより小さいアンテナが可能となり、解像度の改良されたレーダを提供する。

【0004】

電界効果トランジスタ(FET)および高電子移動度トランジスタ(HEMT)は、一般タイプのソリッドステートトランジスタであって、シリコン(Si)または砒化ガリウム(GaAs)等の半導体材料から作られる。Siの1つの不都合は、それが低い電子移動度(約 $1450\text{ cm}^2/\text{V}\cdot\text{s}$ )を持ち、それによって高いソース(source)抵抗を生むことである。この抵抗のため、そうでなければSiに基づくFETおよびHEMTから得ることが可能な高性能の利得がひどく低下される。[CRC Press, Th

10

20

30

40

50

e Electrical Engineering Handbook, Second Edition, Dorf, p. 994, (1997)]

【0005】

GaAsもまたFETおよびHEMTに用いる一般的な材料であり、民間用および軍用レーダ、ハンドセットセルラー(handset cellular)通信、および、衛星通信における信号増幅の標準となっている。GaAsは、Siより高い電子移動度(約 $6000\text{ cm}^2/\text{V}\cdot\text{s}$ )および低いソース抵抗を持っており、そのことが、GaAsベースのデバイスがより高い周波数で機能することを可能にしている。しかしながら、GaAsは比較的小さいバンドギャップ(室温で $1.42\text{ eV}$ )および比較的小さい降伏電圧(breakdown voltage)を有しており、そのことが、GaAsベースのFETおよびHEMTが高周波数において高い電力を提供することを妨げる。

10

【0006】

GaN/AlGaN半導体材料の製造における改良は、GaN/AlGaNベースのFETおよびHEMTの開発に重点が絞られてきた。これらのデバイスは、高い降伏電界、広いバンドギャップ(室温のGaNで $3.36\text{ eV}$ )、大きな伝導帯オフセット(offset)、高い飽和電子ドリフト速度等を含む材料特性の独特の組合せによって大量の電力を発生することができる。同じ周波数で作動させて、同じ大きさのGaN増幅器が、GaAs増幅器の電力の10倍まで生ずることができる。

【0007】

米国特許第5,192,987号(Khan他)には、バッファ(buffer)および基板上に成長させたGaN/AlGaNベースのHEMTおよびそれを製造する方法が記載されている。Gaska等の「High-Temperature Performance of AlGaN/GaN HFETs on SiC Substrates」、IEEE Electron Device Letters, Vol. 18, No. 10, 1997年10月、492頁、および、Ping等の「DC and Microwave Performance of High Current AlGaN Heterostructure Field Effect Transistors Grown on P-type SiC Substrates」、IEEE Electron Device Letters, Vol. 19, No. 2, 1998年2月、54頁には、他のHEMTが記載されている。これらのデバイスのいくつかは、67ギガヘルツもの高さの利得帯域幅積( $f_T$ ) (K. Chu等、WOCSEMMAD, Monterey, CA, 1998年2月)、および、10GHzにおいて最大 $2.84\text{ W/mm}$ までの高い出力密度(G. Sullivan等の「High Power 10-GHz Operation of AlGaN HFETs in Insulating SiC」、IEEE Electron Device Letters, Vol. 19, No. 6, 1998年6月、198頁、および、Wu等のIEEE Electron Device Letters, Volume 19, No. 2, 1998年2月、50頁)を示した。

20

30

【0008】

これらの進歩にもかかわらず、GaN/AlGaNベースのFETおよびHEMTは、高い効率と高い利得を有するマイクロ波出力全体の際立った量を生み出すことはできていない。それらは直流(DC)ゲートドライブでは際立った電力利得を生ずるが、ミリヘルツから数千ヘルツというわずかの周波数の増加により、それらの増幅は著しく低下する。

40

【0009】

交流(AC)増幅と直流(DC)増幅の間の差は、デバイスのチャネル(channel)内の表面トラップ(trap)によって主として引き起こされるものと思われる。用語はいくぶんさまざまであるが、1つのタイプのキャリアを捕捉した後、最も確率の高い次の事象が再励起である場合、不純物または欠陥の中心をトラッピングセンタ(または単にトラップ)というのが一般的である。一般に、バンドギャップの深いところに位置する

50

トラッピングの準位では、価電子帯の伝導の近くに位置する他の準位よりトラップしたキャリアを開放するのが遅くなる。これは、トラップした電子をバンドギャップの中央付近の中心から伝導帯に再励起させるために要するエネルギーが、電子をより近い準位から伝導帯に再励起させるために要するエネルギーと比較して増えるためである。

【0010】

$Al_xGa_{1-x}N$  ( $x = 0 \sim 1$ ) は、0.7から1.8 eV ( $x$  に依存する) の範囲の活性化エネルギーを有する極度のドナー状態にあるトラップを有するトランジスタのチャネル電荷に匹敵する表面トラップ密度を有している。FETおよびHEMTが作動する間、そのトラップがチャネル電子を捕らえる。トラッピングの遅れおよび深いところのトラッピングプロセスは、トランジスタの速度を落とし、それによってマイクロ波の周波数における出力性能を大きく低下させる。

10

【0011】

(発明の概要)

本発明は、好ましくは、GaN/AlGaNから形成され交流ゲートドライブに応答する改良された増幅特性を示すIII族窒化物ベースの改良されたFETおよびHEMTを提供する。また、本発明は、その新規なGaN/AlGaNのFETおよびHEMTを製造する新規な方法を提供する。

【0012】

その新規なFETは、比抵抗が高い非伝導層上にバリア層を含む。ソース、ドレイン、および、ゲートのコンタクトが、それぞれそのバリア層と接触して含まれている。電子ドナー層がそのバリア層表面上のコンタクトの間に形成されており、そのドナー層は、好ましくは、高い割合のドナー電子を持つ誘電層である。

20

【0013】

新規なHEMTについていえば、そのバリア層は、非伝導層より幅広のバンドギャップを有しており、その結果、バリア層と非伝導層が接合する所に二次元電子ガス(2DEG)を形成する。その2DEGは、高濃度の電子を有しており、拡大されたデバイス相互コンダクタンスを提供する。この新規のHEMTは、FETの伝導チャネル(conducting channel)上のもと同様のコンタクトを有しており、同様の誘電層がHEMTの伝導チャネル上に含まれる。

【0014】

それぞれのデバイスにおいて、バリア層は、プラスに帯電している表面トラップを有しているものと思われる。また、誘電層のドナー電子が、デバイスのバリア層に移動し、その表面トラップを充満するものと思われる。これによってそれらが中性となるようにし、それらが自由電子を捕捉することを防ぐ。また、新規の誘電コーティング(coating)も、デバイスのゲートのない領域のシート(sheet)電子密度を増し、望ましくない不動態化、不純物および取り扱い中の損傷からデバイスを保護する。

30

【0015】

本発明は、また、その新規なGaNのFETまたはHEMTを製造する方法を提供する。その新規な方法は、スパッタリング技術に依存するものであり、伝導チャネル表面の損傷は殆んど起こらない。それはまた、誘電層とチャネル表面の間の強くて安定した結合を提供する。

40

【0016】

本発明のこれらおよびさらなる特徴および利点は、添付した図面を伴う次の詳細な説明から、当技術分野の熟練者には明らかとなる。

【0017】

(発明の詳細な説明)

(新規GaN/AlGaNのFETおよびHEMT)

図1は、本発明に従って組み立てた新規なIII族窒化物ベースのFET10を示す。それは、サファイア( $Al_2O_3$ )または炭化ケイ素(SiC)のいずれかであり得る基板11を含み、好ましい基板は、4Hポリタイプの炭化ケイ素である。3C、6Hおよび1

50

5 R ポリタイプを含む他のポリタイプの炭化ケイ素もまた使用することができる。  $Al_x Ga_{1-x}N$  バッファ層 12 (ただし、 $x$  は 0 と 1 の間) が基板 11 の上にあり、FET 10 の炭化ケイ素基板とその他のものとの間の適切な結晶構造の遷移 ( *crystal structure transition* ) を提供する。

【0018】

炭化ケイ素は、III 族窒化物に対して、サファイアよりはるかに近い結晶格子整合を有しており、より高い品質の III 族窒化物薄膜をもたらす。炭化ケイ素はまた、非常に高い熱伝導性を有しており、そのため炭化ケイ素上の III 族窒化物デバイスの全出力能力は、( サファイア上に形成したデバイスの場合よくあるように ) 基板の熱散逸によって制限されない。また、炭化ケイ素基板の入手のし易さがデバイスを分離する余地および低減された寄生キャパシタンス ( *capacitance* ) を提供し、デバイスの工業化を可能にする。SiC 基板は、ノースカロライナ州ダラムの Cree Research, Inc. から入手でき、それらを製造する方法は、科学文献ならびに米国特許再発行特許明細書第 34, 861 号、米国特許第 4, 946, 547 号、同第 5, 200, 022 号に明らかにされている。

10

【0019】

III 族窒化物とは、窒素と、周期律表の III 族元素、通常は、アルミニウム ( Al )、ガリウム ( Ga )、インジウム ( In ) の間で形成される半導体化合物を指す。この用語はまた、 $AlGaIn$  および  $AlInGaIn$  等の、3 つからなる ( *ternary* ) および 3 次の ( *tertiary* ) 化合物を指す。

20

【0020】

FET 10 は、 $Al_x Ga_{1-x}N$  で形成されているバリア層 18 を有しており、それは GaN で形成されている高比抵抗をもつ非伝導層 20 の上にある。その高比抵抗層 20 は、バリア層 18 とバッファ層 12 の間に挟まれている。そのバリア層は、一般に、約 0.1 から 0.3 マイクロメートルの厚さであり、バリア層 18、高比抵抗層 20、およびバッファ層 12 は、好ましくは、基板 11 上にエピタキシャル成長またはイオン注入によって形成する。

【0021】

その FET はまた、ソースコンタクト 13 およびドレインコンタクト 14 を持っており、それらは高比抵抗層 20 の表面上にある。バッファ層 12 は、コンタクト 13 および 14 の間に配置されており、それぞれがバリア層の端と接触している。コンタクト 13 および 14 は、マイクロ波デバイス用としては通常 3 から 10 マイクロメートルの間隔で分離されている。ショットキー ( *Schottky* ) 整流コンタクト ( ゲート ) 16 は、ソースコンタクト 13 とドレインコンタクト 14 の間でバッファ層 12 の表面上に位置し、一般的には、0.1 から 2 マイクロメートルの範囲の長さを有する。その FET の全幅は、必要な全出力に依存する。30 ミリメートルより大きい幅もあり得るが、一般的な幅は、50 から 100 ミクロンの範囲内である。コンタクト間のバリア層表面の面積を、バリア層のアクセス領域と称する。

30

【0022】

ソースコンタクト 13 およびドレインコンタクト 14 は、好ましくは、チタン、アルミニウム、ニッケルおよび金の合金から形成し、ゲート 16 は、好ましくは、チタン、白金、クロム、ニッケル、チタンとタングステンの合金、ケイ化白金から形成する。1 つの実施形態においては、コンタクトは、ニッケル、シリコン、チタンのそれぞれの層を付着した後、それらをアニールをすることにより形成されるこれら材料の合金を含む。この合金のシステムはアルミニウムを排除しているため、それにより、アニール温度がアルミニウムの融点 ( 660 ) を超えるときのデバイス表面上の望ましくないアルミニウムの汚染を避ける。

40

【0023】

作動中、ドレインコンタクト 14 には、特定の電圧 ( n チャンネルデバイス用のプラスのドレイン電圧 ) でバイアスをかけ、ソースは接地する。これにより電流がチャンネルを通

50

てドレインからソースに流れるようになる。その電流は、ゲート 16 にかかるバイアスおよび周波数電位によって制御され、チャンネル電流を変調して利得を与える。

【0024】

本発明はまた、GaN/AlGaNに基づくHEMTに適用することができる。図2は、HEMT30を示し、それもFET10のものと同様のソースコンタクト13、ドレインコンタクト14およびショットキーゲート16を有する。それはまた、高比抵抗をもつ非伝導性のGaN層34の上に $Al_xGa_{1-x}N$ 半導体バリア層42を持っている。これらの層は両方とも、図1のものと同様に、窒化アルミニウムのバッファ層12および基板11上に形成されている。

【0025】

しかしながら、この実施形態においては、層42は、GaN層34より幅広のバンドギャップを有しており、エネルギーバンドギャップにおけるこの不連続性によって、自由電荷のより幅広のバンドギャップ材料からより低いバンドギャップ材料への移動がもたらされる。2つの界面に電荷が蓄積し、二次元電子ガス(2DEG)を生み出し、その結果、ソースコンタクト13とドレインコンタクト14の間に電流が流れることが可能となる。この2DEGは、非常に高い電子移動度を有しており、高周波数においてHEMTに非常に高い相互コンダクタンスを与える。ゲート16にかかる電圧によってゲート直下の2DEG中の電子の数を静電的に制御し、かくして、全体の電子の流れを制御する。

【0026】

また、新規のFET10とHEMT30は、両方とも、それぞれのバリア層18および38の表面上のバリア層のアクセス領域内に誘電性材料の層22および44を含んでいる。その誘電層は、好ましくは、窒化ケイ素( $Si_xN_y$ )であり、シリコンがドナー電子のソースとなっている。最も効率的であるためには、層22および44は、次の4つの条件を満たすべきである。第1は、ドナー電子の高いソースとなるドーパントを持たなければならないことである。窒化ケイ素については、その層は、Siの高い割合を持たなければならない。本出願者は、どのような動作理論にも縛られることは望まないが、現時点では、その層からの電子が表面のトラップを充満し、その結果、それらが中性となり、作用中はバリア層の電子を捕捉しないものと思われる。

【0027】

第2は、ドーパントのエネルギー準位が、トラップ中でのエネルギー準位より高く、最善の結果のためには、そのエネルギーは、バリア層伝導帯の縁のエネルギー準位より高くないことである。これによりゲート金属からの電子がドナー状態に寄与する確率が低減し、そのエネルギー準位でのトラッピングおよびディトラッピング(detraping)を防ぐ。ドーパントのエネルギー準位がバリア層伝導帯のエネルギー準位よりわずかに下にある場合もその層は作用するであろうが、そのエネルギーは高ければ高いほど良好である。

【0028】

第3は、デバイス表面に対する損傷が殆んどなく、誘電層の形成によりその損傷が増えたりはならないことである。表面の損傷は表面トラップをより多く生み出し得るものと思われる。第4は、コーティングとバリア層表面の間の結合がストレスのもとでも安定でなければならないことである。結合が不安定である場合は、実際のデバイスの作動のもとで、電子フィールド(electron field)、電圧または温度の上昇によって引き起こされるストレスを受けたとき、この層は作用しなくなり得るものと思われる。

【0029】

図3は、図2の点52のところではデバイスのショットキーゲート16とバリア層38と2DEG42およびGaN層34を垂直に通してとった新規HEMT30のバンドダイアグラム50を示す。そのダイアグラム50は、バイアスをかけず、バリア層に電流が流れていない平衡状態のHEMTについて示している。それは、HEMTのバリア層54とGaN層56および2DEG58のバンドエネルギーを示している。それは誘電コーティング44のないHEMTからのバンドダイアグラムと類似している。ショットキーゲート5

10

20

30

40

50

8 は、その下のバリア層を覆い、誘電層の電子がその下のバリア層に到達するのを防止する。

【0030】

図4は、図2の点62のところでのその誘電層44とバリア層38と2DEG42およびGaN層34を垂直に通してとったHEMT30（これも平衡状態）の別のバンドダイアグラム60を示す。そのダイアグラムは、ここでも、HEMTのバリア層63とGaN層64および2DEG65のバンドエネルギーを示し、さらにそれは、誘電層のバンドエネルギー66を示している。バリア層のアクセス領域には一般に表面トラップ69があって、電子をトラップすることにより周波数特性を低下させる。このダイアグラムは、エネルギー状態がトラップ69より高いドナー電子68のソースを有する誘電層のバンドエネルギー66を示している。その電子68は、バリア層に移動し、表面トラップ69を充満し、そのとき、中性になって作動中のそれらの電子捕捉能力を低下させる原因となる。

10

【0031】

図5は、図2の点72のところでのその誘電層44とバリア層38の間の接合面に沿って水平にとったHEMT（平衡状態）の第3のバンドダイアグラム70を示す。それは、ゲート16から始まりゲートとドレインの間の領域内に続く。ゲートのところでは誘電層はなく、バンドエネルギー72は一定のままである。ゲートを出たバリア層のアクセス領域では誘電層からの浅いドナー電子74が表面トラップ76を充満するのに有効で、それらを中性にする。バンドエネルギーは、ゲートの端の近くでトラップが充満されると低下し、引き続きアクセス領域で横ばい状態（levelsoff）78になる。

20

【0032】

図6は、新規のHEMTの、誘電層のあるものおよびないものの出力特性80を示す。ゲートの掃引は、ゲート電圧が2.0ボルトのときを始まりに、続いて1ボルトの段階ごとに曲線の族（family）を発生させている。そのHEMTは、誘電層があってもなくても、同一の直流高電力の出力特性82（太い線で示している）を有している。しかしながら、誘電層のないデバイスにかける交流ゲートドライブについては、出力応答は顕著に低下する84（普通の線）。誘電層があると、HEMTの交流出力特性86（破線）は、その直流出力特性とほぼ同様であり、高電力の交流出力が提供される。

【0033】

図7は、誘電層の厚さに対する交流ドライブおよび直流ドライブのもとでのドレイン電流比（ $V_{ds} = 6V$ ）（ $I_{AC} / I_{DC}$ ）92、および、窒化ケイ素誘電層94の厚さに対する出力密度（ $f = 8GHz$ 、 $V_{ds} = 20V$ ）94を説明するグラフ90を示す。層の厚さが0から好ましい厚さの1500に増えるに従って、交流出力密度94は増大する。グラフは、交流出力が直流出力と密度が等しく、ドレインの電流比が1に等しくなる点96を好ましい厚さ付近に示している。1500未満の厚さでは交流出力密度が減少し電流比は1未満である。この違いは、薄い層がチャネルトラップ全体を中性にするための十分なドナー電子の割合を有していないことによって引き起こされるものと思われる。これによって作動中に電子を捕捉するために使われる帯電したトラップの割合が残る。しかしながら、層が厚すぎる場合は、デバイス表面上に過剰のキャパシタンスをもたらすことになる。1500のところではドナー電子の十分な割合があり、それ以上厚さを増加してもデバイスの性能特性が目だって改良されることはない。

30

40

【0034】

（新規製造方法）

上述のように、誘電層は、そのFETおよびHEMTの表面とストレス下でも安定な強力な結合を有することが必要である。その層を付着するさまざまな方法を使用することができ、例えば、限定するものではないが、HEMTが形成される本来の位置へのスパッタリング、PECVD、MOCVDが挙げられる。

【0035】

FETおよびHEMT上に強力がかつ安定している結合を有する層108を付着する好ましい方法は、スパッタリングによるものである。図8は、基板上に材料を付着するため

50

に使用することができる単純化したスパッタリングチャンバ100を示す。作動中、半導体デバイス101は、アノード102上に付着する。次に、チャンバ103は、空気を抜いてアルゴン等の不活性ガス104をバルブ105から吹き込みバックグラウンド(back ground)圧力を維持する。カソード106は、基板/デバイス上に付着すべき材料で形成されている。電極間に高電圧107をかけると、不活性ガスがイオン化され、プラスのイオン110がカソード106に乗り移る。カソード106に当たると、それらはカソードの原子112と衝突し、十分なエネルギーを与えてそれらを放出させる。スパッタされたカソードの原子112は、空間を伝わって、結局はアノード102およびその上の半導体デバイス101を被覆する。他のスパッタリング装置はより複雑で精密であり得るが、大部分が同様の基本的な物理的機構のもとでそれらは作動する。より複雑なスパッタリングシステムを使用することによって、広範な金属および誘電層をスパッタおよび堆積させることが可能である。

10

## 【0036】

図9は、ドナー電子が豊富な窒化ケイ素誘電層を有するトランジスタを製造する新規な方法の工程系統図120を示す。第1のステップ122は、デバイスを形成するものである。そのデバイスは、好ましくは、GaN/AlGaNのFETまたはHEMTであり、それは、好ましくは、金属-有機化学気相成長(MOCVD)等の方法により半導体ウェハ上に形成される。次に、そのウェハは、好ましくは、NH<sub>4</sub>OH:H<sub>2</sub>O(1:4)で約10から60秒間それをすすぐ洗浄方法で洗浄する(124)。次に、そのウェハをシリコンソースを有するスパッタリングチャンバに入れる(126)。

20

## 【0037】

次のステップ128では、Si<sub>x</sub>N<sub>y</sub>誘電層をスパッタリングによってウェハ上に堆積させる。好ましいスパッタリング方法としては、そのチャンバを約3×10<sup>-7</sup>Torrの低圧までポンプで下げる特別の段階を含む。20~100sccmの流量および5~10mTorrの圧力を有するソースガスを使用して、次に、200~300Wの高周波電力でプラズマを約2分間起こす。これによりカソードのシリコンに衝撃を与えその表面を浄化する。スパッタリングの条件を次に変化させ、アルゴンガス流量を10~12sccmに、窒素ガス流量を8~10sccmに、チャンバ圧を2.5~5mTorrに、高周波(RF)出力を200~300Wにする。この条件を2分間維持しSiカソードをスパッタする。スパッタされたシリコンは窒素と反応し、得られた窒化ケイ素がウェハ上に堆積する。

30

## 【0038】

スパッタリングの後、次のステップ130では、窒素ガスを止め、アルゴンガスの流量を20~100sccmに上げ2分間Si表面を浄化する。その後ガスおよび電源をすべて止め、チャンバは5分間冷却するままにしてガス抜きをする。そのあとはデバイスをスパッタリングチャンバから取り出すことができる。デバイスにコンタクトおよびゲート用の窓をエッチングでつくる。その工程には、デバイスの表面にコンタクトとゲートを付着し導線を取り付けるステップ134を、さらに含めることができる。別法として、そのコンタクトとゲートは、スパッタリングチャンバで誘電層を付着する前にデバイス上に付着することができよう。コンタクトとゲートの上の誘電層は後から導線の接続ができるようにエッチングすることができる。

40

## 【0039】

通常のゲートの代わりにTゲートを使用する実施形態においては、トランジスタ表面を完全にカバーするのはある程度難しい可能性がある。これは、T型のブロック(block)の先端をスパッタリングするとき、Tゲートの足元の周りの領域に材料が届くのをさえぎることが起こり得るためである。完全なカバーを確保するためには、スパッタリングで堆積する間、トランジスタは角度をつけて載せ、回転させることができる。

## 【0040】

いずれの堆積方法においても、特にスパッタリングのときは、環境中に水素がないことが重要である。水素原子は、半導体材料中に拡散し、そこでそれがドーパントを中性化す

50

る可能性がある。これによりドーパントを不活性にし、材料が出来上がった状態で絶縁性またはその中のドーパが弱くなることになる。これは、新規なFETまたはHEMTにとって重大な性能問題になりかねない。

【0041】

本発明をいくつかのその好ましい形態を挙げてかなり詳細に説明したが、他のバージョン( version )もあり得る。したがって、特許請求の趣旨と範囲は、本明細書で説明した中に含まれる好ましいバージョンに限定すべきものではない。

【図面の簡単な説明】

【図1】 新規なGaN/AlGaNのFETであって、その表面に誘電層を有するものの断面図である。

10

【図2】 新規なGaN/AlGaNのHEMTであって、その表面に誘電層を有するものの断面図である。

【図3】 新規なGaN/AlGaNのHEMTの、そのゲートからとったバンドエネルギーダイアグラムである。

【図4】 新規なGaN/AlGaNのHEMTの、そのアクセス領域の1つからとったバンドダイアグラムである。

【図5】 新規なGaNのHEMTの、その誘電層とチャネルの間の接合面に沿ってとったバンドダイアグラムである。

【図6】 新規なGaN/AlGaNのHEMTの出力特性を誘電層のないものと比較して示す1組のグラフである。


20

【図7】 新規なHEMTの性能の差異を誘電層の厚さの関数として示す1組のグラフである。


【図8】 従来型スパッタリングチャンバの断面図である。

【図9】 誘電層を有するトランジスタを製造する新規方法の工程系統図である。


【図1】




【図3】




【図2】




【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



## フロントページの続き

- (74)代理人 100082005  
弁理士 熊倉 禎男
- (74)代理人 100067013  
弁理士 大塚 文昭
- (74)代理人 100086771  
弁理士 西島 孝喜
- (74)代理人 100109070  
弁理士 須田 洋之
- (74)代理人 100109335  
弁理士 上杉 浩
- (74)代理人 100121979  
弁理士 岩崎 吉信
- (72)発明者 イーフェン ウー  
アメリカ合衆国 93117 カリフォルニア州 ゴレタ デイベンポート ロード ナンバー  
103 7170
- (72)発明者 ネイキアン シャン  
アメリカ合衆国 93117 カリフォルニア州 ゴレタ ローレル ウォーク ナンバー エー  
789
- (72)発明者 チアン シュ  
アメリカ合衆国 91320 カリフォルニア州 サウザンド オークス パチーノ サークル  
ナンバー エフ 1570
- (72)発明者 リー マッカーシー  
アメリカ合衆国 97514 カリフォルニア州 チャペル ヒル ロジャーソン ドライブ 2  
4

## 合議体

審判長 藤原 敬士  
審判官 近藤 幸浩  
審判官 早川 朋一

- (56)参考文献 国際公開第00/4587(WO,A2)  
特開平10-308351(JP,A)  
YI-JEN CHAN, ET AL., ``Ga0.51In0.49P/GaAs HE  
MT's Exhibiting Good Electrical Performance  
at Cryogenic Temperatures'', IEEE TRANSACTIONS ON ELECTRON DEVICES, 米国, IEEE INC., 1990年1  
0月 1日, V37N10, P2141-2147  
橋詰 保 他, GaNの表面制御とMIS構造の評価, 応用物理学会学術講演会講演予稿集1  
999秋0 Extended Abstracts (The 60th Autumn  
Meeting, 1999); The Japan Society of Applied  
Physics No.0, 日本, (社)応用物理学会, 1999年 9月 1日, 第0分冊  
, 第14頁, 1p-W-7  
VETTER M, ``Surface passivation of silicon b  
y rf magnetron-sputtered silicon nitride fi  
lms'', THIN SOLID FILMS, スイス, ELSEVIER-SEQUOIA  
S.A., 1999年 1月11日, V337N1-2, P118-122

- (58)調査した分野(Int.Cl., DB名)

H01L29/778

H01L21/338

H01L29/812

H01L21/318