(12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2006-340442 (P2006-340442A)

(43) 公開日 平成18年12月14日 (2006. 12. 14)

(51) Int.C1.			FΙ			テーマコード (参考)
HO2M	3/155	(2006.01)	HO2M	3/155	Р	5H73O

審査請求 未請求 請求項の数 21 OL (全 29 頁)

(21) 出願番号	特願2005-159838 (P2005-159838)	(71) 出願人	000006220
(22) 出願日	平成17年5月31日(2005.5.31)		ミツミ電機株式会社
			東京都多摩市鶴牧2丁目11番地2
		(74)代理人	100077838
			弁理士 池田 憲保
		(74)代理人	100082924
			弁理士 福田 修一
		(74)代理人	100129023
			弁理士 佐々木 敬
		(72)発明者	中島平裕
			東京都多摩市鶴牧2丁目11番2 ミツミ
			電機株式会社内
		Fターム (参	考) 5H730 AA14 AS01 BB13 BB57 BB82
			BB89 DD04 EE13 FG05 FG07
			FG22

(54) 【発明の名称】マルチフェーズDC/DCコンバータおよびその制御方法

(57)【要約】

【課題】 軽負荷時での効率を上げること。

【解決手段】 入力電圧(Vin)を受け、複数のスイッ チ(M1a~M4a)を互いに同一周期かつ異なる位相 でオン/オフ動作させることにより、1つの出力電圧(Vo)を1つの負荷(14)へ供給するマルチフェーズ DC/DCコンバータ(10A)において、制御回路(30A)は、負荷14が軽負荷時に、複数のスイッチを オン/オフ動作させる制御信号(1a~4a)のス イッチング周波数(f_{SW})を下げる。 【選択図】 図9



【特許請求の範囲】

【請求項1】

入力電圧を受け、複数のスイッチを互いに同一周期かつ異なる位相でオン / オフ動作さ せることにより、1つの出力電圧を1つの負荷へ供給するマルチフェーズDC / DCコン バータにおいて、前記負荷が軽負荷時に、前記複数のスイッチをオン / オフ動作させる制 御信号のスイッチング周波数を下げる制御回路を備えたことを特徴とするマルチフェーズ DC / DCコンバータ。

【請求項2】

前記制御回路は、前記負荷の重さを判断する判断手段と、該判断手段の判断結果に基づ いて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数を下げるように前 10 記スイッチング周波数を可変する周波数可変手段とを有する、請求項1に記載のマルチフ ェーズDC/DCコンバータ。

【請求項3】

前記判断手段は、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する手段から構成されている、請求項2に記載のマルチフェーズDC/DCコンバータ。 【請求項4】

前記判断手段は、前記出力電圧に基づいて、前記負荷の重さを判断する手段から構成されている、請求項2に記載のマルチフェーズDC/DCコンバータ。

【請求項5】

前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数 20 を段階的に増減する、請求項2乃至4のいずれか1つに記載のマルチフェーズDC/DC コンバータ。

【請求項6】

前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数 を連続的に増減する、請求項2乃至4のいずれか1つに記載のマルチフェーズDC/DC コンバータ。

【請求項7】

スイッチング周波数が可聴周波数領域よりも高い、請求項6に記載のマルチフェーズD C/DCコンバータ。

【請求項8】

入力電圧を受け、複数のスイッチを互いに同一周期かつ異なる位相でオン / オフ動作さ せることにより、1つの出力電圧を1つの負荷へ供給するマルチフェーズDC / DCコン バータの制御方法において、前記負荷が軽負荷時に、前記複数のスイッチをオン / オフ動 作させる制御信号のスイッチング周波数を下げるように制御するステップを含むことを特 徴とするマルチフェーズDC / DCコンバータの制御方法。

【請求項9】

前記制御するステップは、前記負荷の重さを判断するステップと、該判断するステップ の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数 を下げるように前記スイッチング周波数を可変するステップとを含む、請求項8に記載の マルチフェーズDC/DCコンバータの制御方法。

【請求項10】

前記判断するステップは、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する、請求項9に記載のマルチフェーズDC/DCコンバータの制御方法。 【請求項11】

前記判断するステップは、前記出力電圧に基づいて、前記負荷の重さを判断する、請求 項9に記載のマルチフェーズDC / DCコンバータの制御方法。

【請求項12】

前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信 号のスイッチング周波数を段階的に増減する、請求項9乃至11のいずれか1つに記載の マルチフェーズDC / DCコンバータの制御方法。 30

【請求項13】

前記スイッチング周波数を可変するステップは、前記負荷の軽重に応じて、前記制御信 号のスイッチング周波数を連続的に増減する、請求項9乃至11のいずれか1つに記載の マルチフェーズDC/DCコンバータの制御方法。

【請求項14】

スイッチング周波数が可聴周波数領域よりも高い、請求項13に記載のマルチフェーズ DC/DCコンバータの制御方法。

【請求項15】

1つの入力電圧から1つの出力電圧を生成して、該出力電圧を負荷へ供給するマルチフェーズDC/DCコンバータにおいて、

10

20

30

互いに並列に接続され、それぞれ、第1乃至第N(Nは2以上の整数)のスイッチを含み、それぞれ、第1乃至第Nのスイッチングされた電流を出力する第1乃至第N相回路と

前記第1乃至第Nのスイッチングされた電流を合成して、前記出力電圧を出力する出力 コンデンサと、

前記第1乃至第Nのスイッチのオン/オフを制御する制御回路とを備え、

前記制御回路は、前記負荷が軽負荷時に、前記第1乃至第Nのスイッチをオン / オフ動 作させる制御信号のスイッチング周波数を下げることを特徴とするマルチフェーズDC / DCコンバータ。

【請求項16】

前記制御回路は、前記負荷の重さを判断する判断手段と、該判断手段の判断結果に基づ いて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数を下げるように前 記スイッチング周波数を可変する周波数可変手段とを有する、請求項15に記載のマルチ フェーズDC/DCコンバータ。

【請求項17】

前記判断手段は、前記負荷に流れる負荷電流に基づいて、前記負荷の重さを判断する手段から構成されている、請求項16に記載のマルチフェーズDC/DCコンバータ。

【請求項18】

前記判断手段は、前記出力電圧に基づいて、前記負荷の重さを判断する手段から構成されている、請求項16に記載のマルチフェーズDC/DCコンバータ。

【請求項19】

前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数 を段階的に増減する、請求項16乃至18のいずれか1つに記載のマルチフェーズDC / DCコンバータ。

【請求項20】

前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数 を連続的に増減する、請求項16乃至18のいずれか1つに記載のマルチフェーズDC / DCコンバータ。

【請求項21】

スイッチング周波数が可聴周波数領域よりも高い、請求項20に記載のマルチフェーズ 40 DC/DCコンバータ。

【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

本発明は、電源装置に関し、特に、1つのDC入力電圧を複数相のスイッチを用いてス イッチングし、1つの負荷へ1つのDC出力電圧を供給するマルチフェーズDC/DCコ ンバータおよびその制御方法に関する。

【背景技術】

[0002]

直流(DC)入力電圧をそのDC入力電圧とは異なるDC出力電圧に変換する電源装置 50

(3)

として、 DC / DCコンバータが知られている。また、 大電流用途のDC / DCコンバー タとして、 1つのDC入力電圧(以下、単に「入力電圧」とも呼ぶ。)を複数相のスイッ チを用いてスイッチングし、 1つの負荷へ1つのDC出力電圧(以下、単に「出力電圧」 とも呼ぶ。)を供給するDC / DCコンバータがある。このように複数相のスイッチを有 するDC / DCコンバータは、マルチフェーズDC / DCコンバータと呼ばれる。換言す れば、マルチフェーズDC / DCコンバータは、複数のスイッチを互いに同一周期かつ異 なる位相でオン / オフ動作させることにより、スイッチング周波数を実効的に高めている

[0003]

このようなマルチフェーズDC/DCコンバータは、例えば、CPU(中央処理装置) 10 の電源装置として使用される。この技術分野において周知のように、CPUの負荷状態(CPUへ流れる負荷電流)は変化する。すなわち、通常の使用状態では、CPUへは大き な負荷電流を流す必要があるので、CPUは重負荷になっている。一方、例えば、スリー プ状態では、CPUへは少ない負荷電流を流すだけで良いので、CPUは軽負荷である。 【0004】

このような負荷状態の変動に対応するために、負荷の大きさによって動作(駆動)させ るスイッチの相数を増減させ、小電流出力時(軽負荷時)には1相のみのスイッチを動作 (駆動)させるようにしたマルチフェーズDC/DCコンバータが提案されている(例え ば、特許文献1参照)。

[0005]

図 1 を参照して、従来のマルチフェーズDC/DCコンバータ10について説明する。 本例は、相数Nが4の場合を示している。図示のマルチフェーズDC/DCコンバータ1 0は、同期整流型マルチフェーズDC/DCコンバータである。

[0006]

図示のマルチフェーズDC/DCコンバータ10は、第1乃至第4の通電スイッチM1 a、M2a、M3a、M4aと、第1乃至第4の短絡スイッチM1b、M2b、M3b、 M4bと、平滑回路12とを有する。第1乃至第4の通電スイッチM1a~M4a及び第 1乃至第4の短絡スイッチ1b~M4bの各々は、例えば、MOS(金属酸化膜半導体) FETで構成されている。尚、第1乃至第4の通電スイッチM1a~M4aの各々は、ハ イサイド(High-side)のスイッチと呼ばれ、第1乃至第4の短絡スイッチM1b~M4 bの各々は、ローサイド(Low-side)のスイッチと呼ばれる。

第1乃至第4の通電スイッチM1a~M4aは、共通入力電源11から供給される入力 電圧Vinをそれぞれオン / オフ制御する。各通電スイッチM1a~M4aにてそれぞれ オン / オフ制御された電圧(電流)は、平滑回路12に入力されて集められる。第1乃至 第4の通電スイッチM1a~M4aの出力側には、それぞれ、フライホィール回路を形成 する第1乃至第4の短絡スイッチM1b~M4bが接続されている。

【0008】

平滑回路12は、第1乃至第4の通電スイッチM1a~M4aの出力側にそれぞれ直列 に接続された第1乃至第4のインダクタンス素子Lo₁、Lo₂、Lo₃、Lo₄と、各 インダクタンス素子Lo₁~Lo₄を流れる第1乃至第4の通電電流を集めて充電する共 通のキャパシタンス素子(出力コンデンサ)Coとによって構成されている。平滑回路1 2は、第1乃至第4の通電スイッチM1a~M4aでオン/オフ制御された第1乃至第4 の通電電流を多重合成しながら平滑して、平滑した電圧を負荷14へ供給する。尚、図1 の破線で示されるように、共通入力電源11と並列に入力コンデンサCiが接続されても 良い。

【 0 0 0 9 】

第1の通電スイッチM1 a と第1の短絡スイッチM1 b と第1のインダクタンス素子 L o₁ とによって第1相回路20 - 1が構成されている。第2の通電スイッチM2 a と第2 の短絡スイッチM2 b と第2のインダクタンス素子 L o₂ とによって第2相回路20 - 2

20

30

が構成されている。第3の通電スイッチM3aと第3の短絡スイッチM3bと第3のイン ダクタンス素子Lo₃とによって第3相回路20-3が構成されている。第4の通電スイ ッチM4aと第4の短絡スイッチM4bと第4のインダクタンス素子Lo₄とによって第 4相回路20-4が構成されている。

(5)

[0010]

第1乃至第4相回路20-1~20-4は、それぞれ、第1乃至第4のスイッチングされた電流を出力する。出力コンデンサCoは、第1乃至第4のスイッチングされた電流を 合成して、出力電圧Voを出力する。

[0011]

マルチフェーズDC/DCコンバータ10は制御回路30を含む。制御回路30は、後 10 述するように、負荷14の大きさによって動作(駆動)させるスイッチの相数を増減させ るように、第1乃至第4の通電スイッチM1a~M4a及び第1乃至第4の短絡スイッチ M1b~M4bのオン/オフを制御する。また、第1乃至第4の短絡スイッチM1b~M 4bは、それぞれ、第1乃至第4の通電スイッチM1a~M4aとはオン/オフ動作が逆 になるように、そのオン/オフが制御される。

【0012】

制御回路30は、負荷14に流れる負荷電流及び出力コンデンサCoの出力電圧Voに 基いて、第1乃至第4の通電スイッチM1a~M4aを90度の位相差でそれぞれオン/ オフ動作させる第1乃至第4の正相PWM信号 1a、 2a、 3a、 4aと、第1 乃至第4の短絡スイッチM1b~M4bを第1乃至第4の通電スイッチM1a~M4aに 対してそれぞれ相補的にオン/オフ動作させる第1乃至第4の逆相PWM信号 1b、 2b、 3b、 4bとを出力する。とにかく、制御回路30は、制御信号として、第1 乃至第4の正相PWM信号 1a~ 4a及び第1乃至第4の逆相PWM信号 1b~ 4bを出力する。

【0013】

次に、図1に加えて図2乃至図4をも参照して、従来のマルチフェーズDC/DCコン バータ10の動作について説明する。図2は負荷14が重負荷のときのマルチフェーズD C/DCコンバータ10の動作を説明するためのタイムチャートであり、図3は負荷14 が中負荷のときのマルチフェーズDC/DCコンバータ10の動作を説明するためのタイ ムチャートであり、図4は負荷14が軽負荷のときのマルチフェーズDC/DCコンバー タ10の動作を説明するためのタイムチャートである。 【0014】

また、図2乃至図4の各々において、(a)の実線は第1の通電スイッチM1 aのオン /オフ状態を示し、(a)の点線は第1の短絡スイッチM1 bのオン/オフ状態を示し、 (b)の実線は第2の通電スイッチM2 aのオン/オフ状態を示し、(b)の点線は第2 の短絡スイッチM2 bのオン/オフ状態を示し、(c)の実線は第3の通電スイッチM3 aのオン/オフ状態を示し、(c)の点線は第3の短絡スイッチM3 bのオン/オフ状態 を示し、(d)の実線は第4の通電スイッチM4 aのオン/オフ状態を示し、(d)の点 線は第4の短絡スイッチM4 bのオン/オフ状態を示す。

[0015]

図 2 に示されるように、負荷14が重負荷時には、制御回路30は、第1乃至第4の通 電スイッチM1a~M4a及び第1乃至第4の短絡スイッチM1b~M4bのすべてをオ ン/オフ動作させている。換言すれば、制御回路30は、第1乃至第4相回路20-1~ 20-4の全てを駆動する。

[0016]

図3に示されるように、負荷14が中負荷時には、制御回路30は、第1及び第3の通 電スイッチM1a、M3aと第1及び第3の短絡スイッチM1b、M3bだけをオン/オ フ動作させ、第2及び第4の通電スイッチM2a、M4aと第2及び第4の短絡スイッチ M2b、M4bとを常時オフしている。換言すれば、制御回路30は、第1及び第3相回 路20-1、20-3のみを駆動する。

50

40

20

[0017]

図4に示されるように、負荷14が軽負荷時には、制御回路30は、第1の通電スイッ チ M 1 a と 第 1 の 短 絡 ス イ ッ チ M 1 b だ け を オ ン / オ フ 動 作 さ せ 、 第 2 乃 至 第 4 の 通 電 ス イッチM2a~M4aと第2乃至第4の短絡スイッチM2b~M4bとを常時オフしてい る。換言すれば、制御回路30は、第1相回路20-1のみを駆動する。 [0018]

(6)

図5に示されるように、従来のマルチフェーズDC/DCコンバータ10においては、 負荷14の軽重とは無関係に、個々のスイッチをオン/オフ動作させる制御信号の各相の スイッチング周波数f、wは常に一定である。図5に於いて、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は各相のスイッチング周波数f_{Sw}(kHz)を示す。尚、 本例では、スイッチング周波数f、wが400kHzに等しい場合を示している。また、 負荷14(Pout)の重さは、その最大値に対応する100%から最小値である0%ま での間で変動する。

[0019**]**

図6に、従来のマルチフェーズDC/DCコンバータ10における、負荷14(Pou t)の重さ(%)と動作させるスイッチの相数n(1 n 4)と間の関係を示す。図6 において、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は動作させるスイッチ の相数nを示す。図6に示されるように、負荷14(Pout)の重さが50%~100 %の範囲にあるときは、負荷14は「重負荷」であるので、動作させるスイッチの相数 n は 4 である。 負 荷 1 4 (P o u t)の重さが 2 5 % ~ 5 0 %の範囲にあるときは、 負荷 1 4 は「中負荷」であるので、動作させるスイッチの相数 n は 2 である。負荷 1 4 (P o u t)の重さが25%以下の範囲にあるときは、負荷14は「軽負荷」であるので、動作さ せるスイッチの相数nは1である。

 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

従って、動作させるスイッチの相数nに応じて、従来のマルチフェーズDC/DCコン バータ10における見かけのスイッチング周波数(実効スイッチング周波数)n*fsw は、各相のスイッチング周波数 f_{sw}の n 倍となる。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$

図7に、従来のマルチフェーズDC/DCコンバータ10における、負荷14(Pou t)の重さ(%)と見かけのスイッチング周波数(実効スイッチング周波数) n * f 。 w との間の関係を示す。図7において、横軸は負荷14(Pout)の重さ(%)を示し、 縦軸に見かけのスイッチング周波数(実効スイッチング周波数)n*fswを示す。 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$

先ず、負荷14(Pout)の重さが50%~100%の範囲にあるとする。この場合 、制御回路30は、負荷14(Pout)が「重負荷」であると判定し、第1乃至第4相 回路20-1~20-4の全てを駆動(動作)する。したがって、見かけのスイッチング 周 波 数 (実 効 ス イ ッ チ ン グ 周 波 数) n * f _{s w} は 、 各 相 の ス イ ッ チ ン グ 周 波 数 f _{s w} の 4 倍となる(n * $f_{sw} = 4 f_{sw}$)。

 $\begin{bmatrix} 0 & 0 & 2 & 3 \end{bmatrix}$

次に、負荷14(Pout)の重さが25%~50%の範囲にあるとする。この場合、 40 制御回路30は、負荷14(Pout)が「中負荷」であると判定し、第1及び第3相回 路20-1、20-3のみを駆動(動作)する。したがって、見かけのスイッチング周波 数(実 効 ス イ ッ チ ン グ 周 波 数) n * f _{s w} は 、 各 相 の ス イ ッ チ ン グ 周 波 数 f _{s w} の 2 倍 と $a_{3}(n * f_{s W} = 2 f_{s W})$.

最後に、負荷14(Pout)の重さが25%以下の範囲にあるとする。この場合、制 御回路30は、負荷14(Pout)が「軽負荷」であると判定し、第1相回路20-1 のみを駆動(動作)する。したがって、見かけのスイッチング周波数(実効スイッチング 周 波 数) n * f _{s w} は 、 各 相 の ス イ ッ チ ン グ 周 波 数 f _{s w} に 等 し い (n * f _{s w} = f _{s w})。

20



【0025】

従って、従来のマルチフェーズDC/DCコンバータ10においては、図5に示される ように、各相のスイッチング周波数 f_{SW}を常に一定に維持しつつ、図6に示されるよう に、負荷14(Pout)の重さが軽くなるに従って動作させるスイッチの相数nを減数 して、図7に示されるように、見かけのスイッチング周波数(実効スイッチング周波数) n*f_{SW}を段階的に低下させている。

(7)

[0026]

このように、従来のマルチフェーズDC/DCコンバータ10では、負荷14(Pou t)の重さによって動作させる(駆動する)スイッチの相数 n を増減させ、小電流出力時 (軽負荷時)には1相のスイッチのみを動作させて(駆動して)いる。 【0027】

尚、マルチフェーズDC/DCコンバータではないが、本発明に関連する他の電源装置 も種々知られている。例えば、スイッチング素子として半導体スイッチを用い、定周波数 可変オン時間制御を行うDC/DCコンバータの制御装置において、直流電源のリップル を検出し、これを設定値と比較してその偏差を増幅し、リップル信号が大きい時にはスイ ッチング周波数を増加させるように制御する技術的思想が知られている(例えば、特許文 献2参照)。

[0028]

また、スイッチ素子のON周期とON時間の双方を同時に制御するようにした「スイッ チングレギュレータ」が知られている(例えば、特許文献3参照)。この特許文献3に開 示されているスイッチングレギュレータでは、出力負荷容量変動に対して出力容量が大き い際はスイッチ素子のON周期を減少させると共にON時間を増加させ、出力容量が少な い際にはON周期を増加させると共にON時間を減少させて、急激な負荷変動に対しても 出力電圧変動を防いでスイッチ素子のスイッチングロスの増大を防ぎしかも重負荷時に可 聴周波数とすることが無い。

[0029]

尚、負荷が重くなるとスイッチングレギュレータの出力電圧が下がり、負荷が軽くなる とスイッチングレギュレータの出力電圧が上がることも知られている(例えば、特許文献 4参照)。

【 0 0 3 0 】

【特許文献1】特開2002-44941号公報 【特許文献2】特開昭63-265562号公報 【特許文献3】特開昭63-257459号公報 【特許文献4】特開2005-33888号公報 【発明の開示】 【発明が解決しようとする課題】

【0031】

しかしながら、図1に図示した従来のマルチフェーズDC/DCコンバータ10において、軽負荷時であっても1相のスイッチのみで駆動させることは、電流の集中を招き、局所的に発熱が大きくなってしまう。その為、熱の偏りによって相間に温度差ができる。その結果、相間の電流バランスが崩れたり、特定の部品の寿命が縮まるなどの問題を引き起こす虞がある。

【0032】

また、スイッチを構成するMOSFETのオン抵抗ロスやコイル(インダクタンス素子)の銅損は、それらを流れる電流の2乗に比例する。その結果、1相のスイッチに電流を 集中させるのは、損失(ロス)が大きくなって、効率が悪くなる。

【 0 0 3 3 】

図 8 に、従来のマルチフェーズD C / D C コンバータ 1 0 における、負荷 1 4 (P o u t)の重さ(%)と損失(W)との間の関係を示す。図 8 において、横軸は負荷 1 4 (P o u t)の重さ(%)を示し、縦軸は損失(W)を示す。図 8 において、 P o n (High-s 50

10

20

ide)はハイサイドのスイッチ(MOS)のオン抵抗ロスを示し、P_{Sw}(High-side)は ハイサイドのスイッチ(MOS)のスイッチングロスを示し、P_{Dr}(High-side)はハ イサイドのスイッチ(MOS)のドライブ損失を示し、P_{Sn}(Low-side)はローサイド のスイッチ(MOS)のオン抵抗ロスを示し、P_{Sw}(Low-side)はローサイドのスイッ チ(MOS)のスイッチングロスを示し、P_{Sw}(Low-side)はローサイドのスイッ チ(MOS)のスイッチングロスを示し、P_{Dr}(Low-side)はローサイドのスイッチ(MOS)のドライブ損失を示し、P_{Cu} はインダクタンス素子(コイル)の銅損を示し、 P_{F e} はインダクタンス素子(コイル)の鉄損を示す。

[0034]

下記の数1~数5に、それぞれ、各損失(MOSのオン抵抗ロスP_{。 n} 、MOSのスイ ッチングロスP_{Sw} 、MOSのドライブ損失P_{D r} 、コイルの銅損P_{C u} 、コイルの鉄損 10 P_{F e})の計算式を示す。

[0035]

【数1】

 $P_{on} = \left(\frac{I_o}{n}\right)^2 \cdot R_{on} \cdot Duty \cdot n \quad (W)$

【 0 0 3 6 】 【 数 2 】

$$P_{sw} = \frac{1}{2} \cdot V_{IN} \cdot \frac{I_O}{n} \cdot (t_r + t_f) \cdot f_{sw} \cdot n \quad (W)$$

【 0 0 3 7 】 【 数 3 】

[0038]

$$P_{Dr} = Q_g \cdot V_{gs} \cdot f_{sw} \cdot n \quad (W)$$
³⁰

$$P_{Cu} = \left(\frac{I_O}{n}\right)^2 \cdot R_{DC} \cdot n \quad (W)$$

【 0 0 3 9 】 【 数 5 】

$$P_{Fe} = 6.11 \times 10^{-18} \cdot B^{2.7} \cdot f_{sw}^{2.04} \cdot n \ (mW)$$

[0040]

上記数1~数5において、Ioは負荷電流を示し、nは駆動している相数を示し、R。 nはMOSのオン抵抗を示し、Dutyはデューティー比を示し、V_{IN}は入力電圧を示し、t_rはゲート立下り時間を示し、t_fはゲート立上り時間を示し、f_{SW}は各相のスイッチング周波数を示し、Qgはゲートチャージ電荷量を示し、Vgsはゲート・ソース

(8)

40

電圧を示し、R_{D c}はコイルの直流抵抗を示し、Bは磁束密度を示す。 [0041]また、下記の数6~数9に計算条件を示す。 [0042] 【数 6】 $V_{IN} = 12 V$ $V_{out} = 1.2 V$ Duty = 10 % $I_0 = 0 \sim 100 \text{ A}$ [0043] 【数7】 High-side MOSFET $R_{on} = 10 \text{ m} \Omega$ $\mathbf{t}_{r} = \mathbf{t}_{f} = 1 \text{ ns}$ $Q_{g} = 10 \text{ nC}$ [0044]【数8】 Low-side MOSFET $R_{on} = 2 m \Omega$ $t_{r} = t_{f} = 5 \text{ ns}$ $Q_g = 50 \text{ nC}$ [0045] 【数 9】 Coil $R_{DC} = 1 \text{ m} \Omega$ B = 500 Gauss [0046]_c 」は、負荷電流Ioの2乗に比例するので、軽負荷時において、従来のマルチフェーズ DC/DCコンバータ10の損失が大きくなり、効率が悪くなる。

【 0 0 4 7 】 したがって、本発明の課題は、軽負荷時での効率を上げることができる、マルチフェー ズDC/DCコンバータを提供することにある。 【 0 0 4 8 】

50

10

20

30

40

(9)

本発明の他の課題は、発熱を抑えることができる、マルチフェーズDC/DCコンバー タを提供することにある。

[0049]

本発明の更に他の課題は、負荷状態とは無関係に、相間の電流バランスをとることがで きる、マルチフェーズDC/DCコンバータを提供することにある。 【課題を解決するための手段】

[0050]

本 発 明 の 第 1 の 態 様 に よ れ ば 、 入 力 電 圧 (V i n) を 受 け 、 複 数 の ス イ ッ チ (M 1 a ~ M 4 a ; S W ₁ 1 ~ S W № 1)を互いに同一周期かつ異なる位相でオン / オフ動作させるこ とにより、1つの出力電圧(Vo)を1つの負荷(14)へ供給するマルチフェーズDC / DCコンバータにおいて、前記負荷が軽負荷時に、前記複数のスイッチをオン / オフ動 作させる制御信号(1a~ 4a; 1a~ Na)のスイッチング周波数(fsw) を下げる制御回路(30A;30B,40;30C)を備えたことを特徴とするマルチフ ェーズDC / DCコンバータ(10A; 10В; 10C)が得られる。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$

上記本発明の第1の態様によるマルチフェーズDC/DCコンバータ(10B;10C)において、前記制御回路(30B,40;30C)は、例えば、前記負荷の重さを判断 する判断手段(40,31;R1,R2,32,31A)と、該判断手段の判断結果に基 づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数(fsw)を下 げるように前記スイッチング周波数を可変する周波数可変手段(31,33-1~33-N;31A,33-1~33-N)とから構成されて良い。前記判断手段は、前記負荷に 流れる負荷電流(Io)に基づいて、前記負荷の重さを判断する手段(40,31)から 構成されて良い。又は、前記判断手段は、前記出力電圧(Vo)に基づいて、前記負荷の 重さを判断する手段(R1,R2,32,31A)から構成されて良い。前記周波数可変 手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数(f、w)を段階 的に増減して良い(図13)。或いは、前記周波数可変手段(31,33-1~33-N ; 3 1 A , 3 3 - 1 ~ 3 3 - N) は、前記負荷の軽重に応じて、前記制御信号のスイッチ ン グ 周 波 数 を 連 続 的 に 増 減 し て 良 い (図 1 7 ; 図 2 1 ; 図 2 2) 。 ス イ ッ チ ン グ 周 波 数 (f_{sw})は、可聴周波数領域よりも高いことが望ましい(図 2 1 ; 図 2 2)。 $\begin{bmatrix} 0 & 0 & 5 & 2 \end{bmatrix}$

本 発 明 の 第 2 の 態 様 に よ れ ば 、 入 力 電 圧 (V i n) を 受 け 、 複 数 の ス イ ッ チ (M 1 a ~ M 4 a ; S W 1 1 ~ S W 1 1) を互いに同一周期かつ異なる位相でオン / オフ動作させる ことにより、1つの出力電圧(Vo)を1つの負荷(14)へ供給するマルチフェーズD C / D C コンバータの制御方法において、前記負荷が軽負荷時に、前記複数のスイッチを オン/オフ動作させる制御信号(1a~ 4a; 1a~ Na)のスイッチング周波 数 (f _{、 w}) を下げるように制御するステップ (3 0 A ; 3 0 B , 4 0 ; 3 0 C) を含む ことを特徴とするマルチフェーズDC/DCコンバータ(10A;10B;10C)の制 御方法が得られる。

[0053]

上記本発明の第2の実施の形態に係るマルチフェーズDC/DCコンータ(10B;1 40 0 C)の制御方法において、前記制御するステップ(3 0 B,40;30 C)は、前記負 荷の重さを判断するステップ(40,31;R1,R2,32,31A)と、該判断する ステップの判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチン グ周波数(f_{sw})を下げるように前記スイッチング周波数を可変するステップ(31, 33-1~33-N;31A,33-1~33-N)とを含んで良い。前記判断するステ ップ(40,31)は、前記負荷に流れる負荷電流(Io)に基づいて、前記負荷の重さ を判断して良い。又は、前記判断するステップ(R1,R2,32,31A)は、前記出 力電圧(Vo)に基づいて、前記負荷の重さを判断しても良い。前記スイッチング周波数 を可変するステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数(f_{sw})を段階的に増減して良い(図13)。或いは、前記スイッチング周波数を可変す 50

10



るステップは、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数を連続的に 増減しても良い(図17;図21;図22)。スイッチング周波数(f_{sw})は、可聴周 波数領域よりも高いことが望ましい(図21;図22)。 【0054】

本発明の第3の態様によれば、1つの入力電圧(Vin)から1つの出力電圧(Vo) を生成して、該出力電圧を負荷(14)へ供給するマルチフェーズDC/DCコンバータ において、互いに並列に接続され、それぞれ、第1乃至第N(Nは2以上の整数)のスイ ッチ(M1a~M4a;SW₁₁~SW_{N1})を含み、それぞれ、第1乃至第Nのスイッ チングされた電流を出力する第1乃至第N相回路(20-1~20-N)と、前記第1乃 至第Nのスイッチングされた電流を合成して、前記出力電圧を出力する出力コンデンサ(Vo)と、前記第1乃至第Nのスイッチのオン/オフを制御する制御回路(30A;30 B,40;30C)とを備え、前記制御回路は、前記負荷が軽負荷時に、前記第1乃至第 Nのスイッチをオン/オフ動作させる制御信号(1a~ 4a; 1a~ Na)のス イッチング周波数(f_{SW})を下げることを特徴とするマルチフェーズDC/DCコンバ ータ(10A;10B;10C)が得られる。 【0055】

上記本発明の第3の態様によるマルチフェーズDC / DCコンバータ(10 B; 1 0 C) において、前記制御回路(40,30 B; 30 C) は、前記負荷の重さを判断する判断手段(40,31; R1, R2,32,31 A) と、該判断手段の判断結果に基づいて、前記負荷が軽くなるにつれて前記制御信号のスイッチング周波数(f_{SW})を下げるように前記スイッチング周波数を可変する周波数可変手段(31,33-1~33-N) とから構成されて良い。前記判断手段は、前記負荷に流れる負荷電流(Io)に基づいて、前記負荷の重さを判断する手段(40,31)から構成されて良い。又は、前記判断手段は、前記出力電圧(Vo)に基づいて、前記負荷の重さを判断する手段(R1, R2,32,31 A) から構成されても良い。前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数(f_{SW})を段階的に増減して良い(図13)。或いは、前記周波数可変手段は、前記負荷の軽重に応じて、前記制御信号のスイッチング周波数(f_{SW})を連続的に増減して良い(図17;図21;図22)。スイッチング周波数(f_{SW})は、可聴周波数領域よりも高いことが望ましい(図21;図22)。

【0056】

尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例に すぎず、これらに限定されないのは勿論である。

【発明の効果】

[0057]

本発明では、軽負荷時にスイッチング周波数を下げているので、軽負荷時でのマルチフ ェーズDC/DCコンバータの効率を向上させることができるという効果を奏する。 【発明を実施するための最良の形態】

[0058]

以下、図面を参照して、本発明の実施の形態について詳細に説明する。

【0059】

図9を参照して、本発明に係るマルチフェーズDC/DCコンバータ10Aの原理について説明する。本例は、相数Nが4の場合を示している。図示のマルチフェーズDC/D Cコンバータ10Aは、同期整流型マルチフェーズDC/DCコンバータである。 【0060】

図示のマルチフェーズDC/DCコンバータ10Aは、制御回路の制御動作が後述する ように相違する点を除いて、図1に図示した従来のマルチフェーズDC/DCコンバータ 10と同様の構成を有する。したがって、制御回路に30Aの参照符号を付してある。ま た、図1に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡 略化のために、それらの説明は省略する。 10

30

[0061]

マルチフェーズDC/DCコンバータ10Aにおいて、制御回路30Aは、常に全相の スイッチ(第1乃至第4相回路20-1~20-4)を動作させるが、負荷14の軽重に 応じて、個々のスイッチをオン/オフ動作させる制御信号のスイッチング周波数(各相の スイッチング周波数) f_{SW}を変化させる。具体的には、負荷14が軽負荷時には、各相 のスイッチング周波数 f_{SW}を下げる。

(12)

【0062】

次に、図9に加えて図10乃至図12をも参照して、マルチフェーズDC/DCコンバータ10Aの動作について説明する。図10は負荷14が重負荷のときのマルチフェーズ DC/DCコンバータ10Aの動作を説明するためのタイムチャートであり、図11は負荷14が中負荷のときのマルチフェーズDC/DCコンバータ10Aの動作を説明するためのタイムチャートであり、図12は負荷14が軽負荷のときのマルチフェーズDC/D Cコンバータ10Aの動作を説明するためのタイムチャートである。 【0063】

また、図10乃至図12の各々において、(a)の実線は第1の通電スイッチM1aの オン / オフ状態を示し、(a)の点線は第1の短絡スイッチM1bのオン / オフ状態を示 し、(b)の実線は第2の通電スイッチM2aのオン / オフ状態を示し、(b)の点線は 第2の短絡スイッチM2bのオン / オフ状態を示し、(c)の実線は第3の通電スイッチ M3aのオン / オフ状態を示し、(c)の点線は第3の短絡スイッチM3bのオン / オフ 状態を示し、(d)の実線は第4の通電スイッチM4aのオン / オフ状態を示し、(d) の点線は第4の短絡スイッチM4bのオン / オフ状態を示す。

【0064】

図10に示されるように、負荷14が重負荷時には、制御回路30Aは、第1乃至第4 の通電スイッチM1a~M4a及び第1乃至第4の短絡スイッチM1b~M4bのすべて をオン / オフ動作させている。換言すれば、制御回路30Aは、第1乃至第4相回路20 -1~20-4の全てを駆動する。

【0065】

図11に示されるように、負荷14が中負荷時には、制御回路30Aは、各相のスイッ チング周波数f_{SW}を重負荷時の1/2にして、第1乃至第4の通電スイッチM1a~M 4 a 及び第1乃至第4の短絡スイッチM1b~M4bのすべてをオン/オフ動作させてい る。とにかく、負荷14が中負荷のときには、制御回路30Aは、各相のスイッチング周 波数f_{SW}を重負荷時の1/2にして、第1乃至第4相回路20-1~20-4の全てを 駆動している。

【 0 0 6 6 】

図12に示されるように、負荷14が軽負荷時には、制御回路30Aは、各相のスイッ チング周波数 f_{SW}を重負荷時の1/4にして、第1乃至第4の通電スイッチM1a~M 4 a 及び第1乃至第4の短絡スイッチM1b~M4bのすべてをオン/オフ動作させてい る。とにかく、負荷14が軽負荷のときには、制御回路30Aは、各相のスイッチング周 波数 f_{SW}を重負荷時の1/4にして、第1乃至第4相回路20-1~20-4の全てを 駆動している。

【0067】

図10乃至図12から明らかなように、マルチフェーズDC/DCコンバータ10Aに おいては、常に全てのスイッチを動作させつつ、負荷14の軽重に応じて、各相のスイッ チング周波数fswを変動させている。また、本例では、スイッチの相数Nは4に等しい ので、マルチフェーズDC/DCコンバータ10Aにおける見かけのスイッチング周波数 (実効スイッチング周波数) n * fsw は、常に、各相のスイッチング周波数 fsw の4 倍である。

[0068]

本発明においては、各相のスイッチング周波数 f_{sw}を変化させる方法として、次に述べるような二通りの駆動方法(動作モード)のいずれかを採用することができる。第1の

10

30

駆動方法(動作モード)は、従来のマルチフェーズDC/DCコンバータ10のように動作させる相数nを段階的に変化させる場合と同様に、各相のスイッチング周波数f_{SW}を 負荷14の軽重に応じて段階的に変化させる方法である。第2の駆動方法(動作モード) は、各相のスイッチング周波数f_{SW}を負荷14の軽重に応じて連続的に変化させる方法 である。

[0069]

最初に図13乃至図16を参照して、本発明のマルチフェーズDC/DCコンバータ1 0Aの第1の駆動方法(動作モード)について説明する。

【0070】

図13に、マルチフェーズDC/DCコンバータ10Aの第1の動作モードにおける、 負荷14(Pout)の重さ(%)と個々のスイッチをオン/オフ動作させる制御信号の 各相のスイッチング周波数f_{SW}との間の関係を示す。図13において、横軸は負荷14 (Pout)の重さ(%)を示し、縦軸は各相のスイッチング周波数f_{SW}(kHz)を 示す。図13に示されるように、負荷14(Pout)の重さが50%~100%の範囲 にあるときは、負荷14は「重負荷」であるので、各相のスイッチング周波数f_{SW}を4 00kHzに設定している。負荷14(Pout)の重さが25%~50%の範囲にある ときは、負荷14は「中負荷」であるので、各相のスイッチング周波数f_{SW}を重負荷時 の1/2である200kHzに設定している。負荷14(Pout)の重さが25%以下 の範囲にあるときは、負荷14は「軽負荷」であるので、各相のスイッチング周波数f_{SW}を

【0071】

一方、図14に示されるように、マルチフェーズDC/DCコンバータ10Aの第1の 動作モードにおいては、負荷14の軽重とは無関係に、常に全てのスイッチを動作させて いる。図14において、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は動作さ せるスイッチの相数nを示す。図14から明らかように、負荷14の軽重とは無関係に、 動作させるスイッチの相数nは常に4である。

【0072】

従って、マルチフェーズDC/DCコンバータ10Aにおける見かけのスイッチング周 波数(実効スイッチング周波数)は、常に、各相のスイッチング周波数 f_{sw}の4倍とな る。

【0073】

図15に、マルチフェーズDC/DCコンバータ10Aの第1の動作モードにおける、 負荷14(Pout)の重さ(%)と見かけのスイッチング周波数(実効スイッチング周 波数)n*f_{sw}との関係を示す。図15において、横軸は負荷14(Pout)の重さ (%)を示し、縦軸に見かけのスイッチング周波数(実効スイッチング周波数)n*f_s wを示す。

【0074】

図15と図7とを比較して明らかなように、見かけのスイッチング周波数(実効スイッチング周波数) n * f_{sw}は、本発明によるマルチフェーズDC/DCコンバータ10A と従来のマルチフェーズDC/DCコンバータ10の両方とも、負荷14の軽重に応じて、段階的に変化していることが分かる。

【 0 0 7 5 】

先ず、負荷14(Pout)の重さが50%~100%の範囲にあるとする。この場合、制御回路30Aは、負荷14(Pout)が「重負荷」であると判定して、各相のスイッチング周波数f_{sw}を400kHzに設定する。また、制御回路30Aは、第1乃至第4相回路20-1~20-4の全てを駆動(動作)するので、見かけのスイッチング周波数(実効スイッチング周波数)n*f_{sw} は、各相のスイッチング周波数f_{sw} の4倍に等しい(n*f_{sw} =4f_{sw})。

[0076]

次に、負荷14(Pout)の重さが25%~50%の範囲にあるとする。この場合、 50

(13)

30

制御回路30は、負荷14(Pout)が「中負荷」であると判定して、各相のスイッチ ング周波数f_{SW}を重負荷時の1/2である200kHzに設定する。制御回路30Aは 、第1乃至第4相回路20-1~20-4の全てを駆動(動作)する。したがって、見か けのスイッチング周波数(実効スイッチング周波数)n*f_{SW}も、重負荷時の1/2に なる。

(14)

[0077]

最後に、負荷14(Pout)の重さが25%以下の範囲にあるとする。この場合、制御回路30Aは、負荷14(Pout)が「軽負荷」であると判定して、各相のスイッチング周波数 f_{sw}を重負荷時の1/4である100kHzに設定する。制御回路30Aは、第1乃至第4相回路20-1~20-4の全てを駆動(動作)する。したがって、見かけのスイッチング周波数(実効スイッチング周波数)n * f_{sw}も、重負荷時の1/4になる。

【0078】

従って、本発明に係るマルチフェーズDC/DCコンバータ10Aの第1の動作モード においては、図14に示されるように、常に全てのスイッチを動作させつつ、図13に示 されるように、負荷14(Pout)の重さが軽くなるに従って、各相のスイッチング周 波数 f_{sw}を段階的に低くすることにより、図15に示されるように、見かけのスイッチ ング周波数(実効スイッチング周波数)n * f_{sw}も段階的に低下させている。 【0079】

このように、本発明に係るマルチフェーズDC/DCコンバータ10Aの第1のモード 20 では、負荷14(Pout)の重さに応じて、各相のスイッチング周波数f_{sw}を段階的 に変動させている。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

図16に、本発明に係るマルチフェーズDC/DCコンバータ10Aの第1の動作モードにおける、負荷14(Pout)の重さ(大きさ)(%)と損失(W)との関係を示す。図16において、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は損失(W)を示す。図16において、P。n(High-side)はハイサイドのスイッチ(MOS)のオン抵抗ロスを示し、P_{Sw}(High-side)はハイサイドのスイッチ(MOS)のスイッチングロスを示し、P_{Dr}(High-side)はハイサイドのスイッチ(MOS)のドライブ損失を示し、P_{on}(Low-side)はローサイドのスイッチ(MOS)のオン抵抗ロスを示し、P_{Sw}(Low-side)はローサイドのスイッチ(MOS)のスイッチングロスを示し、P_cuはインダクタンス素子(コイル)の銅損を示し、P_F。はインダクタンス素子(コイル)の鉄損を示す。

[0081]

尚、各損失(Pon、Pow、Por、Pcu、Pre)の計算式としては、上記数 1 ~数 5 に示したものを使用し、計算条件も上記数 6 ~数 9 に示したものを使用した。 【 0 0 8 2 】

図16と図8とを比較すると、次のことが分かる。すなわち、負荷14が重負荷のとき には、従来のマルチフェーズDC/DCコンバータ10及び本発明に係るマルチフェーズ DC/DCコンバータ10Aとも損失は等しいことが分かる。しかしながら、負荷14が 中負荷或いは軽負荷のときには、本発明に係るマルチフェーズDC/DCコンバータ10 Aの方が従来のマルチフェーズDC/DCコンバータ10に比較して損失が低くなってい ることが分かる。

[0083]

この理由は次の通りである。上記数1~数5に示した各損失の計算式より、負荷14の 軽重とは無関係に、従来のマルチフェーズDC/DCコンバータ10及び本発明に係るマ ルチフェーズDC/DCコンバータ10Aとも、実効スイッチング周波数(n*f_{5w}) は変わらないため、ドライブ損失は変わらない。しかしながら、上記数1~数5に示した 各損失の計算式より、オン抵抗ロス、スイッチングロス、コイルの銅損は、相数nが多い 10

ほうが損失が少なく、コイルの鉄損はスイッチング周波数 f_{sw}が低いほうが損失が少な いからである。

(15)

【0084】

とにかく、本発明の第1の動作モードによる駆動方法を採用することにより、軽負荷時 における損失を従来よりも減少させることができ、効率を向上させることができる。また 、常に全てのスイッチを駆動するので、電流が分散され、発熱を抑えることができる。更 に、温度分布が均一化されるため、相間の電流バランスをとることができる。 【0085】

次に、図17乃至図20を参照して、本発明のマルチフェーズDC/DCコンバータ1 0Aの第2の駆動方法(動作モード)について説明する。

【0086】

図17に、マルチフェーズDC/DCコンバータ10Aの第2の動作モードにおける、 負荷14(Pout)の重さ(%)と個々のスイッチング回路をオン/オフ動作させる制 御信号の各相のスイッチング周波数f_{SW}との間の関係を示す。図17において、横軸は 負荷14(Pout)の重さ(%)を示し、縦軸は各相のスイッチング周波数f_{SW}(k Hz)を示す。図19に示されるように、負荷14(Pout)の重さに応じて各相のス イッチング周波数f_{SW}を連続的に(リニアに)変化させている。すなわち、負荷14(Pout)の重さが最大負荷である100%のときの各相のスイッチング周波数f_{SW}を 400kHzにして、負荷14(Pout)の重さが軽くなるにつれてその重さに比例し て各相のスイッチング周波数f_{SW}を減少させている。尚、負荷14(Pout)の重さ が50%のとき、各相のスイッチング周波数f_{SW}は最大負荷時の1/2である200k Hzに等しい。また、負荷14(Pout)の重さが25%のとき、各相のスイッチング 周波数f_{SW}は最大負荷時の1/4である100kHzに等しい。

一方、図18に示されるように、マルチフェーズDC/DCコンバータ10Aの第2の 動作モードにおいては、負荷14の軽重とは無関係に、常に全てのスイッチを動作させて いる。図18において、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は動作さ せるスイッチの相数nを示す。図18から明らかように、負荷14の軽重とは無関係に、 動作させるスイッチの相数nは常に4である。

【 0 0 8 8 】

従って、マルチフェーズDC/DCコンバータ10Aにおける見かけのスイッチング周 波数(実効スイッチング周波数)は、常に、各相のスイッチング周波数 f_{sw}の4倍とな る。

【 0 0 8 9 】

図19に、マルチフェーズDC/DCコンバータ10Aの第2の動作モードにおける、 負荷14(Pout)の重さ(%)と見かけのスイッチング周波数(実効スイッチング周 波数) n * f_{sw} との間の関係を示す。図19において、横軸は負荷14(Pout)の 重さ(%)を示し、縦軸に見かけのスイッチング周波数(実効スイッチング周波数) n * f_{sw}を示す。

[0090]

図19と図7とを比較して明らかなように、見かけのスイッチング周波数(実効スイッ チング周波数)n*f_{sw}は、本発明によるマルチフェーズDC/DCコンバータ10A の第2の動作モードでは負荷14の軽重に応じて連続的にリニアに変化しているのに対し て、従来のマルチフェーズDC/DCコンバータ10では負荷14の軽重に応じて段階的 に変化していることが分かる。

【0091】

先ず、負荷14(Pout)の重さが最大値である100%であるとする。この場合、 制御回路30Aは、負荷14(Pout)が最大負荷であると判定して、各相のスイッチ ング周波数f_{Sw}を400kHzに設定する。また、制御回路30Aは、第1乃至第4相 回路20-1~20-4の全てを駆動(動作)するので、見かけのスイッチング周波数(

10

50

(16)

【0092】

次に、負荷14(Pout)の重さが最大値の半分の50%になったとする。この場合、制御回路30は、負荷14(Pout)が中負荷であると判定して、各相のスイッチン グ周波数f_{SW}を最大負荷時の1/2である200kHzに設定する。制御回路30Aは、第1乃至第4相回路20-1~20-4の全てを駆動(動作)する。したがって、見かけのスイッチング周波数(実効スイッチング周波数)n*f_{SW}も、最大負荷時の1/2 になる。

【0093】

最後に、負荷14(Pout)の重さが最大値の1/2の25%になったとする。この 場合、制御回路30Aは、負荷14(Pout)が軽負荷であると判定して、各相のスイ ッチング周波数f_{sw}を最大負荷時の1/4である100kHzに設定する。制御回路3 0Aは、第1乃至第4相回路20-1~20-4の全てを駆動(動作)する。したがって 、見かけのスイッチング周波数(実効スイッチング周波数)n*f_{sw}も、最大負荷時の 1/4になる。

[0094]

従って、本発明に係るマルチフェーズDC/DCコンバータ10Aの第2の動作モード においては、図18に示されるように、常に全てのスイッチを動作させつつ、図17に示 されるように、負荷14(Pout)の重さが軽くなるに従って、各相のスイッチング周 波数f_{Sw}を連続的にリニアに低くすることにより、図19に示されるように、見かけの スイッチング周波数(実効スイッチング周波数)n*f_{Sw}も連続的にリニアに低下させ ている。

【0095】

このように、本発明に係るマルチフェーズDC / DCコンバータ10Aの第2の動作モードでは、負荷14(Pout)の重さに応じて、各相のスイッチング周波数 f_{sw}を連続的にリニアに変動させている。

[0096]

図20に、本発明に係るマルチフェーズDC/DCコンバータ10Aの第2の動作モードにおける、負荷14(Pout)の重さ(大きさ)(%)と損失(W)との間の関係を示す。図20において、横軸は負荷14(Pout)の重さ(%)を示し、縦軸は損失(W)を示す。図20において、Pon(High-side)はハイサイドのスイッチ(MOS)のオン抵抗ロスを示し、Psw(High-side)はハイサイドのスイッチ(MOS)のスイッチングロスを示し、Ppr(High-side)はハイサイドのスイッチ(MOS)のドライブ損失を示し、Pon(Low-side)はローサイドのスイッチ(MOS)のスイッチングロスを示し、 、Ppr(Low-side)はローサイドのスイッチ(MOS)のスイッチングロスを示し、 、Ppr(Low-side)はローサイドのスイッチ(MOS)のドライブ損失を示し、Pcu はインダクタンス素子(コイル)の銅損を示し、Predutionののかって、 の鉄損を示す。

[0097]

尚、各損失(Pon、Psw、Ppr、Pcu、Pre)の計算式としては、上記数1 ~数5に示したものを使用し、計算条件も上記数6~数9に示したものを使用した。 【0098】

図20と図8とを比較すると、次のことが分かる。すなわち、負荷14が最大負荷(100%)のときには、従来のマルチフェーズDC/DCコンバータ10及び本発明に係る マルチフェーズDC/DCコンバータ10Aとも損失は等しいことが分かる。しかしなが ら、負荷14が軽くなるにつれて、本発明に係るマルチフェーズDC/DCコンバータ1 0Aの方が従来のマルチフェーズDC/DCコンバータ10に比較して損失が低くなって いることが分かる。

【 0 0 9 9 】

50

40

10

20

その理由は次の通りである。上記数1~数5に示した各損失の計算式より、負荷14の 軽重とは無関係に、従来のマルチフェーズDC/DCコンバータ10及び本発明に係るマ ルチフェーズDC/DCコンバータ10Aとも、実効スイッチング周波数(n*f_{5w}) は変わらないため、ドライブ損失は変わらない。しかしながら、上記数1~数5に示した 各損失の計算式より、オン抵抗ロス、スイッチングロス、コイルの銅損は、相数nが多い ほうが損失が少なく、コイルの鉄損はスイッチング周波数f_{5w}が低いほうが損失が少な くなるからである。

(17)

[0100**]**

とにかく、本発明の第2の動作モードによる駆動方法を採用することにより、軽負荷時 における損失を従来よりも減少させることができ、マルチフェーズDC/DCコンバータ 10 10Aの効率を向上させることができる。また、常に全てのスイッチを駆動するので、電 流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の 電流バランスをとることができる。

【0101】

尚、本発明に係るマルチフェーズDC/DCコンバータ10Aの第2の動作モードには 、次に述べるような変形例がある。

【0102】

図21に、本発明に係るマルチフェーズDC/DCコンバータ10Aの第2の動作モードにおける、負荷14の重さ(%)とスイッチング周波数f_{sw}との間の関係の第1の変形例を示す。図21において、横軸は負荷14の重さ(%)を示し、縦軸にスイッチング 20周波数f_{sw}を示す。尚、負荷14は、その最大値に相当する100%から最小値である 0%までの間で変動する。

[0103]

負荷14が100%のとき、制御回路30Aは、スイッチング周波数f_{sw}を最大のス イッチング周波数f_{sw}maxに設定する。負荷14が軽くなるに従って、制御回路30 Aは、スイッチング周波数f_{sw}を徐々に低下させていく。スイッチング周波数f_{sw}が 最小のスイッチング周波数f_{sw}minに等しくなったとき、制御回路30Aは、負荷1 4が更に軽くなっても、スイッチング周波数f_{sw}minに等しくなったとき、制御回路30Aは、負荷1 inに維持する。尚、この最小のスイッチング周波数f_{sw}minは、図21に示される ように、可聴周波数領域より高い。

【0104】

換言すれば、図21の例では、0%近傍の軽負荷時を除いて、負荷14の重さとスイッチング周波数f_{sw}とは比例している。

【0105】

とにかく、図21に示されるように、マルチフェーズDC/DCコンバータ10Aにお いては、常に全相のスイッチを動作させつつ、負荷14が軽くなるに従って、見かけのス イッチング周波数(実効スイッチング周波数)n * f_{sw}及び各相のスイッチング周波数 f_{sw}を連続的に低下させている。

[0106]

図22に、本発明に係るマルチフェーズDC/DCコンバータ10の第2の動作モード 40 における、負荷14の重さ(%)とスイッチング周波数 f_{sw}との間の関係の第2の変形 例を示す。図22において、横軸は負荷14の重さ(%)を示し、縦軸にスイッチング周 波数 f_{sw}を示す。負荷14は、その最大値に相当する100%から最小値である0%ま での間で変動する。

【0107】

図21の例では、0%近傍の軽負荷時において、スイッチング周波数 f_{sw}を最小のス イッチング周波数 f_{sw}minに維持しているが、図22の例では、スイッチング周波数 f_{sw}が可聴周波数領域に入らないように、負荷14が100%から0%へ低下するにつ れて、スイッチング周波数 f_{sw}を最大のスイッチング周波数 f_{sw}maxから最小のス イッチング周波数 f_{sw}minまで徐々に連続的に低下させている。

【0108】

図23に、図7に示した特性と図21に示した特性とを纏めて示す。図23において、 実線は図9に示した本発明に係るマルチフェーズDC/DCコンバータ10Aの特性を示 し、一点鎖線は図1に示した従来のマルチフェーズDC/DCコンバータ10の特性を示 す。

(18)

【0109】

従来のマルチフェーズDC/DCコンバータ10では、常に各相のスイッチング周波数 f_{sw}を一定に維持して、負荷14が軽くなるに従って、動作させるスイッチの相数 n を 減数させることにより、結果として、見かけのスイッチング周波数(実効スイッチング周 波数) n * f_{sw}を段階的に低下させている。

[0110]

これに対して、本発明に係るマルチフェーズDC/DCコンバータ10Aでは、常に全 相のスイッチを動作させ、負荷14が軽くなるに従って、各相のスイッチング周波数f_s wを低下させることにより、見かけのスイッチング周波数(実効スイッチング周波数)n *f_{sw}を連続的にリニアに低下させている。

尚、図23の例では、負荷14が軽くなるに従って、見かけのスイッチング周波数(実 効スイッチング周波数) n * f_{sw}を連続的に低下させているが、図15に示したように 、従来と同様に、見かけのスイッチング周波数(実効スイッチング周波数) n * f_{sw}を 段階的に低下させても良いのは勿論である。すなわち、従来のマルチフェーズDC/DC コンバータ10と本発明に係るマルチフェーズDC/DCコンバータ10Aとの間の本質 的な相違点は、従来のマルチフェーズDC/DCコンバータ10Aとの間の本質 的な相違点は、従来のマルチフェーズDC/DCコンバータ10では、動作させるスイッ チの相数 nを減数させることによって、見かけのスイッチング周波数(実効スイッチング 周波数) n * f_{sw}を低下させているのに対して、本発明に係るマルチフェーズDC/D Cコンバータ10Aでは、各相のスイッチング周波数 f_{sw}を低下させることによって、 見かけのスイッチング周波数(実効スイッチング周波数) n * f_{sw}を低下させているこ

図24を参照して、本発明の第1の実施の形態に係るマルチフェーズDC/DCコンバ ータ10Bについて説明する。図示のマルチフェーズDC/DCコンバータ10Bは、入 30 カコンデンサCiと、第1相回路20-1、第2相回路20-2、…、及び第N相回路2 0-Nと、電流検出器40と、出力コンデンサCoと、制御回路30Bとを有する。 【0113】

入力コンデンサCiは、共通入力電源11に並列に接続されている。

[0114]

第1相回路20-1は、第1の通電スイッチ SW₁ と、第1の短絡スイッチ SW₁ 2 と、第1のインダクタンス素子 Lo₁ とから構成されている。同様に、第2相回路20-2は、第2の通電スイッチ SW₂ と、第2の短絡スイッチ SW₂ と、第2のインダク タンス素子 Lo₂ とから構成されている。第N相回路20-Nは、第Nの通電スイッチ S W_{N1} と、第Nの短絡スイッチ SW_{N2} と、第Nのインダクタンス素子 Lo_N とから構成 されている。従って、一般的に、第n(1 n N)相回路20-nは、第nの通電スイ ッチ SW_{n1} と、第nの短絡スイッチ SW_{n2} と、第nのインダクタンス素子 Lo_N とから構成 ら構成されている。

[0 1 1 5 **]**

第 1 乃至第 N の通電スイッチ S W_{1 1} ~ S W_{N 1} および第 1 乃至第 N の短絡スイッチ S W_{1 2} ~ S W_{N 2} の各々は、 N チャネル M O S F E T で構成されている。 【 0 1 1 6 】

第 n 相回路 2 0 - n において、第 n の通電スイッチ S W_{n 1} のドレインは共通入力電源 1 1 の陽極に接続されている。第 n の通電スイッチ S W_{n 1} のソースは、第 n の短絡スイ ッチ S W_{n 2} のドレインと第 n のインダクタンス素子 L o n の一端とに接続されている。 10

第 n の短絡スイッチ S W _{n 2} のソースは接地されている。 第 n のインダクタンス素子 L o 。の他端は、出力コンデンサCoの一端に接続されている。第nの通電スイッチSW。ュ のゲートには、後述する制御回路30Bから第nの正相PWM信号 naが供給される。 第 n の 短 絡 ス イ ッ チ S W _{n 2} の ゲ ー ト に は 、 制 御 回 路 3 0 B か ら 第 n の 逆 相 P W M 信 号 nbが供給される。

(19)

[0117]

出力コンデンサCoの一端は、電流検出器40を介して負荷14に接続されている。出 力コンデンサCoの他端は接地されている。

[0118]

電流検出器40は、負荷14へ流れる負荷電流Ioを検出して、電流検出信号を制御回 10 路30Bへ送出する。負荷電流Ioが大きければ大きい程、負荷14が重くなる。図示の 電流検出器40は抵抗器で構成されている。但し、電流検出器40は抵抗器に限定されな いのは勿論である。

[0 1 1 9 **]**

制 御 回 路 3 0 B は 、 負 荷 1 4 と 並 列 に 接 続 さ れ た 、 第 1 及 び 第 2 の 抵 抗 器 R 1 、 R 2 か ら成る直列回路(分圧器)と、電流検出器40に接続された三角波発生器31と、上記分 圧器に接続された誤差増幅器32と、この誤差増幅器32と三角波発生器31とに接続さ れた 第 1 乃 至 第 N の 比 較 器 3 3 - 1 、 3 3 - 2 、 … 、 3 3 - N と 、 第 1 乃 至 第 N の 比 較 器 33-1~33-Nの出力端子にそれぞれ接続された第1乃至第Nのインバータ34-1 、34-2、…、34-Nとから構成されている。

 $\begin{bmatrix} 0 & 1 & 2 & 0 \end{bmatrix}$

三角波発生器31は、電流検出器40からの電流検出信号に基いて、互いに(360/ N)度の位相差を持つ第1乃至第Nの三角波信号を出力する。負荷電流Ioの大小に応じ て、三角波発生器31は、第1乃至第Nの三角波信号の発振周波数を増減する。詳述する と、負荷電流Ioが最大の電流のとき、三角波発生器31は、第1乃至第Nの三角波信号 の発振周波数を、最大のスイッチング周波数 f _{s w} m a x に設定する。負荷電流 I o が小 さくなるに従って、三角波発生器31は、第1乃至第Nの三角波信号の発振周波数を、図 21に示されるように、徐々に低下させる。

[0 1 2 1 **]**

従って、電流検出器40と三角波発生器31との組み合わせは、負荷14に流れる負荷 30 電流Ioに基づいて、負荷14の重さを判断する判断手段として働く。 [0122]

誤差増幅器32は、分圧器(R1、R2)から出力する分圧電圧と、基準電圧V_{ref} とを受けて、それらの間の差に対応した誤差電圧を出力する。第1乃至第Nの比較器33 - 1 ~ 3 3 - Nは、この誤差電圧と第 1 乃至第 N の三角波信号とをそれぞれ比較して、第 1 乃至第 N の比較結果信号を出力する。第 1 乃至第 N の比較結果信号の各々は論理ハイレ ベルか論理ローレベルのいずれか一方を示す。

 $\begin{bmatrix} 0 & 1 & 2 & 3 \end{bmatrix}$

第 1 乃至第 N の比較結果信号は、それぞれ、第 1 乃至第 N の正相 P W M 信号 1 a ~ N a として、第1乃至第Nの通電スイッチSW₁₁~SW_{N1}のゲートへ供給される。ま た、第 1 乃至 第 N の比較 結果 信 号 は、 それ ぞれ、 第 1 乃至 第 N の イン バ ー 夕 3 4 - 1 ~ 3 4 - Nの入力端子に供給される。第1乃至第Nのインバータ34 - 1 ~ 34 - Nは、それ ぞれ、第1乃至第Nの比較結果信号を反転して、第1乃至第Nの反転した信号を出力する 。この第1乃至第Nの反転した信号は、それぞれ、第1乃至第Nの逆相PWM信号 1 b Nbとして、第1乃至第Nの短絡スイッチSW」 。 ~ SW _№ 。のゲートへ供給される

このような構成のマルチフェーズDC/DCコンバータ10Bによれば、負荷電流Io が大きいときに、三角波発生器31は第1乃至第Nの三角波信号の発振周波数を高くし、 負荷電流Ioが小さいときに、三角波発生器31は第1乃至第Nの三角波信号の発振周波

20

数を低くする。その結果、第1乃至第Nの比較器33-1~33-Nから出力される第1 乃至第Nの正相PWM信号 1a~ Na及び第1乃至第Nのインバータ34-1~34 - Nから出力される第1乃至第Nの逆相PWM信号 1b~ Nbのスイッチング周波数 f_{sw}も、上記発振周波数に応じて変動する。

(20)

【 0 1 2 5 】

従って、三角波発生器31と第1乃至第Nの比較器33-1~33-Nとの組み合わせ は、上記判断手段の判断結果に基づいて、負荷14が軽くなるにつれて制御信号(第1乃 至第Nの正相PWM信号) 1a~ Naのスイッチング周波数f_{Sw}を下げるようにス イッチング周波数f_{Sw}を可変する周波数可変手段として働く。

【0126】

図示のマルチフェーズDC/DCコンバータ10Bは、前述した第2の動作モードで動 作する。したがって、マルチフェーズDC/DCコンバータ10Bにおいては、常に全相 のスイッチを動作させつつ、負荷14が軽くなるに従って、見かけのスイッチング周波数 (実効スイッチング周波数)n*f_{SW}及び各相のスイッチング周波数f_{SW}を連続的に 低下させている。これにより、軽負荷時における損失を従来のマルチフェーズDC/DC コンバータ10よりも減少させることができ、マルチフェーズDC/DCコンバータ10 Bの効率を向上させることができる。また、常に全てのスイッチを駆動するので、電流が 分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、相間の電流 バランスをとることができる。

【 0 1 2 7 】

図25を参照して、本発明の第2の実施の形態に係るマルチフェーズDC/DCコンバ ータ10Cについて説明する。図示のマルチフェーズDC/DCコンバータ10Cは、電 流検出器40が無く、制御回路が後述するように変更されている点を除いて、図24に図 示したマルチフェーズDC/DCコンバータ10Bと同様の構成を有し動作をする。従っ て、制御回路に30Cの参照符号を付してある。図24に示されたものと同様の機能を有 するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省 略する。

【0128】

制御回路30Cは、三角波発生器の動作が図24に図示したものと相違する点を除いて、図24に図示した制御回路30Bと同様の動作をする。従って、三角波発生器に31A 30の参照符号を付してある。

[0129]

三角波発生器31Aは、誤差増幅器32から出力される誤差電圧に基づいて、出力する 第1乃至第Nの三角波信号の発振周波数を増減する。

【0130】

ここで、この技術分野において周知のように、基準電圧 V_{ref}が分圧器の分圧電圧よ り高ければ、誤差増幅器32は高い誤差電圧を出力する。一方、基準電圧 V_{ref}が分圧 器の分圧電圧より低ければ、誤差増幅器32は低い誤差電圧を出力する。従って、出力電 圧 Voが所望の電圧より高ければ、誤差増幅器32から出力される誤差電圧は低くなり、 出力電圧 Voが所望の電圧より低ければ、誤差増幅器32から出力される誤差電圧は高く なる。

[0131]

一方、例えば前述した特許文献4に記載されているように、負荷14が重くなると、出 力電圧Voが下がり、負荷14が軽くなると出力電圧Voが上がる。このような現象は、 この技術分野において「ロードレギュレーション」と呼ばれている。

【0132】

図26にそのロードレギュレーションの特性の一例を示す。図26において、横軸は負荷14の重さ(%)を表し、縦軸は出力電圧Vo(V)を表す。図26から、負荷14が 重くなれば出力電圧Voが下がることが分かる。逆に言えば、負荷14が軽くなれば出力 電圧Voが上がることが分かる。 40

20

[0133]

前述したように、出力電圧 V o が高ければ誤差電圧は低くなり、出力電圧 V o が低けれ ば誤差電圧は高くなる。従って、誤差増幅器 3 2 から出力される誤差電圧から、三角波発 生器 3 1 A は負荷 1 4 の重さを判断することができる。すなわち、誤差電圧が高ければ、 三角波発生器 3 1 A は負荷 1 4 が重いと判断し、誤差電圧が低ければ、電圧制御発振器 3 1 A は負荷 1 4 が軽いと判断する。

【0134】

とにかく、抵抗器 R 1 、 R 2 と誤差増幅器 3 2 と三角波発生器 3 1 A との組み合わせは 、出力電圧 V o に基づいて、負荷 1 4 の重さを判断する判断手段として働く。

【0135】

10

負荷14が重い場合、三角波発生器31Aは第1乃至第Nの三角波信号の発振周波数を 高くし、負荷14が軽い場合、三角波発生器31Aは第1乃至第Nの三角波信号の発振周 波数を低くする。

【0136】

従って、三角波発生器31Aと第1乃至第Nの比較器33-1~33-Nとの組み合わ せは、上記判断手段の判断結果に基づいて、負荷14が軽くなるにつれて制御信号(第1 乃至第Nの正相PWM信号) 1a~ Naのスイッチング周波数f_{sw}を下げるように スイッチング周波数f_{sw}を可変する周波数可変手段として働く。 【0137】

このような構成のマルチフェーズDC/DCコンバータ10Cも、前述した第2の動作 20 モードで動作する。したがって、マルチフェーズDC/DCコンバータ10Cにおいては 、常に全相のスイッチを動作させつつ、負荷14が軽くなるに従って、見かけのスイッチ ング周波数(実効スイッチング周波数)n * f s w 及び各相のスイッチング周波数 f s w を連続的に低下させている。これにより、軽負荷時における損失を従来のマルチフェーズ DC/DCコンバータ10よりも減少させることができ、マルチフェーズDC/DCコン バータ10Cの効率を向上させることができる。また、常に全てのスイッチを駆動するの で、電流が分散され、発熱を抑えることができる。更に、温度分布が均一化されるため、 相間の電流バランスをとることができる。

【0138】

以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した 30 実施の形態に限定しないのは勿論である。例えば、上記実施の形態においては、同期整流 型マルチフェーズDC/DCコンバータに適用した例についてのみ説明したが、他のマル チフェーズDC/DCコンバータにも適用可能であるのは勿論である。例えば、短絡スイ ッチM1b~M4b、SW₁₂~SW_{N2}の代わりにダイオードを使用しても良い。また 、上記実施の形態では、スイッチング周波数f_{SW}を変える手段として、負荷14の軽重 に応じて段階的或いは連続的にスイッチング周波数f_{SW}を変えているが、バースト駆動 して見かけ上のスイッチング周波数を変えるようにしても良い。

【図面の簡単な説明】

【0139】

40

50

【図1】従来のマルチフェーズDC/DCコンバータの構成を示す回路図である。 【図2】図1に示した従来のマルチフェーズDC/DCコンバータの重負荷時での動作を 説明するためのタイムチャートである。

【図3】図1に示した従来のマルチフェーズDC/DCコンバータの中負荷時での動作を 説明するためのタイムチャートである。

【図 4 】図 1 に示した従来のマルチフェーズDC/DCコンバータの軽負荷時での動作を 説明するためのタイムチャートである。

【図 5 】図 1 に示した従来のマルチフェーズDC/DCコンバータにおける、負荷の重さ と各相のスイッチング周波数との間の関係を示す図である。

【図 6 】図 1 に示した従来のマルチフェーズDC/DCコンバータにおける、負荷の重さと動作させるスイッチング回路の相数と間の関係を示す図である。

(21)

(22)

【図7】図1に示した従来のマルチフェーズDC/DCコンバータにおける、負荷の重さ と見かけのスイッチング周波数(実効スイッチング周波数)との間の関係を示す図である 【図8】図1に示した従来のマルチフェーズDC/DCコンバータにおける、負荷の重さ と損失との間の関係を示す図である。 【図9】本発明のマルチフェーズDC/DCコンバータの原理を説明するための回路図で ある。 【図10】図9に示したマルチフェーズDC/DCコンバータの重負荷時での動作を説明 するためのタイムチャートである。 【図11】図9に示したマルチフェーズDC/DCコンバータの中負荷時での動作を説明 10 するためのタイムチャートである。 【図12】図9に示したマルチフェーズDC/DCコンバータの軽負荷時での動作を説明 するためのタイムチャートである。 【図13】図9に示したマルチフェーズDC/DCコンバータの第1の動作モードにおけ る、負荷の重さと各相のスイッチング周波数との間の関係を示す図である。 【図14】図9に示したマルチフェーズDC/DCコンバータの第1の動作モードにおけ る、負荷の重さと動作させるスイッチング回路の相数との間の関係を示す図である。 【図15】図9に示したマルチフェーズDC/DCコンバータの第1の動作モードにおけ る、負荷の重さと見かけのスイッチング周波数(実効スイッチング周波数)との間の関係 を示す図である。 20 【図16】図9に示したマルチフェーズDC/DCコンバータの第1の動作モードにおけ る、負荷の重さと損失との間の関係を示す図である。 【図17】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ る、負荷の重さと各相のスイッチング周波数との間の関係を示す図である。 【図18】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ る、負荷の重さと動作させるスイッチング回路の相数との間の関係を示す図である。 【図19】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ る、負荷の重さと見かけのスイッチング周波数(実効スイッチング周波数)との間の関係 を示す図である。 【図20】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ 30 る、負荷の重さと損失との間の関係を示す図である。 【図21】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ る、負荷の重さと見かけのスイッチング周波数(実効スイッチング周波数)との間の関係 の第1の変形例を示す図である。 【図22】図9に示したマルチフェーズDC/DCコンバータの第2の動作モードにおけ る、負荷の重さと見かけのスイッチング周波数(実効スイッチング周波数)との間の関係 の第2の変形例を示す図である。 【図23】図7に示した特性と図21に示した特性とを纏めて示す図である。 【 図 2 4 】 本 発 明 の 第 1 の 実 施 の 形 態 に 係 る マ ル チ フ ェ ー ズ D C / D C コ ン バ ー タ の 構 成 を示すブロック図である。 40 【図25】本発明の第2の実施の形態に係るマルチフェーズDC/DCコンバータの構成 を示すブロック図である。 【図26】ロードレギュレーションの特性の一例を示す図である。 【符号の説明】 [0140]10A、10B、10C マルチフェーズDC/DCコンバータ 1 1 入力電源 12 平滑回路 14 負荷 20-1~20-N 50

相回路

30A、30B、30C 制御回路 3 1 、 3 1 A 三角波発生器 3 2 誤差増幅器 3 3 - 1 ~ 3 3 - N 比較器 34-1~34-N インバータ 4 0 電 流 検 出 器 Сi 入力コンデンサ M 1 a ~ M 4 a 通電スイッチ M 1 b ~ M 4 b 短絡スイッチ Lo₁~Lo_N インダクタンス素子 SW_{1 1} ~ SW_{N 1} 通電スイッチ(MOSFET) SW_{1 2} ~ SW_{N 2} 短絡スイッチ(MOSFET) f_{sw} 各相のスイッチング周波数 n * f _{s w} 実効スイッチング周波数









(sw (kHz)

Pout (%)

u

100

90

80

60 70

4

20 30

9

50 60 Pout (%)











【図13】







Pout (%)

ŝ



【図17】



【図18】





【図20】









【図23】









【図26】

