(19) 日本国特許厅(JF	າງ
----------------	----

## (12)特許公報(B2)

(11) 特許番号

## 特許第5581795号

(P5581795)

## (45) 発行日 平成26年9月3日(2014.9.3)

(24) 登録日 平成26年7月25日 (2014.7.25)

(51) Int.Cl.	F I						
HO1L 21/82	(2006.01) H	01L 2	21/82	В			
HO1L 21/822	<b>(2006.01)</b> H	01L 2	21/82	С			
HO1L 27/04	<b>(2006.01)</b> H	01L 2	27/04	А			
HO1L 27/092	<b>(2006.01)</b> H	01L 2	27/04	D			
HO1L 21/8238	<b>3 (2006.01)</b> Н	01L 2	27/08 3	$2.1 \mathrm{F}$			
				請求項の	数 7	(全 31 頁)	最終頁に続く
(21) 出願番号	特願2010-107409 (P2010-10	7409) ((	(73)特許権者	f 302062	931		
(22) 出願日	平成22年5月7日(2010.5.7)			ルネサス	エレク	トロニクス	朱式会社
(65) 公開番号	特開2011-238689 (P2011-23	8689A) 📗		神奈川県	川崎市	中原区下沼语	第1753番地
(43) 公開日	平成23年11月24日 (2011.11	. 24) (	(74)代理人	10006474	6		
審査請求日	平成25年2月5日(2013.2.5)			弁理士	深見	久郎	
		((	(74)代理人	10008513	2		
				弁理士	森田	俊雄	
		((	(74)代理人	10008370	3		
				弁理士	仲村	義平	
		((	(74)代理人	10009678	1		
				弁理士	堀井	豊	
		(ť	74)代理人	10010916	2		
				弁理士	酒井	將行	
		((	(74)代理人	10011124	-6		
				弁理士	荒川	伸夫	
						ł	最終頁に続く

(54) 【発明の名称】スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線 方法

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置で あって、

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素 子領域と、

前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において

前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記 第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、

前記第2スタンダードセルは、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2 不純物拡散領域と、

前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素 子領域と、

前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続 する接続用不純物拡散領域と、を有し、

前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散 20

10

領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続 されており、

(2)

前記第1金属層の前記第1幹線部は、前記第2不純物拡散領域の上方に到達しない長さで、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在し

ている、

半導体装置。

【請求項2】

<u>半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置で</u> あって、

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、

<u>前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素</u> 子領域と、

前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記

第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、

<u>前記第2スタンダードセルは、</u>

<u>前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2</u> 不純物拡散領域と、

<u>前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素</u> 20 子領域と、

前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領 域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続 する接続用不純物拡散領域と、を有し、

<u>前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散</u> 領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続 されており、

前記半導体基板の前記表面に形成された第3スタンダードセルをさらに備え、

前記第3スタンダードセルは、

前記半導体基板の前記表面に形成され、前記第2不純物拡散領域を挟んで前記第1不純 30 物拡散領域の反対側に位置し、前記第2不純物拡散領域に連続する帯状の第3不純物拡散 領域と、

前記半導体基板の前記表面に形成され、前記第3不純物拡散領域に対向する第3機能素 子領域と、を有し、

前記半導体基板の前記表面の上方に第2金属層が配設され、

前記第2金属層は、

前記第2不純物拡散領域の上方において前記第2不純物拡散領域に沿うように延在する 第2幹線部と、

前記第2幹線部から前記第1機能素子領域の上方に向かって延在する第2延在部と、

前記第2幹線部から前記第3機能素子領域の上方に向かって延在する第3延在部と、を <sup>40</sup> 有し、

前記第1機能素子領域および前記第3機能素子領域は、前記第2幹線部、前記第2延在 部および前記第3延在部を通して電気的に接続され、

前記第2金属層の前記第2幹線部が延在している平面高さは、前記第1金属層が形成されている平面高さ以下である、

半導体装置。

【請求項3】

<u>半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置であって、</u>

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素 子領域と、

前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において 前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記

第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、 前記第2スタンダードセルは、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2 不純物拡散領域と、

10 前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素 子領域と、

前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領 域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続 する接続用不純物拡散領域と、を有し、

前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散 領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続

されており、

前記半導体基板の前記表面に形成された第3スタンダードセルをさらに備え、

前記第3スタンダードセルは、

前記半導体基板の前記表面に形成され、前記第2不純物拡散領域を挟んで前記第2機能 素子領域の反対側に位置し、前記第2不純物拡散領域に対向する第3機能素子領域を有し

20

前記半導体基板の前記表面の上方において前記第2不純物拡散領域を跨ぐように、前記 第2機能素子領域および前記第3機能素子領域を電気的に接続する第2金属層が延設され

前記第2金属層が前記第2不純物拡散領域を跨ぐように延在している平面高さは、前記 第1金属層が形成されている平面高さ以下である、

半導体装置。

【請求項4】

30 半導体基板の表面に形成された第1および第2スタンダードセルを含むスタンダードセ ルであって、

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された第1機能素子領域と、

前記半導体基板の前記表面に形成され、前記第1機能素子領域の両側を挟んで対向して 配置される帯状の第1不純物拡散領域と、

前記半導体基板の前記表面の上方に配設され、各々の前記第1不純物拡散領域の上方に おいて各々の前記第1不純物拡散領域に沿うように延在する幹線部および各々の前記幹線 部から前記第1機能素子領域の上方に向かって延在する延在部を含む金属層と、を有し、

前記第2スタンダードセルは、

前記半導体基板の前記表面に形成された第2機能素子領域と、

40

前記半導体基板の前記表面に形成され、前記第2機能素子領域の両側を挟んで対向して 配置されるとともに、前記第1不純物拡散領域にそれぞれ連続する帯状の第2不純物拡散 領域と、

前記半導体基板の前記表面に形成され、各々の前記第2不純物拡散領域と前記第2機能 素子領域との間を電気的に接続する接続用不純物拡散領域と、を有し、

前記金属層および前記第2機能素子領域は、前記幹線部、前記第1不純物拡散領域、前 記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されてお り、

前記金属層の前記幹線部は、前記第2不純物拡散領域の上方に到達しない長さで、前記 第1不純物拡散領域の上方において前記第1不純物拡散領域に沿うように延在している、

スタンダードセル。

【請求項5】

請求項2または請求項3に記載の半導体装置におけるスタンダードセルの配置配線方法 であって、

(4)

前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程 E.

所定の回路接続情報を配置配線システムに入力する工程と、

前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの 前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するよう に複数の前記スタンダードセルの前記パターン情報を配置する工程と、

複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生 を検出する工程と、

前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルラ イブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2ス タンダードセルに置換する工程と、を備える、

スタンダードセルの配置配線方法。

【請求項6】

半導体基板の表面に形成された第1および第2スタンダードセルを備える半導体装置に おけるスタンダードセルの配置配線方法であって、

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された帯状の第1不純物拡散領域と、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に対向する第1機能素 子領域と、

前記半導体基板の前記表面の上方に配設され、前記第1不純物拡散領域の上方において 前記第1不純物拡散領域に沿うように延在する第1幹線部および前記第1幹線部から前記

第1機能素子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、

前記第2スタンダードセルは、

前記半導体基板の前記表面に形成され、前記第1不純物拡散領域に連続する帯状の第2 不純物拡散領域と、

30 前記半導体基板の前記表面に形成され、前記第2不純物拡散領域に対向する第2機能素 子領域と、

前記半導体基板の前記表面における前記第2不純物拡散領域および前記第2機能素子領 域の間に形成され、前記第2不純物拡散領域および前記第2機能素子領域を電気的に接続 する接続用不純物拡散領域と、を有し、

前記第1金属層および前記第2機能素子領域は、前記第1幹線部、前記第1不純物拡散 領域、前記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続 されており、

前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程 と、

所定の回路接続情報を配置配線システムに入力する工程と、

前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの 前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するよう に複数の前記スタンダードセルの前記パターン情報を配置する工程と、

複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生 を検出する工程と、

前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルラ イブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2ス タンダードセルに置換する工程と、を備える、

スタンダードセルの配置配線方法。

【請求項7】

20

10

半導体基板の表面に形成された第1および第2スタンダードセルを含むスタンダードセ ルの配置配線方法であって、

前記第1スタンダードセルは、

前記半導体基板の前記表面に形成された第1機能素子領域と、

前記半導体基板の前記表面に形成され、前記第1機能素子領域の両側を挟んで対向して 配置される帯状の第1不純物拡散領域と、

前記半導体基板の前記表面の上方に配設され、各々の前記第1不純物拡散領域の上方に おいて各々の前記第1不純物拡散領域に沿うように延在する幹線部および各々の前記幹線 部から前記第1機能素子領域の上方に向かって延在する延在部を含む金属層と、を有し、

前記第2スタンダードセルは、

前記半導体基板の前記表面に形成された第2機能素子領域と、

前記半導体基板の前記表面に形成され、前記第2機能素子領域の両側を挟んで対向して

配置されるとともに、前記第1不純物拡散領域にそれぞれ連続する帯状の第2不純物拡散 領域と、

前記半導体基板の前記表面に形成され、各々の前記第2不純物拡散領域と前記第2機能 素子領域との間を電気的に接続する接続用不純物拡散領域と、を有し、

前記金属層および前記第2機能素子領域は、前記幹線部、前記第1不純物拡散領域、前 記第2不純物拡散領域、および前記接続用不純物拡散領域を通して電気的に接続されてお り、

20 前記第2スタンダードセルのパターン情報が格納されたセルライブラリを準備する工程 と、

所定の回路接続情報を配置配線システムに入力する工程と、

前記配置配線システムが、前記第2スタンダードセル以外の所定のスタンダードセルの 前記パターン情報を前記セルライブラリから読み出し、前記回路接続情報に対応するよう に複数の前記スタンダードセルの前記パターン情報を配置する工程と、

複数の前記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生 を検出する工程と、

前記配置配線システムが、前記第2スタンダードセルの前記パターン情報を前記セルラ イブラリから読み出し、前記配線混雑領域に含まれる前記スタンダードセルを前記第2ス タンダードセルに置換する工程と、を備える、

スタンダードセルの配置配線方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダ ードセルの配置配線方法に関する。

【背景技術】

[0002]

SOC(System On Chip)等の半導体装置は、スタンダードセルを使用して設計される

。下記の特許文献1~7は、スタンダードセルを使用して設計される半導体装置において チップ面積を小さくするための技術を開示している。

[0003]

特開2001-15602号公報(特許文献1)は、p型拡散層によって構成されたV DD端子と、n型拡散層によって構成されたVSS端子と、金属層によって構成された入 力端子および出力端子とを備え、上記の各拡散層と金属層とをコンタクトホールによって 接続するスダンタードセルを開示している。

[0004]

特開2001-189427号公報(特許文献2)は、GND配線を第1メタル層に配 置し、VDD幹線を第2メタル層に配置するスタンダードセルを開示している。 [0005]

50

特開2005-236107号公報(特許文献3)は、回路の上層に配置された基幹電 源メタル層と、基幹電源メタル層の下側で回路基板上に形成されたトランジスタ素子層と 、基幹電源メタル層からトランジスタ素子層に電源電圧を供給する内部配線層とを備える スタンダードセルを開示している。

[0006]

特開平8-222640号公報(特許文献4)は、n型基板の上辺に設けられ電源用導体と接続されたn型高濃度領域と、p型ウェルの下辺に設けられグランド用導体と接続されたp型高濃度領域とを備え、セル列方向に隣接するスタンダードセルとの間において、n型高濃度領域およびp型高濃度領域を連続させたスタンダードセルを開示している。

特開2008-4790号公報(特許文献5)は、VDD幹線およびGND幹線の間に 設けられたアクティブ領域と、アクティブ領域に形成された複数のトランジスタと、アク ティブ領域からVDD幹線およびGND幹線の下まで延出させた接続部とを備え、接続部 とVDD幹線とを接続し、接続部とGND幹線とを接続したスタンダードセルを開示して いる。

[0008]

特開平7-249747号公報(特許文献6)は、n型チャネルトランジスタおよびp 型チャネルトランジスタが、ドレイン電極領域と接地電極領域との間でチャネル幅方向に 配置されたスタンダードセルを開示している。

[0009]

特開2009-158728号公報(特許文献7)は、半導体基板と、半導体基板表面 に形成されたコンタクト領域と、半導体基板上に形成された層間絶縁膜と、層間絶縁膜内 にコンタクト領域まで達する線状に延設された開口溝と、開口溝内に埋設されコンタクト 領域に電気的に接続された導電層とを備えるスタンダードセルを開示している。

【先行技術文献】

【特許文献】

【0010】 【特許文献1】特開2001-15602号公報 【特許文献2】特開2001-189427号公報 【特許文献3】特開2005-236107号公報 【特許文献4】特開平8-222640号公報 【特許文献5】特開2008-47900号公報 【特許文献6】特開平7-2497475公報 【特許文献7】特開2009-158728号公報 【特許文献7】特開2009-158728号公報 【発明の概要】 【発明が解決しようとする課題】

[0011]

本発明は、チップ面積をさらに小さくすることができるスタンダードセル、スタンダー ドセルを備えた半導体装置、およびスタンダードセルの配置配線方法を提供することを目 的とする。

【課題を解決するための手段】

【0012】

本発明に基づく半導体装置は、半導体基板の表面に形成された第1および第2スタンダ ードセルを備える半導体装置である。

【0013】

上記第1スタンダードセルは、上記半導体基板の上記表面に形成された帯状の第1不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に対向す る第1機能素子領域と、上記半導体基板の上記表面の上方に配設され、上記第1不純物拡 散領域の上方において上記第1不純物拡散領域に沿うように延在する第1幹線部および上 記第1幹線部から上記第1機能素子領域の上方に向かって延在する第1延在部を含む第1 10

20



40

金属層と、を有する。

## 【0014】

上記第2スタンダードセルは、上記半導体基板の上記表面に形成され、上記第1不純物 拡散領域に連続する帯状の第2不純物拡散領域と、上記半導体基板の上記表面に形成され 、上記第2不純物拡散領域に対向する第2機能素子領域と、上記半導体基板の上記表面に おける上記第2不純物拡散領域および上記第2機能素子領域の間に形成され、上記第2不 純物拡散領域および上記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、 を有する。

[0015]

上記第1金属層および上記第2機能素子領域は、上記第1幹線部、上記第1不純物拡散 1 領域、上記第2不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続 されており、上記第1金属層の上記第1幹線部は、上記第2不純物拡散領域の上方に到達 しない長さで、上記第1不純物拡散領域の上方において上記第1不純物拡散領域に沿うよ うに延在している。

本発明の他の局面に基づく半導体装置は、半導体基板の表面に形成された第1および第 2スタンダードセルを備える半導体装置であって、上記第1スタンダードセルは、上記半 導体基板の上記表面に形成された帯状の第1不純物拡散領域と、上記半導体基板の上記表 面に形成され、上記第1不純物拡散領域に対向する第1機能素子領域と、上記半導体基板 の上記表面の上方に配設され、上記第1不純物拡散領域の上方において上記第1不純物拡 散領域に沿うように延在する第1幹線部および上記第1幹線部から上記第1機能素子領域 の上方に向かって延在する第1延在部を含む第1金属層と、を有し、上記第2スタンダー ドセルは、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に連続する帯 状の第2不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第2不純物拡散 領域に対向する第2機能素子領域と、上記半導体基板の上記表面における上記第2不純物 拡散領域および上記第2機能素子領域の間に形成され、上記第2不純物拡散領域および上 記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、上記第1金属 層および上記第2機能素子領域は、上記第1幹線部、上記第1不純物拡散領域、上記第2 不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続されており、上 記半導体基板の上記表面に形成された第3スタンダードセルをさらに備え、上記第3スタ ンダードセルは、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域を挟ん で上記第1不純物拡散領域の反対側に位置し、上記第2不純物拡散領域に連続する帯状の 第3不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第3不純物拡散領域 に対向する第3機能素子領域と、を有し、上記半導体基板の上記表面の上方に第2金属層 が配設され、上記第2金属層は、上記第2不純物拡散領域の上方において上記第2不純物 拡散領域に沿うように延在する第2幹線部と、上記第2幹線部から上記第1機能素子領域 の上方に向かって延在する第2延在部と、上記第2幹線部から上記第3機能素子領域の上 方に向かって延在する第3延在部と、を有し、上記第1機能素子領域および上記第3機能 素子領域は、上記第2幹線部、上記第2延在部および上記第3延在部を通して電気的に接 続され、上記第2金属層の上記第2幹線部が延在している平面高さは、上記第1金属層が 形成されている平面高さ以下である。

本発明のさらに他の局面に基づく半導体装置は、半導体基板の表面に形成された第1お よび第2スタンダードセルを備える半導体装置であって、上記第1スタンダードセルは、 上記半導体基板の上記表面に形成された帯状の第1不純物拡散領域と、上記半導体基板の 上記表面に形成され、上記第1不純物拡散領域に対向する第1機能素子領域と、上記半導 体基板の上記表面の上方に配設され、上記第1不純物拡散領域の上方において上記第1不 純物拡散領域に沿うように延在する第1幹線部および上記第1幹線部から上記第1機能素 子領域の上方に向かって延在する第1延在部を含む第1金属層と、を有し、上記第2スタ ンダードセルは、上記半導体基板の上記表面に形成され、上記第1不純物拡散領域に連続 する帯状の第2不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第2不純 物拡散領域に対向する第2機能素子領域と、上記半導体基板の上記表面における上記第2 10

20

30

不純物拡散領域および上記第2機能素子領域の間に形成され、上記第2不純物拡散領域および上記第2機能素子領域を電気的に接続する接続用不純物拡散領域と、を有し、上記第1金属層および上記第2機能素子領域は、上記第1幹線部、上記第1不純物拡散領域、上記第2不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続されており、上記半導体基板の上記表面に形成された第3スタンダードセルをさらに備え、上記第3スタンダードセルは、上記半導体基板の上記表面に形成され、上記第2不純物拡散領域を挟んで上記第2機能素子領域の反対側に位置し、上記第2不純物拡散領域に対向する第3機能素子領域を有し、上記半導体基板の上記表面の上方において上記第2不純物拡散領域を跨ぐように、上記第2機能素子領域および上記第3機能素子領域を電気的に接続する第2金属層が延設され、上記第2金属層が上記第2不純物拡散領域を跨ぐように延在している平面高さは、上記第1金属層が形成されている平面高さ以下である。

10

【0016】

本発明に基づくスタンダードセルは、半導体基板の表面に形成された第1および第2ス タンダードセルを含むスダンタードセルである。

【0017】

上記第1スタンダードセルは、上記半導体基板の上記表面に形成された第1機能素子領 域と、上記半導体基板の上記表面に形成され、上記第1機能素子領域の両側を挟んで対向 して配置される帯状の第1不純物拡散領域と、上記半導体基板の上記表面の上方に配設さ れ、各々の上記第1不純物拡散領域の上方において各々の上記第1不純物拡散領域に沿う ように延在する幹線部および各々の上記幹線部から上記第1機能素子領域の上方に向かっ て延在する延在部を含む金属層と、を有する。

【0018】

上記第2スタンダードセルは、上記半導体基板の上記表面に形成された第2機能素子領 域と、上記半導体基板の上記表面に形成され、上記第2機能素子領域の両側を挟んで対向 して配置されるとともに、上記第1不純物拡散領域にそれぞれ連続する帯状の第2不純物 拡散領域と、上記半導体基板の上記表面に形成され、各々の上記第2不純物拡散領域と上 記第2機能素子領域との間を電気的に接続する接続用不純物拡散領域と、を有する。 【0019】

上記金属層および上記第2機能素子領域は、上記幹線部、上記第1不純物拡散領域、上 記第2不純物拡散領域、および上記接続用不純物拡散領域を通して電気的に接続されて<u>お</u> り、上記金属層の上記幹線部は、上記第2不純物拡散領域の上方に到達しない長さで、上 記第1不純物拡散領域の上方において上記第1不純物拡散領域に沿うように延在している

30

20

[0020]

本発明に基づくスタンダードセルの配置配線方法は、半導体基板の表面に形成された第 1 および第2 スタンダードセルを備える半導体装置におけるスタンダードセルの配置配線 方法であって、上記第1スタンダードセルは、上記半導体基板の上記表面に形成された帯 状の第1不純物拡散領域と、上記半導体基板の上記表面に形成され、上記第1不純物拡散 領域に対向する第1機能素子領域と、上記半導体基板の上記表面の上方に配設され、上記 第1不純物拡散領域の上方において上記第1不純物拡散領域に沿うように延在する第1幹 線部および上記第1幹線部から上記第1機能素子領域の上方に向かって延在する第1延在 部を含む第1金属層と、を有し、上記第2スタンダードセルは、上記半導体基板の上記表 面に形成され、上記第1不純物拡散領域に連続する帯状の第2不純物拡散領域と、上記半 導体基板の上記表面に形成され、上記第2不純物拡散領域に対向する第2機能素子領域と 上記半導体基板の上記表面における上記第2不純物拡散領域および上記第2機能素子領 域の間に形成され、上記第2不純物拡散領域および上記第2機能素子領域を電気的に接続 する接続用不純物拡散領域と、を有し、上記第1金属層および上記第2機能素子領域は、 上記第1幹線部、上記第1不純物拡散領域、上記第2不純物拡散領域、および上記接続用 不純物拡散領域を通して電気的に接続されており、上記第2スタンダードセルのパターン 情報が格納されたセルライブラリを準備する工程と、所定の回路接続情報を配置配線シス

50

テムに入力する工程と、上記配置配線システムが、上記第2スタンダードセル以外の所定 のスタンダードセルの上記パターン情報を上記セルライブラリから読み出し、上記回路接 続情報に対応するように複数の上記スタンダードセルの上記パターン情報を配置する工程 と、複数の上記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発 生を検出する工程と、上記配置配線システムが、上記第2スタンダードセルの上記パター ン情報を上記セルライブラリから読み出し、上記配線混雑領域に含まれる上記スタンダー ドセルを上記第2スタンダードセルに置換する工程と、を備える。

[0021]

本発明の他の局面に基づくスタンダードセルの配置配線方法は、半導体基板の表面に形 成された第1および第2スタンダードセルを含むスタンダードセルの配置配線方法であっ 10 て、上記第1スタンダードセルは、上記半導体基板の上記表面に形成された第1機能素子 領域と、上記半導体基板の上記表面に形成され、上記第1機能素子領域の両側を挟んで対 向して配置される帯状の第1不純物拡散領域と、上記半導体基板の上記表面の上方に配設 され、各々の上記第1不純物拡散領域の上方において各々の上記第1不純物拡散領域に沿 うように延在する幹線部および各々の上記幹線部から上記第1機能素子領域の上方に向か って延在する延在部を含む金属層と、を有し、上記第2スタンダードセルは、上記半導体 基板の上記表面に形成された第2機能素子領域と、上記半導体基板の上記表面に形成され 、上記第2機能素子領域の両側を挟んで対向して配置されるとともに、上記第1不純物拡 散領域にそれぞれ連続する帯状の第2不純物拡散領域と、上記半導体基板の上記表面に形 20 成され、各々の上記第2不純物拡散領域と上記第2機能素子領域との間を電気的に接続す る接続用不純物拡散領域と、を有し、上記金属層および上記第2機能素子領域は、上記幹 線部、上記第1不純物拡散領域、上記第2不純物拡散領域、および上記接続用不純物拡散 領域を通して電気的に接続されており、上記第2スタンダードセルのパターン情報が格納 されたセルライブラリを準備する工程と、所定の回路接続情報を配置配線システムに入力 する工程と、上記配置配線システムが、上記第2スタンダードセル以外の所定のスタンダ ードセルの上記パターン情報を上記セルライブラリから読み出し、上記回路接続情報に対 応するように複数の上記スタンダードセルの上記パターン情報を配置する工程と、複数の 上記スタンダードセル間を結ぶ配線の密度が所定値を超える配線混雑領域の発生を検出す る工程と、上記配置配線システムが、上記第2スタンダードセルの上記パターン情報を上 30 記セルライブラリから読み出し、上記配線混雑領域に含まれる上記スタンダードセルを上 記第2スタンダードセルに置換する工程と、を備える。

【発明の効果】

[0022]

本発明によれば、チップ面積をさらに小さくすることができるスタンダードセル、スタ ンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法を得ることが できる。

【図面の簡単な説明】

[0023]

- 【図1】実施の形態1における半導体装置の全体的な構成を示す平面図である。
- 【図2】図1におけるII線で囲まれる領域の拡大平面図である。

- 【図3】実施の形態1の半導体装置における複数のスタンダードセルの一部を示す平面図 である。
- 【図4】図3におけるIV-IV線に関する矢視断面図である。
- 【図5】図3におけるV-V線に関する矢視断面図である。
- 【図6】図3における矢印VI方向からスタンダードセルを見た斜視図である。
- 【図7】実施の形態1の他の形態における複数のスタンダードセルの一部を示す平面図で ある。
- 【図8】実施の形態2における複数のスタンダードセルの一部を示す平面図である。
- 【図9】実施の形態3における複数のスタンダードセルの一部を示す平面図である。
- 【図10】実施の形態4における配置配線方法の構成を模式的に示す図である。

【図11】実施の形態4における配置配線方法の各ステップを示す図である。

【図12】実施の形態4におけるステップST4が完了した状態の一例を示す平面図である。

【図13】実施の形態4におけるステップST7が完了した状態の一例を示す平面図である。

【図14】実施の形態4におけるステップST4Aが完了した状態の一例を示す平面図で ある。

【発明を実施するための形態】

[0024]

本発明に基づいた各実施の形態におけるスタンダードセル、スタンダードセルを備えた 10 半導体装置およびスタンダードセルの配置配線方法について、以下、図面を参照しながら 説明する。各実施の形態の説明において、個数、量などに言及する場合、特に記載がある 場合を除き、本発明の範囲は必ずしもその個数、量などに限定されない。各実施の形態の 説明において、同一の部品、相当部品に対しては、同一の参照番号を付し、重複する説明 は繰り返さない場合がある。

[0025]

[実施の形態1:半導体装置SD1]

図1~図6を参照して、本実施の形態における半導体装置SD1について説明する。図 1は、半導体装置SD1の全体的な構成を示す平面図である。図1を参照して、半導体装 置SD1は、その表面に、RAM (Random Access Memory)、ROM (Read Only Memory )、ANALOG、LOGIC(以下、論理回路領域LCRと称する)、および入出力領 域I/O等を備えている。

20

【0026】

図2は、図1におけるII線で囲まれる領域の拡大平面図であり、半導体装置SD1に おける論理回路領域LCRを示している。図2を参照して、論理回路領域LCRは、スタ ンダードセル領域CELR、スタンダードセル領域CELRの周囲に位置する入出力領域 I/O、および外部との入出力に用いられるパッド(図示せず)等を有している。

【0027】

スタンダードセル領域CELRは、半導体基板SSの表面に規定されている。スタンダードセルSCは、スタンダードセル領域CELR内における半導体基板SSの表面に形成 <sup>30</sup> されている。各スタンダードセルSCは、略マトリックス状に配列されている。

[0028]

(スタンダードセルSC)

図3は、スタンダードセルSC1(第1スタンダードセル)およびスタンダードセルS C2(第2スタンダードセル)を示す平面図である。図4は、図3におけるIV-IV線 に関する矢視断面図である。図5は、図3におけるV-V線に関する矢視断面図である。 図6は、図3における矢印VI方向からスタンダードセルSC1,SC2を見た斜視図で ある。

[0029]

図3を参照して、半導体装置SD1は、スタンダードセルSC1,SC2を備えている <sup>40</sup> 。スタンダードセルSC1,SC2は、半導体装置SD1における複数のスタンダードセ ルSCの一部である。スタンダードセルSC1,SC2の各々は、一例としてCMOS( Complementary Metal Oxide Semiconductor)構造を呈している。

【0030】

(スタンダードセルSC1)

スタンダードセルSC1は、半導体基板SS、n型ウェル領域Wn、p型ウェル領域W p、帯状のn<sup>+</sup>型拡散領域An11(第1不純物拡散領域)、帯状のp<sup>+</sup>型拡散領域Ap 12、絶縁層IL1~IL3(図4参照)、機能素子領域FE1(第1機能素子領域)、 金属層MT1、金属層MT2,金属層MT11(第1金属層)、金属層MT12、および 複数の導電層CLを有している。 (11)

[0031]

図5を参照して、 p型ウェル領域W p は、半導体基板 S S の表面を含むように半導体基 板 S S に形成されている。 n型ウェル領域W n は、 p型ウェル領域W p の表面に選択的に 形成されている。

【 0 0 3 2 】

図3を再び参照して、スタンダードセルSC1は平面視矩形状に構成されている。スタ ンダードセルSC1は、対向する外縁EE11および外縁EE12を有している。外縁E E11,EE12は、スタンダードセルSC1,SC2が配列されている方向(図3紙面 左右方向)に沿って延在している。またスタンダードセルSC1は、外縁EE11および 外縁EE12に連続し、紙面上下方向に延在し且つ対向する外縁をも有している。当該外 縁は、スタンダードセルSC1,SC2が配列されている方向(図3紙面左右方向)に対 して垂直な方向に沿って延在している。

【0033】

n<sup>+</sup>型拡散領域An11は、外縁EE11に沿ってn型ウェル領域Wnの表面に形成さ れている(図5参照)。p<sup>+</sup>型拡散領域Ap12は、外縁EE12に沿ってp型ウェル領 域Wpの表面に形成されている。各拡散領域An11,Ap12の各表面には、シリサイ ド層SL3(図5参照)が形成されている。シリサイド層SL3は、図3および図6には 記載していない。

[0034]

(機能素子領域 F E 1)

機能素子領域 F E 1 は、半導体基板 S S の表面に形成され、 n<sup>+</sup>型拡散領域 A n 1 1 と p<sup>+</sup>型拡散領域 A p 1 2 との間に位置している。機能素子領域 F E 1 および n<sup>+</sup>型拡散領 域 A n 1 1 は、間隔を空けて対向している。機能素子領域 F E 1 および p<sup>+</sup>型拡散領域 A p 1 2 も、間隔を空けて対向している。

【0035】

機能素子領域 F E 1 は、 n チャネル M O S 型のトランジスタN T 1 と、 p チャネル M O S 型のトランジスタP T 1 とを含んでいる。トランジスタN T 1 は、 p 型ウェル領域 W p の表面に形成されている。トランジスタP T 1 は、 n 型ウェル領域 W n の表面に形成されている。

【0036】

絶縁層IL1は、半導体基板SSの表面に形成されている。絶縁層IL1は、たとえば STI (Shallow Trench Isolation)である。トランジスタNT1およびp<sup>+</sup>型拡散領域 Ap12は、絶縁層IL1によって分離されている。トランジスタPT1およびn<sup>+</sup>型拡 散領域An11も、絶縁層IL1によって分離されている。

【0037】

図4を参照して、トランジスタNT1は、p型ウェル領域Wp、n型のソースドレイン 領域SDR1,SDR2、n型のエクステンション領域ET、ゲート電極層GW、ゲート 絶縁層IL4、サイドウォールSW、およびシリサイド層SL1,SL2から構成されて いる。サイドウォールSWおよびシリサイド層SL1,SL2は、図3および図6には記 載していない。

【 0 0 3 8 】

ソースドレイン領域SDR1およびソースドレイン領域SDR2は、p型ウェル領域W pの表面に形成され、間隔を空けて対向している。

【 0 0 3 9 】

エクステンション領域ETは、ソースドレイン領域SDR1およびソースドレイン領域 SDR2の間の領域(以下、チャネル領域と称する)に形成されている。一方のエクステ ンション領域ETはソースドレイン領域SDR1に重なっており、他方のエクステンショ ン領域ETはソースドレイン領域SDR2に重なっている。各エクステンション領域ET は、次述する各サイドウォールSWの下方を含むように延在している。

[0040]

20

30

10

20

チャネル領域の表面に、ゲート絶縁層IL4が形成されている。ゲート絶縁層IL4の 表面に、ゲート電極層GWが形成されている。ゲート電極層GWの表面に、シリサイド層 SL2が形成されている。ゲート電極層GWの両側面に、サイドウォールSWがそれぞれ 形成されている。

【0041】

トランジスタNT1およびトランジスタPT1(図3参照)は、導電型が異なる他は略 同様に構成される。なお、トランジスタNT1およびトランジスタPT1におけるチャネ ル領域の幅、長さ、深さ等については、各トランジスタNT1,PT1の仕様に応じて、 それぞれ同様に構成されていても、それぞれ異なって構成されていてもよい。ゲート電極 層GW、ゲート絶縁層IL4、サイドウォールSW、およびシリサイド層SL2は、トラ ンジスタNT1およびトランジスタPT1の双方の構成要素として共通している。 【0042】

図4を参照して、絶縁層IL1は、上述とおり半導体基板SSの表面に形成されている。各ソースドレイン領域SDR1,SDR2(シリサイド層SL1)の表面およびゲート 電極層GWの表面は、絶縁層IL1の表面に(次述する絶縁層IL2側に向かって)露出 している。

【0043】

絶縁層IL2は、絶縁層IL1、各ソースドレイン領域SDR1,SDR2、およびゲート電極層GWの各表面を覆うように形成されている。絶縁層IL2および次述する絶縁層IL3は、図3および図6には記載していない。

[0044]

絶縁層IL2には、絶縁層IL2の表面から各ソースドレイン領域SDR1,SDR2 (シリサイド層SL1)の表面に到達する複数のコンタクトホールが形成されている。こ れらの各コンタクトホールの内部に、導電層CLが形成されている。

【0045】

絶縁層IL2には、絶縁層IL2の表面からゲート電極層GW(シリサイド層SL2) の表面に到達するコンタクトホールも形成されている(図3参照)。このコンタクトホー ルの内部にも、導電層CLが形成されている。

【0046】

絶縁層IL3は、絶縁層IL2およびこれらの導電層CLの各表面を覆うように形成さ れている。絶縁層IL3には、複数の配線用溝が形成されている。各配線用溝の内部の一 部において、各導電層CLの表面が露出している。各配線用溝の平面形状は、後述する各 金属層MT1,MT2,MT11,MT12(図3参照)の形状に対応している。

【0047】

図5を参照して、n<sup>+</sup>型拡散領域An11(シリサイド層SL3)の表面およびp<sup>+</sup>型 拡散領域Ap12(シリサイド層SL3)の表面も、絶縁層IL1の表面に(絶縁層IL 2側に向かって)露出している。絶縁層IL2は、各拡散領域An11,Ap12の各表 面を覆うように形成されている。

[0048]

絶縁層IL2には、絶縁層IL2の表面から各拡散領域An11,Ap12(シリサイ 40 ド層SL3)の表面に到達する複数のコンタクトホールが形成されている。これらのコン タクトホールの内部に、導電層CLが形成されている。

【0049】

絶縁層IL3は、絶縁層IL2およびこれらの導電層CLの各表面を覆うように形成されている。絶縁層IL3には、複数の配線用溝が形成されている。各配線溝の内部の一部において、各導電層CLの表面が露出している。各配線用溝の平面形状は、次述する各金属層MT11,MT12(図3参照)の形状に対応している。

【0050】

(金属層MT1,MT2,MT11,MT12)
 図3および図6を参照して、各金属層MT1,MT2,MT11,MT12は、上記の <sup>50</sup>

各配線用溝の内部に形成されている。各金属層MT1,MT2,MT11,MT12は、 半導体基板SSの表面の上方(絶縁層IL3が形成されている高さ)に位置している。 [0051]

金属層MT1は、トランジスタPT1のソースドレイン領域SDR1およびトランジス タNT1のソースドレイン領域SDR1の各上方を跨ぐように配設されている。金属層M T1は、各ソースドレイン領域SDR1の各表面に形成された導電層CLを通して、トラ ンジスタPT1のソースドレイン領域SDR1およびトランジスタNT1のソースドレイ ン領域SDR1を電気的に接続している。

[0052]

10 金属層MT2は、ゲート電極層GWの上方の一部を含むように配設されている。金属層 MT2は、ゲート電極層GWの表面に形成された導電層CLを通して、ゲート電極層GW に電気的に接続されている。金属層MT2は、信号線に相当する。

[0053]

金属層MT11は、幹線部TP11(第1幹線部)および延在部EP11(第1延在部 )を有している。幹線部TP11は、n<sup>\*</sup>型拡散領域An11の上方においてn<sup>\*</sup>型拡散 領域An11に沿うように延在している。延在部EP11は、幹線部TP11からトラン ジスタPT1のソースドレイン領域SDR2の上方に向かって延在している。

[0054]

金属層MT11は、 n<sup>+</sup>型拡散領域An11およびトランジスタPT1のソースドレイ ン領域SDR2の各表面に形成された導電層CLを通して、n<sup>÷</sup>型拡散領域An11およ びトランジスタPT1のソースドレイン領域SDR2を電気的に接続している。金属層M T11は、電源線に相当する。

20

[0055]

金属層MT11を通して、トランジスタPT1のソースドレイン領域SDR2にVDD 電位を印加することができる。金属層MT11を通して、n <sup>+</sup> 型拡散領域An11の電位 を固定することができる。

[0056]

[0057]

金属層MT12は、幹線部TP12および延在部EP12を有している。幹線部TP1 2 は、 p<sup>+</sup>型拡散領域 A p 1 2 の上方において p<sup>+</sup>型拡散領域 A p 1 2 に沿うように延在 している。延在部EP12は、幹線部TP12からトランジスタNT1のソースドレイン 領域SDR2の上方に向かって延在している。

30

40

金属層MT12は、p<sup>+</sup>型拡散領域Ap12およびトランジスタNT1のソースドレイ ン領域SDR2の各表面に形成された導電層CLを通して、p^型拡散領域Ap12およ びトランジスタNT1のソースドレイン領域SDR2を電気的に接続している。金属層M T12も、電源線に相当する。

[0058]

金属層MT12を通して、トランジスタNT1のソースドレイン領域SDR2にGND 電位を印加することができる。金属層MT12を通して、p <sup>+</sup> 型拡散領域Ap12の電位 を固定することができる。

【0059】

(スタンダードセルSC2)

図3を主として参照して、スタンダードセルSC2は、半導体基板SS、n型ウェル領 域Wn、p型ウェル領域Wp、帯状のn<sup>+</sup>型拡散領域An21(第2不純物拡散領域)、 帯状のp<sup>+</sup>型拡散領域Ap22、絶縁層IL1~IL3(図4参照)、機能素子領域FE 2 ( 第 2 機 能 素 子 領 域 ) 、 n <sup>+</sup> 型 拡 散 領 域 C R 2 1 ( 接 続 用 不 純 物 拡 散 領 域 ) 、 p <sup>+</sup> 型 拡 散領域CR22、金属層MT1、金属層MT2、および複数の導電層CLを有している。 [0060]

スタンダードセルSC1と同様に、p型ウェル領域Wpは、半導体基板SSの表面を含 むように半導体基板SSに形成されている。n型ウェル領域Wnは、p型ウェル領域Wp

(13)

の表面に選択的に形成されている。

[0061]

スタンダードセルSC2は、平面視矩形状に構成されている。スタンダードセルSC2 は、スタンダードセルSC1の幹線部TP11,TP12が延びる方向側において、スタ ンダードセルSC1に隣接している。スタンダードセルSC2は、対向する外縁EE21 および外縁EE22を有している。外縁EE21,EE22は、スタンダードセルSC1 ,SC2が配列されている方向(図3紙面左右方向)に沿って延在している。またスタン ダードセルSC2は、外縁EE21および外縁EE22に連続し、紙面上下方向に延在し 且つ対向する外縁をも有している。当該外縁は、スタンダードセルSC1,SC2が配列 されている方向(図3紙面左右方向)に対して垂直な方向に沿って延在している。 【0062】

n<sup>+</sup>型拡散領域An21は、外縁EE21に沿ってn型ウェル領域Wnの表面に形成されている。n<sup>+</sup>型拡散領域An21は、スタンダードセルSC1におけるn<sup>+</sup>型拡散領域An11に連続し、n<sup>+</sup>型拡散領域An11に電気的に接続されている。

[0063]

p <sup>+</sup> 型拡散領域 A p 2 2 は、外縁 E E 2 2 に沿って p 型ウェル領域 W p の表面に形成さ れている。 p <sup>+</sup> 型拡散領域 A p 2 2 は、スタンダードセル S C 1 における p <sup>+</sup> 型拡散領域 A p 1 2 に連続し、 p <sup>+</sup> 型拡散領域 A p 1 2 に電気的に接続されている。

【0064】

各拡散領域An21,Ap22の各表面には、スタンダードセルSC1における各拡散 <sup>20</sup> 領域An11,Ap12と同様に、シリサイド層(図示せず)が形成されている。 【0065】

(機能素子領域 F E 2 )

機能素子領域 F E 2 は、半導体基板 S S の表面に形成され、 n <sup>+</sup> 型拡散領域 A n 2 1 と p <sup>+</sup> 型拡散領域 A p 2 2 との間に位置している。機能素子領域 F E 2 および n <sup>+</sup> 型拡散領 域 A n 2 1 は、間隔を空けて対向している。機能素子領域 F E 2 および p <sup>+</sup> 型拡散領域 A p 2 2 も、間隔を空けて対向している。

[0066]

機能素子領域FE2は、nチャネルMOS型のトランジスタNT2と、pチャネルMO S型のトランジスタPT2とを含んでいる。トランジスタNT2は、スタンダードセルS C1におけるトランジスタNT1と略同様に構成される。トランジスタPT2は、スタン ダードセルSC1におけるトランジスタPT1と略同様に構成される。なお、各トランジ スタNT1,NT2,PT1,PT2におけるチャネル領域の幅、長さ、深さ等について は、各トランジスタNT1,NT2,PT1,PT2の仕様に応じて、それぞれ同様に構

【0067】

n<sup>+</sup>型拡散領域CR21は、半導体基板SSの表面に形成され、n<sup>+</sup>型拡散領域An2 1とトランジスタPT2との間に位置している。n<sup>+</sup>型拡散領域CR21は、n<sup>+</sup>型拡散 領域An21と、トランジスタPT2のソースドレイン領域SDR2とを電気的に接続し ている。n<sup>+</sup>型拡散領域CR21の表面には、シリサイド層(図示せず)が形成されてい るとよい。n<sup>+</sup>型拡散領域An21とトランジスタPT2との間は、n<sup>+</sup>型拡散領域CR 21が形成されている領域の他は絶縁層IL1によって分離されている。 【0068】

p\*型拡散領域CR22は、半導体基板SSの表面に形成され、p\*型拡散領域Ap2 2とトランジスタNT2との間に位置している。p\*型拡散領域CR22は、p\*型拡散 領域Ap22と、トランジスタNT2のソースドレイン領域SDR2とを電気的に接続し ている。p\*型拡散領域CR22の表面には、シリサイド層(図示せず)が形成されてい るとよい。p\*型拡散領域Ap22とトランジスタNT2との間は、p\*型拡散領域CR 22が形成されている領域の他は絶縁層IL1によって分離されている。 【0069】 30

10

図4を参照して、絶縁層IL1は、半導体基板SSの表面に形成されている。各ソース ドレイン領域SDR1,SDR2(シリサイド層SL1)の表面およびゲート電極層GW の表面は、絶縁層IL1の表面に(次述する絶縁層IL2側に向かって)露出している。 【0070】

絶縁層IL2は、絶縁層IL1、各ソースドレイン領域SDR1,SDR2、およびゲート電極層GWの各表面を覆うように形成されている。絶縁層IL2および次述する絶縁層IL3は、図3および図6には記載していない。

[0071]

絶縁層IL2には、絶縁層IL2の表面から各ソースドレイン領域SDR1(シリサイ ド層SL1)の表面に到達する複数のコンタクトホールが形成されている。これらの各コ <sup>10</sup> ンタクトホールの内部に、導電層CLが形成されている。

【0072】

絶縁層IL2には、絶縁層IL2の表面からゲート電極層GW(シリサイド層SL2) の表面に到達するコンタクトホールも形成されている(図3参照)。このコンタクトホー ルの内部にも、導電層CLが形成されている。

【0073】

絶縁層IL3は、絶縁層IL2およびこれらの導電層CLの各表面を覆うように形成されている。絶縁層IL3には、複数の配線用溝が形成されている。各配線用溝の内部の一部において、各導電層CLの表面が露出している。各配線用溝の平面形状は、後述する各金属層MT1,MT2(図3参照)の形状に対応している。

【0074】

n<sup>+</sup>型拡散領域An21(シリサイド層)の表面およびp<sup>+</sup>型拡散領域Ap22(シリ サイド層)の表面も、絶縁層IL1の表面に(絶縁層IL2側に向かって)露出している 。絶縁層IL2は、各拡散領域An21,Ap22の表面を覆うように形成されている。 絶縁層IL3は、絶縁層IL2の表面を覆うように形成されている。

[0075]

(金属層MT1, MT2)

図3を参照して、各金属層MT1,MT2は、上記の各配線用溝の内部に形成されている。各金属層MT1,MT2は、半導体基板SSの表面の上方(絶縁層IL3が形成されている高さ)に位置している。

【0076】

金属層MT1は、トランジスタPT2のソースドレイン領域SDR1およびトランジス タNT2のソースドレイン領域SDR1の各上方を跨ぐように配設されている。金属層M T1は、各ソースドレイン領域SDR1の各表面に形成された導電層CLを通して、トラ ンジスタPT2のソースドレイン領域SDR1およびトランジスタNT2のソースドレイ ン領域SDR1を電気的に接続している。

【0077】

金属層MT2は、ゲート電極層GWの上方の一部を含むように配設されている。金属層 MT2は、ゲート電極層GWの表面に形成された導電層CLを通して、ゲート電極層GW に電気的に接続されている。金属層MT2は、信号線に相当する。

【0078】

ここで、スタンダードセルSC1における金属層MT11は、スタンダードセルSC2 におけるトランジスタPT2のソースドレイン領域SDR2に電気的に接続されている。 その電流経路は、金属層MT11の幹線部TP11、金属層MT11の幹線部TP11と n<sup>\*</sup>型拡散領域An11との間に形成された導電層CL、n<sup>\*</sup>型拡散領域An11、n<sup>\*</sup> 型拡散領域An21、およびn<sup>\*</sup>型拡散領域CR21の順で構成される。

【 0 0 7 9 】

この電気的接続によって、金属層MT11を通して、スタンダードセルSC2における トランジスタPT2のソースドレイン領域SDR2にVDD電位を印加することができる 。金属層MT11を通して、スタンダードセルSC2におけるn<sup>+</sup>型拡散領域An21の

(15)

30

電位を固定することができる。 n <sup>+</sup> 型拡散領域 A n 2 1 および n <sup>+</sup> 型拡散領域 C R 2 1 等 の各表面にシリサイド層が形成されていることによって、この電流経路における電気抵抗 値を低減することが可能となる。

【0080】

同様に、スタンダードセルSC1における金属層MT12は、スタンダードセルSC2 におけるトランジスタNT2のソースドレイン領域SDR2に電気的に接続されている。 その電流経路は、金属層MT12の幹線部TP12、金属層MT12の幹線部TP12と p<sup>+</sup>型拡散領域Ap12との間に形成された導電層CL、p<sup>+</sup>型拡散領域Ap12、p<sup>+</sup> 型拡散領域Ap22、およびp<sup>+</sup>型拡散領域CR22の順で構成される。

【0081】

この電気的接続によって、金属層MT12を通して、スタンダードセルSC2における トランジスタNT2のソースドレイン領域SDR2にGND電位を印加することができる 。金属層MT12を通して、スタンダードセルSC2におけるp<sup>+</sup>型拡散領域Ap22の 電位を固定することができる。p<sup>+</sup>型拡散領域Ap22およびp<sup>+</sup>型拡散領域CR22等 の各表面にシリサイド層が形成されていることによって、この電流経路における電気抵抗 を低減することが可能となる。

[0082]

(効果)

スタンダードセルSC2は、n<sup>+</sup>型拡散領域An21の上方(絶縁層IL3が形成されている高さ)に、機能素子領域FE2にVDD電位を印加するための金属層(電源線)を 有していない。換言すると、n<sup>+</sup>型拡散領域An21の上方には、スタンダードセルSC 2の機能素子領域FE2にVDD電位を印加するための金属層が形成されていない「空き 領域」が存在している。

【 0 0 8 3 】

同様に、p<sup>+</sup>型拡散領域Ap22の上方(絶縁層IL3が形成されている高さ)にも、 機能素子領域FE2にGND電位を印加するための金属層(電源線)が形成されていない 空き領域が存在している。

【0084】

本実施の形態における半導体装置 S D 1 によれば、これらの空き領域を活用して、これ らの空き領域を含むように他の複数のスタンダードセル間を接続する金属層(図示せず) を配設することができる。半導体装置 S D 1 によれば、他の複数のスタンダードセル間を 接続する金属層を配設するためのリソースを増加させることができる。他の複数のスタン ダードセル間を接続する金属層を、上述の絶縁層 I L 3 が形成されている高さに配設する ことにより、この金属層と金属層MT 1 , MT 2 , MT 1 1 , MT 1 2 とを同一の工程に おいて形成することもできる。

【0085】

仮に、スタンダードセルSC2がこの空き領域を有していないとする。各拡散領域An 21,Ap22の上方には、スタンダードセルSC2の機能素子領域FE2にVDD電位 またはGND電位を印加するための金属層が配設される。この場合、この金属層を迂回す るように他の複数のスタンダードセル間を接続する他の金属層を配設する必要がある。迂 回するように配設された他の金属層によって、チップ面積が増大する。特に、近年のスタ ンダードセルの高集積化に伴い、他の金属層の迂回経路は、平面方向だけでなく高さ方向 にも複雑に広がり、チップ面積が増大するだけでなく、設計上の自由度も低くなる。 【0086】

本実施の形態における半導体装置 SD1 によれば、他の複数のスタンダードセル間を接 続する金属層が上記の空き領域を含むように配設されることによって、この金属層が迂回 する距離(この金属層の全長)を短くすることができる。半導体装置 SD1 によれば、空 き領域を活用することによってチップ面積が増大することを抑制でき、チップ面積がより 小さい半導体装置を得ることが可能となる。半導体装置 SD1 によれば、スタンダードセ ルを配列するための設計上の自由度を高めることもできる。半導体装置 SD1 によれば、 10

30

スタンダードセルの高集積化を図ることも可能となる。

[0087]

半導体装置SD1によれば、空き領域を活用することによって他の複数のスタンダード セル間を接続する金属層の長さを短くすることもできる。他の複数のスタンダードセル間 を接続する金属層の電流経路が短くなるため、当該金属層における電気抵抗値を低減する ことができる。半導体装置SD1によれば、空き領域を活用することによって、他の複数 のスタンダードセルに形成されたトランジスタ素子をより高速に動作させることも可能と なる。

【0088】

 半導体装置SD1において、トランジスタPT1にVDD電位を印加するための電流経
 10

 路は、金属層MT11(幹線部TP11、延在部EP11)および導電層CLによって構成される。一方、トランジスタPT2にVDD電位を印加するための電流経路は、金属層
 11

 MT11、導電層CL、n<sup>+</sup>型拡散領域An11、n<sup>+</sup>型拡散領域An21、およびn<sup>+</sup>

 型拡散領域CR21である。

【0089】

金属層MT11とトランジスタPT2との間の電気抵抗は、金属層MT11とトランジスタPT1との間の電気抵抗よりも大きい。金属層MT11とトランジスタPT2との間には、金属層MT11とトランジスタPT1との間に比べてより大きな電圧降下が発生する。同様に、金属層MT12とトランジスタNT2との間の電気抵抗は、金属層MT12とトランジスタNT1との間の電気抵抗に比べてより大きな電圧降下が発生する。

スタンダードセルSC2における当該電圧降下が許容できる範囲内となるように、使用 する電圧または回路構成等の仕様に基づいて、スタンダードセルSC1,SC2の構成お よび配置などを決定するとよい。

【0091】

[実施の形態1の他の構成:半導体装置SD1A]

図3を参照して、上述の実施の形態1の半導体装置SD1においては、上記の空き領域 が、n<sup>+</sup>型拡散領域An21の上方およびp<sup>+</sup>型拡散領域Ap22の上方に存在している 。上記の空き領域は、n<sup>+</sup>型拡散領域An21の上方またはp<sup>+</sup>型拡散領域Ap22のい ずれか一方にのみ存在していてもよい。

【0092】

図7を参照して、具体的には、半導体装置SD1AのスタンダードセルSC2Aのよう に、空き領域はp<sup>+</sup>型拡散領域Ap22の上方にのみ存在していてもよい。スタンダード セルSC2Aにおいては、金属層MT11の幹線部TP11をn<sup>+</sup>型拡散領域An21の 上方に向かって延長するように幹線部TP21が形成されている。 【0093】

40

20

30

されている。 【0094】

延在部EP21とトランジスタPT2のソースドレイン領域SDR2との間に、複数の 導電層CLが形成されている。スタンダードセルSC2Aにおいては、トランジスタPT 2とn<sup>+</sup>型拡散領域An21とは、絶縁層IL1によって分離されている。

【0095】

幹線部TP21および延在部EP21を通して、トランジスタPT2のソースドレイン 領域SDR2にVDD電圧を印加する。幹線部TP21および延在部EP21を通して、 n<sup>+</sup>型拡散領域An21の電位を固定する。

[0096]

空き領域がp<sup>+</sup>型拡散領域Ap22の上方にのみ存在している場合であっても、この空 50

(17)

20

40

き領域を活用して、この空き領域を含むように他の複数のスタンダードセル間を接続する 金属層(図示せず)を配設することができる。空き領域を活用することによって、チップ 面積が増大することを抑制でき、チップ面積がより小さい半導体装置を得ることが可能と なる。他の複数のスタンダードセル間を接続する金属層を、上述の絶縁層IL3が形成さ れている高さに配設することにより、この金属層と金属層MT1,MT2,MT11,M T12とを同一の工程において形成することができる。

【0097】

[実施の形態2:半導体装置SD2]

図 8 を参照して、本実施の形態における半導体装置 SD 2 について説明する。半導体装置 SD 2 は、金属層 MT 2 0 A と、半導体基板 SSの表面に形成されたスタンダードセル <sup>10</sup> SC 1 0 A, SC 1 0 B, SC 2 0 A, SC 2 0 B, SC 3 0 A, SC 3 0 B とを備えている。

【0098】

スタンダードセルSC10A,SC10B,SC30A,SC30Bは、上述の実施の 形態1の半導体装置SD1におけるスタンダードセルSC1(図3左側参照)と略同様に 構成される。スタンダードセルSC10A,SC10Bにおける各機能素子領域FE1、 およびスタンダードセルSC30A,SC30Bにおける各機能素子領域FE3も、上述 の実施の形態1の半導体装置SD1のスタンダードセルSC1(図3左側参照)における 各機能素子領域FE1と略同様に構成される。

【0099】

図8においては、図示上の便宜のため、スタンダードセルSC1における外縁EE11 ,EE12(図3参照)、および外縁EE11,EE12に連続する(紙面上下方向に延 在する)外縁に対応するSC10A,SC10B,SC30A,SC30Bの外縁を記載 していない。記載していない外縁は、それぞれ、スタンダードセルSC1における外縁E E11,EE12(図3参照)、および外縁EE11,EE12に連続する(図3紙面上 下方向に延在する)外縁と同様に規定される。後述するスタンダードセルSC20A,S C20Bにおいても同様である。また、後述する図9,図12~図14においても同様で ある。

【0100】

スタンダードセルSC10A,SC10Bにおける各機能素子領域FE1、およびスタ <sup>30</sup> ンダードセルSC30A,SC30Bにおける各機能素子領域FE3は、半導体基板SS の表面に形成されている。

【0101】

スタンダードセルSC20A,SC20Bは、上述の実施の形態1の他の構成の半導体 装置におけるスタンダードセルSC2A(図7右側参照)と略同様に構成される。スタン ダードセルSC20A,SC20Bにおける各機能素子領域FE2も、上述の実施の形態 1の他の構成の半導体装置SD1AのスタンダードセルSC2A(図7右側参照)におけ る各機能素子領域FE2と略同様に構成される。スタンダードセルSC20A,SC20 Bにおける各機能素子領域FE2は、半導体基板SSの表面に形成されている。

[0102]

スタンダードセルSC10A, SC20Aは相互に隣接し、スタンダードセルSC20 A, SC30Aも相互に隣接している。スタンダードセルSC10B, SC20Bは相互 に隣接し、スタンダードセルSC20B, SC30Bも相互に隣接している。 【0103】

スタンダードセルSC10AおよびスタンダードセルSC10Bは、p<sup>+</sup>型拡散領域A p12(第1不純物拡散領域)を挟んで略線対称に構成されている。p<sup>+</sup>型拡散領域Ap 12は、スタンダードセルSC10AおよびスタンダードセルSC10Bの双方の構成要 素として共通している。

【0104】

p<sup>+</sup>型拡散領域Ap12と、スタンダードセルSC10A,SC10Bにおける各機能 <sup>50</sup>

素子領域 F E 1 とは、間隔を空けて対向している。電源線( V D D 電位)に相当する金属 層 M T 1 2 は、スタンダードセル S C 1 0 A およびスタンダードセル S C 1 0 B の双方の 構成要素として共通している。

【0105】

スタンダードセルSC20AおよびスタンダードセルSC20Bは、p<sup>+</sup>型拡散領域A p22(第2不純物拡散領域)を挟んで略線対称に構成されている。p<sup>+</sup>型拡散領域Ap 22は、スタンダードセルSC20AおよびスタンダードセルSC20Bの双方の構成要 素として共通している。

**[**0106**]** 

p<sup>+</sup>型拡散領域Ap22と、スタンダードセルSC20A,SC20Bにおける各機能 <sup>10</sup> 素子領域FE2とは、間隔を空けて対向している。金属層MT12、金属層MT32、p <sup>+</sup>型拡散領域Ap12、p<sup>+</sup>型拡散領域Ap22、p<sup>+</sup>型拡散領域Ap32、およびp<sup>+</sup> 型拡散領域CR22を通して、スタンダードセルSC20AのトランジスタNT2のソー スドレイン領域SDR2、およびスタンダードセルSC20BのトランジスタNT2のソ ースドレイン領域SDR2の各々にGND電位が印加される。

【 0 1 0 7 】

スタンダードセルSC30AおよびスタンダードセルSC30Bは、p<sup>+</sup>型拡散領域A p32(第3不純物拡散領域)を挟んで略線対称に構成されている。p<sup>+</sup>型拡散領域Ap 32は、スタンダードセルSC30AおよびスタンダードセルSC30Bの双方の構成要 素として共通している。

[0108]

p <sup>↑</sup> 型拡散領域 A p 3 2 と、スタンダードセル S C 3 0 A , S C 3 0 B における各機能 素子領域 F E 3 (第 3 機能素子領域)とは、間隔を空けて対向している。電源線(V D D 電位)に相当する金属層 M T 3 2 は、スタンダードセル S C 3 0 A およびスタンダードセ ル S C 3 0 B の双方の構成要素として共通している。

[0109]

スタンダードセルSC10Aにおける n<sup>+</sup>型拡散領域A n 1 1、スタンダードセルSC 20 A における n<sup>+</sup>型拡散領域A n 2 1、およびスタンダードセルSC 30 A における n <sup>+</sup>型拡散領域A n 3 1 は連続している。 n<sup>+</sup>型拡散領域A n 3 1 は、 n<sup>+</sup>型拡散領域A n 2 1 を挟んで n<sup>+</sup>型拡散領域A n 1 1 の反対側に位置している。これらは相互に電気的に 接続されている。

**[**0 1 1 0 **]** 

スタンダードセルSC10Aにおけるp<sup>+</sup>型拡散領域Ap12、スタンダードセルSC 20Aにおけるp<sup>+</sup>型拡散領域Ap22、およびスタンダードセルSC30Aにおけるp <sup>+</sup>型拡散領域Ap32は連続している。p<sup>+</sup>型拡散領域Ap32は、p<sup>+</sup>型拡散領域Ap 22を挟んでp<sup>+</sup>型拡散領域Ap12の反対側に位置している。これらは相互に電気的に 接続されている。

**[**0 1 1 1 **]** 

スタンダードセルSC20A,SC20Bは、p<sup>+</sup>型拡散領域Ap22の上方(絶縁層 IL3が形成されている高さ)に、各機能素子領域FE2にGND電位を印加するための 金属層(電源線)を有していない。換言すると、p<sup>+</sup>型拡散領域Ap22の上方には、ス タンダードセルSC20A,SC20Bの各機能素子領域FE2にGND電位を印加する ための金属層が形成されていない「空き領域」が存在している。この空き領域を活用して 、この空き領域を含むように次述する金属層MT20Aが配設されている。

**[**0 1 1 2 **]** 

(金属層MT20A)

金属層MT20Aは、半導体基板SSの表面の上方(たとえば、絶縁層IL3が形成されている高さ)に位置している。金属層MT20Aは、幹線部TP21(第2幹線部)、 延在部EP21(第2延在部)、延在部EP31A(第3延在部)、および延在部EP3 1Bを有している。 20

[0113]

幹線部TP21は、p<sup>+</sup>型拡散領域Ap22の上方においてp<sup>+</sup>型拡散領域Ap22に 沿うように延在している。延在部EP21は平面視L字状に構成され、幹線部TP21か らスタンダードセルSC10Aの機能素子領域FE1の上方に到達するまで延在している 。延在部EP21は、導電層CLを通して、スタンダードセルSC10Aの機能素子領域 FE1におけるゲート電極層GWと電気的に接続されている。

【0114】

延在部EP31Aは平面視L字状に構成され、幹線部TP21からスタンダードセルS C30Aの機能素子領域FE3の上方に到達するまで延在している。延在部EP31Aは 、導電層CLを通して、スタンダードセルSC30Aの機能素子領域FE3におけるゲー ト電極層GWと電気的に接続されている。

**[**0115**]** 

延在部 E P 3 1 B は平面視 L 字状に構成され、幹線部 T P 2 1 からスタンダードセル S C 3 0 B の機能素子領域 F E 3 の上方に到達するまで延在している。延在部 E P 3 1 B は、導電層 C L を通して、スタンダードセル S C 3 0 B の機能素子領域 F E 3 におけるゲート電極層 G W と電気的に接続されている。

[0116]

金属層MT20Aは、スタンダードセルSC10Aの機能素子領域FE1と、スタンダードセルSC30Aの機能素子領域FE3とを電気的に接続している。金属層MT20Aは、スタンダードセルSC10Aの機能素子領域FE1と、スタンダードセルSC30B の機能素子領域FE3とを電気的に接続している。

20

10

【0117】 (効果)

p<sup>+</sup>型拡散領域Ap22の上方には、スタンダードセルSC20A,SC20Bの各機 能素子領域FE2にGND電位を印加するための金属層が形成されていない空き領域が存 在している。この空き領域を活用して、この空き領域を含むように金属層MT1,MT2 ,MT11,MT12,MT32と同じ層高さに金属層MT20Aが配設されている。金 属層MT20Aを、金属層MT1,MT2,MT11,MT12,MT32と同一の工程 において形成することができる。

【0118】

仮に、スタンダードセルSC20A,SC20Bがこの空き領域を有していないとする 。 p<sup>+</sup>型拡散領域Ap22の上方には、スタンダードセルSC20A,SC20Bの各機 能素子領域FE2にGND電位を印加するための一の金属層が配設される。

【 0 1 1 9 】

この場合、たとえばスタンダードセルSC10Aにおける機能素子領域FE1およびス タンダードセルSC30Aの機能素子領域FE3を電気的に接続するためには、上記一の 金属層を迂回するように、他の金属層を配設する必要がある。スタンダードセルSC10 Aにおける機能素子領域FE1およびスタンダードセルSC30Bについても同様である

°\_\_\_\_

40

50

30

【0120】

半導体装置 SD 2 によれば、空き領域を活用することによってチップ面積が増大することを抑制でき、チップ面積がより小さい半導体装置を得ることが可能となる。半導体装置 SD 2 によれば、スタンダードセルを配列するための設計上の自由度を高めることもできる。半導体装置 SD 2 によれば、スタンダードセルの高集積化を図ることも可能となる。 【0121】

半導体装置 SD 2 によれば、空き領域を活用することによって金属層 MT 2 0 A の長さを短くすることもできる。金属層 MT 2 0 A における電流経路が短くなるため、金属層 MT 2 0 A における電気抵抗値を低減することができる。半導体装置 SD 2 によれば、空き領域を活用することによって、スタンダードセル SC 1 0 A の各機能素子領域 FE 1、およびスタンダードセル SC 3 0 A , SC 3 0 B の各機能素子領域 FE 3 に形成された各ト

(20)

(21)

ランジスタ素子をより高速に動作させることも可能となる。

[0122]

[実施の形態2の他の構成]

上述の実施の形態2の半導体装置SD2においては、金属層MT20Aが、スタンダー ドセルSC30A,SC30Bにおける各機能素子領域FE3の双方に接続されているが 、いずれか一方であってもよい。

[0123]

上述の実施の形態2の半導体装置SD2においては、金属層MT1,MT2,MT11 , M T 1 2 , M T 3 2 , M T 2 0 A は、絶縁層 I L 3 に設けられた各配線用溝の内部に形 成され、これらは略同一平面状に位置している。

[0124]

金属層MT20Aが延在している平面高さは、半導体基板SSの表面の上方であれば、 金属層MT11,MT12,MT32が形成されている平面高さ以下であってもよい。よ り好適には、金属層MT20Aの幹線部TP21が延在している平面高さが、金属層MT 11, MT12, MT32が形成されている平面高さ以下であるとよい。金属層MT20 Aが延在している平面高さが低ければ低いほど、上記の空き領域をより多く確保すること ができ、他の複数のスタンダードセル間を接続する金属層を配設するためのリソースを増 加させることが可能となる。

[0125]

20 金属層MT20Aは、金属層MT20Aの下面がゲート電極層GWの表面に接するよう に配設されていてもよい。この場合、金属層MT20Aとゲート電極層GWとは、導電層 CLを介さずに電気的に接続されることが可能となる。

[0126]

「実施の形態3:半導体装置SD3]

図9を参照して、本実施の形態における半導体装置SD3について説明する。半導体装 置SD3は、金属層MT20Bと、半導体基板SSの表面に形成されたスタンダードセル SC10A, SC10B, SC20A, SC20B, SC30A, SC30Bとを備えて いる。

[0127]

各スタンダードセルSC10A, SC10B, SC20A, SC20B, SC30A, SC30Bは、上述の実施の形態2の半導体装置SD2における各スタンダードセルSC 10A, SC10B, SC20A, SC20B, SC30A, SC30B(図8参照)と 略同様に構成される。

[0128]

(金属層MT20B)

金属層MT20Bは、半導体基板SSの表面の上方(たとえば、絶縁層IL3が形成さ れている高さ)に位置している。金属層MT20Bは、スタンダードセルSC20Aにお ける機能素子領域FE2と、スタンダードセルSC20Bにおける機能素子領域FE2と を結ぶ方向と平行な方向に延在する部分を有している。当該部分は、p^型拡散領域Ap 22の上方においてp<sup>+</sup>型拡散領域Ap22を跨いでいる。

[0129]

金属層MT20Bの一方(図9紙面上方側)の端部は、平面視L字状に構成され、スタ ンダードセルSC20Aの機能素子領域FE2の上方に到達するまで延在している。金属 層MT20Bの一方の端部は、導電層CLを通して、スタンダードセルSC20Aの機能 素子領域FE2におけるゲート電極層GWと電気的に接続されている。

[0130]

金属層MT20Bの他方(図9紙面下方側)の端部は、平面視T字状に構成され、スタ ンダードセルSC20Bの機能素子領域FE2の上方、およびスタンダードセルSC30 Bの機能素子領域FE3の上方に到達するまで延在している。金属層MT20Bの他方の 端部は、導電層CLを通して、スタンダードセルSC20Bの機能素子領域FE2におけ 10

30

るゲート電極層GW、およびスタンダードセルSC30Bの機能素子領域FE3における ゲート電極層GWと電気的に接続されている。

[0131]

(効果)

p<sup>+</sup>型拡散領域Ap22の上方には、スタンダードセルSC20A, SC20Bの各機 能素子領域FE2にGND電位を印加するための金属層が形成されていない空き領域が存 在している。この空き領域を活用して、この空き領域を含むように金属層MT1,MT2 , M T 1 1 , M T 1 2 , M T 3 2 と同じ層高さに金属層 M T 2 0 B が配設されている。金 属層MT20Bを、金属層MT1,MT2,MT11,MT12,MT32と同一の工程 において形成することができる。半導体装置SD3によれば、上述の実施の形態2におけ る半導体装置SD2と同様の効果を得ることができる。

「実施の形態3の他の構成]

上述の実施の形態3の半導体装置SD3においては、金属層MT20Bが、スタンダー ドセルSC30A,SC30Bの各機能素子領域FE2,FE3の双方に接続されている が、いずれか一方であってもよい。

[0133]

金属層MT20Bが延在している高さは、半導体基板SSの表面の上方であれば、金属 層MT11,MT12,MT32が形成されている平面高さ以下であるとよい。より好適 には、金属層MT20Bがp<sup>+</sup>型拡散領域Ap22を跨いでいる部分の平面高さが、金属 20 層MT11,MT32が形成されている平面高さ以下であるとよい。金属層MT20Bは 、金属層MT20Bの下面がゲート電極層GWの表面に接するように配設されていてもよ 11.

30

10

[0134]

[実施の形態4]

図10~図14を参照して、本実施の形態におけるスタンダードセルの配置配線方法S T (図11参照)について説明する。配置配線方法STは、上述の実施の形態1~実施の 形態3(各他の構成を含む)の半導体装置におけるスタンダードセルの配置配線方法であ る。

[0135]

図10は、配置配線方法STの構成を模式的に示す図である。配置配線方法STにおい ては、まず、配置配線システムSYS、セルライブラリファイルCLY、回路接続情報フ ァイルCCY、制約情報ファイルCRI、パラメータファイルPFL、および表示装置I NDが準備される。

[0136]

配置配線システムSYSは、所定のコマンドを受けて、複数のスタンダードセルおよび 各電源線の配置を設計する。配置配線システムSYSは、所定の他のコマンドを受けて、 複数のスタンダードセルおよび各電源線を結ぶ配線を設計する。

40 セルライブラリファイルCLYは、上述の各実施の形態における各スタンダードセルの パターン情報を格納している。セルライブラリファイルCLYは、上述の実施の形態1に おけるスタンダードセルSC2(図3右側参照)のパターン情報、または上述の実施の形 態1の他の構成におけるスタンダードセルSC2A(図7右側参照)のパターン情報を格 納している。

[0138]

回路接続情報ファイルCCYは、設計対象である半導体装置を構成する回路情報および 各回路間の接続情報(回路図)を格納している。制約情報ファイルCRIは、配置配線に 関する各種の制約情報(後述するチップサイズ、配線密度の許容範囲など)を格納してい る。パラメータファイルPFLは、設計対象である半導体装置に含まれる各トランジスタ 素子の動作周波数、動作温度範囲、p型拡散領域、n型拡散領域、および各金属層の層抵

抗等の各情報を格納している。表示装置INDは、配置配線の経過および結果を表示する

[0139]

図11を参照して、配置配線方法STにおける各ステップST1~ST8について説明 する。

[0140]

ステップST1において、配置配線システムSYS、セルライブラリファイルCLY、 回路接続情報ファイルCCY、制約情報ファイルCRI、パラメータファイルPFL、お よび表示装置INDが準備される。

[0141]

10

ステップST2において、設計対象である半導体装置の所望の機能に応じて設計された 所定の回路接続情報が、回路接続情報ファイルCCYから配置配線システムSYSに入力 される。

**[**0 1 4 2 **]** 

ステップST3において、配置配線システムSYSは、上記の回路接続情報に対応する スタンダードセルのパターン情報をセルライブラリファイルCLYから読み出す。ステッ プST3において配置配線システムSYSが読み出すスタンダードセルのパターン情報に は、上記の実施の形態1におけるスタンダードセルSC2(図3右側参照)のパターン情 報および上記の実施の形態1の他の形態におけるスタンダードセルSC2A(図7右側参 照)は含まれていない。

[0143]

配置配線システムSYSは、読み出したスタンダードセルのパターン情報を、上記の回 路接続情報に対応するようにセル毎に配置する。このとき、チップサイズは予め所定の大 きさに設定(固定)されているとよい。

[0144]

ステップST4において、配置配線システムSYSは、各スタンダードセル間における 信号線および電源線を、上記の回路接続情報に対応するように配線する。図12は、配置 配線方法STにおけるステップST4が完了した状態の一例を示している。

[0145]

30 図12を参照して、スタンダードセルSC10~SC18を含む各スタンダードセルは 半導体基板SSの表面に形成されている。スタンダードセルSC10~SC18は、上 述の実施の形態1におけるスタンダードセルSC1(図3参照)と略同様に構成される。 n<sup>+</sup>型拡散領域Anおよびp<sup>+</sup>型拡散領域Apは、半導体基板SSの表面において交互に 等間隔で形成され、相互に平行な位置関係となっている。

【0146】

金属層MT10A, MT10C, MT10Eは、n<sup>+</sup>型拡散領域Anの各上方において n <sup>+</sup> 型拡散領域Anに沿うようにそれぞれ延在している。金属層MT10B,MT10D , M T 1 0 F は、 p <sup>+</sup> 型拡散領域 A p の各上方において p <sup>+</sup> 型拡散領域 A p に沿うように それぞれ延在している。

[0147]

金属層MT100は、スタンダードセルSC10,SC11,SC12,SC15,S C18の各金属層MT2(信号線)を電気的に接続している。金属層MT100は、金属 層MT10C,MT10Dを跨ぐように、金属層MT10C,MT10Dの上方に配設さ れている。さらに、金属層MT100は各金属層MT2の上方の一部を含むように配設さ れている。金属層MT100と各金属層MT2とは、金属層MT100と各金属層MT2 の間に形成された導電層CLによって電気的に接続されている。

[0148]

金属層MT101は、スタンダードセルSC13,SC16の各金属層MT2(信号線 )を電気的に接続している。金属層MT101は、金属層MT10Dを跨ぐように金属層 MT10Dの上方に配設されている。金属層MT101は、各金属層MT2の上方の一部 20

を含むように配設されている。金属層MT101と各金属層MT2は、金属層MT101 と各金属層MT2の間に形成された導電層CLによって電気的に接続されている。 【0149】

ステップST5(図11参照)において、配置配線システムSYSは、複数のスタンダードセル(スタンダードセルSC10~SC18を含む)間を結ぶ配線の密度を測定する。配置配線システムSYSは、この配線密度と、制約情報ファイルCRI(図10参照) に予め設定された所定値(許容範囲)とを対比する。

【0150】

この配線密度が所定値を超える領域が存在していた場合、配置配線システムSYSはその領域を配線混雑領域として検出する。配置配線システムSYSは、表示装置INDにそ 10の結果を表示させる。なお、複数のスタンダードセル間を結ぶ配線の密度がすべて所定値以下である場合、配置配線方法STは終了する(ステップST8)。

【0151】

本実施の形態においては、ステップST6において、配置配線システムSYSが金属層 MT100,MT101が配設されている領域を配線混雑領域として検出する。 【0152】

ステップST7において、配置配線システムSYSは、配線混雑領域内におけるスタン ダードセルSC11,SC12,SC14,SC15,SC17,SC18のそれぞれを 再配置する。具体的には、配置配線システムSYSは、上記の実施の形態1におけるスタ ンダードセルSC2(図3右側参照)のパターン情報および上記の実施の形態1の他の形 態におけるスタンダードセルSC2A(図7右側参照)のパターン情報を読み出し、スタ ンダードセルSC11,SC12,SC14,SC15,SC17,SC18のそれぞれ を置換する。

[0153]

スタンダードセルSC11,SC12,SC14,SC15,SC17,SC18は、 スタンダードセルSC11A,SC12A,SC14A,SC15A,SC17A,SC 18A(図13参照)に置換される。

【0154】

スタンダードセルSC11A, SC12A, SC17A, SC18Aは、上述の実施の 形態1の他の構成におけるスタンダードセルSC2Aと略同様に構成される。スタンダー ドセルSC14A, SC15Aは、上述の実施の形態1におけるスタンダードセルSC2 と略同様に構成される。

**[**0155**]** 

スタンダードセルSC11A,SC12A,SC14A,SC15A,SC17A,S C18Aの各機能素子領域FEにおけるソースドレイン領域SDRと、各拡散領域An, Apとは、拡散領域CRを通してそれぞれ電気的に接続されている。

【0156】

スタンダードセルSC11AとスタンダードセルSC14Aとの間に位置するn^型拡 散領域Anの上方、およびスタンダードセルSC12AとスタンダードセルSC15Aと の間に位置するn^型拡散領域Anの上方には空き領域が存在している。

【0157】

同様に、スタンダードセルSC14AとスタンダードセルSC17Aとの間に位置する p<sup>+</sup>型拡散領域Apの上方、およびスタンダードセルSC15AとスタンダードセルSC 18Aとの間に位置するp<sup>+</sup>型拡散領域Apの上方には空き領域が存在している。

【0158】

ステップST4A(図11参照)において、配置配線システムSYSは、上述の空き領 域を活用して、各スタンダードセル間における信号線および電源線を上記の回路接続情報 に対応するように再び配線する。図14は、配置配線方法STにおけるステップST4A が完了した状態の一例を示している。

【0159】

20

30

図14を参照して、スタンダードセルSC10,SC11A,SC12A,SC15A, SC18Aの各金属層MT2(信号線)が、金属層MT100Aによって電気的に接続 されている。各金属層MT2と金属層MT100Aとは直接連結されることによって電気 的に接続され、各金属層MT2と各ゲート電極層GWとは導電層CLを通して電気的に接 続されている。金属層MT100Aは、上述の空き領域を活用して、n<sup>+</sup>型拡散領域An およびp<sup>+</sup>型拡散領域Apを跨ぐようにn<sup>+</sup>型拡散領域Anおよびp<sup>+</sup>型拡散領域Apの 各上方に配設されている。金属層MT100Aは、金属層MT1,MT2,MT10A~ MT10Fと同一の工程において形成するとよい。

【0160】

 同様に、スタンダードセルSC13, SC16の各金属層MT2(信号線)が、金属層
 10

 MT101Aによって電気的に接続されている。各金属層MT2と金属層MT101Aと
 は直接連結されることによって電気的に接続され、各金属層MT2と各ゲート電極層GW

 とは導電層CLを通して電気的に接続されている。金属層MT101Aは、上述の空き領

 域を活用して、p<sup>+</sup>型拡散領域Apを跨ぐようにp<sup>+</sup>型拡散領域Apの上方に配設されている。

[0161]

ステップST5(図11参照)において、配置配線システムSYSは、複数のスタンダ ードセル間を結ぶ配線の密度を再び測定する。配置配線システムSYSは、すべての配線 密度が所定値(許容範囲)以下となるように、再び上記のステップST6,ST7を繰り 返すとよい。複数のスタンダードセル間の配線密度がすべて所定値以下となった場合、配 置配線方法STは終了する(ステップST8)。

20

30

40

50

【0162】 (効果)

本実施の形態における配置配線方法STによると、配線混雑領域付近におけるスタンダ ードセルが、上述のスタンダードセルSC2またはスタンダードセルSC2Aに置換され る。他の複数のスタンダードセル間を接続する金属層が上記の空き領域を含むように配設 されることによって、この金属層が迂回する距離(この金属層の全長)を短くすることが できる。配置配線方法STを使用して得られた半導体装置においては、空き領域を活用す ることによってチップ面積の増大が抑制される。

【0163】

金属層MT100Aと金属層MT1,MT2,MT10A~MT10Fとを同一の高さ (たとえば上述の絶縁層IL3が形成されている高さ)に配設することにより、金属層M T100Aを、金属層MT1,MT2,MT10A~MT10Fと同一の工程において形 成することが可能となる。すなわち、金属層MT100Aおよび金属層MT1,MT2, MT10A~MT10Fを形成するためにたとえば絶縁層IL3に予めパターニングされ た配線溝に対して、一回のまたは連続した処理により、金属層MT100Aおよび金属層 MT1,MT2,MT10A~MT10Fを形成することが可能となる。その結果、金属 層MT100Aと金属層MT1,MT2,MT10A~MT10Fとが同一の高さに配設 される場合、一回のまたは連続した処理によってこれらを形成することによって、製造時 間を短縮することが可能となる。

【0164】

配置配線方法STを使用することにより、チップ面積がより小さい半導体装置を得ることが可能となる。配置配線方法STを使用することにより、スタンダードセルを配列するための設計上の自由度を高めることもできる。配置配線方法STを使用することにより、 スタンダードセルの高集積化を図ることも可能となる。

【0165】

[実施の形態4の他の構成]

上述の実施の形態4のステップST3において、配置配線システムSYSが読み出すス タンダードセルのパターン情報には、上述の実施の形態1におけるスタンダードセルSC 2および上述の実施の形態1の他の構成におけるスタンダードセルSC2Aは含まれてい ない。ステップST3において、配置配線システムSYSが読み出すスタンダードセルの パターン情報には、上記のスタンダードセルSC2,SC2Aが含まれていてもよい。 【0166】

(26)

この場合、配置配線システムSYSは、ステップST3においてスタンダードセルSC2,SC2Aを選択肢に含んだ上で、読み出した複数のスタンダードセルのパターン情報を、上記の回路接続情報に対応するようにセル毎に配置する。スタンダードセルSC2,SC2Aは、たとえば入力が4以上となるセルに対して適用されるとよい。当該構成によれば、上記の配線混雑領域の発生が未然に抑制された状態で、半導体装置が設計される。 【0167】

図11を参照して、上述の実施の形態4の配置配線方法STにおいては、ステップST 10 4Aが完了した後、すべての配線密度が所定値(許容範囲)以下となるように再びステッ プST5~ST7を繰り返される態様を説明した。配置配線方法STにおいては、ステッ プST4Aが完了した時点で配置配線方法STが終了してもよい(ステップST8)。配 線密度を再び測定するか否かは、たとえば表示装置IND(図10参照)を通して入力さ れる所定のコマンドを待って決定されるとよい。

【0168】

以上、本発明に基づいた各実施の形態におけるスタンダードセル、スタンダードセルを 備えた半導体装置、およびスタンダードセルの配置配線方法について説明したが、今回開 示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべ きである。

【0169】

たとえば、上記の各実施の形態においては、NOTゲート機能を有するCMOS構造を 構成する半導体装置を基に説明したが、本発明における実施の形態はこれに限られない。 本発明における実施の形態は、NORゲート機能を有する複数のトランジスタ素子、また はNANDゲート機能を有する複数のトランジスタ素子など、種々の論理回路を構成する 半導体装置にも適用することができる。

【0170】

したがって、本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の 意味および範囲内でのすべての変更が含まれることが意図される。

【産業上の利用可能性】

【0171】

本発明は、複数のスタンダードセルを有する半導体装置、および複数のスタンダードセルを配置しこれらを配線するための方法に特に有利に適用され得る。

【符号の説明】

【0172】

An, An 1 1, An 2 1, An 3 1, Ap, Ap 1 2, Ap 2 2, Ap 3 2, CR,
CR 2 1, CR 2 2 拡散領域、CCY 回路接続情報ファイル、CELR スタンダードセル領域、CL 導電層、CLY セルライブラリファイル、CRI 制約情報ファイル、EE 1 1, EE 1 2, EE 2 1, EE 2 2 外縁、EP 1 1, EP 1 2, EP 2 1,
EP 3 1 A, EP 3 1 B 延在部、ET エクステンション領域、FE 機能素子領域、
FE 1 ~ FE 3 機能素子領域、GW ゲート電極層、IL1~IL3 絶縁層、IL4 ゲート絶縁層、IND 表示装置、I/O 入出力領域、LCR 論理回路領域、MT 1, MT 2, MT 1 0 A ~ MT 1 0 E, MT 1 1, MT 1 2, MT 3 2, MT 2 0 A, M
T 2 0 B, MT 1 0 A ~ MT 1 0 E, MT 1 1, MT 1 2, MT 3 2, MT 2 0 A, M
T 2 0 B, MT 1 0 0, MT 1 0 0 A, MT 1 0 1, MT 1 0 1 A 金属層、NT 1, N
T 2, PT 1, PT 2 トランジスタ、PFL パラメータファイル、SC, SC 1, S
C 2, SC 2 A, SC 1 0 ~ SC 1 8, SC 1 0 A ~ SC 1 2 A, SC 1 4 A, SC 1 5
A, SC 1 7 A, SC 1 8 A, SC 2 0 A, SC 2 0 B, SC 3 0 A, SC 3 0 B, Z9
ンダードセル、SD 1, SD 1 A, SD 2, SD 3 半導体装置、SD R, SD R 1, S
D R 2 ソースドレイン領域、SL 1 ~ SL 3 シリサイド層、SS 半導体基板、ST
配線方法、ST 1 ~ ST 8, ST 4 A ステップ、SW サイドウォール、SY S

30

20

40

配置配線システム、TP11, TP12, TP21 幹線部、VI 矢印、Wn, Wp ウェル領域。

【図1】













【図6】



【図5】





【図7】



【図8】





Å ş Ň SD3 -SDR2 -SDR1 -MT1 -NT1 -NT2 -NT20B -NT20B -NT22 -CR22 -CR22 -CR22 -CR22 -NT1 -NT1 -NT1 -NT1 -SDR2 -SDR2 -SDR2 -SDR2 -SDR2 -SDR2 -SDR2 -SDR1 -SDR1 -NT1 -NT1 -NT2 -SDR1 -NT2 -SDR1 -NT2 -SDR1 -NT2 -SDR1 -NT1 -NT1 -NT1 -NT2 -SDR1 -NT2 -SDR1 -NT2 -SDR1 -NT2 -SDR1 -NT2 -SDR1 -NT1 -NT1 -NT1 -NT2 -SDR2 (DDD) F (Dav) PT1 SC30B (FE3) SC30A (FE3) м<sup>р</sup> SDR2 An31 GW SDR1 An31 ( W SDR2  $\square$ 33 SDR2 SDR2 . Mg  $\Box$ δ . ] SC20B (FE2) An21 SDR1~ SC20A (FE2) MT2 MT1 SDR2 SDR1 ~ SDR1 SDR2 SDR1 MT2 SDR2 An21 12 SDR1 Ap22 Ē MT11 GW An11 MT11 GW - { An11 Ŵ SC10B (FE1) PT1 SCI0A (FE1) PT1-PT1-CL-CL-CL-CL-SDR1-CL-SDR1-AT12-Ap12-NT1 MT1 SDR1

【図10】



【図11】



【図12】







フロントページの続き

- (51) Int.CI. F I H 0 1 L 27/088 (2006.01) H H 0 1 L 21/8234 (2006.01)
- (74)代理人 100124523
  - 弁理士 佐々木 眞人
- (72)発明者 大村 浩史 神奈川県川崎市中原区下沼部1753番地 ルネサスエレクトロニクス株式会社内
  - 審査官 宇多川 勉
- (56)参考文献 特開2009-032788(JP,A) 特開2007-043004(JP,A) 特開2010-074125(JP,A) 特開2010-087336(JP,A) 特開2008-193070(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 8 2 H 0 1 L 2 1 / 8 2 2 H 0 1 L 2 1 / 8 2 3 4 H 0 1 L 2 1 / 8 2 3 4 H 0 1 L 2 7 / 0 4 H 0 1 L 2 7 / 0 8 8 H 0 1 L 2 7 / 0 9 2 H01L 27/08 102D