

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2012年12月27日(27.12.2012)



(10) 国際公開番号
WO 2012/176576 A1


- (51) 国際特許分類:
H04B 1/44 (2006.01) H03H 7/46 (2006.01)
H03H 7/01 (2006.01)
- (21) 国際出願番号: PCT/JP2012/063340
- (22) 国際出願日: 2012年5月24日(24.05.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2011-136202 2011年6月20日(20.06.2011) JP
- (71) 出願人(米国を除く全ての指定国について): 株式会社村田製作所(MURATA MANUFACTURING CO., LTD.) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 Kyoto (JP).
- (72) 発明者: および
- (75) 発明者/出願人(米国についてのみ): 加藤 雅則(KATO, Masanori) [JP/JP]; 〒6178555 京都府長岡京市東神足1丁目10番1号 株式会社村田製作所内 Kyoto (JP).
- (74) 代理人: 特許業務法人 宮▲崎▼・目次特許事務所(MIYAZAKI & METSUGI); 〒5400028 大阪府大阪市中央区常盤町1丁目3番8号 中央大通F Nビル Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,

[続葉有]

(54) Title: FILTER DEVICE

(54) 発明の名称: フィルタ装置

[図2]



(57) Abstract: Provided is a filter device equipped with at least two filter units, and having a high degree of freedom with respect to the layout, and the size of which can be reduced. One of first and second chip inductors (20, 21) is constructed so as to generate a magnetic field in the direction of the surface of a wiring substrate (30), and the other of the first and second chip inductors (20, 21) is constructed so as to generate a magnetic field in a direction inclined with respect to the direction of the surface of the wiring substrate (30).

(57) 要約: 少なくとも2つのフィルタ部を備えるフィルタ装置であって、レイアウト自由度が高く、小型化が可能なフィルタ装置を提供する。第1及び第2のチップインダクタ20、21のうち的一方が、配線基板30の面方向に沿った磁界を発生させるように構成されている一方、第1及び第2のチップインダクタ20、21のうち他方が、配線基板30の面方向に対して傾斜した方向に沿った磁界を発生させるように構成されている。

WO 2012/176576 A1

NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI 添付公開書類:
(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, — 國際調查報告 (條約第 21 條(3))
NE, SN, TD, TG).

明 細 書

発明の名称：フィルタ装置

技術分野

[0001] 本発明は、フィルタ装置に関する。特に、本発明は、少なくとも2つのフィルタ部を備えるフィルタ装置に関する。

背景技術

[0002] 近年、通信機器のマルチバンド化に伴い、共通のアンテナ端子に接続された複数のフィルタ部を有するフィルタ装置が用いられるようになってきている。このようなフィルタ装置の一例として、例えば、特許文献1には、複数の弾性表面波フィルタチップと、複数のチップインダクタとが配線基板上に実装されたフィルタ装置が記載されている。特許文献1に記載のフィルタ装置では、隣り合うチップインダクタは、長手方向が直交するように配されている。このため、隣り合うチップインダクタの磁界の方向が互いに直交している。これにより、隣り合うチップインダクタ同士の電磁的な干渉が抑制されている。

先行技術文献

特許文献

[0003] 特許文献1：特開2006-279604号公報

発明の概要

発明が解決しようとする課題

[0004] しかしながら、特許文献1に記載のフィルタ装置では、隣り合うチップインダクタの配置に制約がある。このため、レイアウトの自由度が低く、小型化が困難であるという問題がある。

[0005] 本発明は、斯かる点に鑑みて成されたものであり、その目的は、少なくとも2つのフィルタ部を備えるフィルタ装置であって、レイアウト自由度が高く、小型化が可能なフィルタ装置を提供することにある。

課題を解決するための手段

[0006] 本発明に係るフィルタ装置は、アンテナに接続されるアンテナ端子と、第1及び第2のフィルタ部と、第1のインダクタと、第2のインダクタとを備える。第1及び第2のフィルタ部は、アンテナ端子に接続されている。第1のインダクタは、第1のフィルタ部とアンテナ端子との間に接続されている。第1のインダクタは、インピーダンス整合用のインダクタである。第2のインダクタは、第2のフィルタ部に接続されている。本発明に係るフィルタ装置は、配線基板と、第1及び第2のチップインダクタとを備える。第1のチップインダクタは、配線基板上に実装されている。第1のチップインダクタは、第1のインダクタを構成している。第2のチップインダクタは、配線基板上において第1のチップインダクタと隣接するように実装されている。第2のチップインダクタは、第2のインダクタを構成している。第1及び第2のチップインダクタのうち的一方は、配線基板の面方向に沿った磁界を発生させるように構成されている。一方、第1及び第2のチップインダクタのうち他方は、配線基板の面方向に対して傾斜した方向（典型的には垂直方向）に沿った磁界を発生させるように構成されている。

[0007] なお、本発明において、「隣接する」とは、他の素子を介さずに直接対面していることを意味する。

[0008] 「傾斜」には、垂直が含まれるものとする。

[0009] 本発明に係るフィルタ装置のある特定の局面では、第1及び第2のチップインダクタのうち他方が、配線基板の表面の垂直方向に沿った磁界を発生させるように構成されている。

[0010] 本発明に係るフィルタ装置の別の特定の局面では、第2のインダクタは、第2のフィルタ部とアンテナ端子との間に接続されているインピーダンス整合用のチップインダクタである。

[0011] 本発明に係るフィルタ装置の他の特定の局面では、第1及び第2のチップインダクタは、ともに長手方向を有し、第1のチップインダクタの長手方向と第2のチップインダクタの長手方向とが互いに平行となるように配されている。

[0012] 本発明に係るフィルタ装置のさらに他の特定の局面では、第1及び第2のチップインダクタは、ともに長手方向に沿って配列されている。

[0013] 本発明に係るフィルタ装置のさらに別の特定の局面では、フィルタ装置は、配線基板の上に実装されており、第1のフィルタ部を構成している第1のフィルタチップと、配線基板の上に実装されており、第2のフィルタ部を構成している第2のフィルタチップとをさらに備える。第1及び第2のフィルタチップのそれぞれは矩形状である。第1及び第2のチップインダクタは、第1または第2のフィルタチップの端辺に沿って配列されている。

発明の効果

[0014] 本発明によれば、レイアウト自由度が高く、小型化が可能なフィルタ装置を提供することができる。

図面の簡単な説明

[0015] [図1]図1は、第1の実施形態に係るフィルタ装置の略図的回路図である。
[図2]図2は、第1の実施形態に係るフィルタ装置の略図的平面図である。
[図3]図3は、チップインダクタ21の模式的斜視図である。
[図4]図4は、チップインダクタ20の模式的斜視図である。
[図5]図5は、第2の実施形態に係るフィルタ装置の略図的回路図である。
[図6]図6は、第2の実施形態に係るフィルタ装置の略図的平面図である。
[図7]図7は、比較例に係るフィルタ装置の略図的平面図である。
[図8]図8は、第1の実施形態に係るフィルタ装置と、比較例に係るフィルタ装置とのそれぞれの受信周波数帯におけるアイソレーション特性を示すグラフである。

発明を実施するための形態

[0016] 以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。

[0017] また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等におい

て参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。

[0018] (第1の実施形態)

図1は、第1の実施形態に係るフィルタ装置の略図的回路図である。まず、図1を参照しながら、本実施形態のフィルタ装置1の回路構成について説明する。

[0019] フィルタ装置1は、アンテナに接続されるアンテナ端子12と、第1及び第2のフィルタ部10、11とを備えている。第1及び第2のフィルタ部10、11は、スイッチ13を介してアンテナ端子12に共通に接続されている。

[0020] スイッチ13により、第1及び第2のフィルタ部10、11のうち的一方がアンテナ端子12に選択的に接続される。

[0021] 第1及び第2のフィルタ部10、11のそれぞれは、例えば、受信専用または送信専用の単一のフィルタ部を有するフィルタ部であってもよいし、例えば分波器などの複数のフィルタ部を有するフィルタ部であってもよい。本実施形態では、第1及び第2のフィルタ部10、11のそれぞれが、分波器の一種であるデュプレクサにより構成されている例について説明する。

[0022] 第1及び第2のフィルタ部10、11は、それぞれ送信フィルタ部と受信フィルタ部とを有する。第1及び第2のフィルタ部10、11のそれぞれにおいて、送信フィルタ部は、アンテナ端子12と送信側信号端子14、15との間に接続されている。送信フィルタ部は、例えば、ラダー型弾性波フィルタ部により構成することができる。もっとも、送信フィルタ部は、例えば、縦結合共振子型弾性波フィルタ部などの他の種類のフィルタ部により構成されていてもよい。

[0023] 一方、受信フィルタ部は、アンテナ端子12と、第1及び第2の受信側信号端子16～19との間に接続されている。本実施形態では、受信フィルタ

部は、平衡信号を出力するバランス型のフィルタ部により構成されている。具体的には、受信フィルタ部は、平衡-不平衡変換機能を有する縦結合共振子型弾性波フィルタ部により構成されている。もっとも、受信フィルタ部は、不平衡信号を出力するものであってもよく、例えば、ラダー型弾性波フィルタ部により構成されていてもよい。

[0024] なお、本発明において、「弾性波」には、弾性表面波、弾性境界波及びバルク弾性波が含まれるものとする。

[0025] 第1のフィルタ部10とアンテナ端子12との間には、インダクタL1が接続されている。具体的には、インダクタL1は、アンテナ端子12と第1のフィルタ部10との間の接続点と、グラウンド電位との間に接続されている。このインダクタL1は、第1のフィルタ部10のアンテナ端子12側のインピーダンス整合用のインダクタである。

[0026] 第2のフィルタ部11とアンテナ端子12との間には、インダクタL2が接続されている。具体的には、インダクタL2は、アンテナ端子12と第2のフィルタ部11との間の接続点と、グラウンド電位との間に接続されている。このインダクタL2は、第2のフィルタ部11のアンテナ端子12側のインピーダンス整合用のインダクタである。

[0027] 第1のフィルタ部10における送信フィルタ部は送信側信号端子14に接続されている。第2のフィルタ部11における送信フィルタ部は送信側信号端子15に接続されている。

[0028] 第1のフィルタ部10における受信フィルタ部と受信側信号端子16、17との間には、インダクタL6、L7が接続されている。受信フィルタ部とインダクタL6との接続点と、受信フィルタ部とインダクタL7との接続点との間には、インダクタL5が接続されている。これらインダクタL5~L7は、インピーダンスを整合させるためのインダクタである。

[0029] 第2のフィルタ部11における受信フィルタ部と受信側信号端子18、19との間には、インダクタL9、L10が接続されている。受信フィルタ部とインダクタL9との接続点と、受信フィルタ部とインダクタL10との接

続点との間には、インダクタL 8が接続されている。これらインダクタL 8～L 10は、第1のフィルタ部11における受信フィルタ部の受信側信号端子18、19側のインピーダンスを整合させるためのインダクタである。

[0030] 図2は、第1の実施形態に係るフィルタ装置の略図的平面図である。次に、図2を参照しながら、本実施形態に係るフィルタ装置1の具体的構成について説明する。

[0031] フィルタ装置1は、配線基板30を有する。配線基板30の表面の上には、第1及び第2のフィルタチップ31、32と、複数のチップインダクタ20～27とが実装されている。第1のフィルタチップ31は、第1のフィルタ部10の少なくとも一部を構成している。すなわち、第1のフィルタチップ31は、第1のフィルタ部10の全体を構成していてもよいし、例えば、第1のフィルタ部10のインダクタ等を除いた部分を構成しており、残りの部分は、配線基板30により構成されていてもよい。第2のフィルタチップ32は、第2のフィルタ部11の少なくとも一部を構成している。すなわち、第2のフィルタチップ32は、第2のフィルタ部11の全体を構成していてもよいし、例えば、第2のフィルタ部11のインダクタ等を除いた部分を構成しており、残りの部分は、配線基板30により構成されていてもよい。

[0032] 第1及び第2のフィルタチップ31、32のそれぞれは、4つの端辺を持つ矩形形状である。第1及び第2のフィルタチップ31、32は、短辺の延びる方向であるx方向に沿って配されている。第1及び第2のフィルタチップ31、32は、x方向において隣り合っている。第1及び第2のフィルタチップ31、32のそれぞれは、長辺がy方向に沿うように配されている。第1のフィルタチップ31は、第2のフィルタチップ32よりもy方向に沿った寸法が大きい。第1のフィルタチップ31と、第2のフィルタチップ32とでは、通過周波数帯域が異なる。このため、第1のフィルタチップ31と第2のフィルタチップ32とでは、形状が異なる。例えば、第1のフィルタチップ31と第2のフィルタチップ32とは、配線基板30上に実装され、UTMS規格のBand 1とBand 2とのような通過周波数帯域が互いに

異なる2つのデュプレクサチップである。第1のフィルタチップ31のy2側短辺と第2のフィルタチップ32のy2側短辺とは、略直線状に配置される。第1のフィルタチップ31のy1側短辺は、第2のフィルタチップ32のy1側短辺よりもy1側に位置している。

[0033] チップインダクタ20は、インダクタL1を構成している。チップインダクタ21は、インダクタL2を構成している。チップインダクタ22は、インダクタL5を構成している。チップインダクタ23は、インダクタL6を構成している。チップインダクタ24は、インダクタL7を構成している。チップインダクタ25は、インダクタL8を構成している。チップインダクタ26は、インダクタL9を構成している。チップインダクタ27は、インダクタL10を構成している。

[0034] チップインダクタ20、21は、配線基板30上において、第1のフィルタチップ31のx方向におけるx1側であって、第2のフィルタチップ32のy方向におけるy1側に配されている。一方、チップインダクタ22~27は、配線基板30上において、第1及び第2のフィルタチップ31、32のy2側に配されている。フィルタ装置1は、デュプレクサとインピーダンス整合回路とが同じ配線基板上に実装されたデュプレクサバンクを構成している。フィルタ装置1では、チップインダクタ20、21が配線基板30の一主面上に配されている。チップインダクタ20、21は、第1及び第2のフィルタチップ31、32のアンテナ端子12側のインピーダンス整合用インダクタである。第1のフィルタチップ31と第2のフィルタチップ32とは、互いに異なる通過周波数帯域を有するデュプレクサである。

[0035] チップインダクタ20、21は、x方向において隣接して配置されていることが好ましい。すなわち、x方向において、チップインダクタ20と、チップインダクタ21との間には、他の素子が配されていないことが好ましい。

[0036] チップインダクタ20、21は、細長形状を有する。具体的には、チップインダクタ20、21は、矩形状である。チップインダクタ20、21のそ

それぞれの長手方向は、 x 方向に沿っている。このため、チップインダクタ20、21の長手方向は、互いに平行である。チップインダクタ20、21は、配線基板30上において、長手方向と平行な x 方向に沿って配列されている。より具体的には、矩形形状である第1のフィルタチップ31と第2のフィルタチップ32とは、配線基板30上に実装されている。第1のフィルタチップ31と第2のフィルタチップ32とは互いに隣接している。第1のフィルタチップ31の x 方向に沿った辺よりも x 方向に沿った辺が短い第2のフィルタチップ32の y 1側の辺に沿ってチップインダクタ20、21が配置されている。チップインダクタ20とチップインダクタ21とは互いに隣接している。チップインダクタ20、21は、第1のフィルタチップ31と第2のフィルタチップ32のアンテナ端子12側のインピーダンス整合用のチップインダクタである。チップインダクタ20、21は、細長形状を有する。チップインダクタ20、21では、インダクタ内部の配線方向が互いに異なる。このため、チップインダクタ20、21の一方が配線基板30の面方向に沿った磁界を発生させ、他方が配線基板30の面方向に対して傾斜した方向に沿った磁界を発生させる。チップインダクタ20とチップインダクタ21とで磁界の発生方向が異なることから、チップインダクタ20とチップインダクタ21とが磁界結合することによるフィルタ部10、11のアイソレーション特性の劣化を抑制することができる。このため、チップインダクタ20、21の間の距離を小さくすることができる。従って、実装密度の高いデュプレクサバンクを得ることができる。

[0037] 図7に示されるように、第1のチップインダクタ120と第2のチップインダクタ121とを、発生する磁界の向きが平行となるように配置したこと以外は、上記実施形態に係るフィルタ装置1と実質的に同様のフィルタ装置を用意した（比較例）。この比較例に係るフィルタ装置も、上記実施形態に係るフィルタ装置1も、同様に、UTMS規格のBand 1に対応している。図8に、フィルタ装置1と、比較例に係るフィルタ装置とのそれぞれの受信周波数帯におけるアイソレーション特性を示す。図8に示された結果から

、第1の実施形態に係るフィルタ装置1の方が、比較例に係るフィルタ装置よりも、受信周波数帯域におけるアイソレーション特性が約7 dB優れていることが分かる。図7で示した比較例のフィルタ装置において、上記実施形態に係るフィルタ装置1と同等のアイソレーション特性を得るため、電磁界的に結合を小さくしようと第1のチップインダクタ120と第2のチップインダクタ121と間の距離をさらに離す、あるいは第1のチップインダクタ120と第1のチップインダクタ120とで長手方向を互いに傾けて配置しようとする、チップインダクタの実装面積が増大する。その結果フィルタ装置の寸法が大きくなる問題が発生する場合がある。

[0038] 図3は、チップインダクタ21の模式的斜視図である。図4は、チップインダクタ20の模式的斜視図である。

[0039] 図3に示すように、チップインダクタ21は、所謂積層型のチップインダクタにより構成されている。すなわち、チップインダクタ21は、配線基板30の面方向に対して垂直な方向に直線的に延びる軸心を中心として巻回された配線21aを有するチップインダクタである。このため、チップインダクタ21は、信号が入力された際に、配線基板30の面方向に対して垂直な方向の磁界を主に発生させる。

[0040] 一方、チップインダクタ20は、図4に示すように、所謂巻線型のチップインダクタにより構成されている。すなわち、チップインダクタ20は、配線基板30の面方向に直線的に延びる軸心を中心として巻回された配線20aを有するチップインダクタである。このため、チップインダクタ20は、信号が入力された際に、配線基板30の面方向に平行な方向の磁界を主に発生させる。

[0041] 以上説明したように、フィルタ装置1では、チップインダクタ20, 21のうちの一方が、配線基板30の面方向に沿った磁界を主に発生させるように構成されている一方、他方が面方向に対して傾斜した方向（典型的には垂直方向）に沿った磁界を主に発生させるように構成されている。このため、チップインダクタ20, 21の実装方向に関わらず、チップインダクタ20

とチップインダクタ21とが電磁界的に結合し難い。従って、チップインダクタ20、21とのレイアウト自由度が高い。具体的には、本実施形態のように、チップインダクタ20とチップインダクタ21とを長手方向が互いに平行となるように配することもできる。その場合において、チップインダクタ20とチップインダクタ21とを長手方向に沿って配列することが可能である。チップインダクタ20、21をフィルタチップ32のy1側の辺に沿って配列することが可能である。従って、フィルタ装置1の小型化が可能となる。

[0042] また、本実施形態では、チップインダクタ21が配線基板30の面方向に対して垂直な方向に沿った磁界を発生させる一方、チップインダクタ20が配線基板30の面方向に沿った磁界を主に発生させる。このため、チップインダクタ21とチップインダクタ20とでは、発生させる磁界の方向が互いに直交する。よって、チップインダクタ21とチップインダクタ20との電磁的な干渉をより効果的に抑制することができる。従って、例えば、送信フィルタ部と受信フィルタ部との間のアイソレーション特性などのアイソレーション特性を改善することができる。なお、本実施形態では、軸心を中心として巻回された配線を有するチップインダクタの軸心の方向を磁界の方向とした。また、磁界の向きは、配線の巻回方向に沿って右ねじを回転させたときに、右ねじが進行する向きである。

[0043] フィルタ装置1のようなデュプレクサバンクでは、例えば、共通アンテナと第1と第2のデュプレクサのそれぞれとの間に接続されたインピーダンス整合用の複数のインダクタの間で発生する電磁界結合の影響を抑制することができる。このため、第1のデュプレクサに含まれる送信フィルタ部と受信フィルタ部との間のアイソレーション特性、第1と第2のデュプレクサとの間の送信フィルタ部と受信フィルタ部との間のアイソレーション特性を、チップインダクタの実装面積の増大を抑制しつつ、改善することができる。

[0044] 以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の

符号で参照し、説明を省略する。

[0045] (第2の実施形態)

図5は、第2の実施形態に係るフィルタ装置の略図的回路図である。まず、図5を参照しながら、本実施形態のフィルタ装置2の回路構成について説明する。

[0046] 本実施形態において、第1のフィルタ部10における送信フィルタ部と送信側信号端子14との間には、インダクタL3が接続されている。第2のフィルタ部11における送信フィルタ部と送信側信号端子15との間には、インダクタL4が接続されている。このインダクタL3、L4は、送信側信号端子14、15とその後段に接続される回路とのインピーダンスを整合するためのものである。

[0047] 図6は、第2の実施形態に係るフィルタ装置の略図的平面図である。次に、図6を参照しながら、本実施形態に係るフィルタ装置2の具体的構成について説明する。

[0048] フィルタ装置2において、配線基板30の表面の上には、第1及び第2のフィルタチップ31、32と、複数のチップインダクタ22~27と、チップインダクタ40、41、42、43とが実装されている。

[0049] チップインダクタ40はインダクタL1を、チップインダクタ41はインダクタL2を、チップインダクタ42はインダクタL3を、チップインダクタ43はインダクタL4を構成している。

[0050] チップインダクタ40、42は、第2のフィルタチップ32のx方向におけるx2側であって、第2のフィルタチップ32のy方向におけるy1側に配されている。一方、チップインダクタ41、43は、第1のフィルタチップ31のx方向におけるx1側であって、第2のフィルタチップ32のy方向におけるy1側に配されている。

[0051] チップインダクタ40、41、42、43のそれぞれは、x方向において隣接して配置されている。すなわち、x方向において、互いに隣接するチップインダクタ40、41、42、43の間のそれぞれには、他の素子が配さ

れていない。

[0052] チップインダクタ40、41、42、43は、細長形状を有する。具体的には、チップインダクタ40、41、42、43は、矩形状である。チップインダクタ40、41、42、43のそれぞれの長手方向は、x方向に沿っている。このため、チップインダクタ40、41、42、43の長手方向は、互いに平行である。チップインダクタ40、41、42、43は、長手方向と平行なx方向に沿って配列されている。チップインダクタ40、41、42、43は、第1及び第2のフィルタチップ31、32のy1側の辺に沿って直線状に配列されている。

[0053] チップインダクタ40、41は、チップインダクタ21と同様に、所謂積層型のチップインダクタにより構成されている。チップインダクタ42、43は、チップインダクタ20と同様に、所謂巻線型のチップインダクタにより構成されている。

[0054] 以上説明したように、フィルタ装置2では、さらに、互いに隣接する2つのチップインダクタ40、41、42、43のうち互いに隣接する2つのうちの一方が、配線基板30の面方向に沿った磁界を主に発生させるように構成されている一方、他方が面方向に対して傾斜した方向（典型的には垂直方向）に沿った磁界を主に発生させるように構成されている。磁界の方向が互いに平行な2つのチップインダクタの間に、2つのチップインダクタのそれぞれと互いに磁界の方向が異なるチップインダクタを配置することにより、互いに磁界の方向が平行な2つのチップインダクタ間の距離を長くすることができる。

[0055] このため、チップインダクタ40、41、42、43の配線基板30の面方向に沿った実装方向に関わらず、アンテナ端子12及び送信側信号端子14、15に接続されており、インピーダンスを整合するチップインダクタ40、41、42、43が互いに電磁界的に結合し難い。従って、アンテナ端子12と送信側信号端子14、15、アンテナ端子12同士、及び送信側信号端子14、15同士をインピーダンス整合するチップインダクタ40、4

1、42、43間で電磁界が結合し難く、さらにチップインダクタ40、41、42、43のレイアウト自由度が高くできる。具体的には、本実施形態のように、チップインダクタ40、41、42、43を長手方向がそれぞれ平行となるように配することもできる。その場合において、チップインダクタ40、41、42、43を長手方向に沿って配列することが可能である。チップインダクタ40、41、42、43をフィルタチップ31、32のy1側の辺に沿って配列することが可能である。従って、フィルタ装置1の小型化が可能となる。なお、本実施形態でも、軸心を中心として巻回された配線を有するチップインダクタの軸心の方向を磁界の方向とした。

[0056] なお、上記の実施形態においては、チップインダクタを配線基板上に配置して信号を印加すると、隣り合うチップインダクタが互いに直交した磁界を発生する場合について説明した。但し、本発明は、この構成に限定されない。本発明において、第1のチップインダクタにより発生する磁界の方向と第2のチップインダクタにより発生する磁界の方向とは、平行でなければよく、互いに垂直である必要は必ずしもない。第1のチップインダクタにより発生する磁界の方向と第2のチップインダクタにより発生する磁界の方向とが平行でなければ、第1のチップインダクタにより発生する磁界の方向と第2のチップインダクタにより発生する磁界の方向とが垂直でない場合であっても、近傍に配置されるチップインダクタ同士の電磁的な干渉を抑制することができる。

[0057] 上記実施形態では、近傍に配されており、かつ、一方により発生する磁界の向きが配線基板の面方向に対して傾斜した方向である2つのチップインダクタの両方が、アンテナ端子に接続されたインピーダンス整合用のインダクタを構成するものである例について説明した。但し、本発明はこの構成に限定されない。近傍に配されており、かつ、一方により発生する磁界の方向が配線基板の面方向に対して傾斜した方向である2つのチップインダクタの一方は、アンテナ端子に接続されたインピーダンス整合用のインダクタ以外のインダクタを構成するものであってもよい。近傍に配されており、かつ、一

方により発生する磁界の方向が配線基板の面方向に対して傾斜した方向である2つのチップインダクタの一方は、例えば、フィルタ部の後段に接続されたインダクタを構成するものであってもよい。

[0058] さらに上記の実施形態では、フィルタ装置がアンテナ端子に接続されているフィルタ部を2つ有する例について説明した。但し、本発明は、この構成に限定されない。本発明に係るフィルタ装置は、少なくとも2つ以上のフィルタ部を備えていればよく、3つ以上のフィルタ部を備えていてもよい。また、上記の実施形態では、フィルタ装置がフィルタ部10、11とアンテナ端子12との間に接続されているインピーダンス整合用のチップインダクタを2つ有する例について説明した。但し、本発明は、この構成に限定されない。すなわち、本発明において、フィルタ装置は、フィルタ部とアンテナ端子との間に接続されているインピーダンス整合用のチップインダクタを3つ以上有していてもよい。

[0059] 本実施形態では、フィルタ部とアンテナ端子との間に接続されているインピーダンス整合用のインダクタL1及びL2が、アンテナ端子とフィルタ部との間の接続点と、グラウンド電位との間に接続されている例について説明した。但し、本発明は、この構成に限定されない。本発明において、フィルタ部とアンテナ端子との間に接続されているインピーダンス整合用のインダクタは、アンテナ端子とフィルタ部との間に直列に接続されていてもよい。なお、フィルタチップの矩形形状は長辺と短辺との長さが等しい正方形形状を含むものとする。

[0060] また、第1及び第2のフィルタ部10、11は、スイッチ13を介さずアンテナ端子12に共通に接続されていてもよい。第1及び第2のフィルタ部10、11は、デュプレクサ、ダイプレクサなどを介してアンテナ端子12に接続されていてもよい。

符号の説明

[0061] 1、2…フィルタ装置
10、11…フィルタ部

- 1 2…アンテナ端子
- 1 3…スイッチ
- 1 4、1 5…送信側信号端子
- 1 6～1 9…受信側信号端子
- 2 0～2 7、4 0～4 3…チップインダクタ
- 3 0…配線基板
- 3 1、3 2…フィルタチップ
- L 1～L 1 0…インダクタ

請求の範囲

[請求項1]

アンテナに接続されるアンテナ端子と、
前記アンテナ端子に接続されている第1及び第2のフィルタ部と、
前記第1のフィルタ部と前記アンテナ端子との間に接続されている
インピーダンス整合用の第1のインダクタと、
前記第2のフィルタ部に接続されている第2のインダクタと、
を備えるフィルタ装置であって、
配線基板と、
前記配線基板上に実装されており、前記第1のインダクタを構成し
ている第1のチップインダクタと、
前記配線基板上において前記第1のチップインダクタと隣接するよ
うに実装されており、前記第2のインダクタを構成している第2のチ
ップインダクタと、
を備え、
前記第1及び第2のチップインダクタのうち的一方が、前記配線基
板の面方向に沿った磁界を発生させるように構成されている一方、前
記第1及び第2のチップインダクタのうち他方が、前記配線基板の
面方向に対して傾斜した方向に沿った磁界を発生させるように構成さ
れている、フィルタ装置。

[請求項2]

前記第1及び第2のチップインダクタのうち他方が、前記配線基
板の表面の垂直方向に沿った磁界を発生させるように構成されている
、請求項1に記載のフィルタ装置。

[請求項3]

前記第2のインダクタは、前記第2のフィルタ部と前記アンテナ端
子との間に接続されているインピーダンス整合用のチップインダクタ
である、請求項1または2に記載のフィルタ装置。

[請求項4]

前記第1及び第2のチップインダクタは、ともに長手方向を有し、
前記第1のチップインダクタの長手方向と第2のチップインダクタの
長手方向とが互いに平行となるように配されている、請求項1～3の

いずれか一項に記載のフィルタ装置。

[請求項5] 前記第1及び第2のチップインダクタは、ともに前記長手方向に沿って配列されている、請求項4に記載のフィルタ装置。

[請求項6] 前記配線基板の上に実装されており、前記第1のフィルタ部を構成している第1のフィルタチップと、


前記配線基板の上に実装されており、前記第2のフィルタ部を構成している第2のフィルタチップと、

をさらに備え、


前記第1及び第2のフィルタチップのそれぞれは矩形状であり、

前記第1及び第2のチップインダクタは、前記第1または第2のフィルタチップの端辺に沿って配列されている、請求項5に記載のフィルタ装置。


[図1]




[図2]




[図3]




[図4]





[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/063340

A. CLASSIFICATION OF SUBJECT MATTER

H04B1/44(2006.01) i, H03H7/01(2006.01) i, H03H7/46(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H04B1/44, H03H7/01, H03H7/46

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2006-279604 A (TDK Corp.), 12 October 2006 (12.10.2006), paragraphs [0022] to [0032]; fig. 1 to 7 (Family: none)	1-6
Y	JP 11-040920 A (Taiyo Yuden Co., Ltd.), 12 February 1999 (12.02.1999), paragraphs [0035] to [0042]; fig. 5 to 8 (Family: none)	1-6

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search
11 June, 2012 (11.06.12)

Date of mailing of the international search report
19 June, 2012 (19.06.12)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
 Int.Cl. H04B1/44(2006.01)i, H03H7/01(2006.01)i, H03H7/46(2006.01)i

B. 調査を行った分野
 調査を行った最小限資料 (国際特許分類 (IPC))
 Int.Cl. H04B1/44, H03H7/01, H03H7/46

最小限資料以外の資料で調査を行った分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2012年
 日本国実用新案登録公報 1996-2012年
 日本国登録実用新案公報 1994-2012年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2006-279604 A (TDK株式会社) 2006.10.12, 段落【0022】 - 【0032】, 【図1】 - 【図7】 (ファミリーなし)	1-6
Y	JP 11-040920 A (太陽誘電株式会社) 1999.02.12, 段落【0035】 - 【0042】, 【図5】 - 【図8】 (ファミリーなし)	1-6

☐ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

<p>* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願</p>	<p>の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献</p>
---	---

国際調査を完了した日
 11.06.2012

国際調査報告の発送日
 19.06.2012

国際調査機関の名称及びあて先
 日本国特許庁 (ISA/J P)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)	5W	4181
石田 昌敏		
電話番号 03-3581-1101 内線 3576		