(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11) 特許番号

特許第5167816号

(P5167816)

(45) 発行日 平成25年3月21日(2013.3.21)

- (24) 登録日 平成25年1月11日 (2013.1.11)
- (51) Int.Cl.
 F I

 HO1L
 21/336
 (2006.01)
 HO1L
 29/78
 301X

 HO1L
 29/78
 (2006.01)
 HO1L
 29/78
 301Y

請求項の数 4 (全 14 頁)

(21) 出願番号(86) (22) 出願日(86) 国際出願番号(87) 国際公開番号	特願2007-540867(P2007-540867) 平成17年10月21日(2005.10.21) PCT/JP2005/019388 W02007/046150	(73)特許権者	音 000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号
(87) 国際公開日	平成19年4月26日 (2007.4.26)	(74)代理人	100091340
審査請求日	平成20年2月7日 (2008.2.7)		弁理士 高橋 敬四郎
		(74)代理人	100105887
			弁理士 来山 幹雄
		(72)発明者	三村 ▲高▼志
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		審査官	松嶋 秀忠
			最終頁に続く

(54) 【発明の名称】フィン型半導体装置及びその製造方法

(57)【特許請求の範囲】

【請求項1】

支持基板の上に、厚さ方向が該支持基板の表面と平行な姿勢で配置され、半導体材料で 形成されたフィン状のコア部材、該コア部材とは異なる半導体材料からなり、該コア部材 の2つの側面を覆う第1の半導体膜、<u>及び該第1の半導体膜とは異なる半導体材料で形成</u> されており、該第1の半導体膜の側面を覆う第2の半導体膜を含むチャネル構造体と、

前記チャネル構造体の一部の領域の両側に配置され、<u>前記第2の半導体膜の</u>側面にショ ットキ接触するか、または<u>前記第2の半導体膜の</u>側面にゲート絶縁膜を介して対向するゲ ート電極と、

前記チャネル構造体のうち、前記ゲート電極に挟まれた領域の両側に形成されたソース ¹⁰ 及びドレイン領域と、

<u>前記ゲート電極の両側の前記チャネル構造体の表面上に形成され、圧縮応力または引張</u>応力が内在するストレッサと、

を含み、

前記ゲート電極で挟まれた領域の、前記コア部材<u>ならびに前記第1および第2の半導体</u> 膜が、相互の格子定数の相違に起因する歪を有し、

<u>前記ストレッサが、前記コア部材および前記第2の半導体膜の歪を助長し、前記第1の</u> 半導体膜の歪を緩和し、

前記コア部材の歪を有する部分の伝導帯下端のエネルギ準位が、前記第1の半導体膜の 伝導帯下端のエネルギ準位よりも低く、 前記第1の半導体膜の<u>価電子帯</u>上端のエネルギ準位が、前記第2の半導体膜の<u>価電子帯</u> 上端のエネルギ準位よりも高いフィン型半導体装置。

【請求項2】

前記コア部材がSiまたはSiGeで形成され、前記第1の半導体膜がSiGeで形成 されており、該第1の半導体膜のGeの組成比が該コア部材のGeの組成比よりも大きい 請求項1に記載のフィン型半導体装置。

【請求項3】

さらに、

前記支持基板の上に、厚さ方向が該支持基板の表面に平行になる姿勢で配置され、前記 コア部材と同一の半導体材料で形成されたフィン状のベース部材と、

前記ベース部材の両側の前記支持基板の表面上に配置され、前記ベース部材の側面に接 する絶縁部材と

を有し、前記チャネル構造体が、前記ベース部材の上面の上に、両者の厚さ方向が相互に 平行になる姿勢で配置され、前記コア部材が、前記ベース部材よりも薄い請求項1に記載 のフィン型半導体装置。

【請求項4】

支持基板の表面上に、厚さ方向が該支持基板の表面と平行になる姿勢で配置された半導体材料からなるフィン状部材を有する下地構造体を準備する工程と、

前記下地構造体の上に、前記フィン状部材を埋め込むように絶縁膜を形成する工程と、

前記フィン状部材の上端<u>である上部表面及び上部側面</u>の一部分が現れるように、前記絶 ²⁰ 縁膜に凹部を形成する工程と、

前記凹部内に現れた前記フィン状部材の一部分の表層部を除去することにより、該フィン状部材の上端の一部分を薄くしたコア部材を形成する工程と、

前記コア部材の上面及び側面を含む表面上に、該コア部材とは異なる半導体材料で形成 された第1の半導体膜を形成する工程と、

前記第1の半導体膜の<u>上面及び側面を含む</u>表面上に、前記第1の半導体膜とは異なる材料で形成された第2の半導体膜を形成する工程と、

前記コア部材、前記第1の半導体膜、<u>前記第2の半導体膜</u>を含むチャネル構造体の一部 分の両側にゲート電極を形成する工程と

を有し、

前記コア部材には前記第1の半導体膜から歪みが印加されており、

前記コア部材の歪を有する部分の伝導帯下端のエネルギ準位が、前記第1の半導体膜の 伝導帯下端のエネルギ準位よりも低く、

前記第1の半導体膜の<u>価電子帯</u>上端のエネルギ準位が、前記第2の半導体膜の<u>価電子帯</u> 上端のエネルギ準位よりも高いフィン型半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、フィン型半導体装置及びその製造方法に関し、特にフィン状部分を挟むよう にゲート電極を配したフィン型半導体装置及びその製造方法に関する。

【背景技術】 【0002】

下記非特許文献1及び2に、フィン型MOSFETが開示されている。フィン型MOS FETにおいては、基板面からほぼ垂直方向に突出したフィン型の半導体部分をチャネル として用い、その両側にゲート電極が配置される。チャネルの電位がその両側から制御さ れるため、ショートチャネル効果を低減することができる。

【 0 0 0 3 】

下記の特許文献1に、歪を持たない半導体材料からなるシードフィンの表面上に、歪チャネル層を形成したフィン型MOSFETが開示されている。チャネル層に歪を持たせる ことにより、キャリアの移動度を高めることができる。 10

30

[0004]

【特許文献1】特開2005-19970号公報

【非特許文献1】Sang-YunKim et al., "Hot Carrier-Induced Degradation in BulkFinF ETs", IEEEElectron Device Letters, Vol. 26, No.8, p.566-p.568 (2005)

【非特許文献 2】Tai-SuPark et al., "Characteristics of Body-Tied Triple-GatepMOS FETs", IEEEElectron Device Letters, Vol.25, No.12, p.798-p.800 (2004)

【発明の開示】

【発明が解決しようとする課題】

【0005】

フィン型MOSFETの動作速度をより高める技術が望まれている。本発明の目的は、 ¹⁰ 動作速度を高めることができるフィン型半導体装置及びその製造方法を提供することであ る。

【課題を解決するための手段】

【0006】

本発明の一観点によると、支持基板の上に、厚さ方向が該支持基板の表面と平行な姿勢 で配置され、半導体材料で形成されたフィン状のコア部材、該コア部材とは異なる半導体 材料からなり、該コア部材の2つの側面を覆う第1の半導体膜、<u>及び該第1の半導体膜</u>を <u>は異なる半導体材料で形成されており、該第1の半導体</u>膜の側面を覆う第2の半導体膜 含むチャネル構造体と、前記チャネル構造体の一部の領域の両側に配置され、<u>前記第2の</u> <u>半導体膜の</u>側面にショットキ接触するか、または<u>前記第2の半導体膜の</u>側面にゲート絶縁 腹を介して対向するゲート電極と、前記チャネル構造体のうち、前記ゲート電極に挟まれ た領域の両側に形成されたソース及びドレイン領域と、<u>前記ゲート電極の両側の前記チャ</u> ネル構造体の表面上に形成され、圧縮応力または引張応力が内在するストレッサと、を含 み、前記ゲート電極で挟まれた領域の、前記コア部材ならびに前記第1および第2の半導 体膜が、相互の格子定数の相違に起因する至を有し、<u>前記ストレッサが、前記コア部材</u>お よび前記第2の半導体膜の歪を助長し、前記第1の半導体膜の至を緩和し、前記コア部材 の歪を有する部分の伝導帯下端のエネルギ準位が、前記第1の半導体膜のエネルギ準位が、前記第2の 半導体膜の価電子帯上端のエネルギ準位よりも高いフィン型半導体装置、が提供される

[0007]

本発明の他の観点によると、支持基板の表面上に、厚さ方向が該支持基板の表面と平行 になる姿勢で配置された半導体材料からなるフィン状部材を有する下地構造体を準備する 工程と、前記下地構造体の上に、前記フィン状部材を埋め込むように絶縁膜を形成する工 程と、前記フィン状部材の上端である上部表面及び上部側面の一部分が現れるように、前 記絶縁膜に凹部を形成する工程と、前記凹部内に現れた前記フィン状部材の一部分の表層 部を除去することにより、該フィン状部材の上端の一部分を薄くしたコア部材を形成する 工程と、前記コア部材の上面及び側面を含む表面上に、該コア部材とは異なる半導体材料 で形成された第1の半導体膜を形成する工程と、前記第1の半導体膜の上面及び側面を含 む表面上に、前記第1の半導体膜とは異なる材料で形成された第2の半導体膜を形成する 工程と、前記コア部材、前記第1の半導体膜、<u>前記第2の半導体膜</u>を含むチャネル構造体 の一部分の両側にゲート電極を形成する工程とを有し、<u>前記コア部材には前記第1の半導</u> 体膜から歪みが印加されており、前記コア部材の歪を有する部分の伝導帯下端のエネルギ 準位が、前記第1の半導体膜の伝導帯下端のエネルギ準位よりも低く、前記第1の半導体 膜の<u>価電子帯</u>上端のエネルギ準位が、前記第2の半導体膜の<u>価電子帯</u>上端のエネルギ準位 よりも高いフィン型半導体装置の製造方法、が提供される。

【発明の効果】

[0008]

コア部材が歪を有することにより、コア部材と第1の半導体膜との界面に蓄積されるキャリアの移動度を高めることができる。コア部材と第1の半導体膜との界面にチャネルを ⁵⁰

30

形成すると、半導体とゲート絶縁膜との界面界面の粗さや界面準位の影響を受けなくなる 。これにより、キャリアの移動度を高めることができる。 【0009】

凹部内に現れたフィン状部材の一部分を薄くすることにより、半導体装置の特性を高め ることができる。

【図面の簡単な説明】

【図1】図1は、第1の実施例によるフィン型MOSFETの斜視図である。

【図2-1】図2A及び図2Bは、第1の実施例によるフィン型MOSFETの製造途中 における装置の断面図である。

10

【図2-2】図2C及び図2Dは、第1の実施例によるフィン型MOSFETの製造途中における装置の断面図である。

【図2-3】図2E及び図2Fは、第1の実施例によるフィン型MOSFETの製造途中における装置の断面図である。

【図2-4】図2G及び図2Hは、第1の実施例によるフィン型MOSFETの製造途中における装置の断面図である。

【図2-5】図2Iは、第1の実施例によるフィン型MOSFETの製造途中における装置の断面図である。

【図3-1】図3A及び図3Bは、第1の実施例によるフィン型MOSFETの製造途中における装置の断面図である。

20

【図3-2】図3C及び図3Dは、第1の実施例によるフィン型MOSFETの製造途中 における装置の断面図である。

【図4】図4は、第1の実施例によるフィン型MOSFETのエネルギバンド図である。

【図5】図5Aは、第2の実施例によるフィン型MOSFETの断面図であり、図5Bは 、そのエネルギバンド図である。

【図6】図6Aは、第3の実施例によるフィン型MOSFETのフィン状部分の断面図で あり、図6Bは、そのエネルギバンド図である。

【発明を実施するための最良の形態】

[0011]

図1に、第1の実施例によるフィン型MOSFETの斜視図を示す。支持基板1の表面 30 からほぼ垂直方向に、フィン状のベース部材2Bが突出している。支持基板1の表面をX Y面とし、ベース部材2Bの側面に平行な面をZX面とするXYZ直交座標系を定義する 。ベース部材2Bの長さ方向がX軸に平行になり、ベース部材2Bの厚さ方向がY軸に平 行になる。

【0012】

ベース部材2Bの上面からZ軸方向に、フィン状のコア部材2Aが突出している。コア 部材2Aの側面もZX面に平行であり、コア部材2Aの厚さはベース部材2Bよりも薄い 。支持基板1、ベース部材2B、及びコア部材2Aは、シリコン(Si)単結晶で形成さ れている。一例として、ベース部材2Bの厚さは40nmであり、その高さは260nm である。コア部材2Aの厚さは5nmであり、その高さは130nmである。 【0013】

酸化シリコンからなる第1の絶縁膜3が、支持基板1の上面及びベース部材2Bの側面 を、下地表面に沿うように覆う。第1の絶縁膜3の厚さは、例えば10nmである。窒化 シリコンからなる第2の絶縁膜4が、第1の絶縁膜3の表面を、下地表面に沿うように覆 う。第2の絶縁膜4の厚さは、例えば50nmである。第2の絶縁膜4の平坦面上に、酸 化シリコンからなる第3の絶縁膜5が配置されている。ベース部材2Bの側面上の第1及 び第2の絶縁膜3及び4の上側の端面は、第3の絶縁膜5で覆われていない。第3の絶縁 膜5の上面は、第1及び第2の絶縁膜3及び4の上側の端面よりも上方に位置し、コア部 材2Aの上面よりもやや高い位置に配置される。このため、第1及び第2の絶縁膜3及び 4の上側の端面を底面の一部とし、第3の絶縁膜5が側面に露出した凹部8が画定される

。凹部8の底面からコア部材2Aが上方に突出している。

【0014】

コア部材2Aの側面及び上側の端面が、SiGeからなる第1の半導体膜10で覆われ ている。第1の半導体膜10は、コア部材2Aの表面上にエピタキシャル成長されており 、その厚さは、例えば5~10nmである。SiとSiGeとの格子定数の違いにより、 第1の半導体膜10の成膜直後に、コア部材2Aに引張歪が生じ、第1の半導体膜10に 圧縮歪が生じる。コア部材2Aと第1の半導体膜10とで構成されるフィン状の構造体を 、チャネル構造体11と呼ぶこととする。チャネル構造体11の表面が、酸化シリコンか らなるゲート絶縁膜15で覆われている。ゲート絶縁膜15の厚さは、例えば1nmであ る。

【0015】

X軸方向に長いチャネル構造体11を横切るように、第3の絶縁膜5の上に、Y軸方向 に長いゲート電極18が形成されている。ゲート電極18は、例えばポリシリコンで形成 される。ゲート電極18は、凹部8と重なる領域において、凹部8の底面まで達すると共 に、ゲート絶縁膜15を介してチャネル構造体11の上面及び側面に対向する。

【0016】

チャネル構造体11のうち、ゲート電極18の両側に位置する領域にドナーが添加されており、この部分がソース領域20及びドレイン領域21となる。

【0017】

第1~第3の絶縁膜3、4、5、及びゲート絶縁膜15の表面のうち、ゲート電極18 20 の側面に連続する領域、及びゲート電極18の表面を覆うように、窒化シリコン(SiN)からなるストレッサ25が形成されている。

【0018】

図2A~図2I、図3A~図3Dを参照して、第1の実施例によるフィン型半導体装置 の製造方法について説明する。図2A~図2Iは、図1に示した斜視図の、ゲート電極1 8とコア部材2Aとの交差箇所を通過するYZ面に平行な断面に対応し、図3A~図3D は、ZX面に平行な断面に対応する。

【0019】

図2Aに示すように、支持基板1の表面から、フィン状部材2がほぼ垂直方向に突出した下地構造体を準備する。フィン状部材2の厚さ方向(Y軸方向)は、支持基板1の表面と平行になる。支持基板1及びフィン状部材2は、共にシリコン単結晶で形成される。フィン状部材2は、紙面に垂直な方向(X軸方向)に延在する。例えば、フィン状部材2の厚さは約40nm、高さは約400nmとする。

[0020]

以下、下地構造体の形成方法について説明する。シリコン基板の表面の一部をマスクし て表層部をエッチングし、フィン状部材2を残す。エッチング直後のフィン状部材2の厚 さは、40nmよりも厚い。シリコン基板の表面を熱酸化して酸化シリコン膜を形成し、 この酸化シリコン膜をエッチングすることにより、フィン状部材2を厚さ40nmまで薄 くする。

【0021】

図2Bに示すように、下地基板1及びフィン状部材2の表面を熱酸化することにより、 厚さ約10nmの第1の絶縁膜3を形成する。第1の絶縁膜3の表面上に、化学気相成長 (CVD)により窒化シリコン(SiN)を堆積させ、厚さ約50nmの第2の絶縁膜4 を形成する。次に、第2の絶縁膜4の上に、CVDにより酸化シリコンを堆積させること により、第3の絶縁膜5を形成する。第3の絶縁膜5の厚さは、支持基板1の平坦面上に おいて、第3の絶縁膜5の上面が、フィン状部材2の上方における第2の絶縁膜4の上面 よりも高くなる程度とする。

【0022】

図 2 C に示すように、フィン状部材 2 の上方において第 2 の絶縁膜 4 が露出するまで、 第 3 の絶縁膜 5 の表層部を化学機械研磨する。 10

30

【 0 0 2 3 】

図2Dに示すように、フィン状部材2の上端側の一部分を覆う第2の絶縁膜4を、燐酸 を用いてエッチングする。このエッチングにより、凹部8が形成される。凹部8の底面か ら、フィン状部材2の上端側の一部が突出する。この突出部分は、第1の絶縁膜3で覆わ れている。

【0024】

図2Eに示すように、フィン状部材2の突出部を覆う第1の絶縁膜3を、希フッ酸溶液 を用いて除去する。このとき、第3の絶縁膜5の表層部も薄くエッチングされる。これに より、凹部8内に、フィン状部材2の上端側の一部が露出する。

【0025】

図2Fに示すように、フィン状部材2の露出した部分の表層部の酸化、及び酸化により 形成された酸化シリコン膜のエッチングを行うことにより、フィン状部材2の上端側の一 部を、例えば厚さ5nmまで薄層化する。フィン状部材2のうち、薄層化された部分をコ ア部材2Aと呼び、薄層化されていない部分を、ベース部材2Bと呼ぶこととする。 【0026】

図2Gに示すように、凹部8内に露出しているシリコン表面、すなわちコア部材2Aの 側面と上側の端面、及びベース部材2Bの上面の上に、SiGeを選択的にエピタキシャ ル成長させることにより、厚さ5~10nmの第1の半導体膜10を形成する。第1の半 導体膜10は、例えばシラン(SiH4)とゲルマン(GeH4)とを用いた熱CVDに より形成することができる。SiとSiGeとの格子定数の相違により、Siからなるコ ア部材2Aに引張歪が生じ、SiGeからなる第1の半導体膜10に圧縮歪が生じる。 【0027】

20

10

図2Hに示すように、第1の半導体膜10の表層部を熱酸化することにより、厚さ1n mのゲート絶縁膜15を形成する。ゲート絶縁膜15は、実質的に酸化シリコンで形成さ れることになる。コア部材2Aと第1の半導体膜10とにより、フィン状のチャネル構造 体11が構成される。

[0028]

図 2 I に示すように、全面にポリシリコン膜 1 8 A を、 C V D により堆積させる。ポリ シリコン膜 1 8 は、凹部 8 内に充填される。

【0029】

30

40

図3Aに、図2Iの一点鎖線A3-A3における断面図を示す。コア部材2Aの上面の 上に、第1の半導体膜10、ゲート絶縁膜15、及びポリシリコン膜18Aが積層されて いる。

【0030】

図3Bに示すように、ポリシリコン膜18Aをパターニングすることにより、ポリシリコンからなるゲート電極18を形成する。ゲート電極18は、Y軸方向に延在する。 【0031】

図3Cに示すように、ゲート電極18をマスクとして、その両側のチャネル構造体11 に、ドナーをイオン注入することにより、ソース領域20及びドレイン領域21を形成す る。

【0032】

図3Dに示すように、ゲート電極18の上面と側面、及びその両側のゲート絶縁膜15 の表面を覆うように、窒化シリコンからなるストレッサ25を形成する。ストレッサ25 は、例えば原料ガスとしてSiH4、NH3、及びN2を用い、圧力100Pa、成長温 度800 の条件で、減圧熱CVDにより形成する。この条件で形成されたストレッサ2 5には、引張応力が内在する。すなわち、ストレッサ25は面内方向に縮もうとする。 【0033】

このため、チャネル構造体2Aのうちゲート電極18の下方のチャネル領域に引張応力が印加される。チャネル部のコア部材2Aに生じていた引張歪がより大きくなるとともに、第1の半導体膜10に生じていた圧縮歪が緩和される。コア部材2Aの表層部に引張歪

(6)

を生じさせることにより、電子の移動度を高めることができる。 【0034】

図4に、第1の実施例によるフィン型MOSFETのコア部材2Aからゲート電極18 までの厚さ方向に関するエネルギバンド図を示す。Si基板上に、臨界膜厚以下の厚さの SiGe膜をエピタキシャル成長させた場合、Si基板の伝導帯下端と、SiGe膜の伝 導帯下端とのエネルギレベルはほぼ等しくなる。ところが、第1の実施例の場合には、S iGeからなる第1の半導体膜10の圧縮歪が緩和され、Siからなるコア部材2Aに引 張歪が生じる。これにより、コア部材2Aの表層部の伝導帯下端のエネルギレベルEcが 、第1の半導体膜10の伝導帯下端のエネルギレベルEcよりも低くなる。

【0035】

ゲート電極18に正電圧を印加すると、コア部材2と第1の半導体膜10との界面CH eに電子が蓄積されチャネルが形成される。このように、ゲート絶縁膜15と第1の半導 体膜10との界面よりも深い領域に、チャネルが形成される。チャネル内を移動する電子 が、ゲート絶縁膜15と第1の半導体膜10との界面の粗さや界面準位の影響を受けない ため、電子の移動度の向上が期待できる。

[0036]

例えば、本願発明者の評価実験によると、SiとSiO2との界面に蓄積された電子の 移動度が500cm2/Vであり、引張歪を生じさせたSiとSiO2との界面に蓄積さ れた電子の移動度が700cm2/Vであるのに対し、引張歪を生じさせたSiとSiG eとの界面に蓄積された電子の移動度は、2600~3000cm2/Vであった。 【0037】

第1の半導体膜10にドナーを添加しておいてもよい。第1の半導体膜10の伝導帯内 に発生した電子が、コア部材2Aと第1の半導体膜10との界面に蓄積され、ノーマリオ ン型のMOSFETが得られる。この場合、コア部材2Aと第1の半導体層10との界面 に蓄積された電子によって、ソース及びドレイン領域に導電性が付与されるため、図3C に示したゲート電極18をマスクとしたイオン注入を行う必要はない。

【 0 0 3 8 】

上記第1の実施例では、コア部材2AをSiで形成し、第1の半導体膜10をSiGe で形成したが、両者をSiGeで形成することも可能である。この場合、第1の半導体膜 10のGeの組成比を、コア部材2AのGeの組成比よりも大きくすることにより、両者 の界面に、第1の実施例と同様のエネルギレベルの段差を形成することができる。 【0039】

次に、図5A及び図5Bを参照して、第2の実施例によるフィン型MOSFETについて、第1の実施例によるフィン型MOSFETとの相違点に着目して説明する。 【0040】

図5Aに、第2の実施例によるフィン型MOSFETの断面図を示す。図5Aに示した 断面図は、第1の実施例によるフィン型MOSFETの図3Dに示した断面図に対応する 。第1の実施例では、支持基板1、ベース部材2B、及びコア部材2AがSiで形成され 、第1の半導体膜10がSiGeで形成されていたが、第2の実施例では、その逆に、支 持基板1、ベース部材2B、及びコア部材2AがSiGeで形成され、第1の半導体膜1 0がSiで形成されている。第1の半導体膜10を形成した直後には、SiGeからなる コア部材2Aに圧縮歪が生じ、Siからなる第1の半導体膜10に引張歪が生じる。 【0041】

また、第1の実施例では、ストレッサ25に引張応力が内在していたが、第2の実施例 では、ストレッサ25に圧縮応力が内在している。ストレッサ25は、例えば原料ガスと してテトラメチルシラン(4MS)、NH3、及びN2を用い、圧力500Pa、成長温 度400 の条件で、プラズマ励起型CVDにより形成する。この条件でSiNを堆積さ せることにより、圧縮応力が内在するストレッサ25を形成することができる。 【0042】

ストレッサ25が面内方向に伸びようとするため、チャネル構造体2Aのうちゲート電 50

(7)

10

20

極18の下方のチャネル領域に圧縮応力が印加される。このため、チャネル部のコア部材 2 A に生じていた圧縮歪がより大きくなるとともに、第1の半導体膜10に生じていた引 張歪が緩和される。コア部材2Aの表層部に圧縮歪を生じさせることにより、正孔の移動 度を高めることができる。

(8)

[0043]

図5Bに、第2の実施例によるフィン型MOSFETのコア部材2Aからゲート電極1 8までの厚さ方向に関するエネルギバンド図を示す。コア部材2Aの荷電子帯上端のエネ ルギレベルEvが、第1の半導体膜10の荷電子帯上端のエネルギレベルEvよりも高く なる。

[0044]

ゲート電極18に負電圧を印加すると、コア部材2と第1の半導体膜10との界面CH h に正孔が蓄積されチャネルが形成される。このように、ゲート絶縁膜15と第1の半導 体膜10との界面よりも深い領域に、チャネルが形成される。チャネル内を移動する正孔 が、ゲート絶縁膜15と第1の半導体膜10との界面の粗さや界面準位の影響を受けない ため、正孔の移動度の向上が期待できる。

[0045]

例えば、本願発明者の評価実験によると、SiとSiO2との界面に蓄積された正孔の 移動度が150cm2/Vであり、引張歪を生じさせたSiとSiO2との界面に蓄積さ れた正孔の移動度が190cm2/Vであるのに対し、圧縮歪を生じさせたSiGeとS iとの界面に蓄積された正孔の移動度は、800~1000cm2/Vであった。

[0046]

第1の半導体膜10にアクセプタを添加しておいてもよい。第1の半導体膜10の荷電 子帯内に発生した正孔が、コア部材2Aと第1の半導体膜10との界面に蓄積され、ノー マリオン型のpチャネルMOSFETが得られる。この場合、コア部材2Aと第1の半導 体層10との界面に蓄積された正孔によって、ソース及びドレイン領域に導電性が付与さ れるため、ゲート電極18の形成後に、ソース領域及びドレイン領域を形成するためのイ オン注入を行う必要はない。

[0047]

上記第2の実施例では、コア部材2AをSiGeで形成し、第1の半導体膜10をSi で形成したが、両者をSiGeで形成することも可能である。この場合、コア部材2Aの G e の組成比を第1の半導体膜10のG e の組成比よりも大きくすることにより、両者の 界面に、第2の実施例と同様のエネルギレベルの段差を形成することができる。

[0048]

上記第1及び第2の実施例では、第1の半導体膜10とゲート電極18との間に、酸化 シリコンからなるゲート絶縁膜15を配置したが、第1の半導体膜10にゲート電極18 をショットキ接触させてもよい。ゲート電極18を、白金(Pt)、チタン(Ti)、ア ルミニウム(A1)等で形成することにより、ショットキ接触を得ることができる。 [0049]

上記第1及び第2の実施例では、コア部材2Aの側面上及び上側の端面上に、第1の半 導体膜10及びゲート電極18を配置した。上側の端面は、側面に比べて幅が極めて狭い ため、上側の端面に形成されるチャネルはMOSFETの動作にほとんど影響を及ぼさな い。従って、コア部材2Aの2つの側面上にのみ半導体膜10及びゲート電極18を配置 してもよい。

[0050]

次に、図6A及び図6Bを参照して、第3の実施例によるフィン型MOSFETについ て、第1の実施例によるフィン型MOSFETとの相違点に着目して説明する。 [0051]

図6Aに、第3の実施例によるフィン型MOSFETのチャネル構造体11の断面図を 示す。第1の実施例では、図2Iに示したように、チャネル構造体11がコア部材2Aと 第1の半導体膜10とで構成されていたが、第3の実施例では、第1の半導体膜10の表 10

20

30

面上に、さらにSiからなる厚さ約5nmの第2の半導体膜12が形成されている。ゲート絶縁膜15は、第2の半導体膜12の表面上に形成されている。その他の構成は、第1の実施例によるフィン型MOSFETの構成と同じである。

(9)

【 0 0 5 2 】

図6Bに、コア部材2Aからゲート電極18までの厚さ方向に関するエネルギバンド図 を示す。第1の実施例の場合と同様に、コア部材2Aと第1の半導体膜10との界面CH eに電子が蓄積され、n型のチャネルが形成される。なお、第2の半導体膜12は、量子 効果が発現する程度に薄いため、その伝導帯の基底量子準位は、コア部材2Aの伝導帯下 端よりも高い。従って、コア部材2Aと第1の半導体膜10との界面CHeに優先的にn 型のチャネルが形成される。

【0053】

第1の半導体膜10の荷電子帯<u>上端</u>のエネルギレベルが、第2の半導体膜12のそれよりも高い。このため、両者の界面CHhに正孔が蓄積され、p型のチャネルが形成される

【0054】

第3の実施例のように、チャネル構造体11を3層構造にすることにより、ソース及び ドレイン領域をn型にすれば、nチャネルのフィン型MOSFETが実現され、ソース及 びドレイン領域をp型にすれば、pチャネルのフィン型MOSFETが実現される。この ため、容易にCMOS回路を形成することが可能になる。

[0055]

第3の実施例においても、第1の半導体膜10にドナーを添加することにより、ノーマリオン型のnチャネルMOSFETが得られる。また、第1の半導体膜10にアクセプタを添加することにより、ノーマリオン型のpチャネルMOSFETが得られる。

【0056】

第3の実施例では、コア部材2A及び第2の半導体膜12をSiで形成し、第1の半導体膜10をSiGeで形成したが、これらをすべてSiGeで形成してもよい。この場合、第1の半導体膜10のGeの組成比を、コア部材2A及び第2の半導体膜12のいずれのGeの組成比よりも大きくすることにより、第3の実施例と同様の作用効果を得ることができる。

【0057】

また、コア部材2A及び第2の半導体膜12を、GeまたはSiGeで形成し、第1の 半導体膜10をSiまたはSiGeで形成してもよい。この場合、第1の半導体膜10の Geの組成比を、コア部材2A及び第2の半導体膜12のいずれのGeの組成比よりも小 さくすることが好ましい。

【0058】

この構成とした場合、荷電子帯では、図5Bに示した場合と同様に、コア部材2Aと第 1の半導体膜10との界面に正孔が蓄積され、p型チャネルが形成される。伝導帯では、 第1の半導体膜10と第2の半導体膜12との界面に電子が蓄積され、n型チャネルが形 成される。図5Bに積層構造を用いてnチャネルMOSFETを構成すると、第1の半導 体膜10とゲート絶縁膜15との界面にn型チャネルが形成される。第1の半導体膜10 とゲート絶縁膜15との間に第2の半導体膜12を挿入すると、n型チャネルが、半導体 とゲート絶縁膜15との界面よりも深い領域に形成されるため、電子の移動度が高くなる という効果が期待できる。

【0059】

上記第3の実施例では、第2の半導体膜12とゲート電極18との間に、酸化シリコン からなるゲート絶縁膜15を配置したが、第2の半導体膜12にゲート電極18をショッ トキ接触させてもよい。ゲート電極18を、白金(Pt)、チタン(Ti)、アルミニウ ム(A1)等で形成することにより、ショットキ接触を得ることができる。 【0060】

上記第1~第3の実施例では、ストレッサ25として窒化シリコンを用いたが、圧縮応 50

20

30

力または引張応力を内在させることができるその他の材料を用いてもよい。例えば、スパ ッタリングにより堆積させた窒化チタン(TiN)膜やカーボン(C)膜には圧縮応力が 内在する。

【0061】

また、上記第1~第3の実施例では、支持基板1、ベース部材2B、及びコア部材2A を、1枚のシリコン基板から形成したが、支持基板1として絶縁性の材料からなる基板を 用いてもよい。ベース部材2B及びコア部材2Aは、絶縁性基板上に形成された半導体膜 をパターニングすることにより形成することができる。

【0062】

図3Dを参照して、ストレッサ25の好ましい膜厚、及びゲート電極18の好ましい断 ¹⁰ 面形状について説明する。なお、以下に説明する好適な寸法は、第2及び第3の実施例に も当てはまる。

【 0 0 6 3 】

コア部材2Aのチャネル領域に効率的に歪を生じさせるために、ストレッサ25の厚さ T2を、コア部材2Aの上面からストレッサ25の底面までの距離T3の5倍以上とする ことが好ましい。

[0064]

上記実施例では、ゲート電極18の上方に堆積したストレッサ25にも引張または圧縮 応力が内在している。ゲート電極18が薄い場合には、この部分の応力がチャネル領域ま で影響を及ぼし、チャネル領域の歪を緩和させてしまう。チャネル領域に効率的に歪を生 じさせるために、ゲート電極18の両側に配置されたストレッサ25の底面からゲート電 極18の上に配置されたストレッサ25の底面までの高さT1を、ゲート電極18のX軸 方向の寸法Lの1倍以上とすることが好ましい。

【 0 0 6 5 】

チャネルを歪ませることによる十分な効果を得るために、チャネル領域に印加される応 力が2GPa以上になるような構成とすることが好ましい。例えば、Si層とSi0.8 Ge0.2層との界面に発生する応力が約2GPaである。一例として、歪の緩和したS i0.8Ge0.2層上にSi層をエピタキシャル成長させた場合に、Si層全体に発生 する応力が約2GPaになる。

[0066]

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。 例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 30





【図2-1】



【図2-2】







(12)

【図2-5】





【図3-1】









【図5】





【図6】



フロントページの続き

(56)参考文献 特開2005-019970(JP,A) 米国特許第06475869(US,B1) 特開2005-521258(JP,A) 特開2003-060078(JP,A) 特開平11-274315(JP,A) 特開2005-005633(JP,A) 特開2005-064500(JP,A) 特開平07-321222(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/336

H01L 29/78