(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号 特開2004-163472 (P2004-163472A)

(43) 公開日 平成16年6月10日 (2004.6.10)

(51) Int.C1. ⁷	FΙ		テーマコード (参考)
GO3F 1/08	GO3F 1/08	D	2H095
HO1L 21/027	HO1L 21/30	502P	

審査請求 未請求 請求項の数 15 OL (全 28 頁)

9
錉地

(54) 【発明の名称】フォトマスクの設計方法、フォトマスク、及び半導体装置

(57)【要約】

【課題】OPCの精度を維持しながら、OPCを容易に 実施でき、設計に要する時間を短縮できるフォトマスク 設計方法、その方法を用いて作成されたフォトマスク、 及びそのフォトマスクを用いて製造された半導体装置を 提供する。

【解決手段】モデルベースOPCにおいて、テストパタ ーンの線幅の実測結果とモデルによる計算結果を比較し 、まず、フィッティング残差が誤差許容範囲(-a、+ a)以内であるか否かを判断する。この誤差許容範囲以 外の場合は、フィッティング残差がパターンの上下層と の接続関係や接続などの特性に与える影響を分析し、実 際に必要な誤差許容範囲(-b、+c)を決定する。フ ィッティング残差が(-a、+a)を越えている測定箇 所で、そのフィッティング残差が(-b、+c)に入っ ていれば、フィッティング精度が十分高いとし、モデル の検証が完成する(a、b、cは定数である)。 【選択図】図20



【特許請求の範囲】 【請求項1】 形成する目標パターンを構成しうる複数のテストパターンを形成し、当該テストパターン の寸法を測定する工程と、 前記テストパターン寸法の測定結果を用い、前記テストパターンの寸法を計算するモデル を抽出する工程と、 前記モデルによるテストパターン寸法の計算結果と前記テストパターン寸法の測定結果と の差は、所定の誤差範囲内になるまで、前記モデルにおけるパラメータを調整する工程と 前記調整されたモデルによって、前記目標パターンを形成するためのフォトマスクに対す 10 る補正を求める工程と を有し、 前記誤差範囲を、前記目標パターンの半導体装置における特性によって決める フォトマスク設計方法。 【請求項2】 前記誤差範囲は、所定の最小値から最大値までとなり、 前記最小値と最大値を、前記目標パターンの半導体装置における特性によって独立に決め る 請求項1に記載のフォトマスク設計方法。 【請求項3】 20 前記目標パターンは、半導体装置における配線パターンとなるライン状パターンを含み、 前記 誤差範囲の最小値と最大値を、前記配線パターンと該配線パターンに接続するコンタ クトホールとの接続状態に応じて決める 請求項2に記載のフォトマスク設計方法。 【請求項4】 前 記 目 標 パ タ ー ン は 、 半 導 体 装 置 に お け る 配 線 パ タ ー ン 間 溝 と な る 溝 状 ラ イ ン パ タ ー ン を 含み、 前 記 誤 差 範 囲 の 最 小 値 と 最 大 値 を 、 前 記 溝 状 ラ イ ン パ タ ー ン 両 側 の 前 記 配 線 パ タ ー ン と 、 該 配 線 パ タ ー ン に 接 続 す る コ ン タ ク ト ホ ー ル と の 接 続 状 態 に 応 じ て 決 め る 請求項2に記載のフォトマスク設計方法。 30 【請求項5】 前記モデルによって、前記目標パターンを形成するためのフォトマスクに対する光接近効 果補正(OPC)を求める 請求項1に記載のフォトマスク設計方法。 【請求項6】 目標パターンを形成するための補正が施されたフォトマスクであって、 前記補正の量は、予め形成された複数のテストパターンの寸法の測定結果とモデルによる 当 該 テ ス ト パ タ ー ン の 寸 法 の 計 算 結 果 の 差 が 、 前 記 目 標 パ タ ー ン の 半 導 体 装 置 に お け る 特 性によって決められた誤差範囲内となるように求められる 40 フォトマスク。 【請求項7】 前記誤差範囲は、所定の最小値から最大値までとなり、 前 記 最 小 値 と 最 大 値 が 、 前 記 目 標 パ タ ー ン の 半 導 体 装 置 に お け る 特 性 に よ っ て 独 立 に 決 め られる 請求項6に記載のフォトマスク。 【請求項8】 前記目標パターンは、半導体装置における配線パターンとなるライン状パターンを含み、 前記 誤差範囲の最小値と最大値が、前記配線パターンと該配線パターンに接続するコンタ クトホールとの接続状態に応じて決められる

請求項7に記載のフォトマスク。

(3) 【請求項9】 前 記 目 標 パ ターン は 、 半 導 体 装 置 に お け る 配 線 パ ターン 間 溝 と な る 溝 状 ラ イ ン パ ターン を 含み、 前 記 誤 差 範 囲 の 最 小 値 と 最 大 値 が 、 前 記 溝 状 ラ イ ン パ タ ー ン 両 側 の 前 記 配 線 パ タ ー ン と 、 該 配 線 パ ターン に 接 続 す る コン タク ト ホ ー ル と の 接 続 状 態 に 応 じ て 決 め ら れ る 請求項7に記載のフォトマスク。 【請求項10】 光接近効果補正が施されたOPC補正マスクパターンを含み、 前記光接近効果補正の補正量は前記モデルによって求められる 請求項6に記載のフォトマスク。 【請求項11】 補正が施されたフォトマスクを用いて形成された目標パターンを含む半導体装置であって 前記補正の量は、予め形成された複数のテストパターンの寸法の測定結果とモデルによる 当 該 テ ス ト パ タ ー ン の 寸 法 の 計 算 結 果 の 差 が 、 前 記 目 標 パ タ ー ン の 半 導 体 装 置 に お け る 特 性によって決められた誤差範囲内となるように求められる 半導体装置。 【請求項12】 前記誤差範囲は、所定の最小値から最大値までとなり、 前 記 最 小 値 と 最 大 値 が 、 前 記 目 標 パ タ ー ン の 半 導 体 装 置 に お け る 特 性 に よ っ て 独 立 に 決 め られる 請求項11に記載の半導体装置。 【請求項13】 前記目標パターンは、配線パターンを含み、 前記 誤差範囲の最小値と最大値が、前記配線パターンと該配線パターンに接続するコンタ クトホールの接続状態に応じて決められる 請求項12に記載の半導体装置。 【請求項14】 前記目標パターンは、配線パターン間溝を含み、 前記誤差範囲の最小値と最大値が、前記配線パターン間溝両側の前記配線パターンと該配 線パターンに接続するコンタクトホールの接続状態に応じて決められる 請求項12に記載の半導体装置。 【請求項15】 前記フォトマスクは、光接近効果補正が施されたOPC補正マスクパターンを含む 請求項11に記載の半導体装置。 【発明の詳細な説明】 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 【発明の属する技術分野】 本発明は、半導体装置などの製造に用いられるフォトマスクの設計方法、その設計方法を 用いて形成したフォトマスク、およびそのフォトマスクを用いて製造された半導体装置に 関する。 [0002]【従来の技術】

40

10

20

30

電 子 デ バ イ ス の 微 細 化 と 集 積 回 路 の 高 集 積 化 が 進 み 、 半 導 体 設 計 パ タ ー ン の 寸 法 は 露 光 波 長よりも短くなってきた。例えば、MOSトランジスタのゲート電極のゲート長はいわゆ るディープサブミクロンの微細幅となっており、また、電子デバイスにおいてコンタクト ホール及びビアホールパターンの幅とピッチの更なる縮小が要求されている。 [0003]集積度の向上とともに、高速で大容量のデータを処理できるようにするために、半導体装

置では、例えばDRAMなどのメモリ素子とロジック素子を同一チップ上に同時に形成す

る、いわゆるメモリセルとロジック素子を混載することが近年行われている。このような 半導体装置では、密なパターンと疎なパターンとを同一チップ上に形成する必要がある。 具体的に、メモリ素子のパターンが密集して規則正しく配置されているのに対して、ロジ ック素子のパターンが比較的疎にランダムに配置されている。 【0004】

(4)

半導体装置のパターンが微細化され、かつ複雑化されると、回路パターンの加工精度が低下する。例えば、ゲートパターンを同一の設計間隔と設計幅でフォトマスクに形成し、当該フォトマスクを用いて露光とエッチングによってウェハ上に転写すると、ウェハ上に形成されるゲートパターンのサイズと間隔が異なるものになってしまう。これにより、半導体装置の特性の変動を生じ、集積回路としての性能や歩留まりが低下する。 【00005】

加工精度低下の要因としては、例えば、プロセスの不安定性による線幅の変動や、フォトマスク上の線幅の変動や、パターン疎密への依存性によりフォトマスク上及び半導体基板上の線幅の変動などが挙げられる。これらは、半導体装置の製造プロセスにおいて、主に用いられる製造技術、例えば、フォトリソグラフィや、エッチングなどに起因する。 【00006】

フォトリソグラフィ技術は、半導体装置の製造工程において、半導体基板上に半導体素子 用のパターンを形成するために主に用いられている技術である。フォトリソグラフィでは 、縮小投影露光装置によりフォトマスク(透明領域と遮光領域からなるパターンが形成さ れた露光用原板であり、縮小率が1:1でない場合は特にレチクルとも呼ばれるが、ここ ではいずれもフォトマスクと呼称する)のパターンすなわちマスクパターンを感光性樹脂 の塗布された半導体基板上に転写し、現像により感光性樹脂の所定のパターンすなわち感 光性樹脂パターンを得ることができる。

【 0 0 0 7 】

これまでのフォトリソグラフィ技術においては、主に露光装置の開発、とりわけ短波長化 、及び投影レンズ系の高NA化により解像力を向上させ、半導体素子の微細化へ対応して きた。ここでNAは開口数と呼ばれ、この値が大きいほど高い解像度が得られる。 一般にレーリー(Rayleigh)の式としてよく知られているように、フォトリソグ ラフィの光の波長を とすれば、露光装置の限界解像度R(解像できる限界の微細パター ンの寸法)とNAには、R=k1・ / NAの関係があり、NAを大きくするほど限界解 像度はより微細になる。ここで、係数k1はレジストの性能などに依存する定数である。 【0008】

ところが、半導体基板上にパターンを形成する際に、露光対象となる表面に段差のある場合が多くある。このような段差のある面に対して微細パターンを形成するに、解像度だけ ではなく、焦点深度の確保も重要である。

焦点深度DOF(Depth of Focus)は、許容される焦点位置のずれの範囲 であり、k₂・ /(NA)² で決定される。係数k₁と同じように、係数k₂がレジス ト等の特性に依存する定数である。

解像度Rと焦点深度DOFの定義から分かるように、短波長化、高NA化により解像度が 向上するが、同時に、焦点深度DOFが(NA)の2乗に比例して急激に減少する。すな 40 わち、NAを大きくする程焦点深度は狭くなり、わずかな焦点位置のずれも許容できなく なる。したがって、焦点深度の点で更なる微細化が困難となる。

【 0 0 0 9 】

そこで、パターン微細化に対応し、解像度と焦点深度両方を確保するために、様々な超解 像手法が検討されるようになってきた。一般に、超解像手法とは、照明光学系,フォトマ スク,および投影レンズ系瞳面における透過率および位相を制御することにより結像面で の光強度分布を改善する手法である。

また各種超解像手法の中でも、照明光学系の最適化による解像特性の向上、いわゆる変形 照明法は実現性が高く近年特に注目を集めている。

一般に、露光装置の照明光学系では円形の光源(有効光源)にてフォトマスクを照明して 50

10

保することができる。 [0010]フォトリソグラフィにおいて、垂直にフォトマスクに照射する光について、フォトマスク 面で 微 細 の パ ターン に よる 0 次 、 ± 1 次 、 ± 2 次 な ど の 回 折 光 が リ ソ グ ラ フ ィ の 投 影 光 学 系の瞳に照射する。一般に、2次以降の回折光が瞳によりカットされるように設定すれば 、ウェハ上に0次、±1次回折光の干渉によって像が形成され、いわゆる3光束干渉であ ລ. 斜めにフォトマスクを照明する光の場合は、+1次、-1次のいずれかが瞳によってカッ トされて、2光束干渉によって像が形成され、いわゆる2光束干渉である。2光束干渉の 解像度は3光束干渉の方より高く、ウェハ面上への波面の収束角度が小さいため、得られ る焦点深度DOFも大きい。 $\begin{bmatrix} 0 & 0 & 1 & 1 \end{bmatrix}$ 有効光源の形状を変化させ、変形照明法を用いる手段として、通常、フライアイレンズの 直後に様々な形状の絞りあるいはフィルターを配置している。なお、この手法は有効光源 の形状(絞りの形状)により区別され、例えば、絞りの中央部を遮光してリング型の照明 光源を用いる照明法は輪帯照明法と呼ばれている。 また周辺の4隅のみ開口した絞りを用いる照明法は4極照明法と呼ばれている。 光源の中央部を遮蔽すると、フォトマスクへの入射角度が制限されるので、3光束干渉に よる像成分が減少し、軸外照明による2光束干渉成分を多くする。これによって、微細パ ターンに対する焦点深度を確保しながら、解像度を改善する。 [0012] また、 変形 照明法のほかにも、フォトマスク側の改善による超解像手法である、 位相シフ トマスクの検討も盛んに行われている。特にハーフトーン方式位相シフトマスクは製造方 法が他の位相シフトマスクに比べ容易であり、かつマスクデータの設計も容易であるとい う利点があり、特に注目されている。 ここで、ハーフトーン方式とは、通常マスクの遮光膜の代わりに半透明膜を用い、半透明 膜を透過する光とその周辺の透明領域を透過する光に180度の位相差が生じるように設 定した位相シフトマスクである。半透明膜の材料としては、酸化窒化クロム、酸化窒化モ リブデンシリサイド、あるいはフッ化クロム等が用いられ、その透過率は4%~10%の 範囲が一般的である。 ハーフトーン方式位相シフトマスクにおいては、透明領域と半透明領域の境界部では位相 の 1 8 0 度異なった光同士の干渉により光強度が低下し、光強度分布がより急峻になるた め、焦点深度は深くなり、フォトリソグラフィの解像度も向上する。ただし、この干渉に よる光強度低下(透明領域 - 半透明領域の境界付近における)のため、所望の感光性樹脂 パターンの寸法を得るためには、透明領域の寸法を大きくする補正(マスクバイアス)が 必要になる。 [0014]これら 超 解 像 技 術 に 加 え て 解 像 限 界 近 く の パ タ ー ン 形 成 に お い て は 、 光 近 接 効 果 (O p t Proximity Effect)の影響が顕著になり、フォトマスクのマ ical スクパターンを正確にウェハに転写することができなくなる。 具体的には、フォトリソグラフィの際、 露光装置の限界解像力付近まで 微細化されたレイ アウトパターンをフォトレジスト膜等に露光転写すると、フォトマスク上の微細なパター ンを通過した近接する光束同士が光干渉し、露光像が歪み、フォトマスクのマスクパター ンを正確に転写することができず、ウェハ上のパターンの形状および寸法が変化する。ま た、光近接効果は、周辺のパターンの配置に影響され、パターンが密な程顕著に現れる。 [0015]

(5)

いる。この有効光源の形状を制御し解像特性を改善する手法が一般に変形照明法、或は、 斜入射照明法、或は、2光束照明法と呼ばれる超解像手法である。変形照明では、フォト マスクを照明する光の入射角度を制限することから、微細パターンに対する焦点深度を確

10

20

30

光近接効果によって観測される現象は、直角パターンの角が丸くなる(cornerro unding)、線パターンの端部が短くなる(line shortening)、パ ターン細り、パターン太り、及びパターン疎密依存性がある。 [0016]これら光近接効果の影響を抑制するために、光近接効果を補償する補正をあらかじめフォ トマスクに施す、いわゆる、光近接効果補正(Optical Proximity E ffect Correction、以下OPCと呼ぶ)手法が盛んに検討されるように なってきている。この手法は、光近接効果を見込んで設計データにあらかじめ補正を加え (OPCパターンと言う)、レイアウトデータを変形させておくことにより所望の感光性 樹脂パターンを得る方法である。 このようなOPC手法には、単純にマスクパターンのサイズを変える方法(マスクバイア スという。なお、パターンの一部のサイズを変える方法は特にジョグと言い区別される) や、パターンの角に解像限界以下の微細パターンを配置するハットおよびセルフ等の方法 がある。 O P C は、補正のバイアス量(以降、補正量と呼ぶ)の決定方法から、一般にルールベー スOPCとモデルベースOPCに大別されている。 ルールベースOPCでは、マスクパターンの大きさや形状、隣接するマスクパターンとの 近接状況等のマスクパターンの属性やその他のプロセス条件などから、パターンの露光工 程毎に、マスクパターン各エッジに対する補正量を決定する。 ルールベースOPCでは、予め用意した補正ルール作成用フォトマスクを用いてウェハ上 にパターンを形成し、そして、形成されたパターンの線幅を測定し、測定結果に基づいて 補正テーブルを作成する。次に、この補正テーブルを用いてレイアウトパターンデータを 修正して新たな設計フォトマスクを製造する。 それに対し、モデルベースOPCでは、演算装置を用いて補正量を算出する関数を抽出す る。 まずは、予め用意した「テストパターン」を用いてウェハ上にパターンを形成し、そして 、形成されたパターンの線幅などを測定し、演算装置に前記測定結果を入力し、半導体装 置(半導体デバイス)の製造プロセスのシミュレーションを行なう数式モデルを作成する 30 、即ち、モデル抽出を行なう。なお、実際の半導体装置の回路では、様々な形状、大きさ のパターンが存在するが、モデルベースOPCでは、設計上許可されているあらゆるレイ アウトパターンを代表しうる単純化されたパターンの集合体をテストパターンとして用い る。 次に、抽出されたモデルを用いて、演算装置で目標となるパターンに対応するレイアウト データを用いてウェハ上に形成されるパターンをシミュレーションし、シミュレーション したパターンの変形や寸法変動を抽出し、その結果から、レイアウトデータに対して、目 標パターンを形成できる補正マスクパターン各辺の補正量を決定する。 [0019] 半導体装置(半導体デバイス)の製造プロセスのシミュレーション、すなわちプロセスシ 40 ミュレーションとは、半導体装置を実際に製造することなく、フォトリソグラフィプロセ ス、イオン注入プロセス、拡散プロセスなどの半導体装置の製造過程における各プロセス を 演 算 装 置 を 用 い て シ ミ ュ レ ー シ ョ ン し 、 各 部 分 の 形 状 や 不 純 物 の 濃 度 分 布 な ど を 予 測 す るものである。本発明におけるプロセスシミュレーション(以下シミュレーション)の結 果は、プロセスモデルと呼ばれる数式モデルにより、パターンが形成された後の寸法、必 要な補正量が算出される。即ち、シミュレーションによって、フォトマスクの理想的な補

(6)

正及び確認を事前に実行することが可能となる。 $\begin{bmatrix} 0 & 0 & 2 & 0 \end{bmatrix}$

ルールベースOPCでは、OPCの計算処理時間が高速であり、パターンデータのデータ 量がそれほど増加しないが、ウェハ上に形成されたパターンの精度を確保できない場合が 50

10

ある。また、マスクパターンの属性及び周辺のマスクパターンとの位置関係などの事項を 細かく規定する必要があり、複雑である。

モデルベースOPCでは、マスクパターンの各辺を細分化してパターンエッジ分割を行な い、シミュレーションを行ない、その結果に基づいて補正量を決定し、補正OPCパター ンを生成するので、マスクパターンの属性及び周辺のマスクパターンとの位置関係につい て規定せず、マスクパターンの形状を高い精度でフォトマスクに再現させることができる

[0021]

しかしながら、実際の半導体デバイスの製造においてマスクパターンのデータは非常に複 雑かつ膨大であり、数十万~数百万もの図形で構成されているのが通常である。このよう 10 な膨大なデータ量を持つパターンに対して微細加工精度を最適化するために、全てのマス クパターン、かつ、各マスクパターンの全体についてシミュレーションを行ないOPCを 実施することは、時間及びコストの点から当然不可能であり、通常、前述のように、テス トパターンを用いて、ある範囲内に汎用のモデルを抽出し、それを用いて形成するパター ンをシミュレーションし、OPC補正マスクを求める。

[0022]

たとえば特許文献1に示されている方法では、特定のパターンデータに対してシミュレー ションを行なうとともに、この特定のパターンデータを用いて露光を行った場合に形成さ れるパターン分布をシミュレーションし、これらを比較することにより、これらの差が許 容値以下となるようにこのパターンデータを補正するようにしたものである。

【0023】

【特許文献1】

特開平11-184064号公報

【0024】

【発明が解決しようとする課題】

しかしながら、半導体装置の高集積・高速動作が求められる為、パターン線幅の微細化が 進んでおり、またパターンの密度が異なるメモリ部とロジック部を同時に作成する等、回 路も複雑となっている。したがって、OPCを実施するためのモデルを確立するのに必要 なマスクパターンの形状が多く、処理が煩雑であり、OPCの実施に膨大な時間を要する 状況は改善されていない。

【0025】

本発明は、以上の実情に鑑みてなされ、その目的は、 O P C の精度を維持しながら、 O P C を容易に実施でき、要する時間を短縮できるフォトマスク設計方法、その方法を用いて 作成されたフォトマスク、及びそのフォトマスクを用いて製造された半導体装置を提供す ることにある。

【0026】

【課題を解決するための手段】

本発明によるフォトマスク設計方法は、形成する目標パターンを構成しうる複数のテスト パターンを形成し、当該テストパターンの寸法を測定する工程と、前記テストパターン寸 法の測定結果を用い、前記テストパターンの寸法を計算するモデルを抽出する工程と、前 記モデルによるテストパターン寸法の計算結果と前記テストパターン寸法の測定結果との 差は、所定の誤差範囲内になるまで、前記モデルにおけるパラメータを調整する工程と、 前記調整されたモデルによって、前記目標パターンを形成するためのフォトマスクに対す る補正を求める工程とを有し、前記誤差範囲を、前記目標パターンの半導体装置における 特性によって決める。

好ましくは、前記誤差範囲は、所定の最小値から最大値までとなり、前記最小値と最大値 を、前記目標パターンの半導体装置における特性によって独立に決める。 【 0 0 2 7 】

好ましくは、前記目標パターンは、半導体装置における配線パターンとなるライン状パターンを含み、前記誤差範囲の最小値と最大値を、前記配線パターンと該配線パターンに接 50

30

20

(7)

(8)

続するコンタクトホールとの接続状態に応じて決める。 或は、前記目標パターンは、半導体装置における配線パターン間溝となる溝状ラインパタ ーンを含み、前記誤差範囲の最小値と最大値を、前記溝状ラインパターン両側の前記配線 パターンと該配線パターンに接続するコンタクトホールとの接続状態に応じて決める。 [0028]好ましくは、前記モデルによって、目標パターンを形成するためのフォトマスクに対する 光接近効果補正(OPC)を求める。 [0029]本発明によるフォトマスクは、目標パターンを形成するために補正が施されたフォトマス クであって、前記補正の量は、予め形成された複数のテストパターンの寸法の測定結果と 10 モデルによる当該テストパターンの寸法の計算結果の差が、前記目標パターンの半導体装 置における特性によって決められた誤差範囲内となるように求められる。 前記誤差範囲は、所定の最小値から最大値までとなり、前記最小値と最大値は、前記目標 パターンの半導体装置における特性によって独立に決められる。 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$ 本発明による半導体装置は、補正が施されたフォトマスクを用いて形成された目標パター ンを含む半導体装置であって、前記補正の量は、予め形成された複数のテストパターンの 寸法の測定結果とモデルによる当該テストパターンの寸法の計算結果の差が、前記目標パ ターンの半導体装置における特性によって決められた誤差範囲内となるように求められる 20 好ましくは、前記誤差範囲は、所定の最小値から最大値までとなり、前記最小値と最大値 は、前記目標パターンの半導体装置における特性によって独立に決められる。 [0031]以上の本発明によれば、テストパターンを形成し、その寸法を測定し、その測定結果を用 い、プロセスモデルを抽出してフォトマスクに対する補正を求める時は、計算で得られた テストパターンの寸法と測定したテストパターンの寸法との差を、関わる目標パターンの 誤 差 が 半 導 体 装 置 の 特 性 に 与 え る 影 響 を 考 慮 し て 決 め る 。 目 標 パ タ ー ン の 該 半 導 体 装 置 に おける特性より、パターンのモデル計算の誤差の許容範囲を合理に定めていれば、合理な モデル抽出が容易に達成でき、フォトマスクパターンの設計に要する時間が短くなる。 [0032]30 【発明の実施の形態】 次に、本発明の実施形態について、添付の図面を参照して詳細に説明する。 以下の実施形態において、OPCを施すためのOPC補正フォトマスクを例として用いて 述べる。 第1の実施形態 光近接効果補正(OPC)を施すために、フォトマスクの各辺に対する補正の量を決定す る。本実施形態では、モデルによってその補正量を求める、いわゆるモデルベースOPC である。 図1は、本実施形態に係るモデルベースOPCにおいて処理の概略を示すフローチャート 40 である。 ステップS1: 半導体装置の製造プロセスのシミュレーションを行なうモデルを抽出し、検証する。 モ デ ル の 抽 出 と 検 証 は 、 実 際 に 半 導 体 基 板 上 に 形 成 さ れ た テ ス ト パ タ ー ン の 線 幅 の 測 定 結 果に基づいて行なう。そのテストパターンのパターン線幅の測定結果と抽出されたモデル によるシミュレーション結果の差は、規定された誤差範囲以内となるように、モデルに用 いられている各種のパラメータデータを修正する。 これによって、シミュレーションに用いるモデルを確立する。この処理はモデルフィッテ ィングという。 [0034]50

図2は、上記のプロセスモデル抽出する工程を概念的に示す図である。 図2において、一例として、転写・加工後のプロセスモデルの抽出方法を示している。 まず、テストパターン104の設計値であるレイアウトデータ101を用いて、テストパ ターンのフォトマスク102(以下、テストマスクと呼ぶ)を用意する。テストパターン として、設計上許可されているあらゆるレイアウトパターンを代表するパターンを用いる 続いて、 例えば、 ウェハ 1 0 3 上に感光性樹脂を塗布し、 テストマスク 1 0 2 を感光性樹 脂に転写して感光性樹脂パターンを形成する。次に、この感光性樹脂パターンをマスクに して、ウェハ103にエッチング処理を施し、テストパターン104を形成する。 [0035]そして、テストパターン104のパターン幅や、パターン間のスペース距離を実際に測定 する。その後、この測定結果をテストマスクの設計値101から導くようなプロセスモデ ル105を抽出する。 プロセスモデル105は、測定結果と、テストマスクの設計値101及び露光条件とを演 算処理して求める。これにより、モデル抽出を終了する。 このようにして求められたプロセスモデル105に、半導体装置の設計値を当てはめるこ とによって、形成されるレイアウトパターンの線幅をシミュレーションすることができる 。このシミュレーション結果に基づくフォトマスクの光近接効果補正を実行できる。 [0036]ステップS2: プロセスモデル105を用いて、実際の半導体装置における回路パターン(目標パターン と呼ぶ)をウェハ上に形成する際に、形成されるパターンの形状をシミュレーションし、 予測する。 図3は、このシミュレーション処理を概念的に示す図である。 図3に示すように、プロセスモデル105に目標パターンのレイアウトデータ106を入 力してシミュレーションを行ない、ウェハ上にシミュレーションパターン107のような パターンが形成されると予測される。 このシミュレーションに、レイアウトデータ106と共に、テストパターン104の寸法 の測定結果と、リソグラフィにおける光学条件は入力データとしてモデル105に入力し 、シミュレーションパターン107が出力される。 シミュレーションには、精度と計算量に応じて、シミュレーションの対象領域となるパタ ーンの各辺を細分化する。 [0037]ステップS3: シミュレーションパターン107とレイアウトデータ106より生成されたフォトマスク との形状を比較し、ウェハ103上に目標パターンを形成する際に、レイアウトデータ1 06より生成されたフォトマスクに施すべきOPC補正を計算し、その結果からマスクパ ターン各辺の補正量を決定し、目標パターンを形成するためのOPC補正マスクを得る。 そして、このOPC補正マスクを用いて、OPC補正を行ない、ウェハ上に実回路におけ る目標パターンを形成する。 図4は、このOPC処理を例示している。図4において、OPCを施したOPC補正マス ク108が示されており、補正マスク108をウェハ103上に転写すると、目標パター ン109が得られる。 [0038]図5は、モデルベースOPCにおけるモデル抽出処理(モデルフィッティング)を詳細に 示すフローチャートである。 ステップS11: 最初に、モデルを抽出するためのテストパターンを形成する。 前述のように、薄膜付きのウェハ上に、例えば、ゲート層となる被エッチング材料の層を 形成後、更に感光性樹脂を塗布し、上述のテストマスクを感光性樹脂に転写して感光性樹

(9)

40

50

20

30

脂パターンを形成する。次に、この感光性樹脂パターンをマスクにして、エッチング処理 を施し、テストパターンの形状をしたゲート層を形成する。 [0039]ステップS12: 形成された各テストパターンのパターン幅や、パターン間のスペース距離を走査型電子顕 微鏡(SEM:Scanning Electron Microscope)等を用い て実際に測定し、測定結果とする。 その際、エッチング以降のプロセス処理等により実行寸法が異なる可能性がある場合は、 測定結果を更に演算処理を加える事もある。プロセス処理の1例としてはCMP(Che mical Mechanical Polishing:化学機械研磨)等が挙げられ 10 る。 [0040]ステップS13: 半導体装置の製造プロセスのシミュレーションを行なうモデルを抽出する為に必要なファ イルを作成する。 本発明では、市販のモデル作成ツールを用いるが、その際に以下の情報が必要となる。前 記テストパターンのレイアウトデータ(GDSIIフォーマット)、座標、重み付け、測 長結果の他、レンズやマスクに関する露光、光学条件、シミュレーション時の計算方法を 指定する各種設定項目等を記述したファイルを作成する。 [0041]20 ステップS14: 以上のファイルを該モデル作成ツールに入力することにより、入力したテストパターンと テストパターンの測定結果の関係から、製造プロセスを用いた場合に形成後のパターン寸 法予測を算出する数式を作成する(モデルの抽出、或は、モデルモデルフィティング)。 作成されたモデルにより、テストパターンのレイアウトデータを用い、以上の製造プロセ スでウェハ上にテストパターンを形成する際に、形成されるパターンの形状や線幅を予測 し、露光、現像後のフォトレジストの形状がどうなるかを計算する。 [0042]ステップS15: 測 定 結 果 と シ ミ ュ レ ー シ ョ ン 結 果 を 比 較 し 、 測 定 結 果 と シ ミ ュ レ ー シ ョ ン 結 果 と 測 定 結 果 30 の差(シミュレーション残差、フィッティング残差、又は、単に残差と呼ぶ。以降、主に フィッティング残差を使う)が規定された誤差範囲以内になっているかどうかを判断する フィッティング 残 差 が 誤 差 範 囲 以 内 で あ れ ば 、 ス テ ッ プ S 1 6 に 進 み 、 モ デ ル の 精 度 に つ いての検討を終了し、モデルを確立する。 フィッティング残差が誤差範囲より大きい場合は、ステップS13に戻り、シミュレーシ ョンを実施する際の各種設定項目を修正し、再びテストパターンのシミュレーションを行 なう。フィッティング残差が誤差範囲以内になるまで、ステップS13、S14、S15 を繰り返す。 ステップS16: 40 このようにして、シミュレーションに用いるモデルの精度を検討し、モデルを確立する。 [0043]なお、実際の半導体装置での回路パターンは、様々なレイアウトが存在するが、シミュレ ーション用のモデルを抽出する際には、実際に形成されるあらゆるレイアウトパターンを 代表しうる単純化された特定のパターン、即ち、ここでいうテストパターンの測定結果を 元にモデル抽出を行なう。 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 以上のように、モデルベースOPCでは、実際の半導体装置を製造するプロセスにしたが ってテストパターンを形成し、そのテストパターンの測定結果を元にシミュレーションの

プロセスモデルを抽出し、このモデルを用いてマスク補正量を求める。そのため、モデル 50

抽出の際に、テストパターンの実験結果とモデルのシミュレーション結果をいかに精度良 く一致させるかが重要である。 フィッティング残差を評価する指標として、ここでは前述のように、シミュレーション結 果と測定結果の誤差を用いる。 [0045]次に、テストパターンを用いてモデル抽出及び精度の検討の一具体例を説明する。例えば トランジスタ等においてゲート層を形成する時に、OPC補正マスクパターンを求める場 合を考える。 トランジスタにおけるゲート層は、様々なゲート寸法・密度・形状を含むが、ゲート層の これらのパターンを代表しうるテストパターンの一部として図6~図8のようなパターン 10 を用いる。これらのテストパターンの寸法と測定結果より、シミュレーションを行なうた めのモデルを抽出する。 [0046]図6は、本実施形態に用いられた第1のテストパターンのレイアウトデータ(設計値)を 示している。 図6に示す第1のテストパターン1は、ゲート層を形成するための基本的なライン-スペ ースパターン(L/Sパターン)であり、デザインルールに従い、線幅、あるいは、スペ ースを振った図6に示すような5本の棒状パターン(斜線部分)からなる。棒状パターン は、加工後はパターンが形成され、その間はスペースとなる。 例えば、 各棒状パターンの線幅は150nmに固定し、 各棒状パターン間のスペース距離 20 が150nm、200nm、500nm、1000nmの4つのパターンを考える。 図6において、例えば、示された測定箇所(以下、測長ポイント、或は、単にポイントと 呼ぶ)1bで第1のテストパターン1における棒状パターン1aの線幅を測定する。 [0047]図7は、本実施形態に用いられた第2のテストパターンのレイアウトデータ(設計値)を 示している。 図 7 に示す第 2 のテストパターン 2 が形成後、 1 つの開口部 2 a が層状パターン 2 b (斜 線部分)に形成されてなる。斜線部分2bは、加工後形成されてパターンとなり、開口部 2 a はパターン間のスペースとなる。例えば、開口部2 a の線幅、即ち、スペース線幅が 150nm、200nm、500nm、1000nmの4つのパターンを考える。図7に 30 おいて、示された測長ポイント2cで第2のテストパターン2におけるスペースの線幅を 測定する。 [0048]図8は、本実施形態に用いられた第3のテストパターンのレイアウトデータ(設計値)を 示している。 図8に示す第3のテストパターン3は、ライン状パターン3aと3bの端部を突き合わせ るライン端補正用パターンである。第3のテストパターン3を用いて作成されたモデルが 、 例 え ば 、 ラ イ ン 状 パ タ ー ン 3 a と 3 b の 端 間 距 離 3 c は 1 5 0 n m 、 2 0 0 n m 、 5 0 0 n m、 1 0 0 0 n m の 4 種で、 ライン 線幅 3 d は 1 5 0 n m 固定である。 [0049]40 半導体装置の製造プロセスに従って、薄膜付きのウェハ上に、ゲート層となる被エッチン グ材 料 の 層 を 形 成 後 、 更 に 感 光 性 樹 脂 を 塗 布 し 、 上 述 の テ ス ト パ タ ー ン 1 、 2 、 3 を 感 光 |性樹脂に転写して感光性樹脂パターンを形成する。次に、この感光性樹脂パターンをマス クにして、エッチング処理を施し、テストパターンの形状をしたゲート層を形成する。 形成された各テストパターンにおいて、それぞれ、4つの測長ポイントでゲートパターン 、スペース、パターン端のスペースを測定する。 ここで、実際にはレイアウトパターン通りにフォトマスクを作製する事は困難であるが、 便宜上、フォトマスク上のテストパターン1、2、3のパターン寸法はレイアウトデータ と同じとする。即ち、テストパターン1、2、3は設計通りに形成されている。 [0050] 50

シミュレーションは、市販のフォトリソグラフィシミュレーションツールを用いて行なう 。まずは、モデル作成について説明する。 前記シミュレーションツールに、テストパターンのレイアウトデータ、測定結果、プロセ ス条件(露光装置の条件等)、シミュレーション時の設定条件等を入力する事により、加 工後のパターン寸法を算出するための数式で表されるモデルを出力する。 プロセス条件とは、実際に露光により半導体基板上にマスクパターンを転写する時に使用 される条件、例えば照明条件(光源波長 、開口数NA、コヒーレンスファクタ 、輪帯 遮蔽率又は輪帯比、デフォーカスなど)であり、シミュレーション時の設定条件とは、 データ表示上必要となるグリッドなどが挙げられる。 $\begin{bmatrix} 0 & 0 & 5 & 1 \end{bmatrix}$ 10 次に、以上のテストパターンの測定結果と計算結果を比較し、モデルの判定を行なう。測 定結果とシミュレーション結果の誤差は、フィッティング残差、フィッティング精度、モ デル精度とも言われるが、以下フィッティング残差と呼び、指標として用いる。フィッテ ィング残差が微小であれば、レイアウトパターンの加工後の形状を正確に計算できる。 まずは、パターンの最小ルールに基づいて、フィッティング残差の許容値を決める。例え ばゲート長150nmの時の残差を、ライン状パターンでは±5nm、ライン端パターン では±20 nmとする。 [0052] 図6に示す第1のテストパターン1はライン状パターン、図8に示す第3のテストパター ン3はライン端パターンとそれぞれ分類する。図7に示す第2のテストパターン2はライ 20 ン状の開口部2aを有しており、第1のテストパターン1のようなライン状パターンでは ないが、スペースを計るための反転ライン状パターンとみなし、ライン状パターンと分類 する。 したがって、第1のテストパターン1と第2のテストパターン2については、フィッティ ング残差の許容値は±5nmとなり、第3のテストパターン3について、フィッティング 残差の許容値は±20nmとなる。 [0053]次に、フィッティング残差を確認する。 まず、図9、図10を用いて、フィッティング残差の評価に使われる量の定義を説明する 図 9 は、図 6 に示された 5 本の棒状パターンからなる第 1 のテストパターン 1 のレイアウ トデータ(設計値)を示し、棒状パターン1 a の中心部1 b は、線幅を測定する測長ポイ ントである。また、示された第1のテストパターン1のレイアウトデータに基づいて実際 に形成されたパターンは1c、第1のテストパターン1のレイアウトデータよりシミュレ ーションを行ない、得られたシミュレーションパターンは1dでそれぞれ示されている。 [0054]図10は、測長ポイント1bの部分を拡大した図である。 図10(a)は、シミュレーションパターン1dの線幅R、実際に形成されたパターン1 cの線幅の測定値 S、及び棒状パターン 1 aの線幅の設計値 T を示している。 図10(b)は、図10(a)の一部をさらに拡大した図であり、シミュレーション値R 40 と設計 値 T の 差 の 半 分 と な る E P E 1 、 測 定 値 S と 設 計 値 T の 差 の 半 分 と な る E P E 2 、 及びEPE1とEPE2の差EPEを示している。EPEはフィッティング残差として定 義される。 このような定義を用いて、フィッティング残差を確認する。 [0055]

図11は、テストパターンにおける線幅の測定結果とシミュレーション結果を比較する図 である。

図11において、縦軸は測定結果と設計値の差の半分EPE2とシミュレーション結果と 設計値の差の半分EPE1を示し、横軸は測長ポイントを示しており、白抜き菱形シンボ ルは測定結果、黒塗り四角シンボルは、シミュレーション結果を表わしている。上記のよ

うに、EPE1とEPE2の差は、フィッティング残差となる。 また、測長ポイント1~4は、第1のテストパターン1における設計線幅が異なる4つの パターンの測定箇所であり、測長ポイント5~8は、第2のテストパターン2における設 計 ス ペ ー ス 幅 が 異 な る 4 つ の パ タ ー ン の 測 定 箇 所 で あ り 、 測 長 ポ イ ン ト 9 ~ 1 2 は 、 第 3 のテストパターン3における設計ライン端間が異なる4つのパターンの測定箇所である。 [0056]図11に示すように、多くの場合は、フィッティング残差はゼロではなく、即ち、シミュ レーションは測定結果を正確に再現することができない。また、シミュレーション結果と 測 定 結 果 の 差 は 対 象 パ タ ー ン (寸 法 、 面 積 の 疎 密) に よ っ て 変 化 す る 。 し か し 、 フ ィ ッ テ ィ ン グ 残 差 が 規 定 値 よ り 小 さ け れ ば 、 加 工 後 の パ タ ー ン 形 状 を 所 望 の フ 10 ィッティング精度で忠実に計算できる。 [0057]図12は、図11に示された3つのテストパターンにおける線幅のシミュレーション結果 と測定結果との差分であるフィッティング残差を示す図である。 図12において、縦軸はフィッティング残差(単位:nm)、横軸は測長ポイントをそれ ぞれ表わし、黒塗り菱形シンボルは、シミュレーション結果 - 測定結果となるフィッティ ング残差を表わしている。 図11と同じように、測長ポイント1~4は、第1のテストパターン1に、測長ポイント 5 ~ 8 は、 第 2 のテストパターン 2 に、 測長ポイント 9 ~ 1 2 は、 第 3 のテストパターン 3における測定箇所である。 20 [0058]図12に示すように、第1のテストパターン1における測長ポイント1~4でのフィッテ ィング残差は0~2 nmの範囲に分布している。すでに述べたように、第1のテストパタ ーン1におけるパターンはライン状パターンであるので、それについてフィッティング残 差の許容値は±5nmである。したがって、第1のテストパターン1について、フィッテ ィング精度が十分高く、加工後のパターン形状を忠実に計算できる。 第2のテストパターン2における測長ポイント5~8での残差は-4~1nmの範囲に分 布している。第2のテストパターン2におけるパターンは反転のライン状パターンである ので、それについてフィッティング残差の許容値も±5 nmとなる。したがって、第2の テストパターン2についても、フィッティング精度が十分高い。 30 また、第3のテストパターン3における測長ポイント9~12での残差は-12~-8n mの範囲に分布している。第3のテストパターン3におけるパターンはライン端パターン であるので、それについてフィッティング残差の許容値は±20nmである。したがって 、第3のテストパターン3に対しても、フィッティング精度が十分高い。 [0059] したがって、図12に示すように、全てのテストパターン及び測長ポイントについて、 ィッティング残差は規定の許容値より十分小さく、製造プロセスの精度に十分に満たして いる。そのため、抽出されたモデルは、充分な精度を得られ、加工後のパターン形状を忠 実に計算でき、精度の良いモデルである。 以上のモデルを用いて、半導体装置における回路パターンのレイアウトデータを用い、半 40 導体基板上にこの回路パターンを形成する際に、形成されるパターンについてシミュレー ションを行ない、形成されるパターンの形状、寸法、分布を計算する。シミュレーション で得られたパターンと目標のパターンの差よりマスク補正量を算出し、OPC補正マスク パターンを得る。 [0060]以上に説明した、テストパターンを用いて、ゲート層を形成するためのOPC補正マスク

パターンを求めるモデル抽出する処理を図13のフローチャートでまとめる。なお、図1 3において、図5と同じ内容の説明を適宜に省く。 図13は、第1の実施形態において、モデルベースOPCにおけるモデル抽出及び検証に

おいて処理の一例を示すフローチャートである。

ステップS21:

第 1 のテストパターン 1 、 第 2 のテストパターン 2 、 第 3 のテストパターン 3 を形成する。

(14)

ステップS22:

各テストパターンにおけるパターン幅や、パターン間のスペース距離を測定する。

ステップS23:

モデルを抽出する為に、モデルに用いられる各種ファイルを作成する。

ステップS24:

製造プロセスを用いて形成後のパターン寸法予測を算出するモデルの抽出が完了し、その モデルを用い、第1、第2、第3のテストパターンをテストパターンを形成する際の線幅 10 を計算する。

【0061】

- ステップS25:
- フィッティング残差が誤差許容範囲以内になっているかどうかを判断する。
- 具体的に、ライン状パターンとライン端パターンに分け、そのそれぞれについて誤差許容 範囲を - a S + aとした。ここで、 S はフィッティング残差を表わし、 a は定数であ る。
- 残差が誤差許容範囲以内になっている場合は、モデルの検証が終了し、モデルが完成する。
- 残差が誤差許容範囲以内になっていない場合は、ステップS23に戻り、シミュレーショ 20 ンを実施する際の各種設定項目を修正し、再びシミュレーションを行なう。残差が誤差許 容範囲以内になるまで、ステップS23、S24、S25を繰り返す。
- 以上のモデルを用いて、半導体基板上にこのゲート層のシミュレーションを行ない、マス クパターン各辺に必要な補正量を算出するモデルを求めることから、 OPC補正マスクパ ターンが得られる。

[0062]

以上に説明した例において、目標となるパターンはゲート層における各パターンである。 電気特性と直結するため、フィッティング精度によるOPCのばらつき、さらに、形成さ れた目標パターン線幅の誤差は、極力押さえなければならない。したがって、前述したよ うに、モデル抽出及び検証の際には絶対値が問題となるため、フィッティング残差の許容 範囲を - a ~ + a、即ち、正方向と負方向を対称に指定した。

30

以上の本実施の形態によれば、以上に説明したゲート層の特性により、モデル抽出及び検 証の際に、フィッティング残差の許容範囲を正と負が対称に指定されるが、このようなパ ターンにとっては適切な処理である。

【0064】

[0063]

第2の実施形態

- 次に、 OPC補正の対象となる層の上下に存在する層との合わせを考慮する事により、フ ィッティング残差の許容値を広げる手法について、 モデル抽出及び検証の他の例を述べる 。
- 40
- 第 1 の実施形態に説明したように、モデルベースOPCでは、モデル抽出及び検証の際に 、テストパターンの実験結果とモデルのシミュレーション結果をいかに精度良く一致させ るかが重要である。

[0065]

しかし、前述したように、半導体装置の高集積・高速化に伴い、パターン線幅の微細化が 進んでおり、またパターンの密度が異なるメモリ部とロジック部を混載することから、半 導体装置におけるパターンは複雑になっている。モデル作成及び検証の時には、プロセス 毎に、このようなパターンが線幅及パターンの疎密性に依存しないように実験結果とシミ ュレーション結果を合わせ込まなければならない。この場合は、以上の手法によりモデル 精度を上げることに限界がある。 【 0 0 6 6 】

第1の実施形態では、ゲート層を想定していた為、高精度なゲート線幅制御性が望まれる 。それゆえ、時間や労力を問わず、出来得る限りフィッティング精度を規定値以内に収め なければならない。具体的に、残差の許容範囲を - a ~ + a (a は定数である)と正負対 称で設定していた。

しかし、他層に関しては、周辺のパターンとの相互関係によってフィッティング残差の許 容範囲を正負対称で指定する必要が無くなる場合がある。その場合に、フィッティング残 差の許容範囲を正負対称で指定すれば、モデルの許容範囲は実情に合わず、合理な評価が 得られにくく、モデル抽出に必要以上に時間が必要となる恐れがある。

本実施形態では、それぞれのパターンが半導体装置における特性を考慮しながら、フィッ 10 ティング残差の許容範囲を定め、これによって、合理なモデル評価が容易になり、要する 時間を短縮する事が可能となる。

【0067】

次に、テストパターンを用いてモデル抽出及び検証の一具体例を説明する。例えば半導体 装置等において配線層を形成する時に、コンタクトとの合わせに着目してOPC補正マス クパターンを求める場合を考える。

半導体装置等における配線層は、通常上下の層にコンタクトホールが形成されており、配 線パターンがこれらコンタクトホールとの接続を確保しなければならない。

配線層をシミュレーションするためのモデルを抽出するために、第1の実施形態と同じように、図6~図8に示されたパターンをテストパターンとして用いる。ただし、図6~図 20 8における各パターン(斜線部分)は配線パターンであると解する。

[0068]

第1の実施形態と同じように、半導体装置の製造プロセスに従ってテストパターン1、2、3を形成し、各測長ポイントの寸法を測定する。

なお、第1の実施形態と同じように、便宜上、フォトマスク上のレイアウトパターン1、 2、3は設計値通りに形成されるとする。

次に、前記リソグラフィシミュレーションツールに、テストパターン1、2、3のレイア ウトデータ、測定結果、各種条件ファイルを入力し、モデルを作成する。

【 0 0 6 9 】

次にモデルのフィッティング結果より、モデルの判定を行なう。指標として、フィッティ 30 ング残差を用いる。

まず、 実際の半導体装置の回路パターンのデザインルールより、 フィッティング残差の規 定値を定める。

例えば本実施形態では、配線パターンの最小ルールを200nmとし、第1の実施形態と 同じように、残差の許容値を、ライン状パターンでは±5nm、ライン端パターンでは± 20nmとする。したがって、テストパターン1とテストパターン2について、フィッテ ィング残差の許容値は±5nmとなり、テストパターン3について、フィッティング残差 の許容値は±20nmとなる。

[0070]

次に、フィッティング残差を確認する。

40

図14は、テストパターンにおける線幅の測定結果とシミュレーション結果を比較する図 である。

図14において、縦軸は測定結果と設計値の差の半分EPE2とシミュレーション結果と 設計値の差の半分EPE1を示し、横軸は測長ポイントを示している。シンボルの定義は 図11と同様である。

図 1 5 は、フィッティング残差を示す図であり、縦軸はフィッティング残差(単位: n m)、横軸は測長ポイントをそれぞれ表わし、シンボルの定義は図 1 2 と同様である。 【 0 0 7 1 】

図14と図15に示すように、シミュレーション結果は測定結果より小さくなっており、 即ち、シミュレーションパターンは実際に形成されたパターンより細くなる。

(15)

(16)

具体 的 に 、 測 長 ポ イ ン ト 1 ~ 4 は 、 テ ス ト パ タ ー ン 1 に お い て 5 本 の 棒 状 パ タ ー ン の 中 心 パターンの中央部を測長している。ライン状パターンのため、残差の許容値は±5 nmで あるが、例えば、測長ポイント1は-6nm、測長ポイント4では-7.8nmの残差が 発生している。 テストパターン2については、測長ポイント5~8の4箇所全て-5nm~-16nmと 許容値を越えている。 測長ポイント9~12は、ライン端パターンのため、許容値が±20nmであるから問題 がない。 [0072] 通常は、フィッティング残差が許容範囲を超えた場合は、フィッティング精度が不十分と 10 され、モデルにおける各種設定項目を修正し、再びテストパターンのシミュレーションを 行なう。従来、フィッティング残差が許容範囲に入るまで、この修正と再度のシミュレー ションを繰り返すとしていたが、本実施形態では、実際にOPCを施した時に、残差が許 容値を超えた各パターンは他の層との相互関係から、フィッティング残差を再評価し、マ スクパターンデータの修正と再度のシミュレーションの繰り返し回数を減らす、または、 省くことを図る。 [0073]次に、以上に確認したフィッティング残差が許容値を超えた各ポイントについて、それら のフィッティング残差を、実際にOPCを施した時に、かかるパターンは他の層との相互 関係から判定する。 20 テストパターン1について、ポイント1とポイント4共に測定結果よりもシミュレーショ ン 結 果 の 線 幅 が 細 る 方 向 に フィ ッティ ン グ 残 差 が 発 生 し て い る 。 テストパターン1における各棒状パターンは配線層における配線パターンである。配線パ ターンは、上下の層でのコンタクトホールと必ず接続している。配線層のシミュレーショ ンを行なう場合、この点を考慮しなければならない。 $\begin{bmatrix} 0 & 0 & 7 & 4 \end{bmatrix}$ 図16は、配線層のシミュレーションにおいて、配線パターンとコンタクトの関係及び影 響を示す。 ここで、テストパターンの測定結果は設計値と同じであると仮定する。即ち、実験結果は 希望通りである。 30 図 1 6 (a) は、線幅が測定結果(=設計値)となる配線パターン 4 を示し、両側の 2 本 の破線は配線パターン4の幅(測定結果=設計値)を示している。 図16(b)は、線幅がシミュレーション値となる配線パターン5を示し、図示のように 配線パターン5は、配線パターン4より細い。 図16(c)は、補正後のパターン6を示す。具体的に、配線パターン5について更なる モデル調整をせず、配線パターン5を出力したモデルで目標の配線パターンを補正する。 図 1 6 (d) は、 O P C 補正フォトマスク 6 を用いて、 半導体基板上に形成された配線パ ターン14、及び配線パターン14の上層に形成されたコンタクトホール16並びに、配 線パターン14の下層に形成されたコンタクトホール12を示している。 40 図17は、図16(d)で示された配線層14とその上下層を含めた半導体装置の部分断 面図である。 図 1 7 に示された半導体装置は、絶縁層 1 1 と、絶縁層 1 1 に形成されたコンタクトホー ル 1 2 と、 絶 縁 層 1 1 上 に 形 成 さ れ た 第 2 の 絶 縁 層 1 3 と 、 第 2 の 絶 縁 層 1 3 に 形 成 さ れ た 配 線 パ タ ー ン 1 4 と 、 第 2 の 絶 縁 層 1 3 と 配 線 パ タ ー ン を 覆 っ て 形 成 さ れ た 第 3 の 絶 縁 層15と、第3の絶縁層15に形成されたコンタクトホール14とを有する。 第 2 の 絶 縁 層 1 3 と 配 線 パ タ ー ン 1 4 と が 本 実 施 形 態 の 配 線 層 と な る 、 [0076]図16(d)に示すように、線幅のシミュレーション値(配線パターン5の幅)が測定結 果(配線パターン4の幅)より小さいので、マスク補正量を必要以上にとることになる。 50

50

即ち、OPC補正フォトマスク6の幅が目標となる幅より広く、その結果、実際に形成さ れた配線パターン14も設計値より太くなり、太い配線ができる事になる。 しかし、配線の線幅が増大すると、上下のコンタクトホールが必ず配線に落ちる事になる ので、配線パターンと上下のコンタクトホールとの接続を確保でき、望ましいことである [0077]ただし、配線抵抗が増大することに注意しなければならない。 次に、ポイント1とポイント4の目標となる線幅(設計値)とシミュレーション線幅の差 から、配線抵抗の変化を確認する。 ポイント1とポイント4の目標となる線幅は、それぞれ400nmと600nmとし、図 10 15に示すように、ポイント1とポイント4のフィッティング残差はそれぞれ-6nmと - 7 . 8 n m と す る。 例えば、配線パターン14の長手方向(図17における紙面に直行する方向)は1μmと する。 1 µ m² 当たりの配線抵抗を R m (/ µ m²)とした時、ポイント 1 とポイント 4の配線抵抗は0.4-0.006*2=0.388Rm (/ μm²)と0.6-0. 008 * 2 = 0.584 Rm $(/\mu m^2)$ となる。 一方、線幅が400nmと600nmになる配線パターンの規定配線抵抗は、0.4Rm (/µm²)と0.6Rm(/µm²)であるので、ポイント1とポイント4の配線 抵抗と規定配線抵抗の比は、0.388/0.4=0.97、0.584/0.6=0. 20 97となる。 即 ち 、 配 線 パ タ ー ン 1 4 が 太 く な る こ と か ら 、 そ の 配 線 抵 抗 が 3 % 減 少 す る 。 配 線 抵 抗 の この程度の減少は、デザインルール的に許容値であるため、問題はない。 したがって、モデル抽出及び検証の際に、フィッティング残差は許容範囲の負の方向にな る場合、実際の配線が太くなるが、上下層のコンタクトホールと接続を確保できるので、 問題は生じない。そのため、この残差を減らすためにパターンの修正とシミュレーション を繰り返すことは必要がなく、フィッティング精度が十分に高いと判断する。 [0079]次に、テストパターン2において、フィッティング残差が許容値を超えた各ポイントにつ いて、実際にOPCを施した時に、かかるパターンは他の層との相互関係を考える。 30 図14と図15に示すように、テストパターン2において、ポイント5、ポイント6、ポ イント7、ポイント8は共に測定結果よりもシミュレーション結果の線幅が細くなる方向 にフィッティング残差が発生している。 具体的に、ライン上パターンのフィッティング残差の許容値は±5nm以内であるのに対 し、ポイント5のフィッティング残差は-5.3nm、ポイント6は-9.5nm、ポイ ント7は-16.2nm、ポイント8は-12.5nmである。 テストパターン2における開口部2aは、配線層では配線間のスペースとなるので、配線 間のスペースが変動すると、そのスペース両側の配線パターンの幅も変動する。前述した ように、配線パターンは、上下の層でのコンタクトホールと必ず接続しているので、配線 間スペースのシミュレーションを行なう場合、この点を考慮しなければならない。例えば 40 、配線間スペースが太くなると、配線の幅が減少するため、配線とコンタクトホールとの 接続の観点からとすれば好ましくない。 [0080]配線間スペースが太くなることによって、配線の幅が設計値よりも減少する際に、コンタ クトとの合わせ精度から、配線間スペース及び配線パターン線幅変動の許容範囲を判定す る。

(17)

図 1 8 は、配線層のシミュレーションにおいて、配線間スペース変動のコンタクトに対す る影響を示す。

図 1 8 (a) は、配線パターン 2 1 a と 2 1 b の間に、線幅が測定結果(設計値)となる 配線間スペース 2 1 c が形成された配線構造を示し、 2 本の破線は配線間スペース 2 1 c の幅を示している。

図 1 8 (b)は、幅がシミュレーション値となっている配線間スペース 2 2 c を示し、図 示のように、スペース 2 2 c は、スペース 2 1 c より幅が小さい。そのため、配線パター ン 2 2 a と 2 2 b の幅は太く計算される。

図18(c)は、OPC補正フォトマスク23を示す。具体的に、配線間スペース22c を出力したモデルで目標の配線スペースをシミュレーションする。上記フィッティングモ デルにしたがって、配線パターン21aと21bの幅に付加して、OPC補正フォトマス ク23が得られる。OPC補正フォトマスク23において、スペース23cは設計幅(ス ペース21cの幅)より大きく、スペース23c両側の配線パターン23aと23bの幅 は、負のマスク補正量を付加されたので、図18(a)に示す配線パターン21aと21 bより細い。

図18(d)は、OPC補正フォトマスク23を用いて、半導体基板上に形成された配線 パターン24a、24b、配線間スペース24c、及び配線パターン24a、24bの上 層に形成されたコンタクトホール16a、16b、並びに、配線パターン24a、24b の下層に形成されたコンタクトホール12a、12bを示している。

[0081]

図18(a)~(d)に示すように、配線間スペースの線幅のシミュレーション値(スペース22cの幅)が測定結果又は設計値(スペース21cの幅)より小さいので、配線パターンは測定結果よりも太く計算される(配線パターン22aと22b)。したがって、マスク補正量を必要な補正量より小さい値を採っている。即ち、配線パターン23aは目標値より細く、その結果、実際に形成された配線パターン24a、24bは設計値より細くなる。

しかし、 配線パターン 2 4 a、 2 4 b は上下層でのコンタクトホール 1 6 a と 1 2 a、 及び 1 6 b と 1 2 b と接続すれば良いので、 配線パターン 2 4 a、 2 4 b とこれらコンタクトホールとの合わせずれを確認する。

[0082]

以上の配線パターンとコンタクトホールの合わせずれについて、設計値に対してOPCを 施したシミュレーション後の配線幅(図18(d)、24aと24b)とコンタクトホー ル16a、16b(又は12a、12b)の間隔がデザインルール上のオーバーレイを満 たしていれば問題は無いので、下記式1及び式2を満たすことを配線パターンとコンタク トホールの接続が良好であることの条件とする。

30

40

50

10

20

【00083】 図19は、図18(d)に示された配線パターン24a、または、配線パターン24bの 部分を拡大した図である。図面を簡潔にするため、図19において、コンタクトホール1 2aまたは12bを図示しておらず、斜線を省略しており、また、配線パターンとコンタ クトホールの符号を24と16とした。 図19に示すように、コンタクトホール16の直径をDで示し、その最大値をDmax、 最小値をDminで示す。また、配線パターン24の線幅をLとし、その最大値をLma x、最小値をLminとする。 コンタクトホール16から配線パターン24のエッジまでの距離をS1とS2で示し、S 1とS2の小さい値をSminとする。デザインルールで定めた配線層24とコンタクト ホール16のオーバーレイを Lとする。

【0084】

配線層とコンタクトホールの接続を確保するために、次の式を満たすことを条件とする。 L < S m i n ・・・(1) D + 2 ・ L < L ・・・(2)

【0085】

式 1 によれば、コンタクトホール 1 6 から配線パターン 2 4 のエッジまでの距離の近い方 (S 1 または S 2)も、オーバーレイを確保しなければならない。 式 2 によれば、コンタクトホール 1 6 の直径と、オーバーレイの 2 倍との和は、配線パタ

ーン24の幅を超えてはならない。 [0086]次に、具体的な数値例を挙げる。 テストパターン2で、残差が許容値を超過しているポイント5~8の配線間スペースの幅 は、それぞれ150nm,200nm,500nm,1000nmとし、それぞれのフィ ッティング残差は、図15に示すように、 - 5 . 3 n m 、 - 9 . 5 n m 、 - 1 6 . 2 n m 、 - 1 2 . 5 n m で あ り 、 O P C 後 の 補 正 量 は そ れ ぞ れ 3 n m , 5 n m , 1 0 n m , 1 0 nmであった。 コンタクトホール16の直径を200nmに固定し、即ち、Dmax=Dmin=D=2 00nmとする。また、配線層とコンタクトホールのオーバーレイ Lは配線パターンの 10 幅と関係なく、20nmである。 又、テストパターン 2 bは10μm角の正方形であり、ここでいう配線幅は、(10μm - O P C 後の 2 a の線幅) / 2 であらわされる。 このような条件で、式1と式2を満たしているかどうかを確認する。 [0087]パターン 2 の配線部分(斜線領域)は 5 um程度ある為、ポイント 5 ~ 8 の S 1 、 S 2 は 全て式1を満たした。 コンタクトホール16の直径は全て200nmである為、ポイント5~8について、式2 の左側を計算すると、D+2・ L=200+2×20=240nmとなる。 次に、ポイント5の配線パターンの幅をL5とすれば、 20 $L5 = 2b - (配線間スペース + 2 \times OPC)$ $= \{1 0 0 0 0 - (1 5 0 + 2 \times 3) \}/2$ $= 4922 \text{ nm} > D + 2 \cdot \sigma L \ (= 240 \text{ nm})$ 同様にして、L6=4895nm,L7=4740nm,L8=4490nmとなる。 即ち、ポイント5~8のいずれも、式2を満たしている。そのため、配線パターン24と コンタクトホール16の合わせずれは問題が無いことを判明した。 [0088]このように、モデル抽出及び検証の際に、配線間スペースのフィッティング残差は許容範 30 囲を超えたとしても、デバイス特性に影響を与えない範囲であれば、許容できる。実際に 、上記のように、OPCを施した後の配線パターンとコンタクトホールの合わせずれを確 認すると、配線パターンとコンタクトホールとの接続を十分確保でき、問題は生じないこ とが分かる。そのため、フィッティング精度が十分に高いと言える。 したがって、全てのテストパターン及び測長ポイントについて、モデルとして十分な精度 が得られ、精度の良いモデルである。 その結果、測定された残差を減らすためにパターンの修正とシミュレーションを繰り返す ことは必要がない。これによって、モデル抽出及び検証に要する時間を短縮できる。 [0089]以上のモデルを用いて、テストパターン1、2、3によって構成される配線層を形成する 40 ためのマスクパターンデータを用い、光強度シミュレーションを行ない、配線層における 各パターンの形状、寸法、分布を計算する。シミュレーションで得られたパターンと設計 パターンとの差より補正量が算出され、OPC補正マスクパターンが得られる。 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ 以上に説明した、テストパターンを用いて、配線層を形成するためのOPC補正マスクパ ターンを求めるモデルを抽出する処理を図20のフローチャートでまとめる。なお、図2 0において、図13と同じ内容について説明を適宜に省略する。 図20は、第2の実施形態において、モデルベースOPCにおけるモデル抽出及び検証に おける処理の一例を示すフローチャートである。 [0091] 50

(20) JP 2004-163472 A 2004.6.10 ステップS31: 第1のテストパターン1、第2のテストパターン2、第3のテストパターン3を形成する ステップS32: 各テストパターンにおけるパターン幅や、パターン間のスペース距離を測定する。 ステップS33: モデルを抽出する為に、モデルに用いられる各種ファイルを作成する。 ステップS34: 抽出されたモデルにより、テストパターンデータを用い、第1、第2、第3のテストパタ ーン3におけるパターン線幅を計算する。 [0092]ステップS35: 測 定 結 果 と シ ミ ュ レ ー シ ョ ン 値 を 比 較 し 、 フ ィ ッ テ ィ ン グ 残 差 が 誤 差 許 容 範 囲 以 内 に な っ ているかどうかを判断する。 具体的に、ライン状パターンとライン端パターンに分け、そのそれぞれについて誤差許容 範囲を-a S +aとした。ここで、Sはフィッティング残差を表わし、aは定数であ る。 残差が誤差許容範囲以内になっている場合は、ステップ39に進み、モデルの検証が終了 し、モデルが完成する。 残差が誤差許容範囲以内になっていない場合は、ステップS36に進む。 [0093]ステップS36: 残差が(- a、 + a)範囲を超えたポイントについて、関わるパターンの特性を確認し、 残差が負の方向および正の方向を(- a、 + a)の範囲を超えた場合、デバイスへの影響 を分析する。 例えば、配線パターンの場合は、配線パターンの幅が細くなり、または、太くなる場合に 、配線パターンと上下層のコンタクトホールとの接続への影響を分析する。 これによって、両者の接続を確保できる上限と下限を見出し、新しい残差許容範囲-b S + cを決定する。ここで、bとcは定数である。 [0094] ステップS37: 残差が(- a、 + a)範囲を超えた各ポイントについて、その残差は残差許容範囲 - b S + c に入っているかどうかを確認する。 ステップS38: 残差が-b S +cに入っていれば、ステップ39に進み、モデルの検証が終了し、モ デルが完成する。 残差が-b S +cに入っていなければ、ステップS33に戻し、シミュレーションを 実施する際の各種設定項目を修正し、再びシミュレーションを行なう。残差が-b S + c に入るまで、ステップ S 3 3 ~ ステップ S 3 8 を繰り返す。 [0095] このように、モデル抽出及び検証が完成する。

以上のモデルを用いて、半導体基板上に目標のパターンのシミュレーションを行ない、マ スクパターン各辺の補正量を求めることから、 O P C 補正マスクパターンが得られる。 【 0 0 9 6 】

以上の本実施の形態によれば、フィッティング残差が規定された許容範囲を超えた場合で あっても、フィッティング精度を不十分とせず、実際にOPCを施した時に、残差の超過 がパターンのデバイスにおける特性、例えば配線層とコンタクトホールの接続状態にどの ような影響を与えるかを判断し、フィッティング残差の許容範囲を再評価する。これによ って、超過した残差を減らすためにモデルの修正などの処理を繰り返すことは必要がなく 、合理なモデル評価が容易に達成でき、モデル抽出及び検証に要する時間を短縮できる。

30

10

【 0 0 9 7 】

第3の実施形態

本実施形態において、第1と第2の実施形態で説明した手法でテストパターンを用いてモ デル抽出及び検証を行ない、モデルベースOPCでOPC補正マスクパターンを得る。そ して、このOPC補正マスクパターンを用い、半導体装置を製造する例を述べる。 本実施形態において、まずは、モデル抽出と検証を行なう。モデル抽出と検証の方法は、 第1と第2の実施形態で説明した方法と同様である。 即 ち 、 形 成 す る パ タ ー ン の 半 導 体 装 置 に お け る 特 性 、 及 び パ タ ー ン 線 幅 の 変 動 が 半 導 体 装 置特性に与える影響から、フィッティング残差の許容範囲を評価し、短い時間で容易に合 理なモデル評価を達成する。 10 例えば、配線パターン及び配線間スペースの場合は、配線パターンと上下の層のコンタク トホールとの接続関係から、配線パターン及び配線間スペースの誤差の許容範囲を決める このように得られたモデルによって、OPC補正マスクパターンを作成し、半導体装置を 製造する。 [0098]図21は、図17に示された半導体装置を製造するプロセスを示す部分断面図である。 図21(a)は、例えば、開口パターン32が形成されたフォトマスク31と、露光装置 における光学系33を示す。 フォトマスク31には、以上のように得られたモデルを用いて、モデルベースOPCによ 20 って、OPCを施したフォトマスクである。 図示しない光源からのレーザ光40は、フォトマスク31を通過して、光学系33を経由 して下方の半導体基板へ照射する。 [0099]図 2 1 (b) は、例えば、酸化膜からなる絶縁層 1 1 を示す。図示しないが、絶縁層 1 1 上にフォトレジスト膜を塗布し、図21(a)の露光装置からの光はフォトレジスト膜を 照射し、露光を行ない、フォトマスク31上の開口パターン32を絶縁層11に成形し、 コンタクトホール12を形成する。その後フォトレジストを除去する。 コンタクトホール12に、例えば、Wなどの金属を堆積する。 次に、図21(C)に示すように、絶縁層11上に、例えば酸化膜からなる第2の絶縁層 30 13を形成し、第2の絶縁層13に配線層を形成するための開口部14bを露光によって 形成する。なお、この時、用いるフォトマスクが図21(b)の工程で用いたものと異な るが、便宜上、フォトマスク31と記す。 [0100]次に、図21(d)に示すように、開口部14bに、例えば、Wなどの金属を堆積し、配 線層14を形成する。 そして、 第 2 の絶 縁 層 1 3 と配 線 層 1 4 を覆って 第 3 の絶 縁 層 1 5 を形 成 する。 そして、 図21(b)と同じように露光を行ない、フォトマスク31上の開口パターン32を絶縁 層15に転写し、コンタクトホール16を形成する。 図21(c)と同じように、この時に用いるフォトマスクが図21(b)と(c)の工程 40 で用いたものと異なるが、便宜上、フォトマスク31と記す。 OPC補正フォトマスクであるフォトマスク31のマスク補正量は、 形成するパターンの |半 導 体 装 置 に お け る 特 性 及 び パ タ ー ン 線 幅 の 変 動 が 半 導 体 装 置 特 性 に 与 え る 影 響 か ら 、 フ ィッティング残差の許容範囲を評価して求められた。例えば、配線パターンの場合は、配 線 パ タ ー ン と 上 下 の 層 の コ ン タ ク ト ホ ー ル と の 接 続 関 係 か ら 、 配 線 パ タ ー ン 及 び 配 線 間 ス ペースの誤差の許容範囲を決めた。そのため、配線パターン14と上下の層のコンタクト ホール12,16との接続を十分確保されている。

本実施形態によれば、モデルベースOPCにより、マスク補正量を求める時間を短縮でき 50

(21)

、 形 成 さ れ た 配 線 パ タ ー ン と 上 下 の 層 の コ ン タ ク ト ホ ー ル と の 接 続 を 確 保 で き る 。 【 0 1 0 3 】

以上、本発明を好ましい実施の形態に基づき説明したが、本発明は以上に説明した実施の 形態に限られるものではなく、本発明の要旨を逸脱しない範囲で、種々の改変が可能であ る。

例えば、上記の実施形態でパターンと他の層との接続関係から、残差の許容範囲を評価す るとしたが、他のデバイス特性でもよい。

また、上記の実施形態でフィッティング残差が負となる例を挙げたが、残差が正となって も、同様にデバイス特性を分析し、残差の許容範囲を評価することができる。

【0104】

【発明の効果】

10

以上説明した本発明のフォトマスクの設計方法、フォトマスク、及び半導体装置によれば 、シミュレーション誤差の許容範囲は、パターンのデバイスにおける特性、及びこのパタ ーンの誤差がデバイス特性に与える影響から決めることから、各パターンが実際に要求す るシミュレーション精度を満たせば良いので、単にシミュレーション誤差を減らすために モデルに対する修正などの不自然な操作を必要以上に行なう必要がなくなり、十分な精度 を確保しながら、合理なモデル評価が容易に達成でき、モデル抽出及び検証に要する時間 を短縮できる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態において、モデルベースOPCに関する処理の概略を示 20 すフローチャートである。

【図2】本発明の第1の実施形態において、モデルベースOPCにおけるモデルフィッティング処理を概略的に示す図である。

【図3】本発明の第1の実施形態において、モデルベースOPCを用いて、実回路に対してシミュレーションを行なう処理を概略的に示す図である。

【図4】本発明の第1の実施形態において、モデルベースOPCを施した、実回路のレイ アウトデータを転写・加工後の形状を概略的に示す図である。

【図 5 】本発明の第 1 の実施形態において、モデルベース O P C におけるモデル抽出と検 証に関する処理の概略を示すフローチャートである。

【図 6】本発明の第1の実施形態において用いられたテストパターンの第1の例を示して 30 いる。

【図7】本発明の第1の実施形態において用いられたテストパターンの第2の例を示している。

【図8】本発明の第1の実施形態において用いられたテストパターンの第3の例を示している。

【図9】本発明の実施形態において用いられるフィッティング残差の定義を説明する図で ある。

【図10】図9に続いて、本発明の実施形態において用いられるフィッティング残差の定 義を説明する図である。

【図11】本発明の第1の実施形態において、テストパターンを用いて測定した線幅とシ 40 ミュレーションの結果を比較する図である。

【図12】本発明の第1の実施形態において、テストパターンにおける線幅のシミュレー ション結果と測定結果との残差を示す図である。

【図13】本発明の第1の実施形態において、モデルベースOPCにおけるモデル抽出及び検証において処理の一具体例を示すフローチャートである。

【図14】本発明の第2の実施形態において、テストパターンを用いて測定した線幅とシ ミュレーションの結果を比較する図である。

【図15】本発明の第2の実施形態において、テストパターンにおける線幅のシミュレー ション結果と測定結果との残差を示す図である。

【図16】本発明の第2の実施形態において、配線層のシミュレーションでは、配線パタ 50

10

20

ーンの線幅の変動とコンタクトの関係及び影響を示す図である。

【図17】本発明の第2の実施形態にかかる半導体装置の部分断面図である。

【図18】本発明の第2の実施形態において、配線層のシミュレーションでは、配線間スペースの変動がコンタクトの関係及び影響を示す図である。

【図19】本発明の第2の実施形態において、配線パターンとコンタクトホールの合わせ ずれを示す図である。

【図20】本発明の第2の実施形態において、モデルベースOPCにおけるモデル抽出及び検証において処理の一具体例を示すフローチャートである。

【図21】本発明の第3の実施形態にかかる半導体装置を製造するプロセスを示す部分断 面図である。

【符号の説明】

1、2,3…テストパターン、1 a…パターン、1 b…測定箇所、1 c…実パターン、1 d…シミュレーションパターン、2 a…開口部、2 b…パターン、2 c…測定箇所、3 a 、3 b…パターン、3 c…測定箇所、3 d…パターン線幅、4…設計配線パターン、5 … シミュレーションパターン、6 … O P C 補正マスク、1 1 …絶縁層、1 2、1 2 a、1 2 b…コンタクトホール、1 3 …絶縁層、1 4 …配線層、1 5 …絶縁層、1 6、1 6 a、1 6 b…コンタクトホール、2 1 a、2 1 b…設計配線パターン、2 1 c…設計配線間スペ ース、2 2 a、2 2 b…シミュレーション配線パターン、2 2 c …シミュレーション配線 間スペース、2 3 … O P C 補正マスク、2 3 a、2 3 b…補正後配線パターン、2 3 c … 補正後配線間スペース、2 4 a、2 4 b …形成された配線パターン、2 4 c …形成された 配線間スペース、3 1 … フォトマスク、3 2 …開口パターン、3 3 …光学系、1 0 1 … デ ストパターン・レイアウトデータ、1 0 2 …テストパターン・フォトマスク、1 0 3 … ウ ェハ、1 0 4 …テストパターン、1 0 5 …プロセスモデル、1 0 6 …実回路のレイアウト データ、1 0 7 …シミュレーション・パターン、1 0 8 … O P C 補正パターン、1 0 9 … 目標パターン。

【図1】

【図2】









【図5】



【図6】



【図7】





【図8】







【図10】



(--)









【図13】



【図14】







【図17】



【図18】











【図21】

