



(21)申請案號：098108185

(22)申請日：中華民國 98 (2009) 年 03 月 13 日

(51)Int. Cl. : G02F1/1333 (2006.01)

G02F1/1339 (2006.01)

(71)申請人：深超光電(深圳)有限公司(中國大陸) CENTURY DISPLAY (SHENXHEN) CO., LTD. (CN)

中國大陸

(72)發明人：李得俊(TW)；黃柏強(TW)

(74)代理人：林火泉

(56)參考文獻：

TW 550430

TW M251142

US 6151092

US 6404480B2

審查人員：葉耀中


申請專利範圍項數：15 項 圖式數：16 共 0 頁

(54)名稱

可避免於角落區堆積真空泡之顯示面板

(57)摘要

本發明係揭露一種可避免於角落區堆積液晶真空泡之顯示面板，包含一彼此相對設置之薄膜電晶體基板與彩色濾光片基板，在薄膜電晶體基板與該彩色濾光片基板之間係夾置有一框膠，該膠框塗布於薄膜電晶體基板與彩色濾光片基板之角落區與邊緣區，另在薄膜電晶體基板之邊緣區上設有至少一墊高層，此墊高層係與框膠重疊。本發明係藉由墊高層的設計，使框膠塗布區之邊緣區上下兩側基板的間距大於其角落區之上下兩側基板的間距，進而避免在框膠塗布區之角落區積聚真空泡。



第 4 圖

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※ 申請案號：098108185

※ 申請日：98.3.13 ※IPC 分類：G02F 1/1333 (2006.01)

一、發明名稱：(中文/英文) G02F 1/1339 (2006.01)

可避免於角落區堆積真空泡之顯示面板

二、中文發明摘要：

本發明係揭露一種可避免於角落區堆積液晶真空泡之顯示面板，包含一彼此相對設置之薄膜電晶體基板與彩色濾光片基板，在薄膜電晶體基板與該彩色濾光片基板之間係夾置有一框膠，該膠框塗布於薄膜電晶體基板與彩色濾光片基板之角落區與邊緣區，另在薄膜電晶體基板之邊緣區上設有至少一墊高層，此墊高層係與框膠重疊。本發明係藉由墊高層的設計，使框膠塗布區之邊緣區上下兩側基板的間距大於其角落區之上下兩側基板的間距，進而避免在框膠塗布區之角落區積聚真空泡。

三、英文發明摘要：

四、指定代表圖：

(一)本案指定代表圖為：第 (4) 圖。

(二)本代表圖之元件符號簡單說明：

18 薄膜電晶體基板

20 彩色濾光片基板

22 框膠

24 間隔物

26 墊高層

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

六、發明說明：

【發明所屬之技術領域】

本發明係有關一種顯示面板，特別是關於一種可避免於面板角落區堆積真空泡之顯示面板。

【先前技術】

請參閱第 1 圖，液晶面板是平面顯示裝置中的關鍵元件，其主要構件包含二基板及封裝於該二基板間之液晶層。上述二基板中，其中薄膜電晶體基板 10 具有陣列的畫素電極，用以控制液晶分子的旋轉角度；另一彩色濾光片基板 12 則用以使液晶面板呈現彩色的影像。液晶則被夾置於此二基板之間，且在此二基板的周圍部分利用框膠 14 封裝。

在液晶面板的製造過程中，因應大尺寸液晶面板量產的需求，通常採用液晶滴注技術，及液晶材料採用滴下的方式注入，從而適當控制液晶材料的使用量而節省液晶材料的成本，並大幅縮減灌注液晶時間。在使用液晶滴注法時，首先將框膠 14 塗布於其中一基板表面，形成一收容空間，接著將液晶滴入此收容空間，再來將二基板疊合，藉由紫外光照射使框膠硬化以黏合二基板。框膠 14 除了黏合上述之基板外，其中還有間隔物 (spacer) 可用來支撐二基板，以確保二基板 10、12 間間距恒定。

然而，通常液晶注入量較低時，常於面板之角落區堆積較大的真空泡 16，此真空泡 16 內部因無液晶，故無法顯示影像，導致該面板必須報廢，造成損失。

請同時參閱第 2 圖，此圖為第 1 圖沿 A-A' 線之剖視圖，分析造成角落真空泡 16 積聚的原因，在於當液晶量注入過少時，因大氣壓力會使上方的彩色濾光片基板 12 之玻璃基板扭曲，所以彩色濾光片基板 12 中央部分會較低，而彩色濾光片基板 12 邊緣部分則由框膠 14 支撐所以可維持原來間隔，即二基板 10、12 在邊緣處間隔 $D1$ 大於其在

中央部分處の間隔 D2。但由於框膠 14 之角落區係有水準與垂直二方向的力支撐基板 10、12，而其邊緣區則僅有垂直方向的力支撐基板 10、12，就基板 10、12 整體而言，所被支撐的力分佈不平均，因此才會在靠近框膠 14 之角落區積聚較大的真空泡 16。

因此，本發明係在針對上述之困擾，提出一種可避免於角落區堆積真空泡之顯示面板，以解決上述該等缺失。

【發明內容】

本發明之主要目的，在於提供一種顯示面板，其係在面板邊緣的框膠塗布區設置一墊高層，使此框膠塗布區的之邊緣區上下兩側基板的間距大於其角落區之上下兩側基板的間距，進而避免在面板之角落區積聚真空泡。

為達上述目的，本發明提供一種可避免於角落區堆積真空泡之顯示面板，包含一彼此相對設置之薄膜電晶體基板與彩色濾光片基板，在薄膜電晶體基板與該彩色濾光片基板之間係夾置有一框膠，此框膠塗布於薄膜電晶體基板與該彩色濾光片基板之角落區與邊緣區，另在薄膜電晶體基板之邊緣區上設有至少一墊高層，此墊高層係與框膠重疊。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效更有進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

【實施方式】

為了避免於顯示面板的角落區積聚較大的真空泡，本發明提出一種顯示面板，其俯視圖如第 3 圖所示，第 4 圖為第 3 圖中沿 A-A' 線之結構剖視圖，以下請同時參閱此二圖。顯示面板包含一薄膜電晶體基板 18 與一彩色濾光片基板 20，此基板 20 係與薄膜電晶體基板 18 相對設置，且一框膠塗布區位於薄膜電晶體基板 18 與彩色濾光片基板 20 之周邊的邊緣區與角落區上。此框膠塗布區係塗布有一框膠 22，使

薄膜電晶體基板 18 與彩色濾光片基板 20 之間夾置有此框膠 22。框膠塗布區的角落區為框膠 22 的四個轉折處，其餘部分為邊緣區，即相鄰二轉折處所夾的框膠 22 區。上述之二基板 18、20 之角落區與邊緣區，分別緊靠框膠塗布區之角落區與邊緣區，框膠 22 內含有複數球狀間隔物 24，以用來支撐薄膜電晶體基板 18 與彩色濾光片基板 20。

另在薄膜電晶體基板 18 之邊緣區上設有一墊高層 26，此墊高層 26 係與框膠 22 重疊，使框膠塗布區之邊緣區上下兩側的薄膜電晶體基板 18 與彩色濾光片基板 20 的間距 D1 大於其角落區上下兩側的薄膜電晶體基板 18 與彩色濾光片基板 20 的間距 D2，如此才能使彩色濾光片基板 20 受大氣壓力壓迫時，其中央部分不會太靠近薄膜電晶體基板 18，而積聚真空泡於框膠塗布區之角落區，且在設計上，墊高層 26 的厚度約 0.05~0.4 微米。

薄膜電晶體基板 18 包含一玻璃基板與複數薄膜電晶體，薄膜電晶體設於玻璃基板上，其中墊高層 26 可以選自薄膜電晶體之第一金屬層、絕緣層、半導體層、第二金屬層、保護層與透明電極層，且半導體層包含非晶矽層與歐姆接觸層。

以下參閱第 3 圖及第 5 圖，第 5 圖為第 3 圖沿 B-B' 線之結構剖視圖。從第 5 圖中可以看出薄膜電晶體基板 18 之玻璃基板 28、薄膜電晶體 30 與儲存電容 32，且在薄膜電晶體基板 18 與彩色濾光片基板 20 之間係夾持一液晶層 34 與球狀間隔物 24，且其周圍係環設框膠 22。

以下先敘述薄膜電晶體基板 18 之薄膜電晶體 30 與儲存電容 32 的製作過程，與其組成材質及厚度。當欲製作薄膜電晶體基板 18 時，係先提供一玻璃基板 28，並依序在此玻璃基板 28 上形成第一金屬層 36、絕緣層 38、半導體層 40、第二金屬層 46、保護層 48 與透明電極層 50，以同時製作出如第 5 圖中所示的薄膜電晶體 30 與儲存電容 32，其中半導體層 40 之非晶矽層 42 與歐姆接觸層 44 係同時形成，且非晶矽層 42 在歐姆接觸層 44 與絕緣層 38 之間。

上述之第一金屬層 36 係作為薄膜電晶體 30 之閘極與儲存電容 32

之一電極，此第一金屬層 36 又分成一上下二層，上層之材質為鉬 (Mo)，下層的材質為釹化鋁 (AlNd)，下層介於上層與玻璃基板 28 之間，上層介於下層與絕緣層 38 之間。對於 7 吋以下面板，上下二層的厚度分別為 500 與 1500 埃；對於 7 吋以上面板，上下二層的厚度分別為 500 與 3000 埃。

上述之絕緣層 38 係作為薄膜電晶體 30 之閘極絕緣層與儲存電容 32 之介電層，其材質為氮化矽，其厚度約為 2970~3630 埃。

上述之半導體層 40 包含非晶矽層 42 與歐姆接觸層 44，其係作為薄膜電晶體 30 的通道，歐姆接觸層 44 的材質為 n+ 摻雜之非晶矽，其厚度約為 255~345 埃，非晶矽層 42 之厚度約為 1530~1870 埃。

上述之第二金屬層 46 係作為薄膜電晶體 30 之源極與汲極，此第二金屬層 46 又分成一上、中、下三層，上、下層之材質為鉬，中層的材質為鋁，中層位於上下二層之間，下層介於中層與半導體層 40 之間，上層介於中層與保護層 48 之間。上、中、下三層的厚度分別為 250、2500、300 埃。

上述之保護層 48 係覆蓋薄膜電晶體 30 之源極與汲極，並作為儲存電容 32 之介電層，其材質為氮化矽，厚度約為 1700~2300 埃。上述之透明電極層 50 係作為薄膜電晶體基板 18 之畫素電極，其材質為氧化銻錫，厚度約為 360~440 埃。

上面有說到本發明之墊高層可選自第一金屬層 36、絕緣層 38、半導體層 40、第二金屬層 46、保護層 48 與透明電極層 50，以下介紹第一實施例，請同時參閱第 3 圖至第 5 圖，第 4 圖中的墊高層 26 即為第 5 圖中介於玻璃基板 28 與框膠 22 之間的第一金屬層 36，且第一金屬層 36 係於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 閘極與此墊高層 26。

第二實施例請同時參閱第 3 圖、第 4 圖與第 6 圖，第 6 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 4 圖中的墊高層 26 即為第 6 圖中介於玻璃基板 28 與框膠 22 之間的絕緣層 38，且絕緣層 38 係於同一步驟

中形成薄膜電晶體基板 18 之薄膜電晶體 30 的閘極絕緣層與此墊高層 26。

第三實施例請同時參閱第 3 圖、第 4 圖與第 7 圖，第 7 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 4 圖中的墊高層 26 即為第 7 圖中介於玻璃基板 28 與框膠 22 之間的半導體層 40，且半導體層 40 係於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的通道與此墊高層 26。

第四實施例請同時參閱第 3 圖、第 4 圖與第 8 圖，第 8 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 4 圖中的墊高層 26 即為第 8 圖中介於玻璃基板 28 與框膠 22 之間的第二金屬層 46，且第二金屬層 46 係於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的源極、汲極與此墊高層 26。

第五實施例請同時參閱第 3 圖、第 4 圖與第 9 圖，第 9 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 4 圖中的墊高層 26 即為第 9 圖中介於玻璃基板 28 與框膠 22 之間的保護層 48，且作為此墊高層 26 之保護層 48 係於形成薄膜電晶體基板 18 之薄膜電晶體 30 上，以覆蓋薄膜電晶體 30 之步驟中同步形成。

第六實施例請同時參閱第 3 圖、第 4 圖與第 10 圖，第 10 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 4 圖中的墊高層 26 即為第 10 圖中介於玻璃基板 28 與框膠 22 之間的透明電極層 50，且透明電極層 50 係於同一步驟中形成薄膜電晶體基板 18 之畫素電極與此墊高層 26。

墊高層 26 的數量也可以在一層以上，如二層。如第 11 圖所示，並請同時參閱第 3 圖，第 11 圖為第 3 圖沿 A-A' 線之結構剖視圖。第 11 圖與第 4 圖的結構差異在於墊高層 26 的數量多了一層，此二層第一、第二墊高層 52、54 互相完全重疊，第一墊高層 52 係直接設於薄膜電晶體基板 18 上，第二墊高層 54 係設於第一墊高層 52 上，且二墊高層 52、54 皆可選自薄膜電晶體之第一金屬層、絕緣層、半導體層、第二金屬層、保護層與透明電極層的其中二層，又二墊高層 52、54

的相對位置必須與薄膜電晶體 30 各層一致，每一層形成的步驟順序亦皆與上述相同。

以下介紹其中二種實施例，請同時參閱第 3 圖、第 11 圖與第 12 圖，第 12 圖為第 3 圖沿 B-B' 線之結構剖視圖，第 11 圖中的第一、第二墊高層 52、54 係分別選自第一金屬層 36 與半導體層 40，即第一、第二墊高層 52、54 分別為第 12 圖中介於玻璃基板 28 與框膠 22 之間的第一金屬層 36 與半導體層 40，由於在薄膜電晶體 30 中，第一金屬層 36 係位於半導體層 40 與玻璃基板 28 之間，因此二墊高層 52、54 若欲選自第一金屬層 36 與半導體層 40，則第一金屬層 36 必位於半導體層 40 與玻璃基板 28 之間。另外，第一金屬層 36 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 閘極與此第一墊高層 52，半導體層 40 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的通道與此第二墊高層 54。

接著請同時參閱第 3 圖、第 11 圖與第 13 圖，第 13 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 11 圖中的第一、第二墊高層 52、54 係分別選自半導體層 40 與第二金屬層 46，即第一、第二墊高層 52、54 分別為第 13 圖中介於玻璃基板 28 與框膠 22 之間的半導體層 40 與第二金屬層 46，由於在薄膜電晶體 30 中，半導體層 40 係位於第二金屬層 46 與玻璃基板 28 之間，因此二墊高層 52、54 若欲選自半導體層 40 與第二金屬層 46，則半導體層 40 必位於第二金屬層 46 與玻璃基板 28 之間。另外，半導體層 40 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 通道與此第一墊高層 52，第二金屬層 46 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的源極、汲極與此第二墊高層 54。

墊高層的設計還有一種漸層式的實施例，以下請參閱第 3 圖、第 14 圖，第 14 圖為第 3 圖沿 A-A' 線之結構剖視圖。第 14 圖與第 11 圖之結構差異在於墊高層的設計，在第 3 圖與第 14 圖中，二墊高層 52、54 的總厚度由框膠塗布區之兩角落區向其邊緣區中部逐漸增加，換言

之，薄膜電晶體基板 18 與彩色濾光片基板 20 之邊緣區上的墊高層膜厚高於其角落區上的墊高層。第一墊高層 52 設於薄膜電晶體基板 18 上，且靠近薄膜電晶體基板 18 與彩色濾光片基板 20 之角落區，第二墊高層 54 係遠離薄膜電晶體基板 18 與彩色濾光片基板 20 之角落區，使此兩層墊高層 52、54 構成階梯狀的墊層，且墊高層 52、54 在靠近薄膜電晶體基板 18 與彩色濾光片基板 20 之角落區的部分為間斷的墊層，其中此間斷區開口密度以薄膜電晶體基板 18 與彩色濾光片基板 20 之邊緣區向其角落區漸增。

二墊高層 52、54 皆可選自薄膜電晶體之第一金屬層、絕緣層、半導體層、第二金屬層、保護層與透明電極層的其中二層，又二墊高層 52、54 的相對位置必須與薄膜電晶體各層一致，每一層形成的步驟順序亦皆與上述相同。

以下介紹其中二種實施例，請同時參閱第 3 圖、第 14 圖與第 15 圖，第 15 圖為第 3 圖沿 B-B' 線之結構剖視圖，第 14 圖中的第一、第二墊高層 52、54 係分別選自第一金屬層 36 與半導體層 40，即第一、第二墊高層 52、54 分別為第 15 圖中介於玻璃基板 28 與框膠 22 之間的第一金屬層 36 與半導體層 40，由於在薄膜電晶體 30 中，第一金屬層 36 係位於半導體層 40 與玻璃基板 28 之間，因此二墊高層 52、54 若欲選自第一金屬層 36 與半導體層 40，則第一金屬層 36 必位於半導體層 40 與玻璃基板 28 之間。另外，第一金屬層 36 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 閘極與此第一墊高層 52，半導體層 40 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的通道與此第二墊高層 54。

接著請同時參閱第 3 圖、第 14 圖與第 16 圖，第 16 圖為第 3 圖沿 B-B' 線之結構剖視圖。第 14 圖中的第一、第二墊高層 52、54 係分別選自半導體層 40 與第二金屬層 46，即第一、第二墊高層 52、54 分別為第 16 圖中介於玻璃基板 28 與框膠 22 之間的半導體層 40 與第二金屬層 46，由於在薄膜電晶體 30 中，半導體層 40 係位於第二金屬

層 46 與玻璃基板 28 之間，因此二墊高層 52、54 若欲選自半導體層 40 與第二金屬層 46，則半導體層 40 必位於第二金屬層 46 與玻璃基板 28 之間。另外，半導體層 40 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 通道與此第一墊高層 52，第二金屬層 46 係亦於同一步驟中形成薄膜電晶體基板 18 之薄膜電晶體 30 的源極、汲極與此第二墊高層 54。

綜上所述，本發明藉由墊高層的設計，使框膠塗布區之邊緣區上下兩側基板的間距大於其角落區之上下兩側基板的間距，進而避免在框膠塗布區之角落區積聚真空泡。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

【圖式簡單說明】

第 1 圖為先前技術之顯示面板結構俯視圖。

第 2 圖為第 1 圖之顯示面板結構沿 A-A'線之結構剖視圖。

第 3 圖為本發明之顯示面板結構俯視圖。

第 4 圖為第 3 圖之顯示面板結構沿 A-A'線之第一實施例的結構剖視圖。

第 5 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第一實施例的結構剖視圖。

第 6 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第二實施例的結構剖視圖。

第 7 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第三實施例的結構剖視圖。

第 8 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第四實施例的結構剖視圖。

第 9 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第五實施例

的結構剖視圖。

第 10 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 4 圖之第六實施例的結構剖視圖。

第 11 圖為第 3 圖之顯示面板結構沿 A-A'線之第二實施例的結構剖視圖。

第 12 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 11 圖之第一實施例的結構剖視圖。

第 13 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 11 圖之第二實施例的結構剖視圖。

第 14 圖為第 3 圖之顯示面板結構沿 A-A'線之第三實施例的結構剖視圖。

第 15 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 14 圖之第一實施例的結構剖視圖。

第 16 圖為第 3 圖之顯示面板結構沿 B-B'線並對應第 14 圖之第二實施例的結構剖視圖。

【主要元件符號說明】

10 薄膜電晶體基板	12 彩色濾光片基板
14 框膠	16 真空泡
18 薄膜電晶體基板	20 彩色濾光片基板
22 框膠	24 間隔物
26 墊高層	28 玻璃基板
30 薄膜電晶體	32 儲存電容
34 液晶層	36 第一金屬層
38 絕緣層	40 半導體層
42 非晶矽層	44 歐姆接觸層
46 第二金屬層	48 保護層
50 透明電極層	52 第一墊高層

54 第二墊高層

七、申請專利範圍：


1. 一種可避免於角落區堆積真空泡之顯示面板，包含：
一薄膜電晶體基板；
一彩色濾光片基板，其係與該薄膜電晶體基板相對設定；
一框膠塗布區，位於該薄膜電晶體基板與該彩色濾光片基板的邊緣區及角落區，該框膠塗布區係塗布框膠且被該薄膜電晶體基板與該彩色濾光片基板夾置；以及
至少一墊高層，其係設於對應該薄膜電晶體基板之該邊緣區的該框膠塗布區上，並與該框膠重疊；
其中，該薄膜電晶體基板與該彩色濾光片基板之該邊緣區的間距大於該薄膜電晶體基板與該彩色濾光片基板之該角落區的間距。
2. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該框膠塗布區的角落區為該框膠的轉折處，其餘部分為邊緣區。
3. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該框膠含有複數間隔物，以用來支撐該薄膜電晶體基板與該彩色濾光片基板。
4. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該墊高層可為第一金屬層或絕緣層或半導體層或第二金屬層所構成。
5. 如申請專利範圍第 4 項所述之可避免於角落區堆積真空泡之顯示面板，其中作為該墊高層之該第一金屬層係於形成該薄膜電晶體基板之薄膜電晶體閘極之步驟中同步形成。
6. 如申請專利範圍第 4 項所述之可避免於角落區堆積真空泡之顯示面板，其中作為該墊高層之該絕緣層係於形成該薄膜電晶體基板之薄膜電晶體的閘極絕緣層之步驟中同步形成。
7. 如申請專利範圍第 4 項所述之可避免於角落區堆積真空泡之顯示面板，其中作為該墊高層之該半導體層係於形成該薄膜電晶體基板

101 年 11 月 9 日修正本


之薄膜電晶體的通道之步驟中同步形成。

8. 如申請專利範圍第 4 項所述之可避免於角落區堆積真空泡之顯示面板，其中作為該墊高層之該第二金屬層係於形成該薄膜電晶體基板之薄膜電晶體的源極與汲極之步驟中同步形成。
9. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該墊高層的厚度為 0.05~0.4 微米。
10. 如申請專利範圍第 1 項所述之可避免於角落區堆積氣泡之顯示面板，其中該墊高層的厚度由該兩角落區向該邊緣區中部逐漸增加。
11. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該墊高層的數量為二，則其一墊高層設於該薄膜電晶體基板上，且靠近該角落區，另一墊高層係遠離該角落區。
12. 如申請專利範圍第 11 項所述之可避免於角落區堆積真空泡之顯示面板，其中該邊緣區上的該墊高層膜厚高於該角落區上的該墊高層。
13. 如申請專利範圍第 1 項所述之可避免於角落區堆積真空泡之顯示面板，其中該墊高層在靠近該角落區的部分為間斷的墊層。
14. 如申請專利範圍第 13 項所述之可避免於角落區堆積真空泡之顯示面板，其中該間斷的墊層之間斷區開口密度以該邊緣區向該角落區漸增。
15. 如申請專利範圍第 11 項所述之可避免於角落區堆積真空泡之顯示面板，其中該兩層墊高層構成階梯狀的墊層。


八、圖式：




第 1 圖(先前技術)




第 2 圖(先前技術)







第 4 圖




第 5 圖




第 6 圖




第 7 圖




第 8 圖




第 9 圖




第 10 圖




第 11 圖




第 12 圖




第 13 圖



第 14 圖



第 15 圖



第 16 圖