




PCT

特許協力条約に基づいて公開された国際出願

<p>(51) 国際特許分類6 H04S 5/00</p>	<p>A1</p>	<p>(11) 国際公開番号 WO99/35886</p> <p>(43) 国際公開日 1999年7月15日(15.07.99)</p>
<p>(21) 国際出願番号 PCT/JP98/06011</p> <p>(22) 国際出願日 1998年12月28日(28.12.98)</p> <p>(30) 優先権データ 特願平10/2163 1998年1月8日(08.01.98)</p> <p>(71) 出願人 (米国を除くすべての指定国について) 三洋電機株式会社(SANYO ELECTRIC CO., LTD.)[JP/JP] 〒570-0083 大阪府守口市京阪本通2丁目5番5号 Osaka, (JP)</p> <p>(72) 発明者; および</p> <p>(75) 発明者/出願人 (米国についてのみ) 川野聖史(KAWANO, Seiji)[JP/JP] 〒570-0083 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 Osaka, (JP)</p> <p>(74) 代理人 弁理士 香山秀幸(KAYAMA, Hideyuki) 〒533-0033 大阪府大阪市東淀川区東中島一丁目18番27号 新大阪丸ビル新館9階 Osaka, (JP)</p>	<p>(81) 指定国 AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, ID, IL, IN, IS, JP, KE, KG, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN, ARIPO特許 (GH, GM, KE, LS, MW, SD, SZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG).</p> <p>添付公開書類 国際調査報告書</p>	

(54)Title: PSEUDO-STEREOPHONY DEVICE

(54)発明の名称 疑似ステレオ化装置



(57) Abstract

A pseudo-stereophony device which generates pseudo-stereophonic signals from monophonic signals. The device comprises m delay devices which are connected in series and delay input signals S step by step, m FIR digital filters for filtering the output signals S_k ($k = 1, 2, \dots, m$) of the delay devices, and an operation circuit which performs predetermined operations in accordance with the outputs Y_k ($k = 1, 2, \dots, m$) to generate pseudo-stereophonic signals L_{out} and R_{out} .

(57)要約

モノラル信号からステレオ信号を疑似的に生成する疑似ステレオ化装置において、直列に接続されかつ入力信号 S を段階的に遅延させる m 個の遅延器、各遅延器の出力信号 S_k ($k = 1, 2, \dots, m$) をそれぞれフィルタ処理するための m 個の FIR デジタルフィルタ、および各 FIR デジタルフィルタの出力を Y_k ($k = 1, 2, \dots, m$) に基づいて所定の演算を行って、疑似ステレオ化信号 L_{out} 、 R_{out} を生成する演算回路を備えている。

PCTに基づいて公開される国際出願のパフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

AE アラブ首長国連邦	ES スペイン	LI リヒテンシュタイン	SG シンガポール
AL アルバニア	FI フィンランド	LK スリ・ランカ	SI スロヴェニア
AM アルメニア	FR フランス	LR リベリア	SK スロヴァキア
AT オーストリア	GA ガボン	LS レソト	SL シエラ・レオネ
AU オーストラリア	GB 英国	LT リトアニア	SN セネガル
AZ アゼルバイジャン	GD グレナダ	LU ルクセンブルグ	SZ スワジランド
BA ボスニア・ヘルツェゴビナ	GE グルジア	LV ラトヴィア	TD チャード
BB バルバドス	GH ガーナ	MC モナコ	TG トーゴ
BE ベルギー	GM ガンビア	MD モルドヴァ	TJ タジキスタン
BF ブルキナ・ファソ	GN ギニア	MG マダガスカル	TM トルクメニスタン
BG ブルガリア	GW ギニア・ビサオ	MK マケドニア旧ユーゴスラヴィア	TR トルコ
BJ ベナン	GR ギリシャ	共和国	TT トリニダード・トバゴ
BR ブラジル	HR クロアチア	マリ	UA ウクライナ
BY ベラルーシ	HU ハンガリー	ML モンゴル	UG ウガンダ
CA カナダ	ID インドネシア	MR モーリタニア	US 米国
CF 中央アフリカ	IE アイルランド	MW マラウイ	UZ ウズベキスタン
CG コンゴ	IL イスラエル	MX メキシコ	VN ヴィエトナム
CH スイス	IN インド	NE ニジェール	YU ユーゴスラビア
CI コートジボアール	IS アイスランド	NL オランダ	ZA 南アフリカ共和国
CM カメルーン	IT イタリア	NO ノールウェー	ZW ジンバブエ
CN 中国	JP 日本	NZ ニュー・ジーランド	
CU キューバ	KE ケニア	PL ポーランド	
CY キプロス	KG キルギスタン	PT ポルトガル	
CZ チェッコ	KP 北朝鮮	RO ルーマニア	
DE ドイツ	KR 韓国	RU ロシア	
DK デンマーク	KZ カザフスタン	SD スーダン	
EE エストニア	LC セントルシア	SE スウェーデン	

明 細 書

疑似ステレオ化装置

5 <技術分野>

この発明は、モノラル信号からステレオ信号を疑似的に生成する疑似ステレオ化装置に関する。

<背景技術>

10 モノラル信号からステレオ信号を疑似的に生成する疑似ステレオ化方法には、主として2つの方法がある。つまり、コムフィルタ方式と、帯域分割方式とがある。

(1) コムフィルタ方式

15 図5は、コムフィルタ方式を採用した疑似ステレオ化装置の構成を示している。

コムフィルタ方式を採用した疑似ステレオ化装置は、疑似ステレオ化装置としては最も簡単な構成のものである。

20 入力信号Sは、第1の加算器111および第2の加算器112に送られるとともに、遅延器101に送られる。遅延器101で遅延された信号は乗算器102に送られ、所定の係数が乗算される。乗算器102の出力は、第1の加算器111および第2の加算器112に送られる。

第1加算器111では、入力信号Sに乗算器102の出力信号が加算され、疑似レフト信号 L_{OUT} として出力される。第2加算器112では、入力信号Sから乗算器102の出力信号が減算され、疑似ライト信号 R_{OUT} として出力される。

25 遅延器101に与える遅延時間が長ければ長いほど2つの出力信号 L_{OUT} 、 R_{OUT} の間のステレオ感が増すが、遅延させた信号がエコーになって聞こえるため、遅延器101には数msec程度の遅延時間を与えるのが一般的である。

しかしながら、遅延器101による遅延時間が数msec程度では、2つのチャンネル間の無相関化が不十分であるため、ステレオ感が乏しいという問題がある。また、特に、音像定位処理技術を用いたマルチチャンネル信号の2チャンネル再生処理には不向きである。

5 (2) 帯域分割方式

図6は、帯域分割方式を採用した疑似ステレオ化装置の構成を示している。

入力信号Sは、直列に接続された複数の遅延器 $D_1 \sim D_m$ のそれぞれによって、1サンプリング時間ずつ遅延されていく。

入力信号Sおよび各遅延器 $D_1 \sim D_m$ の出力信号のそれぞれに対して、一対の
10 2つの乗算器 $ML_1 \sim ML_{m+1}$ 、 $MR_1 \sim MR_{m+1}$ が設けられており、入力信号Sおよび各遅延器 $D_1 \sim D_m$ は対応する乗算器対に入力され係数が乗算される。

各乗算器対の一方の乗算器 $ML_1 \sim ML_{m+1}$ の出力信号は、加算器 $AL_1 \sim AL_m$ によって互いに加算され、疑似レフト信号 L_{OUT} として出力される。各乗算器対の他方の乗算器 $MR_1 \sim MR_{m+1}$ の出力信号は、加算器 $AR_1 \sim AR_m$ に
15 よって互いに加算され、疑似ライト信号 R_{OUT} として出力される。

遅延器 $D_1 \sim D_m$ および各乗算器対の一方の乗算器 $ML_1 \sim ML_{m+1}$ および加算器 $AL_1 \sim AL_m$ は、第1のFIR(Finite Impulse Response)デジタルフィルタで構成されている。

遅延器 $D_1 \sim D_m$ および各乗算器対の他方の乗算器 $MR_1 \sim MR_{m+1}$ および
20 加算器 $AR_1 \sim AR_m$ は、第2のFIRデジタルフィルタで構成されている。ただし、遅延器 $D_1 \sim D_m$ は、第1のFIRデジタルフィルタおよび第2のFIRデジタルフィルタにおいて共用されている。

第1のFIRデジタルフィルタのフィルタ特性を図7に、第2のFIRデジタルフィルタのフィルタ特性を図8に示す。図7、図8からわかるように、各
25 FIRデジタルフィルタのフィルタ特性は、周波数帯域が複数の帯域に分割され、通過帯域と阻止帯域とが交互に現れるような特性となっている。そして、第1のFIRデジタルフィルタと第2のFIRデジタルフィルタとの間では、

それらのフィルタ出力 L_{OUT} 、 R_{OUT} とが互いに無相関となるように、通過待機と阻止帯域とが互いに逆になるような特性となっている。

帯域分割方式を採用した疑似ステレオ化装置では、各 F I R デジタルフィルタの各通過帯域幅および各阻止帯域幅が広ければ、各 F I R デジタルフィルタのタップ数は数百程度ですむが、広い周波数帯域ごとに音が偏ってしまい不自然な音色となる。一方、各 F I R デジタルフィルタの各通過帯域幅および各阻止帯域幅を狭くすると、無相関化が向上し自然な音色が得られるが、数千タップ以上の F I R デジタルフィルタが必要となり、処理量が膨大となる。

上述したように、コムフィルタ方式を採用した疑似ステレオ化装置では、処理が軽い十分な無相関化（ステレオ化）を行えないという欠点があり、帯域分割方式を採用した疑似ステレオ化装置では十分な無相関化を行うためには処理量が膨大となるという欠点がある。

この発明は、十分な無相関を行えかつ処理量も膨大とならない疑似ステレオ化装置を提供することを目的とする。

15

<発明の開示>

この発明による第 1 の疑似ステレオ化装置は、モノラル信号からステレオ信号を疑似的に生成する疑似ステレオ化装置において、直列に接続されかつ入力信号 S を段階的に遅延させる m 個の遅延器、各遅延器の出力信号 S_k ($k = 1, 2, \dots, m$) をそれぞれフィルタ処理するための m 個の F I R デジタルフィルタ、および各 F I R デジタルフィルタの出力を Y_k ($k = 1, 2, \dots, m$) とすると、次式 (1) で表される演算を行って、疑似ステレオ化信号 L_{OUT} 、 R_{OUT} を生成する演算回路を備えていることを特徴とする。

25

$$\begin{aligned} L_{OUT} &= Y_1 + \sum_{k=2}^m Y_k \\ R_{OUT} &= Y_1 - \sum_{k=2}^m Y_k \end{aligned} \quad \dots(1)$$

第1段目の遅延器が省略され、第1段目のFIRデジタルフィルタおよび第2段目の遅延器に、入力信号Sが入力されるようにしてもよい。

n_k をk段目のFIRデジタルフィルタのタップ数とすると、各FIRデジタルフィルタのフィルタ係数が、次式(2)で表される条件を満たしていることが好ましい。

$$W_{i,j} = W_{m-i+2, n_m - j + 1} \quad (i \geq 2) \quad \dots(2)$$

10 この発明による第2の疑似ステレオ化装置は、第1の疑似ステレオ化装置において上記式(2)を満たしているものと等価な疑似ステレオ化装置であって、異なるFIRデジタルフィルタ間においてフィルタ係数が互いに等しい2つの乗算器が1つの乗算器で共用されていることを特徴とする。

15 <図面の簡単な説明>

図1は、この発明の第1の実施の形態である疑似ステレオ化装置の構成を示す回路図である。

図2は、この発明の第2の実施の形態である疑似ステレオ化装置の構成を示す回路図である。

20 図3は、この発明の第3の実施の形態である疑似ステレオ化装置の構成を示す回路図である。

図4は、応用例を示すブロック図である。

図5は、コムフィルタ方式を採用した疑似ステレオ化装置の構成を示す回路図である。

25 図6は、帯域分割方式を採用した疑似ステレオ化装置の構成を示す回路図である。

図7は、図6の帯域分割方式を採用した疑似ステレオ化装置における第1のFIRデジタルフィルタのフィルタ特性を示す特性図である。

図8は、図6の帯域分割方式を採用した疑似ステレオ化装置における第2のFIRデジタルフィルタのフィルタ特性とを示す特性図である。

5

<発明を実施するための最良の形態>

以下、図1～図4を参照して、この発明の実施の形態について説明する。

[1] 第1の実施の形態の説明

図1は、疑似ステレオ化装置の構成を示している。

10 この疑似ステレオ化装置は、コムフィルタ方式とFIRデジタルフィルタとを組み合わせたハイブリッド構成となっている。

モノラルの入力信号Sは、直列に接続された複数の遅延器 $D_{k,1}$ ($k=1, 2, \dots, m$) (ただし、 m は奇数)のそれぞれによって、所定時間ずつ遅延されていく。

15 各遅延器 $D_{1,1} \sim D_{m,1}$ の出力信号は、それぞれ別々のFIRデジタルフィルタ F_k ($k=1, 2, \dots, m$)に送られ、フィルタ処理される。

各FIRデジタルフィルタ $F_1 \sim F_m$ は、よく知られているように、遅延時間が1サンプリング時間である複数の遅延器、複数の乗算器および複数の加算器から構成されている。

20 各遅延器を $D_{k,j}$ ($k=1, 2, \dots, m; j=2, 3, \dots, n_k$)で表す。また、各乗算器を $M_{k,j}$ ($k=1, 2, \dots, m; j=1, 2, \dots, n_k$)で表す。また、各加算器を $A_{k,j}$ ($k=1, 2, \dots, m; j=2, 3, \dots, n_k$)で表すことにする。ただし、 n_k は、 k 段目のFIRデジタルフィルタのタップ数を示している。

25 各FIRデジタルフィルタ $F_1 \sim F_m$ は、それに含まれている乗算器 $M_{k,j}$ ($k=1, 2, \dots, m; j=1, 2, \dots, n_k$)によって示されるフィルタ係数 $W_{k,j}$ ($k=1, 2, \dots, m; j=1, 2, \dots, n_k$)を有している。

各FIRデジタルフィルタ $F_1 \sim F_m$ によるフィルタ処理結果を Y_k ($k=$

1, 2, …m) とする。

第1段目のFIRデジタルフィルタ F_1 を除く他のFIRデジタルフィルタ $F_2 \sim F_m$ によるフィルタ処理結果 Y_k ($k=2, 3, \dots, m$)は、複数の加算器 $B_3 \sim B_m$ によって加算され、その加算結果が加算器 B_3 から出力される。

5 加算器 B_3 の出力と、第1段目のFIRデジタルフィルタ F_1 によるフィルタ処理結果 Y_1 とが加算器 B_1 によって加算され、疑似レフト信号 L_{OUT} として出力される。

また、第1段目のFIRデジタルフィルタ F_1 によるフィルタ処理結果 Y_1 から、加算器 B_3 の出力が加算器 B_2 によって減算され、疑似ライト信号 R_{OUT} として出力される。

10

このようにして得られた疑似レフト信号 L_{OUT} および疑似ライト信号 R_{OUT} が疑似ステレオ信号である。疑似ステレオ信号 L_{OUT} 、疑似ライト信号 R_{OUT} は、次式(3)で表される。

$$L_{OUT} = Y_1 + \sum_{k=2}^m Y_k$$

$$R_{OUT} = Y_1 - \sum_{k=2}^m Y_k \quad \dots(3)$$

15

上記疑似ステレオ化装置では、処理が軽いコムフィルタ方式での無相関化処理を生かすことができるとともに、コムフィルタ方式による無相関化が不十分である部分のみにFIRデジタルフィルタが使用されているだけなので、FIRデジタルフィルタのタップ数を帯域分割方式で使用しているFIRデジタル

20

[2] 第2の実施の形態の説明

図2は、疑似ステレオ化装置の構成を示している。

この疑似ステレオ化装置は、図1の疑似ステレオ化装置の $m=3$, $n_1=1$,

25 $n_2=n_3=5$ の場合に相当する。

モノラルの入力信号 S は、直列に接続された複数の 3 つの遅延器 $D_{1,1}$ 、 $D_{2,1}$ 、 $D_{3,1}$ のそれぞれによって、所定時間ずつ遅延されていく。各遅延器 $D_{1,1}$ 、 $D_{2,1}$ 、 $D_{3,1}$ によって遅延された信号を、それぞれ S_1 、 S_2 、 S_3 とする。

- 5 遅延器 $D_{1,1}$ の出力信号 S_1 は、第 1 の F I R デジタルフィルタ F_1 に送られる。遅延器 $D_{2,1}$ の出力信号 S_2 は、第 2 の F I R デジタルフィルタ F_2 に送られる。遅延器 $D_{3,1}$ の出力信号 S_3 は、第 3 の F I R デジタルフィルタ F_3 に送られる。

- 10 第 1 の F I R デジタルフィルタ F_1 は、1 つの乗算器 $M_{1,1}$ で構成されている。つまり、第 1 の F I R デジタルフィルタ F_1 は 1 タップの F I R デジタルフィルタである。

- 15 第 2 の F I R デジタルフィルタ F_2 は、遅延時間が 1 サンプリング時間である 4 個の遅延器 $D_{2,2} \sim D_{2,5}$ 、5 個の乗算器 $M_{2,1} \sim M_{2,5}$ および 4 個の加算器 $A_{2,2} \sim A_{2,5}$ から構成されている。つまり、第 2 の F I R デジタルフィルタ F_2 は、各乗算器 $M_{2,1} \sim M_{2,5}$ で示されるフィルタ係数 $W_{2,1} \sim W_{2,5}$ を有する 5 タップの F I R デジタルフィルタである。

- 20 第 3 の F I R デジタルフィルタ F_3 は、遅延時間が 1 サンプリング時間である 4 個の遅延器 $D_{3,2} \sim D_{3,5}$ 、5 個の乗算器 $M_{3,1} \sim M_{3,5}$ および 4 個の加算器 $A_{3,2} \sim A_{3,5}$ から構成されている。つまり、第 3 の F I R デジタルフィルタ F_3 は、各乗算器 $M_{3,1} \sim M_{3,5}$ で示されるフィルタ係数 $W_{3,1} \sim W_{3,5}$ を有する 5 タップの F I R デジタルフィルタである。

第 2 の F I R デジタルフィルタ F_2 によるフィルタ処理結果 Y_2 と、第 3 の F I R デジタルフィルタ F_3 によるフィルタ処理結果 Y_3 とは、加算器 B_3 によって加算される。

- 25 第 1 の F I R デジタルフィルタ F_1 によるフィルタ処理結果 Y_1 と加算器 B_3 による加算結果 $(Y_2 + Y_3)$ とは、加算器 B_1 によって加算され、疑似レフト信号 L_{OUT} として出力される。

第1のFIRデジタルフィルタ F_1 によるフィルタ処理結果 Y_1 から、加算器 B_3 による加算結果 $(Y_2 + Y_3)$ が、加算器 B_2 によって減算され、疑似ライト信号 R_{OUT} として出力される。

したがって、疑似ステレオ信号 L_{OUT} 、 R_{OUT} は、次式(4)によって表される。

$$\begin{aligned} L_{OUT} &= Y_1 + Y_2 + Y_3 \\ R_{OUT} &= Y_1 - Y_2 - Y_3 \end{aligned} \quad \dots(4)$$

L_{OUT} 、 R_{OUT} において、 Y_1 、 Y_2 、 Y_3 が共通であることを考慮すると、
 10 実質的に10タップ程度のFIRデジタルフィルタ処理の演算量で疑似ステレオ化装置が実現できることになる。帯域分割方式を採用した疑似ステレオ化装置では数千タップ以上のFIRデジタルフィルタ処理を行わなければならないことに比べると、上記実施の形態では処理量が大幅に低減されることがわかる。また、聴感上の効果も帯域分割方式を採用した疑似ステレオ化装置とほぼ同様である。

[3] 第3の実施の形態の説明

上記第2の実施の形態において、第2のFIRデジタルフィルタ F_2 の各乗算器 $M_{2,1} \sim M_{2,5}$ の係数(フィルタ係数)と、第3のFIRデジタルフィルタ F_3 の各乗算器 $M_{3,1} \sim M_{3,5}$ の係数(フィルタ係数)とが次のような関係となるのが好ましい。

乗算器 $M_{2,1}$ の係数 = $M_{3,5}$ の係数

乗算器 $M_{2,2}$ の係数 = $M_{3,4}$ の係数

乗算器 $M_{2,3}$ の係数 = $M_{3,3}$ の係数

乗算器 $M_{2,4}$ の係数 = $M_{3,2}$ の係数

25 乗算器 $M_{2,5}$ の係数 = $M_{3,1}$ の係数

具体例を以下に挙げておく。

遅延器 $D_{1,1}$ の遅延時間： 7.48 [msec]

遅延器 $D_{2,1}$ の遅延時間： 11.54 [msec]

遅延器 $D_{3,1}$ の遅延時間： 27.32 [msec]

乗算器 $M_{2,1}$ 、 $M_{3,5}$ の係数：5.35406805574894e-2

5 乗算器 $M_{2,2}$ 、 $M_{3,4}$ の係数：1.596434861421585e-1

乗算器 $M_{2,3}$ 、 $M_{3,3}$ の係数：2.495117336511612e-1

乗算器 $M_{2,4}$ 、 $M_{3,2}$ の係数：-1.586669087409973e-1

乗算器 $M_{2,5}$ 、 $M_{3,1}$ の係数：-5.25641143321991e-2

なお、上記のような各FIRデジタルフィルタ間のフィルタ係数の関係を一

10 般式で表すと次のようになる。

各FIRデジタルフィルタ $F_2 \sim F_m$ の各乗算器を $M_{k,j}$ ($k=2, 3, \dots$
 $m: j=1, 2, \dots, n_k$) とすると、フィルタ係数 $W_{i,j}$ ($i=2, 3, \dots, m:$
 $j=1, 2, \dots, n$) が次式(5)で表される条件を満たすように、フィルタ係数
 を設定すればよい。 n_k は、 k 段目のFIRデジタルフィルタのタップ数であ
 15 る。

$$W_{i,j} = W_{m-i+2, n_m - j + 1} \quad (i \geq 2) \quad \dots(5)$$

図2の疑似ステレオ化装置において、上記式(5)の条件を満たすようにフィ
 ルタ係数が設定された場合には、図2の疑似ステレオ化装置の代わりに、図3に
 20 示すような等価回路を用いることができる。図3において、図2と対応するもの
 には同じ符号を付してある。

この等価回路では、図2の第2のFIRデジタルフィルタ F_2 内の乗算器
 $M_{2,1} \sim M_{2,5}$ および第3のFIRデジタルフィルタ F_3 内の乗算器 $M_{3,1} \sim$
 25 $M_{3,5}$ のうち、フィルタ間で同じ係数をもつもの同志が、一方の乗算器 $M_{2,1} \sim$
 $M_{2,5}$ によって共用されている。

乗算器 $M_{2,1}$ には、遅延器 $D_{2,1}$ の出力 $S_{2,1}$ と遅延器 $D_{3,5}$ の出力 $S_{3,5}$ とが加算器 a_1 によって加算された結果が送られている。乗算器 $M_{2,2}$ には、遅延器 $D_{2,2}$ の出力 $S_{2,2}$ と遅延器 $D_{3,4}$ の出力 $S_{3,4}$ とが加算器 a_2 によって加算された結果が送られている。

- 5 乗算器 $M_{2,3}$ には、遅延器 $D_{2,3}$ の出力 $S_{2,3}$ と遅延器 $D_{3,3}$ の出力 $S_{3,3}$ とが加算器 a_3 によって加算された結果が送られている。乗算器 $M_{2,4}$ には、遅延器 $D_{2,4}$ の出力 $S_{2,4}$ と遅延器 $D_{3,2}$ の出力 $S_{3,2}$ とが加算器 a_4 によって加算された結果が送られている。乗算器 $M_{2,5}$ には、遅延器 $D_{2,5}$ の出力 $S_{2,5}$ と遅延器 $D_{3,1}$ の出力 $S_{3,1}$ とが加算器 a_5 によって加算された結果が送られている
- 10 。

乗算器 $M_{2,1}$ 、 $M_{2,2}$ 、 $M_{2,3}$ 、 $M_{2,4}$ 、 $M_{2,5}$ の出力は、加算器 $b_3 \sim b_6$ で加算され、加算器 b_3 から出力される。乗算器 $M_{1,1}$ の出力 Y_1 と加算器 b_3 の出力とが加算器 b_1 によって加算され、疑似レフト信号 L_{OUT} として出力される。

- 15 乗算器 $M_{1,1}$ の出力 Y_1 から、加算器 b_3 の出力が加算器 b_2 によって減算され、疑似ライト信号 R_{OUT} として出力される。

各遅延器 $D_{k,j}$ ($k = 2, 3, \dots, m : j = 1, 2, \dots, n_k$)の出力を $S_{k,j}$ ($k = 2, 3, \dots, m : j = 1, 2, \dots, n_k$)とすると、疑似ステレオ信号 L_{OUT} 、 R_{OUT} は、次式(6)によって表される。

20

$$L_{OUT} = Y_1 + \sum_{k=2}^3 \sum_{j=1}^5 W_{k,j} (S_{k,j} + S_{5-k,6-j})$$

$$R_{OUT} = Y_1 - \sum_{k=2}^3 \sum_{j=1}^5 W_{k,j} (S_{k,j} + S_{5-k,6-j}) \quad \dots(6)$$

上記第3の実施の形態によれば、上記第2の実施の形態に比べてさらに演算数を減らすことができる。

[4] 応用例の説明

- 25 図4は、ドルビープロロジックをデコードした4チャンネルの信号など、前方

に3チャンネル (Left, Center, Right)、後方に1チャンネル (Surround) の信号を持つような信号を、聴取者の前方に配置された2つのスピーカ (左スピーカおよび右スピーカ) から出力したにもかかわらず、聴取者の前方の左右および後方の左右の計4つのスピーカからあたかも出力されたような仮想立体音響装置に、上記図1、図2または図3に示す疑似ステレオ化装置を適用した例を示している。

1チャンネルのサラウンド (Surround) 信号が、上記図1、図2または図3に示す疑似ステレオ化装置10に入力される。疑似ステレオ化装置10は、1チャンネルのサラウンド信号から、疑似サラウンドレフト信号 L_{OUT} および疑似サラウンドライト信号 R_{OUT} を生成する。

この疑似サラウンドレフト信号 L_{OUT} および疑似サラウンドライト信号 R_{OUT} は、音像定位処理装置20に送られる。音像定位処理装置20は、入力された信号 L_{OUT} 、 R_{OUT} を聴取者の後方左および後方右に定位させるように、入力された信号 L_{OUT} 、 R_{OUT} に対して音像定位処理を行う。

一方、センター信号Centerに乗算器1で-6dBのゲイン調整をした信号に、加算器2によってレフト信号Leftが加算される。また、センター信号Centerに乗算器1で-6dBのゲイン調整をした信号に、加算器3によってライト信号Rightが加算される。

加算器2の出力と、音像定位処理装置20から出力された定位処理後のサラウンドレフト信号 L_{OUT}' とが、加算器4によって加算され、左スピーカへの出力Lphantomとされる。また、加算器3の出力と、音像定位処理装置20から出力された定位処理後のサラウンドライト信号 R_{OUT}' とが、加算器5によって加算され、右スピーカへの出力Rphantomとされる。

請 求 の 範 囲

1. モノラル信号からステレオ信号を疑似的に生成する疑似ステレオ化装置において、

直列に接続されかつ入力信号 S を段階的に遅延させる m 個の遅延器、

5 各遅延器の出力信号 S_k ($k = 1, 2, \dots, m$) をそれぞれフィルタ処理するための m 個の F I R デジタルフィルタ、および

各 F I R デジタルフィルタの出力を Y_k ($k = 1, 2, \dots, m$) とすると、

次式 (a) で表される演算を行って、疑似ステレオ化信号 L_{out} 、 R_{out} を生成する演算回路、

10 を備えていることを特徴とする疑似ステレオ化装置。

$$\begin{aligned} L_{OUT} &= Y_1 + \sum_{k=2}^m Y_k \\ R_{OUT} &= Y_1 - \sum_{k=2}^m Y_k \quad \dots(a) \end{aligned}$$

2. 上記第 1 段目の遅延器が省略され、第 1 段目の F I R デジタルフィルタ
15 および第 2 段目の遅延器に、入力信号 S が入力される請求項 1 に記載の疑似ステレオ化装置。


3. n_k を k 段目の F I R デジタルフィルタのタップ数とすると、各 F I R デジタルフィルタのフィルタ係数が、次式 (b) で表される条件を満たしている請求項 1 および 2 のいずれかに記載の疑似ステレオ化装置。

20


$$W_{i,j} = W_{m-i+2, n_m - j+1} \quad (i \geq 2) \quad \dots(b)$$

4. 請求項 3 に記載の疑似ステレオ化装置と等価な疑似ステレオ化装置であつて、異なる F I R デジタルフィルタ間においてフィルタ係数が互いに等しい 2
25 つの乗算器が 1 つの乗算器で共用されている疑似ステレオ化装置。


第 1 図




第 2 图



第 3 图




第 4 図




5/8

第 5 図




第 6 図




7/8

第 7 図



8/8

第 8 図



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP98/06011

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁶ H04S5/00		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁶ H04S5/00		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926-1996 Toroku Jitsuyo Shinan Koho 1994-1999 Kokai Jitsuyo Shinan Koho 1971-1999 Jitsuyo Shinan Toroku Koho 1996-1999		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 7-288896, A (Sanyo Electric Co., Ltd.), 31 October, 1995 (31. 10. 95) (Family: none)	1-4
A	JP, 9-187100, A (Sanyo Electric Co., Ltd.), 15 July, 1997 (15. 07. 97) (Family: none)	1-4
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input type="checkbox"/> See patent family annex.		
<p>* Special categories of cited documents:</p> <p>"A" document defining the general state of the art which is not considered to be of particular relevance</p> <p>"E" earlier document but published on or after the international filing date</p> <p>"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)</p> <p>"O" document referring to an oral disclosure, use, exhibition or other means</p> <p>"P" document published prior to the international filing date but later than the priority date claimed</p> <p>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</p> <p>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</p> <p>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art</p> <p>"&" document member of the same patent family</p>		
Date of the actual completion of the international search 1 March, 1999 (01. 03. 99)		Date of mailing of the international search report 16 March, 1999 (16. 03. 99)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer
Facsimile No.		Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int Cl^o H04S 5/00

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int Cl^o H04S 5/00

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国 実用新案公報 1926-1996
 日本国 公開実用新案公報 1971-1999
 日本国 登録実用新案公報 1994-1999
 日本国 実用新案登録公報 1996-1999

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	J P, 7-288896, A (三洋電機 株式会社) 31. 10月. 1995 (31. 10. 95) (ファミリーなし)	1-4
A	J P, 9-187100, A (三洋電機 株式会社) 15. 7月. 1997 (15. 07. 97) (ファミリーなし)	1-4

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日
01. 03. 99

国際調査報告の発送日
16.03.99

国際調査機関の名称及びあて先
 日本国特許庁 (ISA/J P)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
 菅澤 洋二 印
 5H 7618
 電話番号 03-3581-1101 内線 3533