

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2014年3月20日(20.03.2014)



(10) 国際公開番号
WO 2014/041596 A1

- (51) 国際特許分類:
G05B 19/05 (2006.01) G05B 9/03 (2006.01)
- (21) 国際出願番号: PCT/JP2012/073179
- (22) 国際出願日: 2012年9月11日(11.09.2012)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人(米国を除く全ての指定国について): 三菱電機株式会社 (Mitsubishi Electric Corporation) [JP/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 Tokyo (JP).
- (72) 発明者: および
- (75) 発明者/出願人(米国についてのみ): 神余 浩夫 (KANAMARU, Hiroo) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 浅野 義智 (ASANO, Yoshitomo) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP). 谷藤 圭一 (YATO, Keiichi) [—/JP]; 〒1008310 東京都千代田区丸の内二丁目7番3号 三菱電機株式会社内 Tokyo (JP).
- (74) 代理人: 酒井 宏明 (SAKAI, Hiroaki); 〒1006020 東京都千代田区霞が関三丁目2番5号 霞が関ビルディング 酒井国際特許事務所 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).


添付公開書類:

- 国際調査報告(条約第21条(3))

(54) Title: SAFETY CONTROLLER

(54) 発明の名称: 安全コントローラ

[図1]



- 11 Processor
- 12 Memory
- 12A First memory region
- 12B Second memory region
- 13 Execution controller
- 14 Result comparison unit
- 15 Fault diagnosis unit
- 16 Abnormality processor
- 17 Input/output processor
- 18 Input unit
- 19 Output unit

(57) Abstract: This invention has a processor (11) and a memory (12). The memory has a first memory region (12A), and a second memory region (12B) having a different address from that of the first memory region. The processor has: an execution controller (13) for executing a first process procedure including program processing of input data written into the first memory region, and a second process procedure including program processing of input data written into the second memory region and addition of redundancy code to output data written into the second memory region; a result comparison unit (14) for performing a comparison between output data to which the redundancy code has been added in the first process procedure and output data to which the redundancy code has been added in the second process procedure; a fault diagnosis unit (15) for diagnosing the presence or absence of a fault in the processor or the memory; and an abnormality processor (16) for discontinuing the outputting of the output data when an abnormality is detected in any one of the redundancy test, the comparison performed by the result comparison unit, and the diagnosis performed by the fault diagnosis unit.

(57) 要約:

[続葉有]



WO 2014/041596 A1



プロセッサ(11)およびメモリ(12)を有し、メモリは、第1メモリ領域(12A)と、第1メモリ領域とは異なるアドレスの第2メモリ領域(12B)を有し、プロセッサは、第1メモリ領域に書き込まれた入力データのプログラム処理を含む第1処理過程と、第2メモリ領域に書き込まれた入力データのプログラム処理、および第2メモリ領域に書き込まれた出力データへの冗長符号の付与と、を含む第2処理過程と、を実行する実行制御部(13)と、第1処理過程における冗長符号の付与を経た出力データ、および第2処理過程における冗長符号の付与を経た出力データを照合する結果照合部(14)と、プロセッサおよびメモリの故障の有無を診断する故障診断部(15)と、冗長検査、結果照合部における照合および故障診断部における診断の少なくともいずれかにおいて異常が検出された場合に、出力データの出力を停止させる異常処理部(16)と、を有する。

明 細 書

発明の名称：安全コントローラ

技術分野

[0001] 本発明は、安全コントローラ、特に、信頼性の高い制御動作を保障するための内部診断を実施する安全コントローラに関する。

背景技術

[0002] 安全制御のための安全コントローラは、例えば、機能安全に関する国際規格であるIEC61508にしたがって、プロセッサやメモリにおける回路の永続的な故障であるハードウェア故障と、一時的な故障であるソフトウェア故障との両方を検出可能であることが求められている。

[0003] 安全コントローラの内部診断については、例えば、2つのプロセッサの演算結果を照合して相互診断する手法や、1つのプロセッサにて同じ演算処理を2回実行して処理結果を比較する手法が知られている。例えば、特許文献1には、1つのプロセッサが同じ演算処理を2回実行した結果を別々のメモリに書き込む方法が開示されている。

先行技術文献

特許文献

[0004] 特許文献1：特開昭59-194204号公報

発明の概要

発明が解決しようとする課題

[0005] 特許文献1に記載の構成によると、2つのメモリからの出力は、二重化されたデマルチプレクサとフリップフロップ回路とを用いて一重化される。プロセッサで演算処理を2回実行した結果の照合は、二重化されたハードウェア回路により実現される。この二重化された回路構成を採用する場合、一重の入出力回路からなる一般的な構成に比べて、冗長な回路構成が必要となる分、安全コントローラが複雑かつ高コストとなることが問題となる。

[0006] 本発明は、上記に鑑みてなされたものであって、一重の回路構成として簡

易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出可能とする安全コントローラを得ることを目的とする。

課題を解決するための手段

[0007] 上述した課題を解決し、目的を達成するために、本発明は、入力データのプログラム処理を実施するプロセッサと、前記プロセッサへ入力される前記入力データ、および前記プログラム処理の結果である出力データを保持するメモリと、を有し、前記メモリは、第1メモリ領域と、前記第1メモリ領域とは異なるアドレスの第2メモリ領域と、のそれぞれに、前記入力データおよび前記出力データを保持可能であって、前記プロセッサは、前記第1メモリ領域に書き込まれた前記入力データの前記プログラム処理と、前記プログラム処理の結果として前記第1メモリ領域に書き込まれた前記出力データへの冗長符号の付与と、を含む第1処理過程と、前記第2メモリ領域に書き込まれた前記入力データの前記プログラム処理と、前記プログラム処理の結果として前記第2メモリ領域に書き込まれた前記出力データへの冗長符号の付与と、を含む第2処理過程と、を実行する実行制御部と、前記第1処理過程における前記冗長符号の付与を経た前記出力データと、前記第2処理過程における前記冗長符号の付与を経た前記出力データとを照合する結果照合部と、前記プロセッサおよび前記メモリの故障の有無を診断する故障診断部と、前記入力データおよび前記出力データの冗長検査、前記結果照合部における照合、および前記故障診断部における診断の少なくともいずれかにおいて異常が検出された場合に、前記出力データの出力を停止させる異常処理部と、を有することを特徴とする。

発明の効果

[0008] 本発明にかかる安全コントローラは、プロセッサおよびメモリを含む一重の回路構成を備える。実行制御部は、第1メモリ領域から読み出した入力データ、および第2メモリ領域から読み出した入力データに対し、それぞれプログラム処理を実行する。結果照合部は、双方の入力データについてのプログラム処理の結果を照合することで、ソフトウェア故障を検出する。故障診

断部は、プロセッサおよびメモリにおけるハードウェア故障を検出する。これにより、安全コントローラは、一重の回路構成として簡易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出できるという効果を奏する。

図面の簡単な説明

[0009] [図1]図1は、本発明の実施の形態1にかかる安全コントローラの構成を示すブロック図である。

[図2]図2は、安全コントローラの動作手順を示すフローチャートである（その1）。

[図3]図3は、安全コントローラの動作手順を示すフローチャートである（その2）。

[図4]図4は、本発明の実施の形態2にかかる安全コントローラの動作手順を示すフローチャートである（その1）。

[図5]図5は、本発明の実施の形態2にかかる安全コントローラの動作手順を示すフローチャートである（その2）。

発明を実施するための形態

[0010] 以下に、本発明にかかる安全コントローラの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

[0011] 実施の形態1.

図1は、本発明の実施の形態1にかかる安全コントローラの構成を示すブロック図である。安全コントローラは、プロセッサ11、メモリ12、入力部18および出力部19を有する。プロセッサ11、入力部18および出力部19は、バス20を介して互いに接続されている。

[0012] 入力部18は、安全コントローラへの入力データの入力を受け付ける。プロセッサ11は、入力部18へ入力された入力データのプログラム処理を実施する。メモリ12は、プロセッサ11へ入力される入力データ、およびプログラム処理の結果である出力データを保持する。出力部19は、安全コン

トローラから外部へ出力データを出力する。

- [0013] メモリ 1 2 は、互いに独立した第 1 メモリ領域 1 2 A および第 2 メモリ領域 1 2 B を有する。第 2 メモリ領域 1 2 B は、第 1 メモリ領域 1 2 A とはアドレスが異なる。第 1 メモリ領域 1 2 A および第 2 メモリ領域 1 2 B は、いずれも入力データおよび出力データを保持可能とされている。
- [0014] プロセッサ 1 1 は、実行制御部 1 3、結果照合部 1 4、故障診断部 1 5、異常処理部 1 6 および入出力処理部 1 7 を有する。実行制御部 1 3 は、第 1 メモリ領域 1 2 A に書き込まれた入力データについての第 1 処理過程と、第 2 メモリ領域 1 2 B に書き込まれた入力データについての第 2 処理過程とを実行する。結果照合部 1 4 は、第 1 処理過程において第 1 メモリ領域 1 2 A に書き込まれた出力データと、第 2 処理過程において第 2 メモリ領域 1 2 B に書き込まれた出力データとを照合する。
- [0015] 故障診断部 1 5 は、プロセッサ 1 1 およびメモリ 1 2 の故障の有無を診断する。異常処理部 1 6 は、入力データおよび出力データの冗長検査、結果照合部 1 4 における照合、および故障診断部 1 5 における診断の少なくともいずれかにおいて異常が検出された場合に、出力データの出力を停止させる。
- [0016] 入出力処理部 1 7 は、入力部 1 8 と第 1 メモリ領域 1 2 A および第 2 メモリ領域 1 2 B との間の入力データの転送と、出力部 1 9 と第 1 メモリ領域 1 2 A および第 2 メモリ領域 1 2 B との間の出力データの転送とを行う。
- [0017] 図 2 および図 3 は、安全コントローラの動作手順を示すフローチャートである。入力部 1 8 は、入力された入力データに冗長符号を付与する。入出力処理部 1 7 は、冗長符号が付与された入力データを入力部 1 8 から読み込む。入出力処理部 1 7 は、読み込んだ入力データを第 1 メモリ領域 1 2 A および第 2 メモリ領域 1 2 B に書き込む（ステップ S 1）。
- [0018] 実行制御部 1 3 は、第 1 メモリ領域 1 2 A へ書き込まれた入力データ（第 1 入力データ）に付随する冗長符号をチェックする（ステップ S 2）。冗長符号は、例えば CRC (Cyclic Redundancy Checking) とする。
- [0019] かかる冗長検査において異常が検出された場合（ステップ S 3、Yes）

、異常処理部 16 は、安全コントローラの動作を停止させる（ステップ S 18）。一方、ステップ S 2 の冗長検査により異常が無いことを確認すると（ステップ S 3、No）、実行制御部 13 は、第 1 入力データのプログラム処理を実行する（ステップ S 4）。プログラムは、例えばユーザにより作成されたアプリケーションプログラムとする。実行制御部 13 は、プログラム処理において、第 1 入力データと、第 1 メモリ領域 12 A が保持する自己保存データとを用いる。

[0020] 実行制御部 13 は、ステップ S 4 における処理結果である出力データ（第 1 出力データ）を、第 1 メモリ領域 12 A に書き込む（ステップ S 5）。実行制御部 13 は、第 1 メモリ領域 12 A が保持する自己保存データを、ステップ S 4 における処理結果に応じて書き換える。

[0021] 実行制御部 13 は、第 1 メモリ領域 12 A へ書き込まれた第 1 出力データに冗長符号を付与する（ステップ S 6）。冗長符号は、例えば CRC とする。ステップ S 2 からステップ S 6 は、第 1 メモリ領域 12 A に書き込まれた第 1 入力データについての第 1 処理過程に相当する。

[0022] 次に、実行制御部 13 は、第 2 メモリ領域 12 B へ書き込まれた入力データ（第 2 入力データ）に付随する冗長符号をチェックする（ステップ S 7）。冗長符号は、例えば CRC とする。かかる冗長検査において異常が検出された場合（ステップ S 8、Yes）、異常処理部 16 は、安全コントローラの動作を停止させる（ステップ S 18）。一方、ステップ S 7 の冗長検査により異常が無いことを確認すると（ステップ S 8、No）、実行制御部 13 は、第 2 入力データのプログラム処理を実行する（ステップ S 9）。

[0023] 第 1 メモリ領域 12 A および第 2 メモリ領域 12 B は、オフセットアドレスが異なる以外は、メモリマップは同一である。実行制御部 13 は、第 2 入力データに対しては、ステップ S 4 における第 1 入力データの処理のときとは異なるオフセットアドレスとして、同じプログラムを実行する。実行制御部 13 は、プログラム処理において、第 2 入力データと、第 2 メモリ領域 12 B が保持する自己保存データとを用いる。

- [0024] 実行制御部13は、ステップS9における処理結果である出力データ（第2出力データ）を、第2メモリ領域12Bに書き込む（ステップS10）。実行制御部13は、第2メモリ領域12Bが保持する自己保存データを、ステップS9における処理結果に応じて書き換える。
- [0025] 実行制御部13は、第2メモリ領域12Bへ書き込まれた第2出力データに冗長符号を付与する（ステップS11）。冗長符号は、例えばCRCとする。ステップS7からステップS11は、第2メモリ領域12Bに書き込まれた第2入力データについての第2処理過程に相当する。
- [0026] 次に、結果照合部14は、ステップS6における冗長符号の付与を経た第1出力データと、ステップS11における冗長符号の付与を経た第2出力データとを比較照合する（ステップS12）。結果照合部14は、第1および第2出力データに加えて、値が変更される可能性のある自己保存データを、比較照合の範囲に含めることとしても良い。
- [0027] 結果照合部14での照合において異常が検出された場合（ステップS13、Yes）、異常処理部16は、安全コントローラの動作を停止させる（ステップS18）。一方、結果照合部14での照合に異常が無いことを確認すると（ステップS13、No）、入出力処理部17は、第1メモリ領域12Aから第1出力データを読み出し、第1出力データを出力部19に書き込む。
- [0028] 出力部19は、入出力処理部17によって書き込まれた第1出力データに付随する冗長符号をチェックする（ステップS14）。かかる冗長検査において異常が検出された場合（ステップS15、Yes）、異常処理部16は、出力部19による第1出力データの出力を停止させる（ステップS18）。一方、ステップS14の冗長検査により異常が無いことを確認すると（ステップS15、No）、出力部19は、第1出力データを出力する。
- [0029] 次に、故障診断部15は、プロセッサ11およびメモリ12の故障の有無を診断する（ステップS16）。故障診断部15は、プロセッサ11のALU (Arithmetic and Logic Unit) に対し、テストパターンを使用して診

断を行う。テストパターンとしては、ALUのレジスタの各ビットが独立してON/OFFできることを確認可能であるものを選択する。

[0030] 例えば、和算を行うALUの場合、演算対象となる2つのレジスタの各ビット(0, 0), (0, 1), (1, 0), (1, 1)の確認と、下位ビットからのキャリー演算を実施する。さらに、隣接しているメモリビット間にショートが無いことを確認するために、テストパターンとしては、隣接ビットが異なる結果となるもの(0x5555および0xAAAA)を選択する。

[0031] 故障診断部15は、第1メモリ領域12Aおよび第2メモリ領域12Bの指定されたアドレスに対し、互いに異なるテストパターンの書き込みおよび読み出しを行う。第1メモリ領域12Aおよび第2メモリ領域12Bは、互いに異なるオフセットアドレスと、同じメモリマップとを持つ。同じテストパターンでは、オフセットアドレスラインが固着する故障があっても、第1メモリ領域12Aおよび第2メモリ領域12Bの同じアドレスに同じ値が書き込まれることとなり、正確な故障診断が困難となる。故障診断部15は、第1メモリ領域12Aおよび第2メモリ領域12Bの指定されたアドレスに予め異なる値を書き込み、読み出された値と書き込み時の値とを比較することで、アドレスラインの故障を診断する。

[0032] プロセッサ11およびメモリ12の故障診断において異常が検出された場合(ステップS17、Yes)、すなわちプロセッサ11およびメモリ12の少なくともいずれかに故障があった場合、異常処理部16は、安全コントローラの動作を停止させる(ステップS18)。

[0033] 一方、プロセッサ11およびメモリ12の故障診断により異常が無いこと、すなわちプロセッサ11およびメモリ12のいずれにも故障が無いことを確認すると(ステップS17、No)、安全コントローラは、ステップS1に戻って、安全制御のための動作を継続する。

[0034] 安全コントローラは、入力データおよび出力データの冗長検査、結果照合部14における照合、および故障診断部15における診断の少なくともいずれ

れかにおいて異常が検出された場合、ステップS 18における動作の停止により、無為の無限ループ状態となる。これにより、安全コントローラは、異常を検出した時点で、出力データの出力を停止させる。

[0035] 安全コントローラは、プロセッサ11およびメモリ12のいずれかにソフトウェア故障が発生した場合、結果照合部14による照合結果から、故障の発生を検出することができる。なお、安全コントローラは、ソフトウェア故障があった場合に、動作を停止させる以外に、所定の処置を施した上で動作を継続することとしても良い。

[0036] ソフトウェア故障は、ソフトウェア処理におけるある周期にて検出されても、次周期以降には解消されることがあり得る。安全コントローラは、例えば、故障が検出された周期の直前の周期における出力データを当該周期に適用することで、エラー扱いとせず次周期以降の処理を継続することとしても良い。安全コントローラは、所定回数の周期にて連続して故障を検出した場合に、動作を停止させることとしても良い。

[0037] 安全コントローラは、プロセッサ11およびメモリ12のいずれかにハードウェア故障が発生した場合、故障診断部15による診断結果から、故障の発生を検出することができる。ハードウェア故障は、ソフトウェア処理のある周期にて検出されれば、次周期以降も解消されないこととなる。このため、安全コントローラは、ハードウェア故障を検出した場合、直ちに動作を停止させる。

[0038] 安全コントローラは、プロセッサ11、メモリ12、入力部18および出力部19からなる一重の回路構成を採用する。安全コントローラは、二重化されたハードウェア構造を採用しなくても、ハードウェア故障およびソフトウェア故障の両方を検出することができる。安全コントローラは、一重の回路構成として簡易かつ低コストを実現できる。

[0039] 実施の形態2.

図4および図5は、本発明の実施の形態2にかかる安全コントローラの動作手順を示すフローチャートである。本実施の形態にかかる安全コントロー

らは、実施の形態1にかかる安全コントローラ（図1参照）と同様の構成を備える。本実施の形態における動作手順のうちステップS1からステップS9の手順は、実施の形態1における動作手順のステップS1からS9（図2参照）と同様である。

[0040] 実行制御部13は、ステップS9における処理結果である出力データ（第2出力データ）を、ビット反転させる（ステップS20）。実行制御部13は、ビット反転を経た第2出力データを、第2メモリ領域12Bに書き込む（ステップS10）。また、実行制御部13は、第2メモリ領域12Bが保持する自己保存データを、ステップS9における処理結果に応じて書き換えるとともに、ビット反転させる。

[0041] 実行制御部13は、第2メモリ領域12Bへ書き込まれた第2出力データに冗長符号を付与する（ステップS11）。冗長符号は、例えばCRCとする。ステップS7からステップS11は、第2メモリ領域12Bに書き込まれた第2入力データについての第2処理過程に相当する。

[0042] 次に、結果照合部14は、ステップS6における冗長符号の付与を経た第1出力データと、ステップS11における冗長符号の付与を経た第2出力データとを比較照合する（ステップS12）。ステップS12において、結果照合部14は、互いの排他論理和を求める手法により、第1出力データと第2出力データとを照合する。その後ステップS13からステップS15の動作手順は、実施の形態1におけるステップS13からステップS15の動作手順と同様である。

[0043] ステップS14の冗長検査により異常が無いことを確認すると（ステップS15、No）、出力部19は、第1出力データを出力する。次に、故障診断部15は、プロセッサ11の故障の有無を診断する（ステップS21）。第1メモリ領域12Aが保持する第1出力データに対し、第2メモリ領域12Bが保持する第2出力データは、ステップS20におけるビット反転を経ている。アドレスラインの故障は、第1出力データと第2出力データとを比較照合することで検出できる。よって、実施の形態2では、故障診断部15

によるメモリ12の故障診断は不要となる。

[0044] ステップS17およびステップS18の動作手順は、実施の形態1におけるステップS17およびステップS18の動作手順と同様である。実施の形態2にかかる安全コントローラは、実施の形態1と同様に、一重の回路構成として簡易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出することができる。

[0045] 実施の形態3.

実施の形態3にかかる安全コントローラは、実施の形態1にかかる安全コントローラ（図1参照）と同様の構成を備える。本実施の形態にかかる安全コントローラの動作手順は、実施の形態2にかかる安全コントローラの動作手順（図4および図5参照）のうちステップS20において、ビット反転に代えて、補数への変換を行う。ここで、本実施の形態の動作手順を、図4および図5のフローチャートを参照して説明する。

[0046] 実行制御部13は、ステップS9における処理結果である出力データ（第2出力データ）を、補数へ変換する。実行制御部13は、補数への変換を経た第2出力データを、第2メモリ領域12Bに書き込む（ステップS10）。また、実行制御部13は、第2メモリ領域12Bが保持する自己保存データを、ステップS9における処理結果に応じて書き換えるとともに、補数に変換する。

[0047] 結果照合部14は、ステップS6における冗長符号の付与を経た第1出力データと、ステップS11における冗長符号の付与を経た第2出力データとを比較照合する（ステップS12）。ステップS12において、結果照合部14は、互いの和がゼロであるか否かにより、第1出力データと第2出力データとを照合する。その後の動作手順は、実施の形態2におけるステップS13からステップS18の動作手順と同様である。

[0048] 実施の形態3では、実施の形態2と同様、第1メモリ領域12Aに書き込まれる第1出力データと第2メモリ領域12Bに書き込まれる第2出力データとは異なる値である。アドレスラインの故障は、第1出力データと第2出

力データとを比較照合することで検出できる。よって、実施の形態3では、故障診断部15によるメモリ12の故障診断は不要となる。

[0049] 実施の形態3にかかる安全コントローラは、実施の形態1および2と同様に、一重の回路構成として簡易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出することができる。

[0050] 実施の形態4.

実施の形態4にかかる安全コントローラは、実施の形態1にかかる安全コントローラ（図1参照）と同様の構成を備える。本実施の形態にかかる安全コントローラの動作手順は、実施の形態2にかかる安全コントローラの動作手順（図4および図5参照）のうちステップS20において、ビット反転に代えて、エンディアンを逆転させる変換を行う。ここで、本実施の形態の動作手順を、図4および図5のフローチャートを参照して説明する。

[0051] 実行制御部13は、ステップS9における処理結果である出力データ（第2出力データ）について、例えば16ビットデータの上位ビットおよび下位ビットを逆にする変換を行う。実行制御部13は、エンディアンの逆転を経た第2出力データを、第2メモリ領域12Bに書き込む（ステップS10）。また、実行制御部13は、第2メモリ領域12Bが保持する自己保存データを、ステップS9における処理結果に応じて書き換えるとともに、エンディアンを逆転させる。

[0052] 結果照合部14は、ステップS6における冗長符号の付与を経た第1出力データと、ステップS11における冗長符号の付与を経た第2出力データとを比較照合する（ステップS12）。その際、結果照合部14は、第2メモリ領域12Bが保持する第2出力データを、エンディアンを逆転させて読み出す。結果照合部14は、第1出力データと、エンディアンの逆転を経た第2出力データとを照合する。その後の動作手順は、実施の形態2におけるステップS13からステップS18の動作手順と同様である。

[0053] 実施の形態4では、実施の形態2および3と同様、第1メモリ領域12Aに書き込まれる第1出力データと第2メモリ領域12Bに書き込まれる第2

出力データとは異なる値である。アドレスラインの故障は、第1出力データと第2出力データとを比較照合することで検出できる。よって、実施の形態4では、故障診断部15によるメモリ12の故障診断は不要となる。

[0054] 実施の形態4にかかる安全コントローラは、実施の形態1から3と同様に、一重の回路構成として簡易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出することができる。

[0055] 実施の形態4にかかる安全コントローラは、ステップS4における処理結果である出力データ（第1出力データ）についてエンディアンを逆転させることとしても良い。結果照合部14は、比較照合の際に、第1メモリ領域12Aが保持する第1出力データ、および第2メモリ領域12Bが保持する第2出力データのいずれについて、エンディアンを逆転させて読み出すこととしても良い。

[0056] 実施の形態5.

実施の形態5にかかる安全コントローラは、実施の形態1にかかる安全コントローラ（図1参照）と同様の構成を備える。本実施の形態にかかる安全コントローラの動作手順は、実施の形態1にかかる安全コントローラの動作手順（図2および図3参照）と同様である。ここで、本実施の形態の動作手順を、図2および図3のフローチャートを参照して説明する。

[0057] 第1入力データのプログラム処理（ステップS4）において、実行制御部13は、16ビット向けのコンパイラとして生成されたプログラムを使用する。一方、第2入力データのプログラム処理（ステップS9）において、実行制御部13は、32ビット向けのコンパイラとして生成されたプログラムを使用する。

[0058] コントローラが扱うデータのほとんどは、16ビットデータである。実行制御部13は、ステップS4において、16ビットである第1入力データをレジスタにロードし、16ビット命令を実行する。実行制御部13は、処理結果である16ビットの第1出力データを第1メモリ領域12Aに書き込む（ステップS5）。

- [0059] また、プロセッサ 11 は、ステップ S9 において、16 ビットである第 2 入力データをレジスタにロードし、32 ビット命令を実行する。実行制御部 13 は、処理結果である 16 ビットの第 2 出力データを第 2 メモリ領域 12 B に書き込む（ステップ S10）。
- [0060] 実施の形態 5 では、第 1 入力データおよび第 2 入力データに対して実行する命令が互いに異なる。結果照合部 14 は、第 1 出力データと第 2 出力データとの比較照合により、プロセッサ 11 のソフトウェア故障およびハードウェア故障を検出することができる。よって、実施の形態 5 では、故障診断部 15 によるプロセッサ 11 の故障診断は不要となる。
- [0061] 実施の形態 5 にかかる安全コントローラは、実施の形態 1 から 4 と同様に、一重の回路構成として簡易かつ低コストを実現し、ハードウェア故障およびソフトウェア故障の両方を検出することができる。

産業上の利用可能性

- [0062] 本発明の安全コントローラは、機械や設備の安全制御を担う安全コントローラとして有用である。

符号の説明

- [0063] 11 プロセッサ、12 メモリ、12A 第 1 メモリ領域、12B 第 2 メモリ領域、13 実行制御部、14 結果照合部、15 故障診断部、16 異常処理部、17 入出力処理部、18 入力部、19 出力部、20 バス。

請求の範囲

[請求項1]

入力データのプログラム処理を実施するプロセッサと、
前記プロセッサへ入力される前記入力データ、および前記プログラム処理の結果である出力データを保持するメモリと、を有し、

前記メモリは、第1メモリ領域と、前記第1メモリ領域とは異なるアドレスの第2メモリ領域と、のそれぞれに、前記入力データおよび前記出力データを保持可能であって、

前記プロセッサは、

前記第1メモリ領域に書き込まれた前記入力データの前記プログラム処理と、前記プログラム処理の結果として前記第1メモリ領域に書き込まれた前記出力データへの冗長符号の付与と、を含む第1処理過程と、前記第2メモリ領域に書き込まれた前記入力データの前記プログラム処理と、前記プログラム処理の結果として前記第2メモリ領域に書き込まれた前記出力データへの冗長符号の付与と、を含む第2処理過程と、を実行する実行制御部と、

前記第1処理過程における前記冗長符号の付与を経た前記出力データと、前記第2処理過程における前記冗長符号の付与を経た前記出力データとを照合する結果照合部と、

前記プロセッサおよび前記メモリの故障の有無を診断する故障診断部と、

前記入力データおよび前記出力データの冗長検査、前記結果照合部における照合、および前記故障診断部における診断の少なくともいずれかにおいて異常が検出された場合に、前記出力データの出力を停止させる異常処理部と、を有することを特徴とする安全コントローラ。

[請求項2]

前記実行制御部は、前記第2処理過程において、ビット反転させた前記出力データを前記第2メモリ領域に書き込み、

前記結果照合部は、前記第1メモリ領域から読み出した前記出力データと、前記第2メモリ領域から読み出した前記出力データとを、互

いの排他論理和により照合することを特徴とする請求項 1 に記載の安全コントローラ。

[請求項3] 前記実行制御部は、前記第 2 処理過程において、補数への変換を経た前記出力データを前記第 2 メモリ領域に書き込み、


前記結果照合部は、前記第 1 メモリ領域から読み出した前記出力データと、前記第 2 メモリ領域から読み出した前記出力データとを、互いの和により照合することを特徴とする請求項 1 に記載の安全コントローラ。

[請求項4] 前記実行制御部は、前記第 1 メモリ領域に書き込む前記出力データと前記第 2 メモリ領域に書き込む前記出力データのうちの一方について、エンディアンを逆転させ、


前記結果照合部は、前記第 1 メモリ領域から読み出した前記出力データと前記第 2 メモリ領域から読み出した前記出力データのうちの一方についてエンディアンを逆転させて、照合することを特徴とする請求項 1 に記載の安全コントローラ。

[請求項5] 前記実行制御部は、前記第 1 メモリ領域から読み出した前記入力データの前記プログラム処理において、16ビット向けのコンパイラとして生成されたプログラムを使用し、かつ、前記第 2 メモリ領域から読み出した前記入力データの前記プログラム処理において、32ビット向けのコンパイラとして生成されたプログラムを使用することを特徴とする請求項 1 に記載の安全コントローラ。


[図1]




[図2]




[図3]



[図4]



[図5]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2012/073179

A. CLASSIFICATION OF SUBJECT MATTER

G05B19/05(2006.01) i, G05B9/03(2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G05B19/05, G05B9/03

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2012
Kokai Jitsuyo Shinan Koho	1971-2012	Toroku Jitsuyo Shinan Koho	1994-2012

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2010-262432 A (Mitsubishi Electric Corp.), 18 November 2010 (18.11.2010), entire text; all drawings (Family: none)	1-5
A	JP 2-8911 A (Matsushita Electric Works, Ltd.), 12 January 1990 (12.01.1990), entire text; all drawings (Family: none)	1-5
A	JP 2000-148216 A (Mitsubishi Electric Corp.), 26 May 2000 (26.05.2000), entire text; all drawings (Family: none)	1-5

 Further documents are listed in the continuation of Box C. See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
02 October, 2012 (02.10.12)Date of mailing of the international search report
16 October, 2012 (16.10.12)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類 (国際特許分類 (IPC))
 Int.Cl. G05B19/05(2006.01)i, G05B9/03(2006.01)i

B. 調査を行った分野
 調査を行った最小限資料 (国際特許分類 (IPC))
 Int.Cl. G05B19/05, G05B9/03

最小限資料以外の資料で調査を行った分野に含まれるもの
 日本国実用新案公報 1922-1996年
 日本国公開実用新案公報 1971-2012年
 日本国実用新案登録公報 1996-2012年
 日本国登録実用新案公報 1994-2012年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2010-262432 A (三菱電機株式会社) 2010. 11. 18, 全文全図 (ファミリーなし)	1-5
A	JP 2-8911 A (松下電工株式会社) 1990. 01. 12, 全文全図 (ファミリーなし)	1-5
A	JP 2000-148216 A (三菱電機株式会社) 2000. 05. 26, 全文全図 (ファミリーなし)	1-5

☐ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願日の後に公表された文献
 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日 02. 10. 2012	国際調査報告の発送日 16. 10. 2012
----------------------------	----------------------------

国際調査機関の名称及びあて先 日本国特許庁 (ISA/J P) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官 (権限のある職員) 川東 孝至	3U	4135
	電話番号 03-3581-1101 内線 3324		