

公 告 本

申請日期	88 年 1 月 12 日
案 號	88100412
類 別	C23C 14/34, G02F 1/3

(以上各欄由本局填註)

A4
C4

460599

發明專利說明書

裝
訂
線

一、發明 <u>新型</u> 名稱	中 文	微細配線圖案之形成方法
	英 文	
二、發明人 <u>創作</u>	姓 名	(1) 溝內清繼 (2) 達博司
	國 稷	(1) 日本 (2) 日本 (1) 日本國兵庫縣姫路市余部區上余部五〇番地
	住、居所	(2) 日本國兵庫縣姫路市余部區上余部五〇
三、申請人	姓 名 (名稱)	(1) 東芝股份有限公司 株式会社東芝
	國 稷	(1) 日本
	住、居所 (事務所)	(1) 日本國神奈川縣川崎市幸區堀川町七二番地
代表人 姓 名	(1) 西室泰三	

由本局填寫	承辦人代碼：
	大類：
	I P C 分類：

A6

B6

本案已向：

國（地區）申請專利，申請日期：案號：，有 無主張優先權

日本	1998年1月14日	10-006136
日本	1998年1月16日	10-006960
日本	1998年1月16日	10-006961

有主張優先權
有主張優先權
有主張優先權

(請先閱讀背面之注意事項再填寫本頁各欄)

裝訂

線

有關微生物已寄存於：，寄存日期：，寄存號碼：

五、發明說明(1)

(技術領域)

本發明係關於一種使用於平面顯示裝置用陣列基板等的微細配線圖案之形成方法。

(請先閱讀背面之注意事項再填寫本頁)

表

訂

(背景技術)

近年來，作為代替C R T 顯示器之顯示裝置盛行開發平面顯示裝置。其中以液晶顯示裝置係從薄型，輕量，低耗電等之優點而受注目。

例如，例舉說明在每一各顯示像素配置交換元件之光透過型的主動矩陣型液晶顯示裝置。主動矩陣型液晶顯示裝置，係在陣列基板與對向基板之間經由配向膜保持液晶層所構成。陣列基板係複數條信號線與掃描線格子狀地配置於玻璃或石英等透明絕緣基板上，且使用非晶質矽（以下簡稱為a-Si:H）等之半導體薄膜的薄膜電晶體（以下簡稱為TFT）連接於各交點部分。TFT之閘極電極電氣式地連接於掃描線，而汲極電極係電氣式地連接於信號線。又，源極電極係電氣式地連接於例如ITO（Indium-Tin-Oxide）之構成像素電極之透明導電材料。

此種主動矩陣型液晶顯示裝置係常用在筆記型個人電腦，汽車導航裝置，超小型TV等。

但是，又為了擴大平面顯示裝置之用途及市場成為要求高精細且大型之平面顯示裝置。

為了達成高精細化，必須減小像素之節距（像素之中心點間之距離），為了維持數值孔徑必須形成配線寬及間

五、發明說明(2)

隔小之微細圖案。在本案專利說明書中，實行彩色顯示時，像素係指各色之點者，例如指紅，綠，藍之各點者。又，像素之中心點間之距離係在顯示面板之長度方向與寬度方向不同時，像素節距係指此等中之短者。

例如，以對角尺寸 20 英吋達成 UXGA (1600 × 3 × 1200 像素)，必須將像素節距成為約 0.25 mm。此時，配線寬及配線間之間隔（均為最狹窄之部位），係為了提高光利用效率而確保充分之孔徑數值，期望分別設定在約 30 μm 以下，及 100 μm 以下。又，為了以對角尺寸 20.8 英吋達成 QUXG (3200 × 3 × 2400 像素，期望將像素節距作為約 0.132 mm，並將配線寬作為 15 μm 以下。

另一方面，為了減小配線之寬度俾達成顯示面板之大型化，欲防止電送之波形之劣化而須以低電阻金屬構成配線，惟作為此種金屬眾知適用鋁。

但是，依濺射法堆積均勻厚度之金屬層之際，附著金屬所構成之塊狀異物而形成金屬層之微少缺陷，又在微細配線圖案上產生配線不良。又，在濺射時對於附著經 5 μm 以上之塊狀附著物的金屬層，將配線寬度為 30 μm 以下，或是配線間之間隔為 60 μm 以下之微細配線施以圖案化時會有配線缺陷。在第 18 圖，模式地表示塊狀附著物之形成。

特別是，依濺射形成鋁金屬層時，在以往之液晶顯示裝置中與使用一般之鉗等時相比較塊狀附著物之發生較顯

(請先閱讀背面之注意事項再填寫本頁)

表
訂

五、發明說明(3)

著。又，爲了防止鋁金屬層之小丘(Hillock)(依照工程之鼓出)，提案添加鉻等(日本特開平7-45555號公報)，此時，塊狀附著物更顯著地增加。

另一方面，在日本特開平8-37186號公報，依濺射形成鋁金屬層時，防止小丘之目的，記載在3~5.0 m Torr(約0.4~6.7 Pa)，較理想爲10 m Torr(1.3 Pa)左右之氬氣環境氣氛中實行濺射。由此，氬氣進入鋁層，形成含有0.1~0.5原子%氬的鋁合金。但是，在此種特定壓力之氬氣體氣氛下僅實行濺射，並無法防止塊狀附著物。

(請先閱讀背面之注意事項再填寫本頁)

表

訂

(發明之概要)

本發明係鑑於上述問題點，其目的係在於提供一種依濺射與圖案的微細配線圖案之形成方法中，沒有起因於塊狀附著物之配線缺陷者。

本發明的微細配線圖案之形成方法，屬於具備：在絕緣基板上介經濺射堆積鋁或包含70原子%以上鋁之合金所構成的薄膜的過程，及圖案化上述薄膜以形成微細配線圖案的過程的微細配線圖案之形成方法，其特徵爲：上述濺射係陽極電極與陰極電極之間的電位差設定在570V以下之條件者。

介經此種構成，不會發生起因於塊狀附著物的配線缺陷。

在申請專利範圍第2項所述的微細圖案之形成方法中

五、發明說明(4)

，上述微細配線圖案係配線寬為 $30\text{ }\mu\text{m}$ 以下，或配線間之間隔為 $60\text{ }\mu\text{m}$ 以下。

在申請專利範圍第3項所述的微細圖案之形成方法中，上述微細配線圖案係將釤(Nd)，鈇(Y)或釔(Ga)以此等添加金屬之合計包括0.3~5.0原子%的鋁合金所構成者。

介經此種構成，防止發生小丘，同時不會發生起因於塊狀附著物之配線缺陷。

本發明之其他態樣中，屬於在反應室內配置基板，介經DC濺射來堆積薄膜的薄膜之製造方法，其特徵為具備：介經檢測陰極與陽極電極間之壓降來檢知電弧放電之發生的檢知步驟，及依據上述檢知，在發生上述電弧放電後一微秒鐘以內，斷路在上述陰極與陽極電極間施加電壓之供電的電力斷路步驟，及上述電力斷路後，在5至15微秒鐘後再開始上述供電俾再開始濺射的再開始步驟。

介經此種構成，可防止依電弧放電的塊狀異物之發生，由此，可提高矩陣基板之良品率，同時可大幅度減少從濺射室之完成維修至成品製造再開始為止所需的時間（停機時間）。

在本發明之另一態樣，屬於在目標電極與基板之間施加所定濺射電壓，同時將濺射磁鐵平行地往復運動於上述目標電極，介經DC濺射在基板上堆積薄膜的薄膜之製造法，其特徵為：在檢知上述濺射電壓從其基準電壓變動之際，對於上述目標電極向大約垂直方向移動俾調整上述濺

(請先閱讀背面之注意事項再填寫本頁)

表

訂

五、發明說明(5)

射磁鐵與上述目標電極之距離以減低上述濺射電壓之變動者。

介經此種構成，可將濺射電壓容易地保持在一定，由此，可抑制起因於塊狀附著物之配線缺陷，同時可將薄膜之膜質成均勻。特別是，在大面積之基板上用以成膜薄膜而具備濺射磁鐵之往復運動機構的DC濺射裝置中，在往復運動之兩端，可充分地抑制依遮蔽目標之周緣部的屏作用的濺射電壓之上昇，並可將所產生之薄膜之膜質成爲均勻。

(請先閱讀背面之注意事項再填寫本頁)

卷

訂

從裝置之觀點來說明該態樣；DC濺射裝置具備：基板可配置於內部的處理室，及配置於上述處理室內的目標電極，及支撐成平行地可往復運動於上述目標電極的濺射磁鐵，及檢測濺射電壓的電壓檢測手段，及將濺射磁鐵對於上述目標電極大約垂直方向移動俾調整上述濺射磁鐵與上述目標電極之距離的磁鐵－目標間距離調整部，及控制上述磁鐵－目標間距離調整部以減低上述濺射電壓之變動的磁鐵－目標間距離控制部。

又，DC濺射裝置係具備：基板可配置於內部的處理室，及配置於上述處理室內的目標電極，及配置於上述目標電極之周緣部，防止電漿對上述目標電極之相撞的棚架狀屏，及支撐成平行地可往復運動於上述目標電極的濺射磁鐵，將濺射磁鐵對於上述目標電極大約垂直方向移動俾調整上述濺射磁鐵與上述目標電極之距離的磁鐵－目標間距離調整部，及上述濺射磁鐵介經上述棚架狀之屏位於上

五、發明說明(6)

述目標電極被遮蔽之領域之期間，控制上述磁鐵—目標間距離調整部以縮小上述濺射磁鐵與上述目標電極之距離的磁鐵—目標間距離控制部。

(請先閱讀背面之注意事項再填寫本頁)

(發明之實施最佳形態)

(實施例)

介經關於主動矩陣型液晶顯示裝置用陣列基板之製造的實施例使用第1圖至第5圖說明依本發明的微細配線圖案之形成方法。

首先，使用第1圖至第3圖說明依本實施例的濺射之裝置及方法。

在第1圖模式地表示本實施例所使用之濺射裝置。

訂

該濺射裝置係大面積基板用之D C 磁控管濺射裝置(日本真空技術公司所製SHD 450型)。

濺射裝置之對向之其中一方之電極的第1電極201，係以目標材料所構成之平板型，而在第1電極201之下方配置有永久磁鐵及電磁鐵所構成的濺射磁鐵202。接近於第1電極201及濺射磁鐵202具備有冷卻水流路203，以防止濺射中的過度昇溫。

在第1電極201之上方，與其相對向地設有保持玻璃基板101的第2電極205。濺射室211係從真空排氣路213被真空排氣，並從氣體導入孔導入氬氣(Ar)。介經適當地保持氣體導入量與真空排氣之平衡來調整濺射室211內之氣體壓力。大面積之玻璃基板

五、發明說明(7)

101係堆積大約均勻之金屬膜地配置在其下面之大約全面，而第1電極201係在第1電極201上之濺射領域依次拂掠玻璃基板101之整體下面。

作為第1電極201之電極材料，例如鋁-鈦合金(A1-Nd)，使用鈦之含有莫爾數（莫爾單位之原子數）為鋁與鈦之合金之整體莫爾數（莫爾單位之原子數）之2%者。以下，將此表示為A1-Nd膜（2原子%Nd）。

(請先閱讀背面之注意事項再填寫本頁)

表

訂

以下，介經第2圖及第3圖之圖表說明濺射之條件與塊狀異物之發生數的關係所得到之資料。使用上述裝置在上述玻璃基板之一面全面堆積上述A1-Nd（2原子%Nd）所構成之100~400nm厚度的膜之後，介經顯微鏡觀察計數具有 $5\mu m$ 以上之徑的塊狀附著物之數。

在第2圖表示第1電極201與第2電極205之間的電壓，亦即，陽極，陰極間電壓與塊狀附著物之發生數之關係。

塊狀附著物之計數係在各電壓對於6~9枚玻璃基板（對角12英吋）實行，以換算成每一平方公分之數的範圍值圖表表示。氬氣之壓力係在各電壓變化0.4~1.3Pa。

又，使用該濺射時之設置條件係如下表所示。

五、發明說明(8)

表 1 取得第 2 圖及第 3 圖之時之濺射的裝置條件

玻璃基板(101)之大小	縱橫 300mmX400mm
第 1 電極(201)之大小	縱橫 120mmX570mm
第 2 電極(201)與玻璃基板(101)之距離	70mm
第 1 電極(201)與濺射磁鐵(202)之距離	55mm
在濺射磁鐵(202)表面之磁通密度	200Gauss
電力密度	22W/cm ²
在第 1 電極(201)近旁之電流密度	$1.6 \times 10^{-3} \sim 2.83 \times 10^{-3}$ A/cm ²

(請先閱讀背面之注意事項再填寫本頁)

表
訂

由第 2 圖可知，陽極，陰極間電壓與塊狀附著物之數係呈明瞭之正的相關關係，而在 570V 以下之領域幾乎沒有塊狀附著物。

在第 3 圖表示濺射裝置之輸出與陽極，陰極間電壓之關係。

將氬氣之壓力設定在 0.4 及 1.3 Pa，並將濺射裝置之輸出值在 5 ~ 25 KW 之範圍變化。由於在同一輸出值之陽極，陰極間電壓值有參差，因此，在 4 ~ 8 枚之玻璃基板上以金點顯示方式表示實行濺射時之圖表。圖表上半部之斜線領域係表示塊狀附著物發生領域。如圖所示，將氬氣環境氣氛之壓力作為 0.4 Pa 時，雖有約 10 KW 也認出塊狀附著物，惟將氬氣環境之壓力作為 1.3 Pa 時，雖在 25 KW 之輸出值也不會認出塊狀附著物。

濺射裝置之輸出值係在圖示之輸出範圍中，大約比例

五、發明說明(9)

於依濺射的金屬膜堆積速度者，在本實施例之濺射裝置係若在約20Kw或其以上之輸出值可得到充分之堆積速度而在製造工程上沒有問題。

由第3圖之結果，如上所述，可知對於陽極，陰極間電壓介經保持不超過570V之低電壓，又將氬氣環境氣氛之壓力提升某一程度，即可將金屬膜之堆積速度保持充分高之狀態可完全地防止塊狀附著物。

雖未予圖示，惟氬氣環境氣氛之壓力為1.3Pa以上時，在沒有發生塊狀附著物之領域中，可得到約25Kw之充分輸出值。又，若氬氣環境氣氛之壓力超過1.4Pa，因降低所堆積之金屬膜之緻密性而不理想。

以下，依據第4圖至第5圖說明使用上述濺射裝置及方法的顯示裝置用陣列基板之製造方法。

第4圖係表示液晶顯示裝置用之陣列基板100的概略平面圖者，圖中之下側係位於液晶顯示裝置之畫面上側者，而從圖中下側向上側依次選擇性掃描線者。又，第5圖係模式地表示陣列基板之TFT 112形成領域之疊層構造的縱剖面圖。

陣列基板100係對角尺寸為20英吋，包括配置於玻璃基板101上的1200條掃描線111，各掃描線111之一端係拉出在玻璃基板101之一端邊側，經斜配線部電氣式地連接於掃描線墊片。

陣列基板100係包括在玻璃基板101上與掃描線111大約正交之480條信號線110，各信號線

(請先閱讀背面之注意事項再填寫本頁)

裝
訂

(請先閱讀背面之注意事項再填寫本頁)

表

訂

五、發明說明(10)

110 係被拉出在玻璃基板 101 之另一端邊側，經斜配線部 160 電氣式地連接於信號線墊片 162。又，掃描線 111 係以 A1 作為主成分之金屬膜所構成，信號線 110 係形成以鉬 (Mo) 作為主成分的第 1 金屬膜，及以鋁 (Al) 作為主成分的第 2 金屬膜，及以鉬 (Mo) 作為主成分的第 3 金屬膜之三層構造。

在掃描線 111 與信號線 110 之交叉部分近旁配置 TFT 112。又，連接於該 TFT 112 之 ITO 所構成之像素電極 131 係經由層間絕緣膜 127 配置於掃描線 111 及信號線 110 上。

掃描線 111 及信號線 110 之配線寬 W 係 $4 \sim 30 \mu m$ ，TFT 112 之源極電極 126b 與汲極電極 126a 之間隔 G 係 $4 \sim 25 \mu m$ ，而像素節距 P 係 $0.083 mm$ 。

以下，參照第 5 圖詳述該陣列基板 100 之全程製程。

(1) 第 1 過程

介經電漿 CVD 使用表面以 SiO_x 膜覆蓋的玻璃基板 101。

在玻璃基板 101，使用上述濺射裝置，將 Al-Nd 膜 (2 原子% Nd) 堆積成 300 nm 之膜厚，並將 Mo 膜堆積成 50 nm 之膜厚。

作為鋁合金，也可為例如 Al-Y (Y 為 2 原子%)

五、發明說明(11)

， $\text{Al}-\text{Gd}$ (Gd 為 2 原子%)，及 $\text{Al}-\text{Sc}$ (Sc 為 2 原子%) 等。鋁合金之鋁含量，若在 70 原子% 以上則可得到充分地低電阻之配線，此等釤 (Nd) 等之添加原子之含有莫爾% 係 0.3 ~ 5%，則可充分地防止小丘之發生。

在該疊層膜上，使用光刻法形成掃描線圖案與輔助容配線之一部分，之後使用磷酸，醋酸，硝酸之混酸蝕刻成 35 度以下之堆拔形狀，以完成掃描線與輔助電容配線圖案（1 第圖案化）。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂

(2) 第 2 過程

第 1 過程之後，將玻璃基板 101 加熱成 300°C 以上後，介經常壓電漿 CVD 法，堆積 175 nm 厚之氧化矽膜 (SiO_x 膜) 所構成的第 1 閘極絕緣膜 115 之後，再介經減壓電漿 CVD 法，在不會曝曬於大氣下連續地成膜 175 nm 厚度之氮化矽膜所構成的第 2 閘極絕緣膜 117，50 nm 厚之 $a-\text{Si:H}$ 所構成的半導體被膜 119 及 200 nm 厚之氮化矽膜所構成的通道保護膜 122 之層。

(3) 第 3 過程

第 2 過程之後，介經以掃描線 111 作為掩蔽之背面曝光技術在掃描線 111 自匹配地圖案化通道保護膜 122 之層，又對應地 TFT 領域地使用第 2 掩蔽圖案使

五、發明說明 (12)

之曝光，經顯像及圖案化（第2圖案化），製作島狀之通道保護膜122。為了該圖案化，使用依四氟化碳與氧氣之混合氣體的化學蝕刻。

(請先閱讀背面之注意事項再填寫本頁)

卷一
訂

(4) 第4過程

第3過程之後，以氟酸HF系溶液處理半導體被膜119表面得到良好之歐姆接觸，並介經電漿CVD法堆積作為雜質含有磷之30nm厚的n⁺a-Si:H所構成的低電阻半導體膜124之層。

然後，介經上述之濺射裝置及方法，再堆積以Mo為主成之第1金屬膜，及Al-Nd膜（2原子%Nd）之第2金屬膜，及以Mo為主成分之第3金屬膜的三層構造所構成之300nm厚的三層構造膜126。Al-Nd膜（2原子%Nd）係與在第1過程所說明者完全同樣地，Al-y等也可以，而添加金屬之莫爾%為0.3%~5.0%，則可同樣地使用。

(5) 第5過程

第4過程之後，使用第3掩蔽圖案經曝光，顯像之後，三層構造膜126係介經濕蝕刻，而低電阻半導體被膜124之層及半導體被膜119係介經電漿蝕刻施以圖案化（第3圖案化）。電漿蝕刻係介經控制氮化矽膜所構成的第1閘極絕緣膜115或第2閘極絕緣膜117與通道保護膜122之蝕刻選擇比來實行。

五、發明說明 (13)

介經此種圖案化，一體地製作源極電極 126b 及汲極電極 126a，及此等之下方的低電阻半導體膜 124 之島狀部分。

(6) 第 6 過程

第 5 過程之後，在其上面堆積 200 nm 厚之氮化矽膜所構成的層間絕緣膜 127。

(7) 第 7 過程

第 6 過程之後，在其上面介經濺射堆積 100 nm 厚之 ITO 膜，使用第 5 掩蔽圖案經曝光，顯像，依乾蝕刻之圖案化（第 5 圖案化），以製作像素電極 131。

在如上所述地所得到之顯示裝置用陣列基板中，將配線寬作爲 30 μ m 以下，並將像素節距作爲 0.25 mm 以下時，也沒有觀察到可能起因於塊狀附著物之配線不良。

在上述實施例中，作爲環境氣氛氣體使用氬氣，惟使用氪 (Kr) 或氖 (Ne) 氣也是大約同樣。

上述之條件係本發明之一例子，由本發明人等確認依各條件之本發明之效果，將其條件之一部分例示如下。

(請先閱讀背面之注意事項再填寫本頁)

表

訂

五、發明說明(14)

表 2 濺射之裝置條件

	條件 2	條件 3
玻璃基板(101)之大小	縱橫 360 mm X 465 mm	縱橫 550 mm X 650 mm
第 1 電極(201)之大小	縱橫 120 mm X 530 mm	120 mm X 900
第 1 電極(201)與玻璃基板(101)之距離	70 mm	700 m
第 1 電極(201)濺射磁鐵(202)之距離	55 mm	38 mm
濺射磁鐵(202)表面之磁通密度	200Gauss	200Gauss
電力密度	24 W/cm ²	36 W/cm ²

(請先閱讀背面之注意事項再填寫本頁)

表二
訂

(第 1 變形例)

使用第 6 圖至第 13 圖及表 3 至表 5 說明第 1 變形例。使用第 6 圖至第 8 圖說明該變形例之磁控管方式的 D C 濺射裝置。

第 6 圖係表示 D C 濆射裝置之濺射室之極模式性的配線連接圖。其真空室所構成濺射室 1 係被減壓成 0 . 6 P a , 而作為濺射氣體導入氩(Ar)氣體。對向之一對電極 13, 14 連接於供應一定電力之 D C 電源 12。當電壓施加於該一對之電極 13, 14 時，介經濺射磁鐵 2 之作用，在第 1 電極 13 之表面發生依磁控管

五、發明說明 (15)

放電的電漿。介經電漿化成爲正離子的氰氣，依電場被加速而相撞於第 1 電極 1 3，由此，目標原子被濺射而在基板 3 上形成薄膜。在本變形例中，藉由 D C 電源 1 2，在穩定濺射時約 5 5 0 V 之電壓施加於陽極與陰極之間，而 D C 電源 1 2 之正極側連接於接地線 1 5。

在 D C 電源 1 2 與濺射室之電極 1 3，1 4 之間，具備電弧放電斷路裝置 1 1。該電弧放電斷路裝置 1 1 係具備：用以檢知電弧放電開始時的陽極，陰極間電壓（濺射電壓）之急激下降之電壓計等的突波電壓檢知裝置，及在突波電壓被檢知時能在所定時間以內急速地斷路電力供應的斷路電路，及在精密之所定時間後實行電力供應之再開始的電力供應再開電路。

由此，在本實施例之方法中，設成發生電壓之異常亦即電弧放電之發生後在一微秒鐘以內斷路電力供應，之後，在 5 至 1 5 微秒鐘後再開始電力供應。

第 7 圖係模式地表示濺射室 1 之基本構造的縱剖面斜視圖，如該圖所示，作為與第 2 電極 1 4 上之玻璃基板 3 相對向配置的平板狀第 1 電極 1 3，使用與玻璃基板 3 相同程度之面積者。在圖示之例子，作為濺射磁鐵 2，使用前後較長的方棒狀之三個組固裝於水平地配置的梁下面者。又，如圖中以箭號所示，濺射磁鐵 2 係在濺射過程中向左右方向往復運動。用以將堆積於大面積（在本變形例爲 5 5 0 m m × 6 5 0 m m）之玻璃基板 3 上的薄膜之膜厚分佈成爲均勻者。在本變形例中，第 1 電極 1 3 與濺射磁

(請先閱讀背面之注意事項再填寫本頁)

裝
訂

五、發明說明 (16)

鐵 3 之間的距離係設定在約 5 5 m m 。

第 1 電極 1 3 係熔接並保持在銅製之包裝板 1 6 ，介經棚架狀之屏 1 7 覆蓋第 1 電極 1 3 之周緣部，及其四周圍之包裝板 1 6 露出之部分。屏 1 7 係防止銅混入在離子相撞於包裝板 1 6 所形成的薄膜，同時，防止依第 1 電極 1 3 之濺射材料堆積於包裝板 1 6 等欲以剝離所引起的粒子（塵埃粒子）之發生。

濺射室 1 係一枚式地構成。亦即，玻璃基板 3 一枚一枚地安裝而在其上面堆積薄膜。玻璃基板 3 對於作為基板載置台之第 2 電極 1 4 之安裝及取下係在拉下第 2 電極 1 4 之狀態下實行。第 2 電極 1 4 係連接於可上下移動之圓筒 1 4 a 上並被支撐著。

在第 8 圖模式地表示該濺射裝置及其附屬裝置之佈置的平面圖。在平面圖中，配置六個大約長方形之室，成為圍繞大概正六方形之中央運送室 4 3 。六個室係兩個真空預備室 4 1 ，一個預備加熱室 4 4 及三個濺射室 1 。此等室之取出放進口係與中央運送室 4 3 之各側壁一體地構成。

中央運送室 4 3 及預備加熱室 4 4 係被減壓成與濺射室 1 相同之真空度，與外部之交接係經真空預備室 4 1 之減壓或大氣孔（復原成大氣壓）所實行。外部與真空預備室 4 1 之間的玻璃基板 3 之裝進及取出，係在複數玻璃基板 3 搭載於卡匣之狀態下實行。濺射氣體之氬氣係從儲氣筒 4 6 經浮動控制器 4 7 供應於濺射室 1 。另一方面，介

(請先閱讀背面之注意事項再填寫本頁)

裝
訂

五、發明說明(17)

經中央運送室43之自動臂42，玻璃基板3依真空預備室41→預備加熱室44→濺射室1→真空預備室41之順序被移送。在本變形例係玻璃基板3在預備加熱室44被加熱成200°C後被移送至濺射室1。

在表3，使用以上所說明之DC濺射裝置，在550mm×650mm之玻璃基板上，對於形成厚度300nm之鋁-鎢合金之薄膜（鋁50重量%，以下以Mo-W膜表示）時及堆積相同厚度之鋁薄膜（以下以表示Al膜表示）時，表示計測塊狀附著物之數的結果。又，為了參考，未使用本變形例之電弧放電斷路電路時也例如作為參考。

(請先閱讀背面之注意事項再填寫本頁)

裝訂

表3 塊狀附著物之數(個數/500mm×650mm基板)

	本變形例	參考例
電弧放電斷路電路	有	沒有
薄膜		
Mo-W膜	0.9個/基板	2.1個/基板
Al膜	0.3個/基板	0.9個/基板

如表3所示，在Mo-W膜及Al膜之任何情形，均使用本變形例之電弧放電斷路裝置時，更顯著減少塊狀附著物之個數。

第9圖及第10圖之圖表係分別表示Mo-W膜時之上述變形例及參考例之發生電弧放電時之濺射電壓及濺射電流（陽極，陰極間之電流）的時效變化者。

五、發明說明 (18)

在表示於第 9 圖之本變形例的圖表中，從依電弧放電之發生的濺射電壓絕對值之急激地減少（在圖中，表示作為設定成負之陰極電極電位之急激地上昇）之開始，在一微秒鐘以內斷路電力供應（延遲時間 $t_{l a y} < 1 \mu s e c$ ），而濺射電流呈急降低。在斷路 5 微秒鐘後，再開始電力供應時（斷路時間 $t_{o f f} = 5 \mu s e c$ ），再開後，在約 15 微秒鐘以內，濺射電流形成安定者。

在表示於第 10 圖之比較例之圖表中，可知有依電弧放電之濺射電流之峰值，而在電弧放電完成之 100 微秒鐘後，濺射電流也不安定。

在第 11 圖表示在 Mo-W 膜之成膜對於將電弧放電之斷路時間作為 15 微秒鐘之比較例的與上述同樣的圖表。如圖表所示，在電力斷路時間比 15 微秒較長時，由於重複發生電弧放電，後結果最初之電弧放電經 100 微秒鐘後，濺射電流及濺射電壓係均不安定。

雖未予圖示，惟將電力供應之斷路時間作為 4 微秒鐘以下時使電弧放電再發生，而在濺射電流之安定上需費較多時間。可能由於未完全地終止電弧放電所導致。

另一方面，開始電力供應之斷路比從發生電弧放電延遲一微秒鐘後時，隨著延遲，每一基板之塊狀附著物之個數會增加。此乃由於電弧放電正式地上昇所導致者。若延遲電力供應之斷路時，則再開始電力供應後之濺射電流之安定化也需較多時間。

在本變形例中，雖作為環境氣氛氣體使用氬氣，惟除

(請先閱讀背面之注意事項再填寫本頁)

裝
討

五、發明說明(19)

此之外使用氪(Kr)氣也大約同樣。

在表4，表示依本變形例之方法的預濺射處理過程之減輕情形。

所謂預濺射處理乃在目標電極之交換的濺射室之定期維修後，將除去目標電極表面之氧化膜或吸附水之污染層，或是目標表面之安定化作為目的之預備濺射者。

表4 預濺射過程之減輕

	本變形例	參考例
電弧放電斷路電路	有	沒有
所用玻璃基板數 ^{*1}	90枚	200枚
所用時間(停工時間) ^{*2}	3.8小時	8小時

*1：徑為 $5\mu m$ 以上之粒子成為30個以內所需的預濺射用玻璃基板之枚數。

*2：定期維修後，開始製造成品之薄膜為止所需之時間。

如表4所示，依照本變形例之DC濺射裝置，欲將Al膜成膜在上述玻璃基板時，徑為 $5\mu m$ 以上之粒子成為30個以內所需的預濺射用玻璃基板之枚數為約90枚。而在未具備電弧放電斷路電路之比較例需要約200枚。如此對應於減少此等預濺射用玻璃基板之枚數，定期維修後，開始製造成品之薄膜為止所需時間(停工時間)，係本變形例為3.8小時，而比較例為8小時，可大幅度縮短時間。

由於如上所述地可大幅度上昇濺射過程的運轉效率，

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明 (20)

因此，可大幅度減低每一基板之過程成本。

以下，使用第 1 2 圖至第 1 3 圖說明介經本實施例之方法來製作顯示裝置用陣列基板之具體例子。

第 1 2 圖係模式地表示陣列基板之 T F T 形成領域之疊層構造的縱剖面圖，第 1 3 圖係表示同領域之周邊的模式平面圖。

首先，依第 1 至 6 過程之順序詳述陣列基板之製程。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

(1) 第 1 過程

介經電漿 C V D 使用被覆 SiO_x 膜之玻璃基板 3。

在 550 × 650 mm 之玻璃基板 3，介經如上所述之方法，將 Mo-W 膜堆積成 300 nm 之膜厚。

在該疊層膜上，使用光刻法形成包含閘極電極之掃描線層的圖案（第 1 圖案化）。此時之蝕刻係介經化學乾蝕刻（CDE）實行使覆蓋閘極電極之閘極電極的閘極絕緣膜之通達範圍（特別是階段差面之覆蓋）成為良好，並將約 30 度之推拔形狀形成階段差面。

(2) 第 2 過程

介經電漿 C V D 法堆積 300 nm 厚度之氧化矽膜（SiO_x 膜）所構成之閘極絕緣膜 32 之後，在不曝露於大氣之狀態下連續地成膜 50 nm 厚度之 a-Si:H 所構成的半導體被膜 34 及 200 nm 厚度之氮化矽膜所構成的通道保護膜 35 之層。

五、發明說明 (21)

(3) 第3過程

介經將掃描線31作為掩蔽之背面曝光技術在掃描線31自我匹配地圖案化通道保護膜35之層，又對於TFT領域地使用第2掩蔽圖案經曝光，顯像，圖案化（第2圖案化），製作島狀之通道保護膜35。

(請先閱讀背面之注意事項再填寫本頁)

(4) 第4過程

可得到良好之歐姆接觸地以氟酸(HF)系溶液處理露出之半導體被膜34表面，並介經電漿CVD法堆積作為雜質包含磷之30nm厚度的n⁺a-Si:H所構成的低電阻半導體膜36之層。

表
訂

(5) 第5過程

將100nm厚之ITO膜介經濺射堆積在其上面，使用第3掩蔽圖案並經曝光，顯像，及依乾蝕刻之圖案，製作像素電極33（第3圖案化）。

(6) 第6過程

之後，介經上述之濺射裝置及方法，堆積以鉬(Mo)作為主成分之50μm厚度的第1金屬膜，及以鋁(Al)作為主成分的350μm厚度的第2金屬膜，及以Mo作為主成分之50μm厚度的第3金屬膜所構成的三層構造膜37。之後，使用第4掩蔽圖案，經曝光，顯像

五、發明說明 (22)

之後，製作包含源極電極 37a 及汲極電極 37b 的圖案（第 4 圖案化）。最後，配向膜 38 全面地形成。

在表 5，表示對於如上所述地所得到之顯示裝置用陣列基板測定不良比率之結果。

表 5 製作之顯示裝置用陣列基板的短路不良比率

	本變形例	參考例
電弧放電斷路電路	有	沒有
依層間短路之不良比率 ^{*1}	1.2%	1.7%
依其通短路之不良率比率 ^{*2}	1.5%	2.0%

*1：包含閘極電極之導電層及包含汲極電極之導電層之間。
。

*2：與對向基板上之共通電極之電氣接觸。

(請先閱讀背面之注意事項再填寫本頁)

表
訂

如表 5 所示，在所得到之顯示裝置用陣列基板中，閘極電極與汲極電極依電氣短路之層間短路的不良比率為 1.2%，而與在同樣條件下，未使用電弧放電斷路裝置所製造之參考例的陣列基板之不良比率為 1.7% 相比較，可更減小 0.5% 者。

又，在從實施例之陣列基板介經密封材料塗佈，對向電極基板之張貼及液晶材料封入過程以完成液晶顯示面板時，依共通短路之不良比率為 1.5%，與來自參考例之陣列基板之液晶顯示面板之共通短路之不良比率為 2.0% 相比較，同樣地可形成少 0.5% 者。

五、發明說明 (23)

(第2變形例)

使用第14圖至第17圖說明本發明之第2變形例。

第14圖係模式地表示本變形例的DC磁控管濺射裝置之濺射室1之基本構造的縱剖面斜視圖。

在濺射室1之下方具備作為基板保持台之第2電極14，在該上面，載置有薄膜所堆積之大面積的玻璃基板3(550nm×650nm)。又在濺射室1之上方，第1電極13介經熔接固裝於包裝板16之下面。

在圖中如以箭號所示，在濺射室1上部之磁鐵室25中，濺射磁鐵2係在濺射過程中，向左右之水平方向實行往復運動。又，當來到往復運動之兩端部，亦即，來到對應於棚架狀屏之領域時被拉向下方，而在離開該兩端部時，實行復原成原來高度的上下運動。

當濺射磁鐵2被屏17遮蔽時，介經電漿面積之減少，放電阻抗成為上昇，惟在此時，介經將濺射磁鐵2拉下向成為目標電極之玻璃基板3側，可避免放電阻抗之上昇。結果，即使作用於濺射室1之陽極，陰極間之電力為定電力控制方式，也可充分地控制濺射電壓之變動。

濺射室1之構成係如上述地濺射磁鐵除了也實行上下運動之外，在第1變形例與使用第7圖所說明者完全同樣。

又，濺射裝置及其附屬裝置之佈置，係在第1變形例中與使用第8圖所說明者完全同樣。

第15圖係用以模式地表示實行如上述之濺射磁鐵之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (24)

水平往復運動及上下運動之裝置的構成之濺射室 1 上部之磁鐵室 2 5 的切開斜視圖。

在第 15 圖表示從固裝第 1 電極 13 之包裝板 16 以上之部分。在包裝板 16 之上面經由鐵扶龍製之絕緣板 19 配設磁鐵室 25 之底板 28。該底板 28 係與磁鐵室 25 之側壁及形成頂壁之框體的陰極蓋 18 一體地形成。

固裝有濺射磁鐵 2 之磁鐵支撐梁 20，係經由串聯地連接向左右地往復運動磁鐵 2 之水平移動裝置 25 A，及調整磁鐵 2 之高度之垂直移動裝置 25 B 的支撐驅動構造，支撐成從陰極蓋 18 懸吊之狀態。

水平移動裝置 25 A 係由：伺服馬達 21，及直結於該馬達之水平螺栓軸 22，及保持此等之上下活動框 24，及在中央具有與水平螺栓軸 22 融合之螺帽孔 23 a 的磁鐵支撐板 23 所構成。磁鐵支撐板 23 係下面固裝於磁鐵支撐梁 20 之上面，並從水平螺栓軸 22 懸吊磁鐵支撐梁 20。

在上下活動框 24 具備：支撐伺服馬達 21 與水平螺栓軸 22 之右端的右側垂直板部分 24 a，及支撐水平螺栓軸 22 之左端的左側垂直板部分 24 c，及連接此等垂直板部分 24 a，24 c 之下端彼此間的框狀部分 24 b。

作動伺服馬達 21 使水平螺栓軸 22 旋轉時，磁鐵支撐板 23 向左方或右方移動。此時，滑動磁鐵支撐梁 20 之上面，及框狀部分 24 b 之正前方側及內深部側之部分

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明 (25)

(請先閱讀背面之注意事項再填寫本頁)

表
訂

垂直移動裝置 25 B 係包括：固定於陰極蓋 18 之伺服馬達 26，及直結於該馬達之垂直螺栓軸 29，及在中央具有與該垂直螺栓軸 29 融合之螺帽孔之上下活動框的水平板部分 24 d。該水平板部分 24 d 係右端與上述之左側垂直板部分 24 c 之上端連接。

作動伺服馬達 26 使垂直螺栓軸 29 旋轉時，整體上下活動框 24 向上抬高或向下拉下。

如此，上下活動框 24 及水平移動裝置 25 A 之整體，及濺射磁鐵 2 與磁鐵支撐梁 20，均介經一支垂直螺栓軸 29 施以懸吊，而且上下活動框 24 係以其左端部分之垂直板部分 24 c 施以懸吊。

為了吸收在上下活動框 24 之向順時鐘方向之旋轉力矩，作為支撐棒作用之支撐板 27 分配在磁鐵室 25 之左壁與上下活動框 24 之左側垂直板部分 24 c 之間。支撐板 27 係固裝於陰極蓋 18，其前端之軌承座部 27 a 啮合於設在左側垂直板部分 24 c 之左側的垂直方向的軌狀突起 24 e。

上下活動框 24 上下移動時，此等軌狀突起 24 e 與軌承座部 27 a 被滑動。介經此等引導支撐機構具備於垂直移動裝置 25 B，防止上下移動時等之上下活動框 24 之橫向振動。

如上所述，依本變形例之磁鐵移動裝置 25 A，25 B 時，由於對於水平方向及垂直方向之移動，隨著依

五、發明說明 (26)

伺服馬達之旋轉驅動所實行，故可實施精密之位置控制。

又，由於將水平移動裝置 25A 介經垂直移動裝置 25B 懸吊並實行上下移動，同時設置防止上下活動框 24 之橫向振動之引導機構之構成，因此，以最簡單之裝置可實行磁鐵之上下移動，而且對於水平移動及水平位置之設定並不會有任何不良影響。因此，附加垂直移動裝置也可將其成本成為最小限度，同時可將移動裝置之可靠性及耐久性保持較高。

在第 16 圖表示用以實行垂直驅動之電氣式驅動系統。計測濺射電壓之濺射電壓計 51 設在 DC 電源與濺射室 1 之第 1 及第 2 電極之間，而 DC 濺射裝置之運轉中，實行濺射電壓之連續計測。另一方面，在基準電壓發生電路 52 通常運轉時期盼之濺射電壓事先設定輸入作為基準電壓值。在比較器 53 經常地輸入來自此種濺射電壓計 51 之輸出值及來自基準電壓發生電路 52 之輸出值，並輸出濺射電壓對於基準電壓值之增減值。來自比較器 53 之輸出係藉由放大器 54 被放大，並被輸入在驅動伺服馬達 26 之伺服馬達驅動電路 55。如上所述，隨著濺射電壓計 51 之變動寬，伺服馬達 26 被驅動。旋轉驅動係濺射電壓比基準電壓高時，向下方拉下地實行整體上下移動框，而在相反時則相反方向地實行。如此，從檢知濺射電壓之變動至開始伺服馬達 26 之驅動為止所需時間係微秒鐘之單位。

以下，說明在陣列基板用之玻璃基板 3 上，將用以形

(請先閱讀背面之注意事項再填寫本頁)

表

訂

五、發明說明(27)

成 TFT 之閘線及掃描線之鉬 - 鎢合金之薄膜（鉬 50 重量%，以下以 Mo - W 膜表示），堆積成 300 nm 厚度的具體例子。

堆積薄膜之際，將濺射電壓之基準電壓設定為 550 V，作為濺射氣體使用氩 (Ar) 氣，而濺射室 1 內之減壓度係作為 0.6 Pa。第 2 電極 14 之溫度係設定在 200 °C。又，為了將膜厚成為均勻，往復運動三次濺射磁鐵 2。

在表 6，表示測定薄膜堆積中之濺射電壓之變動，及所得到之薄膜的薄片電阻（面積電阻率，sheet resistivity）之分佈的結果。又，在第 17 圖模式地表參考例之濺射裝置之濺射電壓之角狀變動。

表 6 濺射電壓之變動寬度，及薄片電阻測定結果

	本變形例	參考例
濺射磁鐵之垂直驅動	有	沒有
濺射電壓之角狀變動之寬度	10V 未滿	100~150V
薄片電阻與其參差	0.44 Ω /□ ± 6.4%	0.47 Ω /□ ± 9.9%

(請先閱讀背面之注意事項再填寫本頁)

卷一
訂

由表之結果可知，依本變形例之方法，可將濺射電壓之變動寬度更成為未滿 1 / 10，結果，可將薄片電阻之參差減低至約 2 / 3。薄片電阻之參差更少係指薄膜之膜質更均勻。薄片電阻本身雖減少，此乃沒有依濺射電壓之上昇的薄片電阻之上昇分量，導致平均值下降。

五、發明說明 (28)

又，使用與表 1 之上述具體例同樣之濺射方法，形成包含掃描線及閘線之第 1 金屬層，其他係依照以往法製作平面顯示裝置用陣列基板，也不會有依膜質不良之蝕刻形狀不良，可確保高製造不良率。

如上說明，介經設置檢知濺射電壓之變動，自動地調整濺射磁鐵與目標電極之間的距離的機構，可大幅度提高依濺射所製造的薄膜之膜質之均勻性。

在本變形例中，作成檢知濺射電壓之變動以上下移動濺射磁鐵之構成，惟也可成為配合水平移動裝置 25A 之動作來驅動垂直移動裝置 25B 之構成，只在來到濺射磁鐵之往復運動之端部時拉下濺射磁鐵。

又，此時，對於依作為第 1 電極 13 之目標材料的消耗之磁鐵目標間距離之變動，在每定期間檢測濺射電壓之變動，介經變更垂直移動裝置 25B 之高度位置之設定可對應。

(圖式之簡單說明)

第 1 圖係表示實施例所使用之濺射裝置的模式剖面斜視圖。

第 2 圖係表示濺射裝置之陽極，陰極間電壓及塊狀附著物之發生個數之關係的圖表。

第 3 圖係表示濺射裝置之輸出與陽極，陰極間電壓之關係的圖表。在圖表中以斜線表示塊狀附著物發生領域。

第 4 圖係模式地表示顯示裝置用陣列基板之微細配線

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明 (29)

圖案的局部放大平面圖。

第 5 圖係模式地表示顯示裝置用陣列基板之 TFT 形成領域之疊層構造的縱剖面圖。

第 6 圖係模式地表示在變形例所使用之濺射裝置的濺射室之基本構成及基本配線的概念圖。

第 7 圖係模式地表示第 1 變形例之濺射室之基本構造的縱剖面斜視圖。

第 8 圖係模式地表示第 1 變形例之濺射裝置及其附屬裝置之佈置的平面圖。

第 9 圖係表示第 1 變形例之濺射裝置發生電弧放電時之濺射電壓及濺射電流（陽極，陰極間之電流）之時效變化的圖表。

第 10 圖係表示未具備電力斷路裝置之比較例之濺射裝置發生電弧放電時之濺射電壓及濺射電流（陽極，陰極間之電流）之時效變化的圖表。

第 11 圖係表示將電弧放電之斷路時間作為約 15 微秒鐘之比較例發生電弧放電時之濺射電壓及濺射電流（陰極，陰極間之電流）之時效變化的圖表。

第 12 圖係模式地表示陣列基板之 TFT 形成領域之疊層構造的縱剖面圖。

第 13 圖係模式地表示陣列基板之 TFT 形成領域之周邊的平面圖。

第 14 圖係模式地表示第 2 變形例之 DC 磁控管濺射裝置之濺射室之基本構成的縱剖面斜視圖。

(請先閱讀背面之注意事項再填寫本頁)

卷

訂

五、發明說明 (30)

第15圖係模式地表示第2變形例之實行濺射磁鐵之水平往復運動及上下運動之裝置對於濺射室上部的切開斜視圖。

第16圖係表示第2變形例之實行濺射磁鐵之垂直驅動之控制驅動系統的方塊圖。

第17圖係表示比較例之DC磁控管濺射裝置之濺射電壓之變動的圖表。

第18圖係用以說明塊狀附著物之模式圖式。

(請先閱讀背面之注意事項再填寫本頁)

(記號之說明)

1：濺射室， 2：濺射磁鐵， 3：玻璃基板，
 11：電弧放電斷路電路， 12：DC電源， 13：
 第1電極， 14：第2電極， 14a：圓筒， 15
 : 接地線， 16：包裝板， 17：屏， 18：陰極
 蓋， 19：絕緣板， 20：磁鐵支撐梁， 22：水
 平螺栓軸， 23：磁鐵支撐板， 23a：螺栓孔，
 24：活塞， 24：活動框， 24a：右側垂直板部
 分， 24b：框狀部分， 24c：左側垂直板部分，
 24d：水平板部分， 24e：軌狀突起， 25：磁
 鐵室， 25A：水平移動裝置， 25B：垂直移動裝
 置， 26：伺服馬達， 27：支撐板， 27a：軌
 承座部， 28：底板（磁鐵室）， 29：垂直螺栓軸
 ， 31：掃描線， 32：閘極絕緣膜， 33：像素
 電極， 34：半導體被膜， 35：通道保護膜，

五、發明說明 (31)

3 6 : 低電阻半導體膜 , 3 7 : 三層構造膜 , 3 7
 a : 源極電極 , 3 7 b : 沖極電極 , 3 8 : 配向膜 ,
 4 1 : 真空預備室 , 4 2 : 自動臂 , 4 3 : 中央運送
 室 , 4 4 : 預備加熱室 , 4 6 : 儲氣筒 , 4 7 : 浮
 動控制器 , 5 1 : 漑射電壓計 , 5 2 : 基準電壓發生
 電路 , 5 3 : 比較器 , 5 4 : 放大器 , 5 5 : 同服
 馬達驅動電路 , 1 0 0 : 陣列基板 , 1 0 1 : 玻璃基
 板 (陣列基板) , 1 1 0 : 信號線 , 1 1 1 : 掃描線
 , 1 1 2 : 薄膜電晶體 (TFT) , 1 1 5 : 第1閘
 極絕緣膜 , 1 1 7 : 第2閘極絕緣膜 , 1 1 9 : 半導
 體被膜 , 1 2 2 : 通道保護膜 , 1 2 4 : 低電阻半導
 體膜 , 1 2 6 : 三層構造膜 , 1 2 6 b : 源極電極 ,
 1 2 6 a : 沖極電極 , 1 2 7 : 層間絕緣膜 , 1 3 1
 : 像素電極 , 1 6 0 : 配線部 , 1 6 2 : 信號線墊片
 , 2 0 1 : 第1電極 , 2 0 2 : 漫射磁鐵 , 2 0 3
 : 冷卻水流路 , 2 0 5 : 第2電極 , 2 1 1 : 漫射室
 , 2 1 3 : 真空排氣路 。

(請先閱讀背面之注意事項再填寫本頁)

裝
訂



民國 90 年 1 月修正

四、中文發明摘要 (發明之名稱：微細配線圖案之形成方法)

本發明係屬於依濺射與圖案化的微細配線圖案之形成方法，介經將濺射裝置之陽極電極與陰極電極之電位差成爲 570V 以下，俾提供沒有起因之塊狀附著物 (splash) 之配線缺陷者。特別是，在平面顯示裝置用陣列基板之製造方法，爲了達成高精細化與大型化以形成鋁系金屬所形成的微細配線之方法，提供沒有起因於塊狀附著物之配線缺陷者。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝
訂
綫

英文發明摘要 (發明之名稱：METHOD FOR FORMING FINE WIRING PATTERN)

A method of forming a fine wiring pattern by sputtering and patterning which is characterized in that the potential difference between the anode and cathode in the sputtering apparatus is lower than 570V. The resulting fine wiring pattern is free of defects due to splash. This method is effective particularly in the production of array substrates for the flat-panel display device which needs aluminum fine lines to meet the requirement for finer pixels and larger display area.

六、申請專利範圍

第 88100412 號專利申請案

中文申請專利範圍修正本

民國 90 年 1 月修正

(請先閱讀背面之注意事項再填寫本頁)

1. 一種微細配線圖案之形成方法，屬於具備：在絕緣基板上介經濺射堆積鋁或包含 70 原子%以上鋁之合金所構成的薄膜的過程，及圖案化上述薄膜以形成微細配線圖案的過程的微細配線圖案之形成方法，其特徵為：

上述濺射係陽極電極與陰極電極之間的電位差設定在 570 V 以下，濺射環境氣氛為 0.4 以上且不超過 1.4 Pa 者。

2. 如申請專利範圍第 1 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係配線寬為 $30 \mu m$ 以下，或配線間之間隔為 $60 \mu m$ 以下者。

3. 如申請專利範圍第 2 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係將釤 (Nd)，鈇 (Y) 或釔 (Ga) 以此等添加金屬之合計包括 0.3 ~ 5.0 原子% 的鋁合金所構成者。

4. 如申請專利範圍第 2 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係平面顯示裝置用陣列基板中，將驅動信號供應於排列之複數像素所用的配線者。


5. 如申請專利範圍第 4 項所述的微細配線圖案之形成方法，其中，上述像素之節距為 $0.36 mm$ 以下者。

6. 如申請專利範圍第 5 項所述的微細配線圖案之形

460599

A8
B8
C8
D8

六、申請專利範圍



成方法，其中，濺射環境氣氛係氯環境氣氛者。

7. 如申請專利範圍第2項所述的微細配線圖案之形成方法，其中，上述絕緣基板之面積係 $300 \times 400\text{ m}$ 以上者。

(請先閱讀背面之注意事項再填寫本頁)


裝訂線

公 告 本


460599

733081


第 1 圖



第2圖




第3圖




塊狀附著物發生領域

第4圖


100

460599

第5圖




第6圖




第 7 圖

1




460599

第8圖




460599

第9圖



460599


第 10 圖



時間經過 →


460599

第 11 圖




460599

第 12 圖




第 13 圖




460599

第 14 圖

1




第15圖


25

460599

第 16 圖





第 17 圖



460599

第 18 圖





民國 90 年 1 月修正

四、中文發明摘要 (發明之名稱：微細配線圖案之形成方法)

本發明係屬於依濺射與圖案化的微細配線圖案之形成方法，介經將濺射裝置之陽極電極與陰極電極之電位差成爲 570V 以下，俾提供沒有起因之塊狀附著物 (splash) 之配線缺陷者。特別是，在平面顯示裝置用陣列基板之製造方法，爲了達成高精細化與大型化以形成鋁系金屬所形成的微細配線之方法，提供沒有起因於塊狀附著物之配線缺陷者。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝
訂
綫

英文發明摘要 (發明之名稱：METHOD FOR FORMING FINE WIRING PATTERN)

A method of forming a fine wiring pattern by sputtering and patterning which is characterized in that the potential difference between the anode and cathode in the sputtering apparatus is lower than 570V. The resulting fine wiring pattern is free of defects due to splash. This method is effective particularly in the production of array substrates for the flat-panel display device which needs aluminum fine lines to meet the requirement for finer pixels and larger display area.

六、申請專利範圍

第 88100412 號專利申請案

中文申請專利範圍修正本

民國 90 年 1 月修正

(請先閱讀背面之注意事項再填寫本頁)

1. 一種微細配線圖案之形成方法，屬於具備：在絕緣基板上介經濺射堆積鋁或包含 70 原子%以上鋁之合金所構成的薄膜的過程，及圖案化上述薄膜以形成微細配線圖案的過程的微細配線圖案之形成方法，其特徵為：

上述濺射係陽極電極與陰極電極之間的電位差設定在 570 V 以下，濺射環境氣氛為 0.4 以上且不超過 1.4 Pa 者。

2. 如申請專利範圍第 1 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係配線寬為 $30 \mu m$ 以下，或配線間之間隔為 $60 \mu m$ 以下者。

3. 如申請專利範圍第 2 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係將釤 (Nd)，鈇 (Y) 或釔 (Ga) 以此等添加金屬之合計包括 0.3 ~ 5.0 原子% 的鋁合金所構成者。

4. 如申請專利範圍第 2 項所述的微細配線圖案之形成方法，其中，上述微細配線圖案係平面顯示裝置用陣列基板中，將驅動信號供應於排列之複數像素所用的配線者。

5. 如申請專利範圍第 4 項所述的微細配線圖案之形成方法，其中，上述像素之節距為 $0.36 mm$ 以下者。

6. 如申請專利範圍第 5 項所述的微細配線圖案之形