



**(19) 대한민국특허청(KR)**  
**(12) 공개특허공보(A)**

(11) 공개번호 10-2020-0031001  
(43) 공개일자 2020년03월23일

(51) 국제특허분류(Int. Cl.)  
H01L 27/32 (2006.01) G06F 3/041 (2006.01)  
H01L 51/52 (2006.01)  
(52) CPC특허분류  
H01L 27/323 (2013.01)  
G06F 3/041 (2013.01)  
(21) 출원번호 10-2018-0129159  
(22) 출원일자 2018년10월26일  
심사청구일자 없음  
(30) 우선권주장  
1020180109295 2018년09월12일 대한민국(KR)

(71) 출원인  
삼성디스플레이 주식회사  
경기도 용인시 기흥구 삼성로 1 (농서동)  
(72) 발명자  
나지수  
경기도 용인시 수지구 문인로 57 풍림아파트  
106-507  
김광민  
서울특별시 서대문구 경기대로 83-3 A동 201호  
(충정로2가, 한주빌라)  
(뒷면에 계속)  
(74) 대리인  
특허법인 고려


전체 청구항 수 : 총 20 항

(54) 발명의 명칭 표시장치

**(57) 요약**

입력감지센서는 상기 감지영역에 배치된 감지전극들 및 신호라인들을 포함한다. 신호라인들 각각은 상기 감지전극들 중 대응하는 전극에 연결되고, 상기 배선영역에 배치된다. 상기 신호라인들 중 어느 하나의 신호라인은, 너비가 일정한 제1 부분, 상기 감지영역의 코너영역의 외측에 배치되고, 상기 제1 부분으로부터 연장되고, 상기 제1 부분으로부터 멀어질수록 너비가 점차적으로 증가하는 제2 부분, 상기 제2 부분으로부터 연장되고, 상기 제2 부분으로부터 멀어질수록 너비가 점차적으로 변화되는 제3 부분 및 상기 제3 부분으로부터 연장되고, 너비가 일정한 제4 부분을 포함한다.

**대표도** - 도7a



(52) CPC특허분류

*H01L 51/52* (2013.01)

(72) 발명자

김기욱

경기도 화성시 동탄청계로 303-13 (청계동 , 신안  
인스빌리베라2차) 1111동 1105호

김양완

경기도 화성시 동탄시범한빛길 10 234동 2202호  
(반송동, 시범한빛마을한화꿈에그린아파트)

## 명세서

### 청구범위

#### 청구항 1

표시패널; 및

상기 표시패널 상측에 배치되고, 감지영역과 배선영역을 포함하는 입력감지센서를 포함하고,

상기 입력감지센서는,

상기 감지영역에 배치된 제1 전극 그룹;

상기 감지영역에 배치되며 상기 제1 전극 그룹과 교차하는 제2 전극 그룹; 및

상기 배선영역에 배치되고, 상기 제1 전극 그룹의 전극들 중 대응하는 전극에 전기적으로 연결된 제1 신호라인 그룹을 포함하고,

상기 제1 신호라인 그룹의 신호라인들 각각은,

너비가 일정한 제1 부분;

상기 제1 부분으로부터 연장되고, 상기 제1 부분으로부터 멀어질수록 너비가 점차적으로 증가하는 제2 부분;

상기 제2 부분으로부터 연장되고, 상기 제2 부분으로부터 멀어질수록 너비가 점차적으로 변화되는 제3 부분; 및

상기 제3 부분으로부터 연장되고, 너비가 일정한 제4 부분을 포함하는 표시장치.

#### 청구항 2

제1 항에 있어서,

상기 제1 전극 그룹은, 제1 방향 내에서 상기 배선영역의 일측에 정의된 패드영역으로부터 멀어지도록 나열되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들을 포함하고,

상기 제1 신호라인 그룹의 상기 신호라인들은 1번째 내지  $k$ (여기서  $k$ 는  $i/2$ 보다 작거나 같은 자연수 중에서 가장 큰 자연수)번째 신호라인들을 포함하고,

상기 1번째 내지  $k$ 번째 신호라인들은 상기 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들 중 짝수 번째 전극들에 순차적으로 연결된 표시장치.

#### 청구항 3

제2 항에 있어서,

상기 1번째 내지  $k$ 번째 신호라인들의 상기 제1 부분들의 너비들은 상기 1번째 신호라인에서 상기  $k$ 번째 신호라인으로 갈수록 증가하는 표시장치.

#### 청구항 4

제2 항에 있어서,

상기 1번째 신호라인의 상기 제3 부분의 너비는 상기 제4 부분에 인접할수록 점차적으로 증가하는 표시장치.

#### 청구항 5

제4 항에 있어서,

상기  $k$ 번째 신호라인의 상기 제3 부분의 너비는 상기 제4 부분에 인접할수록 점차적으로 감소하는 표시장치.

#### 청구항 6

제2 항에 있어서,

상기 1번째 내지 k번째 신호라인들의 상기 제4 부분들의 너비들은 서로 동일한 표시장치.

**청구항 7**

제2 항에 있어서,

상기 입력감지센서는,

상기 1번째 신호라인의 상기 제4 부분과 상기 대응하는 전극을 연결하는 연결전극을 더 포함하는 표시장치.

**청구항 8**

제7 항에 있어서,

상기 연결전극은 상기 1번째 신호라인과 절연층을 사이에 두고 배치되고, 상기 절연층은 상기 1번째 신호라인과 상기 대응하는 전극의 하측에 배치되며,

상기 1번째 신호라인의 상기 제4 부분과 상기 대응하는 전극은 상기 절연층을 관통하는 연결 콘택홀들을 통해서 상기 연결전극에 각각 접속된 표시장치.

**청구항 9**

제8 항에 있어서,

상기 입력감지센서는 평면 상에서 상기 대응하는 전극과 상기 1번째 신호라인의 상기 제4 부분 사이에 배치된 더미 패턴을 더 포함하고,

상기 더미 패턴은 상기 대응하는 전극과 상기 1번째 신호라인의 상기 제4 부분 각각에 이격되며,

상기 더미 패턴은 상기 연결전극에 중첩하는 표시장치.

**청구항 10**

제2 항에 있어서,

상기 1번째 신호라인의 상기 제4 부분은 상기 대응하는 전극에 직접 연결된 표시장치.

**청구항 11**

제2 항에 있어서,

상기 1번째 내지 k번째 신호라인들 각각은, 상기 제1 부분으로부터 상기 제1 방향으로 연장되며 일부분이 상기 패드영역에 중첩하는 패드부분을 더 포함하는 표시장치.

**청구항 12**

제11 항에 있어서,

상기 1번째 내지 k번째 신호라인들의 상기 패드부분의 너비는 서로 동일한 표시장치.

**청구항 13**

제2 항에 있어서,

상기 2번째 내지 k번째 신호라인들 각각은,

상기 제4 부분으로부터 연장되고, 너비가 점차적으로 증가하는 제5 부분; 및

상기 제5 부분으로부터 연장되고, 너비가 일정한 제6 부분을 더 포함하는 표시장치.

**청구항 14**

제13 항에 있어서,

상기 2번째 내지 k번째 신호라인들의 상기 제6 부분들의 너비는 서로 동일한 표시장치.

**청구항 15**

제13 항에 있어서,

상기 1번째 내지 k번째 신호라인들의 상기 제4 부분들이 배치된 영역의 너비와 상기 2번째 내지 k번째 신호라인들의 상기 제6 부분들이 배치된 영역의 너비는 실질적으로 동일한 표시장치.

**청구항 16**

제13 항에 있어서,

상기 제6 부분의 너비는 상기 제4 부분의 너비 보다 큰 표시장치.

**청구항 17**

제2 항에 있어서,

상기 k번째 신호라인은 상기 제4 부분으로부터 연장된 연장부분을 더 포함하고, 상기 연장부분은 서로 구별되는 복수 개의 부분들을 포함하고,

상기 1번째 내지 k번째 신호라인들의 상기 제4 부분들이 배치된 영역의 너비와 상기 k번째 신호라인의 상기 복수 개의 부분들 중 상기 제4 부분으로부터 가장 멀리 배치된 부분이 배치된 영역의 너비는 실질적으로 동일한 표시장치.

**청구항 18**

제1 항에 있어서,

상기 제2 부분은 상기 감지영역의 코너 영역의 외측에 배치되고,

상기 감지영역의 코너영역에는 곡선의 경계가 정의된 표시장치.

**청구항 19**

제18 항에 있어서,

상기 제2 부분은 곡선 형상을 갖거나, 연장방향이 변경되는 적어도 하나의 변곡 지점을 갖는 표시장치.

**청구항 20**

표시패널; 및

상기 표시패널 상측에 배치되고, 감지영역과 배선영역을 포함하는 입력감지센서를 포함하고,

상기 입력감지센서는,

상기 감지영역에 배치된 감지전극들; 및

각각이, 상기 감지전극들 중 대응하는 전극에 연결되고, 상기 배선영역에 배치된 신호라인들을 포함하고,

상기 신호라인들 중 어느 하나의 신호라인은,

너비가 일정한 제1 부분;

상기 감지영역의 코너영역의 외측에 배치되고, 상기 제1 부분으로부터 연장되고, 상기 제1 부분으로부터 멀어질수록 너비가 점차적으로 증가하는 제2 부분;

상기 제2 부분으로부터 연장되고, 상기 제2 부분으로부터 멀어질수록 너비가 점차적으로 변화되는 제3 부분; 및

상기 제3 부분으로부터 연장되고, 너비가 일정한 제4 부분을 포함하는 표시장치.

**발명의 설명**

**기술 분야**

[0001] 본 발명은 표시장치에 관한 것으로, 좀 더 상세히는 입력감지센서를 포함하는 표시장치에 관한 것이다.

**배경 기술**

[0002] 텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시 장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 표시장치들은 입력장치로써 터치센서를 구비한다.

**발명의 내용**

**해결하려는 과제**

[0003] 본 발명의 목적은 배선들의 저항 편차가 감소된 입력감지센서를 표시장치를 제공하는 것이다.

**과제의 해결 수단**

[0004] 본 발명의 일 실시예에 따른 표시장치는 표시패널 및 상기 표시패널 상측에 배치되고, 감지영역과 배선영역을 포함하는 입력감지센서를 포함한다. 상기 입력감지센서는 상기 감지영역에 배치된 감지전극들 및 신호라인들을 포함한다. 신호라인들 각각은 상기 감지전극들 중 대응하는 전극에 연결되고, 상기 배선영역에 배치된다. 상기 신호라인들 중 어느 하나의 신호라인은, 너비가 일정한 제1 부분, 상기 감지영역의 코너영역의 외측에 배치되고, 상기 제1 부분으로부터 연장되고, 상기 제1 부분으로부터 멀어질수록 너비가 점차적으로 증가하는 제2 부분, 상기 제2 부분으로부터 연장되고, 상기 제2 부분으로부터 멀어질수록 너비가 점차적으로 변화되는 제3 부분 및 상기 제3 부분으로부터 연장되고, 너비가 일정한 제4 부분을 포함한다.

[0005] 상기 제1 전극 그룹은, 제1 방향 내에서 상기 배선영역의 일측에 정의된 패드영역으로부터 멀어지도록 나열되고, 상기 제1 방향과 교차하는 제2 방향으로 연장된 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들을 포함할 수 있다. 상기 제1 신호라인 그룹의 상기 신호라인들은 1번째 내지  $k$ (여기서  $k$ 는  $i/2$ 보다 작거나 같은 자연수 중에서 가장 큰 자연수)번째 신호라인들을 포함할 수 있다.

[0006] 상기 1번째 내지  $k$ 번째 신호라인들은 상기 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들 중 짝수 번째 전극들에 순차적으로 연결될 수 있다.

[0007] 상기 1번째 내지  $k$ 번째 신호라인들의 상기 제1 부분들의 너비들은 상기 1번째 신호라인에서 상기  $k$ 번째 신호라인으로 갈수록 증가될 수 있다.

[0008] 상기 1번째 신호라인의 상기 제3 부분의 너비는 상기 제4 부분에 인접할수록 점차적으로 증가될 수 있다.

[0009] 상기  $k$ 번째 신호라인의 상기 제3 부분의 너비는 상기 제4 부분에 인접할수록 점차적으로 감소될 수 있다.

[0010] 상기 1번째 내지  $k$ 번째 신호라인들의 상기 제4 부분들의 너비들은 서로 동일할 수 있다.

[0011] 상기 입력감지센서는, 상기 1번째 신호라인의 상기 제4 부분과 상기 대응하는 전극을 연결하는 연결전극을 더 포함할 수 있다.

[0012] 상기 연결전극은 상기 1번째 신호라인과 절연층을 사이에 두고 배치되고, 상기 절연층은 상기 1번째 신호라인과 상기 대응하는 전극의 하측에 배치될 수 있다. 상기 1번째 신호라인의 상기 제4 부분과 상기 대응하는 전극은 상기 절연층을 관통하는 연결 컨택홀들을 통해서 상기 연결전극에 각각 접속 될 수 있다.

[0013] 평면 상에서 상기 대응하는 전극과 상기 1번째 신호라인의 상기 제4 부분 사이에 더미 패턴이 배치될 수 있다. 상기 더미 패턴은 상기 대응하는 전극과 상기 1번째 신호라인의 상기 제4 부분 각각에 이격되며, 상기 더미 패턴은 상기 연결전극에 중첩할 수 있다.

[0014] 상기 1번째 신호라인의 상기 제4 부분은 상기 대응하는 전극에 직접 연결될 수 있다.

[0015] 상기 1번째 내지  $k$ 번째 신호라인들 각각은, 상기 제1 부분으로부터 상기 제1 방향으로 연장되며 일부가 상기 패드영역에 중첩하는 패드부분을 더 포함할 수 있다.

[0016] 상기 1번째 내지  $k$ 번째 신호라인들의 상기 패드부분들의 너비는 서로 동일할 수 있다.

- [0017] 상기 2번째 내지 k번째 신호라인들 각각은, 상기 제4 부분으로부터 연장되고, 너비가 점차적으로 증가하는 제5 부분 및 상기 제5 부분으로부터 연장되고, 너비가 일정한 제6 부분을 더 포함할 수 있다.
- [0018] 상기 2번째 내지 k번째 신호라인들의 상기 제6 부분들의 너비는 서로 동일할 수 있다.
- [0019] 상기 1번째 내지 k번째 신호라인들의 상기 제4 부분들이 배치된 영역의 너비와 상기 2번째 내지 k번째 신호라인들의 상기 제6 부분들이 배치된 영역의 너비는 실질적으로 동일할 수 있다.
- [0020] 상기 제6 부분의 너비는 상기 제4 부분의 너비 보다 클 수 있다.
- [0021] 상기 k번째 신호라인은 상기 제4 부분으로부터 연장된 연장부분을 더 포함하고, 상기 연장부분은 서로 구별되는 복수 개의 부분들을 포함할 수 있다. 상기 1번째 내지 k번째 신호라인들의 상기 제4 부분들이 배치된 영역의 너비와 상기 k번째 신호라인의 상기 복수 개의 부분들 중 상기 제4 부분으로부터 가장 멀리 배치된 부분이 배치된 영역의 너비는 실질적으로 동일할 수 있다.
- [0022] 상기 제2 부분은 상기 감지영역의 코너 영역의 외측에 배치되고, 상기 감지영역의 코너영역에는 곡선의 경계가 정의될 수 있다.
- [0023] 상기 제2 부분은 곡선 형상을 갖거나, 연장방향이 변경되는 적어도 하나의 변곡 지점을 가질 수 있다.
- [0024] 본 발명의 일 실시예에 따른 표시장치는 표시패널, 상기 표시패널 상측에 배치되고, 감지영역과 배선영역을 포함하는 입력감지센서를 포함할 수 있다. 상기 입력감지센서는, 상기 감지영역에 배치된 감지전극들 및 각각이, 상기 감지전극들 중 대응하는 전극에 연결되고, 상기 배선영역에 배치된 신호라인들을 포함할 수 있다.
- [0025] 상기 신호라인들 중 어느 하나의 신호라인은, 너비가 일정한 제1 부분, 상기 감지영역의 코너영역의 외측에 배치되고, 상기 제1 부분으로부터 연장되고, 상기 제1 부분으로부터 멀어질수록 너비가 점차적으로 증가하는 제2 부분, 상기 제2 부분으로부터 연장되고, 상기 제2 부분으로부터 멀어질수록 너비가 점차적으로 변화되는 제3 부분 및 상기 제3 부분으로부터 연장되고, 너비가 일정한 제4 부분을 포함할 수 있다.

**발명의 효과**

- [0026] 본 발명에 따르면, 입력감지센서의 최대 저항을 갖는 신호라인의 저항값을 낮출 수 있다. 신호라인들의 저항 편차를 감소시킬 수 있다.

**도면의 간단한 설명**

- [0027] 도 1은 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
- 도 2a 내지 도 2d는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
- 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시패널의 단면도이다.
- 도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
- 도 5a는 본 발명의 일 실시예에 따른 표시패널의 확대된 단면도이다.
- 도 5b는 본 발명의 일 실시예에 따른 상부 절연층의 확대된 단면도이다.
- 도 6a는 본 발명의 일 실시예에 따른 입력감지층의 단면도이다.
- 도 6b는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.
- 도 6c 및 도 6d는 본 발명의 일 실시예에 따른 입력감지층의 부분 단면도이다.
- 도 6e는 도 6b의 AA 영역을 확대한 평면도이다.
- 도 7a는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.
- 도 7b는 도 7a의 BB 영역을 확대한 평면도이다.
- 도 7c는 도 7b에 도시된 신호라인의 패드부분을 확대한 평면도이다.
- 도 7c 내지 도 7g는 도 7b에 도시된 신호라인의 제1 부분 내지 제5 부분을 확대한 평면도이다.
- 도 7h는 도 7a의 CC 영역을 확대한 평면도이다.

도 7i는 도 7a의 EE 영역을 확대한 평면도이다.

도 7j는 본 발명의 일 실시예에 따른 입력감지층의 배선의 저항 분포와 비교예에 따른 입력감지층의 배선의 저항 분포를 비교한 그래프이다.

도 8은 본 발명의 일 실시예에 따른 입력감지층의 부분 평면도이다.

도 9a는 본 발명의 일 실시예에 따른 입력감지층의 부분 평면도이다.

도 9b는 본 발명의 일 실시예에 따른 입력감지층의 부분 단면도이다.

도 10a는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.

도 10b는 도 10a의 일부 영역에 대한 확대한 평면도이다.

도 10c는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.

도 11a는 본 발명의 일 실시예에 따른 표시모듈의 사시도이다.

도 11b는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.

도 12a는 본 발명의 일 실시예에 따른 표시모듈의 사시도이다.

도 12b는 본 발명의 일 실시예에 따른 입력감지층의 평면도이다.

### 발명을 실시하기 위한 구체적인 내용

[0028] 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.

[0029] 동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.

[0030] 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

[0031] 또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.

[0032] "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

[0033] 도 1은 본 발명의 일 실시예에 따른 표시장치(DD)의 사시도이다. 도 1에 도시된 것과 같이, 표시장치(DD)는 표시면(DD-IS)을 통해 이미지(IM)를 표시할 수 있다. 표시면(DD-IS)은 제1 방향축(DR1) 및 제2 방향축(DR2)이 정의하는 면과 평행하다. 표시면(DD-IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다.

[0034] 이하에서 설명되는 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향축들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향축들은 제1 내지 제3 방향축들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 동일한 도면 부호를 참조한다.

[0035] 본 발명의 일 실시예에서 평면형 표시면을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함하고, 예컨대, 다각 기둥형 표시면을 포함할 수도 있다.



- [0036] 본 실시예에 따른 표시장치(DD)는 리지드 표시장치일 수 있다. 그러나 이에 제한되지 않고, 본 발명에 따른 표시장치(DD)는 플렉서블 표시장치(DD)일 수 있다. 플렉서블 표시장치(DD)는 폴딩 가능한 폴더블 표시장치 또는 일부 영역이 밴딩된 밴딩형 표시장치를 포함할 수 있다.
- [0037] 본 실시예에서 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)와 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 태블릿, 자동차 네비게이션, 게임기, 스마트 워치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
- [0038] 도 1에 도시된 것과 같이, 표시면(DD-IS)은 이미지(IM)가 표시되는 이미지 영역(DD-DA) 및 이미지 영역(DD-DA)에 인접한 베젤 영역(DD-NDA)을 포함한다. 베젤 영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1에는 이미지(IM)의 일 예로 아이콘 이미지들을 도시하였다.
- [0039] 도 1에 도시된 것과 같이, 이미지 영역(DD-DA)은 실질적으로 사각형상일 수 있다. "실질적으로 사각형상"이란 수학적 의미의 사각형을 포함할 뿐만 아니라 꼭지점 영역(또는 코너 영역)에 꼭지점이 정의되지 않고 곡선의 경계가 정의된 사각형을 포함한다.
- [0040] 베젤 영역(DD-NDA)은 이미지 영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 이미지 영역(DD-DA)의 형상과 베젤 영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다.
- [0041] 도 2a 내지 2d는 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 2a 내지 2d는 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다. 도 2a 내지 2d는 표시장치(DD)를 구성하는 기능성 부재들의 적층관계를 설명하기 위해 단순하게 도시되었다.
- [0042] 본 발명의 일 실시예에 따른 표시장치(DD)는 표시패널, 입력감지센서, 반사방지부재(anti-reflector), 및 윈도우를 포함할 수 있다. 표시패널, 입력감지센서, 반사방지부재, 및 윈도우 중 적어도 일부의 구성들은 연속공정에 의해 형성되거나, 적어도 일부의 구성들은 접착부재를 통해 서로 결합될 수 있다. 도 2a 내지 2d에는 접착부재로써 광학 투명 접착부재(OCA)이 예시적으로 도시되었다. 이하에서 설명되는 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 본 발명의 일 실시예에서 반사방지부재 및 윈도우는 다른 구성으로 대체되거나 생략될 수 있다.
- [0043] 도 2a 내지 도 2d에 있어서, 입력감지센서, 반사방지부재, 및 윈도우 중 다른 구성과 연속공정을 통해 형성된 해당 구성은 "층"으로 표현된다. 입력감지센서, 반사방지부재, 및 윈도우 중 다른 구성과 접착부재를 통해 결합된 구성은 "패널"로 표현된다. 패널은 베이스면을 제공하는 베이스층, 예컨대 합성수지 필름, 복합재료 필름, 유리 기판 등을 포함하지만, "층"은 상기 베이스층이 생략될 수 있다. 다시 말해, "층"으로 표현되는 상기 유닛들은 다른 유닛이 제공하는 베이스면 상에 배치된다.
- [0044] 이하, 입력감지센서, 반사방지부재, 윈도우는 베이스층의 유/무에 따라 입력감지패널(ISP), 반사방지패널(RPP), 윈도우패널(WP) 또는 입력감지층(ISL), 반사방지층(RPL), 윈도우층(WL)로 지칭될 수 있다.
- [0045] 도 2a에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지층(ISL)은 표시패널(DP)에 직접 배치된다. 본 명세서에서 "B의 구성이 A의 구성 상에 직접 배치된다"는 것은 A의 구성과 B의 구성 사이에 별도의 접착층/접착부재가 배치되지 않는 것을 의미한다. B 구성은 A 구성이 형성된 이후에 A구성이 제공하는 베이스면 상에 연속공정을 통해 형성된다.
- [0046] 표시패널(DP)과 표시패널(DP) 상에 직접 배치된 입력감지층(ISL)을 포함하여 표시모듈(DM)로 정의될 수 있다. 표시모듈(DM)과 반사방지패널(RPP) 사이, 반사방지패널(RPP)과 윈도우패널(WP) 사이 각각에 광학 투명 접착부재(OCA)가 배치된다.
- [0047] 표시패널(DP)은 이미지를 생성하고, 입력감지층(ISL)은 외부입력(예컨대, 터치 이벤트)의 좌표정보를 획득한다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 표시패널(DP)의 하면에 배치된 보호부재를 더 포함할 수 있다. 보호부재와 표시패널(DP)은 접착부재를 통해 결합될 수 있다. 이하에서 설명되는 도 2b 내지 도 2d의 표시장치들(DD) 역시 보호부재를 더 포함할 수 있다.
- [0048] 본 발명의 일 실시예에 따른 표시패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시패널(DP)은 유기발광 표시패널 또는 퀀텀닷 발광 표시패널일 수 있다. 유기발광 표시패널의 발광층은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 발광층은 퀀텀닷, 및 퀀텀로드 등을 포함할 수 있다. 이하,

표시패널(DP)은 유기발광 표시패널로 설명된다.

- [0049] 반사방지패널(RPP)은 윈도우패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고,  $\lambda/2$  위상지연자 및/또는  $\lambda/4$  위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다. 위상지연자(retarder) 및 편광자(polarizer) 자체 또는 보호필름이 반사방지패널(RPP)의 베이스층으로 정의될 수 있다.
- [0050] 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 컬러필터들을 포함할 수 있다. 컬러필터들은 소정의 배열을 갖는다. 표시패널(DP)에 포함된 화소들의 발광컬러들을 고려하여 컬러필터들의 배열이 결정될 수 있다. 반사방지패널(RPP)은 컬러필터들에 인접한 블랙매트릭스를 더 포함할 수 있다.
- [0051] 본 발명의 일 실시예에 따른 반사방지패널(RPP)은 상쇄간섭 구조물을 포함할 수 있다. 예컨대, 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1 반사층과 제2 반사층을 포함할 수 있다. 제1 반사층 및 제2 반사층에서 각각 반사된 제1 반사광과 제2 반사광은 상쇄간섭될 수 있고, 그에 따라 외부광 반사율이 감소된다.
- [0052] 본 발명의 일 실시예에 따른 윈도우패널(WP)은 베이스층(WP-BS) 및 차광패턴(WP-BZ)을 포함한다. 베이스층(WP-BS)은 유리 기판 및/또는 합성수지 필름 등을 포함할 수 있다. 베이스층(WP-BS)은 단층으로 제한되지 않는다. 베이스층(WP-BS)은 접착부재로 결합된 2 이상의 필름들을 포함할 수 있다.
- [0053] 차광패턴(WP-BZ)은 베이스층(WP-BS)에 부분적으로 중첩한다. 차광패턴(WP-BZ)은 베이스층(WP-BS)의 배면에 배치되고, 차광패턴(WP-BZ)은 실질적으로 표시장치(DD)의 베젤 영역(DD-NDA)을 정의할 수 있다. 차광패턴(WP-BZ)이 미배치된 영역은 표시장치(DD)의 이미지 영역(DD-DA)을 정의할 수 있다. 윈도우패널(WP)로 한정할 때, 차광패턴(WP-BZ)이 배치된 영역은 윈도우패널(WP)의 차광영역으로 정의되고, 차광패턴(WP-BZ)이 미배치된 영역은 윈도우패널(WP)의 투과영역으로 정의된다.
- [0054] 차광패턴(WP-BZ)은 다층구조를 가질 수 있다. 다층구조는 유색의 컬러층과 검정의 차광층을 포함할 수 있다. 유색의 컬러층과 검정의 차광층은 증착, 인쇄, 코팅 공정을 통해 형성될 수 있다. 별도로 도시하지는 않았으나, 윈도우패널(WP)은 베이스층(WP-BS)의 전면에 배치된 기능성 코팅층을 더 포함할 수 있다. 기능성 코팅층은 지문 방지층, 반사 방지층, 및 하드 코팅층 등을 포함할 수 있다. 이하에서 참조되는 도 2b 내지 도 2d에 있어서, 윈도우패널(WP) 및 윈도우층(WL)은 베이스층(WP-BS) 및 차광패턴(WP-BZ)의 구분없이 간략히 도시되었다.
- [0055] 도 2b 및 도 2c에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지패널(ISP), 반사방지패널(RPP), 및 윈도우패널(WP)을 포함할 수 있다. 입력감지패널(ISP)과 반사방지패널(RPP)의 적층 순서는 변경될 수 있다.
- [0056] 도 2d에 도시된 것과 같이, 표시장치(DD)는 표시패널(DP), 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)을 포함할 수 있다. 도 2a에 도시된 표시장치(DD) 대비 접착부재들(OCA)이 생략되고, 표시패널(DP)에 제공하는 베이스면 상에 입력감지층(ISL), 반사방지층(RPL), 및 윈도우층(WL)이 연속공정으로 형성되었다. 입력감지층(ISL)과 반사방지층(RPL)의 적층 순서는 변경될 수 있다.
- [0057] 도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시패널(DP)의 단면도이다.
- [0058] 도 3a에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 상부 절연층(TFL)을 포함한다. 도 1에 도시된 이미지 영역(DD-DA) 및 베젤 영역(DD-NDA)에 대응하는 표시영역(DP-DA)과 비표시영역(DP-NDA)이 표시패널(DP)에 정의될 수 있다. 본 실시예에서 영역과 영역이 대응한다는 것은 서로 중첩한다는 것을 의미하고 동일한 면적/형상을 갖는 것으로 제한되지 않는다.
- [0059] 베이스층(BL)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(BL)은 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
- [0060] 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함한다. 상기 회로 소자는 신호라인들, 화소의 구동회로 등을 포함한다. 이에 대한 상세한 설명은 후술한다.
- [0061] 표시 소자층(DP-OLED)은 적어도 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다.

- [0062] 상부 절연층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다. 상부 절연층(TFL)에 대한 상세한 설명은 후술한다.
- [0063] 도 3b에 도시된 것과 같이, 표시패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 봉지기관(ES) 및 베이스층(BL)과 봉지기관(ES)을 결합하는 실런트(SM)를 포함한다. 봉지기관(ES)은 표시 소자층(DP-OLED)으로부터 소정의 갭(GP)을 두고 이격될 수 있다. 베이스층(BL) 및 봉지기관(ES)은 플라스틱 기관, 유리 기관, 메탈 기관, 또는 유/무기 복합재료 기관 등을 포함할 수 있다. 실런트(SM)는 유기 접착부재 또는 프리트 등을 포함할 수 있다.
- [0064] 도 4는 본 발명의 일 실시예에 따른 표시패널(DP)의 평면도이다. 도 5a는 본 발명의 일 실시예에 따른 표시패널(DP)의 확대된 단면도이다. 도 5b는 본 발명의 일 실시예에 따른 상부 절연층(TFL)의 확대된 단면도이다. 도 5a의 표시패널(DP)은 도 3a의 표시패널(DP)을 기준으로 도시하였다.
- [0065] 도 4에 도시된 것과 같이, 표시패널(DP)은 구동회로(GDC), 복수 개의 신호라인들(SGL, 이하 신호라인들), 복수 개의 신호패드들(DP-PD, 이하 신호패드들) 및 복수 개의 화소들(PX, 이하 화소들)을 포함할 수 있다.
- [0066] 표시영역(DP-DA)은 화소들(PX)이 배치된 영역으로 정의될 수 있다. 화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 화소 구동회로를 포함한다. 구동회로(GDC), 신호라인들(SGL), 신호패드들(DP-PD) 및 화소 구동회로는 도 3a 및 도 3b에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
- [0067] 구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다. 주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
- [0068] 주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
- [0069] 신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
- [0070] 신호라인들(SGL)은 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시영역(DP-DA) 및 비표시영역(DP-NDA)에 중첩한다. 패드부는 라인부의 말단에 배치된다. 패드부는 비표시영역(DP-NDA)에 배치되고, 신호패드들(DP-PD) 중 대응하는 신호패드에 중첩한다. 비표시영역(DP-NDA) 중 신호패드들(DP-PD)이 배치된 영역은 패드영역(DP-PA)으로 정의될 수 있다. 패드영역(DP-PA)은 미도시된 회로기관이 접속될 수 있다.
- [0071] 실질적으로 화소(PX)에 연결된 라인부가 신호라인들(SGL)의 대부분을 구성한다. 라인부는 화소(PX)의 트랜지스터들(T1, T2, 도 5a 참조)에 연결된다. 라인부는 단층/다층 구조를 가질 수 있고, 라인부는 일체의 형상(single body)이거나, 2 이상의 부분들을 포함할 수 있다. 2 이상의 부분들은 서로 다른 층 상에 배치되고, 2 이상의 부분들 사이에 배치된 절연층을 관통하는 콘택홀을 통해 서로 연결될 수 있다.
- [0072] 도 5a는 트랜지스터들(T1, T2) 및 발광다이오드(OLED)에 대응하는 표시패널(DP)의 부분 단면을 도시하였다. 베이스층(BL) 상에 배치된 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
- [0073] 본 실시예에서 회로 소자층(DP-CL)은 무기막인 버퍼막(BFL), 제1 무기막(10) 및 제2 무기막(20)을 포함하고, 유기막(30)을 포함할 수 있다. 버퍼막(BFL)은 적층된 복수개의 무기막을 포함할 수 있다. 도 5a에는 스위칭 트랜지스터(T1) 및 구동 트랜지스터(T2)를 구성하는 제1 반도체 패턴(OSP1), 제2 반도체 패턴(OSP2), 제1 제어전극(GE1), 제2 제어전극(GE2), 제1 입력전극(DE1), 제1 출력전극(SE1), 제2 입력전극(DE2), 제2 출력전극(SE2)의 배치관계가 예시적으로 도시되었다. 제1 내지 제4 관통홀(CH1 내지 CH4) 역시 예시적으로 도시되었다.
- [0074] 표시 소자층(DP-OLED)은 유기발광 다이오드(OLED)를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막(PD

L)을 포함한다. 예컨대, 화소 정의막(PDL)은 유기층일 수 있다

- [0075] 유기막(30) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 유기막(30)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(SE2)에 연결된다. 화소 정의막(PDL)에는 개구부(OP)가 정의된다. 화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 화소 정의막(PDL)의 개구부(OP)는 다른 개구부들과 구분하기 위해 발광 개구부로 명명된다.
- [0076] 도 5a에 도시된 것과 같이, 표시영역(DP-DA)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸울 수 있다. 본 실시예에서 발광영역(PXA)은 발광 개구부(OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
- [0077] 정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 정공 제어층(HCL) 상에 발광층(EML)이 배치된다. 발광층(EML)은 발광 개구부(OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다. 발광층(EML)은 유기물질 및/또는 무기물질을 포함할 수 있다. 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다.
- [0078] 발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 전자 제어층(ECL) 상에 제2 전극(CE)이 배치된다. 제2 전극(CE)은 일체의 형상을 갖고 복수 개의 화소들에 공통적으로 배치된다.
- [0079] 도 5a 및 도 5b에 도시된 것과 같이, 제2 전극(CE) 상에 상부 절연층(TFL)이 배치된다. 상부 절연층(TFL)은 복수 개의 박막들을 포함할 수 있다. 본 실시예와 같이 상부 절연층(TFL)은 캡핑층(CPL)과 박막 봉지층(TFE)을 포함할 수 있다. 박막 봉지층(TFE)은 제1 무기층(IOL1), 유기층(OL), 및 제2 무기층(IOL2)을 포함할 수 있다.
- [0080] 캡핑층(CPL)은 제2 전극(CE) 상에 배치되고 제2 전극(CE)에 접촉한다. 캡핑층(CPL)은 유기물질을 포함할 수 있다. 제1 무기층(IOL1)은 캡핑층(CPL) 상에 배치되고 캡핑층(CPL)에 접촉한다. 유기층(OL)은 제1 무기층(IOL1) 상에 배치되고 제1 무기층(IOL1)에 접촉한다. 제2 무기층(IOL2)은 유기층(OL) 상에 배치되고 유기층(OL)에 접촉한다.
- [0081] 캡핑층(CPL)은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(CE)을 보호하고, 유기발광 다이오드(OLED)의 출광효율을 향상시킨다. 캡핑층(CPL)은 제1 무기층(IOL1)보다 큰 굴절률을 가질 수 있다.
- [0082] 제1 무기층(IOL1) 및 제2 무기층(IOL2)은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 유기층(OL)은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 제1 무기층(IOL1) 및 제2 무기층(IOL2)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층 중 어느 하나일 수 있다. 일 실시예에서 제1 무기층(IOL1) 및 제2 무기층(IOL2)은 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(OL)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
- [0083] 본 발명의 일 실시예에서 캡핑층(CPL)과 제1 무기층(IOL1) 사이에 무기층, 예컨대 LiF층이 더 배치될 수 있다. LiF층은 발광소자(OLED)의 출광효율을 향상시킬 수 있다.
- [0084] 도 6a는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 단면도이다. 도 6b는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 도 6c 및 도 6d는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 부분 단면도이다. 도 6e는 도 6b의 AA 영역을 확대한 평면도이다.
- [0085] 도 6a에 도시된 것과 같이, 입력감지층(ISL)는 제1 절연층(IS-IL1), 제1 도전층(IS-CL1), 제2 절연층(IS-IL2), 제2 도전층(IS-CL2), 및 제3 절연층(IS-IL3)을 포함할 수 있다. 제1 절연층(IS-IL1)은 상부 절연층(TFL) 상에 직접 배치된다. 본 발명의 일 실시예에서 제1 절연층(IS-IL1)은 생략될 수 있다.
- [0086] 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 다층구조를 갖거나, 제3 방향축(DR3)을 따라 적층된 다층구조를 가질 수 있다. 다층구조의 도전층은 투명 도전층들과 금속층들 중 적어도 2이상을 포함할 수 있다. 다층구조의 도전층은 서로 다른 금속을 포함하는 금속층들을 포함할 수 있다. 투명 도전층은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그래핀을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 예컨대, 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 3층의 금속층 구조, 예컨대, 티타늄/알루미늄/티타늄의 3층



구조를 가질 수 있다.

- [0087] 제1 도전층(IS-CL1) 및 제2 도전층(IS-CL2) 각각은 복수 개의 도전패턴들을 포함한다. 이하, 제1 도전층(IS-CL1)은 제1 도전패턴들을 포함하고, 제2 도전층(IS-CL2)은 제2 도전패턴들을 포함하는 것으로 설명된다. 제1 도전패턴들과 제2 도전패턴들 각각은 감지전극들 및 이에 연결된 신호라인들을 포함할 수 있다.
- [0088] 제1 절연층(IS-IL1) 내지 제3 절연층(IS-IL3) 각각은 무기물 또는 유기물을 포함할 수 있다. 본 실시예에서 제1 절연층(IS-IL1) 및 제2 절연층(IS-IL2)은 무기물을 포함하는 무기막일 수 있다. 무기막은 알루미늄 옥사이드, 티타늄 옥사이드, 실리콘 옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄 옥사이드 중 적어도 하나를 포함할 수 있다. 제3 절연층(IS-IL3)은 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
- [0089] 도 6b에 도시된 것과 같이, 입력감지층(ISL)는 표시패널(DP)의 표시영역(DP-DA)과 비표시영역(DP-NDA)에 대응하는 감지영역(IS-DA)과 배선영역(IS-NDA)을 포함할 수 있다. 감지영역(IS-DA)은 후술하는 제1 전극 그룹(EG1) 및 제2 전극 그룹(EG2)이 배치된 영역으로 정의될 수 있다.
- [0090] 입력감지층(ISL)는 제1 전극 그룹(EG1), 제2 전극 그룹(EG2), 제1 전극 그룹(EG1) 중 대응하는 일부의 전극에 전기적으로 연결된 제1 신호라인 그룹(SG1), 제1 전극 그룹(EG1) 중 다른 일부의 전극에 전기적으로 연결된 제2 신호라인 그룹(SG2), 및 제2 전극 그룹(EG2)에 전기적으로 연결된 제3 신호라인 그룹(SG3)을 포함할 수 있다. 제1 신호라인 그룹(SG1), 제2 신호라인 그룹(SG2), 및 제3 신호라인 그룹(SG3)은 배선영역(IS-NDA)에 배치된다.
- [0091] 본 실시예에서 입력감지층(ISL)는 뮤츄얼캡 방식으로 외부입력을 감지하는 정전용량식 터치센서일 수 있다. 제1 전극 그룹(EG1)과 제2 전극 그룹(EG2) 중 어느 하나는 검출 신호(detection signal)를 수신하고, 다른 하나는 제1 전극 그룹(EG1)과 제2 전극 그룹(EG2) 사이의 정전용량 변화량을 감지 신호로써 출력한다.
- [0092] 제1 전극 그룹(EG1)은 복수 개의 제1 감지전극들을 포함한다. 제1 전극 그룹(EG1)은 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들을 포함한다. 10개의 전극들(IE1-1 내지 IE1-10)을 포함하는 제1 전극 그룹(EG1)을 예시적으로 도시하였다. 1번째 내지 10번째 전극들(IE1-1 내지 IE1-10)은 제2 방향(DR2)으로 연장된 형상을 갖는다. 1번째 내지 10번째 전극들(IE1-1 내지 IE1-10)은 제1 방향(DR1) 내에서 패드영역(IS-PA1, IS-PD2, IS-PD3)으로부터 멀어지도록 나열된다.
- [0093] 제2 전극 그룹(EG2)은 복수 개의 제2 감지전극들을 포함한다. 제2 전극 그룹(EG2)은 1번째 내지  $j$ (여기서  $j$ 는 2 이상의 자연수)번째 전극들을 포함한다. 8개의 전극들(IE2-1 내지 IE2-8)을 포함하는 전극 그룹(EG2)을 예시적으로 도시하였다. 1번째 내지 여덟번째 전극들(IE2-1 내지 IE2-8)은 1번째 내지 10번째 전극들(IE1-1 내지 IE1-10)과 교차한다. 1번째 내지 여덟번째 전극들(IE2-1 내지 IE2-8)은 제1 방향(DR1)으로 연장된 형상을 갖는다.
- [0094] 제1 신호라인 그룹(SG1)은 복수 개의 제1 신호라인들을 포함한다. 제1 신호라인 그룹(SG1)은 1번째 내지  $k$ (여기서  $k$ 는  $i/2$ 보다 작거나 같은 자연수 중에서 가장 큰 자연수)번째 신호라인들을 포함한다. 본 실시예에서 제1 신호라인 그룹(SG1)은 5개의 신호라인들을 포함한다.
- [0095] 상기 1번째 내지  $k$ 번째 신호라인들은 상기 1번째 내지  $i$ (여기서  $i$ 는 2 이상의 자연수)번째 전극들 중 홀수 번째 전극들에 순차적으로 연결되거나 짝수 번째 전극들에 순차적으로 연결된다. 본 실시예에서 제1 신호라인 그룹(SG1)의 5개의 신호라인들은 10개의 전극들(IE1-1 내지 IE1-10) 중 짝수번째 전극들에 각각 연결된다. 제1 신호라인 그룹(SG1)의 5개의 신호라인들은 짝수번째 전극들의 좌측 일단들에 각각 연결된 것으로 도시되었다.
- [0096] 제2 신호라인 그룹(SG2)은 복수 개의 제2 신호라인들을 포함한다. 제2 신호라인 그룹(SG2)은 1번째 내지  $k$ (여기서  $k$ 는  $i/2$ 보다 작거나 같은 자연수 중에서 가장 큰 자연수)번째 신호라인들을 포함한다. 본 실시예에서 제2 신호라인 그룹(SG2)은 5개의 신호라인들을 포함한다. 본 실시예에서 제2 신호라인 그룹(SG2)의 5개의 신호라인들은 10개의 전극들(IE1-1 내지 IE1-10) 중 홀수번째 전극들에 각각 연결된다. 제2 신호라인 그룹(SG2)의 5개의 신호라인들은 홀수번째 전극들의 좌측 일단들에 각각 연결된 것으로 도시되었다.
- [0097] 제3 신호라인 그룹(SG3)은 제2 전극 그룹(EG2)의 1번째 내지  $j$ 번째 전극들에 각각 연결된다. 1번째 내지 여덟번째 전극들의 하측 일단들에 각각 연결된 1번째 내지 여덟번째 신호라인들을 예시적으로 도시하였다.
- [0098] 제1 신호라인 그룹(SG1)의 신호라인들의 일부는 제1 패드영역(IS-PA1)에 배치되고, 제2 신호라인 그룹(SG2)의 신호라인들의 일부는 제2 패드영역(IS-PA2)에 배치되고, 제3 신호라인 그룹(SG3)의 신호라인들의 일부는 제

3 패드영역(IS-PA3)에 배치된다.

- [0099] 제1 전극 그룹(EG1)의 전극들 각각은 복수 개의 제1 센서부들(SP1)과 복수 개의 제1 연결부들(CP1)을 포함한다. 제1 센서부들(SP1)은 제2 방향(DR2)을 따라 나열된다. 제1 연결부들(CP1) 각각은 제1 센서부들(SP1)은 중 인접하는 2개의 제1 센서부들(SP1)을 연결한다.
- [0100] 제2 전극 그룹(EG2)의 전극들 각각은 복수 개의 제2 센서부들(SP2)과 복수 개의 제2 연결부들(CP2)을 포함한다. 제2 센서부들(SP2)은 제1 방향(DR1)을 따라 나열된다. 제2 연결부들(CP2) 각각은 제2 센서부들(SP2)은 중 인접하는 2개의 제2 센서부들(SP2)을 연결한다.
- [0101] 제1 전극 그룹(EG1)의 전극과 제2 전극 그룹(EG2)의 전극은 서로 절연된다. 도 6b에는 제1 연결부(CP1)이 제2 연결부(CP2)와 교차하는 실시예를 도시하였다. 복수 개의 제1 센서부들(SP1), 복수 개의 제1 연결부들(CP1), 복수 개의 제2 센서부들(SP2), 및 복수 개의 제2 연결부들(CP2) 중 일부는 도 6a에 도시된 제1 도전층(IS-CL1)을 패터닝하여 형성하고, 다른 일부는 도 6a에 도시된 제2 도전층(IS-CL2)을 패터닝하여 형성할 수 있다.
- [0102] 도 6c에 도시된 것과 같이, 복수 개의 제1 연결부들(CP1)은 제1 도전층(IS-CL1)으로부터 형성되고, 복수 개의 제1 센서부들(SP1), 복수 개의 제2 센서부들(SP2), 및 복수 개의 제2 연결부들(CP2)은 제2 도전층(IS-CL2)으로부터 형성될 수 있다. 제2 절연층(IS-IL2)을 관통하는 컨택홀들(CNT-I)을 통해서 제1 센서부들(SP1)과 제1 연결부(CP1)가 접속될 수 있다.
- [0103] 본 실시예에서 복수 개의 제1 연결부들(CP1)과 복수 개의 제2 연결부들(CP2)이 서로 교차하는 것으로 도시하였으나, 이에 제한되지 않는다. 예컨대, 제1 연결부들(CP1) 각각은 제2 연결부들(CP2)에 비중첩하도록 " $\wedge$ "의 굽은선 및/또는 " $\vee$ "의 굽은선 형태로 변형될 수 있다. " $\wedge$ "의 굽은선 및/또는 " $\vee$ "의 굽은선 형태의 제1 연결부들(CP1)은 평면 상에서 제2 센서부들(SP2)에 중첩할 수 있다.
- [0104] 제1 신호라인 그룹(SG1), 제2 신호라인 그룹(SG2), 및 제3 신호라인 그룹(SG3)은 제2 도전층(IS-CL2, 도 6a 참조)으로부터 형성될 수 있다. 제2 도전층(IS-CL2)으로부터 형성된 제1 신호라인 그룹(SG1)의 2개의 신호라인들(SG1-4, SG1-5)이 도 6d에 도시되었다.
- [0105] 복수 개의 제1 센서부들(SP1) 및 복수 개의 제2 센서부들(SP2)은 메쉬 형상을 가질 수 있다. 도 6e에는 메쉬 형상의 제1 센서부(SP1)를 예시적으로 도시하였다.
- [0106] 제1 센서부(SP1)에는 3개 타입의 개구부들(OP-MG, OP-MR, OP-MB)이 정의된다. 3개 타입의 개구부들(OP-MG, OP-MR, OP-MB)은 화소정의막(PDL, 도 5a 참조)의 3개 타입의 발광 개구부들(OP-G, OP-R, OP-B)에 대응한다. 3개 타입의 발광 개구부들(OP-G, OP-R, OP-B)은 도 5a에 도시된 발광 개구부(OP)과 동일하게 정의된다. 미 도시되었으나, 도 5a를 참조하여 설명한 발광 개구부(OP)와 발광영역(PXA)와 같이, 3개 타입의 발광 개구부들(OP-G, OP-R, OP-B)에 대응하는 3개 타입의 발광 영역들이 설정될 수 있다.
- [0107] 3개 타입의 발광 개구부들(OP-G, OP-R, OP-B)은 면적에 따라 구분되며, 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)의 면적은 대응하는 화소의 발광면적과 비례한다.
- [0108] 도 4를 참조하여 설명한 복수개의 화소들(PX)은 그린광을 생성하는 그린화소, 레드광을 생성하는 레드화소, 블루광을 생성하는 블루화소를 포함할 수 있다. 본 실시예에서 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)는 그린화소, 레드화소, 블루화소에 각각 대응할 수 있다.
- [0109] 3개 타입의 개구부들(OP-MG, OP-MR, OP-MB)은 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 각각 대응하는 제1 개구부(OP-MG), 제2 개구부(OP-MR), 제3 개구부(OP-MB)를 포함할 수 있다.
- [0110] 본 실시예에서 제1 개구부(OP-MG), 제2 개구부(OP-MR), 제3 개구부(OP-MB)는 제1 타입의 개구부(OP-G), 제2 타입의 개구부(OP-R), 및 제3 타입의 개구부(OP-B)에 일대일 대응하는 것으로 도시하였으나, 이에 제한되지 않는다. 개구부들(OP-MG, OP-MR, OP-MB) 각각은 2 이상의 개구부들(OP-G, OP-R, OP-B)에 대응할 수 있다.
- [0112] 도 7a는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 도 7b는 도 7a의 BB 영역을 확대한 평면도이다. 도 7c는 도 7b에 도시된 신호라인의 패드부분을 확대한 평면도이다. 도 7c 내지 도 7g는 도 7b에 도시된 신호라인의 제1 부분 내지 제5 부분을 확대한 평면도이다. 도 7h는 도 7a의 CC 영역을 확대한 평면도이다. 도 7i는 도 7a의 EE 영역을 확대한 평면도이다. 도 7j는 본 발명의 일 실시예에 따른 입력감지센서의 배선의 저항

분포와 비교예에 따른 입력감지센서의 배선의 저항 분포를 비교한 그래프이다.

- [0113] 도 7a는 감지영역(IS-DA)과 배선영역(IS-NDA)의 상대적 관계를 간략히 도시하였다. 배선영역(IS-NDA)에 배치된 제1 신호라인 그룹(SG1)을 간략히 도시하였다. 도 7a에 따르면, 감지영역(IS-DA)은 실질적으로 직사각형을 갖는다. 감지영역(IS-DA)은 코너 영역들에 정의된 곡선의 경계를 포함한다.
- [0114] 도 7b에는 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)을 포함하는 제1 신호라인 그룹(SG1)을 도시하였다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각은 서로 구별되는 복수 개의 부분들을 포함할 수 있다. 본 실시예에서 k는 17일 수 있다.
- [0115] 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)은 서로 다른 길이를 갖는다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)은 서로 다른 개수의 복수 개의 부분들을 포함한다. 1번째 신호라인(SG1-1)은 서로 구분되는 5개의 부분들(1-10 내지 1-14)을 포함한다. k번째 신호라인(SG1-k)은 서로 구분되는 7개 이상의 부분들(1-k0 내지 1-k6)을 포함한다. 도 7b는 k번째 신호라인(SG1-k)의 일부분만을 도시하였으며, 7개의 부분들(1-k0 내지 1-k6)이 도시되었다.
- [0116] 도 7b 및 도 7c에 도시된 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각은 패드부분(SG1-10 내지 SG1-k0)을 포함할 수 있다. 도 7c에서 k는 17로 표시되었다. 패드부분들(SG1-10 내지 SG1-k0) 각각은 제1 방향(DR1)으로 연장되며 일부분이 패드영역(IS-PA1, 도 7a 참조)에 중첩한다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각의 패드부분(SG1-10 내지 SG1-k0)은 후술하는 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각의 제1 부분(SG1-11 내지 SG1-k1)으로부터 연장된다.
- [0117] 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 패드부분들(SG1-10 내지 SG1-k0)은 서로 동일한 너비(W0, 또는 선포)를 가질 수 있다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 패드부분들(SG1-10 내지 SG1-k0)은 제1 방향(DR1) 내에서 서로 다른 길이를 가질 수 있다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 길이는 1번째 신호라인(SG1-1)에서 k번째 신호라인(SG1-k)으로 갈수록 커진다. 본 발명의 일 실시예에서 패드부분들(SG1-10 내지 SG1-k0)은 상술한 조건을 만족하지 않을 수도 있다.
- [0118] 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각은 적어도 제1 내지 제4 부분들을 포함한다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 대응하는 부분들은 이하에서 설명되는 조건을 만족한다.
- [0119] 도 7b 및 도 7d에 도시된 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)은 제2 방향(DR2)으로 연장된다. 도 7d에서 k는 17로 표시되었다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)은 일정한 너비(W1)를 갖는다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 너비들(W1)은 1번째 신호라인(SG1-1)에서 k번째 신호라인(SG1-k)으로 갈수록 증가한다.
- [0120] 도 7b에 있어서, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)의 말단 또는 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)과 제2 부분들(SG1-12 내지 SG1-k2)의 경계지점들이 제1 방향(DR1)을 따라 정렬된 것으로 도시되었으나, 이에 제한되지 않는다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)의 말단 또는 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제1 부분들(SG1-11 내지 SG1-k1)과 제2 부분들(SG1-12 내지 SG1-k2)의 경계지점들 제1 방향(DR1) 및 제2 방향(DR2)에 교차하는 방향으로 정렬될 수 있다.
- [0121] 도 7b 및 도 7e에 도시된 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제2 부분들(SG1-12 내지 SG1-k2) 각각은 제1 부분들(SG1-11 내지 SG1-k1)로부터 멀어질수록 너비(W2)가 점차적으로 증가한다. 도 7d에서 k는 17로 표시되었다.
- [0122] 본 실시예에서 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제2 부분들(SG1-12 내지 SG1-k2)은 일부분이 곡선 형상을 갖거나, 연장방향이 변경되는 적어도 하나의 변곡 지점(BP)을 가질 수 있다. 도 7e를 참조하면 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k) 각각은 변곡 지점(BP)을 기준으로 제2 방향축(DR2)에 대하여 좀 더 경사진 방향으로 연장 방향이 변경되었다.
- [0123] 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제2 부분들(SG1-12 내지 SG1-k2)은 감지영역(IS-DA)의 코너 영역의 외측에 배치된다.
- [0124] 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)은 코너 영역을 중심으로 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분으로 구분된다. 2 부분들(SG1-12 내지 SG1-k2)은 제2 방향(DR2)으로 연장된 부분과 제1 방향(DR1)으로 연장된 부분의 변곡 영역이다. 본 실시예에서 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-

k)의 제3 부분들(SG1-13 내지 SG1-k3) 및 상기 제4 부분들(SG1-14 내지 SG1-k4) 역사의 코너 영역의 외측에 배치되고, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 변곡 영역에 해당할 수 있다.

- [0125] 도 7b 및 도 7f에 도시된 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제3 부분들(SG1-13 내지 SG1-k3) 각각은 제2 부분들(SG1-12 내지 SG1-k2)로부터 멀어질수록 너비(W3)가 점차적으로 변화된다. 도 7d에서 k는 17로 표시되었다.
- [0126] 도 7b 및 도 7g에 도시된 것과 같이, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제4 부분들(SG1-14 내지 SG1-k4) 각각은 일정한 너비(W4)를 갖는다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제4 부분들(SG1-14 내지 SG1-k4)은 서로 동일한 너비(W4)를 갖는다. 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)의 제4 부분들(SG1-14 내지 SG1-k4)은 적어도 일부분이 제2 방향(DR2)으로 연장된다.
- [0127] 도 7b 및 도 7f를 참조하면, 제3 부분들(SG1-13 내지 SG1-k3)은 제2 부분들(SG1-12 내지 SG1-k2)의 너비(W2)로부터 제4 부분들(SG1-14 내지 SG1-k4)의 너비(W4)로, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)을 변화시키기 위한 변곡 부분에 해당한다. 본 실시예에서 1번째 내지 7번째 신호라인들(SG1-1 내지 SG1-7)의 제3 부분들(SG1-13 내지 SG1-73)의 너비(W3)는 제4 부분들(SG1-14 내지 SG1-74)에 가까워질수록 점차적으로 증가되며, 8번째 내지 17번째 신호라인들(SG1-8 내지 SG1-17)의 제3 부분들(SG1-83 내지 SG1-173)의 너비(W3)는 제4 부분들(SG1-84 내지 SG1-174)에 가까워질수록 점차적으로 감소된다. 일부 신호라인들의 제3 부분들(SG1-13 내지 SG1-73)의 너비(W3)는 선형적으로 증가되고, 다른 일부 신호라인들의 제3 부분들(SG1-83 내지 SG1-173)의 너비(W3)는 선형적으로 감소될 수 있다.
- [0128] 도 7b 및 도 7g에 도시된 것과 같이, 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(IE1-2)은 연결전극(CNE)을 통해서 연결될 수 있다. 별도로 도시하지 않았으나, 다른 신호라인들(SG1-2 내지 SG1-17)의 마지막 부분들 역시 제1 전극 그룹(EG1)의 대응하는 전극들과 연결전극(CNE)을 통해서 연결될 수 있다.
- [0129] 도 7b 및 도 7g에 도시된 것과 같이, 연결전극(CNE)은 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(EG1-2) 상에 배치된다. 제2 도전층(IS-CL2)의 패터닝 공정 이후에 형성된다. 연결전극(CNE)은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그래핀을 포함할 수 있다.
- [0130] 본 실시예에서 2번째 내지 k번째 신호라인들(SG1-2 내지 SG1-k)은 제4 부분들(SG1-24 내지 SG1-k4)로부터 연장된 제5 부분들(SG1-25 내지 SG1-k5) 및 제5 부분들(SG1-25 내지 SG1-k5)로부터 연장된 제6 부분들(SG1-26 내지 SG1-k6)을 포함한다. 본 실시예에서 k는 17로 도시되었다.
- [0131] 도 7b 및 도 7g를 참조하면, 제5 부분들(SG1-25 내지 SG1-175)은 제4 부분들(SG1-14 내지 SG1-174)의 너비(W4)로부터 제6 부분들(SG1-26 내지 SG1-176)의 너비(W6)로, 2번째 내지 17번째 신호라인들(SG1-2 내지 SG1-17)을 변화시키기 위한 변곡 부분에 해당한다. 본 실시예에서 2번째 내지 17번째 신호라인들(SG1-2 내지 SG1-17)의 제5 부분들(SG1-25 내지 SG1-175)의 너비(W5)는 제4 부분들(SG1-24 내지 SG1-174)로부터 멀어질수록 점차적으로 증가된다.
- [0132] 제2 방향(DR2) 내에서 제4 부분들(SG1-14 내지 SG1-174)이 배치된 영역(IS-NA4)의 너비와 제6 부분들(SG1-26 내지 SG1-176)이 배치된 영역(IS-NA4)의 너비는 실질적으로 동일할 수 있다. 제6 부분들(SG1-26 내지 SG1-176)은 서로 동일한 너비를 가질 수 있다. 제6 부분들(SG1-26 내지 SG1-176)의 너비(W6)는 일정할 수 있다. 제6 부분들(SG1-26 내지 SG1-176)의 너비(W6)는 제4 부분들(SG1-14 내지 SG1-174)의 너비(W4)보다 크다. 동일한 영역에 적은 개수의 배선이 배치되면서 배선의 너비가 증가된 것이다.
- [0133] 도 7a, 도 7g 내지 도 7i를 참조하면, 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)은 제1 방향(DR1)을 따라 연장될수록 동일한 영역에 배치된 배선의 개수는 점차적으로 감소된다. 본 실시예에서 k는 17일 수 있다.
- [0134] 도 7h에 도시된 것과 같이, 제1 전극 그룹(EG1)의 14번째 전극(IE1-14)에 인접하는 영역에 7번째 내지 17번째 신호라인들(SG1-7 내지 SG1-17)의 제16 부분들(SG1-716 내지 SG1-1716)이 배치된다. 7번째 신호라인(SG1-7)이 제1 전극 그룹(EG1)의 14번째 전극(IE1-14)에 연결전극(CNE)을 통해서 연결된다.
- [0135] 제2 방향(DR2) 내에서 7번째 내지 17번째 신호라인들(SG1-7 내지 SG1-17)의 제16 부분들(SG1-716 내지 SG1-1716)이 배치된 영역(IS-NA16)의 너비는 도 7g에 도시된 제4 부분들(SG1-14 내지 SG1-k4)이 배치된 영역(IS-NA4)의 너비와 실질적으로 동일할 수 있다.



- [0136] 도 7i에는 k번째 신호라인(SG1-k)의 복수 개의 부분들 중 제4 부분(SG1-k4)으로부터 가장 멀리 배치된 k번째 신호라인(SG1-k)의 마지막 부분이 도시되었다. 본 실시예에서 k는 17일 수 있다.
- [0137] 본 실시예에 따르면 17번째 신호라인(SG1-17)의 마지막 부분(SG1-1736)이 제1 전극 그룹(EG1)의 마지막 전극인 34번째 전극(IE1-34)에 대응하게 배치된다. 17번째 신호라인(SG1-17)이 제1 전극 그룹(EG1)의 34번째 전극(IE1-34)에 연결전극(CNE)을 통해서 연결된다. 제2 방향(DR2) 내에서 17번째 신호라인(SG1-17)의 마지막 부분(SG1-1736)이 배치된 영역(IS-NA36)의 너비는 도 7g에 도시된 제4 부분들(SG1-14 내지 SG1-k4)이 배치된 영역(IS-NA4)의 너비와 실질적으로 동일할 수 있다.
- [0138] 본 실시예에서 k번째 신호라인(SG1-k)은 제1 전극 그룹(EG1)의 2 x k번째 전극에 연결된다. k번째 신호라인(SG1-k)은 복수 개의 부분들을 포함하는데, 4+2(k-1)번째 부분이 제1 전극 그룹(EG1)의 대응하는 전극에 연결된다.
- [0139] 도 7j를 참조하면 제1 그래프(GH1) 및 제2 그래프(GH2)는 제1 신호라인 그룹(SG1)의 신호라인들의 저항값들을 나타낸다. 제1 그래프(GH1)는 균일한 선폭을 갖는 비교예에 따른 신호라인들의 저항변화를 나타낸다.
- [0140] 제2 그래프(GH2)는 도 7a 내지 도 7i를 참조하여 설명한 것과 같이, 제1 내지 제4 부분들을 포함하는 신호라인들의 저항값들을 나타낸다. 본 실시예에 따르면, 비교예 대비, 최대 저항을 갖는 신호라인의 저항값이 감소된다. 또한, 순서가 낮은 신호라인들의 저항값과 순서가 높은 신호라인들의 저항값의 편차가 감소된다. 제1 신호라인 그룹(SG1)의 신호라인들의 저항값들의 편차가 감소됨으로써 센싱 감도가 향상될 수 있다. 감지 신호들이 입력감지센서의 감지회로에 전달됨에 있어서, 감지신호들에 대한 신호라인들의 저항값들의 편차가 미치는 노이즈를 최소화할 수 있다.
- [0141] 별도로 도시하지 않았으나, 제2 신호라인 그룹(SG2, 도 7a 참조)은 1번째 내지 k번째 신호라인들을 포함할 수 있다. 제2 신호라인 그룹(SG2)의 1번째 내지 k번째 신호라인들은 제1 전극 그룹(EG1)의 홀수 번째 전극들에 전기적으로 전기적으로 수 있다. 제2 신호라인 그룹(SG2)의 신호라인들 중 적어도 일부의 신호라인들은 제1 신호라인 그룹(SG1)의 1번째 내지 k번째 신호라인들처럼 상술한 제1 부분 내지 제4 부분을 포함할 수 있다. 제2 신호라인 그룹(SG2)의 2번째 내지 k번째 신호라인들은 상술한 제1 부분 내지 제4 부분을 포함할 수 있다.
- [0142] 제2 신호라인 그룹(SG2)의 k번째 신호라인(SG1-k)은 제1 전극 그룹(EG1)의 (2 x k)-1 번째 전극에 연결된다. k번째 신호라인(SG1-k)은 복수 개의 부분들을 포함하는데, 4+2(k-1)번째 부분이 제1 전극 그룹(EG1)의 대응하는 전극에 연결된다. k번째 신호라인(SG1-k)은 패드부분을 더 포함할 수 있다.
- [0143] 도 8은 본 발명의 일 실시예에 따른 입력감지층(ISL)의 부분 평면도이다. 도 9a는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 부분 평면도이다. 도 9b는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 부분 단면도이다. 이하, 도 1 내지 도 7j를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
- [0144] 도 8 및 도 9a는 도 7g에 대응하는 평면을 도시하였다. 도 8 및 도 9a는 제1 신호라인 그룹(SG1)의 1번째 신호라인(SG1-1)과 그에 대응하는 제1 전극 그룹(EG1)의 전극 사이의 연결관계를 예시적으로 도시하였고, 제1 신호라인 그룹(SG1)의 다른 신호라인과 그에 대응하는 전극 사이의 연결관계에도 동일하게 적용될 수 있다.
- [0145] 도 8에 도시된 것과 같이, 제1 신호라인 그룹(SG1)의 신호라인은 그에 대응하는 제1 전극 그룹(EG1)의 전극과 직접 연결될 수 있다. 1번째 신호라인(SG1-1)의 제4 부분들(SG1-14)은 제1 전극 그룹(EG1)의 2번째 전극(IE1-2)에 직접 연결된다. 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)은 제1 전극 그룹(EG1)의 2번째 전극(IE1-2)과 동일한 공정을 통해 형성된다. 도 6a에 도시된 제1 도전층(IS-CL1)으로부터 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(IE1-2)을 형성할 수 있다.
- [0146] 도 9a에 도시된 것과 같이, 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)은 제1 전극 그룹(EG1)의 2번째 전극(EG1-2)과 제2 방향(DR2) 내에서 이격되어 배치된다. 연결전극(CNE)은 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(EG1-2)을 연결한다.
- [0147] 도 9b에 도시된 것과 같이, 연결전극(CNE)은 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(EG1-2)과 다른 층 상에 배치된다. 제2 절연층(IS-IL2)은 연결전극(CNE)을 커버한다. 연결전극(CNE)은 제1 도전층(IS-CL1, 도 6a 참조)으로부터 형성될 수 있다. 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극(EG1-2)은 제2 절연층(IS-IL2)을 관통하는 컨택홀들(CNT-I)을 통해서 연결전극(CNE)에 각각 접속될 수 있다.
- [0148] 도 9b에 도시된 것과 같이, 1번째 신호라인(SG1-1)의 제4 부분(SG1-14)과 제1 전극 그룹(EG1)의 2번째 전극

(EG1-2)의 말단 사이에 더미 패턴(GRP)이 배치될 수 있다. 더미 패턴(GRP)은 제1 도전층(IS-CL1)으로부터 형성될 수 있다. 더미 패턴(GRP)은 평면 상에서 연결전극(CNE)에 중첩 및 교차할 수 있다.

- [0149] 더미 패턴(GRP)은 바이어스 전압, 예컨대 접지전압을 수신한다. 더미 패턴(GRP)은 제1 신호라인 그룹(SG1)의 1번째 내지 k번째 신호라인들(SG1-1 내지 SG1-k)과 그에 대응하는 제1 전극 그룹(EG1)의 전극들 사이에 배치된 신호라인일 수 있다. 더미 패턴(GRP)은 제2 신호라인 그룹(SG2)의 1번째 내지 k번째 신호라인들과 그에 대응하는 제1 전극 그룹(EG1)의 전극들 사이에 배치되도록 연장될 수 있다. 더미 패턴(GRP)은 실질적으로 감지영역(IS-DA)을 따라 연장된 신호라인일 수 있다.
- [0150] 도 10a는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 도 10b는 도 10a의 일부 영역에 대한 확대 평면도이다. 도 10c는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 이하, 도 1 내지 도 9b를 참조하여 설명한 구성과 동일한 구성에 대한 상세한 설명은 생략한다.
- [0151] 도 10a에 도시된 것과 같이, 입력감지층(ISL)은 제1 센서부들(SP1)의 내측에 배치된 제1 플로팅 패턴들(FP1) 및 제2 센서부들(SP2)의 내측에 배치된 제2 플로팅 패턴들(FP2)을 더 포함할 수 있다. 제1 플로팅 패턴들(FP1) 및 제2 플로팅 패턴들(FP2)은 입력감지층(ISL)과 표시패널(예. 도 6a 참조) 사이의 기생캡을 감소시킬 수 있다.
- [0152] 입력감지층(ISL)은 제1 플로팅 패턴들(FP1)을 연결하는 플로팅 연결부들(BP, 이하 제3 연결부)을 더 포함할 수도 있다. 제3 연결부들(BP)은 도 6a에 도시된 제1 도전층(CL1)으로부터 형성될 수 있다. 제3 연결부들(BP)은 제2 센서부(SP2)에 중첩할 수 있다.
- [0153] 도 10a에 도시된 것과 같이, 입력감지센서(IS)는 더미 신호라인(GSL)을 더 포함할 수 있다. 더미 신호라인(GSL)은 소정의 바이어스 전압, 예컨대 그라운드 전압을 수신할 수 있다. 더미 신호라인(GSL)은 상기 제1 플로팅 패턴들(FP1)에 연결될 수 있다. 더미 신호라인(GSL)은 감지영역(IS-DA)에서의 노이즈를 감지하기 위한 전기적 신호들을 제공받을 수 있다. 도 9b에 도시된 더미 패턴(GRP)은 더미 신호라인(GSL)의 일부분일 수 있다.
- [0154] 더미 신호라인(GSL)은 도 6a에 도시된 제2 도전층(CL2)으로부터 형성될 수 있다. 더미 신호라인(GSL)과 제1 신호라인 그룹(SG1) 및 제2 신호라인 그룹(SG2) 사이의 교차영역에는 신호라인 연결부(BP-S, 이하 제4 연결부)이 배치될 수도 있다.
- [0155] 도 10b에는 4개의 제1 감지전극들(IE1-2 내지 IE1-5)의 일부분과 가장 우측의 제2 감지전극(IE2-8)이 확대 도시되었다. 더미 신호라인(GSL)은 홀수 번째 제1 감지전극들(IE1-3 및 IE1-5)의 내측에 배치된 제1 플로팅 패턴들(FP1)과 직접 연결될 수 있다. 짝수 번째 제1 감지전극들(IE1-2, IE1-4)은 제4 연결부 (BP-S)을 통해서 대응하는 신호라인들SG1-, SG1-2)과 연결될 수 있다. 제4 연결부 (BP-S)은 도 6a에 도시된 제1 도전층(CL1)으로부터 형성될 수 있다.
- [0156] 도 10b에 도시된 것과 같이, 제1 플로팅 패턴들(FP1) 중 적어도 하나는 중심부(FP1-10), 제2 방향(DR2) 내에서, 중심부(FP1-10)의 양측에 배치된 연장부들(FP1-20, FP1-30)을 포함할 수 있다. 연장부들(FP1-20, FP1-30) 각각은 대응하는 제3 연결부(BP)에 연결된다. 제1 플로팅 패턴들(FP1) 중 제2 방향(DR2) 내에서 양측 말단에 배치된 제1 플로팅 패턴들(FP1)은 다른 제1 플로팅 패턴들(FP1)과 다른 형상을 가질 수 있다. 상술한 말단에 배치된 제1 플로팅 패턴들(FP1)은 중심부와 중심부의 일측에 배치된 1개의 연장부만을 포함할 수도 있다.
- [0157] 도 10c에 도시된 것과 같이, 더미 신호라인(GSL)은 복수 개 제공될 수 있다. 제1 전극 그룹(EG1)의 전극들과 동일한 개수의 더미 신호라인(GSL)이 배치될 수 있다. 더미 신호라인들(GSL) 각각은 대응하는 제1 감지전극의 내측에 배치된 제1 플로팅 패턴들(FP1)에 연결될 수 있다.
- [0158] 도 11a는 본 발명의 일 실시예에 따른 표시모듈(DM)의 사시도이다. 도 11b는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 도 12a는 본 발명의 일 실시예에 따른 표시모듈(DM)의 사시도이다. 도 12b는 본 발명의 일 실시예에 따른 입력감지층(ISL)의 평면도이다. 도 11a 내지 도 12b에 있어서 "층" 타입의 입력감지센서가 예시적으로 도시되었다.
- [0159] 도 11a에 도시된 것과 같이, 표시모듈(DM)은 평면상에서 내측으로 오목한 노치영역(NTA)이 정의된다. 표시패널(DP) 및 입력감지층(ISL) 각각에 노치영역(NTA)이 정의되되, 각각의 노치영역(NTA)이 반드시 동일할 필요는 없다. 노치영역(NTA)은 제2 방향(DR2) 내에서 중심영역에 정의될 수 있다. 다만, 노치영역(NTA)이 정중앙에 배치될 것으로 제한되지 않는다.
- [0160] 도 11b에 도시된 것과 같이, 노치영역(NTA)에 의해 제1 전극 그룹(EG1) 및 제2 전극 그룹(EG2)의 형상이 변형될 수 있다. 제1 신호라인 그룹(SG1) 및 제2 신호라인 그룹(SG2)의 배치 및 배열은 도 6b의 입력감지층(ISL)와 실

질적으로 동일할 수 있다.


- [0161] 도 11b에 도시된 것과 같이, 노치영역(NTA)이 형성되었기 때문에 10번째 전극(IE1-10)은 2개의 부분으로 나뉠 수 있다. 2개의 부분은 더미 연결라인(DSL)에 의해 연결될 수 있다. 제2 전극 그룹(EG2)의 네번째 내지 여섯번째 전극(IE2-4 내지 IE2-6)은 다른 전극들 대비 작은 길이를 가질 수 있다.
- [0162] 도 12a에 도시된 것과 같이, 표시모듈(DM)은 평면상에서 홀영역(HA)이 정의된다. 표시패널(DP) 및 입력감지층(ISL) 각각의 일부 영역이 제거되어 홀영역(HA)이 정의된다. 표시패널(DP) 및 입력감지층(ISL)의 홀영역(HA)이 반드시 동일할 필요는 없다. 홀영역(HA)은 광신호의 이동 통로일 수 있다. 표시모듈(DM)에는 복수개의 홀영역(HA)이 정의될 수도 있다.
- [0163] 표시패널(DP)의 홀영역(HA)은 복수 개의 발광영역들(PXA, 도 5a 참고)에 대응하는 영역이 제거되어 정의되거나 미증착되어 정의된다. 입력감지층(ISL)의 홀영역(HA)은 센서부(SP1, SP2)의 일부가 제거되거나 미형성된 영역일 수 있다.
- [0164] 도 12b에 도시된 것과 같이, 홀영역(HA)에 의해 제1 전극 그룹(EG1), 제2 전극 그룹(EG2)의 형상이 변형될 수 있다. 제1 신호라인 그룹(SG1), 및 제2 신호라인 그룹(SG2)의 배치 및 배열은 도 6b의 입력감지층(ISL)와 실질적으로 동일할 수 있다.
- [0165] 입력감지층(ISL)의 홀영역(HA)은 제1 전극 그룹(EG1)과 제2 전극 그룹(EG2)의 교차영역에 배치될 수 있다. 이때, 입력감지층(ISL)의 홀영역(HA)의 주변에는 더미 연결라인(미도시)이 배치될 수도 있다. 예컨대, 더미 연결라인은 홀영역(HA)을 우회하여 단절된 제1 전극 그룹(EG1), 제2 전극 그룹(EG2)의 전극을 연결할 수 있다.
- [0166] 이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.

**부호의 설명**


- [0167] EG1: 제1 전극 그룹
- EG2: 제2 전극 그룹
- SG1: 제1 신호라인 그룹
- SG2: 제2 신호라인 그룹
- SG3: 제3 신호라인 그룹
- SG1-11 내지 SG1-k1: 제1 부분
- SG1-12 내지 SG1-k2: 제2 부분
- SG1-14 내지 SG1-k3: 제3 부분
- SG1-14 내지 SG1-k4: 제4 부분

도면


도면1




도면2a




도면2b




도면2c




도면2d




도면3a




도면3b



도면4




도면5a







도면5b




도면6a




도면6b




도면6c




도면6d




도면6e




도면7a




도면7b



도면7c




도면7d







도면7e




도면7f




도면7g




도면개




도면7i




도면7j



도면8




도면9a







도면9b




도면10a




도면10b




도면10c




도면11a



도면11b



도면12a



도면12b

