(19) 日本国特許庁 (JP)		2)特許	公 報(B2)		(11) 特許番号	-
					特許	第6540571号
(45) 発行日 令和1年	7月10日 (2019.7.10)			(24)登録日	令和1年6月21	(P6540571) 日 (2019.6.21)
(51) Int.Cl.		FΙ				
HO1L 21/318	(2006.01)	HO1L	21/318	С		
HO1L 21/31	(2006.01)	HO1L	21/31	С		
C23C 16/56	(2006.01)	C23C	16/56			
HO1L 21/336	(2006.01)	HOIL	29/78	658F		
HO1L 29/78	(2006.01)	HOIL	29/78	653A	(a a - - -)	
				請求項の数7	(全 15 頁)	最終負に続く
(21) 出願番号	特願2016-59901 (P20	016-59901)	(73)特許権	皆 000241463		
(22) 出願日	平成28年3月24日 (20	016.3.24)		豊田合成株式会社		
(65) 公開番号	特開2017-174988 (P:	2017-174988A)		愛知県清須市和	春日長畑1番地	Į
(43) 公開日	期日 平成29年9月28日 (2017.9.28)		(74)代理人	110000028		
審査請求日 平成30年4月23日 (2018.4.23)				特許業務法人明成国際特許事務所		
			(72)発明者	者 西井 潤弥		
				愛知県清須市和	春日長畑1番地	』 豊田合成株
				式会社内		
			│ 審査官	佐藤 靖史		

(13) 姓 盐 小 超(13)

最終頁に続く

(54) 【発明の名称】半導体装置の製造方法及び半導体装置

(57)【特許請求の範囲】

【請求項1】

窒化ガリウムから主に形成された半導体層と、前記半導体層に接する絶縁膜と、を備え る半導体装置であって、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmまでの前記絶縁膜の領域 における平均窒素濃度が3.0×10¹⁸ cm⁻³ 未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmの仮想面から、前記半導 体層と接する面まで深さが20nmまでの仮想面までの前記絶縁膜の領域における平均窒 素濃度が3.0×10¹⁸cm⁻³以上、かつ、1.0×10¹⁹cm⁻³未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが20nmまでの前記絶縁膜の領域 における平均水素濃度が1.0×10²⁰ cm⁻³以上、かつ、1.0×10²¹ cm⁻ ³ 未満である、半導体装置。

【請求項2】

室化ガリウムから主に形成された半導体層と、前記半導体層に接する絶縁膜と、を備え る半導体装置であって、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmまでの前記絶縁膜の領域 における平均窒素濃度が3.0×10¹⁸ cm⁻³未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmの仮想面から、前記半導 体層と接する面まで深さが20nmまでの仮想面までの前記絶縁膜の領域における平均窒 素濃度が3.0×10¹⁸ cm⁻³以上、かつ、1.0×10¹⁹ cm⁻³未満であり、

(2) 前記絶縁膜の上に、金属から形成された電極を備え、 前記半導体層は、溝部を備え、前記絶縁膜は、前記溝部の内側に形成されている、半導 体装置。 【請求項3】 請求項1に記載の半導体装置であって、 前記絶縁膜の上に、金属から形成された電極を備える、半導体装置。 【請求項4】 請求項1又は請求項2に記載の半導体装置であって、 前記半導体装置は、縦型トレンチMOSFETである、半導体装置。 【請求項5】 請求項1から請求項4までのいずれか一項に記載の半導体装置の製造方法であって、 前記半導体層の上に、窒素を含む有機金属を原料として原子層堆積法により前記絶縁膜 を成膜する第1工程と、 前記絶縁膜を、酸素とオゾンとの少なくとも一つを含む雰囲気下において酸素プラズマ 処理する第2工程と、 前記第2工程の後、窒素含有雰囲気下において、前記絶縁膜を熱処理する第3工程と、 を備える、半導体装置の製造方法。 【請求項6】 請求項5に記載の半導体装置の製造方法であって、 前記酸素プラズマ処理において、リモートプラズマを用いる、半導体装置の製造方法。 【請求項7】 請求項6に記載の半導体装置の製造方法であって、 前記酸素プラズマ処理において、電子サイクロトロン共鳴プラズマを用いる、半導体装 置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、半導体装置の製造方法及び半導体装置に関する。 【背景技術】 [0002]従来から、絶縁膜を備える半導体装置が知られており、絶縁膜を形成する方法としては 、例えば、原子層成膜(Atomic Layer Deposition:ALD)法が知られている。しかし 、ALD法により成膜した絶縁膜の中には、成膜原料に由来する不純物が含まれ、これら の不純物が絶縁膜のCVヒステリシスを増大させることが知られている(例えば、特許文 献1)。このため、特許文献1では、成膜原料に含まれる炭素(C)に着目し、炭素(C)を減らす方法が開示されている。 【先行技術文献】 【特許文献】 [0003]【特許文献1】特開2004-288884号公報 【発明の概要】 【発明が解決しようとする課題】 [0004]しかし、特許文献1に記載された方法は、絶縁膜のCVヒステリシスを抑制する方法と して十分ではなく、絶縁膜のCVヒステリシスをさらに抑制し、動作の安定した半導体装 置を製造する技術が望まれていた。 【課題を解決するための手段】

[0005]

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の 形態として実現することが可能である。

10

20

30

40

本発明の第1の形態は、半導体装置であって、

窒化ガリウムから主に形成された半導体層と、前記半導体層に接する絶縁膜と、を備え る半導体装置であって、

(3)

前記絶縁膜の前記半導体層とは接しない面から深さが30nmまでの前記絶縁膜の領域 における平均窒素濃度が3.0×10¹⁸ cm⁻³未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmの仮想面から、前記半導 体層と接する面まで深さが20nmまでの仮想面までの前記絶縁膜の領域における平均窒 素濃度が3.0×10¹⁸ cm⁻³以上、かつ、1.0×10¹⁹ cm⁻³ 未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが20nmまでの前記絶縁膜の領域 における平均水素濃度が1.0×10²⁰ cm⁻³以上、かつ、1.0×10²¹ cm⁻ ³ 未満である、半導体装置である。

本発明の第2の形態は、窒化ガリウムから主に形成された半導体層と、前記半導体層に 接する絶縁膜と、を備える半導体装置であって、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmまでの前記絶縁膜の領域 における平均窒素濃度が3.0×10¹⁸ cm⁻³未満であり、

前記絶縁膜の前記半導体層とは接しない面から深さが30nmの仮想面から、前記半導 体層と接する面まで深さが20nmまでの仮想面までの前記絶縁膜の領域における平均窒 素濃度が3.0×10¹⁸ cm⁻³以上、かつ、1.0×10¹⁹ cm⁻³ 未満であり、 前記絶縁膜の上に、金属から形成された電極を備え、

20 前記半導体層は、溝部を備え、前記絶縁膜は、前記溝部の内側に形成されている、半導 体装置である。

また、本発明は、以下の形態としても実現できる。

[0006]

(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の 製造方法は、半導体層の上に、窒素を含む有機金属を原料として原子層堆積法により絶縁 膜を成膜する第1工程と、前記絶縁膜を、酸素とオゾンとの少なくとも一つを含む雰囲気 下において酸素プラズマ処理する第2工程と、前記第2工程の後、窒素含有雰囲気下にお いて、前記絶縁膜を熱処理する第3工程と、を備える。この形態の半導体装置の製造方法 によれば、絶縁膜のCVヒステリシスを抑制できるため、動作の安定した半導体装置を製 造できる。

[0007]

(2)上述の製造方法であって、前記酸素プラズマ処理において、リモートプラズマを用 いてもよい。この形態の半導体装置の製造方法によれば、酸素プラズマ処理時の絶縁膜へ のプラズマによるダメージを軽減できる。

[0008]

(3)上述の製造方法であって、前記酸素プラズマ処理において、電子サイクロトロン共 鳴プラズマを用いてもよい。この形態の半導体装置の製造方法によれば、酸素プラズマ処 理時の絶縁膜へのプラズマによるダメージをさらに軽減できる。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

(4)本発明の他の形態によれば、半導体層と、前記半導体層に接する絶縁膜と、を備え 40 る半導体装置が提供される。この半導体装置は、前記絶縁膜の前記半導体層とは接しない 面から深さが30nmまでの前記絶縁膜の領域における平均窒素濃度が3.0×10¹⁸ cm⁻³未満であり、前記絶縁膜の前記半導体層とは接しない面から深さが30nmの仮 想面から、前記半導体層と接する面まで深さが20nmまでの仮想面までの絶縁膜の領域 における平均窒素濃度が3.0×10¹⁸ cm⁻³以上、かつ、1.0×10¹⁹ cm⁻ ³ 未満である。この形態の半導体装置によれば、絶縁膜のCVヒステリシスを抑制できる ため、高い動作安定性を備えることができる。

[0010]

(5)上述の半導体装置において、前記絶縁膜の前記半導体層とは接しない面から深さが 20 n m までの前記絶縁膜の領域における平均水素濃度が1.0 × 1 0 ²⁰ c m ⁻³以上 50

10

、かつ、1.0×10²¹ cm⁻³未満であってもよい。この形態の半導体装置によれば 、絶縁膜のCVヒステリシスを抑制できるため、高い動作安定性を備えることができる。 [0011](6)上述の半導体装置において、前記絶縁膜の上に、金属から形成された電極を備えて もよい。この形態の半導体装置によれば、絶縁膜のCVヒステリシスを抑制できるため、 高い動作安定性を備えることができる。 (7)上述の半導体装置において、前記半導体層は、溝部を備え、前記絶縁膜は、前記溝 部の内側に形成されていてもよい。この形態の半導体装置によれば、絶縁膜のCVヒステ リシスを抑制できるため、高い動作安定性を備えることができる。 [0013](8)上述の半導体装置は、縦型トレンチMOSFETであってもよい。この形態の半導 体装置によれば、絶縁膜のCVヒステリシスを抑制できるため、高い動作安定性を備える ことができる。 [0014]本発明は、半導体装置の製造方法や半導体装置以外の種々の形態で実現することも可能 である。例えば、上述の製造方法を用いて半導体装置を製造する装置などの形態で実現す ることができる。 【発明の効果】 [0015] 本発明の半導体装置の製造方法によれば、絶縁膜のCVヒステリシスを抑制できるため 、動作の安定した半導体装置を製造できる。また、本発明の半導体装置によれば、絶縁膜 のCVヒステリシスを抑制できるため、高い動作安定性を備えることができる。 【図面の簡単な説明】 [0016]【図1】第1実施形態における半導体装置の構成を模式的に示す断面図。 【図2】第1実施形態における半導体装置の製造方法を示す工程図。 【図3】第1実施形態における絶縁膜の形成工程を示す工程図。 【図4】絶縁膜の形成工程後における絶縁膜の濃度分布を模式的に示す断面図。 【図5】評価試験の結果を示す図。 【図6】評価試験の結果を示す図。 【図7】評価試験の結果を示す図。 【図8】評価試験の結果を示す図。 【図9】評価試験の結果を示す図。

(4)

- 【図10】評価試験の結果を示す図。
- 【発明を実施するための形態】
- 【0017】
- A.第1実施形態
- A 1 . 半導体装置の構成

図1は、第1実施形態における半導体装置100の構成を模式的に示す断面図である。 図1には、相互に直交するXYZ軸が図示されている。図1のXYZ軸のうち、X軸は、 図1の紙面左から紙面右に向かう軸である。+X軸方向は、紙面右に向かう方向であり、 -X軸方向は、紙面左に向かう方向である。図1のXYZ軸のうち、Y軸は、図1の紙面 手前から紙面奥に向かう軸である。+Y軸方向は、紙面奥に向かう方向であり、-Y軸方 向は、紙面手前に向かう方向である。図1のXYZ軸のうち、Z軸は、図1の紙面下から 紙面上に向かう軸である。+Z軸方向は、紙面上に向かう方向であり、-Z軸方向は、紙 面下に向かう方向である。図1のXYZ軸は、他の図のXYZ軸に対応する。 【0018】

本実施形態では、半導体装置100は、窒化ガリウム(GaN)を用いて形成されたG aN系の半導体装置である。本実施形態では、半導体装置100は、縦型トレンチMOS 50

10

20

30

F E T (Metal-Oxide-Semiconductor Field-Effect Transistor)である。本実施形態で は、半導体装置100は、電力制御に用いられ、パワーデバイスとも呼ばれる。 【0019】

半導体装置100は、基板110と、n型半導体層112と、p型半導体領域113と、p型半導体層114と、n型半導体層116とを備える。半導体装置100は、これらの半導体層に形成された構造として、トレンチ122と、リセス124とを有する。半導体装置100は、更に、絶縁膜130と、ゲート電極142と、ボディ電極144と、ソース電極146と、ドレイン電極148とを備える。

【0020】

半導体装置100の基板110は、X軸およびY軸に沿って広がる板状の半導体である 。本実施形態では、基板110は、窒化ガリウム(GaN)から主に形成されている。本 明細書の説明において、「A(例えば、窒化ガリウム(GaN))から主に形成されてい る」とは、モル分率においてA(例えば、窒化ガリウム(GaN))を90%以上含有す ることを意味する。本実施形態では、基板110は、ケイ素(Si)をドナー元素として 含有するn型半導体である。本実施形態では、基板110に含まれるケイ素(Si)濃度 の平均値は、1×10¹⁸ cm⁻³以上である。基板110の厚さ(Z軸方向の長さ)は 、100µm(マイクロメートル)以上であり、本実施形態では、300µmである。 【0021】

半導体装置100のn型半導体層112は、n型の特性を有する半導体である。本実施 形態では、n型半導体層112は、基板1100+Z軸方向側に位置し、X軸およびY軸
20
に沿って広がる。本実施形態では、主に、n型半導体層112は、窒化ガリウム(GaN)
)により形成されている。本実施形態では、n型半導体層112は、ケイ素(Si)をドナー元素(n型不純物)として含有する。本実施形態では、n型半導体層112に含まれるケイ素(Si)濃度の平均値は、約1×10¹⁷ cm⁻³以下であり、例えば、1×10¹⁶ cm⁻³である本実施形態では、n型半導体層112の厚さ(Z軸方向の長さ)は、10μmである。

半導体装置100のp型半導体領域113は、n型半導体層112の一部に対するイオ ン注入によって形成された領域である。p型半導体領域113における半導体は、p型の 特性を有する。本実施形態では、p型半導体領域113は、トレンチ122から離れた位 置に形成され、n型半導体層112およびp型半導体層114に隣接する。本実施形態で は、p型半導体領域113は、n型半導体層112と同様に、窒化ガリウム(GaN)か ら主に形成されている。本実施形態では、p型半導体領域113は、マグネシウム(Mg))をアクセプタ元素(p型不純物)として含有する。p型半導体領域113において、p 型不純物の濃度は、n型不純物の濃度より高い。本実施形態では、p型半導体領域113 におけるp型不純物の濃度は、n型不純物の濃度に対して100倍以上である。本実施形 態では、p型半導体領域113におけるマグネシウム(Mg)の濃度の平均値は、1×1 0¹⁸ cm⁻³以上である。

[0023]

半導体装置100のp型半導体層114は、p型の特性を有する半導体である。本実施 40 形態では、p型半導体層114は、n型半導体層112およびp型半導体領域113の+ 乙軸方向側に位置し、X軸およびY軸に沿って広がる。本実施形態では、p型半導体層1 14は、窒化ガリウム(GaN)から主に形成されている。本実施形態では、p型半導体 層114は、マグネシウム(Mg)をアクセプタ元素として含有する。本実施形態では、 p型半導体層114に含まれるマグネシウム(Mg)濃度の平均値は、約4×10¹⁸ c m⁻³以下である。本実施形態では、p型半導体層114の厚さ(Z軸方向の長さ)は、 約1.0μmである。

【0024】

半導体装置100のn型半導体層116は、n型の特性を有する半導体である。本実施 形態では、n型半導体層116は、p型半導体層114の+Z軸方向側に位置し、X軸お ⁵⁰

30

50

よび Y 軸に沿って広がる。本実施形態では、 n 型半導体層 1 1 6 は、窒化ガリウム (G a N)から主に形成されている。本実施形態では、 n 型半導体層 1 1 6 は、ケイ素 (S i) をドナー元素として含有する。本実施形態では、 n 型半導体層 1 1 6 に含まれるケイ素 (S i) までかり値は、 1 × 1 0¹⁸ c m⁻³以上であり、約 3 × 1 0¹⁸ c m⁻³であ る。本実施形態では、 n 型半導体層 1 1 6 の厚さ (Z 軸方向の長さ)は、 0 . 4 μ m 以下 であり、約 0 . 2 μ m である。

【0025】

半導体装置100のトレンチ122は、n型半導体層116の+Z軸方向側の面からn 型半導体層116及びp型半導体層114を貫通し、n型半導体層112にまで落ち込ん だ溝部である。本実施形態では、トレンチ122は、n型半導体層116,p型半導体層 ¹⁰ 114,及びn型半導体層112に対するドライエッチングによって形成された構造であ る。

【0026】

半導体装置100のリセス124は、n型半導体層116の+Z軸方向側の面からn型 半導体層116を貫通し、p型半導体層114にわたって窪んだ溝部である。本実施形態 では、リセス124は、n型半導体層116及びp型半導体層114に対するドライエッ チングによって形成された構造である。

【0027】

半導体装置100の絶縁膜130は、トレンチ122の内側に形成され、電気絶縁性を 有する膜である。本実施形態では、絶縁膜130は、トレンチ122の内側からn型半導 20体層116の+Z軸方向側の表面の一部にわたって形成されている。本実施形態では、絶 縁膜130は、半導体層112,114,116に接しており、二酸化ケイ素(SiO₂)から主に形成されている。

【0028】

半導体装置100のゲート電極142は、絶縁膜130を介してトレンチ122の内側 に形成された電極である。本実施形態では、ゲート電極142は、トレンチ122の内側 に加え、トレンチ122の外側である絶縁膜1300+Z軸方向側の面の一部にわたって 形成されている。ゲート電極142は、金属から形成されており、本実施形態では、アル ミニウム(A1)から主に形成されている。ゲート電極142に電圧が印加された場合、 p型半導体層114に反転層が形成され、この反転層がチャネルとして機能することによ って、ソース電極146とドレイン電極148との間に導通経路が形成される。換言する と、ゲート電極142に電圧が印加された場合、電流は基板110の鉛直方向(Z軸方向) に流れる。

[0029]

半導体装置100のボディ電極144は、リセス124に形成され、p型半導体層11 4に対してオーミック接触する電極である。本実施形態では、ボディ電極144は、パラ ジウム(Pd)から主に形成された層に熱処理が加えられることにより形成された電極で ある。

【0030】

半導体装置100のソース電極146は、n型半導体層116に対してオーミック接触 する電極である。本実施形態では、ソース電極146は、ボディ電極144の上からn型 半導体層116の+Z軸方向側の面の一部にわたって形成されている。ソース電極146 は、ボディ電極144から離れた部位に形成されていてもよい。本実施形態では、ソース 電極146は、チタン(Ti)から主に形成された層に、アルミニウム(A1)から主に 形成された層を積層した後に熱処理が加えられることによって形成された電極である。 【0031】

半導体装置100のドレイン電極148は、基板110の-Z軸方向側の裏面に対して オーミック接触する電極である。本実施形態では、ドレイン電極148は、チタン(Ti)から主に形成された層に、アルミニウム(A1)から主に形成された層を積層した後に 熱処理が加えられることによって形成された電極である。 [0032]

A - 2.半導体装置の製造方法

図2は、第1実施形態における半導体装置100の製造方法を示す工程図である。まず、製造者は、基板110の上にn型半導体層112を結晶成長によって形成する(工程P 110)。本実施形態では、製造者は、基板110における+Z軸方向側の表面にn型半 導体層112を形成する。本実施形態では、製造者は、有機金属気相成長法(MOCVD : Metal Organic Chemical Vapor Deposition)によってn型半導体層112を形成する 。本実施形態では、n型半導体層112は、主に、窒化ガリウム(GaN)から形成され ている。

(7)

【0033】

10

n型半導体層112を形成した後(工程P110)、製造者は、イオン注入によってn 型半導体層112の一部にp型半導体領域113を形成する(工程P120)。本実施形 態では、製造者は、n型半導体層112における+Z軸方向側の一部の領域にp型半導体 領域113を形成する。

【0034】

p型半導体領域113を形成した後(工程P120)、製造者は、n型半導体層112 およびp型半導体領域113の表面に、p型半導体層114を形成する(工程P130) 。本実施形態では、製造者は、有機金属気相成長法(MOCVD)によって、主に窒化ガ リウム(GaN)によりp型半導体層114を形成する。

[0035]

p型半導体層114を形成した後(工程P130)、製造者は、p型半導体層114の 上にn型半導体層116を形成する(工程P140)。本実施形態では、製造者は、有機 金属気相成長法(MOCVD)によってn型半導体層116を形成する。

【0036】

n型半導体層116を形成した後(工程P140)、製造者は、エッチングによってトレンチ122およびリセス124を形成する(工程P150)。本実施形態では、製造者は、ドライエッチングによってトレンチ122およびリセス124を形成する。

【0037】

トレンチ122およびリセス124を形成した後(工程P150)、製造者は、絶縁膜 を形成する(工程P160)。本実施形態では、製造者は、トレンチ122により露出し たn型半導体層112の面及び半導体層116の+2軸方向側の一部の領域に絶縁膜13 0を形成する。なお、絶縁膜130の形成工程(工程P160)において、トレンチ12 2により露出したp型半導体層114及びn型半導体層116の側面においても絶縁膜1 30が形成される。

[0038]

図3は、第1実施形態における絶縁膜130の形成工程(工程P160)を示す工程図 である。絶縁膜130の形成工程(工程P160)において、製造者は、まず、半導体層 112、116の上に、窒素(N)を含む有機金属を原料として原子層堆積(ALD)法 により絶縁膜130を成膜する(工程P161)。工程P161は、第1工程とも呼ぶ。 絶縁膜130の厚さ(Z軸方向の長さ)は、50nm以上200nm以下であり、本実施 形態では、100nmである。

【 0 0 3 9 】

本明細書において、窒素(N)を含む有機金属とは、金属とアミノ基との結合を有する 化合物を示す。窒素(N)を含む有機金属としては、例えば、SAM.24(登録商標) 、ビスターシャルブチルアミノシラン(BTBAS)、トリスジメチルアミノシラン(T DMAS)を挙げることができる。

【0040】

絶縁膜130を成膜した後(工程P161)、製造者は、絶縁膜130を、酸素(O₂)とオゾン(O₃)との少なくとも一つを含む雰囲気下において酸素プラズマ処理する(工程P163)。工程P163を、第2工程とも呼ぶ。酸素プラズマ処理は、絶縁膜13

20



0 中の窒素(N)濃度を制御することを目的としており、絶縁膜130の形状を加工する 目的は無い。このため、酸素プラズマ処理は、ドライエッチングと異なる。 [0041]

本実施形態において、酸素プラズマ処理は、酸素(〇,)を含む雰囲気下において行わ れる。酸素プラズマ処理においては、例えば、ダイレクトプラズマを用いる方法や、リモ ートプラズマを用いる方法が挙げられる。絶縁膜130や半導体層112,114,11 6へのプラズマによるダメージを軽減する観点から、酸素プラズマ処理においては、リモ ートプラズマを用いることが好ましい。また、絶縁膜130や半導体層112,114, 116へのプラズマによるダメージをより軽減する観点から、酸素プラズマ処理において は、電子サイクロトロン共鳴(Electron Cyclotron Resonance:ECR)プラズマを用い ることが好ましい。

[0042]

本実施形態の第2工程(工程P163)では、ECRプラズマを用い、マイクロ波の励 起パワーは500Wであり、酸素流量を20sccmである。第2工程(工程P163) は、減圧雰囲気で行うことが好ましく、本実施形態では、圧力は5.0×10⁻² Pa以 下である。第2工程(工程P163)を経ることにより、絶縁膜130中の窒素(N)や 水素(H)を絶縁膜130外に脱離させることが可能となり、絶縁膜130中の窒素(N)濃度や水素(H)濃度を制御することができる。なお、本実施形態において、基板11 0 ヘイオンを引き込むためのバイアスパワーは印加されていないが、絶縁膜130 や半導 体層112,114,116へのプラズマによるダメージが許容できる範囲であれば印加 されていてもよい。

[0043]

第2工程(工程P163)において、絶縁膜130は室温でもよく、加熱されていても よい。絶縁膜130の加熱は、絶縁膜130を備える半導体装置100の中間製品が設置 されているステージを加熱することにより行われる。絶縁膜130中の水素(H)や窒素 (N)を効率的に脱離させる観点から、第2工程(工程P163)における絶縁膜130 の温度は、300 以上が好ましく、400 以上がより好ましく、また、500 以下 が好ましい。本実施形態では、絶縁膜130と間接的に接する基板110が300 に達 した状態において60分間、第2工程(工程P163)を行う。

[0044]

第2工程(工程P163)を行った後、製造者は、窒素(N)含有雰囲気下において、 絶縁膜130を熱処理する(工程P165)。工程P165を、第3工程とも呼ぶ。熱処 理の温度は、400 以上500 以下が好ましく、本実施形態では、500 である。 第3工程(工程P165)を経ることにより、第1工程(工程P161)における絶縁膜 130や半導体層112,114,116へのダメージが回復し、絶縁膜130の電気特 性が安定する。第3工程(工程P165)を行うことにより、絶縁膜130の形成工程(工程P160)が完了する。

[0045]

図4は、絶縁膜130の形成工程(工程P160)後における絶縁膜130の濃度分布 を模式的に示す断面図である。図4に記載されている領域Rは、図1に記載されている領 域Rに対応する。

[0046]

絶縁膜130のn型半導体層116とは接しない面S1(+Z軸方向側の面)からの深 さ(Z軸方向)が30nmまでの絶縁膜130の領域132は、窒素(N)が低濃度な領 域である。このため、領域132は、窒素低濃度領域132とも呼ぶ。窒素低濃度領域1 32における平均窒素(N)濃度は、3.0×10¹⁸ cm⁻³未満であり、本実施形態 では、約2.1×10¹⁸ cm⁻³である。領域132の窒素(N)濃度が低い原因とし ては、第2工程(工程P163)及び第3工程(工程P165)を経ることにより、絶縁 膜130中の窒素(N)が絶縁膜130外に離脱している点が挙げられる。 [0047]

10

20

30

また、絶縁膜130のCVヒステリシスを抑制する観点から、絶縁膜130のn型半導体層116とは接しない面S1(+Z軸方向側の面)から深さ(Z軸方向)が20nmまでの絶縁膜130の領域における平均水素(H)濃度は、10²¹cm⁻³未満であることが好ましく、1.0×10²⁰cm⁻³以上であることが好ましい。領域132の水素(H)濃度が低い原因は、領域132の窒素(N)濃度が低い原因と同様に、第2工程(工程P163)及び第3工程(工程P165)を経ることにより、絶縁膜130中の水素(H)が絶縁膜130外に離脱している点が挙げられる。

[0048]

 絶縁膜130のn型半導体層116とは接しない面S1からの深さである30nmの仮 想面S2から、n型半導体層116と接する面S4までの深さが20nmである仮想面S
 3までの絶縁膜130の領域134における平均窒素(N)濃度は、3.0×10¹⁸ cm⁻³以上1.0×10¹⁹ cm⁻³未満であり、本実施形態では、約5.7×10¹⁸ cm⁻³である。領域134は、膜中領域134とも呼ぶ。

【0049】

仮想面S3から面S4までの絶縁膜130の領域136は、窒素(N)が高濃度な領域 である。このため、領域136は、窒素高濃度領域136とも呼ぶ。領域136の窒素(N)濃度が高い原因としては、第2工程(工程P163)及び第3工程(工程P165) を経ることにより、膜中領域134中の窒素(N)の一部がn型半導体層116へ移行し ている点が考えられる。

[0050]

絶縁膜130を形成した後(工程P160、図2参照)、製造者は、ゲート電極142 、ボディ電極144、ソース電極146およびドレイン電極148を形成する(工程P1 70)。本実施形態では、スパッタ法と蒸着法を用いる。これらの工程を経て、半導体装 置100が完成する。

【0051】

A - 3 . 効果

以上説明した第1実施形態の製造方法では、第1工程(工程P161)において絶縁膜 130を成膜した後、第2工程(工程P163)において酸素プラズマ処理を行い、その 後、第3工程(工程P165)において窒素(N)含有雰囲気下において絶縁膜130を 熱処理する。このようにすることにより、絶縁膜130中の窒素(N)を好ましい濃度分 布とすることができる。この結果、第1実施形態の製造方法では、絶縁膜130のCVヒ ステリシスを抑制できるため、動作の安定した半導体装置100を製造できる。以下、第 1工程(工程P161)において絶縁膜130を成膜した後、第2工程(工程P163) 及び第3工程(工程P165)を経ることにより、絶縁膜130のCVヒステリシスを抑 制することを裏付ける評価試験の結果を示す。

【 0 0 5 2 】

A - 4 . 試験結果

図5から図10は、評価試験の結果を示す図である。評価試験には、以下の試料1から 試料3を用いた。具体的には、試験者は、まず、n型半導体層116の上に絶縁膜130 を成膜した。絶縁膜130の厚さは、100nmである。次に、試験者は、試料1及び試 料2の絶縁膜130を酸素プラズマ処理した。具体的には、試験者は、上記実施形態と同 様に、試料1の絶縁膜130を300 に加熱した状態においてプラズマ処理した(工程 P163)。また、試験者は、試料2の絶縁膜130を常温でプラズマ処理した(工程P 163)。なお、試料1及び試料2は実施例であるのに対し、試料3は、比較例であるた め、試験者は、試料3の絶縁膜130にプラズマ処理(工程P163)を行わなかった。 なお、試験者は、いずれの試料においても、熱処理(工程P165)を行った。 【0053】

300 に加熱した状態においてプラズマ処理を行った試料1の試験結果を図5及び図8に示す。常温でプラズマ処理(工程P163)を行った試料2の試験結果を図6及び図9に示す。プラズマ処理(工程P163)を行わなかった試料3の試験結果を図7及び図

20

30

10に示す。

[0054]

図 5 から図 7 は、各試料の絶縁膜 1 3 0 における窒素(N)濃度及び水素(H)濃度を 二次イオン質量分析法(Secondary Ion Mass Spectrometry: S I M S)により測定した 結果を示す。図 5 から図 7 において、横軸は絶縁膜 1 3 0 の - Z 軸方向の深さ(n m)を 示し、縦軸は窒素(N)濃度及び水素(H)濃度(c m ^{- 3})を示す。深さ0 n m は、絶 縁膜 1 3 0 の + Z 軸方向側の表面である。

【0055】

図8から図10は、絶縁膜130のCVヒステリシス特性の結果を示す。この結果は、 絶縁膜130の表面(+Z軸方向側の面)とn型半導体層116の裏面(-Z軸方向側の ¹⁰ 面)とに電圧を加えることにより測定した結果である。図8から図10において、縦軸は、 、絶縁膜容量(Ci)で正規化した容量を示し、横軸は印加電圧を示す。この測定は、以 下の条件で行った。

・周波数:100kHz

・電圧掃引方向:0V +4V -6V +8V -10V +12V -16V

・掃引ステップ:0.2 V / ステップ

・測定時温度:室温(25)

・測定環境:遮光環境

[0056]

図5から図7の結果から、以下のことが分かる。つまり、プラズマ処理(工程P163 ²⁰)を経ない試料3(比較例)の結果(図7参照)と比較して、プラズマ処理(工程P163 3)を経た試料1,2(実施例)の結果(図5,6参照)では、深さが0nmから30nmまでの領域において窒素(N)濃度が低くなることが分かる。具体的には、この領域における試料3(比較例)の平均窒素濃度(図7参照)は3.0×10¹⁸ cm⁻³以上であり、約3.0×10¹⁹ cm⁻³であるのに対して、この領域における試料1,2(実施例)の平均窒素濃度(図5,6参照)は3.0×10¹⁸ cm⁻³以下である。この結果から、プラズマ処理(工程P163)を経ることにより、絶縁膜130の表面近傍の窒素(N)が脱離していることが分かる。

【0057】

同様に、図5から図7の結果から、以下のことが分かる。つまり、プラズマ処理(工程 P163)を経ない試料3(比較例)の結果(図7参照)と比較して、プラズマ処理(工 程P163)を経た試料1,2(実施例)の結果(図5,6参照)では、深さが0nmから20nmまでの領域において水素(H)濃度が低くなることが分かる。具体的には、この領域における試料3(比較例)の平均水素濃度(図7参照)は1.0×10²¹ cm⁻³ ³より大きいのに対して、この領域における試料1,2(実施例)の平均水素濃度(図5,6参照)は1.0×10²¹ cm⁻³ cm⁻³以下である。この結果から、プラズマ処 理(工程P163)を経ることにより、絶縁膜130の表面近傍の水素(H)が脱離していることが分かる。なお、図5から図7の結果において、深さが0nmから数nmまでの 窒素濃度及び水素濃度が高い理由としては、絶縁膜130の表面付着物に起因するノイズの影響があると考えられる。

【0058】

また、図8から図10の結果から、以下のことが分かる。つまり、プラズマ処理(工程 P163)を経ない試料3(比較例)の結果(図10参照)と比較して、プラズマ処理(工程P163)を経た試料1,2(実施例)の結果(図<u>8,9</u>参照)の方が、ヒステリシ ス・ループを一回描くことによって、そのループに閉じられた面積が小さいことがわかる 。この結果から、プラズマ処理(工程P163)を経ない試料3(比較例)と比較して、 プラズマ処理(工程P163)を経た試料1,2(実施例)の方が、CVヒステリシスが 抑制されていることが分かる。

【0059】

また、常温でプラズマ処理(工程 P 1 6 3)を行った試料 2 の試験結果(図 9 参照)と 50

比較して、絶縁膜130を加熱した状態においてプラズマ処理(工程P163)を行った 試料1の試験結果(図8参照)の方が、ヒステリシス・ループを一回描くことによって、 そのループに閉じられた面積がさらに小さくなることが分かる。この結果から、常温でプ ラズマ処理(工程P163)を行った場合と比較して、絶縁膜130を加熱した状態にお いてプラズマ処理(工程P163)を行った場合の方が、CVヒステリシスがさらに抑制 されていることが分かる。

(11)

【 0 0 6 0 】

B. その他の実施形態

本発明は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲におい て種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技 約時徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部また は全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適 宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書 中に必須なものとして説明されていなければ、適宜、削除することが可能である。 【0061】

上述の実施形態では、半導体として窒化ガリウムを用いているが、本発明はこれに限られない。半導体としては、例えば、ケイ素(Si)、サファイア(Al₂O₃)および炭化ケイ素(SiC)などであってもよい。

【0062】

本発明が適用される半導体装置は、上述の実施形態で説明した縦型トレンチMOSFE 20 Tに限られず、例えば、縦型ショットキーバリアダイオード、絶縁ゲートバイポーラトラ ンジスタ(IGBT: Insulated Gate Bipolar Transistor)、MESFET (metal-sem iconductor field effect transistor)などであってもよい。本発明の半導体装置は、半 導体層の上に絶縁膜を備える半導体装置に適用することができ、本発明の製造方法は、半 導体層の上に絶縁膜を形成する工程を備える製造方法に適用できる。

【0063】

上述の実施形態において、各電極の材質は、上述の実施形態の材質に限らず、他の材質 であってもよい。

【符号の説明】

[0064]

- 100...半導体装置 110...基板(半導体層) 1 1 2 ... n 型半導体層(半導体層) 1 1 3 ... p 型半導体領域(半導体層) 114…p型半導体層(半導体層) 116...n型半導体層(半導体層) 122...トレンチ 124…リセス 130…絶縁膜 132…領域(窒素低濃度領域) 134…領域(膜中領域) 136…領域(窒素高濃度領域) 142…ゲート電極 144...ボディ電極 146…ソース電極 148...ドレイン電極 R...領域 S 1...面 S 2 ... 仮想面
- S 3 ... 仮想面

30

【図1】





図1



S 4 … 面





【図4】





















【図10】



フロントページの続き

(51) Int.CI.	CI. FI						
H 0 1 L	29/12 (2006.01)		H 0 1 L	29/78	652T		
			H 0 1 L	29/78	652K		
			H 0 1 L	29/78	652J		
			H 0 1 L	29/78	652C		
(56) 关书 文 赴	#土日日 つ	012 150					
(30)参与文献	府曲 ∠ 特開平	012-136 04-1996	572(JP,A)				
	特表 2	014-532	2304(JP,A)				
	特開平	08-2225	554 (JP,A)				
	特開平	08-0558	846(JP,A)				

(58)調査した分野(Int.Cl., D B 名)

H 0 1 L 2 1 / 3 1 8 C 2 3 C 1 6 / 5 6 H 0 1 L 2 1 / 3 1 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 9 / 1 2 H 0 1 L 2 9 / 7 8