(12) **特許公報(B2)**

(11) 特許番号

特許第5954983号

(P5954983)

(45) 発行日 平成28年7月20日(2016.7.20)

(19) 日本国特許庁(JP)

(24) 登録日 平成28年6月24日 (2016.6.24)

| (51) Int.Cl. | FI | | |
|--------------|-------------------------------|-----------|--------------------------|
| HO1L 27/146 | (2006.01) HOIL | 27/14 | С |
| HO1L 29/786 | (2006.01) HO1L | 29/78 | 6 1 3 Z |
| HO1L 27/144 | (2006.01) HO1L | 27/14 | К |
| GO1T 7/00 | (2006.01) GO1T | 7/00 | А |
| A61B 6/00 | (2006.01) A 6 1 B | 6/00 | 3005 |
| | · · | | 請求項の数 10 (全 17 頁) 最終頁に続く |
| (21) 出願番号 | 特願2011-279752 (P2011-279752) | (73) 特許権者 | 者 000001007 |
| (22) 出願日 | 平成23年12月21日 (2011.12.21) | | キヤノン株式会社 |
| (65) 公開番号 | 特開2013-131610 (P2013-131610A) | | 東京都大田区下丸子3丁目30番2号 |
| (43) 公開日 | 平成25年7月4日 (2013.7.4) | (74)代理人 | 100090273 |
| 審査請求日 | 平成26年12月12日 (2014.12.12) | | 弁理士 國分 孝悦 |
| | | (72)発明者 | 和山弘 |
| | | | 東京都大田区下丸子3丁目30番2号 キ |
| | | | ヤノン株式会社内 |
| | | (72)発明者 | 望月 千織 |
| | | | 東京都大田区下丸子3丁目30番2号 キ |
| | | | ヤノン株式会社内 |
| | | (72)発明者 | 渡辺実 |
| | | | 東京都大田区下丸子3丁目30番2号 キ |
| | | | ヤノン株式会社内 |
| | | | 最終百に続く |
| | | | |

(54) 【発明の名称】 撮像装置及び放射線撮像システム、並びに撮像装置の製造方法

(57)【特許請求の範囲】

【請求項1】

各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジスタの上に配置された画素を複数 備えた撮像装置であって、

ゲートが前記第1のトランジスタのソース及びドレインの他方に接続された第2のトラ ンジスタを有しており、

前記第2のトランジスタは、<u>前記複数の画素の前記変換素子がそれぞれ前記第2のトラ</u> <u>ンジスタの上に配置されるように、前記第2のトランジスタ</u>のゲート、ソース、ドレイン 、及びチャネル部のうちの少なくとも1つが複数の前記画素に亘って跨<u>って配置されてお</u> り、

10

<u>前記第2のトランジスタのチャネル部は、上方に前記変換素子が存しない位置に部分的</u> に除去された個所を有していることを特徴とする撮像装置。

【請求項2】

<u>各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジスタの上に配置された画素を複数</u> 備えた撮像装置であって、

<u>ゲートが前記第1のトランジスタのソース及びドレインの他方に接続された第2のトラ</u> ンジスタを有しており、

___前記第2のトランジスタは、前記複数の画素の前記変換素子がそれぞれ前記第2のトラ___²⁰

ンジスタの上に配置されるように、前記第2のトランジスタのゲート、ソース、ドレイン 、及びチャネル部のうちの少なくとも1つが複数の前記画素に亘って跨って配置されてお り、

前記第2のトランジスタのソース及びドレインは、上方に前記変換素子が存しない位置 に部分的に除去された個所を有していることを特徴とする撮像装置。

【請求項3】

前記第2のトランジスタは、前記複数の画素に共有されており、ゲートが前記複数の画 素の前記第1のトランジスタのソース及びドレインの他方とそれぞれ接続されていること を特徴とする請求項1又は2に記載の撮像装置。

【請求項4】

10

前記部分的に除去された個所は、前記第1のトランジスタの駆動線と前記第2のトラン ジスタとの交差部分に位置することを特徴とする請求項1~3のいずれか1項に記載の撮 像装置。

【請求項5】

前記第1のトランジスタ及び前記第2のトランジスタは、ポリシリコンを用いたトップ ゲート構造のものであることを特徴とする請求項1~4のいずれか1項に記載の撮像装置

【請求項6】

前記第1のトランジスタ及び前記第2のトランジスタは、アモルファスシリコンを用い 20 たボトムゲート構造のものであることを特徴とする請求項1~4のいずれか1項に記載の **撮像装置**。

【請求項7】

電磁波を発生させるための放射線源と、

請求項1~6のいずれか1項に記載の撮像装置と、

前記撮像装置から出力された信号を処理する信号処理手段と

を備えることを特徴とする放射線撮像システム。

【請求項8】

前記信号処理手段から出力された信号を記録するための記録手段と、

前記信号処理手段から出力された信号を表示するための表示手段と、

前記信号処理手段から出力された信号を伝送するための伝送処理手段と

を更に備えることを特徴とする請求項7に記載の放射線撮像システム。

【請求項9】

各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第1のトラ ンジスタとを有し、前記変換素子が前記第1のトランジスタの上に配置された画素を複数 備えた撮像装置の製造方法であって、

ゲートが前記第1のトランジスタのソース及びドレインの他方に接続される第2のトラ ンジスタを、前記複数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配 置されるように、前記第2のトランジスタのゲート、ソース、ドレイン、及びチャネル部 のうちの少なくとも1つが複数の前記画素に亘って跨って形成し、

前記第2のトランジスタのチャネル部は、上方に前記変換素子が存しない個所が部分的 に除去されることを特徴とする撮像装置の製造方法。

【請求項10】

各々、変換素子と、ソース及びドレインの一方が前記変換素子に接続された第1のトラ ンジスタとを有し、前記変換素子が前記第1のトランジスタの上に配置された画素を複数 備えた撮像装置の製造方法であって、

ゲートが前記第1のトランジスタのソース及びドレインの他方に接続される第2のトラ ンジスタを、前記複数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配 置されるように、前記第2のトランジスタのゲート、ソース、ドレイン、及びチャネル部 のうちの少なくとも1つが複数の前記画素に亘って跨って形成し、

前記第2のトランジスタのソース及びドレインは、上方に前記変換素子が存しない個所 50 【発明の詳細な説明】

【技術分野】

【 0 0 0 1 】

本発明は、撮像装置及び放射線撮像システム、並びに撮像装置の製造方法に関する。

(3)

【背景技術】

[0002]

近年では、TFT(薄膜トランジスタ)を用いた液晶パネルの製造技術は、TFTと半 導体変換素子とを組み合わせることで放射線撮像装置等の撮像装置として利用されている

。撮像装置では、半導体変換素子に蓄積された信号を読み出す際に、ソースフォロア回路 10 (SFTFT)を用いる手法が提案されている(特許文献1を参照)。

【先行技術文献】

【特許文献】

[0003]

【特許文献1】特開2006-345330号公報

【発明の概要】

【発明が解決しようとする課題】

[0004]

しかしながら、撮像装置にSFTFTを適用する場合では、その信号転送において、S FTFTの抵抗と信号性の配線容量との積で定義される時定数分の遅延が生じる。放射線 20 撮像装置の場合、そのサイズが約40cm×40cm程度であり、時定数が非常に大きく 、電荷転送の速度が十分に満たされないことになる。このように、例えば特許文献1にお ける信号の読み出し方法では、SFTFTの持つ抵抗が原因となって転送速度に遅延が生 じ、特に高速駆動する際に大きな問題が生じる。

【 0 0 0 5 】

本発明は、上記の課題に鑑みてなされたものであり、ソースフォロア回路により信号転 送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼 性の高い撮像装置及び放射線撮像システム、並びに撮像装置の製造方法を提供する。

【課題を解決するための手段】

【0006】

本発明の撮像装置は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に 接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジスタの上に 配置された画素を複数備えた撮像装置であって、ゲートが前記第1のトランジスタのソー ス及びドレインの他方に接続された第2のトランジスタを有しており、前記第2のトラン ジスタは、前記複数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配置 されるように、前記第2のトランジスタのゲート、ソース、ドレイン、及びチャネル部の うちの少なくとも1つが複数の前記画素に亘って跨<u>って配置されており、前記第2のトラ</u> ンジスタのチャネル部は、上方に前記変換素子が存しない位置に部分的に除去された個所 を有している。

本発明の撮像装置は、各々、変換素子と、ソース及びドレインの一方が前記変換素子に 接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジスタの上に 配置された画素を複数備えた撮像装置であって、ゲートが前記第1のトランジスタのソー ス及びドレインの他方に接続された第2のトランジスタを有しており、前記第2のトラン ジスタは、前記複数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配置 されるように、前記第2のトランジスタのゲート、ソース、ドレイン、及びチャネル部の うちの少なくとも1つが複数の前記画素に亘って跨って配置されており、前記第2のトラ ンジスタのソース及びドレインは、上方に前記変換素子が存しない位置に部分的に除去さ れた個所を有している。

【0007】

本発明の放射線撮像システムは、電磁波を発生させるための放射線源と、上記の撮像装 50

置と、前記撮像装置から出力された信号を処理する信号処理手段とを備える。

【 0 0 0 8 】

本発明の撮像装置の製造方法は、各々、変換素子と、ソース及びドレインの一方が前記 変換素子に接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジ スタの上に配置された画素を複数備えた 撮像装置の製造方法であって、ゲートが前記第1 のトランジスタのソース及びドレインの他方に接続される第2のトランジスタを、前記複 数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配置されるように、前 記第2のトランジスタ のゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも 1つが複数の前記画素に亘って跨って形成し、前記第2のトランジスタのチャネル部は、 上方に前記変換素子が存しない個所が部分的に除去される。

10

20

本発明の撮像装置の製造方法は、各々、変換素子と、ソース及びドレインの一方が前記 変換素子に接続された第1のトランジスタとを有し、前記変換素子が前記第1のトランジ スタの上に配置された画素を複数備えた撮像装置の製造方法であって、ゲートが前記第1 のトランジスタのソース及びドレインの他方に接続される第2のトランジスタを、前記複 数の画素の前記変換素子がそれぞれ前記第2のトランジスタの上に配置されるように、前 記第2のトランジスタのゲート、ソース、ドレイン、及びチャネル部のうちの少なくとも 1つが複数の前記画素に亘って跨って形成し、前記第2のトランジスタのソース及びドレ インは、上方に前記変換素子が存しない個所が部分的に除去される。

【発明の効果】

【 0 0 0 9 】

本発明によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上 させ、高速駆動にも十分対応することを可能とする信頼性の高い撮像装置及び放射線撮像 システム、並びに撮像装置の製造方法が実現する。

【図面の簡単な説明】

[0010]

【図1】第1の実施形態による放射線撮像装置の全体的な等価回路を簡易に示す回路図で ある。

【図2】第1の実施形態による放射線撮像装置において、隣接する2つの画素領域を拡大 して示すレイアウト図である。

- 【図3】第1の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である 30
- 。 【図4】図3に引き続き、第1の実施形態による放射線撮像装置の製造プロセスを示すレ
- イアウト図である。

【図 5】図 4 に引き続き、第 1 の実施形態による放射線撮像装置の製造プロセスを示すレ イアウト図である。

【図 6 】図 5 に引き続き、第 1 の実施形態による放射線撮像装置の製造プロセスを示すレ イアウト図である。

【図7】図6に引き続き、第1の実施形態による放射線撮像装置の製造プロセスを示すレ イアウト図である。

【図8】図7に引き続き、第1の実施形態による放射線撮像装置の製造プロセスを示すレ 40 イアウト図である。

【図9】図8に引き続き、第1の実施形態による放射線撮像装置の製造プロセスを示すレ イアウト図である。

【図10】図9に引き続き、第1の実施形態による放射線撮像装置の製造プロセスを示す レイアウト図である。

【図11】図10の断面を含むレイアウト図である。

【図12】第2の実施形態による放射線撮像装置において、隣接するN個の画素領域を拡大して示すレイアウト図である。

【図13】第2の実施形態による放射線撮像装置の製造プロセスを示すレイアウト図である。

【図14】図13に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。 【図15】図14に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。 【図16】図15に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。 【図17】図16に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。 【図18】図17に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。

10

【図19】図18に引き続き、第2の実施形態による放射線撮像装置の製造プロセスを示 すレイアウト図である。

【図20】図19の断面を含むレイアウト図である。

【図21】第3の実施形態による放射線撮像装置の代表的なレイアウト図である。

【図22】図21において、第3の実施形態による放射線撮像装置の機能を説明するためのレイアウト図である。

【図23】第4の実施形態によるX線診断システムの概略構成を示す模式図である。

【発明を実施するための形態】

[0011]

以下、本発明の諸実施形態について、添付の図面を参照して具体的に説明する。なお、 ²⁰ 本願において、電磁波とは、可視光、赤外光等の光から、X線, 線, 線, 線等の放 射線までの波長領域のものを言う。

【0012】

(第1の実施形態)

本実施形態では、撮像装置として放射線撮像装置を開示する。

図1は、本実施形態による放射線撮像装置の全体的な等価回路を簡易に示す回路図である。

【0013】

この放射線撮像装置は、電磁波を別の波長の電磁波に変換してから間接的に電気信号に 変換する間接型のものを例示するが、電磁波を直接的に電気信号に変換する直接型として も良い。直接型の放射線撮像装置では、間接型の放射線撮像装置と異なり、いわゆる波長 変換素子(GOS又はCsI等)が不要となる。

放射線撮像装置は、ガラス基板1上に複数の画素領域10がマトリクス状に配置され、 転送駆動回路部2、信号処理回路部3、電源電圧4、共通電極駆動回路部5、リセット電 位供給回路部6、リセット駆動回路部7、及び統括制御部8を備えて構成されている。 【0014】

なお、図1の構成に付加して、選択用薄膜トランジスタが接続された選択駆動回路部を 設けるようにしても良い。選択用薄膜トランジスタは、駆動タイミングをより任意にする ことが可能であり、更に、ソースフォロア用薄膜トランジスタ14から流れ込むリーク電 流を信号線3Aから遮断する機能を有する。

【0015】

画素領域10は、光電変換素子11、転送用薄膜トランジスタ(第1のトランジスタ) 12、及びリセット用薄膜トランジスタ13を備えて構成されている。また、複数の画素 領域10、本実施形態では隣接する2つの画素領域10に共通のソースフォロア用薄膜ト ランジスタ(第2のトランジスタ)14が接続されている。

【0016】

転送駆動回路部2は、各転送駆動線2Aごとに、行方向に並ぶ各画素領域10の転送用 薄膜トランジスタ12のゲートと接続されており、これらを駆動する。信号処理回路部3 は、各信号線3Aごとに、列方向に並ぶ各ソースフォロア用薄膜トランジスタ14のソー スと接続されており、この信号処理を行う。電源電圧4は、各電源電圧供給線4Aごとに

30

、行方向に並ぶ各ソースフォロア用薄膜トランジスタ14のドレインと接続されており、 ドレイン電圧を供給する。共通電極駆動回路部5は、各共通電極線5Aごとに、列方向に 並ぶ各光電変換素子11と接続されており、これらを駆動する。リセット電位供給回路部 6は、各リセット電位供給線6Aごとに、列方向に並ぶ各リセット用薄膜トランジスタ1 3と接続されており、これらを駆動する。リセット駆動回路部7は、各リセット駆動線7 Aごとに、行方向に並ぶ各リセット用薄膜トランジスタ13のゲートと接続されており、 これらを駆動する。

[0017]

統括制御部 8 は、中央処理回路(CPU)及びROM、RAM等を有して構成されてお り、転送駆動回路部 2 、信号処理回路部 3 、電源電圧 4 、共通電極駆動回路部 5 、リセッ ト電位供給回路部 6 、リセット駆動回路部 7 とそれぞれ接続され、これらを駆動制御する 。なお図 1 において、図示の便宜上、統括制御部 8 の転送駆動回路部 2 ~リセット駆動回 路部 7 との結線の図示を省略する。

【0018】

なお、本実施形態による放射線撮像装置を構成する各構成要素(統括制御部8等)の機能は、当該放射線撮像装置に内蔵されているコンピュータのRAMやROM等に記憶され たプログラムが動作することによって実現できる。

【0019】

光電変換素子11は、p型半導体 / 半導体 / n型半導体で構成される、いわゆる PIN 型として例示するが、金属 / 絶縁膜 / 半導体で構成される、いわゆる MIS型のものでも ²⁰ 良い。

転送用薄膜トランジスタ12、リセット用薄膜トランジスタ13、ソースフォロア用薄 膜トランジスタ14は、夫々、ポリシリコンを用いたものを例示するが、アモルファスシ リコンを用いて構成しても良い。また、各薄膜トランジスタの形態はトップゲート構造の ものを例示するが、ボトムゲート構造でも良い。

【0020】

図1では、画素領域10は4画素×4画素のマトリクスのみ表示するが、画素領域10 の数は任意である。本実施形態では、信号線3Aと平行に隣接する2つの画素領域10ご とに1つのソースフォロア用薄膜トランジスタ14が配されている。ソースフォロア用薄 膜トランジスタ14のゲートが、隣接する2つの画素領域10の各転送用薄膜トランジス タ12のソース又はドレインと接続されており、当該ゲート(チャネル部)が2つの画素 領域10に亘って跨るように形成されている。2つの画素領域10のみならず、3つ以上 の画素領域10で1つのソースフォロア用薄膜トランジスタ14を共有し、当該ゲート(チャネル部)が3つ以上の画素領域10に亘って跨るように形成しても良い。

図2は、本実施形態による放射線撮像装置において、隣接する2つの画素領域を拡大して示すレイアウト図である。ここでは、各画素領域を画素領域10₁,10₂とする。 画素領域10₁,10₂に共通に、1つのソースフォロア用薄膜トランジスタ14が形成 されている。1つのソースフォロア用薄膜トランジスタ14は、ソースフォロア用薄膜ト ランジスタ14のゲート14a(及びその下部のチャネル部)及びソース/ドレイン14 bが画素領域10₁,10₂に亘って跨るように配されている。図2では、各コンタクトホ ールを15で示す。

40

50

30

10

[0022]

通常、放射線撮像装置は、一辺が20cm~45cm程度の矩形状(例えば40cm× 40cm程度)であるため、信号線3Aの長さも20cm~45cm程度である。この場 合、信号処理回路部の信号線の寄生容量が50pF~300pF程度となる。また、通常 、ソースフォロア用薄膜トランジスタとして使用される薄膜トランジスタの電気抵抗は、 当該トランジスタをポリシリコンで作製した場合、10k ~100k 、アモルファス シリコンで作製した場合、1M ~10M 程度となる。転送時定数は、ソースフォロア 用薄膜トランジスタの抵抗値と信号線の抵抗値との積で表され、上記の場合には1µ秒~

(6)

500µ秒程度の非常に大きな値となる。この転送時定数に対応した転送速度では動画駆動は実現し難い。転送速度の高速化を実現するには、ソースフォロア用薄膜トランジスタの抵抗を低下させるか、信号線の寄生容量を低下させるしかない。信号線の寄生容量を大幅に低減することは、放射線撮像装置の大きさを小さくすることと等価であって不可能である。従って、ソースフォロア用薄膜トランジスタの抵抗を低減しなければならない。 【0023】

(7)

そのためには、複数(本実施形態では2つ)の画素領域に亘って跨るようにソースフォ ロア用薄膜トランジスタを形成すれば良い。本実施形態では、図2のように、ソースフォ ロア用薄膜トランジスタ14が画素領域10₁,10₂に亘って跨るように配される。この 構成により、ソースフォロア用薄膜トランジスタ14が極めて大きなチャネル幅(ゲート 幅)を持つことになる。一般的に、ソースフォロア用薄膜トランジスタの抵抗値はチャネ ル幅に反比例する。即ち、本実施形態のソースフォロア用薄膜トランジスタ14は、複数 の画素領域に跨るように、1つの画素領域内で作り出すことのできる最大のチャネル幅の 2倍のチャネル幅を持つため、抵抗値が半分の値となる。更に、3つ以上の所期数の画素 領域に亘って跨るようにソースフォロア用薄膜トランジスタを形成することにより、任意 の大きなチャネル幅が実現可能であり、抵抗値を十分に低減させることができる。

【0024】

また、放射線撮像装置のレイアウトの自由度が増すと、チャネル幅を大きくすることに 加え、ソースフォロア用薄膜トランジスタ14のチャネル面積(チャネル幅×ソース - ド レイン間隔)も巨大にすることができる。一般的に、ソースフォロア用薄膜トランジスタ では、揺らぎ(1/f)ノイズがノイズの支配的な成分であり、この1/fノイズはチャネ ル面積に反比例する。複数の画素領域に亘って跨るようにソースフォロア用薄膜トランジ スタを形成することにより、巨大なチャネル幅及び巨大なチャネル面積が得られ、低抵抗 且つ低ノイズが実現する。

【0025】

図3~図10は、本実施形態による放射線撮像装置の製造プロセスを工程順に示すレイ アウト図である。ここでは、隣接する2つの画素領域10₁,10₂のみを示す。 【0026】

先ず、図3に示すように、洗浄された絶縁基板21上にバッファ層22を形成する。このバッファ層22は、シリコン酸化物(SiO₂)又はシリコン窒化物膜(SiN)で形成 される。膜厚は200nm程度であることが望ましい。

次に、バッファ層22上に、アモルファスシリコン23をプラズマCVD法等により成 膜する。膜厚は50nm程度~200nm程度であることが望ましい。成膜後、レーザア ニール法によりアモルファスシリコン23を結晶化し、ポリシリコン24を形成する。次 にこのポリシリコンを必要な部分のみ残すために島状にエッチングする。 【0027】

続いて、図4に示すように、ゲート絶縁膜25を成膜し、高融点金属26を成膜する。 ゲート絶縁膜25は、50nm程度~200nm程度の膜厚が望ましい。また、高融点金 属26は、モリブデンやタングステン、またその合金等を使用すると良い。その後、高融 点金属26をウェットエッチングにより島状にパターニングする。その後、高融点金属2 6をマスクとして、ポリシリコン24にイオンドーピングを行う。また、この過程で、転 送用薄膜トランジスタ12、リセット用薄膜トランジスタ13、及びソースフォロア用薄 膜トランジスタ14のソース/ドレインとなる半導体不純物層が形成される。このとき、 各薄膜トランジスタ12~14のリーク電流を抑制したり、その特性を向上させるために LDD領域(Lightly Doped Drainの略。ソース - ドレイン間の電界を緩和させる働きを持 つ)を形成する場合もある。

【0028】

続いて、図5に示すように、第1の層間絶縁膜27を成膜する。膜厚は300nm程度 ~600nm程度であることが望ましい。その後、第1の層間絶縁膜27に各コンタクト ホール28をドライエッチング技術を用いて形成する。 10

20

30

[0029]

続いて、図6に示すように、第1の低抵抗金属層29を成膜する。その後、第1の低抵 抗金属層29をエッチング技術によりパターニングし、転送駆動線2A及びリセット駆動 線7Aを形成する。第1の低抵抗金属層29には、できるだけ低抵抗の導電材料が良い。 膜厚は300nm程度~700nm程度であることが望ましい。

 $\begin{bmatrix} 0 & 0 & 3 & 0 \end{bmatrix}$

続いて、図7に示すように、第2の層間絶縁膜31を成膜する。その後、ドライエッチ ング技術を用いて第2の層間絶縁膜31に各コンタクトホール32を形成する。

続いて、図8に示すように、第2の低抵抗金属層33を成膜する。その後、第2の低抵 10 抗金属層33をエッチング技術によりパターニングし、信号線3A、電源電圧供給線4A 、リセット電位供給線 6 A 等を形成する。

以上により、転送用薄膜トランジスタ12、リセット用薄膜トランジスタ13、ソース フォロア用薄膜トランジスタ14が形成される。

[0031]

続いて、図9に示すように、これら薄膜トランジスタ12,13,14を保護するため に層間絶縁膜34を成膜し、更に有機平坦化膜35を成膜する。層間絶縁膜34は500 nm程度の膜厚が良く、また、有機平坦化膜35は、後に成膜する光電変換素子との寄生 容量を低減させるため、3μm程度~5μm程度の膜厚にすると良い。その後、有機平坦 化膜35及び層間絶縁膜34に、転送用薄膜トランジスタ12のドレインと光電変換素子 とを接続するためのコンタクトホール36を形成する。

続いて、図10に示すように、光電変換素子の材料を成膜し、画素領域間をエッチング で分離して、光電変換素子11を形成する。光電変換素子11には、共通電極線5A等が 接続される。光電変換素子11は、PIN型で構成される。また、光電変換素子11上に はSiN等の保護膜、波長変換素子であるGOS又はCsIが配置される。

以上により、図2に示すレイアウトの放射線撮像装置が形成される。

[0033]

図11において、図11(b)は、図2のレイアウトの断面図であり、図11(a)に 示す図10の一部における破線I-I'に沿った断面に相当する。

絶縁基板21の上方に、転送用薄膜トランジスタ12、リセット用薄膜トランジスタ1 3、ソースフォロア用薄膜トランジスタ14が形成され、その上部に有機平坦化膜35等 を介して光電変換素子11が形成されている。図11では示していないが、光電変換素子 11上にはGOS又はCSI等の電磁波の波長変換素子が存在する。

[0034]

以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行 うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高 い放射線撮像装置が実現する。

[0035]

(第2の実施形態)

本実施形態では、第1の実施形態と同様に、撮像装置として放射線撮像装置を開示する 。本実施形態における各薄膜トランジスタは、アモルファスシリコンを用いたボトムゲー ト型のものを例示する。なお、第1の実施形態と対応する構成部材等については、同符号 を付して詳しい説明を省略する。

図12は、本実施形態による放射線撮像装置において、隣接するN個(Nは3以上の任 意の整数)の画素領域を拡大して示すレイアウト図である。

[0036]

図12では、各画素領域を画素領域101,102,・・・,10Nとする。

各画素領域10₁,10₂,・・・,10_Nは、各々、光電変換素子11、転送用薄膜ト ランジスタ12、及びリセット用薄膜トランジスタ13を備えて構成されている。更に、 画素領域101,102,・・・,10Nに共通に、1つのソースフォロア用薄膜トランジ 20

スタ14が形成されている。1つのソースフォロア用薄膜トランジスタ14は、ソースフ ォロア用薄膜トランジスタ14のゲート14a(及びその下部のチャネル部)及びソース /ドレイン14bが画素領域10a,10bに亘って跨るように配されている。図12で は、各コンタクトホールを15で示す。

【0037】

Nの値は多ければ多いほど、レイアウトの自由度が増し、ソースフォロア用薄膜トラン ジスタ14のチャネル幅(ゲート幅)を大きくすることが可能であり、低抵抗化を実現で きる。例えば、一画素領域あたりのサイズを150µm程度と仮定し、レイアウトを工夫 すれば、約10画素領域~30画素領域に亘って跨るようにソースフォロア用薄膜トラン ジスタ14を形成すれば、動画駆動に耐え得ることが判る。

【0038】

図13~図19は、本実施形態による放射線撮像装置の製造プロセスを工程順に示すレ イアウト図である。ここでは、隣接するN個の画素領域10₁,10₂,・・・,10_Nの うち、隣接する2つの画素領域10₁,10₂のみを図示する。

【0039】

先ず、図13に示すように、洗浄された絶縁基板21上に、転送駆動線2A及びリセット駆動線7Aを成膜する。薄膜トランジスタの駆動線は低抵抗の方が良く、膜厚は200 nm程度~500nm程度が良い。材料としては、アルミや銅、ネオジム等の低抵抗金属 若しくはその合金でも良い。

次に、第1のゲート絶縁膜37を成膜する。材料としてはシリコン窒化物(SiN)が良 20 く、膜厚は200nm程度~400nm程度とすることが望ましい。

【0040】

続いて、図14に示すように、導電材料を成膜し、島状にエッチングして、ソースフォ ロア用薄膜トランジスタ14のゲート14aを形成する。このエッチングにより、幾つの 画素領域に亘るように跨らせてソースフォロア用薄膜トランジスタ14を形成するかが決 定される。

[0041]

続いて、図15に示すように、第2のゲート絶縁膜38を成膜する。材料としては、第 1のゲート絶縁膜37と同様に、シリコン窒化物(SiN)が良く、膜厚は200nm程度 ~400nm程度とすることが望ましい。その後、ドライエッチング技術を用いて第2の ゲート絶縁膜38に各コンタクトホール39を形成する。コンタクトホール39は、ソー スフォロア用薄膜トランジスタ14のゲート14aと転送用薄膜トランジスタ12のソー スとを電気的に接続するためのものである。

【0042】

続いて、図16に示すように、アモルファスシリコンを成膜し、更にソース / ドレイン となる不純物半導体層を成膜する。アモルファスシリコン及び不純物半導体層を積層膜4 1とする。アモルファスシリコンは、転送用薄膜トランジスタ12、リセット用薄膜トラ ンジスタ13、ソースフォロア用薄膜トランジスタ14の各チャネル部を形成するもので ある。アモルファスシリコンはプラズマCVD法等で成膜し、膜厚は100nm程度~2 00nm程度が良い。不純物半導体層は、アモルファスシリコンと同様にプラズマCVD 法等で成膜され、膜厚は15nm程度~60nm程度が望ましい。その後、積層膜41を 島状にエッチングする。

[0043]

続いて、図17に示すように、成膜及びエッチングすることにより低抵抗金属層42を 形成する。その後、低抵抗金属層42をマスクとして、積層膜41の上部に成膜されてい る不純物半導体層をエッチングにより形成する。この低抵抗金属層42により、ソースフ オロア用薄膜トランジスタ14に接続される信号線3A及び電源電圧供給線4A、リセッ ト電位供給線6Aを形成する。更に、転送用薄膜トランジスタ12のドレインとソースフ オロア用薄膜トランジスタ14のゲートとを接続する。 【0044】 10

40

50

続いて、図18に示すように、薄膜トランジスタ12,13,14の保護層を成膜する。保護層はシリコン窒化物(SiN)を成膜するのが良く、膜厚は200nm程度~700 nm程度が良い。その後、保護層に、転送用薄膜トランジスタ12のドレインと後に成膜 する光電変換素子11とを接続するためのコンタクトホール43を形成する。次に、薄膜 トランジスタ12,13,14及び光電変換素子11の寄生容量を低減するために有機平 坦化膜を形成する。膜厚は3.5µm程度~5µm程度が望ましい。

(10)

【0045】

続いて、図19に示すように、光電変換素子の材料を成膜し、画素領域間をエッチング で分離して、光電変換素子11を形成する。光電変換素子11には、共通電極線5A等が 接続される。光電変換素子11は、PIN型で構成される。また、光電変換素子11上に はSiN等の保護膜、波長変換素子であるGOS又はCsIが配置される。

以上により、図12に示すレイアウトの放射線撮像装置が形成される。

【0046】

図 2 0 において、図 2 0 (b)は、図 1 2 のレイアウトの断面図であり、図 2 0 (a) に示す図 1 9 の一部における破線 I - I 'に沿った断面に相当する。

絶縁基板21の上方に、転送用薄膜トランジスタ12、リセット用薄膜トランジスタ1 3、ソースフォロア用薄膜トランジスタ14が形成され、その上部に有機平坦化膜35等 を介して光電変換素子11が形成されている。図20では示していないが、光電変換素子 11上にはGOS又はCsI等の電磁波の波長変換素子が存在する。

[0047]

以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とする信頼性の高い放射線撮像装置が実現する。

【0048】

(第3の実施形態)

本実施形態では、第2の実施形態と同様に、撮像装置として放射線撮像装置を開示する 。本実施形態における各薄膜トランジスタは、アモルファスシリコンを用いたボトムゲー ト型のものを例示する。なお、第1及び第2の実施形態と対応する構成部材等については 、同符号を付して詳しい説明を省略する。

【0049】

図21は、本実施形態による放射線撮像装置の代表的なレイアウト図である。

第2の実施形態と同様に、ソースフォロア用薄膜トランジスタ14を複数の画素領域に 亘って跨るように形成した場合、その上部に画素領域を含む個所と、上部に画素領域含ま ない個所(隣接する画素領域間の部分)とが存在する。前者の個所と後者の個所とでは、 ソースフォロア用薄膜トランジスタ14の閾値が異なる。図22に示すように、光電変換 素子11は電磁波等の外来ノイズからソースフォロア用薄膜トランジスタ14のチャネル 部を保護する機能も有している。即ち、ソースフォロア用薄膜トランジスタ14は、上部 に光電変換素子11が存する部分と存しない部分とでは、外来ノイズに対する感度が異な り、結果として閾値に差異が生じる。1つのソースフォロア用薄膜トランジスタ14内で 部分により閾値が異なれば、得られた信号が受光情報を真に反映することの信頼性が低下 する。

[0050]

本実施形態では、図21に示すように、ソースフォロア用薄膜トランジスタ14のチャ ネル部(アモルファスシリコン41)において、以下のようにエッチングする。即ち、チ ャネル部において、上方に光電変換素子11が存しない個所(隣接する画素領域間の部分)、即ち電荷転送の経路となる個所を、エッチングにより部分的に除去する。これにより 、ソースフォロア用薄膜トランジスタ14を所望の数だけ複数の画素領域に亘り跨るよう に形成しても、閾値のばらつき等がなく、光電変換素子11の情報を損なうことなく信号 の読み出しが可能となる。

[0051]

20

10

40

なお、本実施形態のようにソースフォロア用薄膜トランジスタ14のチャネル部の所定 個所をエッチングする代わりに、以下のようにエッチングしても良い。即ち、ソースフォ ロア用薄膜トランジスタ14のソース / ドレインにおいて、上方に光電変換素子11が存 しない個所(隣接する画素領域間の部分)をエッチングしても良い。また、ソースフォロ ア用薄膜トランジスタ14のチャネル部において、上方に光電変換素子11が存しない個 所の上部に金属層を形成し、この金属層により電荷転送の経路となる個所を遮光するよう にしても好適である。

[0052]

また、第1の実施形態の図2、第2の実施形態の図12において、転送駆動線2A及び リセット駆動線7Aの上方において、ソースフォロア用薄膜トランジスタ14のチャネル ¹⁰ 部が転送駆動線2A及びリセット駆動線7Aと交差する部分がある。この部分においては 、各薄膜トランジスタに電圧が印加される際に、ソースフォロア用薄膜トランジスタ14 のスイッチがオンになってしまい、電荷が転送されることが考えられる。これを防止する ために、ソースフォロア用薄膜トランジスタ14のソース/ドレインにおいて、転送駆動 線2A及びリセット駆動線7Aとの交差部分(交差する位置)をエッチングして除去する ようにしても良い。

【0053】

以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することが可能となる。これにより、光電変換素子11の情報を損なうことなく確実な信号の読み出しができる信頼性の高 い放射線撮像装置が実現する。

20

30

(第4の実施形態)

本実施形態では、第1~第3の実施形態から選ばれた1種の放射線撮像装置を備えた放 射線撮像システムとして、X線診断システムを開示する。

図23は、本実施形態によるX線診断システムの概略構成を示す模式図である。

[0055]

[0054]

このX線診断システムは、X線チューブ51、光電変換装置52、イメージプロセッサ 53、ディスプレイ54a,54b、電話回線55、及びフィルムプロセッサ56を有し て構成される。

X線チューブ51は、電磁波、ここではX線を発生させるための放射線源である。光電 変換装置52は、シンチレータが上部に実装されており、第1~第3の実施形態から選ば れた1種の放射線撮像装置である。イメージプロセッサ53は、光電変換装置52から出 力された信号をディジタル処理する信号処理手段である。ディスプレイ54a,54bは 、イメージプロセッサ53から出力された信号を表示するための表示手段である。電話回 線55は、イメージプロセッサ53から出力された信号を別の場所のドクタールーム等の 遠隔地へ転送するための伝送処理手段である。フィルムプロセッサ56は、イメージプロ セッサ53から出力された信号を記録するための記録手段である。

[0056]

このX線診断システムを使用する際には、X線チューブ51で発生したX線は患者(被 40 験者)の胸部を透過し、シンチレータを上部に実装した光電変換装置52に入射する。こ こで、シンチレータを上部に実装した光電変換装置52は、第1~第4の実施形態から選 ばれた1種の放射線撮像装置を構成する。この入射したX線には患者の体内部の情報が含 まれている。X線の入射に対応してシンチレータは発光し、これを光電変換して、電気的 情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ5 3により画像処理され制御室の表示手段となるディスプレイ54 a で観察できる。 【0057】

また、この情報は電話回線55等の伝送処理手段により遠隔地へ転送でき、別の場所の ドクタールーム等における表示手段となるディスプレイ54bに表示もしくは光ディスク 等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また、

(11)

記録手段となるフィルムプロセッサ56により記録媒体となるフィルム57に記録することもできる。

【0058】

以上説明したように、本実施形態によれば、ソースフォロア回路を用いた信号転送を行うも、その転送速度を向上させ、高速駆動にも十分対応することを可能とし、所期の動画 モード及び静止画モードの撮影ができる信頼性の高いX線診断システムが実現する。 【符号の説明】

【0059】

1:ガラス基板 2:転送駆動回路部 2A:転送駆動線 3:信号処理回路部 3A: 信号線 4:電源電圧 4A:電源電圧供給線 5:共通電極駆動回路部 5A:共通電 10 極線 6:リセット電位供給回路部 6A:リセット供給線 7:リセット駆動回路部 7A:リセット駆動線 8:統括制御部 10,10,10,10_N:画素領域 11 :光電変換素子 12:転送用薄膜トランジスタ 13:リセット用薄膜トランジスタ 14: ソースフォロア用薄膜トランジスタ 14a: ゲート 14b: ソース / ドレイン 15,28,32,36,39,43:コンタクトホール 21:絶縁基板 22:バ ッファ層 23:アモルファスシリコン 24:ポリシリコン 25:ゲート絶縁膜 2 6:高融点金属 27:第1の層間絶縁膜 29:第1の低抵抗金属層 31:第2の層 間絶縁膜 33:第2の低抵抗金属層 34:層間絶縁膜 35:有機平坦化膜 37: 第1のゲート絶縁膜 38:第2のゲート絶縁膜 41:積層膜 42:低抵抗金属層 20 51:X線チューブ 52:光電変換装置 53:イメージプロセッサ 54a,54b :ディスプレイ 55:電話回線 56:フィルムプロセッサ 57:フィルム

【図1】



【図2】



(12)







ΠŰ

2A-

29

7A-

【図4】











【図8】





(13)









(a) I ľ (b) 12 14 11 35 34 21 33 22 26 2**⁄**4 25 31



【図13】



【図14】







【図16】





【図17】



【図19】



【図18】



【図20】



【図21】



【図23】





フロントページの続き

| (51)Int.CI. | | | FI | | | |
|-------------|-------|-----------|---------|-------|-----|--|
| H 0 4 N | 5/369 | (2011.01) | H 0 4 N | 5/335 | 690 | |
| H 0 4 N | 5/32 | (2006.01) | H 0 4 N | 5/32 | | |

(72)発明者 横山 啓吾
 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
 (72)発明者 大藤 将人

東京都大田区下丸子3丁目30番2号 キヤノン株式会社内 (72)発明者 川鍋 潤 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

(72)発明者 藤吉 健太郎東京都大田区下丸子3丁目30番2号 キヤノン株式会社内

審査官 今井 聖和

 (56)参考文献
 特開 2 0 0 9 - 2 9 0 6 5 9 (JP, A)

 特開 2 0 1 1 - 0 0 9 3 5 4 (JP, A)

 特開 2 0 0 0 - 2 3 2 2 1 6 (JP, A)

 特開 2 0 0 8 - 2 4 4 4 5 (JP, A)

 時開 2 0 1 5 - 0 1 5 4 5 4 (JP, U)

 特開 2 0 1 1 - 1 1 9 7 1 1 (JP, A)

(58)調査した分野(Int.Cl., DB名)

```
H 0 1 L 2 7 / 1 4
A 6 1 B 6 / 0 0
G 0 1 T 7 / 0 0
H 0 1 L 2 9 / 7 8 6
H 0 4 N 5 / 3 2
H 0 4 N 5 / 3 6 9
```