



(19)中華民國智慧財產局

(12)新型說明書公告本 (11)證書號數：TW M641068 U

(45)公告日：中華民國 112(2023)年 05 月 11 日

(21)申請案號：112200637

(22)申請日：中華民國 112(2023)年 01 月 17 日

(51)Int. Cl. : H01L23/28 (2006.01)

(71)申請人：國創半導體股份有限公司(中華民國) XSEMI CORPORATION (TW)
新竹縣竹北市環科一路 1 號 9 樓之 3

(72)新型創作人：顏豪麟 YEN, HAO-LIN (TW)

(74)代理人：李世章；秦建譜

(NOTE)備註：相同的創作已於同日申請發明專利(Another patent application for invention in respect of the same creation has been filed on the same date)

申請專利範圍項數：10 項 圖式數：9 共 26 頁

(54)名稱


功率模組

(57)摘要

一種功率模組包含基板、第一晶片、陶瓷層、散熱層與封裝膠。基板上具有走線層。第一晶片位於基板的走線層上，且電性連接基板的走線層，其中第一晶片包含源極、閘極與汲極。陶瓷層位於第一晶片上，陶瓷層包含第一面與第二面，第一面與第二面相對且第一面面對第一晶片。散熱層位於陶瓷層的第二面。封裝膠覆蓋基板與陶瓷層，且散熱層的上表面裸露於封裝膠中。本揭露的一些實施方式的功率模組可同時具有良好的散熱效果與適當的爬電距離。

A power module includes a substrate, a first chip, a ceramic layer, a dissipation layer and a molding layer. The substrate has a wiring layer thereon. The first chip is on the wiring layer of the substrate, and is electrically connected to the wiring of the substrate. The first chip includes a source, a gate and a drain. The ceramic layer is over the first chip. The ceramic layer includes a first side and a second side. The first side and the second side are opposite and the first side faces the first chip. The dissipation layer is at the second side. The molding layer covers the substrate and the ceramic layer, and an upper surface of the dissipation layer is exposed in the molding layer. The power module in some embodiments of the present disclosure has good thermal dissipation effect and suitable creepage distance.

指定代表圖：





公告本

【新型摘要】

【中文新型名稱】功率模組

【英文新型名稱】POWER MODULE

【中文】

一種功率模組包含基板、第一晶片、陶瓷層、散熱層與封裝膠。基板上具有走線層。第一晶片位於基板的走線層上，且電性連接基板的走線層，其中第一晶片包含源極、閘極與汲極。陶瓷層位於第一晶片上，陶瓷層包含第一面與第二面，第一面與第二面相對且第一面面對第一晶片。散熱層位於陶瓷層的第二面。封裝膠覆蓋基板與陶瓷層，且散熱層的上表面裸露於封裝膠中。本揭露的一些實施方式的功率模組可同時具有良好的散熱效果與適當的爬電距離。

【英文】

A power module includes a substrate, a first chip, a ceramic layer, a dissipation layer and a molding layer. The substrate has a wiring layer thereon. The first chip is on the wiring layer of the substrate, and is electrically connected to the wiring of the substrate. The first chip includes a source, a gate and a drain. The ceramic layer is over the first chip. The ceramic layer includes a first side and a second side. The first side and the second side are opposite and the first side faces the first chip. The dissipation layer is at the second side. The molding layer covers the substrate and the ceramic layer, and an upper surface of the dissipation layer is exposed in the molding layer. The power

module in some embodiments of the present disclosure has good thermal dissipation effect and suitable creepage distance.

【指定代表圖】第（1）圖。

【代表圖之符號簡單說明】

100：功率模組

110：基板

112：走線層

112D：汲極圖案

112G：閘極圖案

112S：源極圖案

114：走線層

120：第一晶片

121：半導體層

122：源極

124：閘極

126：汲極

130：陶瓷層

132：第一面

134：第二面

140：散熱層

142、152：上表面

144：側壁

150 : 封裝膠

162 : 導體層

164 : 連接體

170 : 第二晶片

182、184、186、188、189 : 黏合層

T : 厚度

【新型說明書】

【中文新型名稱】功率模組

【英文新型名稱】POWER MODULE

【技術領域】

【0001】本揭露的一些實施方式是關於功率模組。

【先前技術】

【0002】功率模組為包含多個功率元件(例如半導體晶片)的封裝體。功率元件可設置在基板上，且藉由走線將功率元件上的電極連接至特定終端。功率模組的應用常見於車用系統中，舉例而言，功率模組可用於馬達驅動器、變頻器、轉換器、電源供應器等組件。

【新型內容】

【0003】本揭露的一些實施方式提供一種功率模組，包含基板、第一晶片、陶瓷層、散熱層與封裝膠。基板包含走線層。第一晶片位於基板的走線層上，且電性連接基板的走線層，其中第一晶片包含源極、閘極與汲極。陶瓷層位於第一晶片上，陶瓷層包含第一面與第二面，第一面與第二面相對且第一面面對第一晶片。散熱層位於陶瓷層的第二面。封裝膠覆蓋基板與陶瓷層，且散熱層的上表面裸露於封裝膠外。

【0004】 在一些實施方式中，散熱層的上表面與封裝膠的上表面齊平。

【0005】 在一些實施方式中，功率模組更包含導體層與連接體。導體層位於陶瓷層的第一面上。連接體位於導體層與基板的走線層之間。

【0006】 在一些實施方式中，封裝膠包覆連接體。

【0007】 在一些實施方式中，走線層包含源極圖案、閘極圖案與汲極圖案。第一晶片的源極電性連接源極圖案。閘極圖案相鄰於源極圖案且與源極圖案分隔，其中第一晶片的閘極電性連接閘極圖案。汲極圖案相鄰於源極圖案且與源極圖案分隔，其中第一晶片的汲極電性連接汲極圖案。

【0008】 在一些實施方式中，功率模組更包含第二晶片，電性連接閘極圖案。

【0009】 在一些實施方式中，功率模組更包含導體層與連接體。導體層位於陶瓷層的第一面上。連接體位於導體層與基板的走線層之間，導體層與連接體電性連接第一晶片的汲極與汲極圖案。

【0010】 在一些實施方式中，功率模組更包含黏合層，電性連接第一晶片與導體層。

【0011】 在一些實施方式中，陶瓷層的厚度在 0.2 毫米至 2 毫米之間。

【0012】 在一些實施方式中，散熱層的側壁被封裝膠包圍。

【0013】 本揭露的一些實施方式的功率模組可同時具有良好的散熱效果與適當的爬電距離。具體而言，可在功率模

組的晶片上放置陶瓷層，並在陶瓷層上放置散熱層。陶瓷層與散熱層皆具有良好的散熱效果。此外，也可透過控制陶瓷層的厚度而使得功率模組具有適當的爬電距離。

【圖式簡單說明】

【0014】

第 1 圖繪示本揭露的一些實施方式的功率模組的側視圖。第 2 圖至第 9 圖繪示本揭露的一些實施方式中的功率模組的製程的示意圖。

【實施方式】

【0015】 本揭露的一些實施方式的功率模組可同時具有良好的散熱效果與適當的爬電距離。具體而言，可在功率模組的晶片上放置陶瓷層，並在陶瓷層上放置散熱層。陶瓷層與散熱層皆具有良好的散熱效果。此外，也可透過控制陶瓷層的厚度而使得功率模組具有適當的爬電距離。

【0016】 第 1 圖繪示本揭露的一些實施方式的功率模組 100 的側視圖。功率模組 100 包含基板 110、第一晶片 120、陶瓷層 130、散熱層 140 與封裝膠 150。

【0017】 基板 110 上具有走線層 112 與走線層 114。在一些實施方式中，基板 110、走線層 112 與走線層 114 可為印刷電路板，且走線層 112 與走線層 114 分別為位於基板 110 相對兩側的走線。在一些實施方式中，基板 110 可由例如塑料材料、環氧材料、複合材料、FR-4 材料或陶瓷材

料製成。在一些實施方式中，走線層 112 與走線層 114 可互相連通。走線層 112 包含源極圖案 112S、閘極圖案 112G 與汲極圖案 112D，且可用於提供放置在基板 110 上方的晶片與外部組件之間的電性連接。閘極圖案 112G 與汲極圖案 112D 可分別位於源極圖案 112S 兩側。閘極圖案 112G 相鄰於源極圖案 112S 且與源極圖案 112S 分隔，汲極圖案 112D 相鄰於源極圖案 112S 且與源極圖案 112S 分隔。亦即，源極圖案 112S 位於閘極圖案 112G 與汲極圖案 112D 之間，且源極圖案 112S、閘極圖案 112G 與汲極圖案 112D 互相電性隔離。

【0018】 第一晶片 120 位於基板 110 的走線層 112 上，且電性連接基板 110 的走線層 112。在一些實施方式中，第一晶片 120 可為碳化矽晶片或金屬氧化物半導體場效電晶體 (Metal Oxide Semiconductor Field Effect Transistor, MOSFET) 晶片。第一晶片 120 包含半導體層 121、源極 122、閘極 124 與汲極 126。在一些實施方式中，源極 122 與閘極 124 可位於半導體層 121 的一側，而汲極 126 可位於半導體層 121 的另一側。源極 122 與閘極 124 可朝著基板 110，而汲極 126 則可遠離基板 110。第一晶片 120 的源極 122 電性連接源極圖案 112S。第一晶片 120 的閘極 124 電性連接閘極圖案 112G。第一晶片 120 的汲極 126 電性連接汲極圖案 112D。在一些實施方式中，第一晶片 120 的汲極 126 與汲極圖案 112D 可藉由後文提到的導體層 162 與連接體 164 電性連接。

【0019】 陶瓷層 130 位於第一晶片 120 上。陶瓷層 130 可由 Al_2O_3 或 Si_3N_4 製成。陶瓷層 130 包含第一面 132 與第二面 134，第一面 132 與第二面 134 相對且第一面 132 面對第一晶片 120。陶瓷層 130 具有良好的導熱性，因此在功率模組 100 的第一晶片 120 運作時，可將第一晶片 120 散發出的熱往上傳送出功率模組 100，以降低功率模組 100 的第一晶片 120 運作時的溫度並提高功率模組 100 的穩定性。此外，陶瓷層 130 亦具有良好的絕緣特性，因此可藉由決定陶瓷層 130 的厚度 T 來決定散熱層 140 與後文所述的導體層 162 之間的爬電距離，使得在特定施加電壓下，功率模組 100 可安全地運作。陶瓷層 130 的厚度 T 可隨著功率模組 100 的施加電壓進行調整。在一些實施方式中，陶瓷層 130 的厚度 T 在 0.2 毫米至 2 毫米之間。

【0020】 散熱層 140 位於陶瓷層 130 的第二面 134。亦即，陶瓷層 130 位於散熱層 140 與第一晶片 120 之間。散熱層 140 可由具有良好的導熱性的材料製成，在一些實施方式中，散熱層 140 可由金屬(例如銅、鋁或銀)製成。在其他實施方式中，散熱層 140 的材料還可包含陶瓷、石墨烯(graphene)、石墨(graphite)、奈米碳管(carbon nanotube, CNT)、奈米碳球(carbon nanoball)，或其組合。散熱層 140 可用於將被傳送至陶瓷層 130 的熱進一步往上傳送出功率模組 100，以降低功率模組 100 的第一晶片 120 運作時的溫度並提高功率模組 100 的穩定性。

【0021】 封裝膠 150 覆蓋基板 110、走線層 112 與陶瓷層 130，且散熱層 140 的上表面 142 裸露於封裝膠 150 外。亦即，散熱層 140 的上表面 142 不被封裝膠 150 覆蓋，因此從第一晶片 120 往散熱層 140 散發的熱可更容易散發至功率模組 100 外，使得功率模組 100 的第一晶片 120 運作時的溫度可進一步地被降低並提高功率模組 100 的穩定性。封裝膠 150 可提供機械穩定性及抵抗氧化、濕度及其它環境條件的保護。在一些實施方式中，封裝膠 150 可由一封裝材料(molding material)形成。該封裝材料可包括酸醛基樹脂(novolac-based resin)、環氧基樹脂(epoxy-based resin)、矽基樹脂(silicone-based resin)或其它適當的包覆劑。該封裝材料亦可包括適當的填充劑(filler)，例如是粉狀的二氧化矽。該封裝材料可以是預浸漬材料(pre-impregnated material)，例如是預浸漬介電材料。在一些實施方式中，散熱層 140 的上表面 142 與封裝膠 150 的上表面 152 齊平，且散熱層 140 的側壁 144 被封裝膠 150 包圍。

【0022】 功率模組 100 更包含導體層 162 與連接體 164。導體層 162 位於陶瓷層 130 的第一面 132 上。連接體 164 位於導體層 162 與基板 110 的走線層 112 之間。導體層 162 與連接體 164 電性連接第一晶片 120 與走線層 112，且封裝膠 150 包覆連接體 164。在一些實施方式中，導體層 162 與連接體 164 電性連接第一晶片 120 的汲極 126 與汲極圖案 112D。在一些實施方式中，導體層 162 與連

接體 164 可由金屬製成，例如銅。

【0023】 功率模組 100 更包含第二晶片 170，第二晶片 170 電性連接閘極圖案 112G。第二晶片 170 可為驅動晶片以驅動第一晶片 120。

【0024】 功率模組 100 更可包含黏合層 182、184、186、188 與 189。黏合層 182 電性連接第一晶片 120 與導體層 162。黏合層 184 與 186 電性連接第一晶片 120 與走線層 112。舉例而言，黏合層 184 電性連接第一晶片 120 的閘極 124 與走線層 112 的閘極圖案 112G。黏合層 186 電性連接第一晶片 120 的源極 122 與走線層 112 的源極圖案 112S。黏合層 188 電性連接連接體 164 與走線層 112 的汲極圖案 112D。黏合層 189 電性連接第二晶片 170 與走線層 112 的閘極圖案 112G。在一些實施方式中，黏合層 182、184、186、188 與 189 可由導體製成，例如銀燒結、焊錫或類似者。

【0025】 第 2 圖至第 9 圖繪示本揭露的一些實施方式中的功率模組 100 的製程的示意圖。參考第 2 圖，提供一陶瓷層 130。陶瓷層 130 包含第一面 132 與第二面 134，且第一面 132 與第二面 134 彼此相對。在陶瓷層 130 的第一面 132 上形成導體層 162，並在導體層 162 上形成連接體 164。連接體 164 可具有任何適合的形狀，在一些實施方式中，連接體 164 可為球狀、片狀等。在陶瓷層 130 的第二面 134 上形成散熱層 140。散熱層 140 與導體層 162 藉由陶瓷層 130 電性隔離。

【0026】 參考第 3 圖，在導體層 162 上形成黏合層 182。接著，參考第 4 圖，在黏合層 182 上放置第一晶片 120。第一晶片 120 的汲極 126 面向陶瓷層 130 並接觸黏合層 182。第一晶片 120 的源極 122 與閘極 124 遠離陶瓷層 130。亦即，黏合層 182 連接導體層 162 與第一晶片 120 的汲極 126。

【0027】 參考第 5 圖，提供一基板 110，基板 110 包含在基板 110 兩側的走線層 112 與走線層 114。走線層 112 包含源極圖案 112S、閘極圖案 112G 與汲極圖案 112D。接著，在基板 110 的走線層 112 上形成黏合層 184、186、188 與 189。具體而言，可在源極圖案 112S 上形成黏合層 186，在閘極圖案 112G 上形成黏合層 184 與 189，在汲極圖案 112D 上形成黏合層 188，且源極圖案 112S 上的黏合層 186、閘極圖案 112G 上的黏合層 184 與 189、汲極圖案 112D 上的黏合層 188 彼此間皆不接觸。

【0028】 參考第 6 圖，將第二晶片 170 放置在基板 110 上。第二晶片 170 被放置在黏合層 189 上，由於黏合層 189 也接觸閘極圖案 112G，因此第二晶片 170 也電性連接閘極圖案 112G。第二晶片 170 的數量可根據不同情況而設置，在一些實施方式中，第二晶片 170 的數量可為 2，如第 6 圖所示。

【0029】 參考第 7 圖，翻轉陶瓷層 130，以將第一晶片 120 放置於基板 110 上。第一晶片 120 的閘極 124 接觸閘極圖案 112G 上的黏合層 184，第一晶片 120 的源極 122

接觸源極圖案 112S 上的黏合層 186，且連接體 164 接觸汲極圖案 112D 上的黏合層 184。因此，第一晶片 120 的閘極 124 電性連接閘極圖案 112G，第一晶片 120 的源極 122 電性連接源極圖案 112S，且第一晶片 120 的汲極 126 藉由黏合層 182、導體層 162 與連接體 164 電性連接汲極圖案 112D。

【0030】 參考第 8 圖，在基板 110、陶瓷層 130、散熱層 140 上形成封裝膠 150。封裝膠 150 覆蓋基板 110、陶瓷層 130、散熱層 140、第二晶片 170，並包覆第一晶片 120 與連接體 164。此時，封裝膠 150 的上表面 152 高於散熱層 140 的上表面 142。

【0031】 參考第 9 圖，研磨封裝膠 150 的上表面 152，使得封裝膠 150 的上表面 152 與散熱層 140 的上表面 142 齊平。封裝膠 150 可透過平坦化 (planarization) 製程研磨，平坦化製程可包括機械研磨、化學機械研磨或其他適合的製程及其組合。散熱層 140 的上表面 142 便可在封裝膠 150 裸露出。如此一來，便可形成功率模組 100。

【0032】 綜上所述，功率模組的陶瓷層可同時用於散熱與控制爬電距離。具體而言，陶瓷層與在陶瓷層上方的散熱層具有良好的散熱能力，且散熱層未被封裝膠覆蓋，因此在運作時的第一晶片所散發出的熱可往陶瓷層與散熱層傳送，而被散發至功率模組外。如此一來，可降低運作時的第一晶片的溫度以增加功率模組的穩定性。此外，也可利用調整陶瓷層的厚度來控制散熱層與導體層之間的爬電距離，

使得在特定施加電壓下，功率模組可安全地運作。

【0033】 以上所述僅為本揭露之部分實施方式，不是全部之實施方式，本領域普通技術人員通過閱讀本揭露的說明書而對本揭露技術方案採取之任何等效之變化，均為本揭露之專利範圍所涵蓋。

【符號說明】

【0034】

100：功率模組

110：基板

112：走線層

112D：汲極圖案

112G：閘極圖案

112S：源極圖案

114：走線層

120：第一晶片

121：半導體層

122：源極

124：閘極

126：汲極

130：陶瓷層

132：第一面

134：第二面

140：散熱層

142、152：上表面

144 : 側壁

150 : 封裝膠

162 : 導體層

164 : 連接體

170 : 第二晶片

182、184、186、188、189 : 黏合層

T : 厚度

【新型申請專利範圍】

【請求項 1】一種功率模組，包含：

一基板，該基板上具有一走線層；

一第一晶片，位於該基板的該走線層上，且電性連接該基板的該走線層，其中該第一晶片包含一源極、一閘極與一汲極；

一陶瓷層，位於該第一晶片上，該陶瓷層包含一第一面與一第二面，該第一面與該第二面相對且該第一面面對該第一晶片；

一散熱層，位於該陶瓷層的該第二面；以及

一封裝膠，覆蓋該基板與該陶瓷層，且該散熱層的一上表面裸露於該封裝膠外。

【請求項 2】如請求項 1 所述之功率模組，其中該散熱層的該上表面與該封裝膠的一上表面齊平。

【請求項 3】如請求項 1 所述之功率模組，更包含：

一導體層，位於該陶瓷層的該第一面上；以及

一連接體，位於該導體層與該基板的該走線層之間。

【請求項 4】如請求項 3 所述之功率模組，其中該封裝膠包覆該連接體。

【請求項 5】如請求項 1 所述之功率模組，其中該走線層

包含：

一源極圖案，其中該第一晶片的該源極電性連接該源極圖案；

一閘極圖案，相鄰於該源極圖案且與該源極圖案分隔，其中該第一晶片的該閘極電性連接該閘極圖案；以及
一汲極圖案，相鄰於該源極圖案且與該源極圖案分隔，其中該第一晶片的該汲極電性連接該汲極圖案。

【請求項 6】如請求項 5 所述之功率模組，更包含：

一第二晶片，電性連接該閘極圖案。

【請求項 7】如請求項 5 所述之功率模組，更包含：

一導體層，位於該陶瓷層的該第一面上；以及
一連接體，位於該導體層與該基板的該走線層之間，該導體層與該連接體電性連接該第一晶片的該汲極與該汲極圖案。

【請求項 8】如請求項 7 所述之功率模組，更包含：

一黏合層，電性連接該第一晶片與該導體層。


【請求項 9】如請求項 1 所述之功率模組，其中該陶瓷層的厚度在 0.2 毫米至 2 毫米之間。

【請求項 10】如請求項 1 所述之功率模組，其中該散熱層

M641068


的一側壁被該封裝膠包圍。

【新型圖式】


100

第 1 圖


第2圖




第3圖




第4圖




第5圖







第 6 圖



第7圖

100

第 8 圖

100

第9圖