

(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(51) 국제특허분류(Int. Cl.)

G09G 3/36 (2006.01) *G09G 3/20* (2006.01) *G02F 1/133* (2006.01)

(21) 출원번호 **10-2005-0132278**

(22) 출원일자 **2005년12월28일** 심사청구일자 **2010년12월23일**

(65) 공개번호 **10-2007-0069797**

(43) 공개일자 2007년07월03일

(56) 선행기술조사문헌

KR1020050003261 A* KR1020050068605 A*

*는 심사관에 의하여 인용된 문헌

(45) 공고일자 2013년01월22일

(11) 등록번호 10-1225221

(24) 등록일자 2013년01월16일

(73) 특허권자

엘지디스플레이 주식회사

서울특별시 영등포구 여의대로 128(여의도동)

(72) 발명자

이재용

경상북도 구미시 인동26길 65, 주공미래아파트 102동 1402호 (진평동)

하영수

경북 구미시 구평동 대우아파트 101동 1305호

(74) 대리인

서교준

전체 청구항 수 : 총 26 항

심사관 : 박남현


(54) 발명의 명칭 액정표시장치와 그 구동방법

(57) 요 약

본 발명은 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되는 액정패 널과; 수평기간 단위로 펄스폭이 다른 소스 출력 인에이블신호를 발생하는 제어신호 발생기와; N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시키고 상기 소스 출력 인에이블신호에 응답하여 상기 데 이터 전압을 상기 데이터라인에 공급하는 데이터 구동회로를 구비한다.

대 표 도 - 도10



특허청구의 범위

청구항 1

다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되는 액정패널과;

수평기간 단위로 펄스폭이 다른 소스 출력 인에이블신호를 발생하는 제어신호 발생기와;

N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시켜 정극성 데이터 전압과 부극성 데이터 전압과 부극성 데이터 전압을 생성하고.

상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 데이터라인에 공급하는 데이터 구동회로를 구비하고,

상기 데이터 구동회로는 상기 정극성 데이터 전압과 상기 부극성 데이터 전압의 중간전압을 생성하는 차지쉐어 회로를 포함하는 액정표시장치.

청구항 2

제 1 항에 있어서,

상기 제어신호 발생기는 상기 데이터전압의 극성을 지시하는 극성 제어신호를 더 발생하는 것을 특징으로 하는 액정표시장치.

청구항 3

제 2 항에 있어서,

상기 데이터 구동회로는,

상기 극성 제어신호에 응답하여 상기 데이터 전압의 극성을 2 수평주기 단위로 반전시키고, 상기 소스 출력 인에이블신호에 응답하여 제1 데이터, 상기 제1 데이터와 극성이 동일한 제2 데이터, 상기 제1 및 제2 데이터와 극성이 다른 제3 및 제4 데이터를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.

청구항 4

제 3 항에 있어서,

상기 소스 출력인에이블신호는,

상기 제1 및 제3 데이터 전압의 출력을 지시하는 기수 펄스와;

상기 기수 펄스에 비하여 큰 펄스폭을 가지고 상기 제2 및 제4 데이터 전압의 출력을 지시하는 우수 펄스를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 5

제 4 항에 있어서,

상기 중간전압은,

상기 기수 및 우수 펄스의 하이논리구간 동안 생성되어 상기 데이터라인으로 공급되는 것을 특징으로 하는 액정 표시장치.

청구항 6

제 4 항에 있어서,

상기 제어신호 발생기는,

2 수평기간 단위로 펄스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 2 수평기간 단위로 펄스가 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 타이밍 콘트롤러와;

상기 선택 제어신호에 응답하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.

청구항 7

다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되는 액정패널과;

상기 액정패널의 위치에 따라 펄스폭이 다른 소스 출력 인에이블신호를 발생하는 제어신호 발생기와;

N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시켜 정극성 데이터 전압과 부극성 데이터 전압을 생성하고, 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 데이터라인에 공급하는 데이터 구동회로를 구비하고.

상기 데이터 구동회로는 상기 정극성 데이터 전압과 상기 부극성 데이터 전압의 중간전압을 생성하는 차지쉐어 회로를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 8

제 7 항에 있어서,

상기 제어신호 발생기는 상기 데이터전압의 극성을 지시하는 극성 제어신호를 더 발생하는 것을 특징으로 하는 액정표시장치.

청구항 9

제 7 항에 있어서,

상기 데이터 구동회로는,

상기 극성 제어신호에 응답하여 상기 데이터 전압의 극성을 2 수평주기 단위로 반전시키고, 상기 소스 출력 인에이블신호에 응답하여 제1 데이터, 상기 제1 데이터와 극성이 동일한 제2 데이터, 상기 제1 및 제2 데이터와 극성이 다른 제3 및 제4 데이터를 순차적으로 출력하는 것을 특징으로 하는 액정표시장치.

청구항 10

제 9 항에 있어서,

상기 소스 출력인에이블신호는,

상기 제1 및 제3 데이터 전압의 출력을 지시하는 기수 펄스와;

상기 기수 펄스에 비하여 큰 펄스폭을 가지고 상기 제2 및 제4 데이터 전압의 출력을 지시하는 우수 펄스를 포함하는 것을 특징으로 하는 액정표시장치.

청구항 11

제 10 항에 있어서,

상기 액정패널은 상기 데이터 구동회로와 가까운 제1 블럭, 상기 제1 블럭에 비하여 상기 데이터 구동회로로부터 더 먼 위치의 제2 블럭, 및 상기 제2 블럭에 비하여 상기 데이터 구동회로로부터 먼 제3 블럭을 포함하고;

상기 제어신호 발생기는 펄스폭이 실질적으로 동일한 제1 기수 펄스와 제1 우수 펄스을 포함한 제1 블럭의 소스 출력 인에이블 신호, 상기 제1 우수 펄스에 비하여 펄스폭이 더 넓은 제2 우수 펄스를 포함한 제2 블럭의 소스 출력 인에이블 신호, 및 상기 제2 우수 펄스에 비하여 펄스폭이 더 넓은 제3 우수 펄스를 포함한 제3 블럭의 소스 출력 인에이블 신호를 발생하며;

상기 데이터 구동회로는 상기 제1 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제1 블럭에 표시될 데이터를 출력한 후, 상기 제2 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제2 블럭에 표시될 데이터를 출력한 다음, 상기 제3 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제3 블럭에 표시될 데이터를 출력하는 것을 특징으로 하는 액정표시장치.

청구항 12

제 11 항에 있어서,

상기 중간전압은,

상기 기수 및 우수 펄스의 하이논리구간 동안 생성되어 상기 데이터라인에 공급되는 것을 특징으로 하는 액정표 시장치.

청구항 13

제 11 항에 있어서,

상기 제어신호 발생기는,

2 수평기간 단위로 펄스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 블럭에 따라 펄스폭이 다른 펄스가 상기 2 수평기간 단위로 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 타이밍 콘트롤러와;

상기 선택 제어신호에 응답하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 멀티플렉서를 구비하는 것을 특징으로 하는 액정표시장치.

청구항 14

수평기간 단위로 펄스폭이 다른 소스 출력 인에이블신호를 발생하는 단계;

N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시켜 정극성 데이터 전압과 부극성 데이터 전압을 생성하고, 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 액정패널의 데이터라인에 공급하는 단계; 및

상기 정극성 데이터 전압과 상기 부극성 데이터 전압의 중간전압을 생성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 15

제 14 항에 있어서,

상기 데이터전압의 극성을 지시하는 극성 제어신호를 더 발생하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시장치의 구동방법.

청구항 16

제 15 항에 있어서,

상기 극성 제어신호에 응답하여 상기 데이터 전압의 극성을 2 수평주기 단위로 반전시키고, 상기 소스 출력 인에이블신호에 응답하여 제1 데이터, 상기 제1 데이터와 극성이 동일한 제2 데이터, 상기 제1 및 제2 데이터와 극성이 다른 제3 및 제4 데이터를 순차적으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 17

제 16 항에 있어서,

상기 소스 출력인에이블신호는,

상기 제1 및 제3 데이터 전압의 출력을 지시하는 기수 펄스와;

상기 기수 펼스에 비하여 큰 펄스폭을 가지고 상기 제2 및 제4 데이터 전압의 출력을 지시하는 우수 펄스를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 18

제 17 항에 있어서,

상기 중간 전압은 상기 기수 및 우수 펼스의 하이논리구간 동안 상기 데이터라인으로 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 19

제 17 항에 있어서,

2 수평기간 단위로 펄스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 2 수평기간 단위로 펄스가 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 단계와;

상기 선택 제어신호에 따라 제어되는 멀티플렉서를 이용하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 20

액정패널의 위치에 따라 펄스폭이 다른 소스 출력 인에이블신호를 발생하는 단계;

N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시켜 정극성 데이터 전압과 부극성 데이터 전압을 생성하고, 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 액정패널의 데이터라인 에 공급하는 단계; 및

상기 정극성 데이터 전압과 상기 부극성 데이터 전압의 중간전압을 생성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 21

제 20 항에 있어서.

상기 데이터전압의 극성을 지시하는 극성 제어신호를 발생하는 단계를 더 포함하는 것을 특징으로 하는 액정표 시장치의 구동방법.

청구항 22

제 20 항에 있어서,

상기 극성 제어신호에 응답하여 상기 데이터 전압의 극성을 2 수평주기 단위로 반전시키고, 상기 소스 출력 인에이블신호에 응답하여 제1 데이터, 상기 제1 데이터와 극성이 동일한 제2 데이터, 상기 제1 및 제2 데이터와 극성이 다른 제3 및 제4 데이터를 순차적으로 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 23

제 22 항에 있어서,

상기 소스 출력인에이블신호는,

상기 제1 및 제3 데이터 전압의 출력을 지시하는 기수 펄스와;

상기 기수 펄스에 비하여 큰 펄스폭을 가지고 상기 제2 및 제4 데이터 전압의 출력을 지시하는 우수 펄스를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 24

제 23 항에 있어서,

상기 액정패널은 상기 데이터 구동회로와 가까운 제1 블럭, 상기 제1 블럭에 비하여 상기 데이터 구동회로로부터 더 먼 위치의 제2 블럭, 및 상기 제2 블럭에 비하여 상기 데이터 구동회로로부터 먼 제3 블럭을 포함하고;

상기 소스 출력 인에이블 신호를 발생하는 단계는 펄스폭이 실질적으로 동일한 제1 기수 펄스와 제1 우수 펄스을 포함한 제1 블럭의 소스 출력 인에이블 신호, 상기 제1 우수 펄스에 비하여 펄스폭이 더 넓은 제2 우수 펄스를 포함한 제2 블럭의 소스 출력 인에이블 신호, 및 상기 제2 우수 펄스에 비하여 펄스폭이 더 넓은 제3 우수

펄스를 포함한 제3 블럭의 소스 출력 인에이블 신호를 발생하는 단계를 포함하고;

상기 데이터 전압을 상기 액정패널의 데이터라인에 공급하는 단계는 상기 제1 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제1 블럭에 표시될 데이터를 출력한 후, 상기 제2 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제2 블럭에 표시될 데이터를 출력한 다음, 상기 제3 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제3 블럭에 표시될 데이터를 출력하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 25

제 24 항에 있어서,

상기 중간 전압은.

상기 기수 및 우수 펄스의 하이논리구간 동안 상기 데이터라인으로 공급되는 것을 특징으로 하는 액정표시장치의 구동방법.

청구항 26

제 24 항에 있어서,

2 수평기간 단위로 펄스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 블럭에 따라 펄스폭이 다른 펄스가 상기 2 수평기간 단위로 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 단계와;

상기 선택 제어신호에 따라 제어되는 멀티플렉서를 이용하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0020] 본 발명은 액정표시장치에 관한 것으로, 특히 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.
- [0021] 액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스 (Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
- [0022] 액정표시장치는 액정셀에 충전되는 데이터의 극성을 주기적으로 반전시킴으로써 플리커와 잔상을 줄이기 위한 인버젼 방식으로 구동되고 있다. 인버젼 방식으로는 수직라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 라인 인버젼 방식, 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 컬럼 인버젼 방식, 수직라인 방향과 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 도트 인버젼 방식이 있다. 이러한 인버젼 방식 중에서 도트 인버젼 방식이 수직 및 수평방향에서 플리커가 거의 나타나지 않기 때문에 주로 선택되고 있다.
- [0023] 도트 인버젼 방식은 도 1과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반됨과 아울러 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반된다. 그리고 그 데이터의 극성은 때 프레임(Fn-1,Fn)마다 반전된다. 이러한 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 최소화되기 때문에 현재 액정표시장치에서 가장 많이 적용되고 있다.
- [0024] 도 2의 도트 인버젼 방식은 수평 및 수직방향에서 2 도트 단위로 데이터의 극성이 반전된다. 도 2와 같은 2 도 트 인버젼 방식은 도 1과 같은 1 도트 인버젼 방식에 비하여 소비전력이 낮은 장점이 있다.
- [0025] 도 3은 2 도트 인버젼 방식으로 구동되는 종래의 액정표시장치를 개략적으로 나타낸 것이다.

- [0026] 도 3을 참조하면, 종래의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(34)과, 액정패널(34)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(32)와, 액정패널(34)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(33)와, 데이터 구동회로(32) 및 게이트 구동회로(33)를 제어하기 위한 타이밍 콘트롤러(31)를 구비한다.
- [0027] 데이터 구동회로(32)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(32)는 2 도트 인버젼 방식에 따라 2 수평주기 단위로 데이터라인들(D1 내지 Dm)에 공급되는 데이터전압의 극성을 반전시키고 그 데이터전압을 소스 출력 인에이블신호(Source Output Enable : SOE)에 따라 액정패널(34)의 데이터라인들(D1 내지 Dm)에 공급하게 된다.
- [0028] 게이트 구동회로(33)는 스캔펄스를 순차적으로 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액 정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(33)는 타이밍 콘트롤러(31)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.
- [0029] 타이밍 콘트롤러(31)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(33)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(32)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력 인에이블신호(SOE), 극성신호(Polarity : POL) 등을 포함한다. 여기서, 소스 출력신호(SOE)는 데이터 의 출력시간을 지시하는 신호이다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다.
- [0030] 도 5는 도 4와 같이 수직으로 나란하게 배치되는 네 개의 액정셀들에 공급되는 2 도트 인버젼 방식의 데이터전 압을 나타낸다.
- [0031] 도 4 및 도 5를 참조하면, 2 도트 인버젼 방식의 액정표시장치는 데이터전압의 극성을 2 수평라인 주기로 반전시킨다. 따라서, 제1 데이터라인(DL1)에 접속된 제1 수평라인(HL1)의 액정셀(A)과 제2 수평라인(HL2)의 액정셀(B)에는 공통전압(Vcom)보다 높은 정극성 전압이 인가되는 반면에, 제1 데이터라인(DL1)에 접속된 제3 수평라인(HL3)의 액정셀(C)과 제4 수평라인(HL4)의 액정셀(D)에는 공통전압(Vcom)보다 낮은 부극성 전압이 인가된다.
- [0032] 그런데 이러한 2 도트 인버젼 방식에서는 부극성 전압(또는 정극성 전압)으로부터 상승하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀과, 정극성 전압(또는 부극성 전압)으로부터 변하는 정극성 전압(또는 부극성 전압)이 인가되는 액정셀들 사이에 액정셀에 충전되는 데이터의 충전량이 다르게 된다. 이는 부극성 전압(또는 정극성 전압)으로부터 상승하는 정극성 전압(또는 부극성 전압)의 라이징 타임(rising time)(또는 폴링 타임 (falling time))이 긴 반면, 정극성 전압으로부터 변하는 정극성 전압의 라이징 타임(또는 폴링 타임)은 상대적으로 짧기 때문이다. 이러한 충전특성의 차이로 인하여, 동일한 계조의 데이터전압이라 하더라도 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)은 더 밝게보이게 되고, 이웃하는 수평라인들 사이에 휘도차가 발생하게 된다.

발명이 이루고자 하는 기술적 과제

[0033] 따라서, 본 발명의 목적은 2 도트 인버젼 방식으로 구동되는 액정표시장치의 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공하는데 있다.

발명의 구성 및 작용

[0034] 상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되는 액정패널과; 수평기간 단위로 펄스폭이 다른 소스 출력 인에이 블신호를 발생하는 제어신호 발생기와; N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시키고 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 데이터라인에 공급하는 데이터 구동

회로를 구비한다.

- [0035] 상기 제어신호 발생기는 상기 데이터전압의 극성을 지시하는 극성 제어신호를 더 발생한다.
- [0036] 상기 데이터 구동회로는 상기 극성 제어신호에 응답하여 상기 데이터 전압의 극성을 2 수평주기 단위로 반전시키고, 상기 소스 출력 인에이블신호에 응답하여 제1 데이터, 상기 제1 데이터와 극성이 동일한 제2 데이터, 상기제1 및 제2 데이터와 극성이 다른 제3 및 제4 데이터를 순차적으로 출력한다.
- [0037] 상기 소스 출력인에이블신호는 상기 제1 및 제3 데이터 전압의 출력을 지시하는 기수 펄스와; 상기 기수 펄스에 비하여 큰 펄스폭을 가지고 상기 제2 및 제4 데이터 전압의 출력을 지시하는 우수 펄스를 포함한다.
- [0038] 상기 데이터 구동회로는 상기 기수 및 우수 펼스의 하이논리구간 동안 정극성 데이터전압과 부극성 데이터전압 사이의 중간전압을 상기 데이터라인에 공급하기 위한 차지쉐어회로를 더 구비한다.
- [0039] 상기 제어신호 발생기는 2 수평기간 단위로 펼스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 2 수평기간 단위로 펼스가 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 타이밍 콘트롤러와; 상기 선택 제어신호에 응답하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 멀티플렉서를 구비한다.
- [0040] 본 발명의 다른 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차하고 다수의 액정셀들이 배치되는 액정패널과; 상기 액정패널의 위치에 따라 펼스폭이 다른 소스 출력 인에이블신호를 발생하는 제어신호 발생기와; N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시키고 상기소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 데이터라인에 공급하는 데이터 구동회로를 구비한다.
- [0041] 상기 액정패널은 상기 데이터 구동회로와 가까운 제1 블럭, 상기 제1 블럭에 비하여 상기 데이터 구동회로로부터 더 먼 위치의 제2 블럭, 및 상기 제2 블럭에 비하여 상기 데이터 구동회로로부터 먼 제3 블럭을 포함한다.
- [0042] 상기 제어신호 발생기는 펄스폭이 실질적으로 동일한 제1 기수 펄스와 제1 우수 펄스을 포함한 제1 블럭의 소스 출력 인에이블 신호, 상기 제1 우수 펄스에 비하여 펄스폭이 더 넓은 제2 우수 펄스를 포함한 제2 블럭의 소스 출력 인에이블 신호, 및 상기 제2 우수 펄스에 비하여 펄스폭이 더 넓은 제3 우수 펄스를 포함한 제3 블럭의 소스 출력 인에이블 신호를 발생한다.
- [0043] 상기 데이터 구동회로는 상기 제1 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제1 블럭에 표시될 데이터 를 출력한 후, 상기 제2 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제2 블럭에 표시될 데이터를 출력한 다음, 상기 제3 블럭의 소스 출력 인에이블 신호에 응답하여 상기 제3 블럭에 표시될 데이터를 출력한다.
- [0044] 상기 제어신호 발생기는 2 수평기간 단위로 펄스가 나타나는 제1 소스 출력 인에이블신호와, 상기 제1 소스 출력 인에이블신호에 비하여 1 수평기간 정도 지연되고 상기 블럭에 따라 펄스폭이 다른 펄스가 상기 2 수평기간 단위로 나타나는 제2 소스 출력 인에이블신호, 및 상기 소스 출력 인에이블신호들의 선택을 위한 선택 제어신호를 발생하는 타이밍 콘트롤러와; 상기 선택 제어신호에 응답하여 상기 제1 및 제2 소스 출력 인에이블신호들을 1 수평기간 단위로 교대로 출력하는 멀티플렉서를 구비한다.
- [0045] 본 발명의 실시예에 따른 액정표시장치의 구동방법은 수평기간 단위로 펼스폭이 다른 소스 출력 인에이블신호를 발생하는 단계와; N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시키고 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 액정패널의 데이터라인에 공급하는 단계를 포함한다.
- [0046] 본 발명의 다른 실시예에 따른 액정표시장치의 구동방법은 액정패널의 위치에 따라 펼스폭이 다른 소스 출력 인에이블신호를 발생하는 단계와; N(N은 2 이상의 양의 정수) 수평주기 단위로 데이터 전압의 극성을 반전시키고 상기 소스 출력 인에이블신호에 응답하여 상기 데이터 전압을 상기 액정패널의 데이터라인에 공급하는 단계를 포함한다.
- [0047] 상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- [0048] 이하, 도 6 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
- [0049] 도 6을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 펄스폭이 짧은 기수 펄스와 펄스폭이 넓은 우수 펄

스가 교변하는 소스출력인에이블신호를 발생하는 SOE 발생회로(65)와, 소스출력신호(SOE)에 응답하여 2 도트 인 버젼 방식으로 극성이 반전되는 데이터 전압을 출력하는 데이터 구동회로(62)와, 액정패널(64)의 게이트라인들 (G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(63)와, 데이터 구동회로(62)와 게이트 구동회로(63) 및 SOE 발생회로(65)를 제어하기 위한 타이밍 콘트롤러(61)를 구비한다.

- [0050] 액정패널(64)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀(C1c)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인전극은 액정셀(C1c)의 화소전극에 접속된다. 화소전극과 대향하는 공통전극에는 공통전압(Vcom)이 공급된다. 도면부호 'Cst'는 스토리지 캐패시터 (Storage Capacitor)이다. 스토리지 캐패시터(Cst)는 k(단, k는 1과 n 사이의 양의 정수) 번째 게이트라인에 접속된 액정셀(C1c)과 병도의 공통라인 사이에 형성될 수도 있다.
- [0051] SOE 발생회로(65)는 도 7과 같은 멀티플렉서(71)로 구성된다. 멀티플렉서(71)에는 타이밍 콘트롤러(61)로부터 펄스폭이 짧은 제1 소스출력신호(SOE1)와 펄스폭이 넓은 제2 소스출력신호(SOE2)가 제1 및 제2 입력단자에 입력된다. 이 멀티플렉서(71)는 타이밍 콘트롤러(61)로부터의 제어신호(S1)에 응답하여 펄스폭이 짧은 제1 소스출력신호(SOE1)와 펄스폭이 넓은 제2 소스출력신호(SOE2)를 대략 1 수평주기 단위로 교대로 선택하고 선택된 소스출력신호(SOE1,SOE2)를 데이터 구동회로(62)에 공급한다. 이 SOE 발생회로(65)는 타이밍 콘트롤러(61) 내에 내장될 수 있다.
- [0052] 데이터 구동회로(62)는 타이밍 콘트롤러(61)로부터 입력되는 디지털 데이터(RGB)를 타이밍 콘트롤러(61)와 SOE 발생회로(65)로부터 입력되는 제어신호(DDC, SOE)에 응답하여 액정패널(64)의 데이터라인들(D1 내지 Dm)에 도 2와 같이 2도트 인버젼 방식으로 극성이 반전되는 데이터를 공급하게 된다. 즉, 데이터 구동회로(62)는 타이밍 콘트롤러(61)로부터의 제어신호(DDC)에 포함된 극성제어신호(POL)에 따라 2 수평주기 동안 동일한 극성의 데이터를 발생한 후 데이터의 극성을 반전시키고, 수평으로 이웃한 데이터의 극성들을 서로 반전시킨다. 이러한데이터 구동회로(62)에 대한 상세한 설명은 도 9를 결부하여 상세히 설명하기로 한다.
- [0053] 게이트 구동회로(63)는 타이밍 콘트롤러(61)로부터의 제어신호(GDC)에 응답하여 게이트라인들(G1 내지 Gn)에 순 차적으로 스캔펄스를 공급한다.
- [0054] 타이밍 콘트롤러(61)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(63)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(62)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 제1 소스 출력신호(SOE1), 제1 소스 출력신호(SOE1), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다.
- [0055] 또한, 타이밍 콘트롤러(61)는 클럭(CLK)의 계수 수를 달리함으로써 도 8과 같이 펄스폭이 짧고 주기가 2 수평기 간(2H)인 제1 소스출력신호(SOE1)와, 상대적으로 펄스폭이 넓고 주기가 2 수평기간(2H)인 제2 소스출력신호(SOE2)를 발생한다. 제2 소스출력신호(SOE2)는 제1 소스출력신호(SOE1)에 비하여 대략 1 수평주기 늦게 발생된다. 제1 소스출력신호(SOE1)는 동일한 극성의 두 데이터들 중 앞선 기수 데이터의 출력을 지시하며, 제2 소스출력신호(SOE2)는 기수 데이터와 극성이 같고 기수 데이터에 이어서 발생되는 우수 데이터의 출력을 지시한다. 또한, 제2 소스출력신호(SOE2)는 제1 소스출력신호(SOE1)의 펄스폭보다 넓게 설정되어 우수 데이터가 액정셀에 충전되는 시간을 줄여 기수 데이터로 충전되는 액정셀과 우수 데이터로 충전되는 액정셀의 충전양을 균일하게 한다. 이에 대하여 도 10을 결부하여 상세히 설명하기로 한다.
- [0056] 도 9는 데이터 구동회로(62)를 개략적으로 나타낸 것이다.
- [0057] 도 9를 참조하면, 데이터 구동회로(62)는 다수의 집적회로(IC)를 포함하며, 각각의 집적회로는 입력라인과 데이터 단라인 사이에 종속적으로 접속된 쉬프트 레지스터(92), 제1 래치(91), 제2 래치(93), 디지털-아날로그 변환기 (Digital to Analog Convertor : 이하, "DAC"라 한다)(94), 차지쉐어회로(96) 및 버퍼(95)를 구비한다.
- [0058] 쉬프트 레지스터(92)는 타이밍 콘트롤러(61)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(92)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(92)에 캐리신호(CAR)를 전달한다.

- [0059] 제1 래치(91)는 쉬프트 레지스터(92)로부터 입력되는 샘플링신호에 따라 디지털 데이터(RGB)를 샘플링하여 저장하고 저장된 디지털 데이터를 제2 래치(93)에 공급한다.
- [0060] 제2 래치(93)는 제1 래치(91)로부터 입력되는 데이터(RGB)를 래치한 다음, 타이밍 콘트롤러(60)로부터의 소스 출력 신호(SOE)에 응답하여 다른 집적회로 내의 제2 래치(93)와 함께 래치된 1 수평라인분의 디지털 데이터를 동시에 출력한다. 이 제2 래치(93)는 도 8과 같은 SOE 발생회로(65)로부터의 소스 출력 인에이블신호(SOE)의 폴링에지에서 데이터를 출력시키고, 그 소스 출력 인에이블신호(SOE)의 라이징에지에서 데이터의 출력을 정지한다. 따라서, 제2 래치(93)는 펄스폭이 넓은 우수 소스 출력 인에이블신호(SOE)에 의해 우수 데이터의 출력시간을 기수 데이터에 비하여 더 길게 한다.
- [0061] DAC(94)는 제2 래치(93)로부터의 디지털 데이터(RGB)를 타이밍 콘트롤러(61)로부터의 극성 제어신호(POL)에 따라 정극성 아날로그 감마전압(VPG)이나 부극성 아날로그 감마전압(VNG)으로 변환하되, 2 수평주기로 데이터 전압의 극성이 반전되도록 2 도트 인버젼 형태로 데이터의 극성을 반전시켜 2 도트 인버젼 방식으로 극성이 달라지는 아날로그 데이터전압을 출력한다.
- [0062] 차지쉐어회로(96)는 도 8과 같은 SOE 발생회로(65)로부터의 소스 출력 인에이블신호(SOE)의 하이논리구간 동안 차지쉐어전압을 버퍼(95)를 통해 데이터라인에 공급한다. 여기서, 차지쉐어전압(Charge-share voltage)은 정국성 데이터 전압과 부극성 데이터 전압 사이의 중간전압으로써 액정셀의 공통전극에 공급되는 공통전압(Vcom)과 동일하거나 그와 유사한 전압이다. 이러한 차지쉐어전압은 데이터 집적회로의 외부에 배치된 전원회로로부터 공급되는 전압을 소스 출력 인에이블(SOE)의 하이 논리구간 동안 데이터라인에 공급하는 스위치회로에 의해 발생될 수 있고 또한, 소스 출력 인에이블신호(SOE)의 하이논리구간 동안 서로 다른 극성의 데이터들이 공급되는 이웃한 데이터라인들을 단락시키는 스위치회로에 의해 발생될 수 있다.
- [0063] 버퍼(95)는 차지쉐어회로(94)로부터 발생되는 아날로그 데이터전압이 액정패널(64)에 의해 전압강하되지 않도록 아날로그 데이터의 전류를 크게 하여 데이터라인에 공급한다.
- [0064] 도 9에 있어서, 도면부호 'R'은 데이터 구동회로(62)의 출력단과 데이터라인(D1 내지 Dm) 사이의 선저항을 등가적으로 나타낸 것이다.
- [0065] 도 10은 본 발명에 따른 소스 출력 인에이블신호(SOE)와 액정셀의 충전전압을 나타낸다. 이러한 도 10의 파형 도와 도 9의 4×4 액정셀 매트릭스를 결부하여 본 발명에 따른 액정셀들의 충전특성을 설명하기로 한다.
- [0066] 도 4 및 도 10을 참조하면, 본 발명에 따른 액정표시장치는 도 8과 같은 소스 출력 인에이블신호(SOE)에 응답하여 대략 2 수평주기 동안 극성이 교변하는 아날로그 데이터전압을 데이터라인들(D1 내지 Dm)과 TFT들을 통해 액정셀들(Clc)에 공급한다.
- [0067] 소스 출력 인에이블신호(SOE)의 기수 펄스는 그 펄스폭이 작고, 소스 출력 인에이블 신호(SOE)의 기수 펄스의 라이징 타임과 우수 펄스의 라이징 타임 사이는 대략 1 수평주기(1H)이다. 이에 비하여, 소스 출력 인에이블신호(SOE)의 우수 펄스는 그 펄스폭이 상대적으로 더 길고 소스 출력 인에이블 신호(SOE)의 우수 펄스의 라이징 타임과 그 후에 발생되는 기수 펄스의 라이징 타임 사이는 대략 1 수평주기(1H)이다. 따라서, 제1 및 제3 수평라인(HL1, HL3)의 액정셀들(A, C)에 비하여, 제2 및 제4 수평라인(HL2, HL4)의 액정셀들(B, D)에 충전될 데이터의 출력시간이 더 짧다. 그 결과, 본 발명은 2 도트 인버젼 방식에서 기수 라인의 액정셀과 우수 라인의 액정셀 사이의 충전특성 불균일을 소스 출력 인에이블(SOE)의 변조로 균일하게 할 수 있다.
- [0068] 소스 출력 인에이블 신호(SOE)의 기수 펄스와 우수 펄스가 발생되는 하이논리구간 동안 데이터라인에는 정극성 데이터전압과 부극성 데이터전압 사이의 차지쉐어전압이 공급된다.
- [0069] 한편, 데이터 구동회로(62)와 가까운 액정셀들은 데이터라인의 선저항과 액정셀의 정전용량으로 인한 RC 지연이 없기 때문에 도 8과 같은 소스 출력 인에이블(SOE)과 같이 동일한 극성의 데이터 출력시간이 다르면 오히려 충전 불균일이 초래될 수 있다.
- [0070] 도 11 및 도 12는 본 발명의 제2 실시예에 따른 액정표시장치의 구동방법을 설명하기 위한 도면들이다.
- [0071] 도 11 및 도 12를 참조하면, 본 발명에 따른 액정표시장치는 액정패널(64)을 다수의 블럭들 예를 들면, 3 개의 블럭들(BL1, BL2, BL3)로 가상적으로 분리하고, 각 블럭들(BL1, BL2, BL3)에 공급될 데이터의 출력을 서로 다른 소스 출력 인에이블 신호(SOE(BL1), SOE(BL2), SOE(BL2))로 제어한다.
- [0072] 액정패널(64)의 제1 블럭(BL1)은 다수의 수평라인들을 포함하고 데이터 구동회로(64)와 근접하게 된다. 이 제1

블럭(BL1)의 액정셀들(Clc)에 공급될 아날로그 데이터 전압의 출력을 지시하는 소스 출력 인에이블신호 (SOE(BL1))는 동일한 극성의 데이터 전압들의 출력을 지시하는 기수 펄스와 우수 펄스의 펄스폭이 실질적으로 동일하다. 따라서, 본 발명은 데이터의 극성이 변할 때 지연이 거의 없는 제1 블럭(BL1)에서 소스 출력 인에이 블의 펄스폭이 주기적으로 달라질 때 발생될 수 있는 제1 블록(BL1)의 액정셀들의 충전 불균일을 예방할 수 있다.

- [0073] 액정패널(64)의 제2 블럭(BL2)은 다수의 수평라인들을 포함하고 제1 블럭(BL1)에 비하여 데이터 구동회로(64)로 부터 멀어지게 위치하여 데이터의 극성이 변할 때 데이터라인의 선저항과 액정패널의 정전용량으로 인한 지연이 제1 블럭(BL1)에 비하여 더 길다. 이 제2 블럭(BL2)의 액정셀들(Clc)에 공급될 아날로그 데이터 전압의 출력을 지시하는 소스 출력 인에이블신호(SOE(BL2))는 동일한 극성의 데이터 전압들의 출력을 지시하는 기수 필스와 우수 필스의 펄스폭을 다르게 하되, 우수 펄스의 펄스폭을 기수 펄스의 그 것에 비하여 대략 1~1.2 배 정도로 더넓게 한다. 따라서, 본 발명은 데이터의 극성이 변할 때 지연이 발생하는 제2 블럭(BL2)에서 동일한 극성의 기수 데이터와 우수 데이터 중 지연으로 인하여 충전시간이 짧아지는 기수 데이터의 부족분만큼 우수 데이터의 충전시간을 짧게 하여 제2 블럭(BL2)에서 기수 데이터의 액정셀 충전특성과 우수 데이터의 액정셀 충전특성의 균일하게 할 수 있다.
- [0074] 액정패널(64)의 제3 블럭(BL3)은 다수의 수평라인들을 포함하고 제2 블럭(BL2)에 비하여 데이터 구동회로(64)로 부터 멀어지게 위치하여 데이터의 극성이 변할 때 데이터라인의 선저항과 액정패널의 정전용량으로 인한 지연이 제2 블럭(BL2)에 비하여 더 길다. 이 제3 블럭(BL2)의 액정셀들(Clc)에 공급될 아날로그 데이터 전압의 출력을 지시하는 소스 출력 인에이블신호(SOE(BL3))는 동일한 극성의 데이터 전압들의 출력을 지시하는 기수 펄스와 우수 펄스의 펄스폭을 다르게 하되, 우수 펄스의 펄스폭을 기수 펄스의 그 것에 비하여 대략 1.2~1.5 배 정도로 더 넓게 한다. 따라서, 본 발명은 데이터의 극성이 변할 때 지연이 발생하는 제3 블럭(BL3)에서 동일한 극성의 기수 데이터와 우수 데이터 중 지연으로 인하여 충전시간이 짧아지는 기수 데이터의 부족분만큼 우수 데이터의 충전시간을 더 짧게 하여 제3 블럭(BL3)에서 기수 데이터의 액정셀 충전특성과 우수 데이터의 액정셀 충전특성 의 균일하게 할 수 있다.
- [0075] 본 발명의 제2 실시예에 따른 액정표시장치는 타이밍 콘트롤러(61)로부터 발생되는 제2 소스 출력 인에이블신호 (SOE2)를 제외하고 나머지 구성요소들이 전술한 실시예와 실질적으로 동일하다. 이 제2 실시예에서 타이밍 콘트롤러(61)는 소스 출력 인에이블신호(SOE)의 우수 펄스폭을 액정패널의 위치에 따라 다르게 하기 위하여, 도 8과 같은 제2 소스 출력 인에이블신호(SOE2)의 펄스폭을 액정패널(64)의 위치에 따라 다르게 한다. 즉, 타이밍 콘트롤러(61)는 액정패널(64)의 제1 블럭(BL1)에 대응하는 제2 소스 출력 인에이블신호(SOE2)의 펄스폭을 제1 소스 출력 인에이블신호(SOE1)과 실질적으로 동일하게 하고, 타이밍 콘트롤러(61)는 액정패널(64)의 제2 블럭(BL2)에 대응하는 제2 소스 출력 인에이블신호(SOE1)에 비하여 1~1.2 배 정도 더 넓게 한다. 그리고 타이밍 콘트롤러(61)는 액정패널(64)의 제3 블럭(BL3)에 대응하는 제2 소스 출력 인에이블신호(SOE2)의 펄스폭을 제1 소스 출력 인에이블신호(SOE1)에 비하여 1~1.2 배 정도 더 넓게 한다. 그리고 타이밍 콘트롤러(61)는 액정패널(64)의 제3 블럭(BL3)에 대응하는 제2 소스 출력 인에이블신호(SOE2)의 펄스폭을 제1 소스 출력 인에이블신호(SOE1)에 비하여 1.2~1.5 배 정도 더 넓게 한다.

발명의 효과

- [0076] 상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 액정셀에 공급될 데이터 전압의 극성을 2 수 평주기 단위로 반전시키고 데이터라인으로의 데이터 출력을 지시하기 위한 소스 출력 인에이블신호의 기수 및 우수 펼스들 중 우수 펄스들의 펄스폭을 기수 펄스에 비하여 더 길게 제어하여 2 도트 인버젼 방식으로 구동되는 액정표시장치에서 기수 수평라인의 데이터가 공급되는 액정셀과 우수 수평라인의 데이터가 공급되는 액정셀의 충전특성을 균일하게 할 수 있다. 그 결과, 본 발명에 따른 액정표시장치와 그 구동방법은 2 도트 인버젼 방식에서 표시품질을 높일 수 있다. 나아가, 본 발명에 따른 액정표시장치와 그 구동방법은 패널 위치에 따라소스 출력 인에이블 신호의 펄스폭을 다르게 하여 2 도트 인버젼 방식으로 데이터가 공급되는 패널 내의 모든 액정셀들의 충전특성을 균일하게 할 수 있다.
- [0077] 이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예는 도트 인버젼 방식을 중심으로 설명되었지만, N(단, N은 2 이상의 양의 정수) 도트 인버젼 방식 방식 등에도 적용될 수도 있다. 또한, 발명의 상세한 설명에 개시된 실시예들이 병용될 수도 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내

용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도면의 가단한 설명

[0005]

[0006] [0007]

[8000]

[0009]

[0011]

[0012]

[0013]

[0014]

[0015]

[0017]

[0001] 도 1은 1 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

[0002] 도 2는 2 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면.

[0003] 도 3은 2 도트 인버젼 방식으로 구동되는 액정표시장치를 개략적으로 나타내는 블록도.

[0004] 도 4는 도 3의 액정패널에서 수직으로 나란하게 배치되는 4×4 액정셀 매트릭스를 확대하여 나타내는 도면.

도 5는 도 4와 같은 액정셀 매트릭스에 충전되는 2 도트 인버젼 방식의 데이터를 나타내는 파형도.

도 6은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 7은 도 6에 도시된 SOE 발생회로를 상세히 나타내는 회로도.

도 8은 도 6에 도시된 SOE 발생회로의 입 출력 파형을 나타내는 파형도.

도 9는 도 6에 도시된 데이터 구동회로를 상세히 나타내는 블록도.

[0010] 도 10은 본 발명에 따른 소스 출력 인에이블 신호에 따라 도 4와 같은 액정셀 매트릭스에 공급되는 데이터의 충전특성을 나타내는 파형도.

도 11은 본 발명의 제2 실시예에 따른 액정표시장치에서 가상적으로 구획화된 액정패널을 나타내는 블록도.

도 12는 도 11과 같이 다수의 블럭들로 구획화된 액정패널의 각 블럭들에 공급되는 소스 출력 인에이블의 예를 나타내는 파형도.

< 도면의 주요 부분에 대한 부호의 설명 >

31. 61 : 타이밍 콘트롤러 32. 62 : 데이터 구동회로

33, 63 : 게이트 구동회로 34, 64 : 액정패널

[0016] 65 : SOE 발생회로 71 : 멀티플렉서


91 : 제1 래치 92 : 쉬프트 레지스터

[0018] 93 : 제2 래치 94 : 디지털-아날로그 변환기

[0019] 95 : 버퍼 96 : 차지쉐어회로


도면


도면1





+ + + + + + + + + + + + + + + + + + +


Fn














도면7







도면10

