## (12)公開特許公報(A)

(19) 日本国特許庁(JP)

(11)特許出願公開番号 特開2006-253376 (P2006-253376A)

(43) 公開日 平成18年9月21日 (2006.9.21)

(51) Int.C1.			FΙ					テー	マコート	、 (参考	<b>孝</b> )
HO1L	21/8234	(2006.01)	HO1L	27/08	10	2 D		4 M	104		
HO1L	27/088	(2006.01)	HO1L	29/78	30	1 G		5 F (	033		
HO1L	29/78	(2006.01)	HO1L	29/78	30	1 Y		5 F (	048		
HO1L	21/336	( <b>200</b> 6.01)	HO1L	27/08	32	1 F		5 F (	083		
HO1L	21/8238	(2006.01)	HO1L	29/58		G		5 F	101		
			審査請求 未	請求言	青求項の	数 19	ΟL	(全 24	4 頁)	最終了	頁に続く
(21) 出願番号	*	寺願2005-67154 (P2)	005-67154)	(71)出	願人 00	000029	5				
(22) 出願日	2	P成17年3月10日 (24	005.3.10)		沪	電気工	業株式	会社			
					東	京都港	区虎ノ	門1丁	1日7番	12号	
				(74)代	理人 1	1000016	5				
					ク	ローバ	ル・ア	イピー	東京特	許業務	法人
				(72)発	明者本	村偉	作夫				
					東	京都港	区虎ノ	門1丁	1117番	12号	沖電
					둦	工業株	式会社	:内			
				F <i>ター</i>	ム (参考)	4M104	BB01	BB02	BB40	CC01	CC05
							DD16	DD94	FF13	FF35	GG09
							GG10	GG14	HH04		
						5F033	HH04	HH08	J108	KK01	LL04
							MMO5	NN16	QQ08	QQ09	QQ16
							QQ37	VV06	XX28	XX33	
									最	終頁に	続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】 スパイクや金属配線に含有される析出物によ る劣化のないゲート絶縁膜と、高い仕事関数を有するゲ ート電極とを含む半導体装置、及び、少ないレジストマ スク形成行程を介して製造可能な該半導体装置の製造方 法を提供することを目的とする。

【解決手段】 ゲート酸化膜16上に、ポリシリコン膜 17を形成する。ゲート酸化膜16とポリシリコン膜1 7との積層体に、ソース・ドレインコンタクトを形成す る。その後、該ポリシリコン膜17上及びソース・ドレ インコンタクト中に金属膜18を形成して、該ポリシリ コン膜17と該金属膜18とからなる積層体を形成する 。その後、この積層体をパターニングして、各々が、ポ リシリコン層と金属層との積層構造体からなるゲート電 極と、ソース・ドレインコンタクト配線層とを同時に形 成する。更に、フィールド酸化膜の形成に代え、チャネ ルストッパーを高濃度拡散領域と同時に形成する。 【選択図】 図8



【特許請求の範囲】

【請求項1】

半導体基板の上方に、第1の絶縁膜を形成する行程と、

前 記 第 1 の 絶 縁 膜 上 に 、 ポ リ シ リ コ ン 膜 と 前 記 ポ リ シ リ コ ン 膜 を 介 し 前 記 第 1 の 絶 縁 膜 から 離 間 す る 金 属 膜 と を 含 む 積 層 体 を 形 成 す る 行 程 と 、

- 前記積層体をパターニングすることで、第1の配線層と、第1の電極とを同時に形成する行程と、
- を含む半導体装置の製造方法。
- 【請求項2】
  - 前記積層体を形成する行程は、
  - 前記第1の絶縁膜上に、前記ポリシリコン膜を形成する行程と、
- 前記第1の絶縁膜と前記ポリシリコン膜とを貫通し、前記半導体基板の第1の領域に達 するコンタクトホールを形成する行程と、
- 前記ポリシリコン膜上及び前記コンタクトホール内に、前記金属膜を形成する行程と、 を含むことを特徴とする請求項1に記載の半導体装置の製造方法。
- 【請求項3】
  - 前記第1の絶縁膜を形成する行程の前に、
- 前記半導体基板の上部領域に、前記第1の領域及びチャネルストッパーを形成する行程 を更に含むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 【請求項4】

前記第1の領域及びチャネルストッパーを形成する行程は、

前記上部領域に、選択的にイオン注入を行うことにより、前記上部領域に、第1の不純物濃度を有する第1の不純物注入領域を選択的に形成する行程と、

前記上部領域に、選択的にイオン注入を行うことにより、前記上部領域に、前記第1の不純物濃度より高い第2の不純物濃度を有する第2の不純物注入領域を選択的に形成する行程と、

熱拡散処理を行うことで、第3の不純物濃度を有する第1の不純物拡散領域と前記第3 の不純物濃度より高い第4の不純物濃度を有する第2の不純物拡散領域とからなる前記第 1の領域と、前記第3の不純物濃度より高い第5の不純物濃度を有する第3の不純物拡散 領域からなる前記チャネルストッパーとを同時に形成することを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】

前記第1の領域及びチャネルストッパーを形成する行程の前に、前記半導体基板の表面を酸化することで、前記半導体基板の表面上に第1の酸化膜を形成する行程と、

前記第1の領域及びチャネルストッパーを形成する行程の後、且つ前記第1の絶縁膜を 形成する行程の前に、前記第1の酸化膜を除去する行程と、を更に含むことを特徴とする 請求項4に記載の半導体装置の製造方法。

【請求項6】

前 記 第 1 の 絶 縁 膜 は 、 ゲート 絶 縁 膜 で あることを 特 徴 と する 請 求 項 1 乃 至 5 の い ず れ か に 記 載 の 半 導 体 装 置 の 製 造 方 法 。

【請求項7】

前 記 第 1 の 電 極 は 、 ゲ ー ト 電 極 で あ る こ と を 特 徴 と す る 請 求 項 1 乃 至 6 の い ず れ か に 記 載 の 半 導 体 装 置 の 製 造 方 法 。

【請求項8】

前記第1の電極は、フローティングゲート電極であることを特徴とする請求項1乃至6のいずれかに記載の半導体装置の製造方法。

【請求項9】

前記第1の領域は、ソース領域及びドレイン領域の少なくとも1方からなることを特徴 とする請求項1乃至8のいずれかに記載の半導体装置の製造方法。 【請求項10】 20

10

40

50

前 記 半 導 体 装 置 は 、 電 界 効 果 型 ト ラ ン ジ ス タ を 含 む こ と を 特 徴 と す る 請 求 項 1 乃 至 9 の いずれかに記載の半導体装置の製造方法。 【請求項11】 半導体基板と、 前記半導体基板の上方に設けられた第1の絶縁膜と、 前記第1の絶縁膜上に設けられ、第1のポリシリコン膜と前記第1のポリシリコン膜を 介し前記第1の絶縁膜から離間する第1の金属膜とを含む第1の電極と、 前記 第 1 の 絶 縁 膜 上 に 設 け ら れ 、 前 記 第 1 の ポ リ シ リ コ ン 膜 と 同 一 物 質 か ら な る 第 2 の ポリシリコン膜と、前記第2のポリシリコン膜を介し前記第1の絶縁膜から離間すると共 に前記第1の金属膜と同一物質からなる第2の金属膜とを含む第1の配線層と、 10 を含む半導体装置。 【請求項12】 前 記 第 1 の ポ リ シ リ コ ン 膜 と 前 記 第 2 の ポ リ シ リ コ ン 膜 と は 、 実 質 的 に 同 一 の 膜 厚 を 有 することを特徴とする請求項11に記載の半導体装置。 【請求項13】 前記半導体基板は、第1の領域を更に含み、 前記第2の金属膜は、前記第2のポリシリコン膜と前記第1の絶縁膜とを貫通し、前記 第1の領域に達するコンタクトホールを介して、前記第1の領域と電気的に接続すること を特徴とする請求項11又は12に記載の半導体装置。 【請求項14】 20 前記第1の領域は、ソース領域及びドレイン領域の少なくとも1方からなることを特徴 とする請求項13に記載の半導体装置。 【請求項15】 前記半導体基板は、チャネルストッパーを更に含むことを特徴とする請求項11乃至1 4のいずれかに記載の半導体装置。 【請求項16】 前 記 第 1 の 絶 縁 膜 は 、 ゲ ー ト 絶 縁 膜 で あ る こ と を 特 徴 と す る 請 求 項 1 1 乃 至 1 5 の い ず れかに記載の半導体装置。 【請求項17】 前記第1の電極は、ゲート電極であることを特徴とする請求項11乃至16のいずれか 30 に記載の半導体装置。 【請求項18】 前記第1の電極は、フローティングゲート電極であることを特徴とする請求項10乃至 16のいずれかに記載の半導体装置。 【請求項19】 前記半導体装置は、電界効果型トランジスタを含むことを特徴とする請求項11乃至1 8のいずれかに記載の半導体装置。 【発明の詳細な説明】 【技術分野】 40  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本発明は、半導体装置及びその製造方法に関し、特に、MOSトランジスタを含む半導 体装置及びその製造方法に関する。 【背景技術】 [0002]従来のMOSトランジスタにおいて、ゲート電極配線層と、ソース・ドレインコンタク ト配線層とを、同一材料で構成することが既に知られている。特許文献1は、ゲート電極 配線層と、ソースコンタクト配線層と、ドレインコンタクト配線層とを、アルミニウム層 で構成する従来例を開示する。LOCOS(Local Oxidation 0 f i 1 i c o n ) 行程を経て形成したフィールド酸化膜により画定されたシリコン活性領域

に、MOSトランジスタが設けられている。このMOSトランジスタは、ゲート絶縁膜上

(4)

に設けられたアルミニウムの単層からなるゲート電極と、不純物拡散層からなるソース・ ドレイン領域とのコンタクトをとるためのアルミニウムの単層からなるソース・ドレイン 配線層とを含む。 【 特 許 文 献 1 】 特 許 第 2 5 0 4 3 0 6 号 公 報 ( 第 2 頁 左 欄 第 4 0 乃 至 4 8 行 目 、 第 1 図 ) 【発明の開示】 【発明が解決しようとする課題】 [0003]前述の従来のMOSトランジスタは、以下の問題を有する。 [0004]第1の問題として、前述の従来のMOSトランジスタは、金属の単層構造からなるゲー 10 ト電極を有する。よって、金属の単層構造からなるゲート電極は、ポリシリコンの単層構 造からなるゲート電極に比較して、仕事関数が低い。このことは、MOSトランジスタの 性能の低下につながる。 [0005]第2の問題として、前述の従来のMOSトランジスタは、ゲート電極と同じ金属の単層 構造からなるソース・ドレインコンタクト配線層を有する。即ち、ソース・ドレインコン タクト配線層を構成する金属の単層が、不純物を含むシリコンからなるソース・ドレイン 領域に直接接する。よって、スパイクや金属配線に含有される析出物によるゲート絶縁膜 の劣化が生じる。 [0006]20 第3の問題として、従来の半導体装置の製造方法は、LOCOS行程を経てフィールド 酸化膜を形成するため、レジストパターンからなるマスクを形成する多くの行程を必要と する。 [0007]そこで、本発明の目的は、前述した問題のない半導体装置を提供することである。 [0008]更に、本発明の目的は、前述した問題のない半導体装置の製造方法を提供することであ る。 【課題を解決するための手段】  $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$ 30 本発明は、半導体基板の上方に、第1の絶縁膜を形成する行程と、前記第1の絶縁膜上 に、ポリシリコン 膜と前記 ポリシリコン 膜を介し前記 第1の絶縁膜から離間する金属膜と を含む積層体を形成する行程と、前記積層体をパターニングすることで、第1の配線層と 、第1の電極とを同時に形成する行程と、を含む半導体装置の製造方法を提供する。 [0010]更に、本発明は、半導体基板と、前記半導体基板の上方に設けられた第1の絶縁膜と、 前 記 第 1 の 絶 縁 膜 上 に 設 け ら れ 、 第 1 の ポ リ シ リ コ ン 膜 と 前 記 第 1 の ポ リ シ リ コ ン 膜 を 介 し前記第1の絶縁膜から離間する第1の金属膜とを含む第1の電極と、前記第1の絶縁膜 上に設けられ、前記第1のポリシリコン膜と同一物質からなる第2のポリシリコン膜と、 前 記 第 2 の ポ リ シ リ コ ン 膜 を 介 し 前 記 第 1 の 絶 縁 膜 か ら 離 間 す る と 共 に 前 記 第 1 の 金 属 膜 40 と 同 一 物 質 か ら な る 第 2 の 金 属 膜 と を 含 む 第 1 の 配 線 層 と 、 を 含 む 半 導 体 装 置 を 提 供 す る 【発明の効果】  $\begin{bmatrix} 0 & 0 & 1 & 1 \end{bmatrix}$ 本発明によれば、半導体基板の上方に延在する絶縁膜上に、ポリシリコン膜を形成し、 該 ポ リ シ リ コ ン 膜 上 に 金 属 膜 を 形 成 し て 、 前 記 ポ リ シ リ コ ン 膜 と 前 記 金 属 膜 と を 含 む 積 層 体を形成する。その後、この積層体をパターニングすることで、電極と、配線層とを同時 に形成する。このため、本発明は、以下の効果を奏する。

【0012】

本発明に係る半導体装置は、ポリシリコン膜と、金属膜との2層構造からなる配線層と 50

、前記配線層と同一の2層構造からなる電極とを含む。よって、ポリシリコン膜と、金属 膜との2層構造からなる電極は、金属の単層構造からなる電極に比較して、仕事関数が高 い。このことは、半導体装置が、所望の高い性能を有することを可能し、且つ所望の高い 信頼性を維持することを可能にする。

[0013]

配線層は、ポリシリコン膜と、金属膜との2層構造からなる。ここで、ポリシリコン膜が絶縁膜に直接接し、一方、金属膜は、絶縁膜からポリシリコン膜を介して離間している。このため、スパイクや金属配線に含有される析出物による絶縁膜の劣化は生じない。 【0014】

本発明に係る半導体装置の形成方法は、配線層と、電極とを同一行程で形成する。この 10 ため、レジストパターンからなるマスクを形成する行程数は、配線層と、電極とを別の行 程で形成する場合に比較して、少なくてすむ。

【発明を実施するための最良の形態】

【 0 0 1 5 】

(1) 第1実施形態

本実施形態によれば、 N チャネル M O S トランジスタ及び P チャネル M O S トランジス タを有する高耐圧半導体装置、及びその製造方法が提供される。

[0016]

(高耐圧半導体装置の構造)

図 9 ( c )は、本発明の第 1 実施形態に係る高耐圧半導体装置の構造を示す部分縦断面 20 図である。

本実施形態に係る高耐圧半導体装置は、以下の構造を有する。

【0018】

P型単結晶シリコン基板1は、N型ウェル2を有する。P型単結晶シリコン基板1の上 部領域に、P型活性領域を画定するP型チャネルストッパー14が設けられる。N型ウェ ル2の上部領域に、N型活性領域を画定するN型チャネルストッパー15が設けられる。 P型活性領域に、NチャネルMOSトランジスタが形成される。N型活性領域に、Pチャ ネルMOSトランジスタが形成される。

【0019】

N チャネル M O S トランジスタは、 N 型ソース領域と、 N 型ドレイン領域と、 N 型ソー ス領域と N 型ドレイン領域との間に画定される N チャネル領域と、 N チャネル領域の上方 であって且つゲート酸化膜16上に形成された第1のゲート電極31-1と、 N 型ソース 領域に接触する第1のソースコンタクト配線層32-1と、 N 型ドレイン領域に接触する 第1のドレインコンタクト配線層33-1とからなる。 N 型ソース領域は、第1のN<sup>-</sup>低 濃度拡散領域10-1及び第1のN<sup>+</sup>高濃度拡散領域11-1からなる。 N 型ドレイン領 域は、第2のN<sup>-</sup>低濃度拡散領域10-2及び第2のN<sup>+</sup>高濃度拡散領域11-2からな る。第1のソースコンタクト配線層32-1は、第1のポリシリコン層17-1と第1の 金属層18-1とからなる。第1のドレインコンタクト配線層33-1は、第3のポリシ リコン層17-3と第3の金属層18-3とからなる。第1のゲート電極31-1は、第 2のポリシリコン層17-2と、第2の金属層18-2との積層構造体からなる。

P チャネル M O S トランジスタは、 P 型ソース領域と、 P 型ドレイン領域と、 P 型ソー ス領域と P 型ドレイン領域との間に画定される P チャネル領域と、 P チャネル領域の上方 であって且つゲート酸化膜16上に形成された第2のゲート電極31-2と、 P 型ソース 領域に接触する第2のソースコンタクト配線層32-2と、 P 型ドレイン領域に接触する 第2のドレインコンタクト配線層33-2とからなる。 P 型ソース領域は、第1の P <sup>-</sup> 濃度拡散領域12-1及び第1の P <sup>+</sup> 高濃度拡散領域13-1からなる。 P 型ドレイン領 域は、第2の P <sup>-</sup> 低濃度拡散領域12-2及び第2の P <sup>+</sup> 高濃度拡散領域13-2からな る。第2の ソースコンタクト配線層32-2は、第4のポリシリコン層17-4と第4の 30

金属層18-4とからなる。第2のドレインコンタクト配線層33-2は、第6のポリシリコン層17-6と第6の金属層18-6とからなる。第2のゲート電極31-2は、第5のポリシリコン層17-5と、第5の金属層18-5との積層構造体からなる。 【0021】

具体的には、第1のN<sup>+</sup> 高濃度拡散領域11-1の上方に、第1のポリシリコン層17 - 1と第1の金属層18-1との第1の積層構造体からなる、第1のソースコンタクト配 線層32-1が設けられる。Nチャネル領域の上方に、第2のポリシリコン層17-2と 第2の金属層18-2との第2の積層構造体からなる、第1のゲート電極31-1が設け られる。第2のN<sup>+</sup> 高濃度拡散領域11-2の上方に、第3のポリシリコン層17-3と 第3の金属層18-3との第3の積層構造体からなる、第1のドレインコンタクト配線層 33-1が設けられる。更に、第1のP<sup>+</sup> 高濃度拡散領域13-1の上方に、第4のポリ シリコン層17-4と第4の金属層18-4との第4の積層構造体からなる、第2のソー スコンタクト配線層32-2が設けられる。第1のP<sup>-</sup> 低濃度拡散領域12-1と第2の P<sup>-</sup> 低濃度拡散領域12-2との間で画定されるPチャネル領域の上方に、第5のポリシ リコン層17-5と第5の金属層18-5との第5の積層構造体からなる、第2のゲート 電極31-2が設けられる。第2のP<sup>+</sup> 高濃度拡散領域13-2の上方に、第6のポリシ リコン層17-6と第6の金属層18-6との第6の積層構造体からなる、第2のドレイ ンコンタクト配線層33-2が設けられる。

[0022]

第1のゲート電極31-1は、第1及び第2のN<sup>-</sup>低濃度拡散領域10-1、10-2 20 にオーバーラップするが、第1及び第2のN<sup>+</sup>高濃度拡散領域11-1、11-2にはオ ーバーラップしない。第2のゲート電極31-2は、第1及び第2のN<sup>-</sup>低濃度拡散領域 12-1,12-2にオーバーラップするが、第1及び第2のN<sup>+</sup>高濃度拡散領域13-1、13-2にはオーバーラップしない。このオーバーラップ構造は、電界緩和効果を奏 する。

[0023]

第1及び第2のゲート電極31-1、31-2、並びに、第1のソース・ドレインコン タクト配線層32-1、33-1及び第2のソース・ドレインコンタクト配線層32-2 、33-2は、共通のポリシリコン膜17と金属膜18との積層体をパターニングするこ とで同時に形成される。よって、第1及び第2のゲート電極31-1、31-2、並びに 、第1のソース・ドレインコンタクト配線層32-1、33-1及び第2のソース・ドレ インコンタクト配線層32-2、33-2は、同一の積層構造を有する。ここで、第1乃 至第6のポリシリコン層17-1乃至17-6は、実質同一の膜厚を有し、更に、第1乃 至第6の金属層18-1乃至18-6は、実質同一の膜厚を有する。

【0024】

以下、本実施形態に係る高耐圧半導体装置の製造方法につき、添付図面を参照して説明 する。

[0025]

(高耐圧MOSトランジスタの製造方法)

図 1 乃至図 9 は、本発明の第 1 実施形態に係る高耐圧半導体装置の製造行程を示す部分 40 縦断面図である。以下、高耐圧半導体装置の製造行程につき説明する。

【 0 0 2 6 】

図1(a)に示すように、既知のフォトリソグラフィー技術により、 P型単結晶シリコン基板1上に、レジストパターン21を形成する。

【0027】

図1(b)に示すように、レジストパターン21をマスクとして使用して、加速エネル ギー150keV及びドーズ量3.0×10<sup>12</sup>cm<sup>-2</sup>乃至5.0×10<sup>12</sup>cm<sup>-2</sup> の条件下で、N型不純物であるリン(P)を、P型単結晶シリコン基板1に選択的に注入 する。その後、1070 で500分間熱処理を行うことで、注入されたN型不純物の熱 拡散を引き起こし、P型単結晶シリコン基板1中に、深さ6µm乃至7µmのN型ウェル 10

(7)

2を選択的に形成する。

【0028】

図1(c)に示すように、レジストパターン21を既知の方法で除去する。

[0029]

図2(a)に示すように、既知の熱酸化行程により、P型単結晶シリコン基板1の表面 及びN型ウェル2の表面を熱酸化することで、P型単結晶シリコン基板1上及びN型ウェ ル2上に亘り延在すると共に膜厚500 を有するシリコン酸化膜3を形成する。 【0030】

図 2 ( b ) に示すように、既知のフォトリソグラフィー技術により、シリコン酸化膜 3 上に、レジストパターン 2 2 を形成する。

【0031】

図2(c)に示すように、レジストパターン22をマスクとして使用して、加速エネル ギー60keV及びドーズ量1.0×10<sup>13</sup>cm<sup>2</sup>の条件下で、N型不純物であるリ ン(P)を、シリコン酸化膜3を介しP型単結晶シリコン基板1中に選択的に注入するこ とで、P型単結晶シリコン基板1中に、第1のN<sup>-</sup>低濃度不純物注入領域4-1及び第2 のN<sup>-</sup>低濃度不純物注入領域4-2を選択的に形成する。ここで、第1のN<sup>-</sup>低濃度不純 物注入領域4-1及び第2のN<sup>-</sup>低濃度不純物注入領域4-2は、P型単結晶シリコン基 板1の一部を介し互いに離間すると共に、N型ウェル2からも離間する。

【0032】

図3(a)に示すように、レジストパターン22を既知の方法で除去する。その後、既 20 知のフォトリソグラフィー技術により、シリコン酸化膜3上に、レジストパターン23を 形成する。

【0033】

図3(b)に示すように、レジストパターン23をマスクとして使用して、加速エネル ギー70keV及びドーズ量1.0×10<sup>13</sup>cm<sup>-2</sup>の条件下で、P型不純物であるボ ロン(B)又は二弗化ボロン(BF<sub>2</sub>)を、シリコン酸化膜3を介しN型ウェル2中に選 択的に注入することで、N型ウェル2中に、第1のP<sup>-</sup>低濃度不純物注入領域5-1及び 第2のP<sup>-</sup>低濃度不純物注入領域5-2を選択的に形成する。ここで、第1のP<sup>-</sup>低濃度 不純物注入領域5-1及び第2のP<sup>-</sup>低濃度不純物注入領域5-2は、N型ウェル2の一 部を介し互いに離間すると共に、P型単結晶シリコン基板1からも離間する。 【0034】

図3(c)に示すように、レジストパターン23を既知の方法で除去する。

[0035]

図 4 ( a ) に示すように、既知のフォトリソグラフィー技術により、シリコン酸化膜 3 上に、レジストパターン 2 4 を形成する。

[0036]

図4(b)に示すように、レジストパターン24をマスクとして使用して、加速エネル ギー30 50keV乃至及びドーズ量1.0×10<sup>15</sup> cm<sup>-2</sup>の条件下で、N型不純 物であるリン(P)を、シリコン酸化膜3を介し、第1のN<sup>-</sup>低濃度不純物注入領域4-1、第2のN<sup>-</sup>低濃度不純物注入領域4-2、及びN型ウェル2に選択的に注入すること で、第1のN<sup>-</sup>低濃度不純物注入領域4-1及び第2のN<sup>-</sup>低濃度不純物注入領域4-2 中に、それぞれ、第1のN<sup>+</sup>高濃度不純物注入領域6-1及び第2のN<sup>+</sup>高濃度不純物注入 領域7を選択的に形成する。ここで、第1のN<sup>+</sup>高濃度不純物注入領域6-1及び第2のN<sup>+</sup>高濃度不純物注入 領域7を選択的に形成する。ここで、第1のN<sup>+</sup>高濃度不純物注入領域6-1及び第2の N<sup>+</sup>高濃度不純物注入領域6-2は、それぞれ、第1のN<sup>-</sup>低濃度不純物注入領域4-1 及び第2のN<sup>-</sup>低濃度不純物注入領域7は、平面でみて、第1のP<sup>-</sup>低濃度不純物注入領 域5-1及び第2のP<sup>-</sup>低濃度不純物注入領域5-2を囲むよう、矩形ループ状に延在し ている。N<sup>+</sup>高濃度不純物注入領域7は、N型ウェル2を介して、第1のP<sup>-</sup>低濃度不純物注入領 域5-1及び第2のP<sup>-</sup>低濃度不純物注入領域7は、N型ウェル2を介して、第1のP<sup>-</sup>低濃度不純 30

10

基板1から離間される。

【 0 0 3 7 】

図4(c)に示すように、レジストパターン24を既知の方法で除去する。

[0038]

図 5 ( a ) に示すように、既知のフォトリソグラフィー技術により、シリコン酸化膜 3 上に、レジストパターン 2 5 を形成する。

【 0 0 3 9 】

図5(b)に示すように、レジストパターン25をマスクとして使用して、加速エネル 50 k e V 乃至及びドーズ量 1 .0 × 1 0 <sup>1 5</sup> c m <sup>- 2</sup> の条件下で、 P 型不純 ギー40 物であるボロン(B)又は二弗化ボロン(BF 。)を、シリコン酸化膜3を介し、第1の P 低濃度不純物注入領域5 - 1、第2のP 低濃度不純物注入領域5 - 2、及びP型単 結晶シリコン基板1に選択的に注入することで、第1のP^低濃度不純物注入領域5-1 及び第 2 の P <sup>-</sup> 低濃度不純物注入領域 5 - 2 中に、それぞれ、第 1 の P <sup>+</sup> 高濃度不純物注 入領域 8 - 1 及び 第 2 の P<sup>+</sup> 高 濃度 不 純 物 注 入 領 域 8 - 2 を 選 択 的 に 形 成 す る 一 方 で 、 P 型単結晶シリコン基板 1 中に第 3 の P <sup>+</sup> 高濃度不純物注入領域 9 を選択的に形成する。こ こで、 第 1 の P <sup>+</sup> 高 濃 度 不 純 物 注 入 領 域 8 - 1 及 び 第 2 の P <sup>+</sup> 高 濃 度 不 純 物 注 入 領 域 8 -2は、それぞれ、第1の P 、低濃度不純物注入領域 5 - 1 及び第2の P 、低濃度不純物注 入領域 5 - 2 を介して、 N 型ウェル 2 から離間される。 第 3 の P <sup>+</sup> 高濃度不純物注入領域 9は、平面でみて、第1のN<sup>-</sup>低濃度不純物注入領域4-1及び第2のN<sup>-</sup>低濃度不純物 注入領域4 - 2 を囲むよう、矩形ループ状に延在している。第 3 の P <sup>↑</sup> 高濃度不純物注入 領域9は、P型単結晶シリコン基板1を介して、第1のN^低濃度不純物注入領域4-1 及び第2のN^低濃度不純物注入領域4-2並びにN型ウェル2から離間される。 [0040]

図5(c)に示すように、レジストパターン25を既知の方法で除去する。

図6(a)に示すように、1000 で200分間熱処理を行うことで、第1及び第2 のN<sup>-</sup>低濃度不純物注入領域4-1、4-2中のN型不純物、第1及び第2のN<sup>+</sup>高濃度 不純物注入領域6-1、6-2中のN型不純物、及び第3のN<sup>+</sup>高濃度不純物注入領域7 中のN型不純物、並びに、第1及び第2のP<sup>-</sup>低濃度不純物注入領域5-1、5-2中の P型不純物、第1及び第2のP<sup>+</sup>高濃度不純物注入領域8-1、8-2中のP型不純物、 及び第3のP<sup>+</sup>高濃度不純物注入領域9中のP型不純物の熱拡散を同時に行う。 【0042】

この熱拡散行程により、第1のN<sup>-</sup>低濃度不純物注入領域4 - 1及び第1のN<sup>+</sup>高濃度 不純物注入領域6 - 1は、第1のN<sup>-</sup>低濃度拡散領域10 - 1及び第1のN<sup>+</sup>高濃度拡散 領域11 - 1になる。更に、第2のN<sup>-</sup>低濃度不純物注入領域4 - 2及び第2のN<sup>+</sup>高濃 度不純物注入領域6 - 2は、第2のN<sup>-</sup>低濃度拡散領域10 - 2及び第2のN<sup>+</sup>高濃度 撤領域11 - 2になる。更に、第1のP<sup>-</sup>低濃度不純物注入領域5 - 1及び第1のP<sup>+</sup>高 濃度不純物注入領域8 - 1は、第1のP<sup>-</sup>低濃度拡散領域12 - 1及び第1のP<sup>+</sup>高濃度 拡散領域13 - 1になる。更に、第2のP<sup>-</sup>低濃度不純物注入領域5 - 2及び第2のP<sup>+</sup> 高濃度不純物注入領域8 - 2は、第2のP<sup>-</sup>低濃度不純物注入領域5 - 2及び第2のP<sup>+</sup> 高濃度不純物注入領域8 - 2は、第2のP<sup>-</sup>低濃度不純物注入領域5 - 2及び第2のP<sup>+</sup> 高濃度不純物注入領域8 - 2は、第2のP<sup>-</sup>低濃度不純物注入領域9 は、P型チャネル ストッパー14になり、第3のN<sup>+</sup>高濃度不純物注入領域7 は、N型チャネルストッパー 15になる。

【0043】

不純物の熱拡散深さは、熱拡散行程前の不純物注入領域の不純物濃度に依存する。よって、第1及び第2のN<sup>+</sup>高濃度拡散領域11-1、11-2は、第1及び第2のN<sup>-</sup>低濃 度拡散領域10-1、10-2より大きな深さを有する。第1及び第2のP<sup>+</sup>高濃度拡散 領域13-1、13-2は、第1及び第2のP<sup>-</sup>低濃度拡散領域12-1、12-2より 大きな深さを有する。 【0044】 10

20

ここで、 P 型 チャネルストッパー14は、 P 型 単 結 晶 シリコン 基板 1 より不 純物 濃度が 高 N P <sup>+</sup> 高 濃 度 拡 散 領 域 か ら な る 。 N 型 チ ャ ネ ル ス ト ッ パ ー 1 5 は 、 N 型 ウ ェ ル 2 よ り 不 純物濃度が高いN^高濃度拡散領域からなる。第1のN^低濃度拡散領域10-1及び第 1のN<sup>+</sup> 高濃度拡散領域11-1は、N型ソース領域を構成する。第2のN<sup>-</sup> 低濃度拡散 領域10-2及び第2のN<sup>↑</sup> 高濃度拡散領域11-2は、N型ドレイン領域を構成する。 第1の P<sup>-</sup>低濃度拡散領域12-1及び第1の P<sup>+</sup>高濃度拡散領域13-1は、 P型ソー ス領域を構成する。第2のP^低濃度拡散領域12-2及び第2のP^高濃度拡散領域1 3 - 2 は、 P 型 ド レイン領域を構成する。即ち、 N 型 ソース領域と N 型 ド レイン領域とが 、 P 型単結晶シリコン基板1中に形成される。一方、 P 型ソース領域と P 型ドレイン領域 とが、N型ウェル2中に形成される。N型ソース領域とN型ドレイン領域との間の距離で 、 N 型チャネルの長さが規定される。 P 型ソース領域と P 型ドレイン領域との間の距離で P型チャネルの長さが規定される。 P型チャネルストッパー14は、 平面でみて、 N型 ソース領域と N 型 ド レイン 領域とを 囲 む よ う 、 P 型 単 結 晶 シ リ コ ン 基 板 1 の 上 部 領 域 に 矩 形ループ状に延在している。 N 型チャネルストッパー15 は、平面でみて、 N 型ウェル 2 の上部領域にP型ソース領域とP型ドレイン領域とを囲むよう、矩形ループ状に延在して いる。

[0045]

図6(b)に示すように、前述の既に複数回行われたイオン注入行程において、不純物が、シリコン酸化膜3を貫通したので、シリコン酸化膜3は、既にダメージを受けている。そこで、既知の方法により、シリコン酸化膜3を除去する。結果、N型ソース領域、N型ドレイン領域、P型チャネルストッパー14及びN型チャネルストッパー15の表面、並びに、P型単結晶シリコン基板1及びN型ウェル2の表面が露出する。

【0046】

図6(c)に示すように、既知の酸化技術により、膜厚1000 を有するゲート絶縁 膜16を、前述の露出表面上に形成する。ゲート絶縁膜16は、シリコン酸化膜又はシリ コン酸窒化膜で構成することができる。

【0047】

図7(a)に示すように、CVD(Chemical Vepor Depositi on)法により、ゲート絶縁膜16上に、膜厚2000 を有するポリシリコン膜17を 30 形成する。ゲート絶縁膜16とポリシリコン膜17とは、積層体を形成する。 【0048】

図 7 (b)に示すように、既知のフォトリソグラフィー技術により、ゲート絶縁膜 1 6 上に、レジストパターン 2 6 を形成する。

【0049】

図7(c)に示すように、レジストパターン26をマスクとして使用して、既知の異方 性エッチング技術により、ゲート絶縁膜16とポリシリコン膜17とからなる前述の積層 体を選択的にエッチングして、積層体中にコンタクトホールを形成する。結果、第1及び 第2のN<sup>+</sup>高濃度拡散領域11-1、11-2及び第1のP<sup>+</sup>高濃度拡散領域13-1、 13-2の各々の表面の一部がコンタクトホールを介して露出する。各コンタクトホール の直径は、典型例として、0.7µmであってもよい。前述の積層体の厚さは、3000 なので、前述の各コンタクトホールは、非常に小さいアスペクト比を有する。

40

10

20

図 8 ( a ) に示すように、既知の方法によりレジストパターン 2 6 を除去する。 【 0 0 5 1 】

図8(b)に示すように、既知のスパッタ技術により、ポリシリコン膜17上及び前述の各コンタクトホール中に、金属膜18を形成することで、ポリシリコン膜17と金属膜 18とからなる積層体を形成する。前述したように、各コンタクトホールの非常に小さい アスペクト比は、ボイドを形成することなく、各コンタクトホールが金属膜18により完 全に埋め込まれることを可能にすると共に、金属膜18が概ね平坦な表面を有することを

可能にする。金属膜18は、コンタクトホールを介して、第1及び第2のN<sup>+</sup>高濃度拡散 領域11-1、11-2及び第1のP<sup>+</sup>高濃度拡散領域13-1、13-2の各々の表面 の一部と接触する。この金属膜18は、典型的には、アルミニウム膜で構成することが可 能である。また、この金属膜18は、銅膜で構成してもよい。 【0052】

(10)

図 8 ( c ) に示すように、既知のフォトリソグラフィー技術により、金属膜 1 8 上に、 レジストパターン 2 7 を形成する。

【0053】

図9(a)に示すように、レジストパターン27をマスクとして使用して、既知の異方 性エッチング技術により、ポリシリコン膜17と金属膜18とからなる積層構造体を、選 択的にエッチングする。結果、第1のN<sup>+</sup>高濃度拡散領域11-1の上方に、第1のポリ シリコン層 1 7 - 1 と第 1 の金属層 1 8 - 1 との第 1 の積層体が形成される。第 1 の N -低 濃 度 拡 散 領 域 1 0 - 1 と 第 2 の N ` 低 濃 度 拡 散 領 域 1 0 - 2 との 間 で 画 定 さ れ る N チ ャ ネル領域の上方に、第2のポリシリコン層17-2と第2の金属層18-2との第2の積 層構造体が形成される。第2のN<sup>+</sup>高濃度拡散領域11-2の上方に、第3のポリシリコ ン 層 1 7 - 3 と 第 3 の 金 属 層 1 8 - 3 との 第 3 の 積 層 構 造 体 が 形 成 さ れ る 。 更 に 、 第 1 の P <sup>↑</sup> 高濃度拡散領域13-1の上方に、第4のポリシリコン層17-4と第4の金属層1 8 - 4 との第 4 の積層構造体が形成される。第 1 の P <sup>-</sup> 低濃度拡散領域 1 2 - 1 と第 2 の P 低濃度拡散領域12-2との間で画定されるPチャネル領域の上方に、第5のポリシ リコン 層 1 7 - 5 と 第 5 の 金 属 層 1 8 - 5 との 第 5 の 積 層 構 造 体 が 形 成 さ れ る 。 第 2 の P <sup>↑</sup> 高濃度拡散領域13-2の上方に、第6のポリシリコン層17-6と第6の金属層18 - 6 との第 6 の積層構造体が形成される。第 2 の積層構造体は、第 1 及び第 2 の N 「低濃 度 拡 散 領 域 1 0 - 1 、 1 0 - 2 に オーバー ラ ッ プ す る が 、 第 1 及 び 第 2 の N <sup>↑</sup> 高 濃 度 拡 散 領 域 1 1 - 1 、 1 1 - 2 に は オーバーラップ しない。 第 5 の 積 層 構 造 体 は 、 第 1 及 び 第 2 の N <sup>-</sup> 低 濃 度 拡 散 領 域 1 2 - 1 , 1 2 - 2 に オーバー ラップ す る が 、 第 1 及 び 第 2 の N <sup>+</sup> 高濃度拡散領域13-1、13-2にはオーバーラップしない。 [0054]

図9(b)に示すように、既知の方法によりレジストパターン104を除去する。結果 、 第 1 の N <sup>+</sup> 高 濃 度 拡 散 領 域 1 1 - 1 の 上 方 に 、 第 1 の ポ リ シ リ コ ン 層 1 7 - 1 と 第 1 の 金属層18 - 1との第1の積層構造体からなる、第1のソースコンタクト配線層32 - 1 が形成される。Nチャネル領域の上方に、第2のポリシリコン層17-2と第2の金属層 18-2との第2の積層構造体からなる、第1のゲート電極31-1が形成される。第2 の N <sup>+</sup> 高 濃 度 拡 散 領 域 1 1 - 2 の 上 方 に 、 第 3 の ポ リ シ リ コ ン 層 1 7 - 3 と 第 3 の 金 属 層 18-3との第3の積層構造体からなる、第1のドレインコンタクト配線層33-1が形 成される。更に、第1のP<sup>+</sup>高濃度拡散領域13-1の上方に、第4のポリシリコン層1 7 - 4 と第 4 の 金属 層 1 8 - 4 との第 4 の 積層 構造体 からなる、第 2 の ソースコンタクト 配線層32-2が形成される。第1のP⁻低濃度拡散領域12-1と第2のP⁻低濃度拡 散領域12-2との間で画定されるPチャネル領域の上方に、第5のポリシリコン層17 - 5 と第 5 の 金 属 層 1 8 - 5 との 第 5 の 積 層 構 造 体 から な る 、 第 2 の ゲ ー ト 電 極 3 1 - 2 が形成される。第2の P <sup>+</sup> 高濃度拡散領域13 - 2の上方に、第6のポリシリコン層17 - 6と第6の金属層18-6との第6の積層構造体からなる、第2のドレインコンタクト 配 線 層 3 3 - 2 が 形 成 さ れ る 。 第 1 の ゲ ー ト 電 極 3 1 - 1 は 、 第 1 及 び 第 2 の N <sup>-</sup> 低 濃 度 拡散領域10-1、10-2にオーバーラップするが、第1及び第2のN<sup>↑</sup> 高濃度拡散領 域 1 1 - 1、 1 1 - 2 にはオーバーラップしない。 第 2 のゲート 電極 3 1 - 2 は、 第 1 及 び 第 2 の N ^ 低 濃 度 拡 散 領 域 1 2 - 1 , 1 2 - 2 に オ ー バ ー ラ ッ プ す る が 、 第 1 及 び 第 2 の N <sup>+</sup> 高濃度拡散領域13-1、13-2にはオーバーラップしない。このオーバーラッ プ構造は、電界緩和効果を奏する。

[0055]

P型単結晶シリコン基板1の上部領域であって、P型チャネルストッパー14で囲まれたP型活性領域に、NチャネルMOSトランジスタが形成される。このNチャネルMOS

10

30

20

40

トランジスタは、N型ソース領域と、N型ドレイン領域と、N型ソース領域とN型ドレイン領域との間に画定されるNチャネル領域と、Nチャネル領域の上方であって且つゲート酸化膜16上に形成された第1のゲート電極31-1と、N型ソース領域に接触する第1のソースコンタクト配線層32-1と、N型ドレイン領域に接触する第1のドレインコンタクト配線層33-1とからなる。前述したようにN型ソース領域は、第1のN「低濃度拡散領域10-1及び第1のN<sup>+</sup>高濃度拡散領域11-2からなる。 第2のN「低濃度拡散領域10-2及び第2のN<sup>+</sup>高濃度拡散領域11-2からなる。 第1のソースコンタクト配線層32-1は、第1のポリシリコン層17-1と第1の金属層18-1とからなる。第1のドレインコンタクト配線層33-1は、第3のポリシリコン層17-2と、第2の金属層18-2との積層構造体からなる。

【0056】

N型ウェル2の上部領域であって、N型チャネルストッパー15で囲まれたN型活性領 域に、PチャネルMOSトランジスタが形成される。このPチャネルMOSトランジスタ は、P型ソース領域と、P型ドレイン領域と、P型ソース領域とP型ドレイン領域との間 に画定されるPチャネル領域と、Pチャネル領域の上方であって且つゲート酸化膜16上 に形成された第2のゲート電極31-2と、P型ソース領域に接触する第2のソースコン タクト配線層32-2と、P型ドレイン領域に接触する第2のドレインコンタクト配線層 33-2とからなる。前述したようにP型ソース領域は、第1のP<sup>-</sup>低濃度拡散領域12 -1及び第1のP<sup>+</sup>高濃度拡散領域13-1からなる。P型ドレイン領域は、第2のP<sup>-</sup> 低濃度拡散領域12-2及び第2のP<sup>+</sup>高濃度拡散領域13-2からなる。第2のソース コンタクト配線層32-2は、第4のポリシリコン層17-4と第4の金属層18-4と からなる。第2のドレインコンタクト配線層33-2は、第6のポリシリコン層17-6 と第6の金属層18-6とからなる。第2のゲート電極31-2は、第5のポリシリコン 層17-5と、第5の金属層18-5との積層構造体からなる。

第1及び第2のゲート電極31-1、31-2、並びに、第1のソース・ドレインコン タクト配線層32-1、33-1及び第2のソース・ドレインコンタクト配線層32-2、 、33-2は、共通のポリシリコン膜17と金属膜18との積層体をパターニングするこ とで同時に形成される。よって、第1及び第2のゲート電極31-1、31-2、並びに 、第1のソース・ドレインコンタクト配線層32-1、33-1及び第2のソース・ドレ インコンタクト配線層32-2、33-2は、同一の積層構造を有する。ここで、第1乃 至第6のポリシリコン層17-1乃至17-6は、実質同一の膜厚を有し、更に、第1乃 至第6の金属層18-1乃至18-6は、実質同一の膜厚を有する。 【0058】

図9(c)に示すように、既知のプラズマCVDにより、シリコン窒化膜からなる表面 保護膜を、ゲート絶縁膜16上に形成することで、前述のNチャネルMOSトランジスタ 及びPチャネルMOSトランジスタを完全に埋め込むことで、半導体装置が完成する。 【0059】

尚、上記イオン注入は、基板面に垂直方向にイオンを打ち込む行程である。

[0060]

(効果)

前述したように、ゲート酸化膜16上に、ポリシリコン膜17を形成する。ゲート酸化 膜16とポリシリコン膜17との積層体に、ソース・ドレインコンタクトを形成する。そ の後、該ポリシリコン膜17上及びソース・ドレインコンタクト中に金属膜18を形成し て、該ポリシリコン膜17と該金属膜18とからなる積層体を形成する。その後、この積 層体をパターニングして、各々が、ポリシリコン層と金属層との積層構造体からなるゲー ト電極と、ソース・ドレインコンタクト配線層とを同時に形成する。更に、フィールド酸 化膜の形成に代え、チャネルストッパーを高濃度拡散領域と同時に形成する。このため、 本実施形態は、以下の効果を奏する。

## (11)

[0061]

第1の効果として、本発明に係るMOSトランジスタは、ポリシリコン層と、金属層との2層構造からなるソース・ドレインコンタクト配線層と、前記ソース・ドレインコンタクト配線層と同一の2層構造からなるゲート電極とを含む。よって、ポリシリコン層と、 金属層との2層構造からなるゲート電極は、金属の単層構造からなるゲート電極に比較して、仕事関数は高い。このことは、MOSトランジスタが、所望の高い性能を有することを可能し、且つ所望の高い信頼性を維持することを可能にする。

【0062】

第2の効果として、ソース・ドレインコンタクト配線層が、ポリシリコン層と、金属層との2層構造からなる。ここで、ポリシリコン層が不純物を含むシリコンからなるソース 10・ドレイン領域に直接接し、一方、金属層は、ソース・ドレイン領域からポリシリコン層を介して離間している。このため、スパイクや金属配線に含有される析出物によるゲート 絶縁膜の劣化は生じない。

【0063】

第3の効果として、本発明に係るMOSトランジスタの形成方法は、ソース・ドレイン コンタクト配線層と、ゲート電極とを同一行程で形成する。このため、レジストパターン からなるマスクを形成する行程数は、ソース・ドレインコンタクト配線層と、ゲート電極 とを別の行程で形成する場合に比較して、少なくてすむ。

【0064】

第4の効果として、本発明に係るMOSトランジスタは、素子分離のため、チャネル 20 ストッパーを有する。即ち、本発明に係る半導体装置の製造方法は、LOCOS行程を経 てフィールド酸化膜を形成することがないため、レジストパターンからなるマスクを形成 する行程数は、LOCOS行程を経てフィールド酸化膜を形成する場合に比較して、少な くてすむ。

[0065]

(変更例)

本実施形態では、第1及び第2のN<sup>-</sup>低濃度不純物注入領域4 - 1、4 - 2を形成した後に、第1及び第2のP<sup>-</sup>低濃度不純物注入領域5 - 1、5 - 2を形成した。本実施形態の変更例として、第1及び第2のP<sup>-</sup>低濃度不純物注入領域5 - 1、5 - 2を先に形成し、その後、第1及び第2のN<sup>-</sup>低濃度不純物注入領域4 - 1、4 - 2を形成してもよい。 【0066】

本実施形態では、第1及び第2のN<sup>+</sup>高濃度不純物注入領域6-1、6-2を形成した 後、第1及び第2のP<sup>+</sup>高濃度不純物注入領域8-1、8-2を形成した。本実施形態の 変更例として、第1及び第2のP<sup>+</sup>高濃度不純物注入領域8-1、8-2を先に形成し、 その後、第1及び第2のN<sup>+</sup>高濃度不純物注入領域6-1、6-2を形成してもよい。 【0067】

更に、シリコン酸化膜3を除去する直前の行程で、閾値電圧の制御を目的として、前述のNチャネル領域及びPチャネル領域に、それぞれ、イオン注入を行うことも可能である。

【0068】

本実施形態の変更例として、半導体装置が多層配線構造を有する構成とすることも可能 である。この場合、前述の表面保護膜に代え、層間絶縁膜を形成する。 【0069】

また、上記実施形態では、 P型単結晶シリコン基板 1 に N チャネル M O S トランジスタ を形成し、 N 型ウェル 2 に P チャネル M O S トランジスタを形成した。しかし、本実施形 態の変更例として、 N 型単結晶シリコン基板に P ウェルを選択的に形成し、 N 型単結晶シ リコン基板に P チャネル M O S トランジスタを形成し、 P 型ウェルに N チャネル M O S ト ランジスタを形成してもよい。本実施形態の更なる変更例として、シリコン基板に、 N 型 ウェルと、 P 型ウェルとを形成し、 N 型ウェルに P チャネル M O S トランジスタを形成し 、 P 型ウェルに N チャネル M O S トランジスタを形成してもよい。

40

30

(12)

[0070]

上記実施形態では、ゲート絶縁膜上に設けられたゲート電極を有するMOSトランジス タを含む半導体装置を製造した。しかし、本実施形態の変更例として、ゲート絶縁膜上に 設けられたフローティングゲート電極を有するMOSトランジスタを含む半導体装置を製 造する場合にも、本発明を適用することができる。この場合、ポリシリコン膜17と金属 膜18との積層構造体をパターニングすることで、フローティングゲート電極と、ソース ・ドレインコンタクト配線層とを同時に形成することが可能となる。

(13)

[0071]

前述した各層の厚さや各層の不純物濃度は、あくまで一例にすぎず、設計変更可能であることはいうまでもない。

【図面の簡単な説明】

【0072】

【図1】本発明の第1実施形態に係る高耐圧半導体装置製造方法における一連の製造行程 を示す部分縦断面図である。

【 図 2 】本 発 明 の 第 1 実 施 形 態 に 係 る 高 耐 圧 半 導 体 装 置 製 造 方 法 に お け る 一 連 の 製 造 行 程 を 示 す 部 分 縦 断 面 図 で あ る 。

【図3】本発明の第1実施形態に係る高耐圧半導体装置製造方法における一連の製造行程 を示す部分縦断面図である。

【図4】本発明の第1実施形態に係る高耐圧半導体装置製造方法における一連の製造行程 を示す部分縦断面図である。

【 図 5 】本 発 明 の 第 1 実 施 形 態 に 係 る 高 耐 圧 半 導 体 装 置 製 造 方 法 に お け る 一 連 の 製 造 行 程 を 示 す 部 分 縦 断 面 図 で あ る 。

【図 6】本発明の第1実施形態に係る高耐圧半導体装置製造方法における一連の製造行程 を示す部分縦断面図である。

【 図 7 】本 発 明 の 第 1 実 施 形 態 に 係 る 高 耐 圧 半 導 体 装 置 製 造 方 法 に お け る 一 連 の 製 造 行 程 を 示 す 部 分 縦 断 面 図 で あ る 。

【図8】本発明の第1実施形態に係る高耐圧半導体装置製造方法における一連の製造行程 を示す部分縦断面図である。

【 図 9 】本 発 明 の 第 1 実 施 形 態 に 係 る 高 耐 圧 半 導 体 装 置 製 造 方 法 に お け る 一 連 の 製 造 行 程 を 示 す 部 分 縦 断 面 図 で あ る 。

【符号の説明】 【0073】

P型単結晶シリコン基板

2 N型ウェル

3 シリコン酸化膜

4 1 第 1 の N <sup>-</sup> 低 濃 度 不 純 物 注 入 領 域

4 2 第 2 の N<sup>-</sup>低濃度不純物注入領域

5 1 第1のP<sup>-</sup>低濃度不純物注入領域

5 2 第 2 の P 低濃度不純物注入領域

6 1 第1のN<sup>+</sup>高濃度不純物注入領域
6 2 第2のN<sup>+</sup>高濃度不純物注入領域

6 2 第2のN<sup>+</sup>高濃度不純物注入領域
7 第3のN<sup>+</sup>高濃度不純物注入領域
8 1 第1のP<sup>+</sup>高濃度不純物注入領域

8 2 第 2 の P<sup>+</sup> 高濃度不純物注入領域
9 第 3 の P<sup>+</sup> 高濃度不純物注入領域

101 第1のN<sup>-</sup>低濃度拡散領域

102 第2のN<sup>-</sup>低濃度拡散領域

11 1 第1のN<sup>+</sup>高濃度拡散領域

11 2 第2のN<sup>+</sup>高濃度拡散

12 1 第1のP<sup>-</sup>低濃度拡散領域

20

10

12 2 第 2 の P<sup>-</sup>低濃度拡散領域 1 第 1 の P <sup>+</sup> 高 濃 度 拡 散 領 域 13 第2のP<sup>+</sup>高濃度拡散領域 13 2 14 P型チャネルストッパー N型チャネルストッパー 15 1 6 ゲート酸化膜 17 ポリシリコン膜 17-1 第1のポリシリコン層 17-2 第2のポリシリコン層 17-3 第3のポリシリコン層 17-4 第4のポリシリコン層 17-5 第5のポリシリコン層 17-6 第6のポリシリコン層 18 金属膜 18-1 第1の金属層 18-2 第2の金属層 18-3 第3の金属層 18-4 第4の金属層 18-5 第5の金属層 18-6 第6の金属層 19 パッシベーション膜 2 1 レジストパターン レジストパターン 22 23 レジストパターン 24 レジストパターン 25 レジストパターン 26 レジストパターン 27 レジストパターン 31 1 第1のゲート電極 3 1 2 第2のゲート電極 32-1 第1のソースコンタクト配線層 32-2 第2のソースコンタクト配線層 33-1 第1のドレインコンタクト配線層 33-2 第2のドレインコンタクト配線層

10

20





(c)

n

Ρ



















n- n-

| 4-1 n- n+

| 4-2 P\*

Ρ



P<sup>-</sup>P<sup>+</sup>

5-1

2

Ŀ

n

P- +

| 5-2 n<sup>\*</sup>

P\*











(a)









(c)



(a)





(b)



(c)

(24)

フロントペー	ジの続き											
(51) Int.Cl.					ΓI							テーマコード(参考)
H01L	27/092	(20	06.01)		ŀ	H 0 1 I	_ 21/	90		С		5 F 1 4 0
H01L	29/423	(20	06.01)		ŀ	H 0 1 I	_ 27/	10	434			
H01L	29/49	(20	06.01)		ł	H 0 1 I	_ 29/	78	371			
H01L	21/768	(20	06.01)									
H01L	21/8247	(20	06.01)									
H01L	27/115	(20	06.01)									
H01L	29/792	(20	06.01)									
H01L	29/788	(20	06.01)									
F ターム(参考	蕢) 5F048	AA05 BE03	AA08 BE07	AA09 BE15	AC01 BE16	ACO3	BA01 BH07	BB05	BB09	BB12	BC06	
	5E083	EP02	GA28	1436		DB33	DR36	DAUS				
	5F101		BD36	BH02	RHOQ	11.00	11.30					
	5F140		ΔΔ25		4B03	<b>ΒΔΟ1</b>	BC06	BC17	RD01	BDUO	BE07	
	51 140	RE04	RE11	RE15	RC02	BC28	BC30	BC37	BH15	BH17	B 101	
		BJ04	BJ05	BJ23	BJ25	BK02	BK05	BK13	BK20	BK26	BK29	
		CB02	CB08	CC08	CC13	CF00	CF01	-	-	-		