(11)特許番号

. ,	•							特許算	54429036号
(45)発行日	平成22年	⊧3月10日 (2010. 3. 10)			(24)	登録日	平成21年]	2月25日	(2009.12.25)
(51) Int.Cl.			FI						
HO1L	21/8247	(2006.01)	H01L	29/78	371	L			
H O 1L	29/788	(2006.01)	HO1L	27/10	434	ł			
HO1L	29/792	(2006.01)	HO1L	27/10	461	L			
H01L	27/115	(2006.01)	HO1L	27/10	481	L			
HO1L	27/10	(2006.01)							
							請求項	の数 1	(全 33 頁)
 (21) 出願番[₽] (22) 出願日 (65) 公開番[₽] (43) 公開日 審査請刃 前置審査 	子 子 で日	特願2004-54618 (P200 平成16年2月27日 (200 特開2005-244086 (P20 平成17年9月8日 (2005 平成17年10月26日 (20	04-54618) 04.2.27) 005-244086A) 5.9.8) 005.10.26)	(73)特許机 (74)代理。 (72)発明者	権者 3 富 東 取 人 100 弁 邦 村 相 子 1 4	1080143 出 重 マ イ 和 新 行 7 1087479 二 二 本 二 本 和 新 行 7 1087479 二 二 本 二 本 二 本 新 行 7 1087479 二 二 二 二 二 二 二 二 二 二 二 二 二	41 イクロエレク 宮区西新宿二 上野 好人 一崎市中原区 二通株式会社	・トロニジ 二丁目 7 都 【上小田中 上内	7 ス株式会社 昏1 号 ₽4 丁目1 番
				┃ 審査1	官井	亰 純			
								最新	冬百に続く

(12) 特許公報(B2)

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

(19) 日本国特許庁(JP)

<u>不揮発性半導体メモリのメモリセル</u>領域及び<u>周辺回路</u>領域を有する半導体基板の前記メ モリセル領域上に、第1の導電膜を形成する工程と、

前記第1の導電膜が形成された前記半導体基板の<u>前記メモリセル</u>領域及び<u>前記周辺回路</u> 領域上に、第2の導電膜を形成する工程と、

前記<u>メモリセル</u>領域の前記第2の導電膜をパターニングし、前記<u>メモリセル</u>領域に、前 記第2の導電膜よりなる<u>前記不揮発性半導体メモリのメモリセルトランジスタの</u>第1のゲ

ート電極を形成する工程と、

前記第1のゲート電極をマスクとして前記第1の導電膜をパターニングし、前記第1の ¹ 導電膜よりなる前記メモリセルトランジスタのフローティングゲートを形成する工程と、

10

熱酸化により、前記半導体基板の前記<u>メモリセル</u>領域の表面、並びに前記第1のゲート 電極及び前記フローティングゲートの側壁部分に、酸化膜を形成する工程と、

前記酸化膜が形成された前記第1のゲート電極及び前記フローティングゲートの側壁部 分に、第1の絶縁膜よりなる第1のサイドウォールスペーサを形成する工程と、

前記第1のサイドウォールスペーサをマスクとして、前記半導体基板の前記<u>メモリセル</u> 領域の前記表面に形成された前記酸化膜をエッチングする工程と、

前記<u>周辺回路</u>領域の前記第2の導電膜をパターニングし、前記<u>周辺回路</u>領域に、<u>周辺ト</u>ランジスタの第2のゲート電極を形成する工程と、

前記酸化膜及び前記第1のサイドウォールスペーサが形成された前記第1のゲート電極 20

及び前記フローティングゲートの側壁部分、並びに前記第2のゲート電極の側壁部分に、 第2の絶縁膜よりなる第2のサイドウォールスペーサを形成する工程と、

前記第1のサイドウォールスペーサ及び前記第2のサイドウォールスペーサをマスクと して、前記半導体基板の前記メモリセル領域の前記表面に形成された前記酸化膜と、前記 半導体基板の前記周辺回路領域の表面に形成された酸化膜とを同時に除去する工程と、

前記酸化膜を除去した前記半導体基板の前記<u>メモリセル</u>領域の前記表面及び前記半導体 基板の前記<u>周辺回路</u>領域の前記表面上に、<u>サリサイドプロセスにより</u>選択的にシリサイド 膜を形成する工程とを有し、

前記酸化膜をエッチングする工程では、前記半導体基板の前記<u>メモリセル</u>領域の前記表面に形成された前記酸化膜の膜厚が、前記第2のサイドウォールスペーサを形成する工程 ¹⁰ の後に前記半導体基板の前記<u>周辺回路</u>領域の前記表面に形成されている前記酸化膜の膜厚 以下になるように、エッチングする

ことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、半導体装置及びその製造方法に係り、特に、不揮発性メモリを混載したロジ ック半導体装置及びその製造方法に関する。

【背景技術】

[0002]

不揮発性半導体メモリを混載したロジック半導体装置は、CPLD(Complex Programm able Logic Device)、FPGA(Field Programmable Gate Array)といった製品分野を 形成し、そのプログラマブルという特徴により大きな市場を形成するに至っている。

【 0 0 0 3 】

不揮発性メモリを混載したロジック半導体装置では、フラッシュメモリセルのほか、フ ラッシュメモリ制御のための高電圧トランジスタや、高性能ロジック回路のための低電圧 トランジスタが、同一半導体チップ上に集積される。ここで、フラッシュメモリセルは、 高電圧トランジスタや低電圧トランジスタにおける単層構造のゲート電極とは異なり、フ ローティングゲートとコントロールゲートとが積層されてなるスタック構造のゲート電極 を有する。このため、単層構造とスタック構造のゲート電極とを同一プロセスを通して作 り分ける特有の製造プロセスを有する。

[0004]

不揮発性半導体メモリを混載したロジック半導体装置の一般的な製造方法について、図 23乃至図29を用いて説明する。図23は従来の半導体装置の構造を示す平面図、図2 4乃至図29は従来の半導体装置の製造方法を示す工程断面図である。なお、図23にお いて、図面左側は周辺回路領域を、図面右側はメモリセル領域を示している。また、図2 4乃至図29において、各図左側は図23のA - A 線断面における工程断面図を示し、 各図右側は図23のB - B 線断面における工程断面図を示している。

【 0 0 0 5 】

まず、シリコン基板300の表面に、例えばLOCOS法或いはSTI法により、素子 40 分離膜302を形成する(図24(a))。図は、素子分離膜302をSTI法により形 成した場合を想定している。

[0006]

次いで、周辺回路領域に選択的にイオン注入を行い、シリコン基板300にウェル30 4を形成する。

【 0 0 0 7 】

次いで、シリコン基板300を熱酸化し、素子分離膜302により画定された活性領域 上に、シリコン酸化膜306を形成する(図24(b))。このシリコン酸化膜306は 、メモリセル領域ではトンネル酸化膜となる。

【0008】

20

次いで、シリコン酸化膜306上に、例えばCVD法により、ポリシリコン膜308を 堆積する。このポリシリコン膜308は、フローティングゲートを構成するための膜であ る。

【 0 0 0 9 】

次いで、フォトリソグラフィーによりフォトレジスト膜310を形成後、このフォトレ ジスト膜310をマスクとしてポリシリコン膜308をドライエッチングし、ポリシリコ ン膜308をパターニングする(図24(c))。このパターニングは、ワード線の延在 方向に隣接するフローティングゲートを分離するためのものである。

[0010]

次いで、フォトレジスト膜310を除去した後、パターニングしたポリシリコン膜30 ¹⁰ 8上に、絶縁膜312を形成する(図25(a))。この絶縁膜312は、フローティン グゲートとコントロールゲートとの間の層間絶縁膜となる膜である。 【0011】

次いで、フォトリソグラフィーにより、メモリセル領域を覆い周辺回路領域を露出する フォトレジスト膜314を形成後、このフォトレジスト膜314をマスクとして絶縁膜3 12、ポリシリコン膜308及びシリコン酸化膜306をエッチングし、周辺回路領域の シリコン基板300を露出する(図25(b))。

[0012]

次いで、フォトレジスト膜314を除去した後、シリコン基板300を熱酸化し、周辺 回路領域のシリコン基板300上に、周辺トランジスタ用のゲート絶縁膜316を形成す ²⁰ る。

[0013]

次いで、全面に、例えばCVD法により、ポリシリコン膜318及びシリコン窒化膜3 20を形成する(図25(c))。ポリシリコン膜318は、周辺トランジスタのゲート 電極及びメモリセルトランジスタのコントロールゲートを構成する膜であり、シリコン窒 化膜320は、リソグラフィーの際の反射防止膜、エッチングマスク、酸化マスクとして 用いられる膜である。

【0014】

次いで、フォトリソグラフィーにより、周辺トランジスタのゲート電極及びメモリセル トランジスタのコントロールゲートのパターンを有するフォトレジスト膜322を形成す ³⁰ る。

[0015]

次いで、フォトレジスト膜322をマスクとしてシリコン窒化膜320及びポリシリコ ン膜318をパターニングし、周辺回路領域にポリシリコン膜318よりなる周辺トラン ジスタのゲート電極324を、メモリセル領域にポリシリコン膜318よりなるメモリセ ルトランジスタのコントロールゲート326を、それぞれ形成する(図26(a))。 【0016】

次いで、フォトレジスト膜322を除去した後、フォトリソグラフィーにより、周辺回路領域を覆いメモリセル領域を露出するフォトレジスト膜328を形成する(図26(b))。

【0017】

次いで、フォトレジスト膜32<u>8</u>及びシリコン窒化膜320をマスクとして、絶縁膜3 12及びポリシリコン膜308をパターニングし、ポリシリコン膜308よりなるフロー ティングゲート330を形成する(図27(a))。

【0018】

次いで、シリコン窒化膜320を酸化マスクとして熱酸化し、ゲート電極324、コントロールゲート326及びフローティングゲート330の側面に、シリコン酸化膜332 を形成する。

【0019】

次いで、コントロールゲート326等をマスクとしてメモリセル領域に選択的にイオン 50

注入を行い、コントロールゲート326両側の半導体基板300中に、ソース / ドレイン 領域334を形成する(図27(b))。

[0020]

次いで、シリコン窒化膜320を酸化マスクとして再度熱酸化し、ゲート電極324、 コントロールゲート326及びフローティングゲート330の側面に、シリコン酸化膜3 36を形成する(図27(c))。

[0021]

次いで、メモリセル領域を覆い周辺回路領域を露出するフォトレジスト膜338を形成 後、フォトレジスト膜338及びゲート電極324等をマスクとして周辺回路領域に選択 的にイオン注入を行い、ゲート電極324両側の半導体基板300中に、周辺トランジス 夕のLDD領域340を形成する(図28(a))。

次いで、例えばCVD法によりシリコン酸化膜を堆積後、このシリコン酸化膜を異方性 エッチングし、周辺トランジスタのゲート電極324及びシリコン窒化膜320の側壁部 分、及びメモリセルトランジスタのフローティングゲート330、絶縁膜312、コント ロールゲート326及びシリコン窒化膜320の側壁部分に、シリコン酸化膜よりなるサ イドウォールスペーサ342を形成する(図28(b))。

[0023]

次いで、例えばウェットエッチングにより、ゲート電極324及びコントロールゲート 326上のシリコン窒化膜320を除去する。

[0024]

次いで、メモリセル領域を覆い周辺回路領域を露出するフォトレジスト膜344を形成 後、ゲート電極324及びサイドウォールスペーサ342等をマスクとして、周辺回路領 域に選択的にイオン注入を行い、高濃度不純物領域346を形成する。これにより、LD D 領域 3 4 0 及び高濃度不純物領域 3 4 6 を有する L D D 構造のソース / ドレイン領域 3 48を形成する(図29(a))。なお、図23では、コントロールゲート326間のソ ース/ドレイン領域334がソース拡散層(共通ソースライン)であり、コントロールゲ ート326を挟んで隣接するソース/ドレイン領域334がドレイン拡散層である。 [0025]

次いで、フォトレジスト膜344を除去した後、通常のサリサイドプロセスにより、ゲ ート電極324上、コントロールゲート326上、ソース/ドレイン領域348上及びソ ース / ドレイン領域334上に、選択的にシリサイド膜350を形成する(図29(b))

)。

[0026]

この後、通常の多層配線プロセスを経て、不揮発性半導体メモリを混載したロジック半 導体装置を完成する。

【 特 許 文 献 1 】 特 開 2 0 0 1 - 0 1 5 7 5 3 号 公 報

【特許文献 2 】特開 2 0 0 3 - 2 4 3 6 2 0 号公報

【発明の開示】

【発明が解決しようとする課題】

[0027]

上述のように、ロジック半導体装置や従来の不揮発性半導体メモリを混載したロジック 半導体装置では、周辺トランジスタ及びメモリセルトランジスタの双方のサイドウォール スペーサとして、シリコン酸化膜が広く用いられてきた。その一方、フラッシュメモリ単 体としての半導体装置では、周辺トランジスタのホットキャリア耐性を向上しうる等の観 点から、シリコン窒化膜よりなるサイドウォールスペーサが用いられることがある。 [0028]

このため、不揮発性半導体メモリを混載したロジック半導体装置では、不揮発性半導体 記憶装置に関する技術的な蓄積を生かしつつ、ロジック半導体素子の要請を満足すべく、 ロジック半導体素子ではシリコン酸化膜よりなる一層構造のサイドウォールスペーサ(シ

10

20

30

ングルサイドウォールスペーサ構造)を用い、不揮発性半導体メモリ素子ではシリコン窒 化膜よりなるサイドウォールスペーサとシリコン酸化膜よりなるサイドウォールスペーサ とからなる二層構造のサイドウォールスペーサ(ダブルサイドウォールスペーサ構造)を 用いることが検討されている。

【0029】

しかしながら、このようなダブルサイドウォールスペーサ構造に関して本願発明者等が 鋭意検討を行った結果、メモリセルトランジスタのソース / ドレイン領域へのコンタクト 不良が発生することが判明した。

[0030]

本発明の目的は、不揮発性半導体メモリを混載したロジック半導体装置において、周辺 ¹⁰ 素子の特性変動等を生じることなく、メモリセルトランジスタのソース / ドレイン領域へ のコンタクト不良を抑制する半導体装置の構造及びその製造方法を提供することにある。 【課題を解決するための手段】

【0031】

本発明の一観点によれば、不揮発性半導体メモリのメモリセル領域及び周辺回路領域を 有する半導体基板の前記メモリセル領域上に、第1の導電膜を形成する工程と、前記第1 の導電膜が形成された前記半導体基板の前記メモリセル領域及び前記周辺回路領域上に、 第2の導電膜を形成する工程と、前記メモリセル領域の前記第2の導電膜をパターニング し、前記メモリセル領域に、前記第2の導電膜よりなる前記不揮発性半導体メモリのメモ リセルトランジスタの第1のゲート電極を形成する工程と、前記第1のゲート電極をマス クとして前記第1の導電膜をパターニングし、前記第1の導電膜よりなる前記メモリセル トランジスタのフローティングゲートを形成する工程と、熱酸化により、前記半導体基板 の前記メモリセル領域の表面、並びに前記第1のゲート電極及び前記フローティングゲー トの側壁部分に、酸化膜を形成する工程と、前記酸化膜が形成された前記第1のゲート電 極及び前記フローティングゲートの側壁部分に、第1の絶縁膜よりなる第1のサイドウォ ールスペーサを形成する工程と、前記第1のサイドウォールスペーサをマスクとして、前 記半導体基板の前記メモリセル領域の前記表面に形成された前記酸化膜をエッチングする 工程と、前記周辺回路領域の前記第2の導電膜をパターニングし、前記周辺回路領域に、 周辺トランジスタの第2のゲート電極を形成する工程と、前記酸化膜及び前記第1のサイ ドウォールスペーサが形成された前記第1のゲート電極及び前記フローティングゲートの 側壁部分、並びに前記第2のゲート電極の側壁部分に、第2の絶縁膜よりなる第2のサイ ドウォールスペーサを形成する工程と、前記第1のサイドウォールスペーサ及び前記第2 のサイドウォールスペーサをマスクとして、前記半導体基板の前記メモリセル領域の前記 表面に形成された前記酸化膜と、前記半導体基板の前記周辺回路領域の表面に形成された 酸化膜とを同時に除去する工程と、前記酸化膜を除去した前記半導体基板の前記メモリセ ル領域の前記表面及び前記半導体基板の前記周辺回路領域の前記表面上に、サリサイドプ ロセスにより選択的にシリサイド膜を形成する工程とを有し、前記酸化膜をエッチングす る工程では、前記半導体基板の前記メモリセル領域の前記表面に形成された前記酸化膜の 膜厚が、前記第2のサイドウォールスペーサを形成する工程の後に前記半導体基板の前記 周辺回路領域の前記表面に形成されている前記酸化膜の膜厚以下になるように、エッチン グする半導体装置の製造方法が提供される。

<u>/) 。</u> | 専 岸 役 【発明の効果】

[0033]

本発明によれば、第1のサイドウォールスペーサと第2のサイドウォールスペーサとが 順次積層されてなるダブルサイドウォールスペーサ構造を有する不揮発性半導体メモリに おいて、半導体基板と第2のサイドウォールスペーサとの間における酸化膜の膜厚が、半 導体基板と第1のサイドウォールスペーサとの間における酸化膜の膜厚よりも薄くなるよ うに構成するので、不揮発性半導体メモリにおけるソース / ドレイン領域上の酸化膜を、 周辺トランジスタの通常の製造工程及びサリサイド工程の前処理により完全に除去するこ とができる。したがって、不揮発性半導体メモリのソース / ドレイン領域上にシリサイド 20

20

30

40

膜が形成されないことが防止され、コンタクト不良を抑制することができる。 【発明を実施するための最良の形態】

【0034】

本発明の一実施形態による半導体装置及びその製造方法について図1乃至図22を用い て説明する。

[0035]

図1は本実施形態による半導体装置の構造を示すチップ概念図、図2は本実施形態による半導体装置に使用される11種類のトランジスタを示す概略断面図、図3は本実施形態による半導体装置の構造を示す概略断面図、図4乃至図22は本実施形態による半導体装置の製造方法を示す工程断面図である。

【0036】

本実施形態による半導体装置200は、図1に示すように、フラッシュメモリを混載したロジック半導体装置であり、主ロジック回路部202と、入出力回路部204と、フラッシュメモリセル部206と、フラッシュメモリセル制御回路部204は、PMOS部204Pと、NMOS部204Nとを、フラッシュメ モリセル制御回路部208は、PMOS部208Pと、NMOS部208Nとを、それぞれ有している。

【0037】

図2に示すように、本実施形態による半導体装置は、n型ウェル90中のp型ウェル7 8内に形成されたフラッシュメモリセル(Flash cell)、nチャネル高電圧・ 低閾値トランジスタ(N-HV Low Vt)及びnチャネル高電圧・高閾値トランジス タ(N-HV High Vt)と、n型ウェル80内に形成されたpチャネル高電圧・低 閾値トランジスタ(P-HV Low Vt)及びpチャネル高電圧・高閾値トランジスタ (P-HV High Vt)と、p型ウェル82内に形成されたnチャネル中電圧トラン ジスタ(N-MV)と、n型ウェル84内に形成されたpチャネル中電圧トランジスタ(P-MV)と、p型ウェル86内に形成されたnチャネル低電圧・高閾値トランジスタ(N-LV High Vt)及びnチャネル低電圧・低閾値トランジスタ(N-LV Lo w Vt)と、n型ウェル88内に形成されたpチャネル低電圧・高閾値トランジスタ(P-LV High Vt)及びpチャネル低電圧・低閾値トランジスタ(P-LV Lo w Vt)とにより構成される。

【0038】

フラッシュメモリセル(Flash cell)は、スタックゲート構造のフラッシュ EPROMであり、フローティングゲートに所定の情報を電荷として蓄えるものである。 トンネル酸化膜の膜厚は、電荷保持特性や酸化膜寿命等に応じて独立して決定される。 【0039】

n チャネル高電圧・低閾値トランジスタ(N-HV Low Vt)と、n チャネル高電 圧・高閾値トランジスタ(N-HV High Vt)と、p チャネル高電圧・低閾値トラ ンジスタ(P-HV Low Vt)と、p チャネル高電圧・高閾値トランジスタ(P-H V High Vt)とは、フラッシュメモリセル制御回路部308を構成するトランジス タであり、フラッシュメモリセルの読み出し時は5V、書込み消去時は10V弱までの電 圧が印加される高電圧トランジスタである。フラッシュメモリセル制御回路部308は、 このように大きな電圧が必要とされるため、ゲート絶縁膜も厚くなる。 【0040】

n チャネル中電圧トランジスタ(N-MV)及びp チャネル中電圧トランジスタ(P-MV)は、入出力回路部204を構成するトランジスタであり、2.5V動作或いは3. 3V動作等のトランジスタである。2.5V動作トランジスタと3.3V動作トランジス タとは、ゲート絶縁膜の厚さ、閾値電圧制御条件、LDD条件は互いに相違するが、同時 に両方を搭載する必要はなく、何れか一方のみが搭載されるのが一般的である。 【0041】

nチャネル低電圧・高閾値トランジスタ(N-LV High Vt)と、nチャネル低 50

30

電圧・低閾値トランジスタ(N-LV Low Vt)と、pチャネル低電圧・高閾値トラ ンジスタ(P-LV High Vt)と、pチャネル低電圧・低閾値トランジスタ(P-LV Low Vt)は、主ロジック回路部202を構成するトランジスタである。これら トランジスタには、主ロジック回路部202の性能向上のために、極薄膜ゲート絶縁膜が 用いられる。

【0042】

ここで、本実施形態による半導体装置は、主として、サイドウォールスペーサの構造に 特徴がある。以下に、フラッシュメモリセル(Flash cell)及びnチャネル高 電圧・低閾値トランジスタ(N-HV Low Vt)を例に挙げ、本実施形態による半導 体装置の特徴を説明する。

【0043】

図3は、フラッシュメモリセル(Flash cell)及びnチャネル高電圧・低閾 値トランジスタ(N-HV Low Vt)の構造を示す概略断面図である。図中、左側に フラッシュメモリセル(Flash cell)が示され、右側にnチャネル高電圧・低 閾値トランジスタ(N-HV Low Vt)が示されている。なお、フラッシュメモリセ ル(Flash cell)及びnチャネル高電圧・低閾値トランジスタ(N-HV Lo w Vt)は、図2に示されるようにトリプルウェル(Pウェル78)中に形成されるが 、図3では便宜上省略している。

[0044]

n チャネル高電圧・低閾値トランジスタ(N-HV Low Vt)は、シリコン基板1 20 0上にゲート絶縁膜104を介して形成されたゲート電極118と、ゲート電極118両 側のシリコン基板10中に形成されたソース / ドレイン領域142とを有している。また 、ゲート電極118の側壁部分には、シリコン酸化膜よりなるサイドウォールスペーサ1 44が形成されている。

【0045】

一方、フラッシュメモリセル(Flash cell)は、シリコン基板10上にトン ネル酸化膜56を介して形成されたフローティングゲート58と、フローティングゲート 58上にONO膜60を介して形成されたゲート電極(コントロールゲート)112と、 ゲート電極112両側のシリコン基板10中に形成されたソース/ドレイン領域148と を有している。また、フローティングゲート58及びゲート電極112の側壁部分には、 シリコン酸化膜よりなるサイドウォールスペーサ116及びシリコン窒化膜よりなるサイ ドウォールスペーサ144とからなる二層構造のサイドウォールスペーサ145が形成さ れている。また、ゲート電極112、フローティングゲート58及びシリコン基板10と サイドウォールスペーサ145との間には、シリコン酸化膜115が形成されている。そ して、サイドウォールスペーサ144下のシリコン酸化膜115の膜厚は、サイドウォー ルスペーサ116下のシリコン酸化膜115の膜厚は、サイドウォー ルスペーサ116下のシリコン酸化膜11500膜厚は、サイドウォー

[0046]

このように、本実施形態による半導体装置は、主ロジック回路部202、入出力回路部 40 204及びフラッシュメモリセル制御回路部208を構成する周辺トランジスタは、シリ コン酸化膜よりなる一層構造のサイドウォールスペーサ144により構成されているのに 対し、フラッシュメモリセルは、シリコン窒化膜よりなるサイドウォールスペーサ116 及びシリコン酸化膜よりなるサイドウォールスペーサ144とからなる二層構造のサイド ウォールスペーサ145により構成され、且つ、サイドウォールスペーサ144下のシリ コン酸化膜115の膜厚がサイドウォールスペーサ116下のシリコン酸化膜115の膜 厚よりも薄く、周辺トランジスタの中で最も厚いゲート絶縁膜と同等或いはそれ以下の膜 厚になっていることに特徴がある。

【0047】

上述の通り、フラッシュメモリセルのサイドウォールスペーサとして二層構造のサイド 50

ウォールスペーサを適用すると、フラッシュメモリセルのソース / ドレイン領域における コンタクト不良が発生することがあった。この不良について本願発明者が鋭意検討を行っ た結果、フラッシュメモリセルのソース / ドレイン領域におけるコンタクト不良は、フラ ッシュメモリセルのソース / ドレイン領域上にシリサイド膜が形成されていないことに起 因することが判明した。また、シリサイド膜が形成されていないのは、サリサイドプロセ スの前処理としてのエッチング工程等で取りきれないほどの膜厚のシリコン酸化膜が、ソ ース / ドレイン領域上に残存していることに起因することが判明した。

[0048]

フラッシュメモリセルのソース / ドレイン領域上に形成されるシリコン酸化膜は、トン ネル酸化膜の残膜や、その後の熱酸化工程(例えばゲート電極の側壁酸化)により形成さ れるものであり、通常は周辺トランジスタのゲート絶縁膜よりも厚くなっている。このた め、サイドウォールスペーサを形成する際に、周辺トランジスタのゲート電極側壁にサイ ドウォールスペーサを形成する条件に最適化してエッチングを行うと、フラッシュメモリ セルのソース / ドレイン領域上にシリコン酸化膜が残存することがある。

【0049】

一方、フラッシュメモリセルのソース / ドレイン領域上のシリコン酸化膜を完全に除去 するためにエッチング量を増加すれば、周辺トランジスタ、殊にゲート絶縁膜の膜厚の薄 い低電圧トランジスタがエッチング雰囲気に過剰に曝され、特性劣化をもたらすこともあ る。

[0050]

本実施形態による半導体装置は、このような課題を解決すべく構成したものであり、その結果として、サイドウォールスペーサ144下のシリコン酸化膜115の膜厚が、サイドウォールスペーサ116下のシリコン酸化膜115の膜厚よりも薄く、周辺トランジスタの中で最も厚いゲート絶縁膜の膜厚と同等或いはそれ以下になっている。

【0051】

次に、本実施形態による半導体装置の上記特徴について、本実施形態による半導体装置 の製造方法に沿って、図4乃至図22を用いて説明する。なお、図4乃至図19は半導体 装置全体の製造方法を示す工程断面図であり、図20乃至図22はサイドウォールスペー サの形成過程を詳述する工程断面図である。なお、図20乃至図22では、図3の場合と 同様、フラッシュメモリセル(Flash cell)及びnチャネル高電圧・低閾値ト ランジスタ(N-HV Low Vt)は、図2に示されるようにトリプルウェル(Pウェ ル78)中に形成されるが、図3では便宜上省略している。

[0052]

以下の説明において、nチャネルトランジスタと表現するときは、nチャネル高電圧・ 高閾値トランジスタ(N-HV High Vt)、<u>n チャネル高電圧・低閾値トランジス</u> <u>タ(N-HV Low Vt)、</u>nチャネル中電圧トランジスタ(N-MV)、nチャネル 低電圧・高閾値トランジスタ(N-LV High Vt)、及びnチャネル低電圧・低閾 値トランジスタ(N-LV Low Vt)を含むものとし、pチャネルトランジスタと表 現するときは、pチャネル高電圧・高閾値トランジスタ(P-HV High Vt)、<u>p</u> <u>チャネル高電圧・低閾値トランジスタ(P-HV Low Vt)</u>、pチャネル中電圧トラ ンジスタ(P-MV)、pチャネル低電圧・高閾値トランジスタ(P-LV High V t)、及びpチャネル低電圧・低閾値トランジスタ(P-LV Low Vt)を含むもの とする。nチャネルトランジスタには、フラッシュメモリセル(Flash cell) を含むこともある。

[0053]

また、高電圧トランジスタと表現するときは、nチャネル高電圧・低閾値トランジスタ (N-HV Low Vt)、nチャネル高電圧・高閾値トランジスタ(N-HV Hig h Vt)、pチャネル高電圧・低閾値トランジスタ(P-HV Low Vt)及びpチ ャネル高電圧・高閾値トランジスタ(P-HV High Vt)を含むものとし、中電圧 トランジスタと表現するときは、nチャネル中電圧トランジスタ(N-MV)及びpチャ 20

10

30

ネル中電圧トランジスタ(P-MV)を含むものとし、低電圧トランジスタと表現すると きは、nチャネル低電圧・高閾値トランジスタ(N-LV High Vt)、nチャネル 低電圧・低閾値トランジスタ(N-LV Low Vt)、pチャネル低電圧・高閾値トラ ンジスタ(P-LV High Vt)及びpチャネル低電圧・低閾値トランジスタ(P-LV Low Vt)を含むものとする。高電圧トランジスタには、フラッシュメモリセル (Flash cell)を含むこともある。

【0054】

また、nチャネル高電圧トランジスタと表現するときは、nチャネル高電圧・低閾値ト ランジスタ(N-HV Low Vt)及びnチャネル高電圧・高閾値トランジスタ(N-HV High Vt)を含むものとし、pチャネル高電圧トランジスタと表現するときは 、pチャネル高電圧・低閾値トランジスタ(P-HV Low Vt)及びpチャネル高電 圧・高閾値トランジスタ(P-HV High Vt)を含むものとし、nチャネル低電圧 トランジスタと表現するときは、nチャネル低電圧・高閾値トランジスタ(N-LV H igh Vt)及びnチャネル低電圧・低閾値トランジスタ(N-LV Low Vt)を 含むものとし、pチャネル低電圧トランジスタと表現するときは、pチャネル低電圧・高 閾値トランジスタ(P-LV High Vt)及びpチャネル低電圧・低閾値トランジス タ(P-LV Low Vt)を含むものとする。

【0055】

まず、シリコン基板10に、例えばSTI(Shallow Trench Isolation)法により、活 性領域を画定する素子分離膜22を形成する(図4(a))。まず、熱酸化法により、例 えば膜厚10nmのシリコン酸化膜を成長する。次いで、CVD法により、例えば膜厚1 00nmのシリコン窒化膜を成長する。次いで、リソグラフィー及びドライエッチングに より、シリコン窒化膜、シリコン酸化膜、シリコン基板10を順次エッチングし、シリコ ン基板10に、深さが例えば300nmの溝を形成する。次いで、シリコン基板10を熱 酸化し、溝の内面にシリコン酸化膜を形成する。次いで、例えば高密度プラズマCVD法 により、例えば膜厚550nmのシリコン酸化膜を成長する。次いで、CMP法により、 シリコン窒化膜が露出するまでシリコン酸化膜を平坦化し、溝に埋め込まれシリコン酸化 膜よりなる素子分離膜22を形成する。

【0056】

なお、図4(a)において、素子分離膜22により画定された活性領域は、左側から順 30 に、フラッシュメモリセル(Flash cell)形成領域、nチャネル高電圧・低閾 値トランジスタ(N-HV Low Vt)形成領域、nチャネル高電圧・高閾値トランジ スタ(N-HV High Vt)形成領域、pチャネル高電圧・低閾値トランジスタ(P -HV Low Vt)形成領域、pチャネル高電圧・高閾値トランジスタ(P-HV H igh Vt)形成領域、nチャネル中電圧トランジスタ(N-MV)形成領域、pチャ ネル中電圧トランジスタ(P-MV)形成領域、nチャネル低電圧・高閾値トランジスタ (N-LV High Vt)形成領域、nチャネル低電圧・低閾値トランジスタ(N-L V Low Vt)形成領域、pチャネル低電圧・高閾値トランジスタ(N-L N Low Vt)形成領域、pチャネル低電圧・高閾値トランジスタ(P-LV Hig h Vt)形成領域及びpチャネル低電圧・低閾値トランジスタ(P-LV Hig h Vt)形成領域及びpチャネル低電圧・低閾値トランジスタ(P-LV Low Vt)形成領域を表すものとする。

[0057]

次いで、素子分離膜22を形成する際に用いたシリコン窒化膜及びシリコン酸化膜を除去した後、シリコン基板10を熱酸化し、例えば膜厚10nmの犠牲酸化膜としてのシリコン酸化膜24を成長する。

[0058]

次いで、フォトリソグラフィーにより、フラッシュメモリセル(Flash cell) 形成領域及びnチャネル高電圧トランジスタ(N-HV High Vt、<u>N</u>-HV L ow Vt)形成領域を露出し、他の領域を覆うフォトレジスト膜26を形成する。 【0059】

次いで、フォトレジスト膜26をマスクとしてイオン注入を行い、フラッシュメモリセ 50

ル(Flash cell)形成領域及びnチャネル高電圧トランジスタ(N-HV Hi gh Vt、<u>N</u>-HV Low Vt)形成領域に、n型埋め込み不純物層28を形成する (図4(b))。n型埋め込み不純物層28は、例えばリン(P⁺)イオンを、加速エネ ルギー2MeV、ドーズ量2×10¹³ cm⁻²の条件でイオン注入することにより形成 する。

【 0 0 6 0 】

次いで、例えばアッシングにより、フォトレジスト膜26を除去する。

【0061】

次いで、フォトリソグラフィーにより、フラッシュメモリセル(Flash cell ¹⁰)形成領域、nチャネル中電圧トランジスタ(N-MV)形成領域、nチャネル低電圧ト ランジスタ(N-LV High Vt、N-LV Low Vt)形成領域を露出し、他の 領域を覆うフォトレジスト膜30を形成する。

【0062】

次いで、フォトレジスト膜30をマスクとしてイオン注入を行い、フラッシュメモリセル(Flash cell)形成領域、nチャネル中電圧トランジスタ(N-MV)形成領域、nチャネル低電圧トランジスタ(N-LV High Vt、N-LV Low Vt)形成領域に、p型ウェル用不純物層32,34を形成する(図5(a))。p型ウェル用不純物層32は、例えばボロン(B⁺)イオンを、加速エネルギー420keV、ドーズ量1.4×10¹³ cm⁻²の条件でイオン注入することにより形成する。また、p型ウェル用不純物層34は、例えばボロンイオンを、加速エネルギー100keV、ドーズ量3.6×10¹² cm⁻²の条件でイオン注入することにより形成する。

20

30

[0063]

次いで、例えばアッシングにより、フォトレジスト膜30を除去する。

[0064]

次いで、フォトリソグラフィーにより、nチャネル高電圧・高閾値トランジスタ(N-HV High Vt)形成領域、nチャネル中電圧トランジスタ(N-MV)形成領域及 びnチャネル低電圧トランジスタ(N-LV High Vt、N-LV Low Vt)形 成領域を露出し、他の領域を覆うフォトレジスト膜36を形成する。

【 0 0 6 5 】

次いで、フォトレジスト膜36をマスクとしてイオン注入を行い、nチャネル高電圧・ 高閾値トランジスタ(N-HV High Vt)形成領域、nチャネル中電圧トランジス タ(N-MV)形成領域、nチャネル低電圧トランジスタ(N-LV High Vt、N -LV Low Vt)形成領域に、p型ウェル用不純物層40を形成する(図5(b)) 。p型ウェル用不純物層40は、例えばボロンイオンを、加速エネルギー100keV、 ドーズ量4×10¹²cm⁻²の条件でイオン注入することにより形成する。

【 0 0 6 6 】

次いで、例えばアッシングにより、フォトレジスト膜36を除去する。

【0067】

次いで、フォトリソグラフィーにより、pチャネル高電圧トランジスタ(P-HV L 40 ow Vt、P-HV High Vt)形成領域、pチャネル中電圧トランジスタ(P-MV)形成領域、pチャネル低電圧トランジスタ(P-LV High Vt、P-LV Low Vt)形成領域を露出し、他の領域を覆うフォトレジスト膜42を形成する。 【0068】

次いで、フォトレジスト膜42をマスクとしてイオン注入を行い、 p チャネル高電圧ト ランジスタ(P-HV Low Vt、P-HV High Vt)形成領域、 p チャネル中 電圧トランジスタ(P-MV)形成領域、 p チャネル低電圧トランジスタ(P-LV H igh Vt、P-LV Low Vt)形成領域に、 n型ウェル用不純物層44を形成す る(図6(a))。 n型ウェル用不純物層44は、例えばリンイオンを、加速エネルギー 600keV、ドーズ量1.5×10¹³ cm⁻²、及び、加速エネルギー240keV

、ドーズ量9.0×10¹¹ cm⁻²の条件でイオン注入することにより形成する。この 条件により、閾値電圧が約-0.2Vのpチャネル高電圧・低閾値トランジスタ(P-H V Low Vt)を得ることができる。 [0069]次いで、例えばアッシングにより、フォトレジスト膜42を除去する。 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$ 次いで、フォトリソグラフィーにより、pチャネル高電圧・高閾値トランジスタ(P-HV High Vt)形成領域、pチャネル中電圧トランジスタ(P-MV)形成領域、 pチャネル低電圧トランジスタ(P-LV High Vt、P-LV Low Vt)形成 領域を露出し、他の領域を覆うフォトレジスト膜46を形成する。 [0071]次いで、フォトレジスト膜46をマスクとしてイオン注入を行い、pチャネル高電圧・ 高閾値トランジスタ(P-HV High Vt)形成領域に閾値電圧制御用不純物拡散層 48を、 p チャネル中電圧トランジスタ(P-MV)形成領域及び p チャネル低電圧トラ ンジスタ(P‐LV High Vt、P‐LV Low Vt)形成領域にチャネルストッ プ層50を形成する(図6(b))。閾値電圧制御用不純物層48及びチャネルストップ 層50は、例えばリンイオンを、加速エネルギー240keV、ドーズ量3.6×10¹ ² cm⁻²の条件でイオン注入することにより形成する。この条件により、閾値電圧が約 - 0.6 Vの p チャネル高電圧・高閾値トランジスタ(P-HV High Vt)を得る ことができる。 [0072]次いで、例えばアッシングにより、フォトレジスト膜46を除去する。 [0073]次いで、フォトリソグラフィーにより、フラッシュメモリセル(F1ash ce11)形成領域を露出し、他の領域を覆うフォトレジスト膜52を形成する。 [0074]次いで、フォトレジスト膜52をマスクとしてイオン注入を行い、フラッシュメモリセ ル(F1ash ce11)形成領域に、閾値電圧制御用不純物層54を形成する(図7 (a))。閾値電圧制御用不純物層54は、例えばボロンイオンを、加速エネルギー40 keV、ドーズ量6×10¹³ cm⁻²の条件でイオン注入することにより形成する。 [0075] 次いで、例えばアッシングにより、フォトレジスト膜52を除去する。 [0076]次いで、犠牲酸化膜としてのシリコン酸化膜24を、弗酸水溶液により除去する(図7 (b))。 [0077]次いで、例えば900~1050 の温度で30分間の熱酸化を行い、活性領域上に、 膜厚10nmのトンネル酸化膜56を形成する。 [0078]

次いで、例えばCVD法により、トンネル酸化膜56上に、例えば膜厚90nmのポリ シリコン膜を成長する。

【 0 0 7 9 】

次いで、フォトリソグラフィー及びドライエッチングによりポリシリコン膜をパターニ ングし、フラッシュメモリセル(F1ash ce11)形成領域に、ポリシリコン膜よ りなるフローティングゲート58を形成する。

【0080】

次いで、フローティングゲート58が形成されたトンネル酸化膜56上に、例えばCV D法により例えば膜厚5nmのシリコン酸化膜と例えば膜厚8nmのシリコン窒化膜を成 長した後、シリコン窒化膜の表面を950 にて90分間熱酸化し、膜厚6nm程度のシ リコン酸化膜を成長する。これにより、シリコン酸化膜/シリコン窒化膜/シリコン酸化

50

40

10

20

膜構造のONO膜60を形成する(図8(a))。

[0081]

次いで、フォトリソグラフィーにより、nチャネル低電圧・高閾値トランジスタ(N-LV High Vt)形成領域を露出し、他の領域を覆うフォトレジスト膜70を形成す る。

[0082]

次いで、フォトレジスト膜70をマスクとしてイオン注入を行い、nチャネル低電圧・ 高閾値トランジスタ(N-LV High Vt)形成領域に閾値電圧制御用不純物層72 を形成する(図8(b))。閾値電圧制御用不純物層72は、例えばボロンイオンを、加 速エネルギー15 k e V 、ドーズ量 7 x 1 0 ^{1 2} c m ^{- 2} の条件でイオン注入することに より形成し、約+0.2Vの閾値電圧を得る。

[0083]

次いで、例えばアッシングにより、フォトレジスト膜70を除去する。

[0084]

次いで、フォトリソグラフィーにより、pチャネル低電圧・高閾値トランジスタ(P-LV High Vt)形成領域を露出し、他の領域を覆うフォトレジスト膜74を形成す る。

[0085]

次いで、フォトレジスト膜74をマスクとしてイオン注入を行い、pチャネル低電圧・ 高閾値トランジスタ(P-LV High Vt)形成領域に閾値電圧制御用不純物層76 20 を形成する(図9(a))。閾値電圧制御用不純物層76は、例えば砒素イオンを、加速 エネルギー150keV、ドーズ量6×10¹²cm⁻²の条件でイオン注入することに より形成し、約-0.2Vの閾値電圧を得る。

[0086]

次いで、例えばアッシングにより、フォトレジスト膜74を除去する。

[0087]

次いで、フォトリソグラフィーにより、nチャネル中電圧トランジスタ(N-MV)形 成領域を露出し、他の領域を覆うフォトレジスト膜62を形成する。

[0088]

次いで、フォトレジスト膜62をマスクとしてイオン注入を行い、nチャネル中電圧ト ランジスタ(N-MV)形成領域に閾値電圧制御用不純物層64を形成する(図9(b))。閾値電圧制御用不純物層64は、例えばボロンイオンを、加速エネルギー35keV 、ドーズ量4.5×10¹² cm⁻²の条件でイオン注入することにより形成し、約+0 .3~+0.4Vの閾値電圧を得る。

[0089]

次いで、例えばアッシングにより、フォトレジスト膜62を除去する。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$

次いで、フォトリソグラフィーにより、pチャネル中電圧トランジスタ(P-MV)形 成領域を露出し、他の領域を覆うフォトレジスト膜66を形成する。

[0091]

次いで、フォトレジスト膜66をマスクとしてイオン注入を行い、pチャネル中電圧ト ランジスタ(P-MV)形成領域に閾値電圧制御用不純物層68を形成する(図10(a))。閾値電圧制御用不純物層68は、例えば砒素(As⁺)イオンを、加速エネルギー 150 k e V、ドーズ量 2 × 1 0¹² c m⁻²の条件でイオン注入することにより形成し 、約 - 0 . 3 ~ - 0 . 4 V の閾値電圧を得る。

[0092]

次いで、例えばアッシングにより、フォトレジスト膜66を除去する。

[0093]

こうして、フラッシュメモリセル(F1ash cel1)形成領域及びnチャネル高 電圧トランジスタ(N-HV Low Vt、N-HV High Vt)形成領域に形成さ 50

10

れ、 p型ウェル用不純物層32,34,40、 閾値電圧制御用不純物層54を含む p型ウ ェル78と、 p チャネル高電圧トランジスタ(P-HV Low Vt、P-HV Hig h Vt)形成領域に形成され、n型ウェル用不純物層44,48、 閾値電圧制御用不純 物層58を含む n型ウェル80と、 n チャネル中電圧トランジスタ(N-MV)形成領域 に形成され、 p型ウェル用不純物層32,40を含む p型ウェル82と、 p チャネル中電 Eトランジスタ(P-MV)形成領域に形成され、n型ウェル用不純物層44、チャネル ストップ層50、 閾値電圧制御用不純物層68を含む n型ウェル84と、 n チャネル低電 Eトランジスタ(N-LV High Vt、N-LV Low Vt)形成領域に形成され 、 p型ウェル用不純物層32,34,40、 閾値電圧制御用不純物層72を含む p型ウェ ル86と、 p チャネル低電圧トランジスタ(P-LV High Vt、P-LV Low Vt)形成領域に形成され、 n型ウェル用不純物層44、 チャネルストップ層50、 閾値 電圧制御用不純物層76を含む n型ウェル88とを形成する。また、 n型ウェル80は、 n型埋め込み不純物層28とともに、 p型ウェル78を囲う n型ウェル90としても機能 する。すなわち、 p型ウェル78は、 n型ウェル90内に形成された二重ウェルである(図10(a)参照)。

(13)

【0094】

次いで、フォトリソグラフィーにより、フラッシュメモリセル(F1ash cell)形成領域を覆い、他の領域を露出するフォトレジスト膜92を形成する。

【0095】

次いで、例えばドライエッチングにより、フォトレジスト膜92をマスクとしてONO ²⁰ 膜60をエッチングし、フラッシュメモリセル(Flash cell)形成領域以外の ONO膜60を除去する。

[0096]

次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜92 をマスクとしてトンネル酸化膜56をエッチングし、フラッシュメモリセル(Flash cell)形成領域以外のトンネル酸化膜56を除去する(図10(b))。

[0097]

次いで、例えばアッシングにより、フォトレジスト膜92を除去する。

【0098】

次いで、例えば850の温度で熱酸化を行い、活性領域上に、膜厚12nmのシリコ ³⁰ ン酸化膜94を形成する。

【0099】

次いで、フォトリソグラフィーにより、フラッシュメモリセル(Flash cell)形成領域及び高電圧トランジスタ(N-HV Low Vt、N-HV High Vt、 P-HV Low Vt、P-HV High Vt)形成領域を覆い、他の領域を露出する フォトレジスト膜96を形成する。

【0100】

次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜96 をマスクとしてシリコン酸化膜94をエッチングし、中電圧トランジスタ(N-MV、P -MV)形成領域及び低電圧トランジスタ(N-LV Low Vt、N-LV High Vt、P-LV Low Vt、P-LV High Vt)形成領域のシリコン酸化膜94 を除去する(図11(a))。

【 0 1 0 1 】

次いで、例えばアッシングにより、フォトレジスト膜96を除去する。

[0102]

次いで、例えば850 の温度で熱酸化を行い、中電圧トランジスタ(N-MV、P-MV)形成領域及び低電圧トランジスタ(N-LV Low Vt、N-LV High V t、P-LV Low Vt、P-LV High Vt)形成領域の活性領域上に、膜厚7 nmのシリコン酸化膜98を形成する。なお、この熱酸化工程において、シリコン酸化膜 94の膜厚も増加する。

[0103]

次いで、フォトリソグラフィーにより、フラッシュメモリセル(Flash cell))形成領域、高電圧トランジスタ(N-HV Low Vt、N-HV High Vt、P - HV Low Vt、P-HV High Vt)形成領域及び中電圧トランジスタ(N-MV、P-MV)形成領域を覆い、低電圧トランジスタ(N-LV Low Vt、N-L V High Vt、P-LV Low Vt、P-LV High Vt)形成領域を露出す るフォトレジスト膜100を形成する。

[0104]

次いで、例えば弗酸水溶液を用いたウェットエッチングにより、フォトレジスト膜10 0をマスクとしてシリコン酸化膜98をエッチングし、低電圧トランジスタ(N-LV Low Vt、N-LV High Vt、P-LV Low Vt、P-LV High V t)形成領域のシリコン酸化膜98を除去する(図11(b))。 【0105】

10

次いで、例えばアッシングにより、フォトレジスト膜100を除去する。 【0106】

次いで、例えば850 の温度で熱酸化を行い、低電圧トランジスタ(N-LV Lo w Vt、N-LV High Vt、P-LV Low Vt、P-LV High Vt) 形成領域の活性領域上に、膜厚2.2 nmのシリコン酸化膜よりなるゲート絶縁膜102 を形成する。なお、この熱酸化工程において、シリコン酸化膜94,98の膜厚も増加し 、高電圧トランジスタ(N-HV Low Vt、N-HV High Vt、P-HV L ow Vt、P-HV High Vt)形成領域には合計膜厚16 nmのゲート絶縁膜1 04が形成され、中電圧トランジスタ(N-MV、P-MV)形成領域には合計膜厚7. 5 nmのゲート絶縁膜106が形成される(図12(a))。

20

30

【 0 1 0 7 】

次いで、 C V D 法により、例えば膜厚180 n m のポリシリコン膜108を成長する。 【0108】

次いで、プラズマCVD法により、ポリシリコン膜108上に、例えば膜厚30nmの シリコン窒化膜110を成長する。なお、シリコン窒化膜110は、下層のポリシリコン 膜108をパターニングする際の反射防止及びエッチングマスクを兼ねるものであると同 時に、後述するフラッシュセルのゲート電極側面を酸化する際にロジック部分のゲート電 極を保護する役割をも有する。

【0109】

次いで、フォトリソグラフィー及びドライエッチングにより、フラッシュメモリセル(Flash cell)形成領域のシリコン窒化膜110、ポリシリコン膜108、ON O膜60及びフローティングゲート58をパターニングし、ポリシリコン膜108よりな るフラッシュメモリセル(Flash cell)のゲート電極112等を形成する(図 12(b))。

[0110]

次いで、10nm相当程度の熱酸化を行い、フラッシュメモリセル(Flash ce 11)のゲート電極112及びフローティングゲート58の側壁部分にシリコン酸化膜1 ⁴⁰ 13aを形成し、活性領域上にシリコン酸化膜113bを形成する。なお、活性領域上に は、トンネル酸化膜56の残膜が存在するため、活性領域上のシリコン酸化膜113bの 膜厚は、実際の酸化膜厚よりも厚くなる(図20(a))。

【 0 1 1 1 】

次いで、ゲート電極112をマスクとしてイオン注入を行い、ゲート電極112両側の シリコン基板10中に、ソース / ドレイン領域114を形成する(図20(b))。ソー ス / ドレイン領域114は、例えば砒素イオンを、加速エネルギー50keV、ドーズ量 6.0×10¹⁴ cm⁻²としてイオン注入することにより形成する。

【0112】

なお、活性領域上に形成されているシリコン酸化膜113bは、シリコン基板10の保 50

護膜として機能する。活性領域上にはトンネル酸化膜56の残膜が存在しているが、残膜の膜厚にはムラがあり、シリコン基板10が露出していることも考えられる。改めて酸化してシリコン酸化膜113bを形成することにより、シリコン基板10を確実に覆った状態でイオン注入を行うことができる。

【0113】

次いで、9.5 nm相当程度の熱酸化を再度行い、フラッシュメモリセル(Flash cell)のゲート電極112及びフローティングゲート58の側壁部分にシリコン酸 化膜115aを形成し、活性領域上にシリコン酸化膜115bを形成する(図20(c))。

[0114]

10

20

30

なお、図20(a)及び図20(c)の工程においてゲート電極112及びフローティ ングゲート58の側壁部分にシリコン酸化膜113a,115aを形成しているのは、主 として、フラッシュメモリセル(Flash cell)の電荷保持特性を改善するため である。

[0115]

次いで、全面に、例えば熱CVD法により、例えば膜厚115nmのシリコン窒化膜1 16aを堆積する(図20(d))。

【0116】

次いで、シリコン窒化膜116a及びシリコン窒化膜110をエッチバックし、ゲート 電極112の側壁部分に、シリコン窒化膜116aよりなるサイドウォールスペーサ11 6を形成する(図21(a))。この際、シリコン窒化膜116a,110のエッチング には、高選択比(例えばシリコン酸化膜に対して20~30の選択比)のエッチング条件 を用いる。高選択比のエッチング条件を用いることにより、シリコン酸化膜115はほと んどエッチングされず、ゲート電極112とサイドウォールスペーサ116との間に窪み が形成されるのを防止することができる。

[0117]

次いで、例えば弗酸系の水溶液を用いたウェットエッチングにより、シリコン酸化膜1 15を、シリコン基板上に形成した熱酸化膜換算で約6nm程度、エッチングする。この エッチングにより、シリコン酸化膜115のサイドウォールスペーサ116端部には、エ ッチング量に相当する段差が形成される(図21(b))。

【0118】

このエッチングでは、少なくとも、シリコン酸化膜115bの残膜が周辺トランジスタ の中で最も厚いゲート絶縁膜(本実施形態の場合、ゲート絶縁膜104(膜厚16nm))の膜厚と同等或いはそれ以下になるように、エッチング量を設定する。このようにエッ チング量を設定する理由については、後述する。

【0119】

但し、シリコン酸化膜115をエッチングすると、ゲート電極112とサイドウォール スペーサ116との間には窪みが形成される。この窪みが深くなると、フラッシュメモリ セル(Flash cell)の特性に悪影響を与えることが懸念される。したがって、 シリコン酸化膜115のエッチング量は多すぎてもよくない。シリコン酸化膜115のエ ッチング量の上限は、シリコン酸化膜115bの膜厚ばらつきをも勘案して、残膜が周辺 トランジスタの中で最も厚いゲート絶縁膜の膜厚以下となる最も少ないエッチング量に設 定することが望ましい。

【 0 1 2 0 】

本願発明者が検討したところでは、活性領域上のシリコン酸化膜115の膜厚は、約20nmであった。したがって、上述のようにシリコン酸化膜115を6nmエッチングすると残膜は14nmとなり、周辺トランジスタの最も厚いゲート絶縁膜104(膜厚16nm)よりも薄くすることができる。シリコン酸化膜115bの膜厚ばらつきを厚い方に10%見込んだとしても残膜は16nmとなり、ゲート絶縁膜104の膜厚とほぼ等しくすることができる。

(16)

[0121]

シリコン酸化膜115のエッチングには、ウェットエッチングを適用することが望まし い。ゲート電極112やポリシリコン膜108が過剰なドライエッチングに曝されると表 面が荒れる虞がある。かかる観点からも、ウェットエッチングが好ましい。 【0122】

次いで、フォトリソグラフィー及びドライエッチングにより、高電圧トランジスタ(N - HV Low Vt、N - HV High Vt、P - HV Low Vt、P - HV Hi gh Vt)形成領域、中電圧トランジスタ(N - MV、P - MV)形成領域及び低電圧 トランジスタ(N - LV Low Vt、N - LV High Vt、P - LV Low Vt 、P - LV High Vt)形成領域のポリシリコン膜108をパターニングし、ポリシ リコン膜108よりなるゲート電極118を形成する(図13(a)、図21(c))。 【0123】

次いで、フォトリソグラフィーにより、 p チャネル低電圧トランジスタ(P-LV L ow V t、P-LV High V t)形成領域を露出し、他の領域を覆うフォトレジス ト膜120を形成する。

【0124】

次いで、フォトレジスト膜120をマスクとしてイオン注入を行い、pチャネル低電圧 ・高閾値トランジスタ(P-LV High Vt)及びpチャネル低電圧・低閾値トラン ジスタ(P-LV Low Vt)のソース/ドレイン領域のエクステンション122を形 成する(図13(b))。エクステンション122は、例えばボロンイオンを、加速エネ ルギー0.5 keV、ドーズ量3.6×10¹⁴ cm⁻²として、及び、砒素イオンを、 加速エネルギー80 keV、ドーズ量各6.5×10¹² cm⁻²として、基板法線から 28度傾いた4方向からイオン注入を行うことにより形成し、ポケット付きのエクステン ションとする。

【 0 1 2 5 】

次いで、例えばアッシングにより、フォトレジスト膜120を除去する。

【0126】

次いで、フォトリソグラフィーにより、 n チャネル低電圧トランジスタ(N - L V L ow V t、N - L V H i g h V t)形成領域を露出し、他の領域を覆うフォトレジス ト膜 1 2 4 を形成する。

【0127】

次いで、フォトレジスト膜124をマスクとしてイオン注入を行い、nチャネル低電圧 ・高閾値トランジスタ(N-LV High Vt)及びnチャネル低電圧・低閾値トラン ジスタ(N-LV Low Vt)のソース/ドレイン領域のエクステンション126を形 成する(図14(a))。エクステンション126は、例えば砒素イオンを、加速エネル ギー3keV、ドーズ量1.1×10¹⁵ cm⁻²として、及び、弗化ボロン(BF₂⁺) イオンを、加速エネルギー35keV、ドーズ量各9.5×10¹² cm⁻²として、 基板法線から28度傾いた4方向からイオン注入を行うことにより形成し、ポケット付き のエクステンションとする。

[0128]

次いで、例えばアッシングにより、フォトレジスト膜124を除去する。

【0129】

次いで、フォトリソグラフィーにより、 p チャネル中電圧トランジスタ(P-MV)形成領域を露出し、他の領域を覆うフォトレジスト膜128を形成する。

[0130]

次いで、フォトレジスト膜128をマスクとしてイオン注入を行い、pチャネル中電圧 トランジスタ(P-MV)のソース / ドレイン領域のエクステンション130を形成する (図14(b))。エクステンション130は、例えば弗化ボロンイオンを、加速エネル ギー10keV、ドーズ量7×10¹³cm⁻²の条件でイオン注入を行うことにより形 成する。 30

20

10

(17)

[0131]

次いで、例えばアッシングにより、フォトレジスト膜128を除去する。

【0132】

次いで、フォトリソグラフィーにより、 n チャネル中電圧トランジスタ(N-MV)形 成領域を露出し、他の領域を覆うフォトレジスト膜132を形成する。

【0133】

次いで、フォトレジスト膜132をマスクとしてイオン注入を行い、n チャネル中電圧 トランジスタ(N-MV)のソース / ドレイン領域のエクステンション134を形成する (図15(a))。エクステンション134は、例えば砒素イオンを、加速エネルギー1 0 k e V、ドーズ量2×10¹³ c m⁻²の条件で、例えばリンイオンを、加速エネルギ -10 k e V、ドーズ量3×10¹³ c m⁻²の条件で、それぞれイオン注入を行うこと により形成する。

10

【0134】

次いで、例えばアッシングにより、フォトレジスト膜132を除去する。

【0135】

次いで、フォトリソグラフィーにより、 p チャネル高電圧トランジスタ(P-HV L ow V t、P-HV High V t)形成領域を露出し、他の領域を覆うフォトレジス ト膜136を形成する。

[0136]

次いで、フォトレジスト膜136をマスクとしてイオン注入を行い、pチャネル高電圧 ²⁰ ・低閾値トランジスタ(P-HV Low Vt)及びpチャネル高電圧・高閾値トランジ スタ(P-HV High Vt)のソース/ドレイン領域のエクステンション138を形 成する(図15(b))。エクステンション138は、例えば弗化ボロンイオンを、加速 エネルギー80keV、ドーズ量4.5×10¹³ cm⁻²の条件でイオン注入を行うこ とにより形成する。

【0137】

次いで、例えばアッシングにより、フォトレジスト膜136を除去する。

【0138】

次いで、フォトリソグラフィーにより、 n チャネル高電圧トランジスタ(N - H V L ow V t、N - H V H i g h V t)形成領域を露出し、他の領域を覆うフォトレジス ³⁰ ト膜 1 4 0 を形成する。

【0139】

次いで、フォトレジスト膜140をマスクとしてイオン注入を行い、nチャネル高電圧 ・低閾値トランジスタ(N-HV Low Vt)及びnチャネル高電圧・高閾値トランジ スタ(N-HV High Vt)のソース/ドレイン領域のエクステンション142を形 成する(図16(a))。エクステンション142は、例えばリンイオンを、加速エネル ギー35 keV、ドーズ量4×10¹³ cm⁻²の条件でイオン注入を行うことにより形 成する。

【0140】

次いで、例えばアッシングにより、フォトレジスト膜140を除去する(図22(a) ⁴⁰)。

[0141]

次いで、全面に、例えば熱CVD法により、例えば膜厚100nmのシリコン酸化膜1 44aを堆積する(図22(b))。

【0142】

次いで、シリコン酸化膜144aをエッチバックし、ゲート電極112及びフローティ ングゲート58の側壁部分並びにゲート電極118の側壁部分に、シリコン酸化膜144 aよりなるサイドウォールスペーサ144を形成する。これにより、周辺トランジスタの ゲート電極118の側壁部分には、シリコン酸化膜よりなる単層のサイドウォールスペー サ144が形成され、フラッシュメモリセルのゲート電極112及びフローティングゲー

ト58の側壁部分には、シリコン窒化膜よりなるサイドウォールスペーサ116及びシリ コン酸化膜よりなるサイドウォールスペーサ144の二層構造よりなるサイドウォールス ペーサ145が形成される(図22(c))。

(18)

[0143]

このとき、周辺回路領域では、シリコン酸化膜144 a がエッチングされると同時にゲ ート絶縁膜104もエッチングされ、サイドウォールスペーサ144により覆われていな い部分の活性領域が露出する。

[0144]

一方、メモリセル領域では、シリコン酸化膜144aがエッチングされると同時にシリ コン酸化膜115もエッチングされる。そして、サイドウォールスペーサ145により覆 われていない領域のシリコン酸化膜115の膜厚は、図21(b)に示すエッチング工程 において周辺トランジスタの最も厚いゲート絶縁膜の膜厚と同等或いはそれ以下とされて いるので、周辺回路領域においてサイドウォールスペーサ144により覆われていない部 分の活性領域が露出するまでのエッチングを行えば、メモリセル領域においてもサイドウ オールスペーサ145により覆われていない部分の活性領域が露出する。

[0145]

換言すれば、周辺トランジスタのサイドウォールスペーサ144の形成に必要な最小限 のエッチング量でエッチングを行えば、メモリセル領域においてもサイドウォールスペー サ145を形成することができ、サイドウォールスペーサ145により覆われていない部 分の活性領域を露出することができる。すなわち、本実施形態による半導体装置の製造方 法では、図21(b)に示すエッチング工程を行うことにより、周辺トランジスタの活性 領域を過剰にエッチング雰囲気に曝すことを防止することができ、周辺トランジスタの特 性劣化を防止することができる。

[0146]

次いで、フォトリソグラフィーにより、pチャネルトランジスタ(P-HV Low V t、P-HV High Vt、P-MV、P-LV High Vt、P-LV Low V t)形成領域を露出し、他の領域を覆うフォトレジスト膜150を形成する。 [0147]

次いで、フォトレジスト膜150をマスクとしてイオン注入を行い、pチャネルトラン ジスタ(P-HV Low Vt、P-HV High Vt、P-MV、P-LV Hig h Vt、P-LV Low Vt)のソース / ドレイン領域 152 を形成する (図16 (b))。同時に、このイオン注入により、pチャネルトランジスタ(P-HV Low V t、P-HV High Vt、P-MV、P-LV High Vt、P-LV Low V t)のゲート電極118は、p型にドーピングされる。ソース / ドレイン領域152は、 例えばボロンイオンを、加速エネルギー5keV、ドーズ量4x10¹⁵cm⁻²の条件 でイオン注入を行うことにより形成する。

[0148]

次いで、例えばアッシングにより、フォトレジスト膜150除去する。

[0149]

次いで、フォトリソグラフィーにより、フラッシュメモリセル(F1ash ce11)形成領域及びnチャネルトランジスタ(N-HV Low Vt、N-HV High V t、N-MV、N-LV High Vt、N-LV Low Vt)形成領域を露出し、他 の領域を覆うフォトレジスト膜146を形成する。

[0150]

次いで、フォトレジスト膜146をマスクとしてイオン注入を行い、フラッシュメモリ セル(F1ash ce11)及びnチャネルトランジスタ(N-HV Low Vt、N - HV High Vt、N-MV、N-LV High Vt、N-LV Low Vt)の ソース / ドレイン領域148を形成する(図17(a))。同時に、このイオン注入によ り、フラッシュメモリセル(F1ash ce11)のゲート電極112及びnチャネル トランジスタ(N-HV Low Vt、N-HV High Vt、N-MV、N-LV

10

30

20

High Vt、N-LV Low Vt)のゲート電極118は、n型にドーピングされ る。ソース / ドレイン領域148は、例えばリンイオンを、加速エネルギー10keV、 ドーズ量6×10¹⁵ cm⁻²の条件でイオン注入を行うことにより形成する。 【0151】

(19)

次いで、例えばアッシングにより、フォトレジスト膜146を除去する。

【0152】

次いで、周知のサリサイドプロセスにより、ゲート電極112,118上及びソース/ ドレイン領域148,152上を選択的にシリサイド化し、ゲート電極112,118上 及びソース/ドレイン領域148,152上に、シリサイド膜153を形成する(図17 (b))。例えば、まず、ウェット前処理により、活性領域上に残存するシリコン酸化膜 115等を除去する。次いで、コバルト(Co)膜及び窒化チタン(TiN)膜を全面に 堆積する。次いで、短時間熱処理により、シリコンが露出しているゲート電極112,1 18上及びソース/ドレイン領域148,152上を選択的にシリサイド化し、これら領 域にコバルトシリサイド膜を形成する。次いで、未反応のコバルト膜及び窒化チタン膜を 除去する。次いで、再度短時間熱処理を行い、コバルトシリサイド膜を低抵抗化する。こ うして、コバルトシリサイド膜よりなるシリサイド膜153を形成する。

【0153】

このようにして、シリコン基板10上に、11種類のトランジスタを完成する。 【0154】

次いで、トランジスタ等が形成されたシリコン基板10上に、絶縁膜154を成長後、 ²⁰ コンタクトホール156、電極プラグ158、配線160等を形成し、第1層金属配線層 までを完成する(図18)。

【0155】

次いで、絶縁膜の成長、配線等の形成を繰り返し行い、絶縁膜154上に、所望の層数 の多層配線層162を形成する。

【0156】

次いで、多層配線層162上に、絶縁膜164を成長後、コンタクトホール166、電 極プラグ168、配線170、パッド電極172等を形成し、最上層金属配線層までを完 成する。

[0157**]**

30

40

10

次いで、配線層170、パッド電極172等が形成された絶縁膜164上に、パッシベ ーション膜174を形成し、半導体装置を完成する(図19)。

【0158】

このように、本実施形態によれば、サイドウォールスペーサ116形成後、サイドウォ ールスペーサ144の形成前に、シリコン酸化膜115を一部除去する工程を行い、サイ ドウォールスペーサ144下におけるシリコン酸化膜115の膜厚を、サイドウォールス ペーサ116下におけるシリコン酸化膜115の膜厚よりも薄くするので、ソース/ドレ イン領域148上のシリコン酸化膜115を、周辺トランジスタの通常の製造工程及びサ リサイド工程の前処理において完全に除去することができる。したがって、ソース/ドレ イン領域148上にシリサイド膜153が形成されないことが防止され、コンタクト不良 を抑制することができる。

【0159】

また、周辺トランジスタのサイドウォールスペーサ144を形成する際に、シリコン酸 化膜115の膜厚に応じてエッチング量を増加する必要はない。したがって、周辺回路形 成領域をエッチング雰囲気に過剰に曝すことを防止でき、周辺トランジスタの信頼性低下 を抑制することができる。

【0160】

特に、本実施形態の場合のようにフラッシュメモリセルのゲート電極の側壁部分を酸化 して電荷保持特性を改善する場合にあっては、活性領域上のシリコン酸化膜115が厚く なるため、シリコン酸化膜115を一部除去する効果は大きい。 [0161]

「変形実施形態)

本発明は上記実施形態に限らず種々の変形が可能である。

【0162】

例えば、上記実施形態では、フラッシュメモリを混載するFPGAを例にして本発明の 半導体装置及びその製造方法を説明したが、本発明を適用可能な半導体装置はFPGAに 限定されるものではない。本発明は、フラッシュメモリセルのサイドウォールスペーサを 二層構造のサイドウォールスペーサにより構成し、周辺トランジスタのサイドウォールス ペーサを一層構造のサイドウォールスペーサにより構成する半導体装置に広く適用するこ とができる。

【0163】

また、上記実施形態では、フラッシュメモリを混載する半導体装置を11種類のトランジスタにより構成したが、トランジスタの数はこれに限定されるものではない。半導体装置に搭載するトランジスタの種類は、用途に応じて増減できる。また、作成する回路も種々選択できる。

[0164]

上述したとおり、本発明の特徴をまとめると以下の通りとなる。

【0165】

(付記1) 半導体基板の第1の領域に形成され、第1のゲート電極を有する第1のト ランジスタと、

20

30

40

10

前記第1のゲート電極の側壁部分に形成され、第1の絶縁膜よりなる第1のサイドウォ ールスペーサと、

前記第1のサイドウォールスペーサが形成された前記第1のゲート電極の側壁部分に形 成され、第2の絶縁膜よりなる第2のサイドウォールスペーサと、

前記半導体基板と、前記第1のサイドウォールスペーサ及び前記第2のサイドウォール スペーサとの間に形成され、前記半導体基板と前記第2のサイドウォールスペーサとの間 における膜厚が、前記半導体基板と前記第1のサイドウォールスペーサとの間における膜 厚よりも薄い酸化膜と

を有することを特徴とする半導体装置。

【0166】

(付記2) 付記1記載の半導体装置において、

前記半導体基板の第2の領域に形成され、第2のゲート電極を有する第2のトランジス タと、

前記第2のゲート電極の側壁部分に形成され、前記第2の絶縁膜よりなる第3のサイド ウォールスペーサと

を更に有することを特徴とする半導体装置。

【 0 1 6 7 】

(付記3) 付記2記載の半導体装置において、

前記半導体基板と前記第2のサイドウォールスペーサとの間における前記酸化膜の膜厚 は、前記第2のトランジスタのゲート絶縁膜よりも薄い

ことを特徴とする半導体装置。

【0168】

(付記4) 付記1乃至3のいずれか1項に記載の半導体装置において、

前記第1のゲート電極は、フローティングゲートとコントロールゲートとが積層された スタックゲート構造を有する

ことを特徴とする半導体装置。

【0169】

(付記5) 付記1乃至4のいずれか1項に記載の半導体装置において、 前記酸化膜は、前記第1のゲート電極と前記第1のサイドウォールスペーサとの間に延 在する ことを特徴とする半導体装置。

[0170]

(付記6) 付記1乃至5のいずれか1項に記載の半導体装置において、

前記第1の絶縁膜は、シリコン窒化膜であり、

前記第2の絶縁膜は、シリコン酸化膜である

ことを特徴とする半導体装置。

(付記7) 第1の領域及び第2の領域を有する半導体基板上に、第1の導電膜を形成 する工程と、

前記第1の領域の前記第1の導電膜をパターニングし、前記第1の領域に第1のゲート ¹⁰ 電極を形成する工程と、

熱酸化により、前記半導体基板の表面及び前記第1のゲート電極の側壁部分に酸化膜を 形成する工程と、

前記酸化膜が形成された前記第1のゲート電極の側壁部分に、第1の絶縁膜よりなる第 1のサイドウォールスペーサを形成する工程と、

前記第1のサイドウォールスペーサをマスクとして、前記半導体基板の前記表面に形成 された前記酸化膜を除去する工程と、

前記酸化膜及び前記第1のサイドウォールスペーサが形成された前記第1のゲート電極の側壁部分に、第2の絶縁膜よりなる第2のサイドウォールスペーサを形成する工程と を有することを特徴とする半導体装置の製造方法。

【0172】

(付記8) 付記7記載の半導体装置の製造方法において、

前記酸化膜を除去する工程の後、前記第2のサイドウォールスペーサを形成する工程の 前に、前記第2の領域の前記第1の導電膜をパターニングし、前記第2の領域に第2のゲ ート電極を形成する工程を更に有し、

前記第2のサイドウォールスペーサを形成する工程では、前記第2のゲート電極の側壁 部分にも、前記第2のサイドウォールスペーサを形成する

ことを特徴とする半導体装置の製造方法。

【0173】

(付記9) 付記7又は8記載の半導体装置の製造方法において、

30

20

前記第1の導電膜を形成する工程の前に、前記第1の領域に第2の導電膜を形成する工 程を、

前記第1のゲート電極を形成する工程の後、前記酸化膜を形成する工程の前に、前記第 1のゲート電極をマスクとして前記第2の導電膜をパターニングし、前記第2の導電膜よ りなるフローティングゲートを形成する工程を

更に有することを特徴とする半導体装置の製造方法。

【0174】

(付記10) 付記7乃至9のいずれか1項に記載の半導体装置の製造方法において、 前記酸化膜を除去する工程では、前記半導体基板の前記表面に形成された前記酸化膜の エッチング後の膜厚が、前記第2の領域に形成されるトランジスタのゲート絶縁膜の膜厚 以下になるように、前記酸化膜を除去する

ことを特徴とする半導体装置の製造方法。

【0175】

(付記11) 付記7乃至10のいずれか1項に記載の半導体装置の製造方法において

前記第1の導電膜を形成する工程の後、前記第1のゲート電極を形成する工程の前に、 前記第1の導電膜上に第3の絶縁膜を堆積する工程を更に有し、

前記酸化膜を形成する工程では、前記第3の絶縁膜を酸化マスクとして、前記半導体基 板及び前記第1の導電膜を酸化する

ことを特徴とする半導体装置の製造方法。

(22) JP 4429036 B2 2010.3.10 **[**0176**]** (付記12) 付記11記載の半導体装置の製造方法において、 前記第1のゲート電極を形成する工程及び前記第2のゲート電極を形成する工程では、 前記第3の絶縁膜をリソグラフィーの際の反射防止膜として用いる ことを特徴とする半導体装置の製造方法。 [0177](付記13) 付記11又は12記載の半導体装置の製造方法において、 前記第3の絶縁膜は、前記第2のサイドウォールスペーサを形成する際に除去する ことを特徴とする半導体装置の製造方法。 **[**0178**]** (付記14) 付記7乃至13のいずれか1項に記載の半導体装置の製造方法において 前記第2のサイドウォールスペーサを形成する工程の後に、前記半導体基板上、前記第 1のゲート電極上及び前記第2のゲート電極上に、選択的にシリサイド膜を形成する工程 を更に有する ことを特徴とする半導体装置の製造方法。 [0179](付記15) 付記7乃至14のいずれか1項に記載の半導体装置の製造方法において 前記酸化膜を除去する工程では、前記酸化膜をウェットエッチングによりエッチングす る ことを特徴とする半導体装置の製造方法。 [0180](付記16) 付記7乃至15のいずれか1項に記載の半導体装置の製造方法において 前記第1の絶縁膜は、シリコン窒化膜であり、 前記第2の絶縁膜は、シリコン酸化膜である ことを特徴とする半導体装置の製造方法。 【図面の簡単な説明】 [0181]【図1】本発明の一実施形態による半導体装置の構造を示す平面図である。 【図2】本発明の一実施形態による半導体装置の構造を示す概略断面図(その1)である 【図3】本発明の一実施形態による半導体装置の構造を示す概略断面図(その2)である 【図4】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その1)で ある。 【図5】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その2)で ある. 【図6】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その3)で ある。 【図7】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その4)で ある。 【図8】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その5)で ある。 【図9】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その6)で ある。 【図10】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その7)

【図11】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その8) 50

である。

40

10

20

である。

C Ø A .	
【図12】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	9)
である。	
【図13】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	1 0
)である。	
【図14】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	1 1
)である。	
【図15】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	12
)である。	
【図16】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	1 3 10
)である。	
【図17】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	14
)である。	
【図18】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	15
)である。	
ノマンン。 【図19】本発明の一実施形態による半導体装置の製造方法を示す工程断面図(その	16
ノマンロ。 【図 2 0】本発明の一宝施形能による半道休装置の製造方法を示す工程断面図(その	17
	. ,
「図21】木登田の一宝施形能による半道体装置の制造方法を示す工程断面図(その	1 8 20
	10 20
)このる。 【図22】本務明の二宝施形能による半道体特署の制造古法をテオ工程版面図(みの	1 0
【図22】本光明の 実施形態による十導体表直の装造力法を示す工程断面因(その)である	19
)じのる。 【図22】従来の光道は壮異の堪法を二才立五図でまる	
【図23】従米の干導体装直の構造を示り半面図でのる。 【図24】② 本の光道体状界の制造させたこまで現然天図(2の4)でたろ	
【図 2 4 】 従来の丰導体装直の製造力法を示す上程断面図(その1)である。 【 図 2 5 】 似本の火満体法理の制造会法を示す工程版工図(その1)である。	
【図25】従米の半導体装直の製造方法を示す上程断面図(その2)である。	
【図26】従来の半導体装置の製造方法を示す上桯断面図(その3)である。	
【図27】従来の半導体装置の製造方法を示す工程断面図(その4)である。	
【図28】従来の半導体装置の製造方法を示す工程断面図(その5)である。	
【図29】従来の半導体装置の製造方法を示す工程断面図(その6)である。	30
【符号の説明】	
10シリコン基板	
2 2素子分離膜	
2 4 , 1 1 3 , 1 1 5シリコン酸化膜	
26,30,36,42,46,52,62,66,70,74フォトレジスト膜	
2 8 … n 型埋め込み不純物層	
3 2 , 3 4 , 4 0 p 型ウェル用不純物層	
4 4 , 4 8 … n 型ウェル用不純物層	
50チャネルストップ層	40
5 4 , 6 4 , 6 8 , 7 2 , 7 6 … 閾 値 電 圧制 御 用 不 純 物 層	
5 6 … トンネル酸化膜	
58フローティングゲート	
6 0 O N O 膜	
78,82,86 p型ウェル	
・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	
102 104 106 ゲート 細緑 瞳	
・。,・。,・。。…, 「」」」 108 ポリシリコン時	
	50
	00

116,144,145...サイドウォールスペーサ 122,126,130,134,138,142...エクステンション 153...シリサイド膜 154,164....絶縁膜 156,166...コンタクトホール 158,168...電極プラグ 160,170....配線層 162...多層配線層 172...パッド電極 10 174…パッシベーション膜 200...半導体装置 202... 主ロジック回路部 204...入出力回路部 204N,208N...NMOS部 204P,208P...PMOS部 206…フラッシュメモリセル部 208…フラッシュメモリセル制御回路部300…シリコン基板 302...素子分離膜 304…ウェル 306,332,336…シリコン酸化膜 20 308,318…ポリシリコン膜 310,314,322,328,338,344…フォトレジスト膜 312... 絶縁膜 316…ゲート絶縁膜 320…シリコン窒化膜 324…ゲート電極 326…コントロールゲート 330...フローティングゲート 334,348...ソース / ドレイン領域 30 340...LDD領域 342…サイドウォールスペーサ 346...高濃度不純物領域 350...シリサイド膜









【図4】

Flash cell

(a)





21

28

 $\frac{10}{2}$



~<u>1</u>0

20-

Ż

44 50

Ż

,0

-10

, (1)

32-

01-

Ź

28 54

Flash N-HV cell Low Vt F 56 58 60

(a)

N-LV N-LV P-LV P-LV Iligh Vt Low Vt Iligh Vt Low Vt

N-LIV N-LIV P-LIV P-LIV N-MV P-MV Low Vt 1 ligh Vt

[Jash cell

(q



-6j

Flash cell

(a)

N-HV Low Vt

Flash cell

(q



(26)



【図11】





82

.8

-96

20

9



P-LV P-LV I ligh Vt Low Vt N-LV Low Vt N-LV High Vt P-MV N-MV P-IIV High Vt P-IIV Low Vt N-HV High Vt N-LIV Low Vt Flash coll (a)







<u>5</u>

10

86

\$7

82

8

6

°_€





【図15】



N-FIV N-FIV P-FIV P-FIV N-MV P-MV N-LV N-LV P-LV P-LV Low Vt High Vt Low Vt High Vt Flash cell 9











 $\mathbb{H}_{\mathbb{S}}$



88

-86

-25

82

80,

-8

₩8





【図19】



【図20】









【図22】







【図23】



【図24】

302





(a)

 ~ 300

302

302

302



【図27】







フロントページの続き

(56)参考文献 特開2003-060096(JP,A) 特開2000-164736(JP,A) 特開2001-332640(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 8 2 4 7 H 0 1 L 2 7 / 1 0 H 0 1 L 2 7 / 1 1 5 H 0 1 L 2 9 / 7 8 8 H 0 1 L 2 9 / 7 9 2