

公告本

申請日期	91.8.16
案 號	091118575
類 別	H01G4/2 H01B/20

A4
C4

(以上各欄由本局填註)

發明 專利 說明 書 I223290

~~新 型~~

一、發明名稱	中 文	導電性糊劑、疊層陶瓷電子元件的製造方法、疊層陶瓷電子元件
	日 文	"導電性ペースト、積層セラミック電子部品の製造方法、積層セラミック電子部品"
二、發明人	姓 名	1. 三木 武 TAKESHI MIKI 2. 野田 悟 SATORU NODA
	國 籍	1. 2. 均日本 JAPAN
住、居所		1. 日本國京都府長岡京市天神二丁目26番10號 村田製作所股份有限公司 2. 日本國京都府長岡京市天神二丁目26番10號 村田製作所股份有限公司
	三、申請人	姓 名 (名稱) 日商村田製作所股份有限公司 MURATA MANUFACTURING CO., LTD.
	國 籍	日本 JAPAN
	住、居所 (事務所)	日本國京都府長岡京市天神二丁目26番10號
	代 表 人 姓 名	村田 充弘 MICHIHIRO MURATA

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ， 有 無主張優先權

日本 2001年09月20日 特願2001-287488 有 無主張優先權

有關微生物已寄存於： 寄存日期： ，寄存號碼：

裝
訂
線

五、發明說明 (1)

【技術領域】

本發明關於一種導電性糊劑，特別關於一種適用於形成疊層陶瓷電容、疊層正向熱敏電阻等的疊層陶瓷電子元件的端子電極的導電性糊劑。另外，本發明關於一種採用該導電性糊劑的疊層陶瓷電子元件的製造方法和所得到的疊層陶瓷電子元件。

【背景技術】

過去，一直採用Ag、Ag-Pd等作為疊層陶瓷電子元件中的一種的疊層陶瓷電容的內部電極材料。但是，由於這些內部電極材料昂貴，開始採用比較便宜的賤金屬Ni。而作為疊層陶瓷電容的端子電極材料，採用的是導電性能好並在低溫可燒結的Ag。並且，例如在該Ag構成的端子電極上，形成Ni層，進一步為了提高焊接性能，再形成Sn層或者焊錫層，獲得疊層陶瓷電容。

另外，採用與n型雜質半導體的陶瓷進行歐姆接觸的Ni作為疊層陶瓷電子元件的疊層正向熱敏電阻的內部電極材料。然後，在還原氛圍下，同時燒結疊層的陶瓷生片和內部電極，然後在空氣環境下燒成端子電極，同時將陶瓷本身再次氧化，獲得具有所希望的正電阻溫度特性的疊層正向熱敏電阻。

【發明所欲解決的課題】

然而，Ni和Ag相互不能固溶。因此，如果採用Ni作為疊層陶瓷電容的內部電極，採用Ag作為端子電極，所存在的問題是在內部電極和端子電極之間難於接合，不能獲

五、發明說明 (2)

得所希望的靜電容量。

為此，採用與Ni能全率固溶的Cu作為端子電極受到關注。但是，由於Cu容易氧化，在將包含Cu的導電性糊劑燒結形成端子電極時，需要在還原氛圍下進行燒結，從而造成製造成本增加的主要原因。另外，在還原氛圍下由於氧的濃度低，導電性糊劑中的載體的分解速度慢，有可能存在由於殘留碳影響特性的問題。

同樣，對於疊層正向熱敏電阻的情況，如果採用在空氣環境下可以燒結的Ag作為端子電極材料，則與內部電極的Ni之間不會相互固溶，難以接合。另外，其他的能在空氣環境下進行燒結的端子電極糊劑有Al糊劑和Zn糊劑。但是，所存在的問題是這些由Al和Zn構成的燒結電極不容易焊錫連接，並且如果嘗試在其上進行電鍍，Al和Zn電極本身容易在電鍍液中溶解。

為此，本發明的目的在於提供一種Ag系的導電性糊劑，其係在採用Ni作為疊層陶瓷電容、疊層正向熱敏電阻等的疊層陶瓷電子元件的內部導體時，即使在空氣環境下燒結端子電極，也可以抑制內部導體Ni的表面氧化並可獲得與Ni的良好的接合者。另外，提供一種採用該導電性糊劑形成端子電極的疊層陶瓷電子元件的製造方法以及疊層陶瓷電子元件。

【用以解決課題之手段】

為了達到上述目的，本發明的導電性糊劑，其特徵是包含Ag粉末和Ag合金粉末中的至少1種、硼化鎳粉末、無機

五、發明說明 (4)

結。並且，在具有Ni內部電極的疊層陶瓷燒結體上，塗敷與該Ni內部電極接觸並燒結時，包含在導電性糊劑中的硼化鎳粉末可以抑制內部電極的Ni的氧化。另外，雖然只有內部電極的Ni和端子電極的Ag時不能固溶，但通過介入硼化鎳，可以讓內部電極的Ni和端子電極的Ag之間固溶。

另外，對於硼化鎳粉末，較佳者係在5.0重量%以上，如果不到5.0重量%，在內部電極的Ni的表面上形成氧化膜，出現接觸電阻。另一方面，如果硼化鎳粉末在60.0重量%以上，燒結膜的導電性不好。

另外，硼化鎳粉末的平均粒子直徑較佳者係在150 μm 以下，如果超過150 μm ，有時會在燒結電極膜上殘留硼化鎳粉末，喪失作為導體的功能。

另外，作為無機黏接劑，從環境面上較佳者係不包含Pb的硼酸鈹玻璃、硼矽酸鈹玻璃、硼矽酸鋅玻璃。

另外，這些玻璃在高溫時的黏性，較佳者係作業點($\log\eta(\text{Pa}\cdot\text{s})=4$)在600 $^{\circ}\text{C}$ 以下。這是由於Ag粉末或者Ag合金粉末的燒結溫度通常在600~900 $^{\circ}\text{C}$ 的範圍，在該溫度下進行液相燒結形成電極。

另外，該無機黏接劑的量，較佳者係占導電性糊劑中、Ag粉末和/或者Ag合金粉末、無機黏接劑、硼化鎳粉末的合計體積(固態體積)中的1~20體積%。如果不到1體積%，燒結電極的連接強度差，如果超過20體積%，燒結電極沒有了導電性。

五、發明說明 (5)

本發明的疊層陶瓷電子元件的製造方法，是在具有Ni或者以Ni為主要成分的內部導體的疊層陶瓷上，塗敷上述導電性糊劑並燒結形成端子電極。

以下以圖1所示的疊層陶瓷電容1的情況為例說明疊層陶瓷電子元件的製造方法。

首先，準備例如BaTiO₃系等電介質陶瓷原料粉末，並做成結晶料漿，將該結晶料漿成形為片狀，獲得電介質陶瓷層3的陶瓷胚板。

然後，在獲得的陶瓷胚板上採用篩網印刷等形成用於形成Ni或者以Ni為主要成分的內部電極4的內部導體用層。然後，將形成了內部導體用層的陶瓷胚板疊加所需要的張數，同時在用沒有形成內部導體用層的陶瓷胚板夾持的狀態下，將其壓接，獲得未經燒結的疊層體。

然後，該未經燒結疊層體在指定的非氧化環境下以指定的溫度進行燒結，獲得燒結體2。

然後，在燒結體2的兩端面上，與內部電極4的特定地方電連接形成端子電極5，這樣完成疊層陶瓷電容。該端子電極5是通過塗敷上述本發明的導電性糊劑進行燒結後獲得。

然後，根據需要，在端子電極5上形成Ni或者Cu等電鍍層6，進一步在其上面形成焊錫、Sn等電鍍層7。

另外，圖2中表示本發明的疊層陶瓷電子元件的另一例的疊層正向熱敏電阻。

疊層正向熱敏電阻11，包括由多個疊層的半導體陶瓷層

五、發明說明(6)

13 和沿半導體陶瓷層 13 之間的特定介面所形成的 Ni 內部電極 14、所構成的燒結體 12。然後，在燒結體 12 的兩端面上與內部電極 4 的特定物電連接形成端子電極 17。

此外，對於疊層正向熱敏電阻的情況，與上述疊層陶瓷電容不同，由玻璃層 15 覆蓋陶瓷元件體的表面。然後，為了讓與內部電極連接的穩定，由和內部電極相同的 Ni 形成端面電極 16。然後，在端面電極 16 上通過塗敷上述本發明的導電性糊劑進行燒結後形成端子電極 17。

然後，根據需要，在端子電極 17 上形成 Ni 的電鍍層 18，進一步在其上面形成焊錫、Sn 等電鍍層 19。

【實施例】

(實施例 1)

在本實施例 1 中，說明片狀電子元件的疊層陶瓷電容的情況。

首先，作為最初的原料，分別稱量出指定量的 TiCl_4 和 $\text{Ba}(\text{NO}_3)_2$ 後，使其與草酸反應獲得草酸鈦氧鋇 ($\text{BaTiO}(\text{C}_2\text{O}_4) \cdot 4\text{H}_2\text{O}$) 的沈澱物，對該沈澱物以 1000°C 以上的溫度進行加熱分解，合成作為主要成分的 BaTiO_3 。

另外，以 $0.25 \text{ Li}_2\text{O} - 0.65 (0.30 \text{ TiO}_2 - 0.70 \text{ SiO}_2) - 0.10 \text{ Al}_2\text{O}_3$ (摩爾比) 的組成比例，稱出各成分的氧化物、碳酸鹽或者氫氧化物，進行混合粉碎後獲得粉末。將該混合粉末在白金坩堝中加熱到 1500°C 後急冷，然後進行粉碎，獲得平均粒子直徑在 $1 \mu\text{m}$ 以下的作為第 1 副成分的氧化物粉末。

然後，以 $0.66 \text{ SiO}_2 - 0.17 \text{ TiO}_2 - 0.15 \text{ BaO} - 0.02 \text{ MnO}$ (摩爾比)

五、發明說明 (7)

的組成比例，稱出各成分的氧化物、碳酸鹽或者氫氧化物，進行混合粉碎後獲得粉末。將該混合粉末在白金坩堝中加熱到1500℃後急冷，然後進行粉碎，獲得平均粒子直徑在1 μm以下的作為第2副成分的氧化物粉末。

將以上獲得的主成分、第1副成分以及第2副成分按主成分：第1副成分：第2副成分=99:0.5:0.5(重量比)的比例稱出，在稱出的物品中加入作為黏接劑的聚乙烯醇丁縮醛和作為溶劑的乙醇等，通過球磨機混合獲得陶瓷結晶料漿。然後，採用該陶瓷結晶料漿通過刮片法進行片成形，獲得厚度為35 μm的矩形陶瓷胚板。

然後，在該陶瓷胚板上印刷以Ni為主要成分的導電性糊劑，形成作為內部導體用層的導電性糊劑層。

然後，使引出導電性糊劑層的一側相互錯開地，將形成了導電性糊劑層的陶瓷胚板多張層疊，同時用沒有形成導電性糊劑層的陶瓷胚板夾持，進行壓接後獲得未經燒結疊層體。

然後，將疊層體在N₂環境下加熱到350℃將黏接劑分解，然後在氧氣分壓為10⁻⁹~10⁻¹² Mpa的H₂-N₂-H₂O氣體構成的還原氛圍中，以1300℃進行2小時燒結，形成燒結體。

另一方面，製作導電性糊劑。即，以乙基纖維素作為樹脂成分的有機載體中將Ag粉末、以化學式Ni₂B表示的硼化鎳粉末、作為無機黏接劑的硼矽酸鋅系玻璃粉末由3條軋棍等的混練機進行分散，得到導電性糊劑。在糊劑中，Ag粉末和硼化鎳粉末按照表1所示比例，硼矽酸鋅系玻璃

五、發明說明 (8)

粉末為 2 wt%。

然後，在先前獲得的燒結體的內部電極的露出端面上，塗敷該導電性糊劑，在空氣環境下以表 1 所示溫度燒結 1 小時，形成端子電極。然後，在端子電極上形成 Ni 電鍍層和 Sn 電鍍層，獲得疊層陶瓷電容。

以上獲得的疊層陶瓷電容，在 20 °C 溫度下，以 1 kHz、1 Vrms 的條件測定靜電容量和介電損失 ($\tan\delta$)。結果如表 1 所示。此外，在表 1 中，在試料編號上有 * 符號的樣品是本發明範圍以外的樣品，其餘均為本發明範圍內的樣品。

【表 1】

試料	硼化鎳(Ni ₂ B)量 [wt%]	銀(Ag)量 [wt%]	燒結溫度 [°C]	靜電容量 [nF]	介電損失 [%]
*1	0	70	800	10.2	4.21
*2	3.0	67	800	12.4	4.14
3	5.0	65	800	20.8	3.48
4	23.8	46.2	800	22.5	2.58
5	23.8	46.2	825	22.3	2.78
6	23.8	46.2	850	21.8	3.01
7	25.0	45	800	22.7	2.56
8	50.0	20	800	21.1	2.98
*9	60.0	10	800	17.4	4.01

表 1 表明，採用本發明的導電性糊劑製作的疊層陶瓷電容 (試料 3~8)，其靜電容量在 20nF 以上而介電損失在 3.5%

五、發明說明 (9)

以下，和本發明範圍外的試料(試料1、2、9)相比較，具有優異的特性。另外，對試料4~6進行比較表明，即使燒結溫度高，也可以減少靜電容量的降低和介電損失的增大。這是由於在導電性糊劑中包含了硼化鎳粉末，抑制了內部電極Ni表面的氧化，讓Ni和Ag固溶，從而獲得內部電極的Ni和端子電極的Ag之間的良好連接。

(實施例2)

在本實施例2中，說明片狀電子元件的疊層正向熱敏電阻的情況。

首先，作為原料，為獲得 $(\text{Ba}_{0.9998}\text{Sm}_{0.0002})\text{TiO}_3$ 而稱出 BaCO_3 、 TiO_2 以及 Sm_2O_3 。在所得到的粉體中加入純水，和氧化鈷球一起在球磨機中進行16小時混合粉碎，乾燥後以 1200°C 進行2小時焙燒，獲得焙燒粉體。

將以上獲得的焙燒體中加入作為黏接劑的聚乙烯醇丁縮醛和作為溶劑的乙醇等，球磨機混合獲得陶瓷結晶料漿。然後，採用該結晶料漿通過刮片法進行片成形，獲得厚度為 $35\ \mu\text{m}$ 的矩形陶瓷胚板。

然後，在該陶瓷胚板上印刷以Ni為主要成分的導電性糊劑，形成作為內部導體用層的導電性糊劑層。

然後，將形成了導電性糊劑層的陶瓷胚板，讓引出導電性糊劑層的一側相互錯開，多張疊層，同時夾持沒有形成導電性糊劑層的陶瓷胚板，進行壓接後獲得未經燒結疊層體。在該未經燒結疊層體的端面部上，塗敷預先準備好的Ni糊劑，乾燥後在 $\text{H}_2/\text{N}_2=0.03$ 的體積比的還原氛圍中，以

五、發明說明 (10)

1200 °C 進行燒結，獲得具有Ni的端面電極的燒結體。

然後，在軟化點為500~800 °C、作業溫度為800~1150 °C的條件下，將上述燒結體浸入在包含後述的具有比導電性糊劑的燒結溫度低的軟化點和高的作業溫度的玻璃的水溶液中，然後進行乾燥之後，進一步以500~600 °C進行熱處理，形成厚度約為0.5~5 μm的玻璃層。

另一方面，製作導電性糊劑。即，以乙基纖維素作為樹脂成分的有機載體中將Ag粉末、以化學式Ni₂B表示的硼化鎳粉末、作為無機黏接劑的硼矽酸鋅系玻璃粉末由3條軋棍等的混練機進行分散，得到導電性糊劑。在糊劑中，Ag粉末和硼化鎳粉末按照表2所示比例，硼矽酸鋅系玻璃粉末為2 wt%。

然後，在先前獲得的在表面形成了玻璃層的燒結體的Ni露出端面上，塗敷該導電性糊劑，在空氣環境下以表2所示溫度燒結1小時，形成端子電極。然後，在端子電極上形成Ni電鍍層和Sn電鍍層，獲得疊層正向熱敏電阻。

以上獲得的疊層正向熱敏電阻，測定在25 °C溫度下的初始電阻、以及在130 °C~150 °C溫度之間的電阻變化率($\alpha = (150\text{ °C的電阻值}) / (130\text{ °C的電阻值})$)。結果如表2所示。此外，在表2中，在試料編號上有*符號的樣品是本發明範圍以外的樣品，其餘均為本發明範圍內的樣品。

五、發明說明 (11)

【表 2】

試料	硼化鎳(Ni ₂ B)量 [wt%]	銀(Ag)量 [wt%]	燒結溫度 [°C]	初始電阻 [Ω]	電阻變化率 [α]
*10	0	70	700	2.80	9.5
*11	3.0	67	700	1.56	9.6
12	5.0	65	700	0.10	10.6
13	23.8	46.2	600	0.10	10.5
14	23.8	46.2	700	0.09	10.6
15	23.8	46.2	800	0.10	10.4
16	25.0	45	700	0.10	10.8
17	50.0	20	700	0.09	10.7
*18	60.0	10	700	1.03	7.2

表 2 表明，採用本發明的導電性糊劑製作的疊層正向熱敏電阻(試料 12~17)，其 25°C 時的初始電阻為 0.1Ω±10%，因端子電極形成的電阻值不會增加，並且，在 130°C~150°C 溫度之間的電阻變化率(α)大，在 10 以上，和本發明範圍外的試料 10、11、18 相比較，具有優異的特性。另外，對試料 13~15 進行比較表明，即使燒結溫度高，也沒有發現初始電阻的變動以及電阻變化率(α)的明顯降低。這是由於在導電性糊劑中包含了硼化鎳粉末，抑制了內部電極 Ni 表面的氧化，讓 Ni 和 Ag 固溶，從而獲得內部電極的 Ni 和端子電極的 Ag 之間的良好連接。

此外，在上述實施例 1、2 任一種情況，雖然是以導電

五、發明說明 (12)

性糊劑中的導電粉末是Ag粉末為例進行了說明，即使導電粉末為Ag合金粉末、即以Ag為主成分的合金粉末的情況，也會獲得相同的效果。

另外，作為硼化鎳，採用Ni₂B之外的NiB、Ni₃B、Ni₄B₃等，也會獲得相同的效果。

在以上的說明中表明，本發明的Ag系導電性糊劑是在糊劑中包含硼化鎳粉末。因此，通過本發明的導電性糊劑用於形成作為內部導體採用Ni的疊層陶瓷電容和疊層正向熱敏電阻等疊層陶瓷電子元件的端子電極，即使在空氣環境下進行燒結也可以抑制內部導體Ni表面的氧化，讓Ni和Ag固溶，從而獲得內部電極的Ni和端子電極的Ag之間的良好連接。

即，通過採用本發明的包含硼化鎳粉末的Ag系導電性糊劑，對於採用Ni作為內部導體的疊層陶瓷電子元件，可以在空氣環境下燒結形成端子電極。

【圖式的簡單說明】

圖1是本發明的疊層陶瓷電子元件的一例的疊層陶瓷電容的截面圖。

圖2是本發明的疊層陶瓷電子元件的一例的疊層正向熱敏電阻的截面圖。

【符號說明】

- 1 疊層陶瓷電容
- 2、12 燒結體
- 3 電介質陶瓷層

五、發明說明 (13)

- 4、14 內部電極
- 5、17 端子電極
- 6、7、18、19 電鍍層
- 11 疊層正向熱敏電阻
- 13 半導體陶瓷層
- 15 玻璃層
- 16 端面電極。

裝
訂
線

四、中文發明摘要(發明之名稱：導電性糊劑、疊層陶瓷電子元件
的製造方法、疊層陶瓷電子元件)

本發明提供一種Ag系的端子電極用導電性糊劑，其在採用Ni作為疊層陶瓷電子元件的內部導體時、即使在空氣環境下進行燒結也可以抑制內部導體Ni表面的氧化並獲得與Ni的良好的接合。導電性糊劑包含Ag粉末和Ag合金粉末中的至少1種、硼化鎳粉末、無機黏接劑和有機載體，且硼化鎳粉末的量係在全糊劑中的5.0重量%以上60.0重量%以下的範圍內。

日文發明摘要(發明之名稱："導電性ペースト、積層セラミック電子部
品の製造方法、積層セラミック電子部品")

【課題】積層セラミック電子部品の内部導体としてNiを用いた場合に、大気雰囲気中で焼き付けても内部導体のNi表面の酸化を抑制し、Niとの良好な接合が得られる、Ag系の端子電極用の導電性ペーストを提供する。

【解決手段】Ag粉末およびAg合金粉末のうち少なくとも1種と、ホウ化ニッケル粉末と、無機結合剤と、有機ビヒクルとを含む導電性ペーストであって、ホウ化ニッケル粉末の量は、全ペースト中の5.0重量%以上60.0重量%未満の範囲内にある。




圖 1




圖 2

93年5月20日
修正本

五、發明說明 (3)

黏接劑和有機載體，且上述硼化鎳粉末的量係在全糊劑中的5.0重量%以上60.0重量%以下的範圍內。

並且，上述硼化鎳粉末的平均粒子直徑在150 μm 以下。

另外，上述無機黏接劑是硼酸鈹玻璃、硼矽酸鈹玻璃、硼矽酸鋅玻璃中的至少一種。

另外，本發明的疊層陶瓷電子元件的製造方法，其特徵是包括準備陶瓷胚板的步驟、在該陶瓷胚板上形成以鎳為主成分的內部導體用層的步驟、積層形成了該內部導體用層的陶瓷胚板形成疊層體的步驟、燒結該疊層體形成燒結體的步驟、塗敷上述的導電性糊劑並進行燒結後形成與該燒結體的內部導體電連接端子電極的步驟。

另外，本發明的疊層陶瓷電子元件，其特徵是由上述疊層陶瓷電子元件的製造方法所製造者。


並且，上述陶瓷胚板是電介質陶瓷胚板，上述疊層陶瓷電子元件是疊層陶瓷電容。

另外，上述陶瓷胚板是半導體陶瓷胚板，上述疊層陶瓷電子元件是疊層正向熱敏電阻。

【具體實施形態】

本發明的導電性糊劑包含Ag粉末和Ag合金粉末中的至少1種、硼化鎳粉末、無機黏接劑和有機載體，硼化鎳粉末的量在全糊劑中的5.0重量%以上60.0重量%以下的範圍。

即，本發明的導電性糊劑，以Ag粉末和Ag合金粉末中的至少1種作為導電性粉末，可以在空氣環境下進行燒



六、申請專利範圍

1. 一種導電性糊劑，其特徵在於：包含 Ag 粉末和 Ag 合金粉末中的至少 1 種、硼化鎳粉末、無機黏接劑和有機載體，上述硼化鎳粉末的量係在全糊劑中的 5.0 重量% 以上 60.0 重量% 以下的範圍內。
2. 根據申請專利範圍第 1 項之導電性糊劑，其中上述硼化鎳粉末的平均粒子直徑在 150 μm 以下。
3. 根據申請專利範圍第 1 項之導電性糊劑，其中上述無機黏接劑是硼酸鈹玻璃、硼矽酸鈹玻璃、硼矽酸鋅玻璃中的至少一種。
4. 一種疊層陶瓷電子元件的製造方法，其特徵在於包括：準備陶瓷胚板的步驟、在該陶瓷胚板上形成鎳或以鎳為主成分的內部導體用層的步驟、層疊形成有該內部導體用層的陶瓷胚板形成疊層體的步驟、燒結該疊層體形成燒結體的步驟、以及塗敷如申請專利範圍第 1 至 3 項中任一項中所述的導電性糊劑並進行燒結後形成端子電極以與該燒結體的內部導體電連接的步驟。
5. 根據申請專利範圍第 4 項之疊層陶瓷電子元件的製造方法，其中上述陶瓷胚板是介電質陶瓷胚板，上述疊層陶瓷電子元件是疊層陶瓷電容。
6. 根據申請專利範圍第 4 項之疊層陶瓷電子元件的製造方法，其中上述陶瓷胚板是半導體陶瓷胚板，上述疊層陶瓷電子元件是疊層正向熱敏電阻。