



(12) 发明专利

(10) 授权公告号 CN 111834462 B

(45) 授权公告日 2024.02.09

(21) 申请号 202010683349.5	JP 2016115886 A, 2016.06.23
(22) 申请日 2019.02.25	US 2003218208 A1, 2003.11.27
(65) 同一申请的已公布的文献号	US 2006027861 A1, 2006.02.09
申请公布号 CN 111834462 A	US 2010044785 A1, 2010.02.25
(43) 申请公布日 2020.10.27	US 2011089485 A1, 2011.04.21
(66) 本国优先权数据	US 2014159149 A1, 2014.06.12
201810689312.6 2018.06.28 CN	KR 20060121066 A, 2006.11.28
(62) 分案原申请数据	US 2007224763 A1, 2007.09.27
201910139574.X 2019.02.25	US 4830975 A, 1989.05.16
(73) 专利权人 华为技术有限公司	CN 101180737 A, 2008.05.14
地址 518129 广东省深圳市龙岗区坂田华为总部办公楼	CN 103000503 A, 2013.03.27
(72) 发明人 王怀锋	CN 105914234 A, 2016.08.31
(51) Int. Cl.	CN 104008975 A, 2014.08.27
H01L 29/78 (2006.01)	US 6319776 B1, 2001.11.20
H01L 29/08 (2006.01)	US 6150219 A, 2000.11.21
H01L 29/10 (2006.01)	EP 0834926 A2, 1998.04.08
H01L 29/423 (2006.01)	JP 2016131217 A, 2016.07.21
H01L 21/336 (2006.01)	CN 103928346 A, 2014.07.16
(56) 对比文件	US 9142668 B2, 2015.09.22
CN 101207154 A, 2008.06.25	US 2005242392 A1, 2005.11.03
CN 104299906 A, 2015.01.21	CN 107104137 A, 2017.08.29
CN 105702739 A, 2016.06.22	CN 104157685 A, 2014.11.19
JP 2003532293 A, 2003.10.28	EP 0097442 A2, 1984.01.04
JP 2014187141 A, 2014.10.02	CN 106887466 A, 2017.06.23
	EP 1536463 A1, 2005.06.01

(续)

审查员 邢潇楠

权利要求书3页 说明书25页 附图27页


(54) 发明名称

一种半导体器件及制造方法

(57) 摘要

本申请公开了一种半导体器件及制造方法，该器件通过沟槽栅结构，沟槽底部沟道设置，纵向场板、纵向P-N结构的双纵向RESURF技术，减少元胞漂移区尺寸，增加漂移区浓度，减少漂移区电阻，缩小元胞尺寸。该器件可以基于传统的分离槽栅MOS工艺或者单片集成BCD工艺技术实现，制造工艺简单，制造成本低。如此，本申请可以基

于传统低成本制造技术，实现具有低导通电阻，高可靠性的双向耐压的MOS型开关器件。此外，本申请还公开了一种终端设备。



CN 111834462 B

[接上页]

(56) 对比文件

EP 1742270 A1, 2007.01.10

CN 107452800 A, 2017.12.08

CN 101740612 A, 2010.06.16

CN 101211965 A, 2008.07.02

JP S62200759 A, 1987.09.04

CN 104821318 A, 2015.08.05

EP 0399191 A1, 1990.11.28

CN 103199017 A, 2013.07.10

CN 1763969 A, 2006.04.26

CN 1581486 A, 2005.02.16

1. 一种半导体器件,其特征在于,包括:
衬底;
位于所述衬底一侧的外延层;
位于所述外延层中的沟槽,
所述沟槽内具有栅极,所述沟槽的内壁与所述栅极的外壁之间具有氧化层;
位于所述沟槽两侧的漂移区;
分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极;
以及沟道区域,所述沟道区域位于所述沟槽朝向所述衬底的一侧且与所述沟槽的槽底接触;

其中,所述衬底、所述外延层和所述沟道区域的掺杂类型为第一类型,所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型;

所述第一类型和所述第二类型中,其中一个为P型,另一个为N型;

两个所述漂移区位于所述沟道区域的两侧,且所述漂移区与所述沟道区域相隔离;

所述沟道区域的掺杂浓度高于所述外延层的掺杂浓度;

所述沟槽的槽底的宽度沿所述沟槽的深度方向是逐渐变小的;

沿所述沟槽的深度方向,所述沟槽包括主体部和自所述主体部延伸出的且朝所述衬底凸出的凸出部;

所述沟槽内具有两个相互电连通的栅极,其中一个栅极为上栅极,另一个栅极为下栅极,所述上栅极位于所述主体部,所述下栅极位于所述凸出部,所述下栅极的外侧壁与所述凸出部的内侧壁之间的第一氧化层为栅氧化层,所述上栅极的外侧壁和所述主体部的内侧壁之间的第一氧化层为场氧化层。

2. 根据权利要求1所述的器件,其特征在于,

所述漂移区与所述沟道区域之间的部分为所述外延层的一部分。

3. 根据权利要求2所述的器件,其特征在于,

所述半导体器件的沟道位于所述漂移区与所述沟道区域之间的外延层内以及所述沟道区域内。

4. 根据权利要求1至3任一项所述的器件,其特征在于,

所述沟道区域为一个P型阱区或者N型阱区。

5. 根据权利要求1所述的器件,其特征在于,在所述沟槽内,所述上栅极和所述下栅极之间的区域沿所述沟槽的宽度方向延伸后对应的区域为夹持区域,所述夹持区域内具有绝缘层,所述沟槽的宽度方向垂直于所述沟槽的深度方向。

6. 根据权利要求1所述的器件,其特征在于,所述器件还包括本体电极和多个并联的元胞,所述本体电极位于所述外延层内且靠近所述外延层的外表面,至少一个所述元胞位于所述本体电极围合的区域内。

7. 根据权利要求1所述的器件,其特征在于,所述器件还包括本体电极和位于所述沟槽内且呈孤岛状的阱区,所述本体电极位于所述阱区内且靠近所述阱区的外表面,所述阱区的掺杂类型为所述第一类型。

8. 根据权利要求1所述的器件,其特征在于,所述栅极、所述第一漏极和所述第二漏极的电极均引出到所述器件的外表面。

9. 根据权利要求1所述的器件,其特征在于,所述第一漏极和所述第二漏极对称分布在所述沟槽的两侧。

10. 一种半导体器件,其特征在于,包括:

衬底;

位于所述衬底一侧的外延层;

位于所述外延层中的沟槽,

所述沟槽内具有栅极,所述沟槽的内壁与所述栅极的外壁之间具有氧化层;

位于所述沟槽两侧的漂移区;

分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极;

以及沟道区域,所述沟道区域位于所述沟槽朝向所述衬底的一侧且与所述沟槽的槽底接触;

其中,所述衬底、所述外延层和所述沟道区域的掺杂类型为第一类型,所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型;

所述第一类型和所述第二类型中,其中一个为P型,另一个为N型;

两个所述漂移区位于所述沟道区域的两侧,且所述漂移区与所述沟道区域相隔离;

所述沟道区域的掺杂浓度高于所述外延层的掺杂浓度;

所述沟槽的槽底的宽度沿所述沟槽的深度方向是逐渐变小的;

所述沟槽内具有多个栅极,所述多个栅极之间是电连通的,所述多个栅极沿所述沟槽的深度方向排布的,所述多个栅极中与所述沟槽的槽底距离最近的栅极的底面与所述沟槽的槽底之间具有第二氧化层,所述多个栅极中与所述沟槽的槽底距离最近的栅极的外侧壁与所述沟槽的内侧壁之间的第一氧化层为栅氧化层,其他每一栅极的外侧壁与所述沟槽的内侧壁之间的第一氧化层均为场氧化层。

11. 根据权利要求10所述的器件,其特征在于,

所述漂移区与所述沟道区域之间的部分为所述外延层的一部分。

12. 根据权利要求11所述的器件,其特征在于,

所述半导体器件的沟道位于所述漂移区与所述沟道区域之间的外延层内以及所述沟道区域内。

13. 根据权利要求10至12任一项所述的器件,其特征在于,

所述沟道区域为一个P型阱区或者N型阱区。

14. 根据权利要求10所述的器件,其特征在于,沿所述沟槽的深度方向,所述沟槽包括主体部和自所述主体部延伸出的且朝所述衬底凸出的凸出部。

15. 根据权利要求10所述的器件,其特征在于,沿所述沟槽的槽底到所述沟槽的槽口的方向,所述多个栅极的宽度逐渐变小,所述宽度所在的方向垂直于所述沟槽的深度方向。

16. 根据权利要求10或15所述的器件,其特征在于,在所述沟槽内,相邻两个栅极之间的区域沿所述沟槽的宽度方向的延伸后得到的区域内具有绝缘层,所述沟槽的宽度方向垂直于所述沟槽的深度方向。

17. 根据权利要求10所述的器件,其特征在于,所述器件还包括本体电极和多个并联的元胞,所述本体电极位于所述外延层内且靠近所述外延层的外表面,至少一个所述元胞位于所述本体电极围合的区域内。

18. 根据权利要求10所述的器件,其特征在于,所述器件还包括本体电极和位于所述沟槽内且呈孤岛状的阱区,所述本体电极位于所述阱区内且靠近所述阱区的外表面,所述阱区的掺杂类型为所述第一类型。

19. 根据权利要求10所述的器件,其特征在于,所述栅极、所述第一漏极和所述第二漏极的电极均引出到所述器件的外表面。

20. 根据权利要求10所述的器件,其特征在于,所述第一漏极和所述第二漏极对称分布在所述沟槽的两侧。

21. 一种终端设备,其特征在于,包括半导体器件和控制器,所述半导体器件为如权利要求1至20任一项所述的半导体器件,所述控制器用于控制所述半导体器件的导通和/或关断。

一种半导体器件及制造方法

[0001] 本申请要求于2019年02月25日提交中国专利局、申请号为201910139574.X、发明名称为“一种功率半导体器件及制造方法”的中国专利申请的分案申请。

技术领域

[0002] 本申请涉及半导体器件及半导体工艺技术领域,尤其涉及一种功率半导体器件及制造方法。

背景技术

[0003] 功率半导体器件以功率金属氧化物半导体场效应晶体管(功率MOSFET,常简写为功率MOS)、绝缘栅双极晶体管(IGBT)以及功率集成电路(power IC,常简写为PIC)为主。这些器件或集成电路能在很高的频率下工作,而电路在高频工作时能更节能、节材,能大幅减少设备体积和重量。尤其是集成度很高的单片上功率系统(power system on a chip,简写PSOC),它能把传感器件与电路、信号处理电路、接口电路、功率器件和电路等集成在一个硅芯片上,使其具有按照负载要求精密调节输出和按照过热、过压以及过流等情况进行自我保护的功能。

[0004] 功率半导体器件技术领域一直致力于在满足一定耐压下,减小功率半导体器件的单位面积导通电阻,减少芯片面积,降低器件功率损耗。

发明内容

[0005] 有鉴于此,本申请提供了一种半导体器件及其制造方法,以减小半导体器件的单位面积导通电阻,减少芯片面积,降低器件功率损耗。

[0006] 可选的,该半导体器件为功率半导体器件。应当知道的是,该半导体器件的具体产品形态还可以是功率半导体器件之外的其他形态,此处不再限定。

[0007] 为了达到上述发明目的,本申请采用了如下技术方案:

[0008] 本申请的第一方面提供了一种功率半导体器件,包括:

[0009] 衬底;

[0010] 位于所述衬底一侧的外延层;

[0011] 位于所述外延层中的沟槽,所述沟槽内具有栅极,所述沟槽的内壁与所述栅极的外壁之间具有氧化层,

[0012] 位于所述沟槽两侧的漂移区;

[0013] 分别位于所述沟槽两侧的漂移区内的第一漏极和第二漏极;

[0014] 以及沟道,所述沟道位于所述沟槽底壁与所述衬底之间且邻近所述沟槽的槽底;

[0015] 其中,所述衬底、所述外延层和所述沟道的掺杂类型为第一类型,所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型;

[0016] 所述第一类型和所述第二类型中,其中一个为P型,另一个为N型。

[0017] 可选的,该半导体器件包括多个并联的元胞。其中,每一个元胞的结构可以参见前

述限定。也即该元胞可以包括衬底和外延层,以及位于该外延层内的沟槽、沟道和漂移区,进而还包括位于漂移区内的第一漏极和第二漏极。可以说,前述实施例限定的是位于该半导体器件内的一个元胞的结构。

[0018] 本申请第一方面提供的功率半导体器件为横向MOS型器件,该功率半导体器件为无源极的MOS结构,该源极区域的去除,有利于减小元胞尺寸,元胞尺寸的减小,有利于降低功率半导体器件的单位面积导通电阻。

[0019] 而且,该功率半导体器件为单沟道结构,该单沟道的设置,有利于减少沟道电阻,降低元胞导通电阻。

[0020] 此外,在该功率半导体器件中,场氧化层设置在外延层(器件本体)内部,形成体内纵向场板(纵向场氧化层),而且,功率半导体器件中的漂移区和外延层形成体内纵向PN结(体内纵向二极管)。因此,本申请采用体内纵向场板以及体内纵向P/N结的双RESURF(Reduced Surface Field,降低表面电场)技术,极大地减少了芯片面积。

[0021] 而且,相比常规LDMOS(Laterally Diffused Metal Oxide Semiconductor,横向扩散金属氧化物半导体)技术,该器件体内纵向二极管的形成,使得该器件无表面强电场问题,无需表面场板技术,有利于减小漂移区的横向尺寸,进而减小元胞尺寸。此外,该器件采用纵向栅极场氧化层,利用电荷平衡机理,有利于提高漂移区的浓度,进而减小漂移区电阻,从而减小元胞导通电阻。

[0022] 综上,本申请第一方面提供的功率半导体器件能够减小功率半导体器件的单位面积导通电阻,减少芯片面积,降低器件功率损耗。

[0023] 可选的,所述沟槽的内侧壁与所述栅极的外侧壁之间具有第一氧化层,所述沟槽的槽底与所述栅极的底面之间具有第二氧化层。值得解释的是,所述栅极的底面朝向所述沟槽的槽底。具体的,所述第一氧化层为场氧化层、栅氧化层或既包括场氧化层又包括栅氧化层。进一步地,所述第二氧化层为栅氧化层。

[0024] 结合本申请的第一方面,在第一种可能的实现方式中,沿所述外延层的厚度方向(或沿所述沟槽的深度方向),所述沟槽包括主体部和自所述主体部延伸出的且朝所述衬底凸出的凸出部。

[0025] 基于上述第一种可能的实现方式,能够在保证耐压阻断的前提下,降低元胞的导通电阻。

[0026] 结合本申请的第一方面的第一种可能的实现方式,在第二种可能的实现方式中,所述场氧化层包括位于所述主体部侧壁的第一场氧化层和位于所述凸出部侧壁的第二场氧化层,所述第一场氧化层的厚度大于所述第二场氧化层的厚度。

[0027] 基于上述第二种可能的实现方式,能够在保证耐压阻断的前提下,降低元胞的导通电阻。

[0028] 结合本申请的第一方面的第二种可能的实现方式,在第三种可能的实现方式中,所述第一场氧化层厚度在350Å至1000Å之间。

[0029] 基于上述第三种可能的实现方式,能够保证器件的耐压性能。

[0030] 结合本申请的第一方面的第一种至第三种任一可能的实现方式,在第四种可能的实现方式中,沿所述外延层的厚度方向,所述栅极包括第一部分和从所述第一部分向所述沟槽的底壁延伸的第二部分,所述第一部分的宽度大于所述第二部分的宽度。

- [0031] 基于上述第四种可能的实现方式,可以提高半导体器件的性能。
- [0032] 结合本申请的第一方面或上述任一可能的实现方式,在第五种可能的实现方式中,所述器件还包括本体电极,所述本体电极位于所述外延层内且靠近所述外延层的外表面,至少一个所述元胞位于所述本体电极围合的区域内。
- [0033] 基于上述第五种可能的实现方式,能够提高功率半导体器件的元胞密度,进而提高其功率。
- [0034] 结合本申请的第一方面或第一种至第四种任一可能的实现方式,在第六种可能的实现方式中,所述器件还包括本体电极和位于所述沟槽内且呈孤岛状的阱区,所述本体电极位于所述阱区内且靠近所述阱区的外表面,所述阱区的掺杂类型为所述第一类型。
- [0035] 结合本申请的第一方面或上述任一可能的实现方式,在第七种可能的实现方式中,所述栅极、所述第一漏极和所述第二漏极的电极均引出到所述器件的外表面。
- [0036] 基于上述第七种可能的实现方式,能够有利于半导体器件的小型化。
- [0037] 结合本申请的第一方面或上述任一可能的实现方式,在第八种可能的实现方式中,所述第一漏极和所述第二漏极对称分布在所述沟槽的两侧。
- [0038] 基于上述第八种可能的实现方式,能够提高半导体器件的双向耐压性能。
- [0039] 结合本申请的第一方面的第六种可能的实现方式,在第九种可能的实现方式中,所述阱区的侧壁具有场氧化层。
- [0040] 基于上述第九种可能的实现方式,能够提高半导体器件的耐压性能。
- [0041] 结合本申请的第一方面或上述任一可能的实现方式,在第十种可能的实现方式中,所述栅极为多晶硅栅极。
- [0042] 基于上述第八种可能的实现方式,能够提高半导体器件的性能,并降低制造成本。
- [0043] 本申请的第二方面提供了一种终端设备,包括功率半导体器件和控制器,所述功率半导体器件为如上述任一种可能的实现方式所述的功率半导体器件,所述控制器用于控制所述功率半导体器件的导通和/或关断。
- [0044] 本申请第二方面提供的终端设备具有上述功率半导体器件所述的相应的效果。
- [0045] 本申请的第三方面提供了一种功率半导体器件的制造方法,包括:
- [0046] 在衬底的一侧形成外延层;
- [0047] 在所述外延层中形成沟槽,所述沟槽内具有栅极,所述沟槽的侧壁覆盖有场氧化层,所述沟槽底壁的特定区域覆盖有栅氧化层,所述特定区域为所述栅极的底面在所述沟槽底壁的正投影所覆盖的区域;
- [0048] 在所述沟槽的两侧形成漂移区,并分别在所述沟槽两侧的漂移区内形成第一漏极和第二漏极;以及,
- [0049] 在所述沟槽底壁与所述衬底之间且邻近所述沟槽底壁的区域形成沟道;
- [0050] 其中,所述衬底、所述外延层和所述沟道的掺杂类型为第一类型,所述漂移区、所述第一漏极和所述第二漏极的掺杂类型为第二类型;
- [0051] 所述第一类型和所述第二类型中,其中一个为P型,另一个为N型。
- [0052] 基于上述第三方面提供的制造方法,可以基于传统的分离槽栅MOS工艺或者单片集成BCD工艺技术实现,制造工艺简单,制造成本低。
- [0053] 结合本申请的第三方面,在第一种可能的实现方式中,所述在所述外延层中形成

沟槽,具体包括:

[0054] 在所述外延层中形成第一阱区,所述第一阱区的掺杂类型为所述第二类型;

[0055] 刻蚀所述第一阱区,以形成所述沟槽的主体部;

[0056] 自所述主体部的底部向所述衬底方向刻蚀,以形成所述沟槽的凸出部,所述主体部和所述凸出部构成所述沟槽;

[0057] 相应的,所述在所述沟槽的两侧形成漂移区,具体包括:

[0058] 位于所述主体部和所述凸出部外围的第一阱区形成为漂移区。

[0059] 基于上述第一种可能的实现方式,能够简化制造工艺,降低制造成本。

[0060] 结合本申请的第三方面的第一种可能的实现方式中,在第二种可能的实现方式中,所述在所述沟槽底壁与所述衬底之间且邻近所述沟槽底壁的区域形成沟道,具体包括:

[0061] 向所述凸出部的底壁注入掺杂离子,以在所述凸出部底壁与所述衬底之间且邻近所述沟槽凸出部底壁的区域形成沟道,所述掺杂离子的导电类型为所述第一类型。

[0062] 基于上述第二种可能的实现方式,能够简化制造工艺,降低制造成本。

[0063] 结合本申请的第三方面的第一种可能的实现方式中,在第三种可能的实现方式中,在刻蚀所述第一阱区形成所述主体部之后,以及自所述主体部的底部向所述衬底方向刻蚀形成所述沟槽的凸出部之前,所述方法还包括:

[0064] 在所述主体部的侧壁上形成第一场氧化层;

[0065] 所述自所述主体部的底部向所述衬底方向刻蚀,以形成所述沟槽的凸出部,具体为:

[0066] 自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀,以形成所述沟槽的凸出部。

[0067] 基于上述第三种可能的实现方式,能够简化制造工艺,降低制造成本。

[0068] 结合本申请的第三方面的第三种可能的实现方式中,在第四种可能的实现方式中,所述自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀,以形成所述沟槽的凸出部之后,所述方法还包括:

[0069] 在所述凸出部的侧壁上形成第二场氧化层,以及,在所述凸出部的底壁上形成栅氧化层。

[0070] 基于上述第四种可能的实现方式,能够简化制造工艺,降低制造成本。

[0071] 结合本申请的第三方面的第三种可能的实现方式中,在第五种可能的实现方式中,所述在所述主体部的侧壁上形成第一场氧化层,具体包括:

[0072] 向所述主体部内填满二氧化硅;

[0073] 刻蚀位于所述主体部中间区域的二氧化硅,以在所述沟槽主体部的侧壁上形成第一场氧化层。

[0074] 基于上述第五种可能的实现方式,能够简化制造工艺,降低制造成本。

[0075] 结合本申请的第三方面或上述任一种可能的实现方式中,在第六种可能的实现方式中,所述方法还包括:

[0076] 在所述外延层内且靠近所述外延层的外表面形成本体电极,至少一个所述元胞位于所述本体电极围合的区域内。

[0077] 基于上述第六种可能的实现方式,能够简化制造工艺,降低制造成本。

[0078] 结合本申请的第三方面,在第七种可能的实现方式中,所述在所述外延层中形成沟槽,具体包括:

[0079] 在所述外延层的第一区域和第二区域分别形成第二阱区和第三阱区;所述外延层的第二区域位于所述外延层的第一区域的两侧;所述第二阱区包括第一部分和从所述第一部分向所述第二阱区底部延伸的第二部分;所述第二阱区包括第一区域和包围所述第一区域的第二区域;所述第二阱区的掺杂类型为所述第一类型,所述第三阱区的掺杂类型为所述第二类型;

[0080] 刻蚀所述第二阱区第二区域的第一部分及其侧面预设范围内的第三阱区,以形成沟槽;

[0081] 相应的,所述在所述沟槽的两侧形成漂移区,具体包括:

[0082] 位于所述沟槽外围的第三阱区形成为漂移区;

[0083] 相应的,在所述沟槽底壁与所述衬底之间且邻近所述沟槽底壁的区域形成沟道,具体包括:

[0084] 所述第二阱区的第二部分形成为所述沟道。

[0085] 基于上述第七种可能的实现方式,能够简化制造工艺,降低制造成本。

[0086] 结合本申请的第三方面的第七种可能的实现方式,在第八种可能的实现方式中,所述在所述外延层中形成沟槽后,所述方法还包括:

[0087] 在所述沟槽的侧壁上形成场氧化层。

[0088] 基于上述第八种可能的实现方式,能够简化制造工艺,降低制造成本。

[0089] 结合本申请的第三方面的第八种可能的实现方式,在第九种可能的实现方式中,所述在所述沟槽的侧壁上形成场氧化层后,所述方法还包括:

[0090] 在所述沟槽底壁的特定区域形成栅氧化层,所述沟槽底壁的特定区域为待形成栅极的底面在所述沟槽底壁的正投影所覆盖的区域。

[0091] 基于上述第九种可能的实现方式,能够简化制造工艺,降低制造成本。

[0092] 结合本申请的第三方面的第九种可能的实现方式,在第十种可能的实现方式中,所述在所述沟槽底壁的特定区域形成栅氧化层后,所述方法还包括:

[0093] 向所述沟槽内填充栅电极材料,形成所述栅极。

[0094] 基于上述第十种可能的实现方式,能够简化制造工艺,降低制造成本。

[0095] 结合本申请的第三方面的第七种可能的实现方式,在第十一种可能的实现方式中,所述刻蚀所述第二阱区第二区域的第一部分及其侧面预设范围内的第三阱区,以形成沟槽,具体包括:

[0096] 刻蚀所述第二阱区第二区域的第一部分的第一子部分及其侧面预设范围内的第三阱区,以形成沟槽的主体部;所述第二阱区的第一部分包括第一子部分和从所述第一子部分向所述第二阱区底部延伸的第二子部分;

[0097] 自所述主体部的底部向所述衬底方向刻蚀所述第二阱区第二区域的第一部分的第二子部分,以形成所述沟槽的凸出部,所述主体部和所述凸出部构成所述沟槽;

[0098] 相应的,位于所述沟槽外围的第三阱区形成为漂移区,具体为:

[0099] 位于所述主体部和所述凸出部外围的第三阱区形成为漂移区。

[0100] 基于上述第十一种可能的实现方式,能够简化制造工艺,降低制造成本。

[0101] 结合本申请的第三方面的第十一种可能的实现方式,在第十二种可能的实现方式中,形成沟槽的主体部之后,形成所述沟槽的凸出部之前,所述方法还包括:

[0102] 在所述主体部的侧壁上形成第一场氧化层;

[0103] 所述自所述主体部的底部向所述衬底方向刻蚀所述第二阱区第二区域的第一部分的第二子部分,以形成所述沟槽的凸出部,具体包括:

[0104] 自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀所述第二阱区第二区域的第一部分的第二子部分,以形成所述沟槽的凸出部。

[0105] 基于上述第十二种可能的实现方式,能够简化制造工艺,降低制造成本。

[0106] 结合本申请的第三方面的第十二种可能的实现方式,在第十三种可能的实现方式中,形成所述沟槽的凸出部之后,所述方法还包括:

[0107] 在所述凸出部的侧壁上形成第二场氧化层,以及,在所述凸出部的底壁的特定区域形成栅氧化层,所述特定区域为所述栅极的底面在所述凸出部的底壁的正投影所覆盖的区域。

[0108] 基于上述第十三种可能的实现方式,能够简化制造工艺,降低制造成本。

[0109] 结合本申请的第三方面的第十二种可能的实现方式,在第十四种可能的实现方式中,所述在所述主体部的侧壁上形成第一场氧化层,具体包括:

[0110] 向所述主体部内填满二氧化硅;

[0111] 刻蚀位于所述主体部中间区域的二氧化硅,以在所述沟槽主体部的侧壁上形成第一场氧化层。

[0112] 基于上述第十四种可能的实现方式,能够简化制造工艺,降低制造成本。

[0113] 结合本申请的第三方面的第十一种至第十四种任一可能的实现方式,在第十五种可能的实现方式中,所述方法还包括:

[0114] 在所述第二阱区的第一区域内部形成本体电极,所述本体电极靠近所述第二阱区的外表面。

[0115] 基于上述第十种可能的实现方式,能够简化制造工艺,降低制造成本,并且能够提高元胞的均流性。

[0116] 相较于现有技术,本申请具有以下有益效果:

[0117] 基于以上技术方案可知,本申请提供的功率半导体器件为横向MOS型器件,该功率半导体器件为无源极的MOS结构,该源极区域的去除,有利于减小元胞尺寸,元胞尺寸的减小,有利于降低功率半导体器件的单位面积导通电阻。

[0118] 而且,该功率半导体器件为单沟道结构,该单沟道的设置,有利于减少沟道电阻,降低元胞导通电阻。

[0119] 此外,在该功率半导体器件中,场氧化层设置在外延层(器件本体)内部,形成体内纵向场板(纵向场氧化层),而且,功率半导体器件中的漂移区和外延层形成体内纵向PN结(体内纵向二极管)。因此,本申请采用体内纵向场板以及体内纵向P/N结的双RESURF(Reduced Surface Field,降低表面电场)技术,极大地减少了芯片面积。

[0120] 而且,相比常规LDMOS(Laterally Diffused Metal Oxide Semiconductor,横向扩散金属氧化物半导体)技术,该器件体内纵向二极管的形成,使得该器件无表面强电场问题,无需表面场板技术,有利于减小漂移区的横向尺寸,进而减小元胞尺寸。此外,该器件采

用纵向栅极场氧化层,利用电荷平衡机理,有利于提高漂移区的浓度,进而减小漂移区电阻,从而减小元胞导通电阻。

[0121] 综上,本申请提供的功率半导体器件,能够减小功率半导体器件的单位面积导通电阻,减少芯片面积,降低器件功率损耗。

附图说明

- [0122] 图1是业界常用的功率半导体器件的剖面结构示意图;
- [0123] 图2是业界常用的功率半导体器件的器件符号示意图;
- [0124] 图3A和图3B是现有技术中一种功率半导体器件的剖面结构和器件符号示意图;
- [0125] 图4为本申请实施例一提供的一种功率半导体器件的俯视图;
- [0126] 图5是本申请实施例一提供的功率半导体器件的剖面结构示意图;
- [0127] 图6是本申请实施例一提供的功率半导体器件的元胞的器件符号示意图;
- [0128] 图7是本申请实施例一提供的器件产品正面示意图;
- [0129] 图8是本申请实施例提供的采用晶圆级芯片封装方式形成的最终器件产品立体示意图;
- [0130] 图9是本申请实施例一的仿真实验采用的器件元胞结构参数示意图;
- [0131] 图10A和图10B为本申请实施例一提供的功率半导体器件的击穿电压仿真曲线图,其中图10A为正向击穿电压仿真曲线图,图10B为反向击穿电压仿真曲线图;
- [0132] 图11是本申请实施例一提供的功率半导体器件的阈值电压的仿真曲线图;
- [0133] 图12是本申请实施例提供的功率半导体器件的导通电阻的仿真结果图;
- [0134] 图13是本申请实施例一提供的功率半导体器件制造方法流程示意图;
- [0135] 图14A至图14I是本申请实施例一提供的功率半导体器件的制造方法中一系列制程对应的剖面结构示意图;
- [0136] 图15为本申请实施例二提供的一种功率半导体器件的俯视示意图;
- [0137] 图16是本申请实施例二提供的一种功率半导体器件沿图15中的I-I方向的剖面结构示意图;
- [0138] 图17为本申请实施例二提供的一种功率半导体器件沿图15中的II-II方向的剖面结构示意图;
- [0139] 图18为本申请实施例二提供的另一种功率半导体器件的俯视示意图;
- [0140] 图19是本申请实施例二提供的另一种功率半导体器件沿图18中的I-I方向的剖面结构示意图;
- [0141] 图20为本申请实施例二提供的另一种功率半导体器件沿图18中的II-II方向的剖面结构示意图;
- [0142] 图21是本申请实施例二的仿真实验采用的器件元胞结构参数示意图;
- [0143] 图22A和图22B为本申请实施例二提供的功率半导体器件的击穿电压仿真曲线图,其中图22A为正向击穿电压仿真曲线图,图22B为反向击穿电压仿真曲线图;
- [0144] 图23是本申请实施例二提供的功率半导体器件的阈值电压的仿真曲线图;
- [0145] 图24是本申请实施例二提供的功率半导体器件的导通电阻的仿真结果图;
- [0146] 图25是本申请实施例二提供的一种功率半导体器件制造方法流程示意图;

[0147] 图26A至图26I是本申请实施例二提供的功率半导体器件的制造方法中一系列制程对应的结构示意图；

[0148] 图27是本申请实施例二提供的另一种功率半导体器件制造方法流程示意图；

[0149] 图28A至图28F为本申请实施例二提供的功率半导体器件的制造方法中一系列制程对应的剖面结构示意图。

[0150] 图29A为本申请提供的一种类似矩形的沟槽的示意图。

[0151] 图29B为本申请提供的一种类似凸字形的沟槽的示意图。

[0152] 图30A为本申请提供的一种栅极的示意图。

[0153] 图30B为本申请提供的另一种栅极的示意图。

[0154] 图31A为本申请提供的一种内有一个栅极的类似矩形的沟槽示意图。

[0155] 图31B为本申请提供的一种内有一个栅极的类似凸字形的沟槽示意图。

[0156] 图32A为本申请提供的一种内有两个栅极的类似矩形的沟槽示意图。

[0157] 图32B为本申请提供的一种内有两个栅极的类似凸字形的沟槽示意图。

[0158] 图33是本申请提供的器件产品正面示意图。

[0159] 图34是本申请提供的终端设备的示意图。

具体实施方式

[0160] 在介绍本申请具体实施方式之前,首先介绍描述本申请具体实施方式时用到的缩略语、中英文对照以及关键术语定义。

[0161] 表1:缩略语、中英文对照表

英文缩略语	完整的英文表述/英文标准用语	中文表述/中文术语
MOS	Metal Oxide Semiconductor	金属氧化物半导体
BCD	Bipolar CMOS DMOS	双极晶体管 互补金属氧化半导体 双扩散金属氧化物半导体
[0162] LDMOS	Laterally Diffused Metal Oxide Semiconductor	横向扩散金属氧化物半导体
RESURF	Reduced Surface Field	降低表面电场
USB	Universal Serial Bus	通用串行总线
OVP	Over Voltage Protection	过电压保护
WLCSP	Wafer Level Chip Scale	晶圆级芯片封装
[0163]	Packaging	

[0164] 关键术语定义

[0165] 沟道:是指场效应晶体管中源区和漏区之间的一薄半导体层。

[0166] 元胞:构成功率半导体器件的最小单元,功率半导体器件包括多个并联的元胞。

[0167] N-阱区:低浓度N型掺杂区域。

[0168] 漂移区:是指在漂移运动和扩散作用的双重影响下,PN结中载流子数量非常少的一个高电阻区域。

[0169] 外延层:是指生长沉积在衬底上的半导体层。

[0170] 场板:是半导体终端技术的常用方法之一,它通过改变表面电势分布使曲面结的曲率半径增大,抑制表面电场集中。

[0171] 耗尽层:是在PN结附近,其中的载流子因扩散而耗尽,只留下不能移动的正负离子的区域,又称空间电荷区。

[0172] RESURF技术:降低表面电场(Reduced Surface Field)的技术,是在设计横向高压、低导通电阻器件中最为广泛使用的技术。

[0173] 随着手持电子设备的发展,由于设备空间的限制,对电子元器件提出了高密度,高集成度,小型化,以及高性能低成本等方面的要求。其使用的功率半导体器件主要包括两种类型:分立方案器件和集成方案器件。分立方案器件存在的问题是集成度低,芯片高度过高,以及成本高。集成方案器件存在的问题是导通电阻过大,损耗严重,或者芯片面积过大,成本难以接受。

[0174] 业界常见的一种功率半导体器件的结构是将两个相同结构的MOS器件串联在一起。该结构对应的器件元胞剖面结构图和符号图分别如图1和图2所示。

[0175] 两个MOS器件的源级11短接在一起,栅极121和122短接在一起,两个漏极131和132分别作为器件的输入端和输出端,控制信号通过栅极121和122控制两个MOS器件沟道同时开通或者关闭。关断情况下,两个MOS的漏极131和132实现双向阻断耐压(双向阻断耐压是指,两个漏极131和132中,无论哪一个接电源正极,哪一个接电源负极,都能实现阻断耐压),在开通的情况下,电流从一个MOS的漏极131流向另外一个MOS的漏极132,电流路径如图1中箭头所示。器件的总导通电阻是单个MOS器件的2倍(单个MOS的导通电阻=漂移区导通电阻 R_{drift} +沟道电阻 R_{ch} +源极电阻 R_{source})。这种功率半导体器件的明显缺点有:1,导通的情况下,电流流经路线上通过两个MOS沟道,沟道电阻大;2,器件源极区域的面积不但增加了器件的导通电阻,而且浪费了芯片面积;3,表面场板技术,漂移区横向宽度受击穿电压的限制,占整个元胞尺寸的比例很大。

[0176] 为了降低器件导通电阻,缩小芯片面积,在业界常见的功率半导体器件的基础上,优化了器件结构。该优化后的器件结构的元胞剖面示意图如图3A所示,该优化后的器件结构的器件符号示意图如图3B所示。该方案根据双向耐压MOS器件的特性,针对业界常见的功率半导体器件的明显缺点,把两个栅极合并为单个栅极31,从而实现单个沟道,同时去除源区结构,减除源区面积。降低器件的导通电阻,缩小芯片面积。

[0177] 这种方案采用常规的LDMOS结构,缺点是为了减少表面电场强度,提高器件的耐压能力,必须采用表面场板技术,场板的长度、漂移区32长度和浓度决定器件的耐压能力。要实现较高的耐压,必需采用低掺杂且较长的漂移区,这样将会增加了器件元胞尺寸,且会增加了漂移区的电阻。应当知道的是,器件导通电阻较高,会导致电流密度较低。图3A所示的耐压器件双边漂移区长度之和占元胞尺寸的80%,漂移区电阻占导通电阻60%左右。

[0178] 为了减小功率半导体器件单位面积的导通电阻,减少芯片面积。本申请通过沟槽栅结构,在沟槽的底部设置沟道,通过纵向场板以及纵向P-N结构的双纵向RESURF技术,以实现减少元胞漂移区尺寸和增加漂移区浓度的目的,进而达到缩小元胞尺寸和减少漂移区电阻的效果。换句话说,本申请利用传统低成本制造技术,实现具有低导通电阻和高可靠性的双向耐压的MOS型开关器件。

[0179] 下面结合附图描述本申请实施例提供的功率半导体器件的具体实现方式。首先参见实施例一。

[0180] 实施例一

[0181] 请参见图4至图6,其中,图4为本申请实施例一提供的一种功率半导体器件的俯视图,图5是本申请实施例一提供的功率半导体器件的剖面结构示意图,图6是本申请实施例一提供的功率半导体器件的元胞的器件符号示意图。

[0182] 如图5所示,所述功率半导体器件包括:

[0183] P型衬底51;

[0184] 位于衬底51一侧的P型外延层52;

[0185] 位于外延层52中的沟槽53;该沟槽53内部具有栅极54,沟槽的侧壁上覆盖有场氧化层55,沟槽53底壁的特定区域覆盖有栅氧化层56,该特定区域为栅极54的底面在沟槽53底壁的正投影所覆盖的区域;

[0186] 位于沟槽53两侧的N型漂移区57,其中,场氧化层55与漂移区57在元胞的横向方向上存在交叠;

[0187] 位于沟槽53两侧的漂移区57内的第一漏极581和第二漏极582;

[0188] 以及P型沟道59,P型沟道59位于沟槽53底壁与衬底51之间且邻近沟槽53底壁的区域。

[0189] 需要说明,在本申请实施例中,沟槽53位于外延层52中且靠近外延层52的外表面区域,且该沟槽53的开口朝向外延层52的外表面。

[0190] 作为示例,沟槽53的具体结构可以如下:沿外延层52的厚度方向,沟槽53可以包括主体部531和自主体部531延伸出的且朝衬底51凸出的凸出部532。应当理解,主体部531的宽度大于凸出部532的宽度。也可以按照以下方式理解该沟槽53的结构:该沟槽为凸形槽,该凸形槽的凸出部朝向衬底方向凸出,且该凸形槽的开口朝向外延层的上表面。

[0191] 当沟槽53为凸形槽时,相应地,场氧化层55可以包括沿主体部531侧壁的第一场氧化层551和沿凸出部532侧壁的第二场氧化层552;而且,为了保证耐压的前提下,减小功率半导体器件的导通电阻,该第一场氧化层551的厚度大于第二场氧化层552的厚度。

[0192] 此外,当沟槽53为凸形槽时,相应地,N型漂移区57位于凹槽主体部531和凸出部532的外围。

[0193] 需要说明,在本申请实施例中,第一场氧化层551可以采用氧化物沉积工艺沉积二氧化硅形成。第二场氧化层552可以采用热氧化方式生成。

[0194] 作为进一步示例,第二场氧化层552可以与栅氧化层56同时形成。

[0195] 为了提高功率半导体器件的耐压性能,第一场氧化层551的厚度可以在350Å至1000Å之间。

[0196] 在本申请实施例中,P型沟道59可以通过向沟槽53的凸出部532的底部以离子注入的方式注入P型掺杂离子形成。

[0197] 作为示例,栅极54沿外延层厚度方向的宽度可以一致。作为另一示例,栅极沿外延层厚度方向的宽度也可以不一致,如此,沿外延层厚度方向,栅极54可以包括第一部分和从第一部分向沟槽53的底壁延伸的第二部分,第一部分的宽度大于所述第二部分的宽度。并且栅极的第一部分位于沟槽的主体部531内,栅极的第二部分位于沟槽的凸出部532内。

[0198] 作为另一示例,栅极54可以为多晶硅栅极。

[0199] 此外,为了实现功率半导体器件的双向耐压,作为一示例,第一漏极581和第二漏极582对称分布在沟槽53的两侧。

[0200] 如图5所示,本体电极510位于外延层52内且靠近外延层52的外表面。该本体电极510可以通过向外延层52内离子注入P型掺杂杂质形成。该本体电极510也可以理解为通过离子注入形成在外延层52中的P型浅阱。

[0201] 如图4和图5所示,本申请实施例一提供的一种功率半导体器件包括多个并联的元胞50和本体电极510,其中,本体电极510位于元胞50的外围区域。也就是说,元胞50位于本体电极510的围合区域内。需要说明,在本申请实施例中,可以一个元胞50位于本体电极510的围合区域内,也可以多个元胞50位于本体电极510的围合区域内。另外,被本体电极510围合的元胞50共用一个本体电极。为了提高功率半导体器件的元胞密度,进而提高功率半导体器件的功率,作为一可选实施例,本体电极510位于所有元胞50的外围区域,也就是说,所有元胞50被一个本体电极510包围,该所有元胞50共用一个本体电极510。

[0202] 需要说明,在图4中,示出该功率半导体器件包括N个并联的元胞50,N为大于或等于2的整数。

[0203] 值得注意的是,本发明实施例对功率半导体器件限定,比如该功率半导体包括衬底和外延层,该外延层具有沟槽、沟道和漂移区,该漂移区具有第一漏极和第二漏极,以及,该沟槽内具有栅极,且该沟槽的内壁和该栅极的外壁之间具有氧化层,可以理解为是对位于该功率半导体器件内的元胞的结构限定。

[0204] 需要说明的是,在本实施例中,所述衬底、所述外延层和所述沟道的掺杂类型均为P型,且所述漂移区、所述第一漏极和所述第二漏极的掺杂类型均为N型。

[0205] 可选的,所述衬底、所述外延层和所述沟道的掺杂类型均为N型,且所述漂移区、所述第一漏极和所述第二漏极的掺杂类型均为P型。

[0206] 作为本申请的另一示例,为了实现器件的小型化,如图7或图33所示的器件产品正面示意图,器件的栅极54、第一漏极581、第二漏极582、本体电极510的电极均引出到器件的上表面,通过表面植球的方式实现信号传输。然后,采用晶圆级芯片封装(WLCSP)实现最终器件产品。

[0207] 需要说明的是,图7或图33中的附图标记用于表示对应电极的外部管脚,例如附图标记510用于表示本体电极510的外部管脚,附图标记54用于表示栅极54的外部管脚,附图标记581用于表示第一漏极581的外部管脚,附图标记582用于表示第二漏极582的外部管脚。

[0208] 值得注意的是,如图7或图33所示,一列第一漏极581之后是一列第二漏极582,也即,多个第一漏极581形成的列和多个第二漏极582形成的列是交替排列的。相对于传统的,一列或多列第一漏极581位于栅极54的一侧,一列或多列第二漏极582位于栅极54的另一侧。图7或图33中所示的这种排列方式,由于第一漏极581和第二漏极582的管脚之间的距离变小,因此能够减小金属走线的寄生电阻。

[0209] 作为示例,本申请采用晶圆级芯片封装方式形成的最终器件产品立体示意图如图8所示。

[0210] 如图8所示,该封装结构包括芯片81以及位于芯片81背面的背面涂层82。该芯片81

的正面上设置有多个焊球811,用于与外部实现信号传输。

[0211] WLCSP器件高度约为0.5mm(其中背面图层约为0.04mm,硅片厚度约为0.25mm,焊球高度0.2mm),只有塑封器件高度的一半。WLCSP器件的散热效果也优于同等尺寸的塑封器件,如2mmx2mm 25球的WLCSP器件热阻 R_{ja} 约为30°C/W,仅为同大小塑封封装的一半。

[0212] 以上为本申请实施例一提供的一种功率半导体器件的具体实现方式。在该具体实现方式中,该功率半导体器件为无源极的MOS结构,该源极区域的去除,有利于减小元胞尺寸,元胞尺寸的减小,有利于降低功率半导体器件的单位面积导通电阻。

[0213] 而且,该功率半导体器件为单沟道(如图5所示的沟道59)结构,该单沟道的设置,有利于减少沟道电阻,降低元胞导通电阻。

[0214] 此外,在该功率半导体器件中,场氧化层设置在外延层(器件本体)内部,形成体内纵向场板(纵向场氧化层),而且,功率半导体器件中的漂移区57和外延层52形成体内纵向PN结(体内纵向二极管)。因此,本申请采用体内纵向场板以及体内纵向P/N结的双RESURF技术,极大地减少了芯片面积。

[0215] 需要说明的是,前一段所谓的纵向是指所述衬底的厚度方向,或所述外延层的厚度方向,或所述沟槽的深度方向。

[0216] 而且,相比常规LDMOS技术,该器件体内纵向二极管的形成,使得该器件无表面强电场问题,无需表面场板技术,有利于减小漂移区的横向尺寸,进而减小元胞尺寸。此外,该器件采用纵向栅极场氧化层,利用电荷平衡机理,有利于提高漂移区的浓度,进而减小漂移区电阻,从而减小元胞导通电阻。

[0217] 综上,本申请提供的功率半导体器件,能够减小功率半导体器件的单位面积导通电阻,减少芯片面积,降低器件功率损耗。

[0218] 所述沟槽的剖面形状可以为矩形,也可以为凸字形,自然也可以是其他形状。需要说明的是,所述沟槽的剖面所在的平面与所述沟槽的长度方向是垂直的。为了便于理解下文所描述的内容,此处先对下文将会出现的名词进行解释。

[0219] 所述沟槽的长度方向是指所述沟槽的延伸方向。

[0220] 所述沟槽的深度方向垂直于所述沟槽的宽度方向。其中,所述沟槽的深度和所述沟槽的宽度都是基于所述沟槽的剖面的概念。需要说明的是,所述沟槽的深度方向和所述沟槽的宽度方向均位于所述沟槽的剖面所在的平面内。自然地,所述沟槽的深度方向和所述沟槽的宽度方向均垂直于所述沟槽的长度方向。

[0221] 应当知道的是,所述沟槽的剖面形状可以为矩形,也可以是接近矩形(或类似矩形)的其他形状。常见的,如图29A所示,该沟槽的剖面形状与矩形相似,值得注意的是,所述沟槽的槽底的宽度沿所述沟槽的深度方向是收缩的(或者逐渐变小的)。可选的,所述沟槽内除了槽底之外的其他部分的宽度是相等或者大致相等的。参见图29A所示的沟槽的剖面图,也可以认为槽底是一条接近弧线的曲线。值得注意的是,下文在提及所述沟槽的剖面形状为矩形或者接近矩形时,均可以参见本段的限定,为了使表述更简洁,下文再提及矩形或者接近矩形(类似矩形)时不再重复解释。

[0222] 可选的,如图29B所示,所述沟槽的剖面的形状接近一个凸字,简称为凸字形。该凸字形包括主体部和凸出部。需要解释的是,主体部的宽度大于凸出部的宽度。其中,如图29B所示,主体部的宽度是相等(或大致相等)的,凸出部的底部(或称为沟槽的槽底)的宽度

是沿所述沟槽的深度方向收缩的。参见图29B,容易看出,该凸出部内除了底部之外的其他部分的宽度是相等或者大致相等的。值得注意的是,下文在提及所述沟槽的剖面形状为凸字形或者接近凸字形(类似凸字形)时,均可以参见本段的限定,为了使表述更简洁,下文再提及凸字形或者接近凸字形(类似凸字形)时不再重复解释。

[0223] 作为本发明的一种实现方式,无论该沟槽的剖面形状是怎样的,该沟槽内可以只有一个栅极。该栅极的外侧壁与该沟槽的内侧壁之间以及该栅极的底面与该沟槽的槽底之间均具有氧化层。通常,该氧化层的材料是二氧化硅。值得注意的是,该栅极的底面是朝向该沟槽的槽底的。

[0224] 具体的,该栅极的外侧壁与该沟槽的内侧壁之间的氧化层为第一氧化层(或者说,该栅极的外侧壁与该沟槽的内侧壁之间具有第一氧化层),且该栅极的底面与该沟槽的槽底之间的氧化层为第二氧化层(或者说,该栅极的底面与该沟槽的槽底之间具有第二氧化层)。需要说明的是,所述第二氧化层为栅氧化层。

[0225] 可选的,所述第一氧化层为栅氧化层或者场氧化层。

[0226] 可选的,所述第一氧化层可以既包括栅氧化层又包括场氧化层。

[0227] 值得注意的是,若所述第一氧化层的厚度与所述第二氧化层的厚度相等或大致相等,则所述第一氧化层为栅氧化层。所谓的大致相等应当遵循本领域技术人员的常规理解。若所述第一氧化层的厚度明显大于所述第二氧化层的厚度,例如它们的差距是肉眼可以判断的,则所述第一氧化层为场氧化层。

[0228] 所述栅极的底面的形状与所述沟槽的槽底的形状是相同或者大致相同的。在所述栅极的底面为曲面的时候,参见图30A所示的栅极的剖面图,所述栅极的底面的宽度是逐渐收缩的(或逐渐变小的)。应当知道的是,在该栅极位于该沟槽内的时候,所述栅极的底面的宽度是沿着所述沟槽的深度方向逐渐收缩的(或逐渐变小的)。

[0229] 值得关注的是,该栅极可以全部位于该沟槽内,也可以部分位于该沟槽内(或该栅极的部分凸出于该沟槽之外)。

[0230] 可选的,该栅极全部位于该沟槽内,则所谓“该栅极的外侧壁与该沟槽的内侧壁之间具有第一氧化层”,是指,沿该沟槽的宽度方向,该沟槽的内侧壁中与该栅极的外侧壁正对的区域与该栅极的外侧壁之间具有第一氧化层。

[0231] 可选的,该栅极部分位于该沟槽内,另一部分位于该沟槽外(可以理解为该栅极的部分是凸出于该沟槽之外的),则所谓“该栅极的外侧壁与该沟槽的内侧壁之间具有第一氧化层”,是指,沿该沟槽的宽度方向,该沟槽的内侧壁中与该栅极位于该沟槽内的部分的外侧壁正对的区域与该栅极位于该沟槽内的部分的外侧壁之间具有第一氧化层。

[0232] 在所述沟槽内只有一个栅极时,所述栅极的顶面可以与所述沟槽的槽口齐平或者凸出于所述沟槽的槽口之外,也可以位于所述沟槽内。

[0233] 作为本申请的第一个实施例,所述栅极的顶面与所述沟槽的槽口齐平或凸出于所述沟槽的槽口之外。所述沟槽的内侧壁与所述栅极的外侧壁之间具有第一氧化层。需要解释的是,所述沟槽的内侧壁的上边缘即为所述外延层的外表面所在的平面,所述沟槽的内侧壁的下边缘为所述栅极的底面的边缘。

[0234] 可选的,所述沟槽的剖面形状接近于矩形,则所述第一氧化层为栅氧化层或者场氧化层,另外,所述第一氧化层还可以既包括栅氧化层又包括场氧化层。

[0235] 需要说明的是,在所述第一氧化层既包括栅氧化层又包括场氧化层的情况下,沿从所述沟槽的槽口到所述沟槽的槽底的方向,假设所述沟槽的槽口位于所述沟槽的槽底之上(或者说,假设所述沟槽的槽底位于所述沟槽的槽口之下),则所述场氧化层位于所述栅氧化层之上,或者说,所述场氧化层位于所述沟槽的内侧壁的上部分,所述栅氧化层位于所述沟槽的内侧壁的下部分。值得注意的是,下文提到上或下的概念的时候,也请按照本段的定义理解,为了简化描述,后文相关部分将不再解释。

[0236] 可选的,所述沟槽的剖面形状接近于凸字形,则所述第一氧化层位于所述主体部的部分为场氧化层,位于所述凸出部的部分为栅氧化层。

[0237] 作为本申请的第二个实施例,所述栅极的顶面位于所述沟槽内。所述沟槽的至少部分内侧壁与所述栅极的外侧壁之间具有第一氧化层。所述至少部分内侧壁的上边缘与所述栅极的顶面的边缘是对齐的,所述至少部分内侧壁的下边缘与所述栅极的底面的边缘是对齐的。应当知道的是,所述至少部分内侧壁的上边缘与至少部分内侧壁的下边缘是相对的。

[0238] 可选的,所述沟槽的剖面形状接近于矩形,则所述第一氧化层为栅氧化层或者场氧化层。另外,所述第一氧化层还可以既包括栅氧化层又包括场氧化层。

[0239] 需要说明的是,在所述第一氧化层既包括栅氧化层又包括场氧化层的情况下,所述场氧化层位于所述沟槽的内侧壁的上部分,所述栅氧化层位于所述沟槽的内侧壁的下部分。

[0240] 可选的,所述沟槽的剖面形状接近于凸字形,则所述第一氧化层位于所述主体部的部分为场氧化层,位于所述凸出部的部分为栅氧化层。

[0241] 在本实施例中,沿所述沟槽的深度方向,该栅极的顶面的延伸面与所述外延层的外表面所在的平面之间的区域内具有绝缘层。值得解释的是,该栅极的顶面的延伸面包括该栅极的边缘沿所述沟槽的宽度方向延伸后得到的面和该栅极的顶面。

[0242] 值得注意的是,在本申请中,该绝缘层可以为氧化层。可选的,该绝缘层为二氧化硅。后文再出现绝缘层时均可以参见此处的解释,后文不再赘述。

[0243] 在所述沟槽内具有多个栅极时,该多个栅极是电连通的,且所述多个栅极沿所述沟槽的深度方向排布。另外,该多个栅极之间是不连续的。为了简化描述,可以将所述多个栅极中距离所述沟槽的槽底最远的栅极称为顶栅极,则该顶栅极的顶面可以与所述沟槽的槽口齐平或者凸出于所述沟槽的槽口之外,也可以位于所述沟槽内。类似的,还可以将所述多个栅极中距离所述沟槽的槽底最近的栅极称为底栅极,则该底栅极的底面与所述沟槽的槽底之间具有第二氧化层。结合前文可知,该第二氧化层为栅氧化层。

[0244] 需要说明的是,在所述沟槽内具有多个栅极的时候,前文提及的“所述沟槽的槽底与所述栅极的底面之间”中的“所述栅极的底面”,具体是指该底栅极的底面。相应的,“所述栅极的底面朝向所述槽底”中的“所述栅极的底面”也是指所述底栅极的底面。

[0245] 作为本申请的第三个实施例,该顶栅极的顶面与所述沟槽的槽口齐平或者凸出于所述沟槽的槽口之外。值得注意的是,在本实施例中,该底栅极的外侧壁与该沟槽的内侧壁之间具有的第一氧化层为栅氧化层。应当知道的是,假设该沟槽的内侧壁中与该底栅极的外侧壁正对的区域为底区域,则该底栅极的外侧壁与该沟槽的内侧壁之间具有的第一氧化层为栅氧化层,具体为,该底栅极的外侧壁与该底区域之间具有的第一氧化层为栅氧化层。

本申请中其他地方提及的类似描述,也请按照此处的解释进行理解。所述多个栅极中除了该底栅极之外的其他每一栅极的外侧壁与该沟槽的内侧壁之间具有的第一氧化层均为场氧化层。

[0246] 另外,沿从所述沟槽的槽底到所述沟槽的槽口的方向,所述多个栅极的宽度是逐渐变小的。其中,栅极的宽度所在的方向垂直于所述沟槽的深度方向。

[0247] 可选的,在所述沟槽内,相邻两个栅极之间的区域(上栅极的底面与下栅极的顶面之间的区域)沿所述沟槽的宽度方向延伸后得到的区域内具有绝缘层。

[0248] 作为本申请的第四个实施例,该顶栅极的顶面位于所述沟槽内。在这种实施例中,该顶栅极的顶面的延伸面与所述外延层的外表面所在的平面之间的区域内具有绝缘层。值得解释的是,该顶栅极的顶面的延伸面包括该顶栅极的边缘沿所述沟槽的宽度方向延伸后得到的面和该顶栅极的顶面。

[0249] 作为本申请的第五个实施例,所述沟槽的剖面形状接近矩形(或类似矩形),且所述沟槽内具有两个栅极,这两个栅极是电连通的,且这两个栅极沿沟槽的深度方向排布。另外,这两个栅极之间是不连续的。这两个栅极可以分别为上栅极和下栅极。为了方便描述,还可以将所述沟槽的内侧壁中与所述上栅极的外侧壁正对的区域称为上区域,将所述沟槽的内侧壁中与所述下栅极的外侧壁正对的区域称为下区域。

[0250] 值得注意的是,在所述沟槽内具有两个栅极的时候,前文所述的“所述沟槽的槽底与所述栅极的底面之间”中的“所述栅极的底面”是指所述下栅极的底面。相应的,“所述栅极的底面朝向所述槽底”中的“所述栅极的底面”也是指所述下栅极的底面。

[0251] 可选的,所述下区域和所述下栅极的外侧壁之间的所述第一氧化层为栅氧化层,所述上区域和所述上栅极的外侧壁之间的所述第一氧化层为场氧化层。

[0252] 可选的,所述下区域和所述下栅极的外侧壁之间的所述第一氧化层为场氧化层,所述上区域和所述上栅极的外侧壁之间的所述第一氧化层为场氧化层。

[0253] 另外,这两个栅极之间的区域沿该沟槽的宽度方向延伸后得到的位于所述沟槽内的区域内具有绝缘层。

[0254] 作为本申请的第六个实施例,所述沟槽的剖面形状接近凸字形(或与凸字形类似),且所述沟槽内具有上栅极和下栅极两个栅极。该上栅极位于所述沟槽的主体部,该下栅极位于所述沟槽的凸出部。

[0255] 可实现的,该下栅极的外侧壁和所述凸出部的内侧壁之间的第一氧化层为栅氧化层,该上栅极的外侧壁和所述主体部的内侧壁之间的第一氧化层为场氧化层。

[0256] 另外,这两个栅极之间的区域(上栅极的底面与下栅极的顶面之间的区域)沿该沟槽的宽度方向延伸后得到的位于所述沟槽内的区域中具有绝缘层。

[0257] 作为本申请的第七个实施例,上栅极的顶面位于所述沟槽内。相对于前述第五个以及第六个实施例来说,所述沟槽内还具有绝缘层。该绝缘层位于顶部区域内,所述顶部区域是指上栅极的顶面的延伸面与所述外延层的外表面所在的平面之间的区域。上栅极的顶面的延伸面包括该上栅极的边缘沿所述沟槽的宽度方向延伸后得到的面和该上栅极的顶面。

[0258] 此外,本申请提供的功率半导体器件基于纵向场板和体内纵向二极管结构的双RESURF技术,极大地缩小了芯片面积。在性能上,开关速度快,作为过压保护器件,安全性

高;在可靠性上,本发明的功率级和栅极的耐压与器件正反向耐压相同,无栅氧化层退化或者击穿的可可靠性风险。

[0259] 为了验证本申请实施例一的功率半导体器件的技术效果,通过半导体TCAD (technology computer aided design,半导体器件及工艺模拟工具)仿真对本申请实施例的器件结构及性能参数进行了仿真。

[0260] 该仿真实验采用的是一种双向阻断电压为有28V沟槽栅横向MOS型半导体器件。器件元胞结构参数如图9和表2所示:在浓度为 7×10^{19} 的P型衬底上,设置掺杂浓度为 8×10^{15} 且厚度“3”(此处的3是指表2中的标号3)为2 μm 的P型外延层形成器件本体。在器件本体表面形成浓度为 1.1×10^{17} 的N型漂移区,深度“4”(此处的4是指表2中的标号4)为0.5 μm ,横向宽度“1”(此处的1是指表2中的标号1)为1.3 μm ,沟槽第一部分宽度“6”(此处的6是指表2中的标号6)为0.3 μm ,深度“9”(此处的9是指表2中的标号9)为0.25 μm ,第二部分的宽度“7”(此处的7是指表2中的标号7)为0.2 μm ,深度“8”(此处的8是指表2中的标号8)为0.3 μm ,第一掺杂类型P型阱区的浓度为 1.6×10^{17} ,深度“10”(此处的10是指表2中的标号10)为0.4 μm ,场氧化层厚度“11”(此处的11是指表2中的标号11)设置为500 \AA ,栅氧化层设置为120 \AA 。器件的沟道长度基本等于沟槽的第二部分宽度,为0.2 μm ,器件的阈值电压取决于栅氧化层厚度和第一掺杂类型P型阱区的浓度。器件的击穿电压和导通电阻分别由N型漂移区浓度、深度和长度,场氧化层厚度,沟槽深度等因素共同决定。

[0261] 表2:本申请实施例一提供的功率半导体器件的元胞结构参数

标号	结构名称	参数值	标号	结构名称(单位)	参数值
[0262] 1	元胞尺寸	1.3 μm	7	第二分部沟槽宽度	0.2 μm
[0262] 2	P型衬底厚度	1 μm	8	第二部分沟槽深度	0.3 μm
[0262] 3	P型外延层厚度	2 μm	9	第一部分沟槽深度	0.25 μm
[0262] 4	第二掺杂N型阱深度	0.5 μm	10	P型第二阱区深度	0.4 μm
[0263] 5	N型重掺杂阱区宽度	0.4 μm	11	场氧化层厚度	500 \AA
[0263] 6	第一部分沟槽宽度	0.3 μm	12	N型重掺杂阱区深度	0.2 μm

[0264] 图10A和图10B所示为本申请实施例一提供的功率半导体器件的击穿电压仿真曲线图。其中,图10A为器件从第一漏极581到第二漏极582的击穿电压仿真曲线图,图10B为器件从第二漏极582到第一漏极581的击穿电压仿真曲线图。

[0265] 在栅极54电位、沟道59(本体)和第二漏极582电位同为低电平时,第一漏极581的电压从0V逐步升高,逐步读取第一漏极581的电流,第一漏极581电流突变增加对应的第一漏极581电压为器件第一漏极581到第二漏极582的击穿电压,如图10A所示,器件正向耐压即第一漏极581到第二漏极582的击穿电压为30V,同理,器件反向耐压即第二漏极582到第一漏极581的击穿电压为30V,如图10B所示。

[0266] 此外,本申请实施例一还提供了一种28V双向阻断沟槽栅横向MOS型半导体器件的阈值电压仿真实验,该仿真曲线如图11所示。仿真实验条件为:沟道区域59、第二漏极582同时接电平底,第一漏极581接固定电压1V,栅极电压从0V逐步增加,逐步读取第一漏极581的电流,第一漏极581电流突变增加对应的栅极电压为器件的开启阈值电压,阈值电压仿真结果为1.5V。

[0267] 本发明实施例一还提供了一种28V双向阻断沟槽横向MOS型半导体器件的导通电阻的测量(计算)实验。该测量(计算)实验的仿真条件为:沟道、第二漏极582同时接电平底,栅极电压为固定值3.6V或者5V,仿真第一漏极581电压和电流的I-V特性,利用公式 $R=V/I$ 计算器件从第一漏极581到第二漏极582的导通电阻。仿真计算结果如图12所示,器件单位面积导通电阻在5V栅极电压下为 $8.5\text{m}\Omega\cdot\text{mm}^2$,在3.6V的栅极电压下为 $10\text{m}\Omega\cdot\text{mm}^2$ 。

[0268] 基于上述仿真实验结果可知,本申请实施例一提供的功率半导体器件的单位面积导通电阻大大降低。通过以下实验数据可以进一步验证该效果:业界商用最优的传统30V双向阻断横向MOS器件,其单位面积导通电阻为 $19\text{m}\Omega\cdot\text{mm}^2$ @栅极驱动电压=3.6V,本申请实施例的功率半导体器件的单位面积的导通电阻为 $10\text{m}\Omega\cdot\text{mm}^2$,相比业界最优商用器件减少50%。

[0269] 以上为本申请实施例一提供的一种功率半导体器件的具体实现方式。基于该具体实现方式,本申请实施例一还提供了该功率半导体器件的制造方法的具体实现方式。

[0270] 需要说明,本申请实施例一提供的功率半导体器件可以基于传统的分立槽MOS工艺或者单片集成BCD工艺技术实现,制造工艺简单且制造成本低。

[0271] 请参见图13以及图14A至图14I。图13是本申请实施例一提供的功率半导体器件的制造方法流程示意图。图14A至图14I为本申请实施例一提供的功率半导体器件的制造方法中一系列制程对应的剖面结构示意图。

[0272] 如图13所示,该功率半导体器件的制造方法包括:

[0273] S131:提供P型衬底。

[0274] 在本申请实施例中,P型衬底51可以为硅衬底。

[0275] P型衬底的剖面结构示意图如图14A所示。

[0276] S132:在P型衬底上方形成P型外延层;外延层包括第一区域以及位于第一区域外围的第二区域。

[0277] 本步骤可以具体为:在P型衬底51上生长一定掺杂浓度的P型外延层52。

[0278] 需要说明的是,所述的第一区域是指元胞所在的区域,所述第二区域是指本体电极的接触区域。如图4所示,元胞50所在的区域为所述第一区域,本体电极510的接触区域为所述第二区域。

[0279] 该P型外延层52可以作为器件本体。该P型外延层52包括第一区域I和第二区域II。该步骤执行完对应的剖面结构示意图如图14B所示。

[0280] S133:在外延层的第一区域内部且靠近外延层上表面形成N阱。

[0281] 本步骤可以具体为:通过离子注入方式向外延层52上的第一区域I内部且靠近外延层上表面注入N型掺杂杂质离子,形成N阱57',以在外延层52的第一区域I内部且靠近外延层上表面上形成N型漂移区。

[0282] 该步骤执行完对应的剖面结构示意图如图14C所示。

[0283] S134:刻蚀N阱,以形成沟槽的主体部。

[0284] 采用硅刻蚀工艺刻蚀N阱57',以在N阱57'内形成沟槽的主体部531,该步骤执行完对应的剖面结构示意图如图14D所示。

[0285] S135:在主体部的侧壁上形成第一场氧化层;

[0286] 作为一示例,S135可以通过以下实现方式实现,其包括以下步骤:

[0287] S1351:向主体部内填满二氧化硅;

[0288] 采用热生长或二氧化硅沉积工艺向主体部531内填满二氧化硅150,该步骤执行完对应的剖面结构示意图如图14E所示。

[0289] S1352:刻蚀位于所述主体部中间区域的二氧化硅,以在所述沟槽主体部的侧壁上形成第一场氧化层。

[0290] 本步骤可以具体为:根据第一场氧化层厚度刻蚀位于主体部531中间区域的二氧化硅150,以在主体部531的侧壁上形成第一场氧化层551。

[0291] 需要说明,第一场氧化层厚度决定了功率半导体器件的耐压性能,因此,该第一场氧化层厚度可以根据制成的功率半导体器件的耐压性能决定。作为示例,该第一场氧化层厚度可以为 $0.1\mu\text{m}$ 。

[0292] S136:自侧壁形成有第一场氧化层的主体部的底部向衬底方向刻蚀,以形成沟槽的凸出部。

[0293] 本步骤可以具体为:采用硅刻蚀工艺自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀,从而形成沟槽的凸出部532。需要说明,该沟槽的凸出部532可以延伸至外延层52内。

[0294] 需要说明,在本申请实施例中,主体部531和凸出部532构成了沟槽53。

[0295] 相应地,位于沟槽主体部531和凸出部532外围的N阱57'形成为漂移区57。

[0296] 步骤S136执行完对应的剖面结构示意图如图14F所示。

[0297] S137:在沟槽底壁与衬底之间且邻近沟槽底壁的区域形成沟道。

[0298] 本步骤可以具体为:向凸出部532底壁注入P型掺杂离子,以在凸出部532底壁与衬底51之间且邻近所述沟槽凸出部532底壁的区域形成P型阱区59,该P型阱区作为功率半导体器件的沟道59。

[0299] 该步骤执行完对应的剖面结构示意图如图14G所示。

[0300] S138:在沟槽凸出部的内表面上形成氧化层,以在凸出部的侧壁上形成第二场氧化层,以及在凸出部的底壁上形成栅氧化层。

[0301] 因形成在凸出部532底表面上的氧化层的功能为栅氧化层。而栅氧化层的质量和厚度对栅极的阈值电压起着关键性作用。因此,为了提高生成的氧化层的薄膜质量,本步骤可以具体为:通过热生长工艺在凸出部532的内表面上形成氧化层。通过热生长工艺可以在凸出部532的底部以及侧壁上形成氧化层。其中,形成于所述凸出部532底表面上的氧化层为栅氧化层56,形成于凸出部532侧壁上的氧化层为第二场氧化层552。

[0302] 需要说明,在本申请实施例中,因栅氧化层的厚度较薄,所以,形成在凸出部532内表面上的氧化层为薄层氧化层。一般情况下,该氧化层的厚度小于形成于主体部531侧壁上的第一场氧化层的厚度。如此,第二场氧化层的厚度小于第一场氧化层的厚度。如此,可以在保证功率半导体器件阈值电压和耐压的情况下,也能具有较小的导通电阻。

[0303] 该步骤执行完对应的剖面结构示意图如图14H所示。

[0304] S139:向沟槽内填充栅电极材料,形成栅电极。

[0305] 本步骤可以具体为:向沟槽53内沉积填充多晶硅,以在沟槽53槽内形成多晶硅栅电极54。需要说明,会在填充多晶硅后,为减少掩模板,还可以在填充多晶硅后,通过化学机械研磨工艺来研磨多晶硅。

[0306] 需要说明,在本申请实施例中,形成的栅电极54沿外延层厚度方向的宽度可以一致。作为另一示例,栅极沿外延层厚度方向的宽度也可以不一致,如此,沿外延层厚度方向,栅极54可以包括第一部分和从第一部分向沟槽53的底壁延伸的第二部分,第一部分的宽度大于所述第二部分的宽度。并且栅极的第一部分位于沟槽的主体部531内,栅极的第二部分位于沟槽的凸出部532内。

[0307] 该步骤执行完对应的剖面结构示意图如图14I所示。

[0308] S1310:分别在沟槽两侧的漂移区内形成第一N型漏极和第二N型漏极。

[0309] 本步骤可以具体为:分别向沟槽两侧的漂移区的表面内注入重掺杂N型掺杂离子,从而在沟槽两侧漂移区内形成第一N型漏极581和第二N型漏极582。需要说明,作为一具体示例,第一N型漏极581和第二N型漏极582可以对称分布在沟槽两侧,以形成双向耐压的MOS型开关器件。

[0310] S1311:在外延层的第二区域内形成P型本体电极。

[0311] 为了实现器件的小型化,作为本申请的一可选实施例,可以向外延层52的第二区域内的表面内注入P型掺杂离子,形成P型重掺杂阱,该P型重掺杂阱作为P型本体电极510。需要说明,在本申请实施例中,所有元胞位于本体电极510的围合区域内。

[0312] 该步骤执行完对应的剖面结构示意图如图5所示。

[0313] 以上为本申请实施例一提供的一种功率半导体器件制造方法的具体实现方式。在该具体实现方式中,可以基于传统的分离槽栅MOS工艺或者单片集成BCD工艺技术实现,制造工艺简单,制造成本低。

[0314] 以上为本申请实施例一提供的功率半导体器件及其制造方法的具体实现方式。此外,为了提高元胞间的电流均匀性,本申请还提供了功率半导体器件及其制造方法的另一种具体实现方式,详见实施例二。

[0315] 实施例二

[0316] 请参见图15至图17。图15为本申请实施例二提供的一种功率半导体器件的俯视示意图,图16是本申请实施例二提供的一种功率半导体器件沿图15中的I-I方向的剖面结构示意图,图17为本申请实施例二提供的一种功率半导体器件沿图15中的II-II方向的剖面结构示意图。

[0317] 需要说明,实施例二中的功率半导体器件的器件符号示意图与实施例一中的器件符号示意图相同,为了简要起见,在本申请实施例中,不再展示该符号示意图,具体请参见实施例一中的器件符号示意图。

[0318] 如图15至图17所示,本申请实施例二提供的一种功率半导体器件包括:

[0319] P型衬底171;

[0320] 设置于衬底171一侧的P型外延层172;

[0321] 设置于外延层172中的沟槽173,该沟槽173内部包括呈孤岛状的P型阱区174和栅极175,所述沟槽173的侧壁上覆盖有场氧化层176,沟槽173底壁的特定区域覆盖有栅氧化层177,该特定区域为栅极174的底面在沟槽173底壁的正投影所覆盖的区域;

[0322] 设置于沟槽173两侧的N型漂移区178,其中,场氧化层176与漂移区178在元胞的横向方向上存在交叠;

[0323] 设置于沟槽173两侧的漂移区178内的第一漏极1791和第二漏极1792;第一漏极

1791和第二漏极1792均为N型；

[0324] 以及设置于沟槽173下方的P型沟道1710。

[0325] 为了形成较多的本体电极,进而提高元胞的电流均流性,在本申请实施例中,所述器件还可以包括形成于P型阱区174中的本体电极1711。该本体电极1711形成于P型阱区174中且靠近P型阱区174的外表面。该本体电极1711的掺杂类型为P型。如此,在每个元胞上均形成一个本体电极,形成具有本体电极的元胞,如此,会提高元胞间内的电流均流性。

[0326] 而且,为了提高器件的耐压性能,作为本申请的一可选实施例,在P型阱区174的周围可以设置有场氧化层176。

[0327] 需要说明,在本申请实施例中,P型沟道1710和P型阱区174可以同时形成,两者可以为一体成型结构,其可以通过从外延层表面的部分区域注入掺杂离子形成。可以认为,P型沟道1710和P型阱区174分别是通过从外延层表面的部分区域注入P型掺杂离子形成的P型阱区的不同部分。该具体实现方式会在该功率半导体器件的制造方法中详细描述。

[0328] 栅极175沿外延层厚度方向的宽度可以一致。作为另一示例,栅极175沿外延层厚度方向的宽度也可以不一致,如此,沿外延层厚度方向,栅极175可以包括第一部分和从第一部分向沟槽173的底壁延伸的第二部分,第一部分的宽度大于所述第二部分的宽度。并且栅极的第一部分位于沟槽的主体部1731内,栅极的第二部分位于沟槽的凸出部1732内。作为另一示例,栅极175可以为多晶硅栅极。

[0329] 此外,为了实现功率半导体器件的双向耐压,作为一示例,第一漏极1791和第二漏极1792对称分布在沟槽173的两侧。

[0330] 在本申请实施例中,沟槽173沿外延层厚度方向的宽度可以一致。如此,在该示例下,沟槽173的纵向剖面形状为矩形。如此,沟槽的形成通过依次刻蚀工艺即可形成,制造工艺较为简单,制造成本也相对较低。

[0331] 此外,为了保证器件耐压的前提下,进一步减小器件单位面积的导通电阻,作为本申请的一可选实施例,沟槽173沿外延层厚度方向的宽度也可以不一致。如此,在该示例下,沟槽173为凸形槽。该可选实施例的功率半导体器件的结构如图18至图20所示。

[0332] 请参见图18至图20,其中,图18为本申请实施例二提供的另一种功率半导体器件的俯视示意图,图19是本申请实施例二提供的另一种功率半导体器件沿图18中的I-I方向的剖面结构示意图,图20为本申请实施例二提供的另一种功率半导体器件沿图18中的II-II方向的剖面结构示意图。

[0333] 需要说明,图18至图20所示的功率半导体器件的结构与图15至图17所述的功率半导体器件的结构有诸多相似之处,其不同之处,仅在于沟槽的形状不同。为了简要起见,在此仅描述其不同之处。

[0334] 如图18至图20所示的功率半导体器件的结构示意图,沟槽173可以包括主体部1731和自主体部1731延伸出的且朝衬底171凸出的凸出部1732。应当理解,主体部1731的宽度大于凸出部1732的宽度。也可以按照以下方式理解该沟槽173的结构:该沟槽为凸形槽,该凸形槽的凸出部朝向衬底方向凸出,且该凸形槽的开口朝向外延层的上表面。

[0335] 当沟槽173为凸形槽时,相应地,场氧化176可以包括沿主体部1731侧壁的第一场氧化层1761和沿凸出部1732侧壁的第二场氧化层1762;而且,为了减小功率半导体器件的导通电阻,该第一场氧化层1761的厚度大于第二场氧化层1762的厚度。

[0336] 此外,当沟槽173为凸形槽时,相应地,N型漂移区178位于凹槽主体部1731和凸出部1732的外围。

[0337] 需要说明,在本申请实施例中,第一场氧化层1761可以采用氧化物沉积工艺沉积二氧化硅形成。第二场氧化层1762可以采用热氧化方式生成。

[0338] 作为进一步示例,第二场氧化层1762可以与栅氧化层177同时形成。

[0339] 以上为本申请实施例二提供的功率半导体器件的具体实现方式。在该具体实现方式中,功率半导体器件除了具有实施例一提供的功率半导体器件的有益效果外,还具有较好的元胞间的电流均流性。

[0340] 为了验证本申请实施例二提供的功率半导体器件的技术效果,本申请通过半导体TCAD仿真对本申请实施例的器件结构及性能参数进行了仿真。

[0341] 该仿真实验采用的是一种双向阻断电压为有28V沟槽栅横向MOS型半导体器件。器件元胞结构参数如图21和表3所示:

[0342] 在浓度为 7×10^{19} 的P型衬底上,设置掺杂浓度为 8×10^{15} 厚度“3”(此处的3是指表3中的标号3)为2 μm 的P型外延层形成器件本体。沟槽第一部分宽度“7”(此处的7是指表3中的标号7)为0.4 μm ,深度“9”(此处的9是指表3中的标号9)为0.2 μm ,第二部分的宽度“6”(此处的6是指表3中的标号6)为0.3 μm ,深度“8”(此处的8是指表3中的标号8)为0.2 μm ,在器件本体表面,沟槽两侧分别设置浓度为 8×10^{16} 的N型漂移区,深度“4”(此处的4是指表3中的标号4)为0.5 μm ,横向宽度“5”(此处的5是指表3中的标号5)分别为0.5 μm 。第一掺杂类型P型阱区的浓度为 1.7×10^{17} ,深度“10”(此处的10是指表3中的标号10)为0.9 μm ,场氧化层厚度“11”(此处的11是指表3中的标号11)为500 Å,栅氧化层厚度为120 Å。器件的沟道长度基本等于沟槽的第二部分宽度,为0.3 μm ,器件的阈值电压取决于栅氧化层厚度和第一掺杂类型P型阱区的浓度。器件的击穿电压和导通电阻由N型漂移区浓度、深度和长度,场氧化层厚度,沟槽深度等因素共同决定。

[0343] 表3:实施例二器件元胞结构参数

标号	结构名称	参数值	标号	结构名称(单位)	参数值
1	第二掺杂N阱宽度	0.5 μm	7	第一分部沟槽宽度	0.4 μm
2	P型衬底厚度	1 μm	8	第二部分沟槽深度	0.2 μm
[0344] 3	P型外延层厚度	2 μm	9	第一部分沟槽深度	0.2 μm
4	第二掺杂N阱深度	0.5 μm	10	P型第二阱区深度	0.9 μm
5	N型重掺杂阱区宽度	0.4 μm	11	场氧化层厚度	500Å
6	第二部分沟槽宽度	0.3 μm	12	N型重掺杂阱区深度	0.15 μm

[0345] 图22A和图22B所示为实施例二器件击穿电压仿真曲线图。在栅极电位、沟道(本体)和第二漏极电位同为低电平时,第一漏极的电压从0V逐步升高,逐步读取第一漏极1791的电流,第一漏极1791的电流突变增加对应的第一漏极1791电压为器件第一漏极1791到第二漏极1792的击穿电压,如图22A所示,器件正向耐压即第一漏极1791到第二漏极1792的击穿电压为29V,同理,器件反向耐压即第二漏极1792到第一漏极1791的击穿电压为29V,如图22B所示。

[0346] 本发明实施例二器件的阈值电压仿真曲线如图23所示,沟道1710、第二漏极1792

同时接电平底,第一漏极1791接固定电压1V,栅极电压从0V逐步增加,逐步读取第一漏极1791的电流,第一漏极1791电流突变增加对应的栅极电压为器件的开启阈值电压,阈值电压仿真结果为1.5V。

[0347] 本发明实施例二还提供了一种28V双向阻断沟槽横向MOS型半导体器件的导通电阻的测量(仿真计算)实验。该测量(仿真计算)实验的仿真条件为:沟道、第二漏极1792同时接电平底,栅极电压为固定值3.6V或者5V,仿真第一漏极1791电压和电流的I-V特性,利用公式 $R=V/I$ 计算器件第一漏极1791到第二漏极1792的导通电阻。仿真计算结果如图24所示,器件单位面积导通电阻在5V栅极驱动电压下为 $9.5\text{m}\Omega\cdot\text{mm}^2$,在3.6V栅极驱动电压下为 $12\text{m}\Omega\cdot\text{mm}^2$ 。

[0348] 基于上述仿真实验结果可知,本申请实施例二提供的功率半导体器件的单位面积导通电阻大大降低。通过以下实验数据可以进一步验证该效果:业界商用最优的传统30V双向阻断横向MOS器件,其单位面积导通电阻为 $19\text{m}\Omega\cdot\text{mm}^2$ @栅极驱动电压=3.6V,本申请实施例二单位面积的导通电阻为 $12\text{m}\Omega\cdot\text{mm}^2$,相比业界商用最优器件减少37%。

[0349] 此外,本申请实施例二提供的功率半导体器件的开关速度也较快。

[0350] 基于上述实施例二提供的功率半导体器件的具体结构,本申请实施例还提供了该功率半导体器件的制造方法的具体实现方式。

[0351] 请参见图25以及图26A至图26I,其中,图25为本申请实施例二提供的功率半导体器件制造方法流程示意图。图26A至图26I是本申请实施例二提供的功率半导体器件制造方法一系列制程对应的结构示意图。

[0352] 如图25所示,本申请实施例二提供的功率半导体器件制造方法包括以下步骤:

[0353] S251:提供P型衬底。

[0354] 在本申请实施例中,P型衬底171可以为硅衬底。P型衬底的剖面结构示意图如图26A所示。

[0355] S252:在衬底上方形成P型外延层;外延层包括第一区域以及位于第一区域两侧的第二区域。

[0356] 本步骤可以具体为:在P型衬底171上生长一定掺杂浓度的P型外延层172。

[0357] 该P型外延层172可以作为器件本体。该P型外延层172包括第一区域I以及位于第一区域两侧的第二区域II。该步骤执行完对应的剖面结构示意图如图26B所示。

[0358] S253:分别向外延层的第一区域和第二区域内离子注入P型掺杂杂质和N型掺杂杂质,以分别形成P型阱区和N型阱区;P型阱区包括包括第一部分和从所述第一部分向所述第二阱区底部延伸的第二部分;P型阱区的第一部分包括第一区域和包围第一区域的第二区域。

[0359] 本步骤可以具体为:先向外延层172的第一区域I的表面内离子注入P型掺杂杂质,形成P型阱区271,然后再向外延层172的第二区域II内离子注入N型掺杂杂质,以形成N型阱区178'。P型阱区271包括上下相对的第一部分2711和第二部分2712,其中,第一部分2711位于第二部分2712的上方。其中,第一部分2711包括第一区域S1和包围第一区域S1的第二区域S2。

[0360] 该步骤执行完对应的剖面结构示意图如图26C所示,该步骤执行完对应的俯视结构示意图如图26D所示。

[0361] S254:在P型阱区的第一部分的第二区域及其侧面预设范围内的N型阱区内形成沟槽。

[0362] 为了简化制造工艺,降低制造成本,作为一可选示例,S254的具体实现方式可以具体包括:

[0363] 刻蚀P型阱区的第一部分2711的第二区域S2及其侧面预设范围内的N型阱区178',以在P型阱区的第一部分2711的第二区域S2及其侧面预设范围内的N型阱区178'内形成沟槽173。

[0364] 相应的,位于沟槽173外围的N型阱区178'形成为漂移区178。P型阱区271的第二部分2712形成为沟道1710。

[0365] 该步骤执行完对应的剖面结构示意图如图26E所示。

[0366] S255:在沟槽的侧壁上形成场氧化层。

[0367] 作为一示例,S255可以通过以下实现方式实现,其包括以下步骤:

[0368] S2551:向沟槽173内填满二氧化硅;

[0369] 采样热生长或二氧化硅沉积工艺向主体部531内填满二氧化硅272,该步骤执行完对应的剖面结构示意图如图26F所示。

[0370] S2552:根据场氧化层的厚度刻蚀位于沟槽173靠近中间区域的二氧化硅272,从而在沟槽173的侧壁上形成场氧化层176。

[0371] 本步骤可以具体为:根据场氧化层厚度刻蚀位于沟槽173中间区域的二氧化硅272,以在沟槽173的侧壁上形成场氧化层176。该步骤执行完对应的剖面结构示意图如图26G所示。

[0372] 需要说明,场氧化层厚度决定了功率半导体器件的耐压性能,作为示例,该一场氧化层厚度可以为 $0.1\mu\text{m}$ 。

[0373] S256:在沟槽底壁的特定区域形成栅氧化层,所述沟槽底壁的特定区域为待形成栅极的底面在所述沟槽底壁的正投影所覆盖的区域。

[0374] 为了提高栅氧化层177的质量,本步骤可以通过热氧化工艺在沟槽173底部形成栅氧化层177。该步骤执行完对应的剖面结构示意图如图26H所示。

[0375] S257:向底部形成有栅氧化层177的沟槽173内填充栅电极材料,形成栅电极175。

[0376] 作为示例,可以向底部形成有栅氧化层的第二沟槽内填充多晶硅材料,形成多晶硅栅极175。

[0377] 该步骤执行完对应的剖面结构示意图如图26I所示。

[0378] S258:分别在沟槽两侧的漂移区内形成第一漏极和第二漏极,第一漏极和第二漏极的掺杂类型为N型。

[0379] 本步骤可以具体为:分别向沟槽173两侧的漂移区178的表面内注入重掺杂N型掺杂离子,从而在沟槽173两侧漂移区178内形成第一N型漏极1791和第二N型漏极1792。需要说明,作为一具体示例,第一N型漏极1791和第二N型漏极1792可以对称分布在沟槽两侧,以形成双向耐压的MOS型开关器件。该步骤执行完对应的剖面结构示意图如图16所示。

[0380] S259:在P型阱区的第一部分的第一区域形成本体电极。

[0381] 为了实现器件的小型化,以及增加器件的均流性,作为本申请的一可选实施例,可以向P型阱区271的第一部分2711的第一区域s1的表面内注入P型掺杂离子,形成P型重掺杂

阱,该P型重掺杂阱作为P型本体电极1711。

[0382] 该步骤执行完对应的剖面结构示意图如图17所示。

[0383] 以上为本申请实施例二提供的一种功率半导体器件制造方法的具体实现方式。

[0384] 作为本申请的一可选实施例,为了进一步降低器件的导通电阻,本申请还提供了功率半导体器件制造方法的另一种可选实现方式。请参见图27至图28F。

[0385] 如图27所示,本申请实施例提供的功率半导体器件制造方法的另一种可选实现方式包括以下步骤:

[0386] S271至S273与S251至S253相同,为了简要起见,在此不再详细描述。

[0387] 其中,P型阱区271的第一部分2711可以包括第一子部分27111和从所述第一子部分27111向所述第二阱区底部延伸的第二子部分27112;P型阱区271的第一部分2711的第一子部分27111包括第一区域和包围所述第一区域的第二区域。其中,形成P型阱区后对应的剖面结构示意图如图28A所示。

[0388] S274:刻蚀P型阱区的第一部分的第一子部分27111的第二区域及其侧面预设范围内的N型阱区178',以在P型阱区的第一部分的第一子部27111的第二区域及其侧面预设范围内的N型阱区178'内形成沟槽的主体部1731。

[0389] 该步骤执行完对应的剖面结构示意图如图28B所示。

[0390] S275:在主体部的侧壁上形成第一场氧化层。

[0391] 作为一示例,S275可以通过以下实现方式实现,其包括以下步骤:

[0392] S2751:向沟槽的主体部1731内填满二氧化硅281。

[0393] 该步骤执行完对应的剖面结构示意图如图28C所示。

[0394] S2752:刻蚀位于所述主体部中间区域的二氧化硅,以在所述沟槽主体部的侧壁上形成第一场氧化层。

[0395] S276:自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀,以形成所述沟槽的凸出部。

[0396] 本步骤可以具体为:采用硅刻蚀工艺自侧壁形成有第一场氧化层的主体部的底部向所述衬底方向刻蚀,从而形成沟槽的凸出部1732。需要说明,该沟槽的凸出部1732可以延伸至外延层172内。

[0397] 需要说明,在本申请实施例中,主体部1731和凸出部1732构成了沟槽173。

[0398] 相应地,位于沟槽主体部1731和凸出部1732外围的N型阱区178'形成为漂移区178。

[0399] 该步骤执行完对应的剖面结构示意图如图28D所示。

[0400] S277:在沟槽凸出部1732的内表面上形成氧化层,以在凸出部1732的侧壁上形成第二场氧化层1762,以及在凸出部1732的底壁上形成栅氧化层177。

[0401] 因形成在凸出部1732底表面上的氧化层的功能为栅氧化层。而栅氧化层的质量和厚度对栅极的阈值电压起着关键性作用。因此,为了提高生成的氧化层的薄膜质量,本步骤可以具体为:通过热生长工艺在凸出部1732的内表面上形成氧化层。通过热生长工艺可以在凸出部1732的底部以及侧壁上形成氧化层。其中,形成于所述凸出部1732底表面上的氧化层为栅氧化层177,形成于凸出部1732侧壁上的氧化层为第二场氧化层1762。

[0402] 需要说明,在本申请实施例中,因栅氧化层的厚度较薄,所以,形成在凸出部1732

内表面上的氧化层为薄层氧化层。一般情况下,该氧化层的厚度小于形成于主体部1731侧壁上的第一场氧化层1761的厚度。如此,第二场氧化层1762的厚度小于第一场氧化层1761的厚度。如此,可以在保证功率半导体器件阈值电压和耐压的情况下,也能具有较小的导通电阻。

[0403] 该步骤执行完对应的剖面结构示意图如图28E所示。

[0404] S278:向形成有栅氧化层的沟槽内填充栅电极材料,形成栅电极。

[0405] 作为示例,可以向形成有栅氧化层的沟槽173内填充多晶硅材料,形成多晶硅栅极175。

[0406] 该步骤执行完对应的剖面结构示意图如图28F所示。

[0407] S279至S2710与上述S257至S248相同,为了简要器件,在此不再详细描述。

[0408] 通过该示例形成的功率半导体器件的结构如图18至图20所示。

[0409] 以上为本申请实施例二提供的功率半导体器件的两种可选示例的具体实现方式。

[0410] 需要说明,在上述实施例一和实施例二提供的功率半导体器件及其制造方法的具体实现方式中,是以衬底的掺杂类型为P型为例说明的。实际上,本申请实施例不限定衬底的掺杂类型,作为本申请的替换实施例,衬底的掺杂类型也可以为N型。当衬底为N型衬底时,其上的外延层、漂移区、第一、第二漏极、沟道以及本体电极的掺杂类型也要相应地发生变化。

[0411] 此外,实施例二可以采用与实施例一相同的封装结构,因此,实施例二的功率半导体器件最终的器件产品封装结构也可以如图7和图8所示。

[0412] 以上为本申请实施例提供的半导体器件及其制造方法的具体实现方式。

[0413] 基于上述实施例提供的半导体器件,如图34所示,本申请还提供了一种终端设备900,其包括半导体器件901和控制器902,所述半导体器件901为如上述任一种可能的实现方式所述的901半导体器件,所述控制器902用于控制所述半导体器件901的导通和/或关断。

[0414] 以上本申请实施例提供的具体实现方式。




图1




图2




图3A




图3B




图4




图5




图6




图7




图8




图9




图10A




图10B




图11




图12



图13

51

图14A

52

51

图14B

57'

52

51

图14C

531

57'

52

51

图14D




图14E




图14F




图14G




图14H




图14I




图15




图16




图17




图18




图19




图20




图21




图22A




图22B




图23




图24




图25



图26A




图26B




图26C




图26D




图26E




图26F




图26G




图26H




图26I




图27




图28A




图28B




图28C




图28D




图28E




图28F




图29A




图29B




图30A




图30B




图31A




图31B




图32A




图32B




图33




图34