

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6591315号
(P6591315)

(45) 発行日 令和1年10月16日(2019.10.16)

(24) 登録日 令和1年9月27日(2019.9.27)

(51) Int. Cl. F 1
HO2M 3/07 (2006.01) HO2M 3/07

請求項の数 12 (全 14 頁)

(21) 出願番号	特願2016-45322 (P2016-45322)	(73) 特許権者	302062931
(22) 出願日	平成28年3月9日(2016.3.9)		ルネサスエレクトロニクス株式会社
(65) 公開番号	特開2017-163678 (P2017-163678A)		東京都江東区豊洲三丁目2番24号
(43) 公開日	平成29年9月14日(2017.9.14)	(74) 代理人	100103894
審査請求日	平成30年10月12日(2018.10.12)		弁理士 冢入 健
		(72) 発明者	小山 慎一
			東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		(72) 発明者	楠 武志
			東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内
		(72) 発明者	周 偉
			東京都江東区豊洲三丁目2番24号 ルネサスエレクトロニクス株式会社内

最終頁に続く

(54) 【発明の名称】 半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法

(57) 【特許請求の範囲】

【請求項1】

電源電圧を減圧することにより生成された定電圧が供給される高電位側電圧端子と、第1出力端子と、の間に設けられた第1トランジスタと、

基準電圧が供給される低電位側電圧端子と、前記第1出力端子と、の間に設けられた第2トランジスタと、

前記第1及び前記第2トランジスタのオンオフを制御する制御回路と、

前記第1出力端子の電圧を用いて前記電源電圧を昇圧させることにより、出力電圧を生成する昇圧回路と、

前記高電位側電圧端子と前記第1トランジスタとを接続する電源ラインの過電圧を検出する過電圧検出回路と、を備え、

前記制御回路は、前記過電圧検出回路により過電圧が検出された場合、少なくとも前記第2トランジスタをオフに制御する、半導体装置。

【請求項2】

前記第2トランジスタの端子のうち、制御端子と、前記低電位側電圧端子側に設けられた第1端子と、の間に設けられた第3トランジスタをさらに備え、

前記制御回路は、前記過電圧検出回路により過電圧が検出された場合、さらに前記第3トランジスタをオンに制御する、

請求項1に記載の半導体装置。

【請求項3】

10

20

前記第2トランジスタの端子のうち、制御端子と、前記低電位側電圧端子側に設けられた第1端子と、の間に設けられた抵抗素子と、

前記抵抗素子に並列に設けられた第3トランジスタと、をさらに備え、

前記制御回路は、前記過電圧検出回路により過電圧が検出された場合、前記第2トランジスタの制御端子に対する出力をハイインピーダンス状態に設定するとともに、前記第3トランジスタをオンに制御する、

請求項1に記載の半導体装置。

【請求項4】

前記制御回路は、前記過電圧検出回路により過電圧が検出された場合、前記第2トランジスタをオフにするとともに、前記第1トランジスタをオフに制御する、

10

請求項1に記載の半導体装置。

【請求項5】

前記電源ライン上に設けられ、前記過電圧検出回路により過電圧が検出された場合にオフするスイッチ素子をさらに備えた、

請求項1に記載の半導体装置。

【請求項6】

前記スイッチ素子は、前記第1トランジスタとは異なる導電型のMOSトランジスタである、

請求項5に記載の半導体装置。

【請求項7】

20

前記スイッチ素子は、前記過電圧検出回路が接続された前記電源ライン上のノードと、前記高電位側電圧端子と、の間の前記電源ライン上に設けられている、

請求項5に記載の半導体装置。

【請求項8】

前記昇圧回路は、

外部から前記電源電圧が供給される電圧入力端子から、前記出力電圧を外部に出力する電圧出力端子にかけて、順方向に設けられた第1及び第2ダイオード、を有し、

前記第1及び第2ダイオード間のノードに対して、容量素子を介して、前記第1出力端子の電圧が印加される、請求項1に記載の半導体装置。

【請求項9】

30

請求項8に記載の半導体装置と、

前記第1及び前記第2ダイオード間のノードと、前記第1出力端子と、の間に設けられた前記容量素子と、

を備えた、チャージポンプ回路。

【請求項10】

請求項9に記載のチャージポンプ回路と、

前記電源電圧を減圧して前記定電圧を生成する定電圧生成回路と、

を備えた、半導体システム。

【請求項11】

40

請求項10に記載の半導体システムを備え、

前記電源電圧は、前記チャージポンプ回路と、当該チャージポンプ回路とは別の周辺回路と、によって共用されている、車両。

【請求項12】

電源電圧を減圧することにより生成された定電圧が供給される高電位側電圧端子、及び、第1出力端子、の間に設けられた第1トランジスタと、基準電圧が供給される低電位側電圧端子、及び、前記第1出力端子、の間に設けられた第2トランジスタと、のそれぞれのオンオフを制御することにより、前記第1出力端子の電圧を前記定電圧又は前記基準電圧に周期的に切り替え、

前記第1出力端子の電圧を用いて前記電源電圧を昇圧させることにより、出力電圧を生成し、

50

前記高電位側電圧端子と前記第1トランジスタとを接続する電源ラインの過電圧を検出した場合、少なくとも前記第2トランジスタをオフに制御する、
半導体装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法に関し、例えば過電流が流れることによるトランジスタや配線の劣化を防ぐのに適した半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法に関する。

10

【背景技術】

【0002】

特許文献1には、チャージポンプ回路の構成が開示されている。このチャージポンプ回路は、一定の電圧を出力する定電圧出力回路と、制御回路と、定電圧出力回路の出力が供給される入力部を有し、制御回路によってスイッチ制御される昇圧回路と、を備える。また、定電圧出力回路は、所定値以上の電流が所定時間以上流れた場合における過電流を検出する過電流検出回路と、過電流検出回路の検出結果に基づいて定電圧出力回路を保護する動作を行う過電流保護回路と、を有する。

【先行技術文献】

【特許文献】

20

【0003】

【特許文献1】特開2007-82364号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献1に開示されたチャージポンプ回路の構成では、定電圧出力回路に過電流が流れていることを検出する回路が設けられているにすぎず、昇圧回路をスイッチング制御する制御回路に過電流が流れているか否かについては考慮されていない。そのため、もし制御回路の出力端子が電源電圧ラインに短絡（即ち、天絡）した場合、制御回路に過電流が流れていることを検出することができない。その結果、制御回路に設けられたトランジスタや配線が劣化してしまうという問題があった。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

30

【課題を解決するための手段】

【0005】

一実施の形態によれば、半導体装置は、電源電圧を減圧することにより生成された定電圧が供給される高電位側電圧端子と、第1出力端子と、の間に設けられた第1トランジスタと、基準電圧が供給される低電位側電圧端子と、前記第1出力端子と、の間に設けられた第2トランジスタと、前記第1及び前記第2トランジスタのオンオフを制御する制御回路と、前記第1出力端子の電圧を用いて前記電源電圧を昇圧させることにより、出力電圧を生成する昇圧回路と、前記高電位側電圧端子と前記第1トランジスタとを接続する電源ラインの過電圧を検出する過電圧検出回路と、を備え、前記制御回路は、前記過電圧検出回路により過電圧が検出された場合、少なくとも前記第2トランジスタをオフに制御する。

40

【0006】

他の実施の形態によれば、半導体装置の制御方法は、電源電圧を減圧することにより生成された定電圧が供給される高電位側電圧端子、及び、第1出力端子、の間に設けられた第1トランジスタと、基準電圧が供給される低電位側電圧端子、及び、前記第1出力端子、の間に設けられた第2トランジスタと、のそれぞれのオンオフを制御することにより、前記第1出力端子の電圧を前記定電圧又は前記基準電圧に周期的に切り替え、前記第1出力端子の電圧を用いて前記電源電圧を昇圧させることにより、出力電圧を生成し、前記高

50

電位側電圧端子と前記第 1 トランジスタとを接続する電源ラインの過電圧を検出した場合、少なくとも前記第 2 トランジスタをオフに制御する。

【発明の効果】

【0007】

前記一実施の形態によれば、過電流が流れることによるトランジスタや配線の劣化あるいは損傷を防ぐことが可能な半導体装置、チャージポンプ回路、半導体システム、車両及び半導体装置の制御方法を提供することができる。

【図面の簡単な説明】

【0008】

【図 1】実施の形態 1 にかかるチャージポンプ回路を備えた半導体システムの構成例を示す図である。

10

【図 2】図 1 に示すチャージポンプ回路に設けられた過電圧検出回路の具体的な構成例を示す図である。

【図 3】図 1 に示す半導体システムの変形例を示す図である。

【図 4】実施の形態 2 にかかるチャージポンプ回路を備えた半導体システムの構成例を示す図である。

【図 5】図 4 に示す半導体システムの変形例を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

20

【0010】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

【0011】

30

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

【0012】

<実施の形態 1 >

図 1 は、実施の形態 1 にかかるチャージポンプ回路 1 を備えた半導体システム S Y S 1 の構成例を示す図である。本実施の形態にかかるチャージポンプ回路 1 及びそれを備えた半導体システム S Y S 1 は、昇圧回路の容量素子に対する印加電圧を周期的に切り替える駆動制御回路、の出力端子が天絡することによって発生する過電圧を検出するための過電圧検出回路を備える。そして、過電圧検出回路により電源ライン W 1 の過電圧が検出された場合には、駆動制御回路の出力段に設けられたトランジスタ T r 1 , T r 2 を速やかにオフに制御する。それにより、本実施の形態にかかるチャージポンプ回路 1 及びそれを備えた半導体システム S Y S 1 は、過電流が流れることによるトランジスタ及び配線の劣化を防ぐことができる。以下、具体的に説明する。

40

【0013】

図 1 に示すように、半導体システム S Y S 1 は、チャージポンプ回路 1 と、定電圧生成回路 C V G 1 と、を備える。半導体システム S Y S 1 は、例えば車両に搭載される。

50

【0014】

(定電圧生成回路CVG1)

定電圧生成回路CVG1は、バッテリーからの電源電圧VBATを減圧して、定電圧Vinを生成する。なお、バッテリーの電源電圧VBATは、車両に搭載されている場合には、一般的には12V又は24Vであることが多い。また、本実施の形態では、定電圧Vinが電源電圧VBATよりも十分に低い7Vである場合を例に説明する。ここで、電源電圧VBATは、チャージポンプ回路1と、チャージポンプ回路1とは別の周辺回路(車両に搭載される他の電子機器)と、によって共用されるため、非常に高い電圧レベルを示したり(例えば12V)、広範囲に変化したりすることがある(例えば、最大40V)。そこで、定電圧生成回路CVG1を用いることにより、例えば非常に高い電圧レベルの電源電圧VBATをチャージポンプ回路1で使用するレベルにまで減圧している。あるいは、定電圧生成回路CVG1を用いることにより、例えば電圧レベルが広範囲に変化し得る電源電圧VBATをチャージポンプ回路1で使用できるレベルにまで安定させている。

10

【0015】

(チャージポンプ回路1)

チャージポンプ回路1は、電源電圧VBATを昇圧させることにより、出力電圧Voutを生成する。

【0016】

具体的には、チャージポンプ回路1は、半導体チップ(半導体装置)CHP1上に、ダイオードD1、D2、駆動制御回路10、及び、過電圧検出回路DT1を備え、半導体チップCHP1の外部に、容量素子C1、C2を備える。駆動制御回路10は、制御回路CTL1と、ゲート駆動回路DR1、DR2と、トランジスタTr1、Tr2と、抵抗素子R1、R2と、を有する。また、半導体チップCHP1上には、外部接続端子T1~T6がチップ外周辺に沿って設けられている。なお、ダイオードD1、D2及び容量素子C1、C2により昇圧回路が構成されている。

20

【0017】

外部接続端子の一つである高電位側電圧端子T2には、定電圧生成回路CVG1により生成された定電圧Vinが供給される。外部接続端子の一つである低電位側電圧端子T6には、基準電圧(本例では接地電圧GND)が供給される。

【0018】

トランジスタTr1は、PチャネルMOSトランジスタであって、高電位側電圧端子T2と、外部接続端子の一つである出力端子(第1出力端子)T3と、の間に設けられている。トランジスタTr2は、NチャネルMOSトランジスタであって、低電位側電圧端子T6と、出力端子T3と、の間に設けられている。

30

【0019】

抵抗素子R1は、トランジスタTr1のゲート及びソース間に設けられている。抵抗素子R2は、トランジスタTr2のゲート(制御端子)及びソース(第1端子)間に設けられている。

【0020】

制御回路CTL1は、トランジスタTr1、Tr2のオンオフを制御する回路である。

40

【0021】

具体的には、制御回路CTL1は、昇圧動作時、Hレベル又はLレベルに周期的に変化するパルス信号P1に同期して、Hレベル又はLレベルに周期的に変化する制御信号S1、S2を出力する。

【0022】

ゲート駆動回路DR1は、制御信号S1に応じた駆動信号DS1を生成し、トランジスタTr1のゲートに印加する。本例では、ゲート駆動回路DR1は、制御信号S1がHレベルの場合に、出力をハイインピーダンス状態に設定し、制御信号S1がLレベルの場合に、駆動信号DS1をLレベルに設定する。ここで、ゲート駆動回路DR1の出力がハイインピーダンス状態の場合、定電圧Vinが抵抗素子R1を介してトランジスタTr1の

50

ゲートに印加されるため、トランジスタ $T r 1$ はオフする。他方、ゲート駆動回路 $D R 1$ の出力が L レベルの場合、トランジスタ $T r 1$ はオンする。

【0023】

ゲート駆動回路 $D R 2$ は、制御信号 $S 2$ に応じた駆動信号 $D S 2$ を生成し、トランジスタ $T r 2$ のゲートに印加する。本例では、ゲート駆動回路 $D R 2$ は、制御信号 $S 2$ が H レベルの場合に、駆動信号 $D S 2$ を H レベルに設定し、制御信号 $S 2$ が L レベルの場合に、出力をハイインピーダンス状態に設定する。ここで、ゲート駆動回路 $D R 2$ の出力が H レベルの場合、トランジスタ $T r 2$ はオンする。他方、ゲート駆動回路 $D R 2$ の出力がハイインピーダンス状態の場合、接地電圧 $G N D$ が抵抗素子 $R 2$ を介してトランジスタ $T r 2$ のゲートに印加されるため、トランジスタ $T r 2$ はオフする。

10

【0024】

それにより、昇圧動作時、トランジスタ $T r 1$ 、 $T r 2$ は相補的にオンオフを繰り返す。なお、実際にはトランジスタ $T r 1$ 、 $T r 2$ はデッドタイムを挟んで相補的にオンオフを繰り返すことが好ましい。即ち、トランジスタ $T r 2$ がオフからオンに切り替わる場合には、トランジスタ $T r 1$ がオンからオフに切り替わった後、デッドタイム経過後に、トランジスタ $T r 2$ がオフからオンに切り替わることが好ましい。同様に、トランジスタ $T r 1$ がオフからオンに切り替わる場合には、トランジスタ $T r 2$ がオンからオフに切り替わった後、デッドタイム経過後に、トランジスタ $T r 1$ がオフからオンに切り替わることが好ましい。それにより、トランジスタ $T r 1$ 、 $T r 2$ が瞬間的に同時にオンすることを防ぐことができるため、貫通電流が流れることによるトランジスタ $T r 1$ 、 $T r 2$ 及び配線の劣化あるいは損傷を防ぐことができ、さらに消費電力の増大が抑制される。

20

【0025】

例えば、トランジスタ $T r 1$ がオンし、かつ、トランジスタ $T r 2$ がオフしている場合、高電位側電圧端子 $T 2$ に供給された定電圧 $V i n$ が出力端子 $T 3$ から出力される。他方、トランジスタ $T r 1$ がオフし、かつ、トランジスタ $T r 2$ がオンしている場合、低電位側電圧端子 $T 6$ に供給された接地電圧 $G N D$ が出力端子 $T 3$ から出力される。つまり、昇圧動作時、出力端子 $T 3$ の電圧は、周期的に切り替わる定電圧 $V i n$ 及び接地電圧 $G N D$ の何れかの値を示す。

【0026】

外部接続端子の一つである電圧入力端子 $T 1$ には、バッテリーからの電源電圧 $V B A T$ が供給される。また、外部接続端子の一つである電圧出力端子 $T 5$ から、外部に出力電圧 $V o u t$ が出力される。

30

【0027】

ダイオード $D 1$ 、 $D 2$ は、外部から電源電圧 $V B A T$ が供給される電圧入力端子 $T 1$ から、出力電圧 $V o u t$ を外部に出力する電圧出力端子 $T 5$ にかけて順方向に設けられている。外部接続端子 $T 4$ は、ダイオード $D 1$ 、 $D 2$ 間のノード $N 1$ に接続されている。なお、以下では、説明の簡略化のため、ダイオード $D 1$ 、 $D 2$ の順方向電圧については考慮していない。あるいは、ダイオード $D 1$ 、 $D 2$ の代わりに、2つのトランジスタが用いられてもよい。この場合、ダイオード $D 1$ 、 $D 2$ のオンオフの切り替わりタイミングと同じタイミングで、2つのトランジスタのオンオフを切り替える必要がある。

40

【0028】

容量素子 $C 1$ 、 $C 2$ は、半導体チップ $C H P 1$ に外付けされている。具体的には、容量素子 $C 1$ は、半導体チップ $C H P 1$ の外部において、外部接続端子 $T 4$ と、出力端子 $T 3$ と、の間に設けられている。容量素子 $C 2$ は、半導体チップ $C H P 1$ の外部において、電圧出力端子 $T 5$ と、接地電圧端子 $G N D$ と、の間に設けられている。

【0029】

出力端子 $T 3$ の電圧は、容量素子 $C 1$ を介して、ダイオード $D 1$ 、 $D 2$ 間のノード $N 1$ に印加される。

【0030】

チャージポンプ回路1の昇圧動作では、ダイオード $D 1$ 、 $D 2$ 及び容量素子 $C 1$ 、 $C 2$

50

からなる昇圧回路が、駆動制御回路10の出力電圧（出力端子T3の電圧）を用いて電源電圧V_{BAT}を昇圧させることにより、出力電圧V_{out}を生成する。

【0031】

具体的には、まず、制御回路CTL1により、トランジスタTr1がオフ、トランジスタTr2がオンに制御される。それにより、低電位側電圧端子T6からトランジスタTr2を介して出力端子T3に向けて、接地電圧GNDが供給される。また、このとき、電圧入力端子T1からダイオードD1を介してノードN1に向けて、電源電圧V_{BAT}が供給される。つまり、容量素子C1の一端に接地電圧GNDが供給され、容量素子C1の他端に電源電圧V_{BAT}が供給される。そのため、容量素子C1には、電源電圧V_{BAT}に相当する電荷が充電される。

10

【0032】

その後、制御回路CTL1により、トランジスタTr1がオン、トランジスタTr2がオフに制御される。それにより、高電位側電圧端子T2からトランジスタTr1を介して出力端子T3に向けて、定電圧V_{in}が供給される。つまり、容量素子C1の一端に供給される電圧が、接地電圧GNDから定電圧V_{in}に切り替わる。ここで、容量素子C1には電源電圧V_{BAT}に相当する電荷が充電されているため、容量素子C1の他端の電圧（ノードN1の電圧）は、電源電圧V_{BAT}に定電圧V_{in}を重ねた電圧レベルまで昇圧される。この昇圧された電圧は、ダイオードD2を介して、電圧出力端子T5に供給され、出力電圧V_{out}として外部に出力される。なお、出力電圧V_{out}は、容量素子C2によって平滑化されている。

20

【0033】

チャージポンプ回路1の昇圧動作では、このような動作が繰り返される。

【0034】

（過電圧検出回路DT1）

過電圧検出回路DT1は、高電位側電圧端子T2とトランジスタTr1とを接続する電源ラインW1上のノードN2の過電圧を検出する回路である。例えば出力端子T3が電源電圧V_{BAT}ラインに短絡（即ち、天絡）した場合、出力端子T3からトランジスタTr1の寄生ダイオード、電源ラインW1、及び、高電位側電圧端子T2に向けて電流が流れるため、電源ラインW1の電圧レベルが定電圧V_{in}よりも高くなる。ここで、過電圧検出回路DT1は、電源ラインW1の電圧レベルが定電圧V_{in}より高い所定電圧に達した場合、過電圧が発生したことを示す検出結果を制御回路CTL1に対して出力する。

30

【0035】

制御回路CTL1は、過電圧検出回路DT1によって過電圧が検出された場合、昇圧動作を強制的に終了させて、トランジスタTr1、Tr2を何れもオフに制御する。それにより、過電流が流れることによるトランジスタTr1、Tr2及び配線の劣化を防ぐことができる。特に、トランジスタTr2には非常に大きな電流が流れる可能性が高いため、電源ラインW1の過電圧を検出して速やかにトランジスタTr2をオフすることは非常に有効である。

【0036】

（過電圧検出回路DT1の具体的な構成例）

40

図2は、過電圧検出回路DT1の具体的な構成例を示す図である。

【0037】

図2に示すように、過電圧検出回路DT1は、抵抗素子R11、R12と、所定電圧源VG1と、コンパレータCMP1と、を有する。

【0038】

抵抗素子R11、R12は、電源ラインW1上のノードN2と、低電位側電圧端子T6と、の間に直列に設けられている。コンパレータCMP1は、抵抗素子R11、R12間のノードN3の電圧（即ち、電源ラインW1の電圧を抵抗分圧した電圧）と、所定電圧源VG1から出力される所定電圧V_cと、を比較する。コンパレータCMP1の比較結果は、過電圧検出回路DT1の検出結果として制御回路CTL1に出力される。

50

【 0 0 3 9 】

例えば、コンパレータCMP1は、ノードN3の電圧が、所定電圧源VG1から出力される所定電圧Vcよりも低い場合、Lレベルの比較結果を出力する。このLレベルの比較結果は、過電圧が発生していないことを示す検出結果として制御回路CTL1に出力される。また、コンパレータCMP1は、ノードN3の電圧が、所定電圧Vc以上の場合、Hレベルの比較結果を出力する。このHレベルの比較結果は、過電圧が発生したことを示す検出結果として制御回路CTL1に出力される。

【 0 0 4 0 】

なお、過電圧検出回路DT1は、図2に示す回路構成に限られず、同等の機能を有する他の構成に適宜変更可能である。

10

【 0 0 4 1 】

このように、本実施の形態に係るチャージポンプ回路1及びそれを備えた半導体システムSYS1は、昇圧回路の容量素子C1に対する印加電圧を周期的に切り替える駆動制御回路、の出力端子が天絡することによって発生する過電圧を検出するための過電圧検出回路を備える。そして、過電圧検出回路により過電圧が検出された場合には、駆動制御回路の出力段に設けられたトランジスタTr1, Tr2を速やかにオフに制御する。それにより、本実施の形態にかかるチャージポンプ回路1及びそれを備えた半導体システムSYS1は、過電流が流れることによるトランジスタ及び配線の劣化等を防ぐことができる。特に、トランジスタTr2には非常に大きな電流が流れる可能性が高いため、電源ラインW1の過電圧を検出して速やかにトランジスタTr2をオフすることは非常に有効である。

20

【 0 0 4 2 】

本実施の形態では、ゲート駆動回路DR1の出力をハイインピーダンス状態に設定することによりトランジスタTr1をオフし、ゲート駆動回路DR2の出力をハイインピーダンス状態に設定することによりトランジスタTr2をオフする場合を例に説明したが、これに限られない。ゲート駆動回路DR1からHレベルの駆動信号DS1を出力することによりトランジスタTr1をオフし、ゲート駆動回路DR2からLレベルの駆動信号DS2を出力することによりトランジスタTr2をオフする構成であってもよい。この場合、抵抗素子R1, R2は不要である。ただし、過電圧検出時などの異常発生時には、万が一駆動回路DR1, DR2が損傷した場合に備えて、駆動回路DR1, DR2とは別に設けられた抵抗素子R1, R2によって、トランジスタTr1, Tr2をより確実にオフすることの方が好ましい。

30

【 0 0 4 3 】

また、本実施の形態では、過電圧検出回路DT1が、高電位側電圧端子T2とトランジスタTr1とを接続する電源ラインW1上のノードN2の電圧をモニタすることによって過電圧を検出する場合を例に説明したが、これに限られない。過電圧検出回路DT1は、出力端子T3の電圧を直接モニタすることにより過電圧を検出する構成であってもよい。ただし、この場合、出力端子T3の電圧が周期的に変化することに留意する必要がある。

【 0 0 4 4 】

(半導体システムSYS1の変形例)

図3は、半導体システムSYS1の変形例を半導体システムSYS1aとして示す図である。半導体システムSYS1aは、半導体システムSYS1と比較して、チャージポンプ回路1に代えてチャージポンプ回路1aを備える。チャージポンプ回路1aは、チャージポンプ回路1と比較して、トランジスタTr3をさらに備える。なお、チャージポンプ回路1aにおける半導体チップCHP1a及び駆動制御回路10aは、それぞれチャージポンプ回路1における半導体チップCHP1及び駆動制御回路10に対応する。

40

【 0 0 4 5 】

具体的には、トランジスタTr3は、NチャネルMOSトランジスタであって、トランジスタTr2のゲート及びソース間に設けられている。

【 0 0 4 6 】

制御回路CTL1は、トランジスタTr1, Tr2のオンオフを制御するだけでなく、

50

トランジスタ $T r 3$ のオンオフも制御する。換言すると、制御回路 $C T L 1$ は、トランジスタ $T r 1$ 、 $T r 2$ のオンオフを制御するための制御信号 $S 1$ 、 $S 2$ を出力するだけでなく、トランジスタ $T r 3$ のオンオフを制御するための制御信号 $S 3$ をさらに出力する。制御信号 $S 3$ は、トランジスタ $T r 3$ のゲートに供給される。

【0047】

例えば、昇圧動作時、制御回路 $C T L 1$ は、 L レベルの制御信号 $S 3$ を出力することによりトランジスタ $T r 3$ をオフする。それに対し、過電圧検出時、制御回路 $C T L 1$ は、 H レベルの制御信号 $S 3$ を出力することによりトランジスタ $T r 3$ をオンする。それにより、電源ライン $W 1$ の過電圧を検出した時に、トランジスタ $T r 2$ のゲートに蓄積された電荷が、オン状態のトランジスタ $T r 3$ を介して、低電位側電圧端子 $T 6$ に向けて急速に放出されるため、トランジスタ $T r 2$ は速やかにオフする。それにより、過電流が流れることによるトランジスタ $T r 2$ 及び配線の劣化あるいは損傷をさらに効果的に防ぐことができる。

10

【0048】

チャージポンプ回路 $1 a$ 及びそれを備えた半導体システム $S Y S 1 a$ のその他の構成については、チャージポンプ回路 1 及びそれを備えた半導体システム $S Y S 1$ と同様であるため、その説明を省略する。

【0049】

このように、本実施の形態に係るチャージポンプ回路 $1 a$ 及びそれを備えた半導体システム $S Y S 1 a$ は、トランジスタ $T r 2$ のゲート及びソース間に設けられ、過電圧検出時にオンするトランジスタ $T r 3$ をさらに備える。それにより、過電圧検出時、トランジスタ $T r 2$ のゲートに蓄積された電荷が、オン状態のトランジスタ $T r 3$ を介して、低電位側電圧端子 $T 6$ に向けて急速に放出されるため、トランジスタ $T r 2$ は速やかにオフする。その結果、過電流が流れることによるトランジスタ $T r 2$ 及び配線の劣化をさらに効果的に防ぐことができる。

20

【0050】

<実施の形態2>

図4は、実施の形態2にかかるチャージポンプ回路2を備えた半導体システム $S Y S 2$ の構成例を示す図である。半導体システム $S Y S 2$ は、半導体システム $S Y S 1$ と比較して、チャージポンプ回路1に代えてチャージポンプ回路2を備える。チャージポンプ回路2は、チャージポンプ回路1と比較して、半導体チップ上に、ゲート駆動回路 $D R 3$ 及びトランジスタ(スイッチ素子) $T r 4$ をさらに備える。なお、チャージポンプ回路2における半導体チップ $C H P 2$ は、チャージポンプ回路1における半導体チップ $C H P 1$ に対応する。

30

【0051】

具体的には、トランジスタ $T r 4$ は、トランジスタ $T r 1$ とは異なる導電型の N チャネル $M O S$ トランジスタであって、過電圧検出回路 $D T 1$ が接続された電源ライン $W 1$ 上のノード $N 2$ と、高電位側電圧端子と、の間の電源ライン $W 1$ 上に設けられている。

【0052】

ゲート駆動回路 $D R 3$ は、過電圧検出回路 $D T 1$ により過電圧が検出されていない場合には、トランジスタ $T r 4$ をオンに制御し、過電圧検出回路 $D T 1$ により過電圧が検出された場合には、トランジスタ $T r 4$ をオフに制御する。

40

【0053】

それにより、出力端子 $T 3$ からトランジスタ $T r 1$ の寄生ダイオード、電源ライン $W 1$ を介して高電位側電圧端子 $T 2$ に向けて流れる電流の電流経路を遮断することができる。その結果、例えば、過電流が流れることによるトランジスタ $T r 1$ 及び電源ライン $W 1$ の劣化を防ぐことができるだけでなく、過電流が供給されることによる定電圧生成回路 $C V G 1$ の破壊を防ぐことができる。さらに、定電圧生成回路 $C V G 1$ により生成される定電圧 $V i n$ がチャージポンプ回路2以外の他の回路にも供給されている場合には、当該他の回路の耐圧破壊を防ぐことができる。

50

【 0 0 5 4 】

なお、出力端子T3が天絡している期間中は、出力端子T3からトランジスタTr1の寄生ダイオード、電源ラインW1を介して、過電圧検出回路DT1に向けて電流が流れ続けるため、過電圧検出回路DT1は、トランジスタTr1, Tr4をオフにし続けることができる。

【 0 0 5 5 】

(半導体システムSYS2の変形例)

図5は、半導体システムSYS2の変形例を半導体システムSYS2aとして示す図である。半導体システムSYS2aは、半導体システムSYS2と比較して、チャージポンプ回路2に代えてチャージポンプ回路2aを備える。チャージポンプ回路2aは、チャージポンプ回路2と比較して、トランジスタTr3をさらに備える。なお、チャージポンプ回路2aにおける半導体チップCHP2a及び駆動制御回路10aは、それぞれチャージポンプ回路2における半導体チップCHP2及び駆動制御回路10に対応する。

10

【 0 0 5 6 】

具体的には、トランジスタTr3は、NチャンネルMOSトランジスタであって、トランジスタTr2のゲート及びソース間に設けられている。

【 0 0 5 7 】

トランジスタTr3の詳細については、既に説明した通りである。また、チャージポンプ回路2a及びそれを備えた半導体システムSYS2aのその他の構成については、チャージポンプ回路2及びそれを備えた半導体システムSYS2と同様であるため、その説明を省略する。

20

【 0 0 5 8 】

このように、本実施の形態に係るチャージポンプ回路2a及びそれを備えた半導体システムSYS2aは、トランジスタTr2のゲート及びソース間に設けられ、過電圧検出時にオンするトランジスタTr3をさらに備える。それにより、過電圧検出時、トランジスタTr2のゲートに蓄積された電荷が、オン状態のトランジスタTr3を介して、低電位側電圧端子T6に向けて急速に放出されるため、トランジスタTr2は速やかにオフする。その結果、過電流が流れることによるトランジスタTr2及び配線の劣化をさらに効果的に防ぐことができる。

【 0 0 5 9 】

以上のように、上記実施の形態1, 2に係るチャージポンプ回路及びそれを備えた半導体システムは、昇圧回路の容量素子C1に対する印加電圧を周期的に切り替える駆動制御回路、の出力端子T3が天絡することによって発生する過電圧を検出するための過電圧検出回路を備える。そして、過電圧検出回路により過電圧が検出された場合には、駆動制御回路の出力段に設けられたトランジスタTr1, Tr2を速やかにオフに制御する。それにより、本実施の形態にかかるチャージポンプ回路1及びそれを備えた半導体システムSYS1は、過電流が流れることによるトランジスタ及び配線の劣化等を防ぐことができる。特に、トランジスタTr2には非常に大きな電流が流れる可能性が高いため、電源ラインW1の過電圧を検出して速やかにトランジスタTr2をオフすることは非常に有効である。

30

40

【 0 0 6 0 】

さらに、上記実施の形態1, 2に係るチャージポンプ回路及びそれを備えた半導体システムは、トランジスタTr2のゲート及びソース間に設けられ、過電圧検出時にオンするトランジスタTr3をさらに備える。それにより、過電圧検出時、トランジスタTr2のゲートに蓄積された電荷が、オン状態のトランジスタTr3を介して、低電位側電圧端子T6に向けて急速に放出されるため、トランジスタTr2は速やかにオフする。その結果、過電流が流れることによるトランジスタTr2及び配線の劣化をさらに効果的に防ぐことができる。

【 0 0 6 1 】

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発

50

明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

【0062】

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（p型もしくはn型）を反転させた構成としてもよい。そのため、n型、及びp型の一方の導電型を第1の導電型とし、他方の導電型を第2の導電型とした場合、第1の導電型をp型、第2の導電型をn型とすることもできるし、反対に第1の導電型をn型、第2の導電型をp型とすることもできる。

【符号の説明】

【0063】


- 1 チャージポンプ回路
- 2 チャージポンプ回路
- 10, 10a 駆動制御回路
- C1, C2 容量素子
- CHP1, CHP1a 半導体チップ
- CHP2, CHP2a 半導体チップ
- CMP1 コンパレータ
- CTL1 制御回路
- CVG1 定電圧生成回路
- D1, D2 ダイオード
- DR1 ~ DR3 ゲート駆動回路
- DT1 過電圧検出回路
- N1 ~ N3 ノード
- R1, R2 抵抗素子
- R11, R12 抵抗素子
- SYS1, SYS2 半導体システム
- T1 電圧入力端子
- T2 高電位側電圧端子
- T3 出力端子
- T4 外部接続端子
- T5 電圧出力端子
- T6 低電位側電圧端子
- Tr1 ~ Tr4 トランジスタ
- VG1 所定電圧源
- W1 電源ライン

10


20

30


【図1】




【図2】




【図3】



【図4】



【 5 】



フロントページの続き

(72)発明者 鈴木 宏昌

東京都小平市上水本町五丁目20番1号 ルネサスシステムデザイン株式会社内

審査官 遠藤 尊志

(56)参考文献 特開2009-284689(JP,A)
特開2007-267537(JP,A)
特開2015-180148(JP,A)
特開2010-029009(JP,A)
特開2013-085328(JP,A)
特開2010-283954(JP,A)
特開2003-244966(JP,A)
米国特許出願公開第2012/0249116(US,A1)

(58)調査した分野(Int.Cl., DB名)

H02M 3/00-3/44