(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4074823号

(P4074823)

(45) 発行日 平成20年4月16日(2008.4.16)

(24) 登録日 平成20年2月1日 (2008.2.1)

А

(51) Int.Cl. F I HO3M 1/10 (2006.01) HO3M 1/10

請求項の数 14 (全 34 頁)

(21) 出願番号 (22) 出願日 (65) 公開番号 (43) 公開日	特願2003-58844(P2003-58844) 平成15年3月5日(2003.3.5) 特開2004-274157(P2004-274157A) 平成16年9月30日(2004.9.30)	(73)特許権者 (73)特許権者	f 000004260 株式会社デンソー 愛知県刈谷市昭和町1丁目1番地 f 000107295
審査請求日	平成17年7月4日 (2005.7.4)	(74)代理人	ジェコー株式会社 埼玉県行田市富士見町1丁目4番地1 100082500 弁理士 足立 勉
		(72) 発明者	中村 三津男 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内
		(72) 発明者	渡辺 高元 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内
			最終頁に続く

(54) 【発明の名称】 A/D変換出力データの非直線性補正方法及び非直線性補正装置

(57)【特許請求の範囲】

【請求項1】

アナログ信号をデジタルデータに変換するA/D変換装置において、入力されたアナロ グ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補 正する方法であって、

前記アナログ信号 - 前記デジタルデータ座標上において、所定のアナログ信号入力範囲 内でアナログ信号に正比例した特性を持つ任意の直線を理想A/D直線として設定すると 共に、前記アナログ信号入力範囲をN個の領域に分割し、

前記N個に分割した各領域のうち前記アナログ信号入力範囲の最小値を含む領域及び最 大値を含む領域においては、それぞれ、前記入出力特性曲線を、当該領域における前記入 出力特性曲線の両端を除く任意の座標点と隣接する他の領域との境界点とを結ぶ直線であ る近似直線に近似し、

10

前記N個に分割した各領域のうち前記アナログ信号入力範囲の最小値を含む領域及び最 大値を含む領域以外の他の領域においては、前記入出力特性曲線を、当該領域における該 入出力特性曲線の両端を結ぶ直線である近似直線に近似し、

前記N個に分割した各領域毎に、

<u>(1)</u>前記近似直線上の任意の座標点を該座標点と同じアナログ信号値に対する前記理想 A/D直線上の座標点に変換する変換式を導出して、

<u>(2)</u>該導出した変換式にて、前記A/D変換装置から出力されるデジタルデータを変換 する ことを特徴とするA/D変換出力データの非直線性補正方法。

【請求項2】

<u>前記各領域のアナログ信号幅はいずれも同じ幅である</u>ことを特徴とする請求項1記載の A / D 変換出力データの非直線性補正方法。

【請求項3】

アナログ信号をデジタルデータに変換するA/D変換装置において、入力されたアナロ グ信号と前記変換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補 正する方法であって、

(1)前記アナログ信号 - 前記デジタルデータ座標上において、所定のアナログ信号入力 範囲内で、前記入出力特性曲線上の任意のM個の座標点に基づいて該入出力特性曲線を2 ¹⁰ 次多項式で表される曲線である近似曲線にて近似し、

<u>(2)前記アナログ信号入力範囲内で、アナログ信号に正比例した特性を持つ任意の直線</u> を理想 A / D 直線として設定し、

(3)前記近似曲線上の任意の座標点を、当該座標点と同じアナログ信号値に対する前記 理想 A / D 直線上の座標点に変換する変換式を導出して、

<u>(4)該導出した変換式にて、前記A/D変換装置から出力されるデジタルデータを変換</u> する

ものであり、

<u>前記2次多項式は、前記アナログ信号を×、前記デジタルデータをy、c₀,c₁,c₂</u> をそれぞれ定数として、2次関数×=c₀+c₁y+c₂y²で表されるものである

<u>ことを特徴とする</u>A/D 変換出力データの非直線性補正方法。

【請求項4】

<u>前記M個の座標点は、前記アナログ信号入力範囲の両端を除く任意の座標点であること</u> <u>を特徴とする請求項3記載の</u>A / D変換出力データの非直線性補正方法。

【請求項5】

前記理想A / D直線は、前記アナログ信号入力範囲内におけるアナログ信号最小値に対 するデジタルデータとアナログ信号最大値に対するデジタルデータとの差が、予め設定し た所定ビット長となるように設定する

<u>ことを特徴とする請求項1~4いずれかに記載の</u>A/D変換出力データの非直線性補正 方法。

【請求項6】

<u>請求項1に記載の非直線性補正方法を実現するために前記A/D変換装置に設けられる</u> 非直線性補正装置であって、

前記アナログ信号入力範囲における前記各領域の境界部の各アナログ信号値と、前記ア ナログ信号入力範囲におけるアナログ信号最小値より大きく且つ前記境界部の各アナログ 信号値の全てより小さいアナログ信号値と、前記アナログ信号入力範囲におけるアナログ 信号最大値より小さく且つ前記境界部の各アナログ信号値の全てより大きいアナログ信号 値とを、それぞれ基準信号として前記A/D変換装置へ入力する基準信号入力手段と、

前記各基準信号に対する前記A/D変換装置からの各デジタルデータ、及び、前記各基 準信号に対する前記理想A/D直線上の各デジタルデータに基づいて、前記各領域毎に前 記変換式を導出する変換式導出手段と、

40

50

<u>該変換式導出手段により導出された変換式に従って前記A/D変換装置からの出力デー</u> タを変換するデータ変換手段と、

を備えたことを特徴とする非直線性補正装置。

【請求項7】

<u>前記領域の数Nを任意に設定可能な分割数設定手段を備えたことを特徴とする請求項6</u> 記載の非直線性補正装置。

【請求項8】

<u>請求項3に記載の非直線性補正方法を実現するために前記A/D変換装置に設けられる</u> 非直線性補正装置であって、

<u>前記アナログ信号入力範囲内における任意のM個のアナログ信号値をそれぞれ基準信号</u> として前記A/D変換装置へ入力する基準信号入力手段と、

____前記各基準信号に対する前記A/D変換装置からの各デジタルデータに基づいて前記2 次多項式を導出する多項式導出手段と、

<u>前記理想A/D直線を表す関数式である理想A/D関数式を設定する理想A/D関数式</u> 設定手段と、

前記2次多項式及び前記理想A/D関数式に基づいて、前記2次多項式にて表される前 記近似曲線上の任意の座標点を当該座標点と同じアナログ信号値に対する前記理想A/D 直線上の座標点に変換する変換式を導出する変換式導出手段と、

__該変換式導出手段により導出された変換式に従って前記A/D変換装置からの出力デー 10 タを変換するデータ変換手段と、

を備えたことを特徴とする非直線性補正装置。

【請求項9】

<u>前記基準信号入力手段は、前記基準信号として3個の前記アナログ信号値を前記A/D</u> 変換装置へ入力する

ことを特徴とする請求項8記載の非直線性補正装置。

【請求項10】

<u>前記基準信号入力手段は、前記アナログ信号入力範囲の最小値及び最大値を除くアナロ</u> グ信号値を前記基準信号として前記A/D変換装置へ入力する

<u>ことを特徴とする請求項8又は9記載の</u>非直線性補正装置。

【請求項11】

前記理想A / D直線は、前記アナログ信号入力範囲内におけるアナログ信号最小値に対 するデジタルデータとアナログ信号最大値に対するデジタルデータとの差が予め設定した 所定ビット長となるような直線である

ことを特徴とする請求項6~10いずれかに記載の非直線性補正装置。

【請求項12】

<u>請求項6~11いずれかに記載の非直線性補正装置であって、当該非直線性補正装置を</u> 構成する前記各手段が同一の半導体集積回路内に構成されていることを特徴とする非直線 性補正装置。

【請求項13】

30

20

更に、前記A/D変換装置も前記半導体集積回路内に構成されていることを特徴とする 請求項12記載の非直線性補正装置。

【請求項14】

前記A/D変換装置は、

前記アナログ信号の電圧レベルに応じた遅延時間でパルス信号を遅延させて出力する遅 延ユニットを複数個直列に接続してなり、パルス信号を前記遅延ユニットの遅延時間にて 順次遅延しながら伝送させるパルス遅延回路と、

<u>予め設定されたサンプリング周期内に前記パルス信号が通過した前記遅延ユニットの個</u> 数を検出する検出手段と、

___を備え、該検出手段による検出結果を、前記アナログ信号に対するA/D変換結果とし___⁴⁰ ての前記デジタルデータとして出力するよう構成されたものであり、

<u>前記データ変換手段は、該A/D変換装置からのデジタルデータを前記変換式に従って</u> 変換する

ことを特徴とする請求項6~13いずれかに記載の非直線性補正装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、A/D変換装置において入力されたアナログ信号に対するデジタルデータ出 力特性の非直線性を直線補正する方法及びその装置に関する。

[0002]

【従来の技術】

従来より、A/D変換装置の一構成例として、複数の反転回路をリング状に接続してな るパルス遅延回路を構成し、デジタルデータに変換すべき被変換入力電圧を各反転回路の 電源電圧として印加することにより、電源電圧によって反転回路の遅延時間が異なること を利用して入力電圧のA/D変換を行うA/D変換装置が知られている(例えば、特許文 献1参照。)。

【 0 0 0 3 】

この種のA/D変換装置(以下「TAD」という)の概略構成を図20に示す。即ち、 図20に示すTAD70は、スタートパルスSPを周回させるパルス遅延回路71と、外 部から入力されるサンプリングクロックCKの立上がり(または立下がり)タイミングで 、パルス遅延回路71内でのスタートパルスSPの到達位置を検出(ラッチ)し、その検 出結果を、スタートパルスSPが通過した遅延ユニット72が先頭から何段目にあるかを 表す所定ビットのデジタルデータに変換して出力するラッチ&エンコーダ73と、パルス 遅延回路71内でのスタートパルスSPの周回回数をカウントするカウンタ74と、この カウンタ74によるカウント値をサンプリングクロックCKの立上がり(又は立下がり) タイミングでラッチするラッチ回路75とを備えたものである。

【0004】

パルス遅延回路71は、スタートパルスSPを所定の遅延時間だけ遅延させて出力する 遅延ユニット72が複数段縦続接続されると共に、初段の遅延ユニット72が、一方の入 力端子をスタートパルスSP入力用の起動用端子とするNANDゲートにて構成され、こ の初段の遅延ユニット72のもう一つの入力端子と、最終段の遅延ユニット72の出力端 子とが接続されて、全遅延ユニット72がリング状に連結されている。また、初段のNA NDゲートを除く各遅延ユニット72はインバータ等のゲート回路にて構成されており、 これによりパルス遅延回路71は、スタートパルスSPを周回させることができるリング ディレイライン(RDL)として構成されている。

【0005】

各遅延ユニット72には、図示しないバッファ等を介して、A/D変換対象となる入力 電圧Vinが駆動電源電圧として印加されている。従って、各遅延ユニット72の遅延時 間は、入力電圧Vinの電圧レベルに対応した時間となり、サンプリングクロックCKの 一周期(以下サンプリング周期という)内にパルス遅延回路71内でスタートパルスSP が通過する遅延ユニット72の個数は、入力電圧Vinの電圧レベルに依存することにな る。

[0006]

そして、このように構成されたTAD70では、ラッチ&エンコーダ73から出力され るデジタルデータを、入力電圧Vinの電圧レベルを表す下位ビットデータ(4bit) 、ラッチ回路75から出力されるカウント値を、入力電圧Vinの電圧レベルを表す上位 ビットデータ(14bit)とするデジタルデータDTが得られる。

【0007】

このデジタルデータDTは、ラッチ76にてラッチされると共に減算器77にも入力される。ラッチ76では、サンプリングクロックCKに従って上記デジタルデータDTをラ ッチし、そのラッチしたデジタルデータを次のタイミングで減算器77へ出力する。その ため、減算器77では、現在のデジタルデータDTと、サンプリングクロックCKの1ク ロック分前のデジタルデータとの差が演算されることになり、この演算結果が、本TAD 70のA/D変換結果として出力されることになる。

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

このように構成されたTAD70の出力特性は通常、例えば図21に示すように、非直線性を有している。即ち、図21の例では、直線性を有する所望の出力特性直性(理想A/D直線)に対して上に凸状の出力特性となっている。尚、図21は、温度25の環境でサンプリングクロックCKを6.75MHzとしてTAD70を駆動し、A/D変換対象入力電圧を2.3V~3.3Vとした場合の出力特性例である。

10

20

【0009】

A / D 変換出力が入力信号 V inの変化に対してリニアに変化しないのは、パルス遅延回路71を構成しているNANDゲートやインバータの遅延時間が、電源電圧の変化に対して比例的に変化しないためであり、図21のように上に凸状の特性となることは、TAD 出力特性の理論式からも明らかである。次式(1)に、TAD70によるA / D 変換出力 値の理論式を示す。

(5)

【 0 0 1 0 】

【数1】

AD変換出力=
$$\frac{\beta * (Vin - Vt)^{\alpha}}{Vin}$$
 … (1)

10

 $但し、<math>\alpha=1.4\sim1.6$, β :定数, Vin:入力電圧, Vt:閾値

[0011]

このように非直線性を有するTADでは、例えば精度のある直線性が要求されるセンシング機器等では問題となり、こういったセンシング機器や計測器等におけるA/D変換装置として使用することは困難である。

そこで、TAD出力特性の非直線性を解決する方法として、例えば上記特許文献1には、出力データの非直線性に対応した補正値を補正用ROMに格納しておき、この補正値によりA/D変換出力データを補正する技術が開示されている。このようにすれば、入力電 20 圧の変化に対してリニアに変化するA/D変換出力特性が得られる。

【0012】

【特許文献1】

特開平5-259907号公報

[0013]

【発明が解決しようとする課題】

しかしながら、TAD出力は、温度変化によっても変動する特性を有している。即ち、 パルス遅延回路71を構成している各遅延ユニット72の遅延時間は、電源電圧としての 入力電圧Vinだけでなく温度によっても変化する。そのため、A/D変換出力特性の非 直線性も温度によって変化するのである。

【0014】

これに対処するためには、例えば温度計測回路を別途備えると共に、温度に応じた補正 値を補正用ROMに格納しておいて、温度に応じた補正を行うことが考えられる。しかし 、このような方法だと、想定される温度範囲内における複数の温度毎に補正値を用意する 必要があり、ROMの増大や回路構成の複雑化を招き、コストアップの要因になる。 【0015】

また、TADに限らず一般的なA/D変換器においても、A/D変換出力データには非 直線性誤差が含まれているのが一般的であり、しかも、周囲温度の変化によって出力値が 変化してしまういわゆる温度ドリフトも生じる。そのため、一般的なA/D変換器の非直 線性補正において補正用ROMを用いた補正方法を適用しようとしても、やはり上記同様 の問題が生じてしまう。

【0016】

本発明は上記課題に鑑みなされたものであり、A / D 変換出力特性の非直線性を、温度 変化を考慮する必要なく低コストで直線補正することを目的とする。

[0017**]**

【課題を解決するための手段及び発明の効果】

上記課題を解決するためになされた請求項1記載の非直線性補正方法は、アナログ信号 をデジタルデータに変換するA/D変換装置において、入力されたアナログ信号と前記変 換後のデジタルデータとの関係を示す入出力特性曲線の非直線性を直線補正する方法であ って、上記アナログ信号 - デジタルデータ座標上において、所定のアナログ信号入力範囲 30

内でアナログ信号に正比例した特性を持つ任意の直線を理想A/D直線として設定すると 共に、アナログ信号入力範囲をN個の領域に分割し、<u>そのN個に分割した各領域のうちア</u> ナログ信号入力範囲の最小値を含む領域及び最大値を含む領域においては、それぞれ、入 出力特性曲線を、当該領域における入出力特性曲線の両端を除く任意の座標点と隣接する 他の領域との境界点とを結ぶ直線である近似直線に近似して、N個に分割した各領域のう ちアナログ信号入力範囲の最小値を含む領域及び最大値を含む領域以外の他の領域におい ては、入出力特性曲線を、当該領域における入出力特性曲線の両端を結ぶ直線である近似 直線に近似する。そして、N個に分割した各領域毎に、近似直線上の任意の座標点を該座 標点と同じアナログ信号値に対する理想A/D直線上の座標点に変換する変換式を導出し て、該導出した変換式にて、A/D変換装置から出力されるデジタルデータを変換するも のである。

[0018]

即ち、例えば図16に例示するように、アナログ信号入力範囲をN個(ここでは2個) の領域(領域1,2<u>。図16の例ではいずれもアナログ信号入力範囲の最小値又は最大値 を含む。</u>)に等分割し、各領域において、入出力特性曲線<u>の両端を除く任意の座標点と、</u> 隣接する他の領域との境界点とを結んで近似直線とする<u>。即ち、アナログ信号最小値を含</u> む領域1では、その最小値に対応する座標点以外の他の座標点Aと領域境界の座標点Cと を結ぶ近似直線とし、アナログ信号最大値を含む領域2では、その最大値に対応する座標 点以外の他の座標点Bと領域境界の座標点Cとを結ぶ近似直線とする。各点A,B,Cは それぞれ、対応するアナログ信号値を実際にA/D変換装置にてA/D変換することによ り得られるものである。つまり、そのときの周囲環境(温度等)に応じた実際のデータで ある。

20

10

【0019】

そして、各近似直線上の任意の座標点をその座標点のアナログ信号値に対する理想A/ D直線上の座標点に変換する変換式を導出するのである。尚、ここでいう「入出力特性曲線」は、アナログ信号に対する実際のデジタルデータの座標点の集合である。 【0020】

変換式を導出する具体的方法は種々考えられるが、例えば、アナログ信号入力範囲の最 小値を含む領域及び最大値を含む領域については、当該領域における入出力特性曲線の両 端を除く任意の座標点と隣接する他の領域との境界点での各座標点データ(図16では点 A,B,CのA/D変換出力)を、アナログ信号入力範囲の最小値を含む領域及び最大値 を含む領域以外の他の領域については、当該領域における入出力特性曲線両端の座標点デ ータを、それぞれ実際に得れば、その座標点データと、該各座標点のアナログ信号に対す る理想A/D直線上の座標点のデータとに基づいて幾何学的に変換式を得ることができる 。或いは、近似直線と理想A/D直線とを各々関数式で表して、両関数式の関係から変換 式を得ることもできる。

[0021]

どのような方法で変換式を得るかは、その方法を実現する具体的構成や得られた変換式 にて実際に変換演算するための具体的構成(ソフト又はハード)等を考慮して適宜決める ことができる。

なお参考として、図15に、各領域1,2ともに入出力特性曲線上における領域両端の 点を結んで近似直線とした例を示す。一方、例えば図20で説明したTAD70のA/D 変換出力特性の非直線性は、図21で説明したように、上に凸状の特性曲線となるのが一 般的である。そのため、このように上に凸状の特性を持つ曲線に対して、図15のように 各領域について特性曲線の両端を結ぶ直線を近似直線とすると、非直線性誤差(上記変換 式による変換(直線補正)後のデータと理想A/D直線上のデータとの誤差)が、正・負 いずれかに偏る(換言すれば誤差の絶対値が大きくなる)状態となる。

即ち、図15の例では、各領域(2領域)ともに、入出力特性曲線より近似直線の方が 小さいため、非直線性誤差が正(又は負)に偏るのである。このように非直線性誤差が正 ・負いずれかに偏るのは、A/D変換装置の特性としてあまり好ましいものではない。好

30

40

<u>ましくは、非直線性誤差が正・負同レベル、つまり絶対値が同レベルとなって「± %</u>」と表せるような特性になるのがよい。

そこで本発明(請求項1)では、分割したN個の領域全てについて入出力特性曲線上に おける領域両端の点を結んで近似直線とするのではなく、アナログ信号入力範囲の最小値 を含む領域及び最大値を含む領域については、当該領域における入出力特性曲線の両端を 除く任意の座標点と隣接する他の領域との境界点とを結ぶ直線である近似直線に近似する のである。

このようにすれば、図16の例から明らかなように、例えば領域1においては、アナロ グ信号が座標点Aより大きい範囲では入出力特性曲線の方が近似直線より大きいが、座標 点Aより小さい範囲では入出力特性曲線よりも近似直線の方が大きくなり、この結果、直 線補正後の非直線性誤差の正・負不均衡が低減することになる。

従って、本発明(請求項1)の非直線性補正方法によれば、実際のA/D変換出力デー タに基づいて変換式を導出し、その変換式によってデジタルデータの変換(直線補正)を 行うため、周囲の温度変化によらず、その時々の温度に応じた適切な変換式により精度良 く直線補正することができる。しかも、単に変換式を用いた演算による直線補正であるた め、従来技術のように補正用ROMに補正値を格納しておくといったやり方に比べて低コ ストで直線補正を実現できる。

<u>さらに、アナログ信号入力範囲の最小値を含む領域及び最大値を含む領域については、</u> 当該領域における入出力特性曲線の両端を除く任意の座標点と隣接する他の領域との境界 点とを結ぶ直線を近似直線としているため、非直線性誤差の正・負不均衡是正が可能とな り、延いては非直線性誤差の絶対値低減が可能となる。

20

10

【 0 0 2 2 】

尚、<u>図16</u>では、2等分割を一例として説明したが、分割数は任意に決めることができ、分割数が多いほど非直線性誤差(直線補正後の入出力特性と理想A/D直線との誤差) が少なくなる。但し分割数が多くなる程、直線補正を実現するための具体的構成は複雑化 するため、構成の複雑さと補正精度との兼ね合いを考慮して分割数を決めればよい。

<u>そして、2分割以外の領域分割の場合でも、アナログ信号最小値、最大値を含む各領域</u> に対しては上記同様の近似直線を得ればよい。

【 0 0 2 3 】

また、各領域は必ずしも等分割しなくてもよい。更に、理想A/D直線についても、図 30 <u>16</u>で例示したように入出力特性曲線の両端を結ぶ直線に設定するのはあくまでも一例で あり、例えば両端以外の任意の2点を結ぶ直線にしてもいいし、或いはアナログ信号入力 範囲内で上記入出力特性曲線とは全く交わらない直線にしてもよく、少なくともアナログ 信号入力範囲内においてアナログ信号に正比例したデジタルデータ出力特性となる直線で あれば何でも良い。

- [0024]
- [0025]
- [0026]
- [0027]
- [0028]
- 【0029】

40

<u>こ</u>こで、N個に分割された各領域の幅がそれぞれ異なっていると、近似直線から理想A /D直線への変換式が複雑化してしまう。そのため、例えば直線補正にかかる時間が増加 したり、或いは、変換式による演算をハードロジック回路で実現しようとする場合に回路 構成が複雑化してしまう。

【 0 0 3 0 】

そこで、例えば<u>請求項2</u>に記載のように、各領域のアナログ信号幅がいずれも同じ幅と なるように分割するとよい。つまり、アナログ信号入力範囲をN個の領域に分割する際、 各領域のアナログ信号幅が同一となるように分割するのである。このようにすれば、変換 式を比較的簡単な式で構成でき、直線補正のための時間増加や回路構成の複雑化を抑制す

ることができる。

【0031】

ところで、上記請求項<u>1又は2に記載</u>の各方法では、既述の通り、分割領域数Nを増加 させるほど補正精度が向上(非直線性誤差が低減)する反面、直線補正を実現するための 具体的構成(回路構成等)は複雑化する。また、各領域の境界部分では特性曲線の微分係 数が不連続となるため、この方法による直線補正後のデジタルデータを制御等に用いると 、上記不連続点で制御動作が不安定となるおそれもある。

(8)

[0032]

そこで<u>請求項3</u>記載の非直線性補正方法は、アナログ信号をデジタルデータに変換する A / D 変換装置において、入力されたアナログ信号と前記変換後のデジタルデータとの関 係を示す入出力特性曲線の非直線性を直線補正する方法であって、上記アナログ信号 - デ ジタルデータ座標上の所定のアナログ信号入力範囲内で、入出力特性曲線上の任意のM個 の座標点に基づいて、該入出力特性曲線を<u>2次多項式</u>で表される曲線(近似曲線)にて近 似し、一方、アナログ信号入力範囲内において、アナログ信号に正比例した特性を持つ任 意の直線を理想A / D 直線として設定し、近似曲線上の任意の座標点を当該座標点と同じ アナログ信号値に対する理想A / D 直線上の座標点に変換する変換式を導出して、該導出 した変換式にてA / D 変換装置から出力されるデジタルデータを変換するものである。<u>そ</u> して、前記 2 次多項式は、前記アナログ信号を×、前記デジタルデータをy、 c₀, c₁, c₂をそれぞれ定数として、2 次関数×= c₀+ c₁ y + c₂ y²で表されるものである。

【 0 0 3 3 】

つまり、請求項<u>1又は2に</u>記載の方法では入出力特性曲線を領域毎に直線近似してその 近似直線を理想A/D直線に変換する変換式を導出したのに対し、本発明(<u>請求項3</u>)で は、まず入出力特性曲線全体を<u>2次</u>多項式で表される近似曲線に近似し、その近似曲線上 の任意の座標点を理想A/D直線上の座標点に変換する変換式を導出するのである。

<u>なお、入出力特性曲線は2次以上の次数の多項式で曲線近似できるが、実際の入出力特</u> 性曲線はほぼ2次曲線で表すことができ、近似した2次曲線と実際の入出力特性曲線との 誤差も問題にならないレベルである。

【 0 0 3 4 】

図17は、3個の座標点A,B,Cを通る2次曲線を近似曲線とし、この近似曲線上の 任意の座標点を理想A/D直線上の座標点に変換することを模式的に示したものである。 図17の例の場合、座標点A,B,Cの各々についてアナログ信号値を実際にA/D変換 してデジタルデータを求めれば、各座標点A,B,Cを通る2次曲線(近似曲線)を表す 2次多項式を得ることができる。そして、この2次多項式で表される近似曲線上の任意の 座標点が、変換式によって、その座標点と同じアナログ信号値に対する理想A/D直線上 の座標点に変換される。

[0035]

M個の座標点から<u>2次多項式</u>を得る方法としては、例えば周知の最小二乗法やラグラン ジュ補間公式などがある。また、変換式を導出する具体的方法も種々あるが、例えば、以 下に示す方法が考えられる。図18に例示するように、一般に×・y座標上の任意の曲線 L1:y=g(×)(逆関数:×=G(y))上の任意の点A(×₁, p)から、別の任 意の曲線L2:y=f(×)(逆関数:×=F(y))上の任意の点B(×₁, q)への 変換は、次式(2)をqについて解くことにより得ることができる。 F(q)=G(p) ...(2)

つまり、近似曲線の関数式と理想 A / D 直線の関数式がわかれば、上記式(2)を適用 して変換式を得ることができる。尚、図18及び上記式(2)で例示した変換式導出方法 はあくまでも一例であってこれに限定されるものではない。

【0036】

このように、本発明(<u>請求項3</u>)記載の非直線性補正方法は、M個のアナログ信号値に ついて実際にA/D変換を行い、その結果に基づいて近似曲線及び変換式を導出するもの であるため、温度変化等の周囲環境変化によらず、その時々の温度に応じた適切な変換式 10

20



によって精度良く直線補正することが可能となる。しかも、請求項1記載の発明と同様、 単に変換式を用いた演算による直線補正であるため、従来技術のように補正用ROMに補 正値を格納しておくといったやり方に比べて低コストで直線補正を実現できる。 【0037】

また、請求項<u>1又は2</u>に記載の発明のように入出力特性曲線を直線近似するのとは異な り、実際にA/D変換することにより得られたM個の座標点に従って入出力特性曲線を<u>2</u> 次多項式で表し、それを基に変換式を導出しているため、請求項<u>1又は2に記載の</u>方法よ り比較的高精度で微分係数の不連続のない直線補正結果を得ることが可能となる。

更に、入出力特性曲線を2次多項式にて曲線近似しているため、直線補正の精度を維持 しつつ直線補正を実現するための回路構成等を簡易的にすることが可能となる。

10

30

【0038】

[0039]

[0040]

また、近似曲線(2次多項式)をyの2次関数で表すことにより、単なる四則演算のみ で実現可能な変換式を得ることができるため、直線補正実現のための具体的回路構成等を より簡易的に実現できる。

<u>即ち、</u>例えば、図18で例示した方法を2次式(2次曲線)から直線への変換に適用す ると、以下のように変換式を得ることができる。

【0041】

即ち、図19に例示するように、任意の2次曲線(つまり近似曲線)L3をy=b₀+ 20 b₁ x + b₂ x ²、別の任意の直線(つまり理想A/D直線)L4をy=a₀+a₁ x とする と、逆関数はそれぞれ次式(3),(4)のように表せる。

【0042】

【数2】

L 3 :
$$x = G(y) = \frac{-b_1 \pm \sqrt{b_1^2 - 4(b_0 - y)b_2}}{2b_2}$$
 ... (3)

【 0 0 4 3 】 【 数 3 】

L 4 :
$$x = F(y) = \frac{1}{a_1}(y - a_0) \cdots (4)$$

[0044]

尚、 複号は、上に凸の曲線の場合(TADの入出力特性曲線に相当)は「-」を、下に 凸の曲線の場合は「+」を選択する。

よって、近似曲線 L 3 上の任意の点 A (x₁, p) から、理想 A / D 直線 L 4 上の任意 の点 B (x₁, q) への変換は、上記式(3),(4)を式(2)に代入することにより 40 、次式(5)によって得ることができる。

【0045】

【数4】

$$q = \frac{a_1}{2b_2} \left(-b_1 \pm \sqrt{b_1^2 - 4(b_0 - p)b_2} \right) + a_0 \quad \dots \quad (5)$$

 [0 0 4 6]

 [0 0 4 7]

【0048】

<u>しかし、</u>上記例(図19)のように、近似曲線を×の二次関数(y = b₀ + b₁x + b₂ ×²)で表すと、上記式(5)に示すように変換式の中で開平演算が行われる。そのため 、変換式を単なる四則演算のみで実現するのに比べると、変換式による直線補正を実現す るための具体的回路構成等が複雑化してしまう。

【0049】

そこで、<u>本発明(請求項3)では、2次多項式を、yの2次関数である</u>x = c₀ + c₁y + c₂y²で表されるものとしている。

2次式をこのように表すことにより、例えば図19の例において、曲線L3に対する上記2次関数式と、直線L4に対する上記式(4)とにより、次式(6)の変換式が得られ ¹⁰る。

[0050]

【数5】

 $q = a_1 (c_0 + c_1 p + c_2 p^2) + a_0 \quad \cdots \quad (6)$

[0051]

上記式(6)のように、近似曲線をyの2次関数で表すことにより、単なる四則演算の 20 みで実現可能な変換式を得ることができるため、直線補正実現のための具体的回路構成等 をより簡易的に実現できる。

尚、上記2次式を導出するための座標点数Mは、少なくとも3個以上あればよく、これ ら3個以上の座標点から既述の通り例えば最小二乗法やラグランジュの補間公式等によっ て2次式を得ることができるが、導出するための具体的構成をより簡易的にするためには 、座標点を最小(この場合はM=3)にするとよい。

但し、座標点数が少ないと、例えばいずれかの座標点におけるデジタルデータの誤差が 大きいものであったとすると、それを元に得られる近似曲線と実際の入出力特性曲線との 誤差が大きくなってしまう。そのため、実際の入出力特性曲線により近い近似曲線に近似 するためには、座標点数Mを多くとるとよい。つまり、曲線近似(2次多項式導出)実現 のための具体的構成や近似の精度などを考慮して、座標点数Mを適宜決めればよい。 また、図18及び上記式(2)で例示した変換式導出方法(関数式による変換式導出) は、既述の請求項1又は2における変換式導出の際にも適用できる。即ち、例えば図16 において、座標点A,B,Cについてデジタルデータ(A/D変換出力値)を実測して、 各領域毎に近似直線の一次関数式(例えばF(x))を求め、一方で理想A/D直線につ いても一次関数式(例えばG(x))で表し、これら二つの関数式から変換式を求めるよ うにしてもよい。

ところで、通常、アナログ信号入力範囲における中心値は最もよく入力される可能性が 高いため、A / D変換装置はこの中心値におけるデジタルデータがより高精度に得られる よう構成(設計)するのが一般的である。

【0052】

そして、望ましくは中心値に限らずアナログ信号入力範囲の全範囲で高精度となるのが 理想的だが、現実的には中心値との差が大きいアナログ信号だとその分A/D変換精度も 悪くなる。そのため、このように精度の悪いデジタルデータ(座標点)に基づいて上記2 次多項式を得ようとすると、得られた2次多項式(近似曲線)と実際の入出力特性曲線と の誤差が大きくなってしまうおそれがある。

【 0 0 5 3 】

そこで、例えば<u>請求項4</u>に記載のように、上記M個の座標点は、アナログ信号入力範囲の両端を除く任意の座標点にするとよい。M個の座標点をこのように選べば、アナログ信号入力範囲の両端の座標点を選ぶ場合(例えば図17の点A,C)に比べて、実際の入出

30

[0054]

ここで、図20で説明したTAD70の場合、一般的なA/D変換装置とは異なり、そ のA/D変換の原理上、同じアナログ信号が入力されてもサンプリングクロックCKの違 いによってTAD出力データ(デジタルデータ)が異なるという特徴がある。つまり、既 述の通り、TAD70は、現在のデジタルデータと1クロック前のデジタルデータとの差 がTAD出力(A/D変換結果)となる構成となっている。

(11)

[0055]

よって、サンプリングクロックCKが高くなればなるほどサンプリング間隔は短くなり 10 、TAD出力は小さくなっていく。下表1に、サンプリングクロックCK=1~15MH zとしたときの、アナログ信号2.3V(最小値),3.3V(最大値)に対するTAD 出力の例を示す。

[0056]

【表1】

サンプリング	TAD出力		
クロック(MHz)	2.3V入力	3.3V入力	
15	67	117	
10	100	175	
9	111	194	
	125	219	
7	143	250	
6	167	292	
5	200	350	
4	250	438	
3	333	583	
2	500	875	
1	1000	1750	

[0057]

そのため、例えばA/D変換装置を8ビット出力として使用したい場合に、アナログ信 号入力範囲におけるアナログ信号最小値に対するデジタルデータとアナログ信号最大値に 対するデジタルデータとの差が255(つまり2⁸-1)を越えていると、そのままでは 8ビットA/D変換装置としては使用できないことになる。具体的には、例えばサンプリ ングクロックCKを1MHzとしたとき、最大値と最小値との差が、1750-1000 = 7 5 0、となって、8 ビットを越えてしまっている。

[0058]

─ 方、 A / D 変換装置としては、上記例示した 8 ビット出力や 1 0 ビット出力が主とし て利用されているのが一般的であり、A/D変換装置からのデジタルデータを取り込んで 制御・処理等を行う装置等も、A/D変換出力ビット数をそれに合わせているものが多い

[0059]

そこで、例えば請求項5に記載のように、理想A/D直線は、アナログ信号入力範囲内 におけるアナログ信号最小値に対するデジタルデータとアナログ信号最大値に対するデジ タルデータとの差が、予め設定した所定ビット長となるように設定するとよい。

 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

即ち、例えば所定のビット数を8ビットとする(つまり8ビットA/D変換装置として 使用したい)場合は、最小値と最大値との差が8ビット分(255)となるように理想A / D直線を設定するのである。

このようにすれば、TADのようにサンプリングクロックに応じて出力ビット幅が変化 50

20

するA/D変換装置に対しても、最終的なデジタルデータを所望のビット幅に変換して出 力させることができるため、A/D変換装置の応用範囲を広げる効果がある。 【0061】

(12)

次に、<u>請求項6</u>記載の発明は、請求項1に記載の非直線性補正方法を実現するためにA / D変換装置に設けられる非直線性補正装置であって、基準信号入力手段が、アナログ信 号入力範囲における<u>各領域の境界部の各アナログ信号値と、アナログ信号入力範囲におけ</u> <u>るアナログ信号最小値より大きく且つ上記境界部の各アナログ信号値の全てより小さいア</u> <u>ナログ信号値と、アナログ信号入力範囲におけるアナログ信号値と</u>を、それぞれ基準信号とし <u>境界部の各アナログ信号値の全てより大きいアナログ信号値と</u>を、それぞれ基準信号とし てA / D変換装置へ入力し、この各基準信号に対するA / D変換装置からの各デジタルデ ータ(つまり上記入出力特性曲線上における各基準信号値に対するデジタルデータ)及び 各基準信号に対する理想A / D直線上の各デジタルデータに基づいて、変換式導出手段が 、各領域毎に変換式を導出する。そして、データ変換手段が、A / D変換装置からのデジ タルデータを上記変換式によって変換する。これにより、A / D変換装置からのデジタル データの直線補正が実現されることになる。

【0062】

このように構成された非直線性補正装置によれば、請求項1記載の方法を用いてA/D 変換出力データ(デジタルデータ)の直線補正が実現されるため、請求項1記載の発明と 同様の効果が得られる。

尚、非直線性補正装置は、例えばA/D変換装置の中に組み込まれることにより全体と 20 して直線補正機能付きA/D変換装置として構成されたものであってもいいし、また例え ば、A/D変換装置とは別に単体で構成されたものであってA/D変換装置からの出力デ ータを取り込んで直線補正するものであってもよく、本発明の目的(A/D変換出力デー タ(デジタルデータ)の直線補正)が達せられる限りその構成は特に限定されない。 【0063】

[0064]

<u>また、</u>アナログ信号入力範囲の分割領域数Nは、予め所定の数に固定しておいてもよい が、例えば<u>請求項7</u>に記載のように、分割数設定手段によって分割数(領域の数)Nを任 意に設定可能となるように構成してもよい。このようにすれば、非直線性補正の精度を変 えることができるという効果が得られる。

【0065】

次に、<u>請求項8</u>記載の発明は、<u>請求項3</u>に記載の非直線性補正方法を実現するためにA /D変換装置に設けられる非直線性補正装置であって、基準信号入力手段が、アナログ信 号入力範囲内における任意のM個のアナログ信号値をそれぞれ基準信号として前記A/D 変換装置へ入力し、この各基準信号に対するA/D変換装置からの核デジタルデータに基 づいて多項式導出手段が<u>2次</u>多項式(近似曲線)を導出する。

【0066】

一方、理想A/D関数設定手段が、理想A/D直線を表す関数式である理想A/D関数 式を設定し、多項式導出手段が導出した<u>2次</u>多項式及び理想A/D関数設定手段が設定し た理想A/D関数式に基づいて、変換式導出手段が、上記<u>2次</u>多項式にて表される近似曲 線上の任意の座標点を当該座標点と同じアナログ信号値に対する理想A/D直線上の座標 点に変換する変換式を導出する。そして、データ変換手段が、A/D変換装置からのデジ タルデータを上記変換式によって変換する。これにより、A/D変換装置からのデジタル データの直線補正が実現されることになる。

[0067]

このように構成された非直線性補正装置によれば、<u>請求項3</u>記載の方法を用いたA/D 変換出力データ(デジタルデータ)の直線補正が実現されるため、<u>請求項3</u>記載の発明と 同様の効果が得られる。

尚、理想 A / D 関数式設定手段による理想 A / D 関数式の設定は、例えば予め所定の関 数式が設定された状態であってもよいし、また例えば、多項式導出手段による 2 次多項式

10

30

導出が行われる毎に逐一設定するようにしてもよく、その設定状態・方法は特に限定され ない。

【0068】

そして、例えば<u>請求項9</u>に記載のように、基準信号入力手段は、基準信号として3個の アナログ信号値をA/D変換装置へ入<u>力す</u>るようにしてもよい。このようにすれば<u>、2次</u> 多項式を得るために最小限必要な3個のアナログ信号値を用いている(つまり3個の座標 点から2次多項式を得るようにしている)ため、2次多項式を導出するための具体的構成 をより簡易的にでき、延いては非直線性補正装置全体の構成簡略化も可能となる。 【0069】

また、基準信号入力手段は、例えば<u>請求項10</u>に記載のように、アナログ信号入力範囲 ¹⁰ の最小値及び最大値を除くアナログ信号値を基準信号としてA/D変換装置へ入力するも のであるとよい。基準信号入力手段をこのように構成すれば、アナログ信号入力範囲の最 小値及び最大値を選ぶ場合に比べて、実際の入出力特性曲線と近似曲線との誤差を低減す ることができる。

また、理想A/D直線は、請求項11記載のように、アナログ信号入力範囲内における アナログ信号最小値に対するデジタルデータとアナログ信号最大値に対するデジタルデー タとの差が予め設定した所定ビット長となるような直線であってもよい。

【 0 0 7 0 】

ここで、<u>請求項6~11</u>いずれかに記載の非直線性補正装置を構成する前記各手段は、 同一の半導体集積回路内に構成されるようにしてもよい。このようにすれば、例えば各手 ²⁰ 段をそれぞれ別々の部品(パッケージ)等にて構成する場合に比べ、非直線性補正装置の 小型化が可能となり、当該装置の設置自由度も広がる。

【0071】

更に、 A / D 変換装置も、非直線性補正装置と共に同一の半導体集積回路内に構成する ようにすれば、さらなる小型化・設置自由度の向上が可能となる。

そして、本発明の非直線性補正装置は、非直線性の出力特性を持つ様々なA/D変換装置に対して適用することができるが、図20で説明したTAD70は、一般的なA/D変換装置より非直線性が大きい傾向にあり、しかも既述の通りサンプリングクロックの違いによってデジタルデータ出力値も異なる。

【0072】

即ち、上記表1において、例えばサンプリングクロックCK=15MHzでのTAD出 力の差は117-67=50となり、サンプリングクロックCK=1MHzでのTAD出 力の差は1750-1000=750となる。この2つのサンプリングクロック例での非 線形量はそれぞれ異なっており、よって直線補正のための補正量も異なるものとなる。そ のため、仮に従来のような補正用ROMを用いて直線補正を行おうとすると、温度に応じ た補正値のみならず、サンプリングクロックに応じた補正値も用意する必要がある。 【0073】

そこで、本発明の非直線性補正装置が設けられるA/D変換装置は、例えば<u>請求項14</u> に記載のように、前記アナログ信号の電圧レベルに応じた遅延時間でパルス信号を遅延さ せて出力する遅延ユニットを複数個直列に接続してなり、パルス信号を前記遅延ユニット の遅延時間にて順次遅延しながら伝送させるパルス遅延回路と、予め設定されたサンプリ ング周期内に前記パルス信号が通過した前記遅延ユニットの個数を検出する検出手段と、 を備え、該検出手段による検出結果を、前記アナログ信号に対するA/D変換結果として の前記デジタルデータとして出力するよう構成されたものであり、データ変換手段は、該 A/D変換装置からのデジタルデータを変換式に従って変換するものであるとよい。 【0074】

上記構成のA/D変換回路は、A/D変換対象であるアナログ信号が、パルス遅延回路 を構成する各遅延ユニットの電源電圧として入力され、各遅延ユニットにおけるパルス信 号の遅延時間は、入力されたアナログ信号の電圧レベルに応じて変化する。そのため、遅 延ユニットを複数個直列に接続して所定のサンプリング周期内にパルス信号を伝送させた 30

とき、このパルス信号が通過した遅延ユニットの個数が、アナログ信号の電圧レベルに応じたものとなる。従って、この所定サンプリング周期内の遅延ユニット通過数を検出すれば、その検出結果がA/D変換結果として取り出せることになる。

(14)

【 0 0 7 5 】

尚、パルス遅延回路は、単に遅延ユニットが複数直列接続された構成であってもいいし 、図20に示したパルス遅延回路71のようにリング状に接続された構成(直列接続であ ることに変わりはない)であってもよく、パルス信号を順次伝送できる様々な構成が可能 である。デジタルデータとしての出力も、検出手段による検出結果をそのまま出力しても よいし、何らかの加工を施してデジタルデータとしてもよい。

[0076]

つまり、所定サンプリング周期内における通過遅延ユニットの個数を検出でき、その検 出結果に対応したデジタルデータを出力する構成である限り、上記各手段の具体的構成は 特に限定されない。

<u>請求項14</u>に記載の発明によれば、上記構成のA/D変換装置が有するデジタルデータの非直線性を、従来の補正用ROM等を用いた複雑な構成ではなく比較的簡単な構成(<u>請</u> <u>求項6~13</u>いずれかの非直線性補正装置)にて精度良く直線補正することができる。

【0077】

【発明の実施の形態】

以下に、本発明の参考例及び好適な実施形態を図面に基づいて説明する。

[第1参考例]

図1は、本<u>参考例</u>の補正機能付A/D変換システムの概略構成を示すブロック図である 。図1に示す如く、本<u>参考例</u>の補正機能付A/D変換システム1は、A/D変換装置(T AD)70と、基準電圧入力部2と、切換ロジック11と、補正部3とにより構成されて おり、TAD70に入力されるアナログ信号Vinに対するA/D変換結果としてのデジ タルデータ(非直線特性)を直線補正して出力する。

【0078】

TAD70は、図20で説明したTAD70と全く同じものであり、その詳細について は既に説明しているため、ここではTAD70についての詳細説明を省略する。このTA D70には、補正部3内のクロック発生部15から所定周期(サンプリング周期)のサン プリングクロック(クロックパルス)CKが生成されてTAD70へ入力される。また、 外部の図示しない制御回路(CPU等)からスタートパルスSP(パルス信号)が入力さ れ、このスタートパルスによってTAD70の動作が開始されることになる。

【 0 0 7 9 】

基準電圧入力部2は、補正式設定部27にて直線補正式を設定するために必要なデータ を得るための基準電圧を順次TAD70へ入力するためのものであり、本<u>参考例</u>では、基 準電圧として、最小電圧生成部4からの最小電圧Vminと、中心電圧生成部5からの中 心電圧Vcと、最大電圧生成部6からの最大電圧Vmaxとが、それぞれ3ステートアナ ログスイッチ8,9,10を介してTAD70に入力される。尚、これら基準電圧以外の 、実際のA/D変換対象となる入力電圧(例えば各種センサ等からの出力信号)も、3ス テートアナログスイッチ7を介してTAD70へ入力される。

【0080】

本<u>参考例</u>のTAD70では、入力電圧範囲(本発明のアナログ信号入力範囲に相当)の スペックが最小電圧Vmin~最大電圧Vmaxに設定されており、この範囲内の入力電 圧をデジタルデータに変換して出力する。また、中心電圧Vcは、最小電圧Vminと最 大電圧Vmaxの中間値である。これら3つの電圧(本発明の基準信号に相当)を順次T AD70へ入力してそれぞれA/D変換し、そのA/D変換結果に基づいて、後述するよ うに直線補正式を設定する。

【0081】

尚、各電圧生成部4,5,6は、それぞれ所望の電圧(Vmin,Vc,Vmax)を 生成できるあらゆる構成にて実現できる。例えば、ある一定の電圧値を複数の抵抗にて分 50

10

20



圧する分圧回路を構成することより、これら各電圧を得ることができる。また、以下の説 明において、TAD70からのデジタルデータを「TAD出力」といい、このうち特に、 最小電圧Vmin,中心電圧Vc,最大電圧Vmaxに対するTAD出力を「基準TAD 出力」、実際のA/D変換対象電圧に対するTAD出力を「実TAD出力」ともいう。 【0082】

切換ロジック11は、補正部3内の参照電圧選択部18からの指示に従って、各3ステ ートアナログスイッチ7~10のいずれか一つを有効にすると共に他の全てを無効にする ための信号を出力する。本<u>参考例</u>では、実際のA/D変換対象電圧のA/D変換を開始す る前に、最小電圧Vmin,中心電圧Vc,最大電圧Vmaxに対応する各3ステートア ナログスイッチ8,9,10のいずれか一つのみを順次有効にすることによりこれら各電 圧を順次TAD70に入力し、対応する基準TAD出力を得る。

【0083】

その後、補正式設定部27にて直線補正式が設定され、TAD70からの実TAD出力 を直線補正する準備が整い次第、実際のA/D変換対象電圧に対応する3ステートアナロ グスイッチ7のみを有効にし、以後、再び直線補正式を設定し直すまでの所定期間中その 状態を継続する。

【0084】

補正部3は、直線補正式を設定すると共にその直線補正式にて実TAD出力を直線補正 するためのものであり、本<u>参考例</u>では一つのFPGA(Field Programmable Gate Array)にて構成されている。この補正部3は、主として、サンプリングクロックCKを生成し て出力するクロック発生部15と、TAD出力を一時的に記憶するためのレジスタと16 と、レジスタ16の記憶内容に基づいて直線補正式を設定すると共にその直線補正式によ って実TAD出力を直線補正する補正ロジック部17と、各3ステートアナログスイッチ 7~10のうちいずれか一つのみを有効にするための指示(信号)を切換ロジック11へ 出力するも参照電圧選択部18とを備える。

【0085】

参照電圧選択部18は、例えば、まず最小電圧Vminに対応する3ステートアナログ スイッチ8のみを有効にする指令を出力し、このVminに対するTAD出力MINが入 力されレジスタ16内の最小データ記憶部20に記憶されたことを確認すると、次に中心 電圧Vcに対応する3ステートアナログスイッチ9のみを有効にする指令を出力する。そ して、中心電圧Vcに対するTAD出力Cがレジスタ16内の中心データ記憶部21に記 憶されたことを確認すると、次に最大電圧Vmaxに対応する3ステートアナログスイッ チ10のみを有効にする指令を出力する。これにより、最大電圧Vmaxに対するTAD 出力MAXがレジスタ16内の最大データ記憶部22に記憶されることになる。

【0086】

つまり、参照電圧選択部18が3ステートアナログスイッチ8~10を順次切り換える 指令を出力することにより、各電圧Vmin,Vc,Vmaxに対するTAD出力をそれ ぞれ最小データ記憶部20,中心データ記憶部21,最大データ記憶部22に記憶するの である。

【 0 0 8 7 】

補正ロジック部17は、直線補正式が設定される補正式設定部27と、その直線補正式 に従って実TAD出力の変換(補正演算)を行う補正演算部26とを備える。補正式設定 部27は、レジスタ16内の各記憶部20~22にそれぞれ記憶されたMIN、C、MA Xに基づいて、直線補正式を設定する。この直線補正式の設定について、図2に基づいて 説明する。

【0088】

図2は、本<u>参考例のTAD出力特性を示すグラフであり、</u>横軸をTAD70の入力電圧、縦軸をTAD出力とする座標上に、入力電圧と実TAD出力との関係を示すTAD出力 特性曲線(本発明の入出力特性曲線)が点線で表されている。このように、TAD出力特 性曲線は非直線となっており、これをそのままA/D変換結果として各種制御等に用いる 10

20

と、非直線性誤差に起因する各種影響が生じるおそれがある。

【 0 0 8 9 】

そこで本<u>参考例</u>では、最小電圧Vmin~最大電圧Vmaxまでの入力電圧範囲を2つ の領域(領域1,領域2)に等分割する。領域境界部となる入力電圧は中心電圧Vcであ る。そして各領域において、TAD出力特性曲線を、その領域における特性曲線両端を結 ぶ直線(近似直線)にて近似する。

【0090】

即ち、領域1においては、最小電圧Vminに対するTAD出力を表す座標点と、中心 電圧Vcに対するTAD出力を表す座標点とを結ぶ近似直線L11に近似し、領域2におい ては、中心電圧Vcに対するTAD出力を表す座標点と、最大電圧Vmaxに対するTA D出力を表す座標点とを結ぶ近似直線L12に近似する。一方、入力電圧に対して正比例し たTAD出力特性を持つ直線を理想A/D直線として設定する。本<u>参考例</u>では、最小電圧 Vminと最大電圧Vmaxに対するTAD出力を示す座標点を結ぶ直線を理想A/D直 線とする。

【0091】

そして、各領域1,2毎に、近似直線L11,L12上の任意の座標点をその座標点と同じ 入力電圧値における理想A/D直線上の座標点に変換する変換式(つまり直線補正式)を 導出する。この直線補正式の導出(設定)を行うのが、補正ロジック17内の補正式設定 部27である。

【0092】

ここで、本<u>参考例</u>における各近似直線L11,L12から理想A/D直線上への座標点変換 原理について、図3に基づいて説明する。図3に示す如く、点P1(x₁,y_{p1})と点P 2(x₂,y_{p2})を結ぶ直線を近似直線とし、点Q1(x₁,y_{q1})と点Q2(x₂,y_{q2}))を結ぶ直線を理想A/D直線とする。そして、P1 Q1、P2 Q2、の変換がなさ れるものとし、近似直線上の任意の点Pa(x_a,y_{pa})は理想A/D直線上の点Qa(x_a,y_{qa})へ変換されるものとすると、近似直線と理想A/D直線との間に次式(7) の比例関係式が成り立つ。

[0093]

【数6】

$$(y_{pa} - y_{p1}): (y_{p2} - y_{pa}) = (y_{qa} - y_{q1}): (y_{q2} - y_{qa}) \cdots (7)$$

【0094】 そして、上記式(7)を整理すると、次式(8)が得られる。 【0095】 【数7】

$$y_{qa} = (y_{pa} - y_{p1}) * \frac{y_{q2} - y_{q1}}{y_{p2} - y_{p1}} + y_{q1} \dots (8)$$

[0096]

ここで、図2のTAD出力特性に戻り、領域1及び領域2の両端ではそれぞれ、下表2 に示すような近似直線から理想A/D直線への変換が行われる。 【0097】

【表2】

10

20

(9)

	近似直線	_	理想A/D直線
領 域 1	MIN		► MIN
	С		► (MAX+MIN)/2
領 域 2	С		► (MAX+MIN)/2
	MAX	-	► MAX

[0098]

よって、上表2に示した各領域毎の各直線両端の値を上記式(8)に代入することにより、次式(9)に示すような、近似直線上のTAD出力値Xを理想A/D直線上の補正値 Hに変換する変換式(直線補正式)が得られる。

【0099】

【数8】

<領域1> MIN≦X≦C の場合

補正値H=(X-MIN)*
$$\frac{(MAX + MIN)/2 - MIN}{(C - MIN)}$$
+MIN

<領域2>C<X≦MAXの場合

補正値H=(X-C)*
$$\frac{MAX - (MAX + MIN)/2}{(MAX - C)} + (MAX + MIN)/2$$

【 0 1 0 0 】

そして、TAD70にて実際にA/D変換を行う際に、実TAD出力をXとしてこの式 (9)を適用し、実TAD出力(X)に対する直線補正後の補正値Hを、直線補正後の最 終的なA/D変換結果として出力することになる。補正式設定部27は、レジスタ16に 設定されたMIN,C,MAXの3つの基準TAD出力を取り込むことにより、上記直線 補正式(9)を設定する。

[0101**]**

そして、補正式設定部27にて直線補正式(9)が設定されると、参照電圧選択部18 は、実際のA/D変換対象電圧に対応した3ステートアナログスイッチ7のみを有効にす るための指令を切換ロジック11へ出力する。以後、所定期間はこの状態が継続され、T AD70には3ステートアナログスイッチ7を介してA/D変換対象電圧が入力されるこ とになる。

【0102】

そして、その入力電圧に対する実TAD出力は、レジスタ16内の信号出力部19に一時記憶され、記憶された実TAD出力が補正演算部26にて直線補正される。補正演算部26による直線補正は、補正式設定部27にて設定された直線補正式、つまり上記式(9)に従って行われ、実TAD出力(X)が補正値Hに補正される。

[0103]

ここで、サンプリングクロックCKや現在温度に対する情報は、そのままこの3つの基準TAD出力値(MIN,C,MAX)に反映されているため、上記式(9)による直線 補正は、そのときのサンプリングクロックCKや現在温度に対応した適切な補正となる。 【0104】

本参考例では、この基準TAD出力を定期的に(或いはA/D変換が行われないタイミ 50

10

20

ングで)取り込む構成にすることにより、サンプリングクロックCKや周囲温度の変動に 即対応した直線補正式(9)が設定され、適切な直線補正が行われるようにしている。定 期的な取り込みの具体例としては、例えばTAD70が設置される環境において予め予想 される温度変化状況を考慮し、予想される温度変動より短い周期で取り込む方法が考えら れる。

(18)

[0105]

尚、ここでいうサンプリングクロックCKの変動とは、A/D変換中にサンプリングク ロックCKが変動することではなく、本システムの電源投入時のサンプリングクロックC Kが変わることを意味している。つまり、直線補正式(9)による直線補正により、例え ば 1 MHzのサンプリングクロックCKでA/D変換したり、或いは10MHzのサンプ リングクロックCKでA/D変換するといった場合でも、サンプリングクロックCKの違 いを何ら意識する必要がなくなる。

[0106]

図4に、本参考例の直線補正を行った場合のTAD出力特性の一例を示す。図示の如く 、直線補正を行わない場合(つまり実TAD出力そのままの場合)は、既に説明した図2 1と同様、理想A/D直線に対する非直線性誤差が大きいが、直線補正を行った場合は、 理想A/D直線とほぼ重なった状態となっており、本参考例の直線補正効果が明確に表さ れた結果となっている。

[0107]

20 以上詳述したように、本参考例の補正機能付 A / D 変換システムでは、最小電圧 V m i n ~ 最大電圧 V m a x の入力電圧範囲を、中心電圧 V c を境界として領域 1 と領域 2 に 2 等分割し、各領域毎に、TAD70からの実際の出力特性であるTAD出力特性曲線をそ れぞれ近似直線L11,L12に近似する。そして、これら各近似直線L11,L12から理想A / D 直線(本例では V m i n 及び V m a x に対する T A D 出力の座標点を結ぶ直線)への 変換式を直線補正式(9)として設定する。

[0108]

この設定のために、実際のA/D変換の前に予めTAD70に基準電圧であるVmin 、Vc、Vmaxを入力してそれぞれ対応する基準TAD出力MIN、C、MAXを得て これらに基づき上記式(9)の直線補正式を設定する。そして、実際のTAD出力値を 直線補正式(9)における被補正値Xとして演算することにより、直線補正後の補正値H を得る。

【0109】

従って、本参考例の補正機能付A/D変換システム1によれば、周囲の温度変化やサン プリングクロックCKの違いによらず、その時々の温度やサンプリングクロックCKに応 じた適切な直線補正式により精度良く直線補正することができる。しかも、単に上記直線 補正式(9)に従った演算による直線補正であるため、従来技術のように補正用ROMに 補正値を格納しておくといったやり方に比べて補正部3を簡易的に構成でき、低コストで 直線補正を実現できる。

[0110]

また、本参考例では入力電圧範囲を2等分割しているため、例えば3等分割以上に分割 したり、或いは各領域の幅が異なるような分割をする場合に比べて、直線補正式を比較的 簡単な式で構成でき、直線補正のための時間増加や回路構成の複雑化を抑制することがで きる。

[0111]

更に、本参考例では、補正部3を同一FPGA内に構成しているため、補正部3の小型 化、延いては本A/D変換システム1全体の小型化が可能となり、当該システム1の設置 自由度も広がる。

ここで、本参考例の構成要素と本発明の構成要素の対応関係を明らかにする。本参考例 において、基準電圧入力部2は本発明の基準信号入力手段に相当し、補正式設定部27は 本発明の変換式導出手段に相当し、補正演算部26は本発明のデータ変換手段に相当する 10

30

。また、TAD70は請求項17に記載のA/D変換装置に相当するものであり、このうち、ラッチ&エンコーダ73と、カウンタ74と、ラッチ75と、ラッチ76と、減算器 77と、により本発明の検出手段が構成されている。

【0112】

[第2<u>参考例</u>]

上記第1<u>参考例</u>では、入力電圧範囲を2等分割して各領域1,2毎に直線補正式を設定 して直線補正する例について説明したが、本<u>参考例</u>では、4等分割して4つの領域各々に ついて直線補正式を設定し直線補正する例について説明する。図5は、本<u>参考例</u>の補正機 能付A/D変換システムの概略構成を示すブロック図である。図5において、図1の補正 機能付A/D変換システム1と同じ構成要素には図1と同じ符号を付し、その詳細説明を 省略する。

[0113]

図5に示す如く、本参考例の補正機能付A/D変換システム30は、直線補正式を設定 するための基準電圧として、第1参考例と同じ3つの基準電圧(Vmin、Vc、Vma ×)の他、さらに参照電圧VLと参照電圧VRも設定されている。具体的には、本参考例 の基準電圧入力部32は、第1参考例の基準電圧入力部32の構成に加え、参照電圧VL を生成する第1参照電圧生成部33と、参照電圧VRを生成する第2参照電圧生成部34 を備えると共に、これら各参照電圧生成部33,34に対応した3ステートアナログスイ ッチ35,36を備える。

[0114]

そして、切換ロジック37は、参照電圧選択部43からの指令に従って、各3ステート アナログスイッチ7~10,35,36のうちいずれか一つのみを有効にする。

補正部31を構成するレジスタ41は、第1<u>参考例</u>のレジスタ16(図1参照)の構成 に加え、参照電圧VLに対するTAD出力であるLを記憶する第1参照電圧記憶部46、 及び、参照電圧VRに対するTAD出力であるRを記憶する第2参照電圧記憶部47を備 える。そして、補正ロジック部42は、各記憶部19~22,46,47にそれぞれ記憶 されたMIN,L,C,R,MAXに基づいて直線補正式を設定し、その直線補正式に従 って実TAD出力を直線補正する。

【0115】

即ち、本<u>参考例</u>では、図6のTAD出力特性に示すように、入力電圧範囲を4等分割し ており、参照電圧VLは最小電圧Vminと中心電圧Vcの中間値、参照電圧VRは中心 電圧Vcと最大電圧Vmaxの中間値となっている。そして、TAD出力特性曲線を各領 域毎にその領域における特性曲線両端を結ぶ直線(近似直線)にて近似する。

【0116】

即ち、領域1においては、最小電圧Vminに対するTAD出力MINを表す座標点と、参照電圧VLに対するTAD出力Lを表す座標点とを結ぶ近似直線に近似し、領域2においては、参照電圧VLに対するTAD出力Lを表す座標点と中心電圧Vcに対するTAD出力Cを表す座標点とを結ぶ近似直線に近似し、領域3においては、中心電圧Vcに対するTAD出力Cを表す座標点と参照電圧VRに対するTAD出力Rを表す座標点とを結ぶ近似直線に近似し、領域4においては、参照電圧VRに対するTAD出力Rを表す座標点と最大電圧Vmaxに対するTAD出力MAXを表す座標点とを結ぶ近似直線に近似する。

[0117**]**

一方、入力電圧に対して正比例したTAD出力特性を持つ直線を理想A/D直線として 設定する。本<u>参考例</u>でも、第1<u>参考例</u>と同様、最小電圧Vminと最大電圧Vmaxに対 するTAD出力を示す座標点を結ぶ直線を理想A/D直線とする。

【0118】

そして、各領域1~4毎に、近似直線上の任意の座標点をその座標点と同じ入力電圧値 における理想A/D直線上の座標点に変換する変換式(直線補正式)を導出する。この直 線補正式の導出(設定)を行うのが、補正ロジック42内の補正式設定部49である。

20

10

40

(10)

[0 1 1 9 **]**

本<u>参考例</u>における各近似直線から理想A/D直線上への座標点変換原理は、第1<u>参考例</u> で図3に基づいて説明したものと全く同様であり、各領域1~4それぞれについて上記式 (8)を適用することにより、次式(10)に示すような直線補正式が得られる。 【0120】

(20)

【数9】

<領域1> MIN≦X≦Lの場合

<領域2> L<X≦C の場合

補正値H=(X-L)*
$$\frac{(MAX + MIN)/4 - MIN/2}{(C-L)}$$
+(MAX + MIN)/4 + MIN/2

<領域3> C<X≦R の場合

補正値H=(X-C)*
$$\frac{MAX/2-(MAX+MIN)/4}{(R-C)}+(MAX+MIN)/2$$

<領域4> R<X≦MAX の場合

補正値H=
$$(X-R)*\frac{MAX/2-(MAX+MIN)/4}{(MAX-R)}+(MAX+MIN)/4+MAX/2$$

【0121】

即ち、本<u>参考例</u>では、実際のA/D変換を行う前に、参照電圧選択部43が、A/D変 ³⁰ 換対象電圧に対応した3ステートアナログスイッチ7以外の他の3ステートアナログスイ ッチ8,9,10,35,36を制御するための指令を切換ロジック37に出力すること により、各基準電圧Vmin,VL,Vc,VR,Vmaxのいずれか一つのみを順次T AD70へ入力させる。

【0122】

そして、各基準電圧に対するTAD出力がそれぞれレジスタ41内の対応する記憶部に 記憶されると、補正式設定部49は、これら各記憶部20,21,22,46,47にそ れぞれ記憶された基準TAD出力MIN,L,C,R,MAXを取り込んで上記式(10))で表される直線補正式を設定する。

【0123】

直線補正式の設定後は、参照電圧選択部43からの指令によりA/D変換対象電圧に対応した3ステートアナログスイッチ7のみが有効とされ、以後再び直線補正式を設定し直すまでの一定期間はその状態が継続される。この間の入力電圧に対する実TAD出力は、レジスタ41内の信号出力部19に一時記憶され、記憶された実TAD出力が補正演算部48にて直線補正される。補正演算部48による直線補正は、補正式設定部49にて設定された直線補正式、つまり上記式(10)に従って行われ、実TAD出力(X)が補正値 Hに補正される。

【0124】

図 8 に、本<u>参考例</u>(4 等分割)の直線補正を行った場合の T A D 出力特性の一例を示す 。図示の如く、直線補正を行うことにより理想 A / D 直線とほぼ重なった状態となってお ⁵⁰

10

【0125】

ここまでの説明は、図6に示したように入力電圧範囲を4等分割して各領域毎に直線補 正式を設定することを前提として説明したが、本<u>参考例</u>の補正機能付A/D変換システム 30は、入力電圧範囲の分割数を2等分割又は4等分割のいずれかに選択できるよう構成 されている。

[0126]

具体的には、外部のCPU38から補正部31内の分割数選択レジスタ44へ、領域分 10 割数として2等分割又は4等分割のいずれかの選択値を書き込む。そして、この書き込ま れた選択値に基づいて、参照電圧選択部43、レジスタ41及び補正ロジック部42がそ れぞれ動作することになる。ここで、4等分割が選択された(書き込まれた)場合は、上 記説明した通りの動作が行われることになる。

一方、2等分割が選択された場合、参照電圧選択部43は、基準電圧入力部32のうち、最小電圧Vminと中心電圧Vcと最大電圧Vmaxのみを基準電圧として順次TAD 70へ入力させる指令を出力する。レジスタ41も、これら3つの基準電圧Vmin,V c,Vmaxに対するTAD出力を記憶するよう動作し、第1参照電圧記憶部46及び第 2参照電圧記憶部47は実質的に動作しない状態となる。そして補正ロジック49内の補 正式設定部49も、これら3つの基準TAD出力MIN,C,MAXを取り込んで、第1 <u>参考例</u>で説明した式(9)の直線補正式を設定する。これにより、補正演算部48は上記 式(9)の直線補正式による直線補正演算を実行することになる。

20

[0128]

つまり、 C P U 3 8 から分割領域数として 2 等分割を選択した場合、図 5 に示す補正機 能付 A / D 変換システム 3 0 は、実質的に図 1 に示した第 1 <u>参考例</u>の補正機能付 A / D 変 換システム 1 として動作・機能することになる。

図7に、CPU38が実行する領域分割数設定処理のフローチャートを示す。本<u>参考例</u>では、CPU38が図示しないROMから領域分割数設定処理プログラムを読み出し、このプログラムに従って処理を実行する。この領域分割数設定処理は、本A/D変換システムの電源投入後、継続して行われるものである。

30

【0129】

この処理が開始されると、まずステップ(以下「S」と略す)110にて、A/D変換 未使用か否か、即ち、実際のA/D変換対象電圧に対するA/D変換が行われているか否 かを判断する。このとき、A/D変換が実際に行われてTAD70からの実TAD出力が ある間は、否定判定されてこのS110を繰り返すことになるが、A/D変換が行われて いなければ(つまり未使用状態であれば)、S120に進み、一定時間経過したか否かが 判断される。ここでは、S140で許可信号を出力した後の経過時間について判断される

0

40

【 0 1 3 0 】

この「一定時間」は適宜設定できるが、例えばTAD70が設置される環境において予め予想される温度変化状況を考慮し、予想される温度変動より短い周期とするのが好ましい。

このとき、S140の許可信号出力からまだ一定時間経過していなければ、再びS11 0に戻ることになるが、一定時間経過した場合は、S130に進み、分割数選択レジスタ 44へ領域分割数(2等分割又は4等分割)を出力する。そして、続くS140にて切換 ロジック37へ許可信号を出力し、再びS110へ戻る。なお、領域分割数は、ユーザ等 によって手動(手入力等)によって予め設定・選択できるようになっており、CPU38 はこの設定情報を元にしてS130の処理を実行する。

[0131**]**

切換ロジック37は、CPU38からの許可信号がない間は、いずれのアナログスイッ チも無効としてTAD70への入力をしないようにするが、許可信号が入力されたときは 、参照電圧選択部43からの指令に従って、いずれかの3ステートアナログスイッチを有 効にする動作を行うことになる。

【0132】

そして既述のように、参照電圧選択部43は、TAD70への入力を有効とした基準電 圧に対するTAD出力がレジスタ41へ記憶されたのを確認して、別の基準電圧のTAD 70への入力を有効化する、という動作を各基準電圧毎に順次行って、必要となる基準T AD出力(例えば2等分割の場合はMIN,C,MAX)をレジスタ41に記憶させる。 【0133】

尚、本<u>参考例</u>では2等分割又は4等分割のいずれかを選択できるものとしたが、これは ほんの一例であり、更に多種類の分割数の中から選択できるようにしてもよい。

以上説明した本<u>参考例</u>の補正機能付A/D変換システム30によれば、入力電圧範囲を 4等分割し、各領域毎にTAD出力特性曲線を直線近似して直線補正式を設定しているた め、第1<u>参考例</u>で説明した2等分割の場合に比べて非直線性誤差をより低減できる(図1 1参照)。但し、分割数を多くした分、本システムを構成する各回路は複雑化することに なる。そのため、領域分割数の設定は、回路構成と補正精度との両面のバランスを考慮し て適宜決めるとよい。

【0134】

また、本<u>参考例</u>では、分割数選択レジスタを備えることにより、CPU38からの制御 ²⁰ 信号によって領域分割数を選択可能に構成されている。そのため、非直線性補正の精度を 変換することが可能になる。

尚、本<u>参考例</u>において、CPU38は本発明の分割数設定手段に相当する。また、図7 の領域分割数設定処理におけるS130の処理は、本発明の分割数設定手段が実行する処 理に相当する。

【0135】

[第1実施形態]

本実施形態の補正機能付A/D変換システムは、上記第1及び第2参考例の各補正機能 付A/D変換システム1,30に対し、TAD出力特性曲線を近似直線に近似する方法が 異なる以外は、基本的には上記第1及び第2参考例と同じである。つまり、本実施形態は 、第1及び第2参考例の各補正機能付A/D変換システム1,30の変形例としての位置 付けである。そのため、以下の本実施形態の説明においては、上記第1及び第2参考例と 異なる部分について説明し、他の説明は省略する。

上記第1及び第2参考例では、各領域において近似直線を全て、該領域におけるTAD 出力特性曲線の両端を結ぶ直線としたが、TAD70では一般に、入力電圧範囲の端部に 近いほどA/D変換精度が悪くなる傾向にある。

そのため、本実施形態では、分割した領域のうち、特に入力電圧範囲の最小値、最大値 を含む領域(第1参考例では領域1と2、第2参考例では領域1と4)については、入力 電圧の最大値(又は最小値)を示す点を結ぶ近似直線とするのではなく、例えば図13に 示すように、入力電圧範囲内で入力電圧最大値及び最小値を除く座標点と、隣接する領域 との境界部の座標点とを結ぶ直線を近似直線とする。

<u>つまり、図13の例では、領域1では座標点(Va,Da)と(Vc,C</u>)を結ぶ近似 直線とし、領域2では座標点(Vc,C)と(Vb,Db)を結ぶ近似直線としている。 <u>そして近似直線をこのように設定した場合の直線補正式は、式(9)とは異なり、下記</u> 式(17)で表せる。

【数10】

10

30

(17)

<領域1> MIN≦X≦C の場合

補正値H=(X-Da)*
$$\frac{(Da+Db)/2-Da}{(C-Da)}$$
+Da

<領域2>C<X≦MAX の場合

そして、図13からも明らかなように、本例では、領域1において入力電圧がVaより 小さい範囲では理想A/D直線よりTAD出力特性の方が小さく、逆に入力電圧がVaよ り大きい範囲では理想A/D直線よりTAD出力特性の方が大きくなっている。領域2に ついても、入力電圧Vbを境にして同様の傾向を有する。

そのため、上記第1参考例の直線補正では、図11に示したように非直線性誤差が負に 偏っていたのに対し、上記式(17)による直線補正後の非直線性誤差は、図14に示す 如く、正・負の偏りが軽減され、よって誤差の絶対値も小さくなっている。

第2参考例における4等分割直線近似の場合についても同様であり、領域1と領域4に おいて入力電圧範囲両端以外の座標点を結ぶ直線にて近似することにより、図14に示す 如くやはり非直線性誤差の正・負偏りを軽減し、誤差絶対値も小さくすることができる。

20

10

[第 3 <u>参考例</u>]

上記第1及び第2<u>参考例</u>では、TAD出力特性曲線を各領域毎に直線近似し、その近似 直線を理想A/D直線に変換する変換式を直線補正式とするものであったが、本<u>参考例</u>で は、直線近似するものではなく、まずTAD出力特性全体を2次曲線に近似し、その近似 した2次曲線(近似曲線)を理想A/D直線に変換する変換式を直線補正式とするもので ある。

【0136】

図9に、本<u>参考例</u>の補正機能付A/D変換システムの概略構成を示す。図9に示す如く、本<u>参考例</u>の補正機能付A/D変換システム60は、図1で説明した第1<u>参考例</u>の補正機能付A/D変換システム1と比較して、補正ロジック62の構成が異なることと、クロック発生部15,レジスタ16,参照電圧選択部18及び補正ロジック部62に加えて、TAD70と切換ロジック11も同じFPGA内に構成されて一つの補正機能付A/D変換 装置61を構成していることを除いて、第1<u>参考例</u>の補正機能付A/D変換システム1と 同じである。そのため、図1と同じ構成要素には図1と同じ符号を付し、その説明を省略 する。そして、以下、補正ロジック部62における直線補正式の設定について詳述する。 【0137】

図10は、本<u>参考例</u>のTAD出力特性を示すグラフである。本<u>参考例</u>でも、第1<u>参考例</u> と同様、まず、入力電圧範囲内の任意の3つの電圧V1,V2,V3を基準電圧としてそ れぞれTAD出力D1,D2,D3を得て、レジスタ16に記憶する。つまり、TAD出 力特性曲線上の3つの座標点に関する情報を取得することになる。

40

30

【0138】

本<u>参考例</u>の基準電圧V1,V2,V3はそれぞれ、第1<u>参考例</u>の基準電圧Vmin,V c,Vmaxと同じである。従って、これら各基準電圧に対するTAD出力D1,D2, D3も、第1<u>参考例</u>の各基準TAD出力と同じくMIN,C,MAXである。

【0139】

近似式導出部68は、これら3つの座標点の情報に基づいて、以下に説明するようにT AD出力特性曲線を2次曲線(2次多項式で表される曲線)に近似する。本例では、ラグ ランジュ補間公式により、上記3つの座標点を通る近似曲線(2次多項式)を導出する。 【0140】

即ち、3つの基準電圧V1,V2,V3に対するTAD出力がそれぞれD1,D2,D 3であることから、この3つの座標点を通る2次曲線は、下記式(11)で表される。 [0141]

【数11】

$$D(V_i) = b_2 V_i^2 + b_1 V_i + b_0 \cdots (1 \ 1 \)$$

但し、

$$b_{2} = -\frac{1}{(V_{1} - V_{2})(V_{3} - V_{1})}D_{1} - \frac{1}{(V_{1} - V_{2})(V_{2} - V_{3})}D_{2} - \frac{1}{(V_{2} - V_{3})(V_{3} - V_{1})}D_{3}$$

$$b_{1} = \frac{V_{2} + V_{3}}{(V_{1} - V_{2})(V_{3} - V_{1})}D_{1} + \frac{V_{3} + V_{1}}{(V_{1} - V_{2})(V_{2} - V_{3})}D_{2} + \frac{V_{1} + V_{2}}{(V_{2} - V_{3})(V_{3} - V_{1})}D_{3}$$

$$b_{0} = -\frac{V_{2}V_{3}}{(V_{1} - V_{2})(V_{3} - V_{1})}D_{1} - \frac{V_{3}V_{1}}{(V_{1} - V_{2})(V_{2} - V_{3})}D_{2} - \frac{V_{1}V_{2}}{(V_{2} - V_{3})(V_{3} - V_{1})}D_{3}$$

[0142]

一方、本参考例でも、最小電圧V1(=Vmin)と最大電圧V3(=Vmax)に対 するTAD出力を示す座標点を結ぶ直線を理想A/D直線とする。従って、これら2つの 20 座標点の情報に基づき、理想A/D直線を表す一次関数式は、次式(12)のように表さ れる。この理想A/D直線を表す式(12)は、理想A/D関数式導出部69にて導出さ れる。

[0143] 【数12】

$$D_{id}(V_i) = a_1 V_i + a_0 \cdots (1 2)$$

但し、

$$a_1 = \frac{D_3 - D_1}{V_3 - V_1}$$
, $a_0 = D_1 - \frac{D_3 - D_1}{V_3 - V_1}V_1$ 30

[0144]

つまり、近似式導出部68では、実質的に上記式(11)における各係数値 b。, b1, b。が導出され、理想 A / D 関数式導出部 6 9 では実質的に上記式(12)における各係 数値aィ,a₀が導出されることになる。そして、補正式設定部67は、上記導出された各 式(11),(12)に基づいて、図19及び式(3)~(5)で説明した方法により、 下記式(13)で表される直線補正式を設定する。 [0145]

【数13】

補正値H =
$$\frac{a_1}{2b_2} \left(-b_1 \pm \sqrt{b_1^2 - 4(b_0 - X)b_2} \right) + a_0 \cdots (1 3)$$

[0146]

そして、補正演算部66は、補正式設定部67にて設定された上記直線補正式(13) に従い、実TAD出力を直線補正して出力する。

以上説明したように、本参考例では、まずTAD出力特性曲線を2次曲線(2次多項式)にて近似し、その近似曲線を理想 A / D 直線に変換する変換式(直線補正式)を得るよ 10

0

40

うにしている。図11に、本参考例の方法(2次曲線近似)により直線補正を行った場合 と、第1参考例の方法(2等分割直線近似)により直線補正を行った場合と、第2参考例 の方法(4等分割直線近似)により直線補正を行った場合との、非直線性誤差の一例を示 す。

[0147]

図示の如く、2等分割直線近似に基づく直線補正に比べて4等分割直線近似に基づく直 線補正の方が非直線性誤差が少なくなっているが、更に、本参考例の2次曲線近似に基づ く直線補正の方がより非直線性誤差が低減されている。

従って、本参考例の補正機能付A/D変換システム60によれば、上記第1及び第2参 考例と同様、温度変化やサンプリングクロックCKの変化によらず、その時々の温度・サ ンプリングクロックCKに応じた適切な直線補正式によって精度良く直線補正することが 可能となる。

[0148]

また、上記第1及び第2参考例のようにTAD出力特性曲線を直線近似するのとは異な り、実際にA/D変換することにより得られたM個(本例では3個)の座標点に従って入 出力特性曲線を2次多項式で近似し、それを基に直線補正式を導出しているため、上記各 参考例に比べて比較的高精度な直線補正が可能となる。

[0149]

尚、実際のTAD出力特性曲線は2次曲線で近似すればほぼ十分なレベルであり、しか 20 も2次曲線(2次多項式)を得るために必要な座標点は3個で十分である。そのため、本 参考例のように3個の座標点に基づいて2次曲線に近似すれば、直線補正の精度を維持し つつ直線補正を実現するための回路構成等を簡易的にすることが可能となる。

[0150]

ここで、本参考例において、近似式導出部68は本発明の多項式導出手段に相当し、理 想A/D関数式導出部69は本発明の理想A/D関数式設定手段に相当する。

[第2実施形態]

上記第3参考例では、近似式導出部68が、式(11)で表される2次多項式を導出し た。即ち、この式(11)は、TAD出力を入力電圧の二次関数で表したものである。こ れにより、補正式設定部67では式(13)で表される直線補正式、つまり開閉演算を含 む補正式が設定された。このように、四則演算以外の演算を行うようにすると、補正演算 部66の構成が複雑になってしまう。

30

そこで、本実施形態では、第3参考例における近似曲線を表す2次多項式を、式(11)に代えて、下記式(14)で表される2次多項式とする。

[0152**]**

[0151**]**

【数14】

$$V(D_i) = c_2 D_i^2 + c_1 D_i + c_0 \cdots (1 \ 4)$$

つまり、入力電圧 ViをTAD出力の二次関数で表すようにしたものである。 2次多項 式を上記式(14)のように導出することにより、補正式設定部67では、この式(14)と理想 A / D 直線を表す式(12)に基づいて、下記式(15)で表される直線補正式 を設定する。

[0154]

【数15】

補正値H=
$$a_1(c_2X^2+c_1X+c_0)+a_0$$
 … (15)

【0155】

上記式(15)は、<u>第3参考例</u>の直線補正式のような開閉演算を含まず、単なる四則演算のみで表現されたものである。尚、近似式導出部68及び補正式設定部67以外の構成 は第3参考例と全く同様である。

従って、本実施形態によれば、近似曲線を表す2次多項式を式(14)のように表すことによって、式(15)のように単なる四則演算のみで実現可能な直線補正式を得ること 10ができるため、直線補正実現のための具体的回路構成をより簡易的に実現できる。 【0156】

また、<u>第3参考例</u>の直線補正式(13)は複号を含んでいるため、どちらの符号をとる か判断する必要がある。TAD出力特性が予め上に凸か下に凸かがわかっていれば問題な いが、そうでない場合、符号の選び方によって誤った補正演算を行うことになる。これに 対して本実施形態の直線補正式(15)は、複号を含んでいないため、上記問題が生じる おそれがなく、より信頼性の高い補正機能付A/D変換システムの提供が可能となる。 【0157】

「第3実施形態]

上記第1実施形態では、理想A/D直線として、入力電圧範囲の最小電圧に対するTA 20 D出力及び最大電圧に対するTAD出力を表す座標点を結ぶ直線としたが、本実施形態で は、システム全体の構成は第1実施形態と同様のものであり、唯一、理想A/D直線につ いては、第1実施形態とは異なり、入力電圧範囲内でTAD出力特性曲線とは交わらない 理想A/D直線を設定する例について説明する。

【0158】

即ち、図12に示すように、TAD出力特性曲線のTAD出力範囲がMIN~MAXの 範囲にあるのに対し、理想A/D直線を、これより低いレベルとする。本実施形態では、 具体的には、最小電圧Vminに対するTAD出力が0、最大電圧Vmaxに対するTA D出力が256となるような理想A/D直線を設定する。

【0159】

つまり、直線補正後の最終的なA/D変換結果を、0~256の範囲内にすることにより、上記各実施形態の補正機能付A/D変換システムを8ビットA/D変換装置として利用しようとするものである。この場合、領域1及び領域2ではそれぞれ、下表3に示すような近似直線から理想A/D直線への変換が行われる。

【 0 1 6 0 】

【表3】

	近似直線	理想8ビット A/D直線
領域	MIN —	► 0
1	с —	► 128(=256/2)
領 域 2	с —	▶ 128
	МАХ —	▶ 256

【0161】

よって、上表3に示した各領域毎の各直線両端の値を既述の式(8)に代入することに より、次式(16)に示すような直線補正式が得られる。 【0162】

<領域1> MIN≦X≦C の場合

補正値H=(X-MIN)*
$$\frac{128}{(C-MIN)}$$
 (16)

<領域2> C<X≦MAX の場合

10

【0163】

従って、本実施形態によれば、TAD70からの出力データ幅に関係なく、結果的に8 ビットA/D変換装置として利用することができるため、より応用範囲の広いA/D変換 装置の提供が可能となる。

尚、上記例では理想A/D直線の最小値を0、最大値を256としたが、これに限ることなく、最大値と最小値との差が8ビット幅であればどのような値に設定してもよい。また、上記例では8ビット出力を例に挙げて説明したが、8ビット出力はあくまでも一例であって、他のビット数であっても同様の方法で直線補正式を得ることができる。例えば10ビット出力としたい場合は、理想A/D直線の最小値と最大値との差が10ビット(1024)となるような理想A/D直線を設定すればよい。

[0164]

以上、本発明の<u>参考例及び</u>実施形態について説明したが、本発明の実施の形態は上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採 り得ることはいうまでもない。

【0165】

[0166]

[0167]

【0168】

[0169]

<u>例えば、第2実施形態</u>の場合において、2次多項式を導出するために入力電圧範囲の両端の座標点を利用したが、両端を除く任意の3点を用いて導出すれば、より精度の高い2次曲線近似が可能となる。

また、上記第1及び第2<u>参考例、第1実施形態</u>ではそれぞれ、2等分割と4等分割を一 例として説明したが、分割数は任意に決めることができ、分割数が多いほど非直線性誤差 を低減できる。但し分割数が多くなる程、直線補正を実現するための回路構成は複雑化す るため、構成の複雑さと補正精度との兼ね合いを考慮して分割数を決めればよい。また、 各領域は必ずしも等分割しなくてもよい。

[0170]

ただし、各領域の幅がそれぞれ異なっていたりすると、近似直線から理想A/D直線への変換式が複雑化してしまい、そのために、例えば直線補正にかかる時間が増加したり、 或いは直線補正実現のための回路構成が複雑化してしまう。そのため、好ましくは上記第 1又は第2<u>参考例、第1実施形態</u>のように、各領域がそれぞれ同じ幅(入力電圧幅)とな るよう分割するのがよい。

[0171**]**

また、上記第1及び第2<u>参考例、第1実施形態</u>で説明した近似直線から理想A/D直線 への変換式(直線補正式)(9),(10)の導出は、<u>第3参考例</u>で説明した2次曲線か ら直線への変換式導出方法を利用して導出するようにしてもよい。つまり、近似曲線及び 理想A/D直線を共に関数式で表し、両者の関係から例えば式(2)を利用して導出する 30

20

40

)

ことができる。方法は異なっても、導出される直線補正式は同じものである。 **[**0172**]**

更に、上記第1及び第2参考例、第1実施形態では、補正部のみを一つのFPGA内に 構成するようにしたが、これに限らず、例えば第3参考例のように、TAD70や切換ロ ジックも含めて同一のFPGAにて構成してもよい。また、FPGAはあくまでも一例で あり、例えばASICやCPLDなど、種々のICにて実現することも可能である。更に また、上記第3参考例の図9に破線で示したように、当該補正機能付A/D変換システム 60を一つの半導体集積回路101内に構成(1IC化)してもよく、このようにすれば 、当該システム60全体をより小型化・低コスト化することが可能となる。第1参考例(図 1)及び第 2 参考例(図 5)の各補正機能付 A / D 変換システム 1 , 3 0 や、第 1 実施 形態の補正機能付A/D変換システムについても同様であり、当該システム1(又は30))全体を1IC化してもよい。

10

[0173**]**

また、上記各参考例及び実施形態では、TAD70からの出力を直線補正することを例 に挙げて説明したが、直線補正対象となるデジタルデータがTAD出力に限らないことは いうまでもなく、TAD以外の、非直線出力特性を有するあらゆるA/D変換装置に対し て適用することができる。

【図面の簡単な説明】

【図1】 第1参考例の補正機能付A/D変換システムの概略構成を示すブロック図であ る。

- 【図2】 第1参考例のTAD出力特性を示すグラフである。
- 【図3】 近似直線から理想A/D直線への変換原理を説明するための説明図である。
- 【図4】 第1参考例の直線補正後のTAD出力特性を示すグラフである。
- 【図5】 第2参考例の補正機能付A/D変換システムの概略構成を示すブロック図であ る。
- 【図6】 第2参考例のTAD出力特性を示すグラフである。
- 【図7】 第2参考例の領域分割数設定処理を示すフローチャートである。
- 【図8】 第2参考例の直線補正後のTAD出力特性を示すグラフである。
- 【図9】 第3参考例の補正機能付A/D変換システムの概略構成を示すブロック図であ る。
- 【図10】 第3参考例のTAD出力特性を示すグラフである。
- 第1~第3参考例における各直線補正後の非直線性誤差を示すグラフである 【図11】
- 【図12】 第3実施形態のTAD出力特性を示すグラフである。
- 【図13】 第1実施形態の近似直線設定例を示すグラフである。
- 入力電圧範囲の両端以外の点を基準電圧とした場合の非直線性誤差を示すグ 【図14】 ラフである。
- 【図15】 入出力特性曲線を領域毎に直線近似する例を示す説明図である。
- 【図16】 入出力特性曲線を領域毎に直線近似する例を示す説明図である。
- 入出力特性曲線を2次曲線に近似する例を示す説明図である。 【図17】

曲線L1上の任意の座標点を別の曲線L2上の座標点に変換する変換式を導 【図18】 出する方法を説明するための説明図である。

- 【図19】 2次曲線L3上の任意の座標点を直線L4上の座標点に変換する変換式を導 出する方法を説明するための説明図である。
- 【図20】 パルス遅延回路を用いた従来のA/D変換装置(TAD)の概略講構成を示 す説明図である。
- 【図21】 TADによるA/D変換出力特性を示すグラフである。

【符号の説明】

1,30,60…補正機能付A/D変換システム、2,32…基準電圧入力部、3,31 …補正部、4…最小電圧生成部、5…中心電圧生成部、6…最大電圧生成部、7~10,

20

35,36…3ステートアナログスイッチ、11,37…切換ロジック、15…クロック 発生部、16,41…レジスタ、17,42,62…補正ロジック部、18,43…参照 電圧選択部、19…信号出力部、20…最小データ記憶部、21…中心データ記憶部、2 2…最大データ記憶部、26,48,66…補正演算部、27,49,67…補正式設定 部、33…第1参照電圧生成部、34…第2参照電圧生成部、44…分割数選択レジスタ 、46…第1参照電圧記憶部、47…第2参照電圧記憶部、61…補正機能付A/D変換 装置、68…近似式導出部、69…理想A/D関数式導出部、70…TAD、71…パル ス遅延回路、72…遅延ユニット、73…エンコーダ、74…カウンタ、75,76…ラ ッチ、77…減算器、101…半導体集積回路

【図1】



【図2】



















【図7】



















【図13】















【図17】







【図19】



【図20】







フロントページの続き

(72)発明者 増田 純夫埼玉県行田市富士見町1丁目4番地1号 ジェコー株式会社内

審査官 柳下 勝幸

```
(56)参考文献 特開昭 6 4 - 0 5 7 8 2 6 (JP, A)
特開平 0 4 - 2 8 7 5 2 1 (JP, A)
特開平 1 0 - 1 4 5 2 3 1 (JP, A)
特開平 0 8 - 0 3 2 1 0 8 (JP, A)
特開平 0 8 - 0 8 4 0 7 6 (JP, A)
特開昭 6 2 - 0 2 9 3 1 8 (JP, A)
特開 2 0 0 1 - 0 2 1 4 1 7 (JP, A)
```

(58)調査した分野(Int.Cl., DB名)

H03M1/00-1/88