

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4821339号
(P4821339)

(45) 発行日 平成23年11月24日(2011.11.24)

(24) 登録日 平成23年9月16日(2011.9.16)

(51) Int. Cl.	F I
HO2M 3/135 (2006.01)	HO2M 3/135 U
HO2M 3/28 (2006.01)	HO2M 3/28 H

請求項の数 4 (全 12 頁)

(21) 出願番号	特願2006-22754 (P2006-22754)	(73) 特許権者	000006231
(22) 出願日	平成18年1月31日(2006.1.31)		株式会社村田製作所
(65) 公開番号	特開2007-209082 (P2007-209082A)		京都府長岡京市東神足1丁目10番1号
(43) 公開日	平成19年8月16日(2007.8.16)	(74) 代理人	110000970
審査請求日	平成20年10月8日(2008.10.8)		特許業務法人 楓国際特許事務所
		(74) 代理人	100084548
			弁理士 小森 久夫
		(74) 代理人	100123940
			弁理士 村上 辰一
		(72) 発明者	松本 匡彦
			京都府長岡京市東神足1丁目10番1号
			株式会社村田製作所
			内
			最終頁に続く

(54) 【発明の名称】 双方向パルス信号伝送回路および絶縁型スイッチング電源装置

(57) 【特許請求の範囲】

【請求項1】

パルストランスの1次側に1次側パルス信号送信部と1次側パルス信号受信部とを備え、前記パルストランスの2次側に2次側パルス信号送信部と2次側パルス信号受信部とを備え、

前記1次側パルス信号送信部は前記パルストランスの1次側コイルに1次側パルス信号を入力する回路からなり、

前記1次側パルス信号受信部は前記1次側パルス信号送信部からの前記1次側パルス信号が入力されていない状態で前記パルストランスの1次側コイルに発生する、前記1次側パルス信号送信部からの前記1次側パルス信号とは逆極性の信号を入力する回路からなり

10

、
前記2次側パルス信号送信部は前記パルストランスの2次側コイルに2次側パルス信号を入力する回路からなり、

前記2次側パルス信号受信部は前記2次側パルス信号送信部からの前記2次側パルス信号が入力されていない状態で前記パルストランスの2次側コイルに発生する、前記2次側パルス信号送信部からの前記2次側パルス信号とは逆極性の信号を入力する回路からなり

、
前記1次側パルス信号および前記2次側パルス信号は、所定周期で互いに位相が異なるタイミングで生じるものであり、

1つのパルストランスを用いて1次 - 2次間でパルス信号を双方向に伝送することを特

20

徴とする双方向パルス信号伝送回路。

【請求項 2】

前記パルストランスの 1 次側コイルと 2 次側コイルの少なくとも一方は単一の巻線である請求項 1 に記載の双方向パルス信号伝送回路。

【請求項 3】

前記 1 次側パルス信号および前記 2 次側パルス信号は、所定周期でのタイミングに情報を持つものである請求項 1 または 2 に記載の双方向パルス信号伝送回路。

【請求項 4】

少なくとも 1 次側コイルと 2 次側コイルとを有する電力伝送トランスと、該電力伝送トランスの 1 次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する 1 次回路と、前記電力伝送トランスの 2 次側コイルからの出力を整流平滑する整流平滑回路を有する 2 次回路と、請求項 1 ~ 3 のうちいずれか 1 項に記載の双方向パルス信号伝送回路とを備え、

前記双方向パルス信号伝送回路で、前記 1 次回路で発生した制御信号を前記 2 次回路へ伝送し、前記 2 次回路で発生した制御信号を前記 1 次回路へ伝送するようにしたことを特徴とする絶縁型スイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、1つのパルストランスを用いて 1 次 - 2 次間でパルス信号を双方向に伝送する双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置に関するものである。

【背景技術】

【0002】

従来の同期整流型のフォワードコンバータが特許文献 1 に開示されている。図 1 にその特許文献 1 に開示されている同期整流型のフォワードコンバータの回路を示す。

【0003】

この図 1 に示す回路では、トランス 104 の 1 次側の主スイッチ素子 102 がオンすると 2 次側の整流側同期整流素子 105 がトランス 104 の 2 次巻線 104b に発生する電圧によってオンし、逆に、転流側同期整流素子 106 がオフする。ここで転流側同期整流素子 106 がオフするタイミングが遅れると、2つのスイッチ素子 105, 106 を通る短絡経路が形成されてしまうので、トランス 104 の 3 次巻線 104c に直列にスイッチ素子 107 を設け、1 次側の主スイッチ素子 102 をオンするタイミングで、パルストランス 111 を介した制御信号でスイッチ素子 107 をオンさせるように構成している。

【0004】

この構成によって、1 次側の主スイッチ素子 102 がオンする直前に転流側同期整流素子 106 の寄生容量の電荷がスイッチ素子 107 を介して引き抜かれ、転流側同期整流素子 106 が速やかにオフするので短絡が防止される。

【特許文献 1】特許第 3339452 号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

通常、1つのパルストランス(1つのコアに、1次側用と2次側用にそれぞれ1つ以上の巻線を設けた絶縁トランス)を用いた信号伝送回路においては、上記特許文献 1 に示されているように一方通行の信号伝送が行われる。1次側の回路から2次側の回路へ信号伝送するだけでなく、2次側の回路から1次側の回路へも信号伝送が必要な場合は、それぞれに個別のパルストランスを用いることになる。

【0006】

しかし、パルストランスの数が増えれば当然ながら回路基板の面積が増え、その分のコストが上昇し、装置全体が大型化する。特に、安全規格で定められた 1 次 - 2 次間耐圧を

10

20

30

40

50

満たす高耐圧パルストランスが必要な場合は絶縁構造に工夫が必要であり、形状が大きく、高価であるので尚更である。

【 0 0 0 7 】

そこで、この発明の目的は、1つのパルストランスを用いて双方向の信号伝送を行う双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置を提供することにある。

【課題を解決するための手段】

【 0 0 0 8 】

上記課題を解決するために、この発明の双方向パルス信号伝送回路は次のように構成する。

パルストランスの1次側に1次側パルス信号送信部(71)と1次側パルス信号受信部(72)とを備え、前記パルストランスの2次側に2次側パルス信号送信部(81)と2次側パルス信号受信部(82)とを備え、

前記1次側パルス信号送信部(71)は前記パルストランスの1次側コイルに1次側パルス信号を入力する回路からなり、

前記1次側パルス信号受信部(72)は前記1次側パルス信号送信部(71)からの前記1次側パルス信号が入力されていない状態で前記パルストランスの1次側コイルに発生する、前記1次側パルス信号送信部からの前記1次側パルス信号とは逆極性の信号を入力する回路からなり、

前記2次側パルス信号送信部(81)は前記パルストランスの2次側コイルに2次側パルス信号を入力する回路からなり、

前記2次側パルス信号受信部(82)は前記2次側パルス信号送信部(81)からの前記2次側パルス信号が入力されていない状態で前記パルストランスの2次側コイルに発生する、前記2次側パルス信号送信部からの前記2次側パルス信号とは逆極性の信号を入力する回路で構成され、

前記1次側パルス信号および前記2次側パルス信号は、所定周期で互いに位相が異なるタイミングで生じるものとする。

このようにして1つのパルストランスを用いて1次 - 2次間でパルス信号を双方向に伝送可能とする。

【 0 0 0 9 】

前記パルストランスの1次側コイルと2次側コイルの少なくとも一方は単一の巻線であってもよい、すなわち1次側コイルに1次側パルス信号送信部と1次側パルス信号受信部の両方を接続してもよく、または2次側コイルに2次側パルス信号送信部と2次側パルス信号受信部の両方を接続してもよい。

【 0 0 1 0 】

前記1次側パルス信号および前記2次側パルス信号は、例えば所定周期でのタイミング(位相)に情報を持つ。

【 0 0 1 2 】

また、この発明の絶縁型スイッチング電源装置は次のように構成する。

少なくとも1次側コイルと2次側コイルとを有する電力伝送トランスと、該電力伝送トランスの1次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する1次回路と、前記電力伝送トランスの2次側コイルからの出力を整流平滑する整流平滑回路を有する2次回路と、請求項1~3のうちいずれかに記載の双方向パルス信号伝送回路とを備え、

前記双方向パルス信号伝送回路で、前記1次回路で発生した制御信号(タイミング信号)を前記2次回路へ伝送し、前記2次回路で発生した制御信号を前記1次回路へ伝送する。

【発明の効果】

【 0 0 1 3 】

この発明によれば、次のような効果を奏する。

10

20

30

40

50

1つのパルストランスを、1次側から2次側への1次側パルス信号の伝送と、2次側から1次側への2次側パルス信号の伝送とに兼用するので、本来2個のパルストランスが必要な1次 - 2次間双方向のパルス信号伝送を1個のパルストランスで実現できる。その結果、双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置の小型・低コスト化が可能となる。

【発明を実施するための最良の形態】

【0014】

《第1の実施形態》

第1の実施形態に係る双方向パルス信号伝送回路について図2・図3を基に説明する。

図2は第1の実施形態に係る双方向パルス信号伝送回路の回路図、図3はその各点の波形図である。

10

【0015】

この双方向パルス信号伝送回路は、1次巻線（1次側コイル）48Aおよび2次巻線（2次側コイル）48Bを有するパルストランス48を備えている。このパルストランス48の1次側には、1次側電源端子37、1次側パルス信号入力端38、1次側グランド39、1次側パルス信号出力端40を設けている。またパルストランス48の2次側には、2次側電源端子50、2次側パルス信号入力端51、2次側グランド52および2次側パルス信号出力端49を設けている。

【0016】

図2に示すように、1次側電源入力端子37と1次側グランド39との間にNPNトランジスタ45とPNPトランジスタ46の直列回路を接続している。このNPNトランジスタ45とPNPトランジスタ46のベース同士を共通に接続し、その接続点と1次側パルス信号入力端38との間にコンデンサ41および抵抗42の並列回路を接続している。PNPトランジスタ46のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード63を接続している。

20

【0017】

上記2つのトランジスタ45、46の接続点と1次側パルス信号出力端40との間にパルストランス48の1次巻線48Aを接続している。1次側パルス信号出力端40と1次側グランド39との間にはNチャンネルMOSFET47を接続している。このFET47のゲートと1次側パルス信号入力端38との間にはコンデンサ43を接続し、FET47のゲートと1次側グランド39との間に抵抗44を接続している。

30

【0018】

この例では、パルストランス48の1次側の回路と2次側の回路は対称形をなしている。すなわち、2次側電源端子50と2次側グランド52との間にNPNトランジスタ54とPNPトランジスタ55の直列回路を接続している。このNPNトランジスタ54とPNPトランジスタ55のベース同士を共通に接続し、その接続点と2次側パルス信号入力端51との間にコンデンサ56および抵抗57の並列回路を接続している。PNPトランジスタ55のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード64を接続している。上記2つのトランジスタ54、55の接続点と2次側パルス信号出力端49との間にパルストランス48の2次巻線48Bを接続している。2次側パルス信号出力端49と2次側グランド52との間にはNチャンネルMOSFET53を接続している。このFET53のゲートと2次側パルス信号入力端51との間にはコンデンサ58を接続し、FET53のゲートと2次側グランド52との間に抵抗59を接続している。

40

【0019】

まず、1次側パルス信号出力端40と1次側グランド39との間、および、2次側パルス信号出力端49と2次側グランド52との間にはそれぞれ所定の負荷が接続されているものとする。

【0020】

1次側パルス信号入力端38と2次側パルス信号入力端51のどちらからもパルス信号

50

が入力されていない状態においては、NPNトランジスタ45, 54はベース電位が低いのでいずれもオフ状態である。また、1次側パルス信号出力端40から1次側パルス信号入力端38を見たとき、PNPトランジスタ46のエミッタ - ベース間は順方向である。同様に、2次側パルス信号出力端49から2次側パルス信号入力端51を見たとき、PNPトランジスタ55のエミッタ - ベース間は順方向である。そのため、1次側パルス信号出力端40および2次側パルス信号出力端49の電位はいずれもグランドレベルである。また、FET47, 53は、それらのゲート電位がグランドレベルであるのでいずれもオフ状態である。

【0021】

ここで、1次側パルス信号入力端38からパルス信号が入力されると、信号がHレベル（ハイレベル）の間だけトランジスタ45がオンになる。コンデンサ43および抵抗44を介してパルス信号が印加されることによってFET47も一時的にオンになる。トランジスタ46は、エミッタ電位が上昇するものの、ベース電位も上昇するためにオフのままである。そのため、1次側電源端子37からトランジスタ45、1次巻線（1次側コイル）48A、FET47を経由する電流が流れる。

【0022】

なお、この電流が流れても1次側パルス信号出力端40の電位はグランドレベルのままである。すなわちパルス信号を受信することはない。

【0023】

また、1次巻線48Aの両端電圧（1次側パルス信号出力端40を基準にした電圧）は、その1次巻線48Aに電流が流れている間だけHレベルになる。

【0024】

一方、1次巻線48Aに流れる電流によって2次巻線（2次側コイル）48Bには、グランドからトランジスタ55に並列に接続されたダイオード64を介して2次側パルス信号出力端49に至る電流が流れる。なお、このときトランジスタ54、FET53はオフのままである。その結果、2次側パルス信号出力端49にパルス電圧が発生する。

【0025】

なお、2次巻線48Bの両端電圧（2次側パルス信号出力端49を基準にした電圧）は、反対側（トランジスタ55のエミッタ）の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。

【0026】

この双方向パルス信号伝送回路は1次 2次が対称形であるため、2次側から1次側へのパルス信号伝送時も上述の場合と同じ動作になる。したがって、2次側パルス信号入力端51からパルス信号が入力されている間は、1次巻線48Aの両端電圧（1次側パルス信号出力端40を基準にした電圧）は、反対側（トランジスタ46のエミッタ）の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。

【0027】

また、2次巻線48Bの両端電圧（2次側パルス信号出力端49を基準にした電圧）は2次巻線48Bに電流が流れている間だけHレベルになる。

【0028】

このように、1次巻線48Aと2次巻線48Bの両端電圧は、パルス信号の伝送方向が逆になると逆極性（逆方向の波形変化）のパルス状になる。

【0029】

次に、図3の各部電圧波形に従って回路動作を説明する。

タイミングt1において、1次側パルス信号入力端38から1次パルス信号が入力されると、上述したとおり、2次側パルス信号出力端49に、1次回路から伝送されたパルス信号が出力される。

【0030】

タイミングt2において、2次側パルス信号入力端51からパルス信号が入力されると、上述したとおり、1次側パルス信号出力端40に、2次回路から伝送されたパルス信号

10

20

30

40

50

が出力される。

【 0 0 3 1 】

前述の動作により、1次側回路の1次側パルス信号送信部から送信されたパルス信号が2次側回路の2次側パルス信号出力端に出力され、2次側回路の2次側パルス信号送信部から送信されたパルス信号が1次側回路の1次側パルス信号出力端に出力されるので、1つのパルストランス48で1次 - 2次間の双方向伝送が可能である。

【 0 0 3 2 】

但し、1次回路から2次回路にパルス信号を伝送しても、NチャンネルMOSFET53がオンしていると、PNPトランジスタ55パルストランスの2次巻線48B NチャンネルMOSFET53のループで短絡するので、2次側パルス信号出力端49からパルス信号を出力できない。同様に、2次回路から1次回路にパルス信号を伝送しても、NチャンネルMOSFET47がオンしていると、PNPトランジスタ46パルストランス1次巻線48A NチャンネルMOSFET47のループで短絡するので、1次側パルス信号出力端40からパルス信号を出力できない。すなわち、1次回路から2次回路に伝送するパルス信号と、2次回路から1次回路に伝送するパルス信号との発生タイミングが重なってしまうと、伝送できなくなるので、互いの位相をずらして伝送する。

【 0 0 3 3 】

なお、図3に示したように、1次回路から2次回路に伝送する信号と、2次回路から1次回路に伝送する信号はパルストランス48に対して逆極性になっている。1次側パルス信号入力端38からパルス信号が入力されない期間において、パルストランスの1次巻線48Aは、NチャンネルMOSFET47のソースからドレイン方向には、NチャンネルMOSFET47の寄生ダイオードパルストランス1次巻線48A PNPトランジスタ46の流路があり、短絡されている。同様に、2次側パルス信号入力端51からパルス信号が入力されていない期間において、パルストランス2次巻線48Bは、NチャンネルMOSFET53のソースからドレイン方向には、NチャンネルMOSFET53の寄生ダイオードパルストランス2次巻線48B PNPトランジスタ55の流路があり、短絡されている。このようにパルス信号を発生しない期間は、パルス信号の送信部側のパルストランス48のコイル両端が短絡されるので、外来ノイズの影響を受けにくくなる。

【 0 0 3 4 】

この第1の実施形態で示した双方向パルス信号伝送回路において、1次回路から2次回路へ伝送するパルス信号、および2次回路から1次回路へ伝送するパルス信号の伝送タイミングを所定周期に対する特定のタイミングを指定するタイミング信号として使用できる。

【 0 0 3 5 】

また、1次側電源端子37と2次側電源端子50の電圧を調整可能に構成すれば、1次側から2次側へ伝送するパルス信号と2次側から1次側へ伝送するパルス信号の振幅が調整できるので、振幅変調によって1次 - 2次間の情報交換を行うことも可能である。

【 0 0 3 6 】

《第2の実施形態》

次に、第2の実施形態に係る絶縁スイッチ電源装置について図4・図5を基に説明する。

図4は第2の実施形態に係る絶縁スイッチ電源装置の回路図、図5はその各点の波形図である。

【 0 0 3 7 】

この第2の実施形態は、フォワードコンバータの制御回路に第1の実施形態で示した双方向パルス信号伝送回路を備え、主スイッチのオンタイミングを1次回路から2次回路に伝送し、主スイッチをオフすべきタイミングを2次回路から1次回路に伝送するようにしたものである。

【 0 0 3 8 】

電力伝送トランス4には1次巻線4A、2次巻線4B、3次巻線4Cを備えている。1

10

20

30

40

50

次巻線 4 A には直列に主スイッチ素子 5 を接続し、入力端子 1 , 2 の間にコンデンサ 3 を接続している。電力伝送トランス 4 の 2 次巻線 4 B には直列にチョークコイル 9 および整流スイッチ素子 6 を接続し、出力端子 1 0 , 1 1 の間には平滑コンデンサ 1 2 を接続している。また、チョークコイル 9 と平滑コンデンサ 1 2 とともにループを構成し、チョークコイル 9 の励磁エネルギーの放出時の転流経路となる位置に転流スイッチ素子 7 を設けている。

【 0 0 3 9 】

図 4 に示すように、直流入力電源の + 入力 1 と - 入力 (グランド) 2 との間に電力伝送トランス 4 の 1 次巻線 4 A および主スイッチ素子 5 の直列回路を接続している。また、この 2 つの入力 1 - 2 の間にコンデンサ 3 を接続している。

10

【 0 0 4 0 】

主スイッチ素子 5 のゲートには AND ゲート 2 0 、インバータ 1 4 , 1 5 、 NOR ゲート 6 0 、 MOS F E T 4 7 , 2 1 、コンデンサ 1 9 , 4 3 , 6 2 、抵抗 1 6 , 1 8 , 2 3 , 6 1 , 4 4 、ダイオード 1 7 , 2 2 からなる 1 次側の制御回路を接続している。

【 0 0 4 1 】

上記インバータ 1 4 , 1 5 、コンデンサ 1 9 、抵抗 1 6 , 1 8 、ダイオード 1 7 によって発振回路 (マルチバイブレータ) 1 3 を構成している。

【 0 0 4 2 】

抵抗 6 1 およびコンデンサ 6 2 からなる積分回路と NOR ゲート 6 0 で 1 次側パルス信号を生成している。また、この 1 次側パルス信号をコンデンサ 4 3 と抵抗 4 4 を介して F E T 4 7 のゲートに印加することによってパルストランス 4 8 の 1 次巻線 4 8 A の電流経路を構成している。このような矩形波状のパルス信号であっても 2 次側に伝えられれば M O S F E T 6 5 をオンできる。

20

【 0 0 4 3 】

出力端子 1 0 - 1 1 の間には、コンパレータ 3 0 、 AND ゲート 2 9 、基準電圧源 3 6 、コンデンサ 3 2 , 3 3 , 5 8 、抵抗 3 1 , 3 4 , 3 5 , 5 9 、 F E T 5 3 からなる 2 次側の制御回路を設けている。

【 0 0 4 4 】

直流入力電源の + 入力 1 - 入力 2 の間に直流電圧が入力されると、主スイッチ素子 5 がスイッチング動作して直流が交流に変換され、電力伝送トランス 4 の 1 次巻線 4 A から 2 次巻線 4 B に交流電力が伝送される。図 5 の (1) は主スイッチ素子 5 のドレイン電圧、(2) はそのドレイン電流、(3) はそのゲート電圧の波形である。2 次整流回路では整流スイッチ素子 6 、転流スイッチ素子 7 が相補的なタイミングで駆動されて交流を整流し、チョークコイル 9 の 1 次巻線 9 A 、平滑コンデンサ 1 2 で平滑されて再度直流電力に変換され、+ 出力 1 0 、- 出力 1 1 から出力される。

30

【 0 0 4 5 】

詳細な動作は次に述べるとおりである。

1 次側の制御回路において、発振回路 1 3 は最大デューティ比で発振する (図 5 の (4) , (5) 参照) 。

【 0 0 4 6 】

図 5 に示したタイミング t_1 において、インバータ 1 4 の出力電圧 (図 5 の (5) 参照) が H レベルから L レベルに反転し、NOR ゲート 6 0 の第 1 入力 が L になるが、第 2 入力も L レベルなので、NOR ゲート 6 0 出力電圧は L レベルから H レベルに反転する (図 5 の (6) , (7) 参照) 。

40

【 0 0 4 7 】

NOR ゲート 6 0 の出力電圧が H レベルになると、コンデンサ 4 3 を通して N チャネル MOS F E T 4 7 のゲートが充電されてオンし、NOR ゲート 6 0 出力 パルストランスの 1 次巻線 4 8 A F E T 4 7 - 入力 2 の経路で電流が流れる。これにより、パルストランス 4 8 の 3 次巻線 4 8 C に現れるパルス信号電圧により、N チャネル MOS F E T 6 5 のゲートが充電される。

50

【 0 0 4 8 】

この F E T 6 5 がオンすると、主スイッチ素子 5 のオフ期間に転流スイッチ素子 7 のゲートに蓄積された電荷が放電されてオフする。インバータ 1 4 の出力電圧の H レベルから L レベルへの反転により、インバータ 1 5 の出力電圧、すなわち A N D ゲート 2 0 の第 1 入力 (図 5 の (4) 参照) が L レベルから H レベルに反転する。A N D ゲート 2 0 の第 2 入力である N チャネル M O S F E T 2 1 のドレイン電圧はインバータ 1 4 の出力電圧が H レベルの期間にダイオード 2 2、抵抗 2 3 を通して充電されて H レベルになっているので、A N D ゲート 2 0 の出力電圧が L レベルから H レベルに反転し、主スイッチ素子 5 がオンする。

【 0 0 4 9 】

インバータ 1 4 の H L 反転がインバータ 1 5 A N D ゲート 2 0 主スイッチ素子 5 の経路で伝搬される間に、N O R ゲート 6 0 パルストランス 4 8 F E T 6 5 転流スイッチ素子 7 の経路でパルス信号も伝搬されて転流スイッチ素子 7 がオフするので、主スイッチ素子 5 のオン直前に転流スイッチ素子 7 がオフし、整流スイッチ素子 6 と転流スイッチ素子 7 によるループでの短絡電流が発生せず、高効率動作が可能になる。

【 0 0 5 0 】

インバータ 1 5 の L H 反転の後、抵抗 6 1、コンデンサ 6 2 の時定数回路を経て N O R ゲート 6 0 の第 2 入力 L レベルから H レベルに反転し (図 5 の (6) 参照)、N O R ゲート 6 0 の出力 H レベルから L レベルに反転し、パルス信号が消滅する。

【 0 0 5 1 】

一方、2 次側においてはコンパレータ 3 0 の出力が反転すると A N D ゲート 2 9 の出力が L から H に反転する。A N D ゲート 2 9 の出力はこれ自身としてはステップ状の信号である (これによって F E T 5 3 がオフするとローレベルに戻るため波形的にはパルス状に見える)。この信号をコンデンサ 5 8 と抵抗 5 9 を介して F E T 5 3 に印加することによって、一時的に 2 次巻線 4 8 B の電流経路を作っている。そのため、2 次側から 1 次側へはパルス状の信号が伝送されることになる。1 次側に伝えられた信号は F E T 2 1 のゲートに印加され、F E T 2 1 がオンするので A N D ゲート 2 0 の出力がローレベルになり F E T 5 がオフする。

【 0 0 5 2 】

2 次側の制御回路において、コンパレータ 3 0 が出力電圧と基準電圧源 3 6 の分圧電圧とを比較する。コンパレータ 3 0 の反転入力 (-) には、チョークコイル 9 の 1 次巻線 9 A の両端電圧 (図 5 の (8) 参照) を抵抗 3 1、コンデンサ 3 2 で積分したランプ電圧がコンデンサ 3 3 を介して重畳されており、主スイッチ素子 5 のオン期間は漸減する。コンパレータ 3 0 の非反転入力 (+) に入力された出力電圧はリップル成分を含むので、主スイッチ素子 5 のオン期間には漸増する (図 5 の (9) 参照)。

【 0 0 5 3 】

主スイッチ素子 5 のオン期間のタイミング t_2 において、コンパレータ 3 0 の非反転入力 (+) が反転入力 (-) を上回ると、コンパレータ 3 0 の出力電圧が L レベルから H レベルに反転する (図 5 の (1 0) 参照)。A N D ゲート 2 9 のもう一方に入力されたチョークコイル 9 の 2 次巻線 9 B の電圧 (図 5 の (1 1) 参照) は主スイッチ素子 5 のオン期間中は H レベルなので、コンパレータ 3 0 の出力電圧 L H 反転に伴って A N D ゲート 2 9 がオンし (図 5 の (1 2) 参照)、F E T 5 3 もコンデンサ 5 8 を通してゲートが充電されてオンするので、A N D ゲート 2 9 パルストランスの 2 次巻線 4 8 B F E T 5 3 コンパレータの - 出力 1 1 の経路で電流が流れてパルストランス 4 8 の 1 次巻線 4 8 A にパルス信号が発生する。

【 0 0 5 4 】

パルストランス 4 8 の各巻線の巻き方向により、 t_2 で発生するパルス信号は t_1 で発生するパルス信号とは逆の極性になる。(図 5 の (1 3) 参照)

t_2 で発生したパルス信号は 2 次回路から 1 次回路に伝送され、N O R ゲート 6 0 パルストランスの 1 次巻線 4 8 A N チャネル M O S F E T 2 1 のゲートの経路で電流が流

10

20

30

40

50

れてF E T 2 1がオンする。F E T 2 1がオンすると、出力容量に蓄積された電荷が放電して、ドレイン電圧がHレベルからLレベルになるので、A N Dゲート20の出力電圧がHレベルからLレベルに反転する(図5の(3)参照)。すなわち、主スイッチ素子5のオン期間は、オン期間開始からコンパレータ30の非反転入力(+)が反転入力(-)を上回るまでの期間として定義され、出力電圧が減少するとオン期間が長くなり、出力電圧が増加するとオン期間が短くなるように作用する。このため、出力電圧に応じてパルス幅制御が行われて出力電圧が安定化される。

【0055】

この第2の実施形態では、伝統的な誤差アンプとフォトカプラを用いる代わりに、コンパレータとパルストランスを用いて制御しており、入力電圧、出力電流の変動に対して高速応答化できる特長がある。さらに絶対最大定格温度が100程度で、C T R経年劣化の問題があるフォトカプラが不要であるので、動作周囲温度が広く、高信頼性のスイッチング電源装置を構成できる。

10

【0056】

なお、この発明は第1・第2の実施形態に限定されるものではなく、様々な応用が可能である。1次-2次間の双方向パルス信号伝送回路の用途は、第2の実施形態で示した主スイッチ素子のオン・オフタイミングの伝送に限定されず、振幅変調した誤差信号を2次回路から1次回路に伝送し、復調した誤差信号を基に主スイッチ素子をP W M制御するように構成してもよい。

【0057】

また、出力過電圧保護、出力低電圧保護、過熱保護等、保護動作に係わる信号を1次-2次間で伝送してもよい。

20

【0058】

また、1スイッチング周期に第1・第2のパルス信号を1回ずつ伝送するのではなく、複数のパルス信号を伝送してもよい。

【0059】

更に、1次回路から2次回路に伝送する第1のパルス信号と、2次回路から1次回路に伝送する第2のパルス信号とを、トランスに対して同極性になるよう構成してもよい。

【0060】

第1の実施形態では、1次側コイルとして1つの1次巻線48A、2次側コイルとして1つの2次巻線48Bを有するパルストランス48を用いた例を示し、第2の実施形態では、1次側コイルとして1つの1次巻線48A、2次側コイルとして2つの2次巻線48B、48Cを有するパルストランス48を用いた例を示したが、この発明はこれらに限定されるものではない。例えば複数の1次側コイルと複数の2次側コイルを有するパルストランスを用い、そのコイル数に応じたパルス信号送信部・受信部を設けるように構成してもよい。

30

【図面の簡単な説明】

【0061】

【図1】特許文献1に係る絶縁型スイッチング電源装置の構成を示す回路図である。

【図2】第1の実施形態に係る双方向パルス信号伝送回路の構成を示す回路図である。

40

【図3】同双方向パルス信号伝送回路の主要部の波形図である。

【図4】第2の実施形態に係る絶縁型スイッチング電源装置の回路図である。

【図5】同絶縁型スイッチング電源装置の主要部の波形図である。

【符号の説明】

【0062】

- 1 - 絶縁型スイッチング電源装置の+入力端子
- 2 - 絶縁型スイッチング電源装置の-入力端子
- 4 - 電力伝送トランス
- 4A - 1次巻線(1次側コイル)
- 4B - 2次巻線(2次側コイル)


50

- 4 C - 3次巻線
- 5 - 主スイッチ素子
- 6 - 整流スイッチ素子
- 7 - 転流スイッチ素子
- 9 - チョークコイル
- 10 - 絶縁型スイッチング電源装置の+出力端子
- 11 - 絶縁型スイッチング電源装置の-出力端子
- 13 - 発振回路
- 36 - 基準電圧源
- 37 - 1次側電源端子
- 38 - 1次側パルス信号入力端
- 39 - 1次側グランド
- 40 - 1次側パルス信号出力端
- 48 - パルストランス
- 48 A - 1次巻線(1次側コイル)
- 48 B - 2次巻線(2次側コイル)
- 48 C - 3次巻線(2次側コイル)
- 49 - 2次側パルス信号出力端
- 50 - 2次側電源端子
- 51 - 2次側パルス信号入力端
- 52 - 2次側グランド
- 71 - 1次側パルス信号送信部
- 72 - 1次側パルス信号受信部
- 81 - 2次側パルス信号送信部
- 82 - 2次側パルス信号受信部


10

20


【図1】




【図2】




【図3】



【 図 4 】



【 図 5 】



フロントページの続き

(72)発明者 諸見里 英人

京都府長岡京市東神足1丁目10番1号

株式会社村田製作所内

審査官 今井 貞雄

(56)参考文献 実開昭62-177149(JP,U)

特開平11-235029(JP,A)

(58)調査した分野(Int.Cl., DB名)

H02M 3/135

H02M 3/28