# (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2019-201034

(P2019-201034A)

(43) 公開日 令和1年11月21日(2019.11.21)

(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	21/8239 27/105 21/8229 27/102 27/11502	(2006.01) (2006.01) (2006.01) (2006.01) (2017.01)	FI HO1L HO1L G11C G11C	27/105 27/102 27/11502 11/22 11/412	441 391 110	テーマコー 5B015 5F083	ド(参考)
			番 登 請 水 木 詞	清水 · 請水項	の数 16 0	)L (全 33 頁)	最終貝に続く
(21) 出願番号 (22) 出願日	特 平	₹願2018-92986 (P20 <sup>2</sup> 成30年5月14日 (20	18-92986) 18. 5. 14)	(71)出願人 (74)代理人 (74)代理人 (74)代理人 (74)代理人	316005926 ソニーセ 神の95957 弁00095957 弁00096389 弁00101557 弁0101557 弁理士 れの128587	) ミコンダクタソリコ 厚木市旭町四丁目1 ( 名) 金 、 茨 、 「 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、 、	L <b>ーシ</b> ョンズ株 L 4 番 1 号
						f	最終頁に続く

(54) 【発明の名称】半導体装置及び電子機器

(57)【要約】

(19) 日本国特許**庁(JP)** 

【課題】高速での書き込み又は読み出しが可能であり、 かつ高密度での集積化に適した不揮発の半導体メモリを 提供する。

【解決手段】n型FET及びp型FETを含む第1反転 回路と、n型FET及びp型FETを含み、前記第1反 転回路の入力に出力が接続され、前記第1反転回路の出 力に入力が接続された第2反転回路と、電極の一方を前 記第1反転回路の入力に接続された第1強誘電体キャパ シタと、電極の一方を前記第2反転回路の入力に接続さ れた第2強誘電体キャパシタと、前記第1強誘電体キャ パシタの電極の他方、及び前記第2強誘電体キャパシタ の電極の他方と接続するプレート線と、を備える、半導 体装置。

【選択図】図1



(2)

【特許請求の範囲】

【請求項1】

n型FET及びp型FETを含む第1反転回路と、

n型FET及びp型FETを含み、前記第1反転回路の入力に出力が接続され、前記第 1反転回路の出力に入力が接続された第2反転回路と、

電極の一方を前記第1反転回路の入力に接続された第1強誘電体キャパシタと、

電極の一方を前記第2反転回路の入力に接続された第2強誘電体キャパシタと、

前記第1強誘電体キャパシタの電極の他方、及び前記第2強誘電体キャパシタの電極の 他方と接続するプレート線と、

を備える、半導体装置。

【請求項2】

10

前記第1反転回路及び前記第2反転回路の前記n型FET及び前記p型FETは、互いに平行に第1方向に延伸するp型又はn型の活性化領域にそれぞれ設けられる、請求項1 に記載の半導体装置。

【請求項3】

前記第1反転回路及び前記第2反転回路の前記n型FET及び前記p型FETは、前記 第1方向と直交する第2方向に延伸するゲート電極にてそれぞれ電気的に接続される、請 求項2に記載の半導体装置。

【請求項4】

前記第1反転回路の前記ゲート電極から、前記第2反転回路の前記n型FET及び前記 20 p型FETが設けられたp型又はn型の活性化領域のそれぞれに亘って第1シェアコンタ クトが設けられ、

前記第2反転回路の前記ゲート電極から、前記第1反転回路の前記n型FET及び前記 p型FETが設けられたp型又はn型の活性化領域のそれぞれに亘って第2シェアコンタ クトが設けられる、請求項3に記載の半導体装置。

【請求項5】

前記第1強誘電体キャパシタは、前記第1シェアコンタクトの内部に設けられ、前記第 2強誘電体キャパシタは、前記第2シェアコンタクトの内部に設けられる、請求項4に記載の半導体装置。

【請求項6】

前記第1強誘電体キャパシタ及び前記第2強誘電体キャパシタは、スタック型シリンダ形状にて設けられる、請求項5に記載の半導体装置。

【請求項7】

前記第1シェアコンタクト及び前記第2シェアコンタクトは、折曲した平面形状を有する、請求項5に記載の半導体装置。

【請求項8】

前 記 第 1 シェアコンタクト及び前 記 第 2 シェアコンタクトの上には、前 記 第 2 方向に延 伸する前 記 プレート線が 設けられる、請求項 5 に記載の半導体装置。

【請求項9】

前記第1反転回路及び前記第2反転回路の双方において、前記p型FETのソース又は 40 ドレインの一方にはそれぞれ電源線が電気的に接続され、前記p型FETのソース又はド レインの他方にはそれぞれ前記n型FETのソース又はドレインの一方が電気的に接続さ れ、前記n型FETのソース又はドレインの他方にはそれぞれグランド線が電気的に接続 される、請求項4に記載の半導体装置。

【請求項10】

前記電源線及び前記グランド線は、前記第1方向に延伸して設けられる、請求項9に記載の半導体装置。

【請求項11】

前 記 第 1 強 誘 電 体 キャパ シ タ の 電 極 の 他 方 に ソ ー ス 又 は ド レ イ ン の 一 方 が 電 気 的 に 接 続 す る 第 1 選 択 FETと、

前 記 第 2 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 に ソ ー ス 又 は ド レ イ ン の 一 方 が 電 気 的 に 接 続 する第2選択FETと、 をさらに備える、請求項4に記載の半導体装置。 【請求項12】 前記第1選択FET及び前記第2選択FETは、前記第1反転回路及び前記第2反転回 路の前記n型FETが設けられる前記p型の活性化領域にそれぞれ設けられるn型FET である、請求項11に記載の半導体装置。 【請求項13】 前記第1選択FETは、前記第2シェアコンタクトを挟んで前記第1反転回路の前記前 10 記 n 型 F E T と対向する側に設けられ、 前記第2選択FETは、前記第1シェアコンタクトを挟んで前記第2反転回路の前記前 記n型FETと対向する側に設けられる、請求項12に記載の半導体装置。 【請求項14】 前記第1選択FET及び前記第2選択FETのゲートには、前記第2方向に延伸するワ ード線が電気的に接続される、請求項11に記載の半導体装置。 【請求項15】 前記第1選択FET及び前記第2選択FETのソース又はドレインの他方には、前記第 1 方向に延伸する第1ビット線又は第2ビット線がそれぞれ電気的に接続される、請求項 11に記載の半導体装置。 20 【請求項16】 半導体装置を備え、 前記半導体装置は、 n型FET及びp型FETを含む第1反転回路と、 n 型 F E T 及び p 型 F E T を含み、前記第 1 反転回路の入力に出力が接続され、前記第 1反転回路の出力に入力が接続された第2反転回路と、 電極の一方を前記第1反転回路の入力に接続された第1強誘電体キャパシタと、 電極の一方を前記第2反転回路の入力に接続された第2強誘電体キャパシタと、 前 記 第 1 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 、 及 び 前 記 第 2 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他方と接続するプレート線と、 30 を備える、電子機器。 【発明の詳細な説明】 【技術分野】  $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$ 本開示は、半導体装置及び電子機器に関する。 【背景技術】 [0002]同一基板上に設けられたnMOSFET(n型Metal-Oxide-Semico nductor Field-Effect Transistor)及びpMOSFE T ( p 型 M O S F E T ) から構成される C M O S ( C o m p l e m e n t a r y MOS )回路は、消費電力が少なく、高速動作が可能であり、かつ微細化及び高集積化が容易な 回路として知られている。 [0003]そのため、CMOS回路は、多くのLSI(Large Scale Integra tion)デバイスにて用いられている。なお、このようなLSIデバイスは、近年、ア ナログ回路、メモリ及び論理回路などを1つのチップに混載したSoC(System on a Chip)として製品化されている。 [0004]LSIデバイスに搭載されるメモリには、例えば、Static RAM(Stati

c Random Access Memory:SRAM)等が用いられる。SRAM 50

(3)

は、高速動作が可能であるが、電力供給が停止すると記憶された情報が消失する揮発性の メモリである。一方、電力供給が停止した場合でも情報を保持することが可能な不揮発性 のメモリとしては、例えば、Magnetic RAM (MRAM)又はFerroel ectric RAM(FeRAM)等が挙げられる。これらのメモリは、SoCへの混 載だけでなく、メモリチップ単体としても用いることが可能である。 [0005]

(4)

FeRAMは、強誘電体の残留分極の方向を用いて情報を記憶する半導体メモリである 。FeRAMは、例えば、強誘電体膜を用いたキャパシタを配線上に形成した1T1C( 1トランジスタ1キャパシタ)型の構造で形成することができる。ただし、FeRAMの 動作速度は、SRAMの動作速度と比較して遅いため、FeRAMは、キャッシュメモリ 等の用途には不向きであった。

[0006]

そこで、下記の特許文献1には、CMOS回路で構成されるSRAMの記憶ノードに強 誘電体キャパシタを接続した半導体メモリが開示されている。特許文献1に開示された技 術によれば、電力が供給されないスタンバイ時には強誘電体キャパシタに情報を退避させ ることができるため、SRAMに不揮発性を付与することができる。したがって、特許文 献1に開示される半導体メモリでは、高速での書き込み又は読み出しと、不揮発性とを両 立させることができる。

【先行技術文献】

【特許文献】

[0007]

【 特 許 文 献 1 】 特 開 平 8 - 1 8 0 6 7 2 号 公 報

【発明の概要】

【発明が解決しようとする課題】

しかし、上記の特許文献1に開示される技術では、平行平板形状にて強誘電体キャパシ タが形成されるため、強誘電体キャパシタの平面面積が大きくなってしまう。そのため、 特許文献1に開示される半導体メモリは、高密度での集積化には適していなかった。 [0009]

30 そのため、高速での書き込み又は読み出しが可能であり、かつ不揮発な半導体メモリに おいて、より高密度での集積化に適した構造の提案が求められていた。 【課題を解決するための手段】

本開示によれば、n型FET及びp型FETを含む第1反転回路と、n型FET及びp 型FETを含み、前記第1反転回路の入力に出力が接続され、前記第1反転回路の出力に 入力が接続された第2反転回路と、電極の一方を前記第1反転回路の入力に接続された第 1 強誘電体キャパシタと、電極の一方を前記第2反転回路の入力に接続された第2 強誘電 体 キ ャ パ シ タ と 、 前 記 第 1 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 、 及 び 前 記 第 2 強 誘 電 体 キ ャ パシタの電極の他方と接続するプレート線と、を備える、半導体装置が提供される。 [0011]

また、本開示によれば、半導体装置を備え、前記半導体装置は、n型FET及びp型F ETを含む第1反転回路と、n型FET及びp型FETを含み、前記第1反転回路の入力 に出力が接続され、前記第1反転回路の出力に入力が接続された第2反転回路と、電極の 一方を前記第1反転回路の入力に接続された第1強誘電体キャパシタと、電極の一方を前 記 第 2 反 転 回 路 の 入 力 に 接 続 さ れ た 第 2 強 誘 電 体 キ ャ パ シ タ と 、 前 記 第 1 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 、 及 び 前 記 第 2 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 と 接 続 す る プ レ ー ト 線 と、を備える、電子機器が提供される。

本開示によれば、情報を不揮発に記憶可能な第1強誘電体キャパシタ及び第2強誘電体 キャパシタをフリップフロップ回路に接続することができる。また、本開示によれば、第

10

1 強誘電体キャパシタ及び第 2 強誘電体キャパシタをシェアコンタクトの内部にスタック 型シリンダ形状にて形成することができる。 【発明の効果】 [0013]以上説明したように本開示によれば、高速での書き込み又は読み出しが可能であり、か つ高密度での集積化に適した不揮発の半導体メモリを提供することができる。  $\begin{bmatrix} 0 & 0 & 1 & 4 \end{bmatrix}$ なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記 の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る 10 他の効果が奏されてもよい。 【図面の簡単な説明】 [0015]【図1】本開示の一実施形態に係る半導体装置の等価回路を示した回路図である。 【図2】図1で示した半導体装置を適用した記憶装置のメモリセルの等価回路を示した回 路図である。 【 図 3 A 】 メ モ リ セ ル の 平 面 構 造 及 び 断 面 構 造 の 一 部 を 示 す 模 式 図 で あ る 。 【図 3 B】メモリセルの平面構造及び断面構造の一部を示す模式図である。 【 図 4 】 図 3 A 及び図 3 B の平面図を C - C 線で切断した断面を示す模式図である。 【図5】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 20 【図6】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図7】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図8】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図9】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図10】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図11】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図12】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図13】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図14】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 【図15】メモリセルの製造方法の一工程を説明する平面図及び断面図である。 30 【図16】第1記憶ノードN1及び第2記憶ノードN2の状態と、電位との関係を示すヒ ステリシス曲線の一例を示すグラフ図である。 【図17A】復帰時のメモリセルの状態の遷移を説明する説明図である。 【図17B】復帰時のメモリセルの状態の遷移を説明する説明図である。 【図17C】復帰時のメモリセルの状態の遷移を説明する説明図である。 【図18A】復帰時の第1記憶ノードN1及び第2記憶ノードN2の状態の遷移を説明す る説明図である。 【 図 1 8 B 】復帰時の第 1 記憶ノード N 1 及び第 2 記憶ノード N 2 の状態の遷移を説明す る説明図である。 【 図 1 8 C 】復帰時の第 1 記憶ノード N 1 及び第 2 記憶ノード N 2 の状態の遷移を説明す 40 る説明図である。 【図19A】本実施形態に係る電子機器の一例を示す外観図である。 【図19B】本実施形態に係る電子機器の他の例を示す外観図である。 【図19C】本実施形態に係る電子機器の他の例を示す外観図である。 【発明を実施するための形態】 [0016]以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。 なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については 、同一の符号を付することにより重複説明を省略する。 【 0 0 1 7 】

なお、説明は以下の順序で行うものとする。

- 1. 概要
- 2. 構造例
- 3. 製造方法
- 4.動作例
- 5.適用例
- 【0018】
- < 1 . 概要 >

まず、図1を参照して、本開示の一実施形態に係る半導体装置の概要について説明する。図1は、本実施形態に係る半導体装置の等価回路を示した回路図である。

【 0 0 1 9 】

図1に示すように、半導体装置1は、p型FET(Field Effect Tra nsistor)12及びn型FET13を含む第1反転回路11と、p型FET22及 びn型FET23を含む第2反転回路21と、第1強誘電体キャパシタ14と、第2強誘 電体キャパシタ24と、を備える。半導体装置1は、例えば、1ビットの情報を「0」又 は「1」の状態で保持することが可能なフリップフロップ回路である。 【0020】

第1反転回路11は、 p型FET12及び n型FET13を接続して設けられたインバ ータ(NOT)回路である。具体的には、第1反転回路11では、 p型FET12のソー ス又はドレインの一方に電源線 PWRが電気的に接続され、 p型FET12のソース又は ドレインの他方に n型FET13のソース又はドレインの一方が電気的に接続され、 n型 FET13のソース又はドレインの他方にグランド線GNDが電気的に接続される。 p型 FET12のゲート及び n型FET13ゲートは、互いに電気的に接続される。

第1反転回路11は、p型FET12のゲート及びn型FET13ゲートの接続点が入 力となり、p型FET12のソース又はドレインの他方及びn型FET13のソース又は ドレインの一方の接続点が出力となる。また、第1反転回路11の入力は、第2反転回路 21の出力と電気的に接続され、第1反転回路11の出力は、第2反転回路21の入力と 電気的に接続される。さらに、第1反転回路11の出力には、第1強誘電体キャパシタ1 4の電極の一方が接続される。

 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 

第2反転回路21は、 p型FET22及び n型FET23を接続して設けられたインバータ(NOT)回路である。具体的には、第2反転回路21では、 p型FET22のソース又はドレインの一方に電源線 PWRが電気的に接続され、 p型FET22のソース又はドレインの他方に n型FET23のソース又はドレインの一方が電気的に接続される。 n型FET23のゲート及び n型FET23ゲートは、互いに電気的に接続される。 【0023】

第2反転回路21は、 p 型 F E T 22のゲート及び n 型 F E T 23ゲートの接続点が入 力となり、 p 型 F E T 22のソース又はドレインの他方及び n 型 F E T 23のソース又は ドレインの一方の接続点が出力となる。また、第2反転回路21の入力は、第1反転回路 11の出力と電気的に接続され、第2反転回路21の出力は、第1反転回路11の入力と 電気的に接続される。さらに、第2反転回路21の出力には、さらに第2強誘電体キャパ シタ24の電極の一方が接続される。

【0024】

第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24は、一対の電極にて強誘 電体膜を挟持することで構成されるキャパシタである。第1強誘電体キャパシタ14及び 第2強誘電体キャパシタ24は、強誘電体膜の残留分極の方向によって情報を記憶するこ とができる。第1強誘電体キャパシタ14の電極の一方は、第1反転回路11の出力に電 気的に接続され、第1強誘電体キャパシタ14の電極の他方は、任意の電位を印加可能な プレート線PLに電気的に接続される。また、第2強誘電体キャパシタ24の電極の一方 30

10

は、第2反転回路21の出力に電気的に接続され、第2強誘電体キャパシタ24の電極の 他方は、任意の電位を印加可能なプレート線PLに電気的に接続される。 【0025】

半導体装置1は、電力供給時には、第1反転回路11及び第2反転回路21の出力を互いに入力にフィードバックさせることで、「0」又は「1」の状態を保持することができる。具体的には、第1反転回路11の出力を第1記憶ノードN1とし、第2反転回路21の出力を第2記憶ノードN2とすると、半導体装置1は、第1記憶ノードN1の電位、及び第2記憶ノードN2の電位の高低によって情報を記憶することができる。 【0026】

また、半導体装置1では、電力が供給されない時には、第1記憶ノードN1及び第2記 憶ノードN2の状態を第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24に記 憶させることができる。具体的には、半導体装置1は、所定の操作を行うことで、第1記 憶ノードN1及び第2記憶ノードN2の電位に基づいて、第1強誘電体キャパシタ14及 び第2強誘電体キャパシタ24の強誘電体膜の分極状態を制御することができる。 【0027】

したがって、半導体装置1は、電力供給時には、フリップフロップ回路として動作する ことができるため、情報の書き込み又は読み出しを高速で行うことが可能である。また、 半導体装置1は、電力が供給されていない時には、フリップフロップ回路にて保持されて いた情報を不揮発性の第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24に格 納することができる。

[0028]

続いて、図2を参照して、図1で示した半導体装置1を記憶装置のメモリセルに適用した場合について説明する。図2は、図1で示した半導体装置1を適用した記憶装置のメモリセルの等価回路を示した回路図である。

【0029】

図 2 に示すように、記憶装置のメモリセル 1 0 は、図 1 で示した半導体装置 1 の各構成 に加えて、第 1 選択 F E T 1 5 と、第 2 選択 F E T 2 5 と、をさらに備える。

【 0 0 3 0 】

第 1 選択 F E T 1 5 及び第 2 選択 F E T 2 5 は、メモリセル 1 0 の選択及び非選択を制 御する電界効果トランジスタである。第 1 選択 F E T 1 5 及び第 2 選択 F E T 2 5 は、 n 型 F E T として形成される。

【0031】

第1選択FET15のソース又はドレインの一方は、第1強誘電体キャパシタ14の電 極の他方と電気的に接続され、第1選択FET15のソース又はドレインの他方は、第1 ビット線BL1と電気的に接続される。第1選択FET15のゲートは、ワード線WLに 電気的に接続され、第1選択FET15のチャネルのオンオフ状態は、ワード線WLから の印加電圧によって制御される。

[0032]

第2選択FET25のソース又はドレインの一方は、第2強誘電体キャパシタ24の電 極の他方と電気的に接続され、第2選択FET25のソース又はドレインの他方は、第2 ビット線BL2と電気的に接続される。第2選択FET25のゲートは、ワード線WLに 電気的に接続され、第2選択FET25のチャネルのオンオフ状態は、ワード線WLから の印加電圧によって制御される。

【 0 0 3 3 】

記憶装置のメモリセル10に情報を書き込む場合、まず、ワード線WLの電位を高電位 とすることで、第1選択FET15及び第2選択FET25のチャネルをオン状態に遷移 させる。次に、第1ビット線BL1及び第2ビット線BL2に互いに対称となる(一方が 高電位となり、他方が低電位となる)電位を印加することで、半導体装置1のフリップフ ロップの状態を制御することができる。その後、ワード線WLの電位を低電位とすること で、第1選択FET15及び第2選択FET25のチャネルをオフ状態に遷移させる。こ 20

10

れにより、 記憶装置のメモリセル10は、半導体装置1のフリップフロップ回路に情報を 書き込むことができる。

【0034】

一方、記憶装置のメモリセル10から情報を読み出す場合、まず、ワード線WLの電位 をオフにした後、第1ビット線BL1及び第2ビット線BL2に同じ電位を印加する。次 に、ワード線WLの電位を高電位とする。このとき、第1ビット線BL1及び第2ビット 線BL2は、半導体装置1のフリップフロップの状態に基づいて、いずれが高電位となり 、いずれが低電位となるのかが変化する。したがって、記憶装置のメモリセル10は、第 1ビット線BL1の電位及び第2ビット線BL2の電位をアンプ等で増幅することで、半 導体装置1のフリップフロップ回路から情報を読み出すことができる。 【0035】

したがって、メモリセル10を含む記憶装置は、SRAMと同様の動作を行う記憶装置 として動作することができる。なお、メモリセル10を含む記憶装置にて、半導体装置1 のフリップフロップ回路に書き込まれた情報を第1強誘電体キャパシタ14及び第2強誘 電体キャパシタ24に格納する動作、及び第1強誘電体キャパシタ14及び第2強誘電体 キャパシタ24に格納した情報を半導体装置1のフリップフロップ回路に復帰させる動作 については後述する。

【0036】

よって、本実施形態に係る半導体装置1は、SRAMと同様に高速での情報の書き込み 又は読み出しが可能であり、かつ電力供給が失われた状態でも第1強誘電体キャパシタ1 <sup>20</sup> 4及び第2強誘電体キャパシタ24にて情報を保持することが可能である。

【 0 0 3 7 】

< 2 . 構造例 >

続いて、図3A、図3B及び図4を参照して、本実施形態に係る半導体装置1をメモリ セルに用いた記憶装置の具体的な構造について説明する。図3A及び図3Bは、半導体装 置1を用いたメモリセル10の平面構造及び断面構造を示す模式図である。図3A、図3 Bの断面図の各々は、図3A、図3Bの平面図をA-A線又はB-B線の各々で切断した 断面を示す。図4は、図3A及び図3Bの平面図をC-C線で切断した断面を示す模式図 である。

【0038】

なお、図3A及び図3Bの平面図は、各構成の配置を明確にするために、半導体基板1 00の全面に亘って形成される層は省略して記載している。また、図3Aの平面図及び断 面図は、第2層間絶縁膜400から下層の構成のみを示し、図3Bの平面図は、第3層間 絶縁膜500から上層の構成のみを示す。

【 0 0 3 9 】

図 3 A 及び図 3 B に示すように、半導体装置 1 を用いたメモリセル 1 0 は、半導体基板 1 0 0 の上に設けられる。メモリセル 1 0 は、半導体基板 1 0 0 上にマトリクス状に多数 配置されることで、大容量の情報を記憶可能な記憶装置を構成する。

【0040】

第1反転回路11は、n型活性化領域150Bの上にゲート絶縁膜140を介してゲー 40 ト電極131を設けることで形成されたp型FET12と、p型活性化領域150Aの上 にゲート絶縁膜140を介してゲート電極131を設けることで形成されたn型FET1 3と、によって構成される。

**[**0041**]** 

p型FET12のソース又はドレインの一方は、第1コンタクト218、第1配線層3 18及び第2コンタクト419を介して、電源線PWRとして機能する第2配線層515 と電気的に接続される。p型FET12のソース又はドレインの他方は、第1強誘電体キャパシタ14の下部電極111を介して、p型活性化領域150Aに設けられたn型FE T13のソース又はドレインの一方と電気的に接続される。n型FET13のソース又は ドレインの他方は、第1コンタクト211、第1配線層319及び第2コンタクト411 を介して、グランド線GNDとして機能する第2配線層513と電気的に接続される。  $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$ 

(9)

第 1 強誘電体キャパシタ 1 4 は、ゲート電極 1 3 3 、 n 型活性化領域 1 5 0 B 及び p 型 活性化領域150Aに亘って設けられたシェアコンタクトの内部に設けられる。具体的に は、第1強誘電体キャパシタ14は、平坦化膜200を貫通する開口の内側に沿って設け られた下部電極111と、開口に沿って下部電極111の上に設けられた強誘電体膜11 3と、開口を埋め込むように強誘電体膜113の上に設けられた上部電極115と、によ って構成される。

[0043]

第 1 強誘電体キャパシタ 1 4 の下部電極 1 1 1 は、ゲート電極 1 3 3 、 n 型活性化領域 150Bに設けられた p 型 F E T 12のソース又はドレインの他方、及び p 型活性化領域 150Aに設けられたn型FET13のソース又はドレインの一方と電気的に接続される 。 第 1 強 誘 電 体 キ ャ パ シ タ 1 4 の 上 部 電 極 1 1 5 は 、 第 1 配 線 層 3 1 1 、 第 2 コ ン タ ク ト 4 1 2 、 第 2 配 線 層 5 1 1 及 び 第 3 コンタクト 6 1 1 を 介 し て 、 プレート 線 P L と し て 機 能する第3配線層711と電気的に接続される。

 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ 

第 1 選択 F E T 1 5 は、 p 型活性化領域 1 5 0 A の上にゲート絶縁 膜 1 4 0 を介してゲ ート電極132を設けることで n 型 F E T として形成される。第1選択 F E T 1 5 のソー ス又はドレインの一方は、第1強誘電体キャパシタ14の下部電極111と電気的に接続 される。第1選択FET15のソース又はドレインの他方は、第1コンタクト213、第 1 配線層 3 1 3 及び第 2 コンタクト 4 1 4 を介して、第 1 ビット線 B L 1 として機能する 第 2 配線層 5 14と電気的に接続される。第1選択FET15のゲート電極132は、第 1 コンタクト2 1 2 、第 1 配線層 3 1 2 、第 2 コンタクト 4 1 3 、第 2 配線層 5 1 2 及び 第 3 コンタクト 6 1 2 を介して、ワード線 W L として機能する第 3 配線層 7 1 2 と電気的 に接続される。

[0045]

第 2 反転回路 2 1 は、 n 型活性化領域 1 5 0 C の上にゲート絶縁膜 1 4 0 を介してゲー ト 電 極 1 3 3 を 設 け る こ と で 形 成 さ れ た p 型 F E T 2 2 と 、 p 型 活 性 化 領 域 1 5 0 D の 上 にゲート絶縁膜140を介してゲート電極133を設けることで形成されたn型FET2 3と、によって構成される。

[0046]

p 型 F E T 2 2 のソース又はドレインの一方は、第 1 コンタクト 2 1 4 、第 1 配線層 3 1 4 及び第 2 コンタクト 4 1 5 を介して、電源線 P W R として機能する第 2 配線層 5 1 5 と電気的に接続される。 p 型 F E T 2 2 のソース又はドレインの他方は、第 2 強誘電体キ ャパシタ24の下部電極111を介して、p型活性化領域150Dに設けられたn型FE T23のソース又はドレインの一方と電気的に接続される。 n型 FET23のソース又は ド レ イ ン の 他 方 は 、 第 1 コ ン タ ク ト 2 1 5 、 第 1 配 線 層 3 1 5 及 び 第 2 コ ン タ ク ト 4 1 6 を介して、グランド線GNDとして機能する第2配線層517と電気的に接続される。 [0047]

40 第 2 強誘電体キャパシタ 2 4 は、ゲート電極 1 3 1 、 n 型活性化領域 1 5 0 C 及び p 型 活性化領域150Dに亘って設けられたシェアコンタクトの内部に設けられる。具体的に は、第2強誘電体キャパシタ24は、図示されないが第1強誘電体キャパシタ14と同様 に、平坦化膜200を貫通する開口の内側に沿って設けられた下部電極と、開口に沿って 下部電極の上に設けられた強誘電体膜と、開口を埋め込むように強誘電体膜の上に設けら れた上部電極と、によって構成される。

[0048]

第 2 強誘電体キャパシタ 2 4 の下部電極は、ゲート電極 1 3 1 、 n 型活性化領域 1 5 0 Cに設けられた p 型 F E T 2 2 の ソース又はドレインの他方、及び p 型活性化領域 1 5 0 Dに設けられたn型FET23のソース又はドレインの一方と電気的に接続される。第2 強誘電体キャパシタ24の上部電極は、第1配線層311、第2コンタクト412、第2 10

配線層511及び第3コンタクト611を介して、プレート線PLとして機能する第3配線層711と電気的に接続する。

【0049】

第2選択FET25は、p型活性化領域150Dの上にゲート絶縁膜140を介してゲート電極134を設けることでn型FETとして形成される。第2選択FET25のソース又はドレインの一方は、第2強誘電体キャパシタ24の下部電極と電気的に接続される。第2選択FET25のソース又はドレインの他方は、第1コンタクト217、第1配線層317及び第2コンタクト418を介して、第2ビット線BL2として機能する第2配線層516と電気的に接続される。第2選択FET25のゲート電極134は、第1コンタクト216、第1配線層316、第2コンタクト417、第2配線層518及び第3コンタクト613を介して、ワード線WLとして機能する第3配線層712と電気的に接続される。

10

[0050]

以下、メモリセル10の各構成についてより具体的に説明する。

[0051]

半導体基板100は、半導体材料にて構成され、FETの各々が形成される基板である。半導体基板100は、シリコン基板であってもよく、シリコン基板の中にSiО₂等の 絶縁膜を挟み込んだSOI(Silicon On Insulator)基板であって もよい。または、半導体基板100は、ゲルマニウムなどの他の元素半導体で形成された 基板、又はガリウムヒ素(GaAs)、窒化ガリウム(GaN)若しくはシリコンカーバ イド(SiC)等の化合物半導体で形成された基板であってもよい。 【0052】

20

素子分離層105は、絶縁性材料にて構成され、半導体基板100に設けられる活性化 領域の各々を互いに電気的に絶縁する。具体的には、素子分離層105は、p型活性化領 域150A、150D及びn型活性化領域150B、150Cを互いに離隔するように設 けられる。p型活性化領域150A、150D及びn型活性化領域150B、150Cは 、第1方向(例えば、図2に正対して左右方向)に延伸する帯状領域にて設けられ、FE Tの各々が形成される活性化領域として機能する。

【0053】

例えば、 p 型活性化領域 1 5 0 A、 1 5 0 D は、ホウ素( B )又はアルミニウム(A 1 30 )などの p 型不純物を半導体基板 1 0 0 に導入することで形成されてもよい。 n 型活性化 領域 1 5 0 B、 1 5 0 C は、リン( P )又はヒ素( A s )などの n 型不純物を半導体基板 1 0 0 に導入することで形成されてもよい。

[0054]

素子分離層105は、酸化シリコン(SiO<sub>x</sub>)、窒化シリコン(SiN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物で形成されてもよい。具体的には、素子分離層105は、STI(Shallow Trench Isolation)法を用いて、所定領域の半導体基板100の一部をエッチング等で除去した後、形成された開口を酸化シリコン(SiO<sub>x</sub>)で埋め込むことで形成されてもよい。また、素子分離層105は、LOCOS(Local Oxidation of Silicon)法を用いて、所定領域の半導体基板100を熱酸化することで形成されてもよい。

[ 0 0 5 5 ]

ゲート絶縁膜140は、絶縁性材料で構成され、半導体基板100のp型活性化領域1 50A、150D及びn型活性化領域150B、150Cの上に設けられる。ゲート絶縁 膜140は、電界効果トランジスタのゲート絶縁膜として公知の絶縁性材料で形成されて もよい。例えば、ゲート絶縁膜140は、酸化シリコン(SiO<sub>x</sub>)、窒化シリコン(S iN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物で形成されてもよい。 【0056】

ゲート電極131、132、133、134は、導電性材料で構成され、ゲート絶縁膜 140の上に設けられる。ゲート電極131、132、133、134は、p型活性化領

50

域150A、150D及びn型活性化領域150B、150Cが延伸する第1方向と直交する第2方向に延伸して設けられる。具体的には、ゲート電極131は、n型活性化領域 150B及びp型活性化領域150Aに跨って設けられることで、p型FET12及びn 型FET13を形成する。ゲート電極132は、p型活性化領域150Aに跨って設けられることで、n型FETである第1選択FET15を形成する。ゲート電極133は、n 型活性化領域150C及びp型活性化領域150Dに跨って設けられることで、p型FE T22及びn型FET23を形成する。ゲート電極134は、p型活性化領域150Dに 跨って設けられることで、n型FETである第2選択FET25を形成する。 【0057】

例えば、ゲート電極131、132、133、134は、ポリシリコン等にて形成され てもよく、金属、合金、金属化合物、又は金属(Niなど)とポリシリコンとの合金(い わゆるシリサイド)にて形成されてもよい。具体的には、ゲート電極131、132、1 33、134は、金属層と、ポリシリコン層との積層構造にて形成されてもよい。例えば 、ゲート電極131、132、133、134は、ゲート絶縁膜140の上に設けられた TiN又はTaNからなる金属層と、ポリシリコン層との積層構造にて形成されてもよい

【0058】

ソース又はドレイン領域151A、151Dは、p型活性化領域150A、150Dに それぞれ形成されたn型の領域である。ソース又はドレイン領域151A、151Dは、 p型活性化領域150A、150Dの半導体基板100に、リン(P)又はヒ素(As) などのn型不純物を導入することで形成されてもよい。なお、ソース又はドレイン領域1 51A、151Dと、ゲート電極131、132、133、134との間の半導体基板1 00には、ソース又はドレイン領域151A、151Dと同じn型であり、かつソース又 はドレイン領域151A、151Dよりも導電型不純物の濃度が低いLDD(Light 1y-Doped Drain)領域が形成されていてもよい。 【0059】

具体的には、ソース又はドレイン領域151Aは、ゲート電極131、132を挟むように、p型活性化領域150Aにそれぞれ設けられる。ゲート電極131を挟んでゲート電極132と対向する側に設けられたソース又はドレイン領域151Aは、第1コンタクト211、第1配線層319及び第2コンタクト411を介して、グランド線GNDとして機能する第2配線層513と電気的に接続される。ゲート電極132を挟んでゲート電極131と対向する側に設けられたソース又はドレイン領域151Aは、第1コンタクト213、第1配線層313及び第2コンタクト414を介して、第1ビット線BL1として機能する第2配線層514と電気的に接続される。

[0060]

ソース又はドレイン領域151Dは、ゲート電極133、134を挟むように、 p型活 性化領域150Dにそれぞれ設けられる。ゲート電極133を挟んでゲート電極134と 対向する側に設けられたソース又はドレイン領域151Dは、第1コンタクト215、第 1配線層315及び第2コンタクト416を介して、グランド線GNDとして機能する第 2配線層517と電気的に接続される。ゲート電極134を挟んでゲート電極133と対 向する側に設けられたソース又はドレイン領域151Dは、第1コンタクト217、第1 配線層317及び第2コンタクト418を介して、第2ビット線BL2として機能する第 2配線層516と電気的に接続される。

[0061]

ソース又はドレイン領域151B、151Cは、n型活性化領域150B、150Cに それぞれ形成されたp型の領域である。ソース又はドレイン領域151B、151Cは、 n型活性化領域150B、150Cの半導体基板100に、ホウ素(B)又はアルミニウム(A1)などのp型不純物を導入することで形成されてもよい。なお、ソース又はドレイン領域151B、151Cと、ゲート電極131、133との間の半導体基板100に は、ソース又はドレイン領域151B、151Cと同じp型であり、かつソース又はドレ 20

イン領域151B、151Cよりも導電型不純物の濃度が低いLDD(Lightly‐ Doped Drain)領域が形成されていてもよい。 【0062】

具体的には、ソース又はドレイン領域151Bは、ゲート電極131を挟むように、n 型活性化領域150Bにそれぞれ設けられる。ソース又はドレイン領域151Bの一方は 、第1強誘電体キャパシタ14の下部電極111と電気的に接続される。ゲート電極13 1を挟んで第1強誘電体キャパシタ14と対向する側に設けられたソース又はドレイン領 域151Bは、第1コンタクト218、第1配線層318及び第2コンタクト419を介 して、電源線PWRとして機能する第2配線層515と電気的に接続される。 【0063】

ソース又はドレイン領域151Cは、ゲート電極133を挟むように、n型活性化領域 150Cにそれぞれ設けられる。ソース又はドレイン領域151Cの一方は、第2強誘電 体キャパシタ24の下部電極と電気的に接続される。ゲート電極133を挟んで第2強誘 電体キャパシタ24と対向する側に設けられたソース又はドレイン領域151Cは、第1 コンタクト214、第1配線層314及び第2コンタクト415を介して、電源線PWR として機能する第2配線層515と電気的に接続される。

【0064】

サイドウォール絶縁膜131S、132S、133S、134S(ただし、サイドウォ ール絶縁膜132S、133S、134Sは図示されず)は、絶縁性材料で構成され、ゲ ート電極131、132、133、134の各々の側面に側壁として設けられる。具体的 には、サイドウォール絶縁膜131S、132S、133S、134Sは、ゲート電極1 31、132、133、134を含む領域に一様に絶縁膜を成膜した後、該絶縁膜を垂直 異方性エッチングすることで形成することができる。例えば、サイドウォール絶縁膜13 1S、132S、133S、134Sは、酸化シリコン(SiO<sub>x</sub>)、窒化シリコン(S iN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物によって、単層又は複 数層にて形成されてもよい。

【 0 0 6 5 】

サイドウォール絶縁膜131S、132S、133S、134Sは、n型不純物又はp 型不純物を半導体基板100に導入する際に、n型不純物又はp型不純物を遮蔽する。こ れにより、サイドウォール絶縁膜131S、132S、133S、134Sは、ゲート電 極131、132、133、134と、ソース又はドレイン領域151A、151B、1 51C、151Dとの位置関係を自己整合的に制御することができる。サイドウォール絶 縁膜131S、132S、133S、134Sは、半導体基板100へのn型不純物又は p型不純物の導入を段階的に制御することができるため、ソース又はドレイン領域151 A、151B、151C、151Dとゲート電極131、132、133、134との間 に、上述したLDD領域を自己整合的に形成することが可能となる。 【0066】

-導通層131C、132C、133C、134C(ただし、導通層132C、133C 、134Cは図示されず)は、ゲート電極131、132、133、134の各々の上に 設けられ、ゲート電極131、132、133、134の導電性を向上させる。例えば、

40

50

【0067】

よい。

コンタクト領域152A、152B、152C、152Dは、ソース又はドレイン領域 151A、151B、151C、151Dの半導体基板100の表面にそれぞれ設けられ る。コンタクト領域152A、152B、152C、152Dは、ソース又はドレイン領 域151A、151B、151C、151Dと、第1コンタクト211、213、214 、215、217、218、並びに第1強誘電体キャパシタ14及び第2強誘電体キャパ シタ24の下部電極との接触抵抗を低下させる。具体的には、コンタクト領域152A、 152B、152C、152Dは、Niなどの金属と、シリコンとの合金(いわゆるシリ

導通層131C、132C、133C、134Cは、金属又は金属化合物で形成されても

(12)

10

サイド)にて形成されてもよい。

[0068]

平坦化膜200は、絶縁性材料で構成され、FETの各々を埋め込み、半導体基板10 0の全面に亘って設けられる。例えば、平坦化膜200は、酸化シリコン(SiO、)、 窒化シリコン(SiN<sub>V</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物で形 成されてもよい。

[0069]

平坦化膜200には、ゲート電極133、ソース又はドレイン領域151B、並びにゲ ート電極131、132の間のソース又はドレイン領域151Aを露出させる開口と、ゲ ート電極131、ソース又はドレイン領域151C、並びにゲート電極133、134の 間のソース又はドレイン領域151Dを露出させる開口と、が設けられる。また、平坦化 膜200には、第1コンタクト211、212、213、214、215、216、21 7、218を形成するための開口が設けられる。ゲート電極133、ソース又はドレイン 領域151B、並びにゲート電極131、132の間のソース又はドレイン領域151A を露出させる開口の内部には、第1強誘電体キャパシタ14が設けられる。ゲート電極1 31、ソース又はドレイン領域151C、並びにゲート電極133、134の間のソース 又はドレイン領域151Dを露出させる開口の内部には、第2強誘電体キャパシタ24が 設けられる。

[0070]

20 なお、図3A、図3B及び図4では図示しないが、半導体基板100、サイドウォール 絶縁 膜 1 3 1 S 、 1 3 2 S 、 1 3 3 S 、 1 3 4 S 及 び 導 通 層 1 3 1 C 、 1 3 2 C 、 1 3 3 C、134Cの上には、絶縁性材料で構成されたライナー層が半導体基板100の全面に 亘って設けられてもよい。ライナー層は、上述した開口を平坦化膜200に形成する工程 において、ライナー層と平坦化膜200との間で高いエッチング選択比を提供することが できる。これにより、ライナー層は、該工程において、半導体基板100にエッチングが 進行することを防止することができる。例えば、ライナー層は、酸化シリコン(SiO、 、窒化シリコン(SiN、)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物 で形成されてもよい。具体的には、平坦化膜200が酸化シリコン(SiOx)で形成さ れる場合、ライナー層は、窒化シリコン(SiN,)で形成されてもよい。 30

また、 ライナー 層は、 ゲート 絶縁 膜 1 4 0 の下の 半導体 基板 1 0 0 に対して、 圧縮応力 又は引張応力を付与する層として形成されてもよい。このような場合、ライナー層は、応 力効果によって、半導体基板100に形成されるチャネルのキャリア移動度を向上させる ことができる。

[0072]

ここで、第1強誘電体キャパシタ14の構成について、図4をさらに参照して説明する

[0073]

図4に示すように、第1強誘電体キャパシタ14は、下部電極111と、強誘電体膜1 13と、上部電極115と、にて構成されるスタック型シリンダ形状のキャパシタである

[0074]

下 部 電 極 1 1 1 は 、 導 電 性 材 料 で 構 成 さ れ 、 ソ ー ス 又 は ド レ イ ン 領 域 1 5 1 A 、 1 5 1 B及びゲート電極133を露出させるように平坦化膜200に形成された開口の内側に沿 って設けられる。具体的には、平坦化膜200に形成された開口は、ゲート電極133、 ソース又はドレイン領域151B、並びにゲート電極131、132の間のソース又はド レイン領域151Aを露出させるように折曲した平面形状にて設けられる。これにより、 下 部 電 極 1 1 1 は 、 開 口 に よ っ て 露 出 さ れ た ソ ー ス 又 は ド レ イ ン 領 域 1 5 1 A 、 1 5 1 B 及びゲート電極133をそれぞれ電気的に接続することができる。 [0075]

10

例えば、下部電極111は、チタン(Ti)若しくはタングステン(W)などの金属、 又は窒化チタン(TiN)若しくは窒化タンタル(TaN)などの金属化合物で形成され てもよい。また、下部電極111は、ルテニウム(Ru)又は酸化ルテニウム(RuO<sub>2</sub> )などで形成されてもよい。下部電極111は、ALD(Atomic Layer D eposition)、CVD(Chemical Vapor Deposition )又はIMP(Ionized Metal Plasma)によるスパッタ等を用いて 形成することができる。

(14)

【0076】

強誘電体膜113は、強誘電体材料にて構成され、平坦化膜200に形成された開口の 内側に沿って、下部電極111の上に設けられる。強誘電体膜113は、自発的に分極し 、かつ残留分極の方向を外部電界にて制御可能な強誘電体材料にて形成される。例えば、 強誘電体膜113は、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O₃:PZT)又はタ ンタル酸ビスマス酸ストロンチウム(SrBi₂Ta₂Oぅ:SBT)などのペレブスカ イト構造の強誘電体材料にて形成されてもよい。また、強誘電体膜113は、HfOҳ、 ZrOҳ又はHfZrOҳなどの高誘電体材料からなる膜を熱処理等によって変質させた 強誘電体膜であってもよく、上記の高誘電体材料からなる膜にランタン(La)、シリコ ン(Si)又はガドリニウム(Gd)などの原子を導入することで変質させた強誘電体膜 であってもよい。さらに、強誘電体膜113は、単層にて形成されてもよく、複数層にて 形成されてもよい。例えば、強誘電体膜113は、HfOҳなどの強誘電体材料からなる 単層膜であってもよい。強誘電体膜113は、ALD又はCVD等を用いることで形成す ることができる。

【 0 0 7 7 】

上部電極115は、導電性材料にて構成され、平坦化膜200に形成された開口を埋め 込むように、強誘電体膜113の上に設けられる。例えば、上部電極115は、チタン( Ti)若しくはタングステン(W)などの金属、又は窒化チタン(TiN)若しくは窒化 タンタル(TaN)などの金属化合物で形成されてもよい。また、上部電極115は、ル テニウム(Ru)又は酸化ルテニウム(RuO<sub>2</sub>)などで形成されてもよい。上部電極1 15は、ALD又はCVD等を用いることで形成することができる。

【0078】

なお、第2強誘電体キャパシタ24を構成する下部電極、強誘電体膜及び上部電極につ <sup>30</sup> いては、形成される平面位置が異なる以外は、第1強誘電体キャパシタと実質的に同様で あるため、ここでの説明は省略する。

【0079】

第1コンタクト211、212、213、214、215、216、217、218は、導電性材料で構成され、平坦化膜200を貫通して設けられる。例えば、第1コンタクト211、212、213、214、215、216、217、218は、チタン(Ti)若しくはタングステン(W)などの低抵抗の金属、又は窒化チタン(TiN)若しくは 窒化タンタル(TaN)などの金属化合物で形成されてもよい。第1コンタクト211、 212、213、214、215、216、217、218は、単層で形成されてもよく、 複数層の積層体で形成されてもよい。例えば、第1コンタクト211、212、213、214、215、217、218は、Ti又はTiNと、Wとの積層体にて形成されてもよい。

【 0 0 8 0 】

具体的には、第1コンタクト211は、ゲート電極131を挟んでゲート電極132と 対向する側に設けられたソース又はドレイン領域151Aの上に設けられ、n型FET1 3のソース又はドレインの他方と、第1配線層319とを電気的に接続する。第1コンタ クト212は、ゲート電極132の上に設けられ、第1選択FET15のゲート電極13 2と、第1配線層312とを電気的に接続する。第1コンタクト213は、ゲート電極1 32を挟んでゲート電極131と対向する側に設けられたソース又はドレイン領域151 Aの上に設けられ、第1選択FET15のソース又はドレインの他方と、第1配線層31 10

3 とを電気的に接続する。第1コンタクト214は、ゲート電極133を挟んで第2強誘 電体キャパシタ24と対向する側に設けられたソース又はドレイン領域151Cの上に設 けられ、p型FET22のソース又はドレインの一方と、第1配線層314とを電気的に 接続する。

(15)

**[**0081**]** 

第1コンタクト215は、ゲート電極133を挟んでゲート電極134と対向する側に 設けられたソース又はドレイン領域151Dの上に設けられ、n型FET23のソース又 はドレインの他方と、第1配線層315とを電気的に接続する。第1コンタクト216は 、ゲート電極134の上に設けられ、第2選択FET25のゲート電極134と、第1配 線層316とを電気的に接続する。第1コンタクト217は、ゲート電極134を挟んで ゲート電極133と対向する側に設けられたソース又はドレイン領域151Dの上に設け られ、第2選択FET25のソース又はドレインの他方と、第1配線層317とを電気的 に接続する。第1コンタクト218は、ゲート電極131を挟んで第1強誘電体キャパシ タ14と対向する側に設けられたソース又はドレイン領域151Bの上に設けられ、p型 FET12のソース又はドレインの一方と、第1配線層318とを電気的に接続する。 【0082】

第1層間絶縁膜300は、第1配線層311、312、313、314、315、31 6、317、318、319を埋め込み、平坦化膜200の上に半導体基板100の全面 に亘って設けられる。第1層間絶縁膜300は、例えば、酸化シリコン(SiO<sub>x</sub>)、窒 化シリコン(SiN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物で形成 されてもよい。

【 0 0 8 3 】

第1 配線層311、312、313、314、315、316、317、318、31 9は、導電性材料にて構成され、平坦化膜200の上に設けられる。第1 配線層311、 312、313、314、315、316、317、318、319は、例えば、銅(C u)又はアルミニウム(A1)等の金属材料で形成されてもよく、Cuのダマシン構造又 はデュアルダマシン構造にて形成されてもよい。

具体的には、第1配線層311は、第1強誘電体キャパシタ14及び第2強誘電体キャ パシタ24の上に設けられ、第1強誘電体キャパシタ14及び第2強誘電体キャパシタ2 4の上部電極を互いに電気的に接続する。第1配線層312は、第1コンタクト212の 上に設けられ、第1配線層313は、第1コンタクト213の上に設けられ、第1配線層 314は、第1コンタクト214の上に設けられ、第1配線層315は、第1コンタクト 215の上に設けられ、第1配線層316は、第1コンタクト216の上に設けられ、第 1配線層317は、第1コンタクト217の上に設けられ、第1配線層318は、第1コ ンタクト218の上に設けられ、第1配線層319は、第1コンタクト2110上に設け られる。

[0085]

第2層間絶縁膜400は、第2コンタクト411、412、413、414、415、 416、417、418、419を埋め込み、第1層間絶縁膜300の上に半導体基板1 00の全面に亘って設けられる。第2層間絶縁膜400は、例えば、酸化シリコン(Si O<sub>x</sub>)、窒化シリコン(SiN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒 化物で形成されてもよい。

【 0 0 8 6 】

第2コンタクト411、412、413、414、415、416、417、418は、導電性材料で構成され、第2層間絶縁膜400を貫通して設けられる。例えば、第2コンタクト411、412、413、414、415、416、417、418は、チタン(Ti)若しくはタングステン(W)などの低抵抗の金属、又は窒化チタン(TiN)若しくは窒化タンタル(TaN)などの金属化合物で形成されてもよい。第2コンタクト411、412、413、414、415、416、417、418は、単層で形成されて

10



もよく、複数層の積層体で形成されてもよい。例えば、第2コンタクト411、412、 413、414、415、416、417、418は、Ti又はTiNと、Wとの積層体 にて形成されてもよい。

【0087】

具体的には、第2コンタクト411は、第1配線層319の上に設けられ、第2コンタクト412は、第1配線層311の上に設けられ、第2コンタクト413は、第1配線層 312の上に設けられ、第2コンタクト414は、第1配線層313の上に設けられ、第 2コンタクト415は、第1配線層314の上に設けられ、第2コンタクト416は、第 1配線層315の上に設けられ、第2コンタクト417は、第1配線層316の上に設け られ、第2コンタクト418は、第1配線層317の上に設けられ、第2コンタクト41 9は、第1配線層318の上に設けられる。

【0088】

第3層間絶縁膜500は、第2配線層511、512、513、514、515、51 6、517、518を埋め込み、第2層間絶縁膜400の上に半導体基板100の全面に 亘って設けられる。第3層間絶縁膜500は、例えば、酸化シリコン(SiO<sub>x</sub>)、窒化 シリコン(SiN<sub>x</sub>)又は酸窒化シリコン(SiON)などの絶縁性の酸窒化物で形成さ れてもよい。

【0089】

第2 配線層511、512、513、514、515、516、517、518は、導 電性材料で構成され、第2層間絶縁膜400の上に設けられる。第2 配線層511、51 2、513、514、515、516、517、518は、例えば、銅(Cu)又はアル ミニウム(A1)等の金属材料で形成されてもよく、Cuのダマシン構造又はデュアルダ マシン構造にて形成されてもよい。

【0090】

具体的には、第2配線層513は、第1方向に延伸するグランド線GNDとして第2コ ンタクト411の上に設けられる。第2配線層514は、第1方向に延伸する第1ビット 線BL1として第2コンタクト414の上に設けられる。第2配線層515は、第1方向 に延伸する電源線PWRとして第2コンタクト415、419の上に設けられる。第2配 線層516は、第1方向に延伸する第2ビット線BL2として第2コンタクト418の上 に設けられる。第2配線層517は、第1方向に延伸するグランド線GNDとして第2コ ンタクト416の上に設けられる。第2配線層511は、第2コンタクト412の上に設 けられ、第2配線層512は、第2コンタクト413の上に設けられ、第2配線層518 は、第2コンタクト417の上に設けられる。

[0091]

第4層間絶縁膜600は、第3コンタクト611、612、613を埋め込み、第3層 間絶縁膜500の上に半導体基板100の全面に亘って設けられる。第4層間絶縁膜60 0は、例えば、酸化シリコン(SiO<sub>x</sub>)、窒化シリコン(SiN<sub>x</sub>)又は酸窒化シリコ ン(SiON)などの絶縁性の酸窒化物で形成されてもよい。 【0092】

第3コンタクト611、612、613は、導電性材料で構成され、第4層間絶縁膜6 40 00を貫通して設けられる。例えば、第3コンタクト611、612、613は、チタン (Ti)若しくはタングステン(W)などの低抵抗の金属、又は窒化チタン(TiN)若 しくは窒化タンタル(TaN)などの金属化合物で形成されてもよい。第3コンタクト6 11、612、613は、単層で形成されてもよく、複数層の積層体で形成されてもよい 。例えば、第3コンタクト611、612、613は、Ti又はTiNと、Wとの積層体 にて形成されてもよい。

【0093】

具体的には、第3コンタクト611は、第2配線層511の上に設けられ、第3コンタ クト612は、第2配線層512の上に設けられ、第3コンタクト613は、第2配線層 518の上に設けられる。 10

20

【0094】

第5層間絶縁膜700は、第3配線層711,712を埋め込み、第4層間絶縁膜60 0の上に半導体基板100の全面に亘って設けられる。第5層間絶縁膜700は、例えば、酸化シリコン(SiO<sub>x</sub>)、窒化シリコン(SiN<sub>x</sub>)又は酸窒化シリコン(SiON )などの絶縁性の酸窒化物で形成されてもよい。

【0095】

第3配線層711、712は、導電性材料で構成され、第4層間絶縁膜600の上に設けられる。第3配線層711、712は、例えば、銅(Cu)又はアルミニウム(A1)等の金属材料で形成されてもよく、Cuのダマシン構造又はデュアルダマシン構造にて形成されてもよい。具体的には、第3配線層711は、第1方向と直交する第2方向に延伸するプレート線PLとして第3コンタクト611の上に設けられる。第3配線層712は、第1方向と直交する第2方向に延伸するワード線WLとして第3コンタクト612、613の上に設けられる。

【0096】

上記の構造によれば、半導体装置1を用いたメモリセル10では、シェアコンタクトの 内部に第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24をスタック型シリン ダ形状にて形成することができる。したがって、メモリセル10は、平面面積をより縮小 することができるため、記憶装置の記憶密度をより高めることが容易になる。また、メモ リセル10では、第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24の容量を より大きくすることができるため、メモリセル10の信頼性を向上させることができる。 【0097】

< 3 . 製造方法 >

続いて、図5~図15を参照して、本実施形態に係る半導体装置1を用いたメモリセル 10の製造方法について説明する。図5~図15は、メモリセル10の製造方法の各工程 を説明する平面図及び断面図である。

[0098]

なお、図 5 ~図 1 5 においても、図 3 A 及び図 3 B と同様に、半導体基板 1 0 0 の全面 に亘って形成された層の記載は省略している。また、断面図の各々は、平面図を A - A 線 、又は B - B 線の各々で切断した断面を示す。

【0099】

まず、図5に示すように、半導体基板100に素子分離層105を形成し、FETの各 々が形成されるp型活性化領域150A、150D、及びn型活性化領域150B、15 0Cを形成する。

具体的には、Siからなる半導体基板100上に、ドライ酸化等にてSiO2 膜を形成 し、さらに減圧CVD(Chemical Vapor Deposition)等にて Si<sub>3</sub>N4 膜を形成する。続いて、 p型活性化領域150A、150D、及び n型活性化 領域150B、150Cを形成する領域を保護するようにパターニングされたレジスト層 をSi<sub>3</sub>N4 膜の上に形成した後、SiO2 膜、Si<sub>3</sub>N4 膜及び半導体基板100を3 50 nm~400 nmの深さでエッチングする。次に、 膜厚650 nm~700 nmにて SiO2を成膜し、エッチングによる開口を埋め込むことで、素子分離層105を形成す る。SiO2の成膜には、例えば、段差被覆性が良好であり、かつ緻密なSiO2 膜を形 成することが可能な高密度プラズマCVDを用いてもよい。

続いて、CMP(Chemical Mechanical Polish)等を用い て、過剰に成膜されたSiO<sub>2</sub>膜を除去することで、半導体基板100の表面を平坦化す る。CMPによるSiO<sub>2</sub>膜の除去は、例えば、Si<sub>3</sub>N<sub>4</sub>膜が露出するまで行えばよい

【0102】

さらに、熱リン酸等を用いてSi<sub>3</sub>N<sub>4</sub>膜を除去する。なお、素子分離層105のSi 50

10

30

O<sub>2</sub> 膜をより緻密な膜とするため、又はp型活性化領域150A、150D、及びn型活性化領域150B、150Cの角を丸めるために、Si<sub>3</sub>N<sub>4</sub> 膜の除去の前に半導体基板 100をN<sub>2</sub>、O<sub>2</sub>又はH<sub>2</sub>/O<sub>2</sub>環境下でアニーリングすることも可能である。 【0103】

次に、半導体基板100のp型活性化領域150A、150D、及びn型活性化領域1 50B、150Cに対応する領域の表面を10nm程度酸化して酸化膜100Aを形成す る。その後、p型活性化領域150A、150Dに対応する領域の半導体基板100に、 p型不純物(例えば、ホウ素(B)など)をイオン注入することで、p型活性化領域15 0A、150Dを形成する。また、n型活性化領域150B、150Cに対応する領域の 半導体基板100に、n型不純物(例えば、ヒ素(As)など)をイオン注入することで 、n型活性化領域150B、150Cを形成する。

【0104】

次に、図6に示すように、ゲート絶縁膜140を成膜した後、ゲート絶縁膜140の上 に、ゲート電極131、132、133、134を形成する。 【0105】

具体的には、まず、半導体基板100の表面を覆う酸化膜100Aをフッ化水素酸溶液 等で剥離する。その後、700 の02を用いたドライ酸化又はRTA(Rapid T hermal Anneal)処理によって、半導体基板100の上にSiO2からなる ゲート絶縁膜140を膜厚1.5nm~10nmにて形成する。なお、ドライ酸化に用い るガスとしては、O2の他に、H2/O2、N2O又はNOの混合ガスを用いてもよい。 また、ゲート絶縁膜140を形成する際に、プラズマ窒化を用いることで、SiO2膜中 に窒素ドーピングを行うことも可能である。

[0106]

次に、SiH<sub>4</sub>ガスを原料ガスとし、成膜温度を580 ~620 とする減圧CVD を用いて、ポリシリコンを膜厚50nm~150nmにて成膜する。その後、パターニン グされたレジストをマスクとして、成膜されたポリシリコンに対して異方性エッチングを 行うことにより、ゲート電極131、132、133、134を形成する。異方性エッチ ングには、例えば、HBr又はC1系のガスを用いることができる。例えば、40nmノ ードでは、ゲート幅を40nm~50nm程度として、ゲート電極131、132、13 3、134を形成してもよい。

【0107】

なお、ゲート電極131、132、133、134は、メモリセル10が形成される領 域以外のロジック領域等に設けられるトランジスタのゲート電極と同時に形成されてもよい。

[0108]

次に、図7に示すように、ゲート電極131、132、133、134の両側面にサイ ドウォール絶縁膜131S、132S、133S、134S(サイドウォール絶縁膜13 2S、133S、134Sは図示されず)を形成する。その後、半導体基板100のp型 活性化領域150A、150D、及びn型活性化領域150B、150Cに、ソース又は ドレイン領域151A、151D、151B、151Cをそれぞれ形成する。 【0109】

具体的には、 p 型活性化領域 1 5 0 A、 1 5 0 Dのゲート電極 1 3 1、 1 3 2、 1 3 3 、 1 3 4 の両側に n 型不純物であるヒ素(A s)を5 k e V ~ 2 0 k e Vにて、 5 ~ 2 0 × 1 0 <sup>1 3</sup>個 / c m <sup>2</sup>の濃度でイオン注入する。なお、 n 型不純物として、リン(P)を 用いることも可能である。また、 n 型活性化領域 1 5 0 B、 1 5 0 Cのゲート電極 1 3 1 、 1 3 3 の両側に p 型不純物であるフッ化ホウ素(B F <sub>2</sub>)を 3 k e V ~ 5 k e Vにて、 5 ~ 2 0 × 1 0 <sup>1 3</sup>個 / c m <sup>2</sup>の濃度でイオン注入する。これにより、 p 型活性化領域 1 5 0 A、 1 5 0 D、 及び n 型活性化領域 1 5 0 B、 1 5 0 Cの各々に L D D領域を形成す る。 L D D 領域を形成することで、 短チャネル効果を抑制することができるため、 F E T の特性ばらつきを抑制することが可能である。 10

[0110]

次に、プラズマCVDによってSiO。を膜厚10nm~30nmで成膜した後、プラ ズマCVDによってSi₃N₄を膜厚30nm~50nmで成膜し、サイドウォール用の 絶縁膜を形成する。その後、サイドウォール用の絶縁膜に対して、異方性エッチングを行 うことで、ゲート電極131、132、133、134の両側面にサイドウォール絶縁膜 1315、1325、1335、1345を形成する。

(19)

[0111]

その後、 p 型活性化領域150A、150Dのゲート電極131、132、133、1 3 4 の両側にn型不純物であるヒ素(As)を20keV~50keVにて、1~2×1 0<sup>15</sup>個/cm<sup>2</sup>の濃度でイオン注入する。また、n型活性化領域150B、150Cの ゲート電極131、133の両側にp型不純物であるフッ化ホウ素(BF 。)を5keV ~10keVにて、1~2×10<sup>15</sup>個/cm<sup>2</sup>の濃度でイオン注入する。これにより、 ゲート電極131、132、133、134の両側にソース又はドレイン領域151A、 151D、151B、151Cが形成される。さらに、1000 にて5秒間のRTA( Rapid Thermal Annealing)を行うことにより、イオン注入した n 型 不 純 物 及 び p 型 不 純 物 を 活 性 化 さ せ る 。 こ れ に よ り 、 半 導 体 基 板 1 0 0 の 上 に F E T の各々が形成される。なお、導入した不純物の活性化を促進し、かつ不純物の拡散を抑制 するために、スパイクRTAにて不純物の活性化を行うことも可能である。 

20 続いて、スパッタ等にて、半導体基板100の全面に亘って、Niを膜厚6nm~8n mにて成膜した後、300~450 にて10秒~60秒のRTAを行うことで、Si 上のNiをシリサイド(NiSi)化させる。SiO,上のNiは未反応のまま残るため 、H<sub>2</sub>SO<sub>4</sub>/H<sub>2</sub>O<sub>2</sub>を用いてSiO<sub>2</sub>上の未反応のNiを除去する。これにより、ゲ ート電極131、132、133、134、並びにソース又はドレイン領域151A、1 51B、151C、151Dに、NiSiからなる導通層131C、132C、133C 、133C、並びにコンタクト領域152A、152B、152C、152Dが形成され る(導通層132C、133C、133Cは図示されず)。なお、Niに替えてCo又は NiPtを成膜することで、CoSi, 又はNiSiにて導通層131C、132C、1 33C、133C、並びにコンタクト領域152A、152B、152C、152Dを形 成してもよい。Co又はNiPtを成膜した場合のRTAの温度は、適宜設定され得る。 

続いて、図8に示すように、FETの各々を埋め込むように半導体基板100の全面に 亘って平坦化膜200を形成した後、平坦化膜200に開口を形成し、該開口の内部に下 部電極111を形成する。

[0114]

具体的には、半導体基板100の上に、CVD等を用いて、SiO,を膜厚100nm ~ 5 0 0 n m に て 成 膜 し た 後 、 C M P 法 に よ っ て 平 坦 化 を 行 う こ と で 、 平 坦 化 膜 2 0 0 を 形成する。

[0115]

なお、図示しないが、平坦化膜200を形成する前に、半導体基板100の上に、Si Nからなるライナー層を半導体基板100の全面に亘って形成してもよい。例えば、プラ ズマCVDを用いて、SiNを膜厚10nm~50nmにて成膜することで、ライナー層 を形成してもよい。ライナー層は、半導体基板100に圧縮応力又は引張応力を付与する 層として形成することも可能である。ライナー層を形成することにより、後段の工程で、 平坦化膜200とライナー層とのエッチング選択比が高くなる条件で平坦化膜200をエ ッチングすることができるため、より高い制御性にてエッチングを行うことができる。 [0116]

次に、リソグラフィにてパターニングされたレジストをマスクとする異方性エッチング を用いて、平坦化膜200に、ソース又はドレイン領域151A、151B並びにゲート 電極133を露出させる開口と、ソース又はドレイン領域151C、151D並びにゲー

10

30

ト電極131を露出させる開口と、を形成する。開口は、例えば、幅60 nmかつ深さ200 nmにて形成することができる。このとき、開口のアスペクト比が20程度であれば、開口を形成するエッチング、及び後段の成膜による開口の埋め込みを問題なく行うことが可能である。異方性エッチングは、例えば、フルオロカーボン系のガスを用いることで行うことができる。また、上述したライナー層を用いることで、制御性良くエッチングをストップすることができる。

**[**0 1 1 7 **]** 

次に、ALD、CVD又はIMPによるスパッタを用いて、平坦化膜200に形成した 開口の内部形状に沿って、ソース又はドレイン領域151A、151B並びにゲート電極 133の上にTiNを膜厚5nm~20nmで成膜し、第1強誘電体キャパシタ14の下 部電極111を形成する。なお、下部電極111を形成する材料として、TiNに替えて 、TaN、Ru、又はRuO<sub>2</sub>などを用いることも可能である。

【0118】

その後、成膜した下部電極1110の各々の上にレジストを塗布した後、該レジスト及び 下部電極111が同程度のエッチング選択比となる条件でエッチバックを行うことで、下 部電極111を開口の開口面から後退させる。これにより、開口の底部及び側面に下部電 極111を残しつつ、下部電極1110の肩部を後退させることで、リセスを形成すること ができる。

【0119】

次に、図9に示すように、下部電極111の上に強誘電体膜113を成膜し、さらに強<sup>20</sup> 誘電体膜113の上に上部電極115を成膜することで、開口の各々の内部に第1強誘電 体キャパシタ14を形成する。

[0120]

具体的には、下部電極111の各々の上に、平坦化膜200に設けた開口の内部形状に 沿って、高誘電体材料である酸化ハフニウム(HfO<sub>x</sub>)をCVD又はALDにて膜厚3 nm~10nmにて成膜することで、強誘電体膜113を形成する。なお、高誘電体材料 である酸化ハフニウム(HfO<sub>x</sub>)は、後段にて、アニール処理が行われることで強誘電 体材料に変換される。

【0121】

なお、酸化ハフニウムに替えて、酸化ジルコニウム(ZrO<sub>×</sub>)又は酸化ハフニウムジ <sup>30</sup> ルコニウム(HfZrO<sub>×</sub>)などの高誘電体材料を用いることも可能である。また、これ らの高誘電体材料にランタン(La)、シリコン(Si)又はガドリニウム(Gd)等を ドープすることで強誘電体材料に変換することも可能である。さらには、強誘電体膜11 3として、チタン酸ジルコン酸鉛(PZT)、又はタンタル酸ビスマス酸ストロンチウム (SBT)などのペレブスカイト系の強誘電体材料を用いることも可能である。 【0122】

その後、平坦化膜200に形成した開口の各々を埋め込むように、強誘電体膜113の 上にCVD、ALD又はスパッタ等を用いて、TiNを膜厚5nm~20nmで成膜する ことで、上部電極115をそれぞれ形成する。なお、上部電極115を形成する材料とし て、TaN、Ru又はRuO<sub>2</sub>を用いることも可能である。続いて、強誘電体膜113を 構成するHfO<sub>x</sub>を強誘電体材料に変換するための結晶化アニールが行われる。 【0123】

HfO<sub>×</sub>を強誘電体材料に変換する結晶化アニールは、本工程にて行ってもよく、他の 工程(例えば、後述するCMP後)にて行われてもよい。結晶化アニールは、例えば、4 00 ~700 の範囲かつNiSi又はFETなどの他の構成の耐熱性の範囲であれば 、任意に変更することが可能である。その後、CMP又は全面エッチバックを行うことで 、平坦化膜200の上に、過剰に成膜された強誘電体膜113及び上部電極115を除去 する。

[0124]

これにより、第1強誘電体キャパシタ14が形成される。このような工程によれば、第 <sup>50</sup>

40

1 配線層等の配線を形成する工程の前に強誘電体膜113を高い温度で結晶化アニールを 行うことができるため、第1配線層等の配線に対する熱負荷を低下させることができる。 また、第1強誘電体キャパシタ14を形成するこれらの工程によって、第2強誘電体キャ パシタ24が形成される。

**[**0 1 2 5 **]** 

次に、図10に示すように、第1コンタクト211、212、213、214、215 、216、217、218を形成する。

[0126]

具体的には、平坦化膜200をエッチングすることで、平坦化膜200に、所定のソー ス又はドレイン領域151A、151B、151C、151D、並びにゲート電極132 、134を露出させる開口を形成する。続いて、CVD等にて平坦化膜200の開口にT i及びTiNを成膜し、さらにWを成膜した後、CMP法にて平坦化する。これにより、 ソース又はドレイン領域151A、151B、151C、151D、並びにゲート電極1 32、134の上に第1コンタクト211、212、213、214、215、216、 217、218を形成する。

**[**0 1 2 7 **]** 

なお、Ti及びTiNは、IMPを用いたスパッタ法等で成膜してもよい。また、CM P法の替わりに全面エッチバックを用いて平坦化を行ってもよい。なお、第1コンタクト 211、212、213、214、215、216、217、218は、メモリセル10 が形成される領域以外のロジック領域等に設けられるトランジスタのコンタクトと同時に 形成されてもよい。

次に、図11に示すように、半導体基板100の全面に亘って第1層間絶縁膜300を 形成した後、第1配線層311、312、313、314、315、316、317、3 18、319を形成する。

[0129]

具体的には、CVD等を用いて、平坦化膜200の上に全面に亘ってSiО。を膜厚1 00 nm~500 nmにて成膜した後、 CMP法によって平坦化を行うことで、 第1層間 絶縁膜300を形成する。続いて、第1層間絶縁膜300をエッチングすることで、第1 コンタクト211、212、213、214、215、216、217、218、並びに 第 1 強 誘 電 体 キ ャ パ シ タ 1 4 及 び 第 2 強 誘 電 体 キ ャ パ シ タ 2 4 の 上 部 電 極 を 露 出 さ せ る 開 口を形成する。その後、ダマシン構造又はデュアルダマシン構造を用いることで、Cu等 を 配線材料 として、 第 1 配線層 3 1 1 、 3 1 2 、 3 1 3 、 3 1 4 、 3 1 5 、 3 1 6 、 3 1 7、318、319を形成する。なお、第1配線層311、312、313、314、3 15、316、317、318、319は、A1等にて形成されてもよい。 

続いて、図12に示すように、第1層間絶縁膜300の上に、半導体基板100の全面 に 亘って 第 2 層間 絶 縁 膜 4 0 0 を 形 成 し た 後 、 第 2 コンタクト 4 1 1 、 4 1 2 、 4 1 3 、 414、415、416、417、418、419を形成する。 

具体的には、CVD等を用いて、第1層間絶縁膜300の上に全面に亘ってSiOっを 膜厚100nm~500nmにて成膜した後、CMP法によって平坦化を行うことで、第 2 層間絶縁膜400を形成する。続いて、第2層間絶縁膜400をエッチングすることで 第 1 配線層 3 1 2 、 3 1 3 、 3 1 4 、 3 1 5 、 3 1 6 、 3 1 7 、 3 1 8 、 3 1 9 を露出 させる開口を形成する。次に、形成した開口に対して、CVD等にてTiNを成膜し、さ らにWを成膜した後、CMPにて平坦化することで、第2コンタクト411、412、4 13、414、415、416、417、418、419を形成する。なお、TiNは、 IMPを用いたスパッタ法等で成膜してもよい。また、CMPの替わりに全面エッチバッ クを用いて平坦化を行ってもよい。 [0132]

30

20

10

40

次に、図13に示すように、第2層間絶縁膜400の上に、半導体基板100の全面に 亘って第3層間絶縁膜500を形成した後、第2配線層511、512、513、514 、515、516、517、518を形成する。

【0133】

具体的には、CVD等を用いて、第2層間絶縁膜400の上に全面に亘ってSiO<sub>2</sub>を 膜厚100nm~500nmにて成膜した後、CMP法によって平坦化を行うことで、第 3層間絶縁膜500を形成する。次に、第3層間絶縁膜500をエッチングすることで、 第2コンタクト411、412、413、414、415、416、417、418、4 19を露出させる開口を形成した後、ダマシン構造又はデュアルダマシン構造を用いるこ とで、Cu等を配線材料とする第2配線層511、512、513、514、515、5 16、517、518を形成する。なお、第2配線層511、512、513、514、 515、516、517、518は、Al等にて形成されてもよい。 【0134】

第2配線層513は、第2コンタクト411の上に第1方向に延伸して設けられ、グランド線GNDとして機能する。第2配線層514は、第2コンタクト414の上に第1方向に延伸して設けられ、第1ビット線BL1として機能する。第2配線層515は、第2 コンタクト415、419の上に第1方向に延伸して設けられ、電源線PWRとして機能 する。第2配線層516は、第2コンタクト418の上に第1方向に延伸して設けられ、 第2ビット線BL2として機能する。第2配線層517は、第2コンタクト416の上に 第1方向に延伸して設けられ、グランド線GNDとして機能する。

【0135】

続いて、図14に示すように、第3層間絶縁膜500の上に、半導体基板100の全面 に亘って第4層間絶縁膜600を形成した後、第3コンタクト611、612、613を 形成する。

【0136】

具体的には、CVD等を用いて、第3層間絶縁膜500の上に全面に亘ってSiO<sub>2</sub>を 膜厚100nm~500nmにて成膜した後、CMP法によって平坦化を行うことで、第 4層間絶縁膜600を形成する。続いて、第4層間絶縁膜600をエッチングすることで 、第2配線層511、512、518を露出させる開口を形成する。次に、形成した開口 に対して、CVD等にてTiNを成膜し、さらにWを成膜した後、CMPにて平坦化する ことで、第3コンタクト611、612、613を形成する。なお、TiNは、IMPを 用いたスパッタ法等で成膜してもよい。また、CMPの替わりに全面エッチバックを用い て平坦化を行ってもよい。

次に、図15に示すように、第4層間絶縁膜600の上に、半導体基板100の全面に 亘って第5層間絶縁膜700を形成した後、第3配線層711、712を形成する。 【0138】

具体的には、CVD等を用いて、第4層間絶縁膜600の上に全面に亘ってSiO<sub>2</sub>を 膜厚100nm~500nmにて成膜した後、CMP法によって平坦化を行うことで、第 5層間絶縁膜700を形成する。次に、第5層間絶縁膜700をエッチングすることで、 第3コンタクト611、612、613を露出させる開口を形成した後、ダマシン構造又 はデュアルダマシン構造を用いることで、Cu等を配線材料とする第3配線層711、7 12を形成する。なお、第3配線層711、712は、Al等にて形成されてもよい。 【0139】

第3配線層711は、第3コンタクト611の上に第1方向と直交する第2方向に延伸 して設けられ、プレート線PLとして機能する。第3配線層712は、第3コンタクト6 12、613の上に第1方向と直交する第2方向に延伸して設けられ、ワード線WLとし て機能する。

[0140]

以上の工程により、本実施形態に係る半導体装置1を用いたメモリセル10を形成する 50

10



ことができる。

#### 【0141】

< 4 . 動作例 >

続いて、図16~図18Cを参照して、上記で説明したメモリセル10の動作例について説明する。図16は、第1記憶ノードN1及び第2記憶ノードN2の状態と、電位との 関係を示すヒステリシス曲線の一例を示すグラフ図である。図17A~図17Cは、復帰 時のメモリセル10の状態の遷移を説明する説明図であり、図18A~図18Cは、復帰 時の第1記憶ノードN1及び第2記憶ノードN2の状態の遷移を説明する説明図である。 図16及び図18A~図18Cは、横軸が電位を示し、縦軸が第1強誘電体キャパシタ1 4又は第2強誘電体キャパシタ24の分極量を示す。

## 【0142】

以下の表1は、各動作時におけるメモリセル10の各配線に印加される電圧(単位:V)の一例を示した表である。また、表1では、第1記憶ノードN1及び第2記憶ノードN2の電位も併せて示す。なお、表1において、「Vcc」は、電源電圧を表し、「Vw」は、第1強誘電体キャパシタ及び第2強誘電体キャパシタの書き込み電圧(強誘電体膜の分極状態を反転可能な電圧)を表し、「OFF」は、該当する配線をフローティング状態とすることを表す。

## 【0143】

## 【表1】

(表1)

	動作時 スタンバイ時	格	納時	休止時	復帰時
ワード線WL	OFF	OFF	OFF	OFF	OFF
プレート線PL	0	V w	0	0	0
電源線PWR	Vсс	V w	V w	0	Vсс
グランド線GND	0	0	0	0	0
第1記憶ノードN1	0	0	0	0	0
第2記憶ノードN2	Vсс	V w	V w	0	Vcc

**[**0 1 4 4 **]** 

例えば、メモリセル10の動作時又はスタンバイ時には、表1に示すように、ワード線 WLはフローティング状態となり、電源線PWRはVccとなり、グランド線GNDは0 Vとなり、プレート線PLは0Vとなる。このとき、メモリセル10は、ワード線WL、 第1ビット線BL1及び第2ビット線BL2の電位を制御することで、SRAMと同様の 動作にて第1記憶ノードN1及び第2記憶ノードN2の状態(すなわち、電位)を制御す ることができる。

#### [0145]

ここで、電力供給を停止する前に、第1記憶ノードN1及び第2記憶ノードN2の状態 を第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24に格納する動作について 説明する。

【0146】

なお、第1記憶ノードN1及び第2記憶ノードN2の状態は、第1記憶ノードN1の電 位が0Vであり、第2記憶ノードN2の電位がVccであるとする。このときの第1記憶 ノードN1の状態は、図16のヒステリシス曲線のP4となり、第2記憶ノードN2の状 態は、図16のヒステリシス曲線のP1となる。

## 【0147】

第1強誘電体キャパシタ14及び第2強誘電体キャパシタ24への格納時には、表1に 示すように、まず、電源線PWR及びプレート線PLにVwを印加する。このとき、第1 記憶ノードN1の状態は、図16のヒステリシス曲線のP3となり、第2記憶ノードN2 10

の状態は、図16のヒステリシス曲線のP2となる。次に、電源線PWRの電位をVwに 維持したまま、プレート線PLの電位を0Vとする。このときの第1記憶ノードN1の状 態は、図16のヒステリシス曲線のP4となり、第2記憶ノードN2の状態は、図16の ヒステリシス曲線のP1となる。

(24)

【0148】

その後、電力供給を停止してすべての配線の電位を0Vとし、休止状態とした場合、第 1記憶ノードN1の状態は、図16のヒステリシス曲線のP4となり、第2記憶ノードN 2の状態は、図16のヒステリシス曲線のP2となる。これにより、メモリセル10では 、電力供給がされない休止時であっても、第1強誘電体キャパシタ14及び第2強誘電体 キャパシタ24の残留分極によって情報を保持することができる。

【0149】

続いて、休止状態からの復帰時には、メモリセル10は、動作時又はスタンバイ時と同じ動作条件を適用されることで、第1記憶ノードN1及び第2記憶ノードN2の状態を休止前に復帰させることができる。

【0150】

休止状態からの復帰時の動作について、図17A~図17C及び図18A~図18Cを 参照して説明すると以下のようになる。

【0151】

具体的には、表1に示すように、ワード線WLをフローティング状態とし、電源線PW RにVccを印加し、グランド線GND及びプレート線PLに0Vを印加する。

【0152】

これにより、図17Aに示すように、p型FET12及びp型FET22のゲート電圧 は0Vとなるため、p型FET12及びp型FET22はオン状態となり、第1記憶ノー ドN1及び第2記憶ノードN2には、電源線PWRから電荷が供給される。このときの第 1記憶ノードN1及び第2記憶ノードN2は、図18Aに示す状態から図18Bに示す状 態に遷移し、それぞれVccの電位に向かって電位を変化させる。ただし、第1記憶ノー ドN1は、負荷容量が大きいため、第2記憶ノードN2よりも電位の変化が緩やかになる

【0153】

ここで、第2記憶ノードN2の電位がn型FET13の閾値電圧Vthに達した場合、 図17Bに示すように、n型FET13がオン状態となるため、第1記憶ノードN1に蓄 積した電荷はグランド線GNDに排出される。したがって、第1記憶ノードN1の電位は 、図18Bに示す状態から図18Cに示す状態に遷移し、0Vに戻される。一方、n型F ET23はオン状態のままなので、第2記憶ノードN2には電荷が供給され続け、第2記 憶ノードN2の電位は、Vccに向かって変化し続ける。

【0154】

このようなメモリセル10の動作状態は、図17Cに示すように、第1記憶ノードN1 の電位、及び第2記憶ノードN2の電位がそれぞれ安定するまで継続する。これにより、 最終的には、図18Cに示すように、第1記憶ノードN1の電位は、0Vで安定し、第2 記憶ノードN2の電位は、Vccで安定することになる。このような動作により、メモリ セル10は、第1記憶ノードN1及び第2記憶ノードN2の状態を休止前の状態に復帰さ せることができる。

【0155】

なお、上記では、第1記憶ノードN1の電位が0Vであり、第2記憶ノードN2の電位がVccである場合について説明したが、第1記憶ノードN1の電位がVccであり、第2記憶ノードN2の電位が0Vである場合についても、同様に格納動作及び復帰動作を行うことが可能である。

【0156】

以上の動作によれば、本実施形態に係る半導体装置1を用いたメモリセル10は、電力 供給時にはSRAMと同様の高速動作を行うことができる。また、メモリセル10では、 10

30

20

電力供給が停止する休止時でも、第1強誘電体キャパシタ14及び第2強誘電体キャパシ タ24に情報を格納しておき、復帰時に第1強誘電体キャパシタ14及び第2強誘電体キ ャパシタ24から情報を復帰させることができる。これによれば、メモリセル10は、電 力供給が停止する休止時でも情報を保持可能な不揮発メモリとして動作することが可能で あるため、消費電力をより低減することができる。

**(**0157**)** 

<5.適用例>

続いて、本開示の一実施形態に係る電子機器について説明する。本開示の一実施形態に 係る電子機器は、上述した半導体装置1を含む回路が搭載された種々の電子機器である。 図19A ~ 図19Cを参照して、このような本実施形態に係る電子機器の例について説明 する。図19A ~ 図19Cは、本実施形態に係る電子機器の一例を示す外観図である。 【0158】

例えば、本実施形態に係る電子機器は、スマートフォンなどの電子機器であってもよい。具体的には、図19Aに示すように、スマートフォン900は、各種情報を表示する表示部901と、ユーザによる操作入力を受け付けるボタン等から構成される操作部903と、を備える。ここで、スマートフォン900に搭載される回路には、上述した半導体装置1が設けられてもよい。

【0159】

例えば、本実施形態に係る電子機器は、デジタルカメラなどの電子機器であってもよい。具体的には、図19B及び図19Cに示すように、デジタルカメラ910は、本体部(カメラボディ)911と、交換式のレンズユニット913と、撮影時にユーザによって把持されるグリップ部915と、各種情報を表示するモニタ部917と、撮影時にユーザによって観察されるスルー画を表示するEVF(Electronic View Finder)919と、を備える。なお、図19Bは、デジタルカメラ910を前方(すなわち、被写体側)から眺めた外観図であり、図19Cは、デジタルカメラ910に搭載される回路には、上述した半導体装置1が設けられてもよい。

**[**0160**]** 

ただし、本実施形態に係る電子機器は、上記例示に限定されない。本実施形態に係る電 子機器は、あらゆる分野の電子機器であってもよい。このような電子機器としては、例え ば、眼鏡型ウェアラブルデバイス、HMD(Head Mounted Display )、テレビジョン装置、電子ブック、PDA(Personal Digital As sistant)、ノート型パーソナルコンピュータ、ビデオカメラ又はゲーム機器等を 例示することができる。

[0161]

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本 開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有 する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更 例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技 術的範囲に属するものと了解される。

【0162】

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定 的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代 えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

【0163】

なお、以下のような構成も本開示の技術的範囲に属する。

(1)

n型FET及びp型FETを含む第1反転回路と、

n型FET及びp型FETを含み、前記第1反転回路の入力に出力が接続され、前記第 1反転回路の出力に入力が接続された第2反転回路と、

(25)

50

40

20

電極の一方を前記第1反転回路の入力に接続された第1強誘電体キャパシタと、 電極の一方を前記第2反転回路の入力に接続された第2強誘電体キャパシタと、 前記第1強誘電体キャパシタの電極の他方、及び前記第2強誘電体キャパシタの電極の 他方と接続するプレート線と、 を備える、半導体装置。

(2)

前記第1反転回路及び前記第2反転回路の前記n型FET及び前記p型FETは、互いに平行に第1方向に延伸するp型又はn型の活性化領域にそれぞれ設けられる、前記(1)に記載の半導体装置。

(3)

10

20

30

前記第1反転回路及び前記第2反転回路の前記n型FET及び前記p型FETは、前記 第1方向と直交する第2方向に延伸するゲート電極にてそれぞれ電気的に接続される、前 記(2)に記載の半導体装置。

(4)

前記第1反転回路の前記ゲート電極から、前記第2反転回路の前記n型FET及び前記 p型FETが設けられたp型又はn型の活性化領域のそれぞれに亘って第1シェアコンタ クトが設けられ、

前記第2反転回路の前記ゲート電極から、前記第1反転回路の前記n型FET及び前記 p型FETが設けられたp型又はn型の活性化領域のそれぞれに亘って第2シェアコンタ クトが設けられる、前記(3)に記載の半導体装置。

(5)

前記第1強誘電体キャパシタは、前記第1シェアコンタクトの内部に設けられ、前記第 2強誘電体キャパシタは、前記第2シェアコンタクトの内部に設けられる、前記(4)に 記載の半導体装置。

(6)

前記第1強誘電体キャパシタ及び前記第2強誘電体キャパシタは、スタック型シリンダ 形状にて設けられる、前記(5)に記載の半導体装置。

(7)

前記第1シェアコンタクト及び前記第2シェアコンタクトは、折曲した平面形状を有する、前記(5)又は(6)に記載の半導体装置。

(8)

前記第1シェアコンタクト及び前記第2シェアコンタクトの上には、前記第2方向に延伸する前記プレート線が設けられる、前記(5)~(7)のいずれか一項に記載の半導体装置。

(9)

前記第1反転回路及び前記第2反転回路の双方において、前記 p 型 F E T のソース又は ドレインの一方にはそれぞれ電源線が電気的に接続され、前記 p 型 F E T のソース又はド レインの他方にはそれぞれ前記 n 型 F E T のソース又はドレインの一方が電気的に接続さ れ、前記 n 型 F E T のソース又はドレインの他方にはそれぞれグランド線が電気的に接続 される、前記(4)~(8)のいずれか一項に記載の半導体装置。 (10)

40

前記電源線及び前記グランド線は、前記第1方向に延伸して設けられる、前記(9)に記載の半導体装置。

(11)

前 記 第 1 強 誘 電 体 キャパ シ タ の 電 極 の 他 方 に ソ ー ス 又 は ド レ イ ン の 一 方 が 電 気 的 に 接 続 す る 第 1 選 択 FETと、

前 記 第 2 強 誘 電 体 キャパ シ タ の 電 極 の 他 方 に ソ ー ス 又 は ド レ イ ン の 一 方 が 電 気 的 に 接 続 す る 第 2 選 択 FETと、

をさらに備える、前記(4)~(10)のいずれか一項に記載の半導体装置。

(12)

前記第1選択FET及び前記第2選択FETは、前記第1反転回路及び前記第2反転回 路の前記n型FETが設けられる前記p型の活性化領域にそれぞれ設けられるn型FET である、前記(11)に記載の半導体装置。 (13)前記第1選択FETは、前記第2シェアコンタクトを挟んで前記第1反転回路の前記前 記n型FETと対向する側に設けられ、 前記第2選択FETは、前記第1シェアコンタクトを挟んで前記第2反転回路の前記前 記n型FETと対向する側に設けられる、前記(12)に記載の半導体装置。 (14)前 記 第 1 選 択 FET及び前 記 第 2 選 択 FETの ゲートには、前 記 第 2 方 向 に 延伸 す る ワ ード線が電気的に接続される、前記(11)~(13)のいずれか一項に記載の半導体装 (15) 前記第1選択FET及び前記第2選択FETのソース又はドレインの他方には、前記第 1方向に延伸する第1ビット線又は第2ビット線がそれぞれ電気的に接続される、前記( 11)~(14)のいずれか一項に記載の半導体装置。 (16)半導体装置を備え、 前記半導体装置は、 n型FET及びp型FETを含む第1反転回路と、 n 型 F E T 及び p 型 F E T を含み、前記第 1 反転回路の入力に出力が接続され、前記第 1反転回路の出力に入力が接続された第2反転回路と、 電極の一方を前記第1反転回路の入力に接続された第1強誘電体キャパシタと、 電極の一方を前記第2反転回路の入力に接続された第2強誘電体キャパシタと、 前 記 第 1 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他 方 、 及 び 前 記 第 2 強 誘 電 体 キ ャ パ シ タ の 電 極 の 他方と接続するプレート線と、 を備える、電子機器。 【符号の説明】 [0164] 半導体装置 1 0 メモリセル 1 1 第1反転回路 1 2 p 型 F E T 13 n型FET 14 第1強誘電体キャパシタ 15 第1選択FET 2 1 第2反転回路 22 p 型 F E T п型FET 23 24 第2強誘電体キャパシタ 第2選択FET 25 PWR 電 源 線 GND グランド線 ΡL プレート線 WL ワード線 B L 1 第1ビット線

(27)

置。

1

B L 2

第2ビット線

JP 2019-201034 A 2019.11.21

20

30

40









(28)



【図3B】

【図4】



【図6】





【図7】

【図8】





![](_page_29_Figure_2.jpeg)

【図10】

![](_page_29_Figure_5.jpeg)

![](_page_29_Figure_6.jpeg)

【図11】

![](_page_29_Figure_8.jpeg)

![](_page_29_Figure_9.jpeg)

![](_page_29_Figure_10.jpeg)

![](_page_30_Figure_2.jpeg)

【図14】

(31)

![](_page_30_Figure_4.jpeg)

![](_page_30_Figure_5.jpeg)

【図15】

![](_page_30_Figure_7.jpeg)

【図16】

![](_page_30_Figure_9.jpeg)

【図17A】

![](_page_30_Figure_11.jpeg)

<u>B-B</u>

![](_page_31_Figure_1.jpeg)

![](_page_31_Figure_2.jpeg)

【図17C】

![](_page_31_Figure_4.jpeg)

![](_page_31_Figure_5.jpeg)

![](_page_31_Figure_6.jpeg)

【図18C】

![](_page_31_Figure_8.jpeg)

【図19A】

![](_page_31_Figure_10.jpeg)

【図19B】

![](_page_31_Figure_12.jpeg)

【図19C】

![](_page_31_Figure_14.jpeg)

テーマコード(参考)

フロントページの続き

(51) Int.CI.

G 1 1 C 11/22 (2006.01) G 1 1 C 11/412 (2006.01)

(72)発明者 塚本 雅則

神奈川県厚木市旭町四丁目 1 4番 1 号 ソニーセミコンダクタソリューションズ株式会社内 Fターム(参考) 5B015 HH01 HH03 HH04 HH05 JJ21 JJ31 JJ43 KA10 PP02 PP03 QQ01 QQ17 5F083 BS27 BS38 FR01 GA01 GA09 HA02 HA06 JA02 JA05 JA12 JA15 JA17 JA19 JA35 JA36 JA37 JA38 JA39 JA40 JA43 JA53 JA56 KA01 KA05 LA01 LA12 LA16 LA21 MA06 MA16 MA19 NA01 NA02 PR21 PR34 PR39 PR40

FΙ