(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成21年1月30日 (2009.1.30)

444B 651 681F 481

特許第4252537号

(P4252537)

(45) 発行日 平成21年4月8日 (2009.4.8)

(51) Int.Cl.			FΙ	
HO1L	21/8246	(2006.01)	HO1L	27/10
HO1L	27/105	(2006.01)	HO1L	27/10
HO1L	21/8242	(2006.01)	HO1L	27/10
HO1L	27/108	(2006.01)	HO1L	27/10
HO1L	27/10	(2006.01)		

請求項の数 9 (全 18 頁)

(21) 出願番号 (86) (22) 出願日 (86) 国際出願番号	特願2004-562848 (P2004-562848) 平成14年12月25日 (2002.12.25) PCT/JP2002/013485	(73)特許権者	- 308014341 富士通マイクロエレクトロニクス株式会社 東京都新宿区西新宿二丁目7番1号
(87) 国際公開番号	W02004/059736	(74)代理人	100091672
(87) 国際公開日	平成16年7月15日 (2004.7.15)		弁理士 岡本 啓三
審査請求日	平成17年1月27日 (2005.1.27)	(72)発明者	佐次田 直也
			神奈川県川崎市中原区上小田中4丁目1番
			1号 富士通株式会社内
		審査官 柴山 将隆	
		(56)参考文献	特開昭63-248137 (JP, A) 特開昭61-026227 (JP, A) 特開2002-289793 (JP, A))

(54) 【発明の名称】半導体装置の製造方法

(57)【特許請求の範囲】

【請求項1】

半導体基板の上方に第1の絶縁膜を形成する工程と、

前記第1の絶縁膜の上に下部電極と<u>強誘電体膜又は高</u>誘電体膜と上部電極とを有するキャパシタを形成する工程と、

前記キャパシタを被覆する第2の絶縁膜を形成する工程と、

前記第2の絶縁膜を形成した後、前記半導体基板の裏面に<u>キャパシタにかかる応力が小</u> さくなるように応力制御絶縁膜を形成する工程と

を有することを特徴とする半導体装置の製造方法。

【請求項2】

10

前記第2の絶縁膜及び前記応力制御絶縁膜は、ともに同じ圧縮応力、又は同じ引張応力 を有することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】

前記第2の絶縁膜及び前記応力制御絶縁膜は、それぞれ2層以上の多層構造を有することを特徴とする請求項1又は2に記載の半導体装置の製造方法。

【請求項4】

前記第2の絶縁膜及び前記応力制御絶縁膜はシリコンを含む絶縁膜の単層又は多層構造 であることを特徴とする請求項1乃至3の何れかーに記載の半導体装置の製造方法。 【請求項5】

前記第2の絶縁膜及び前記応力制御絶縁膜を化学気相成長により成膜することを特徴と 20

する請求項1乃至4の何れかーに記載の半導体装置の製造方法。

【請求項6】

前記第2の絶縁膜及び前記応力制御絶縁膜を400 以下の成膜温度で形成することを 特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】

前記第2の絶縁膜及び前記応力制御絶縁膜を同じ化学気相成長法及び成膜条件で成膜することを特徴とする請求項5又は6に記載の半導体装置の製造方法。

【請求項8】

前記第1の絶縁膜を形成する工程の前に、前記半導体基板の上にトランジスタを形成する工程を有することを特徴とする<u>請求項1乃至7</u>の何れか一に記載の半導体装置の製造方 ¹⁰法。

【請求項9】

前記下部電極上に複数のキャパシタが形成されており、前記下部電極は前記複数のキャパシタについて共通となっていることを特徴とする<u>請求項8</u>記載の半導体装置の製造方法

【発明の詳細な説明】

【技術分野】

[0001]

【背景技術】

本発明は、半導体装置の製造方法に関し、より詳しくは、キャパシタを有する半導体装 置の製造方法に関する。

20

30

電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリ や強誘電体メモリ(FeRAM)が知られている。

【 0 0 0 3 】

フラッシュメモリは、絶縁ゲート型電界効果トランジスタ(IGFET)のゲート絶縁 膜中に埋め込んだフローティングゲートを有し、記憶情報となる電荷をフローティングゲ ートに蓄積することによって情報を記憶する。情報の書込、消去にはゲート絶縁膜を通過 するトンネル電流を流す必要があり、比較的高い電圧を必要とする。

【0004】

F e R A M は、強誘電体のヒステリシス特性を利用して情報を記憶する強誘電体キャパシタを有している。強誘電体キャパシタにおいて上部電極と下部電極の間に形成される強誘電体膜は、上部電極及び下部電極の間に印加する電圧に応じて分極を生じ、印加電圧の極性を反転すれば、自発分極の極性も反転する。この自発分極の極性、大きさを検出すれば情報を読み出すことができる。

【 0 0 0 5 】

FeRAMは、フラッシュメモリに比べて低電圧で動作し、省電力で高速の書き込みができるという利点がある。

[0006]

FeRAMのメモリセルは、例えば文献1(特開2001-60669号公報)に記載 40 されているように、シリコン基板に形成されたMOSトランジスタと、シリコン基板及び MOSトランジスタ上に形成された第1の層間絶縁膜と、第1の層間絶縁膜上に形成され た強誘電体キャパシタと、強誘電体キャパシタ及び第1の層間絶縁膜上に形成された第2 の層間絶縁膜と、第1及び第2の層間絶縁膜に形成されたホール内に埋め込まれてMOS トランジスタに接続される導電性プラグと、導電性プラグと強誘電体キャパシタの上部電 極を接続する第1の配線パターンと、第1の配線パターン及び第2の層間絶縁膜の上に形 成された第3の層間絶縁膜と、第3の層間絶縁膜上に形成された第2の配線パターンとを 有している。

【0007】

ところで、第1の配線パターンをアルミニウムから形成する場合には、第1の配線パタ 50

ーンの引張応力によって強誘電体キャパシタの残留分極特性が劣化する。これを改善する ため、強誘電体キャパシタを構成する強誘電体膜のキュリー点を超える温度でアルミニウ ム膜を加熱して引張応力を緩和した後に、アルミニウム膜をパターニングして配線パター ンを形成することが、文献2(特開2001-36025号公報)に記載されている。 【0008】

また、強誘電体キャパシタに対して引張応力となるように層間絶縁膜を形成することが 文献3(特開平11-330390号公報)に記載されている。

【0009】

さらに、キャパシタを形成する前に基板表面に形成したSiN膜の組成及び膜厚と同じ 組成及び膜厚を有するSiN膜を基板の裏面に形成することにより、基板の反りを抑える 10 方法が文献4(特開平6-188249号公報)に記載されている。

【0010】

文献1によれば、強誘電体キャパシタを覆う層間絶縁膜は、圧縮 (compressive) 応力 が強く、自らが膨張しようとする方向の力が働く。従って、強誘電体キャパシタの上に層 間絶縁膜を複数重ねて形成する場合、成膜毎に、強誘電体キャパシタには収縮力が加わる ことになり、強誘電体キャパシタを劣化させる。

[0011]

また、文献2によれば、第1の配線パターン同士の隙間には依然として層間絶縁膜が存在するので、第1の配線パターンの応力の如何に関わらず、層間絶縁膜の圧縮応力が強誘 電体キャパシタを劣化させるという問題は残っている。

20

30

また、文献3によれば、引張応力を有する層間絶縁膜は水分量が多く、水分により強誘 電体キャパシタを劣化させてしまうという別の問題が生じてしまう。

【0013】

さらに、文献4の方法では、ウエハ内でキャパシタにかかる応力のばらつきが大きく、 均一な応力調整が難しいことが本願発明者の調査で分かった。

【発明の開示】

[0014]

本発明の目的は、層間絶縁膜に覆われるキャパシタの特性を良好に、かつ均一に維持し 、或いは向上させることができる<u>半導体装置の製造方法</u>を提供することにある。

【 0 0 1 5 】

上記した課題は、半導体基板の上方に第1の絶縁膜を形成する工程と、前記第1の絶縁 膜の上に下部電極と強誘電体膜又は高誘電体膜と上部電極とを有するキャパシタを形成す る工程と、前記キャパシタを被覆する第2の絶縁膜を形成する工程と、前記第2の絶縁膜 を形成した後、前記半導体基板の裏面に<u>キャパシタにかかる応力が小さくなるように</u>応力 制御絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法によって解 決される。

[0016]

本発明によれば、キャパシタを被覆する第2の絶縁膜を形成した後に、基板の裏面に応 力制御絶縁膜を成膜している。例えば、第2の絶縁膜と同じ圧縮応力、又は同じ引張応力 40 を有するように応力制御絶縁膜を形成する。これにより、第2の絶縁膜によって生じる応 力が緩和されるとともに、均一な応力調整が可能となり、その結果キャパシタの特性を良 好に、かつ均一に維持でき、或いはその向上を図ることができる。本願発明者の実験によ れば、本願発明を、強誘電体のキャパシタ絶縁膜を備えたFeRAMの製造方法に適用し たとき、スイッチングチャージの特性及びそのばらつきの向上を図ることができた。 【0017】

さらに、ウエハ全体として応力を低減することができるので、プレーナ構造のFeRA Mに顕著に生じていた所謂端劣化を防止することができる。端劣化とは、複数のキャパシ タに共通する下部電極上の端部のキャパシタの誘電体膜の側部に応力が集中することによ ってキャパシタ特性が劣化しやすくなるという現象をいう。これは、TEOSを原料とし

10

20

30

また、本願発明では、特に、第2の絶縁膜と応力制御絶縁膜とに同じ圧縮応力を付与す ることができるが、この場合、水分含有量の少ない、良質な絶縁膜でキャパシタを被覆す ることができるため、好ましい。

【0019】

また、半導体基板の裏面に形成した応力制御絶縁膜は、不要であれば除去することがで きる。この場合、第2の絶縁膜を貫通するホールを通してキャパシタの上部電極と接続す る配線を第2の絶縁膜上に形成する工程よりも後に、応力制御絶縁膜を除去するとよい。 これは、エッチングによりキャパシタの上部電極の上方の第2の絶縁膜に形成したホール を通して、キャパシタの誘電体膜の膜質を改善するために、高温でアニールする工程が行 われるが、このアニールが終了した後ではそれ以上の高温の熱処理工程はなく、かつ第2 の絶縁膜上に配線を形成した後では、応力制御絶縁膜を除去しても一旦調整した応力の変 化が少ないからである。

【発明を実施するための最良の形態】

[0020]

以下に、本発明の実施形態を図面に基づいて説明する。

[0021]

図1~図11は、本発明の実施形態に係るプレーナ構造のFeRAMの製造工程を示す 断面図である。

[0022]

図1に示す構造を形成するまでの工程について説明する。

【0023】

まず、図1に示すように、n型又はp型のシリコン(半導体)基板1表面に素子分離絶 縁膜2をLOCOS(Local Oxidation of Silicon)法により形成する。素子分離絶縁膜2 としては、LOCOS法により形成される構造の他に、STI(Shallow Trench Isolati on)構造を採用してもよい。

【0024】

そのような素子分離絶縁膜2を形成した後に、シリコン基板1のメモリセル領域Aと周辺回路領域Bにおける所定の活性領域(トランジスタ形成領域)にp型不純物、n型不純物を選択的に導入して、pウェル3a及びnウェル3bを形成する。なお、周辺回路領域BではCMOSを形成するためにnウェル3bのみならず、pウェル(不図示)も形成される。

【0025】

その後、シリコン基板1の活性領域表面を熱酸化して、ゲート絶縁膜4となるシリコン 酸化膜を形成する。

【0026】

次に、シリコン基板1の上側全面に非晶質又は多結晶のシリコン膜を形成し、次いで、 不純物のイオン注入によりシリコン膜を低抵抗化する。その後に、シリコン膜をフォトリ ソグラフィ法により所定の形状にパターンニングして、ゲート電極5a,5b,5c及び 40 配線5dを形成する。

【 0 0 2 7 】

メモリセル領域Aでは、1つのpウェル3a上には2つのゲート電極5a,5bがほぼ 平行に間隔をおいて配置され、図の紙面に垂直な方向に延びている。それらのゲート電極 5a,5bはワード線WLの一部を形成している。

【 0 0 2 8 】

次に、メモリセル領域Aにおいて、ゲート電極5a,5bの両側のpウェル3a内にn 型不純物をイオン注入して、nチャンネルMOSトランジスタのソース / ドレインとなる 3つのn型不純物拡散領域6aを形成する。これと同時に、周辺回路領域Bのpウェル(不図示)にもn型不純物拡散領域を形成する。 (5)

【0029】

続いて、周辺回路領域 B において、 n ウェル 3 b のうちゲート電極 5 c の両側に p 型不 純物をイオン注入して、 p チャネル M O S トランジスタのソース / ドレインとなる p 型不 純物拡散領域 6 b を形成する。

【0030】

続いて、シリコン基板1の全面に絶縁膜を形成した後、その絶縁膜をエッチバックして ゲート電極5a~5cの両側部分にのみ側壁絶縁膜7として残す。その絶縁膜として、た とえばCVD(Chemical Vapor Deposition)法により酸化シリコン(SiO₂)を形成する。 【0031】

さらに、ゲート電極5a~5cと側壁絶縁膜7をマスクに使用して、pウェル3a内に 10 再びn型不純物イオンを注入することにより、n型不純物拡散領域6aをLDD構造にし、更にnウェル3b内に再びp型不純物イオンを注入することによりp型不純物拡散領域 6bもLDD構造とする。

[0032]

なお、n型不純物とp型不純物の打ち分けは、レジストパターンを使用して行われる。 【0033】

以上のように、メモリセル領域Aでは、 pウェル3 a とゲート電極5 a, 5 b とその両側の n 型不純物拡散領域6 a 等によって n 型MOSFETが構成され、また、周辺回路領域 B では、 n ウェル3 b とゲート電極5 c とその両側の p 型不純物拡散領域6 b 等によって p 型MOSFETが構成される。

[0034]

次に、全面に高融点金属膜、例えば、Ti、Coの膜を形成した後に、この高融点金属膜を 加熱してn型不純物拡散領域6a、p型不純物拡散領域6bの表面にそれぞれ高融点金属 シリサイド層8a,8bを形成する。その後、ウェットエッチにより未反応の高融点金属 膜を除去する。

【0035】

次に、プラズマCVD法により、シリコン基板1の全面にカバー膜9として酸窒化シリ コン(SiON)膜を約200nmの厚さに形成する。さらに、TEOSガスを用いるプラズ マCVD法により、第1の層間絶縁膜10として二酸化シリコン(SiO₂)をカバー膜9上 に約1.0µmの厚さに成長する。なお、TEOSガスを用いるプラズマCVD法により 形成される絶縁膜を、以下に、PE-TEOS膜ともいう。

30

20

続いて、第1の層間絶縁膜10上面を化学的機械研磨(CMP; Chemical Mechanical Polishing)法により研磨して平坦化する。

【0037】

[0036]

次に、図2(a)に示す構造を形成するまでの工程を説明する。

[0038]

まず、アンモニア(NH₃)ガスのプラズマにより、平坦化された第1の層間絶縁膜10 表面を改質する。なお、NH₃ガスのプラズマにより絶縁膜の表面を改質する処理を、以下 にNH₃プラズマ処理ともいう。

【0039】

この工程におけるNH₃プラズマ処理の条件として、例えば、チャンバ内に導入されるNH₃のガス流量を350sccm、チャンバ内の圧力を1Torr、基板温度を400 、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極・第1の層間絶縁膜間の距離を350mils、プラズマ照射時間を60秒に設定する。

[0040]

その後に、図2(b) に示すように、第1の層間絶縁膜10の上に自己配向性を有する物 質からなる中間層(自己配向層)11を形成する。中間層11は例えば次のような工程に より形成される。

【0041】

まず、DCスパッタ法によって厚さ20nmのチタン(Ti)膜を第1の層間絶縁膜10上 に形成し、続いて、RTA(rapid thermal annealing) によりTi膜を酸化して酸化チタン (TiO_x) 膜を形成し、このTiO_x膜を中間層11とする。

(6)

【0042】

Ti膜の酸化条件として、例えば、基板温度を700 、酸化時間を60秒間、酸化雰囲気中の酸素(0₂)とアルゴン(Ar)をそれぞれ1%、99%に設定する。なお、Ti膜は酸化されずにそのままの状態で中間層11として使用されてもよい。

【0043】

この中間層11は、この後に形成される第1の導電膜の配向強度を高める要素と、さら 10 に第1の導電膜の上に成膜されるPZT系強誘電体膜中のPbが下層へ拡散するのをブロッ クする働きがある。また、中間層11は、次に形成される第1の導電膜12と第1の層間 絶縁膜10との密着性を向上する働きもある。

[0044]

中間層11を構成する自己配向性を有する物質としては、Tiの他に、アルミニウム(AI)、シリコン(Si)、銅(Cu)、タンタル(Ta)、窒化タンタル(TaN)、イリジウム(I r)、酸化イリジウム(IrO_x)、プラチナ(Pt)などがある。以下の実施形態においても、中間層はこれらのいずれかの材料から選択される。

[0045]

次に、図 3 (a) に示す構造を形成するまでの工程を説明する。

【0046】

まず、中間層11上に、第1の導電膜12としてPt膜をスパッタ法で175nmの厚さ に成膜する。Pt膜の成膜条件として、Arガス圧を0.6Pa、DCパワーを1kW、基板温度 を100 に設定する。ターゲットはプラチナである。

【0047】

なお、第1の導電膜12として、イリジウム、ルテニウム、酸化ルテニウム、酸化ルテ ニウムストロンチウム (SrRuO₃)等の膜を形成しても良い。本実施形態及び以下の実施形 態において、第1の導電膜は自己配向性を有する物質から構成する。

【0048】

次に、スパッタリング法により、<u>PZT((Pb(Zr_{1-x}Ti_x)O₃)</u>にランタン(La)が添加さ³⁰ れたPLZT(lead lanthanum zirconate titanate; (Pb_{1-3x/2}La_x)(Zr_{1-y}Ti_y)O₃))膜を第 1の導電膜12の上に100~300nm、例えば240nmの厚さに形成し、これを強 誘電体膜13として使用する。なお、PLZT膜にはカルシウム(Ca)とストロンチウム (Sr)を添加することもある。

【0049】

続いて、酸素雰囲気中にシリコン基板1を置き、RTAによってPLZT膜を結晶化する。その結晶化の条件として、例えば、基板温度を585 、処理時間を20秒間、昇温 速度を125 /secに設定し、酸素雰囲気に導入される0₂とArの割合を2.5%と97. 5%とする。

[0050]

強誘電体膜13の形成方法としては、上記したスパッタ法の他にスピンオン法、ゾルゲル法、MOD(Metal Organic Deposition)法、MOCVD法がある。また、強誘電体膜1 3の材料としてはPLZTの他に、PZT、SrBi₂(Ta_xNb_{1-x})₂O₉(但し、O<x 1)、Bi₄ Ti₂O₁₂などがある。なお、DRAMを形成する場合には、上記の強誘電体材料に代えて(B aSr)TiO₃(BST)、チタン酸ストロンチウム(STO)等の高誘電体材料を使用すればよい。

【0051】

次に、図3(b) に示すように、強誘電体膜13上に第2の導電膜14を形成する。第2 の導電膜14は、以下の2ステップによって形成される。 【0052】 40

まず、強誘電体膜13上に、第2の導電膜14の下側導電層14aとして酸化イリジウム(IrO_x)膜をスパッタリング法により20~75nm、例えば50nmの厚さに形成する。その後、酸素雰囲気内でRTAにより強誘電体膜13の結晶化と下側導電層14aへのアニール処理とを行う。RTAの条件として、基板温度を725、処理時間を1分間とするとともに、酸素雰囲気に導入されるO₂とArの割合をそれぞれ1%と99%とする。

続いて、第2の導電膜14の上側導電層14bとして酸化イリジウム(IrO_x)膜を下側 導電層14a上にスパッタリング法により100~300nm、例えば200nmの厚さ に形成する。

[0054]

10

なお、第2の導電膜14の上側導電層14bとして、プラチナ膜又は酸化ルテニウムストロンチウム(SRO)膜をスパッタ法により形成してもよい。

[0055]

次に、図4(a)に示す構造を形成するまでの工程を説明する。

【0056】

まず、上部電極平面形状のレジストパターン(不図示)を第2の導電膜14上に形成した後に、そのレジストパターンをマスクに使用して第2の導電膜14をエッチングし、残された第2の導電膜14のパターンをキャパシタの上部電極14cとして使用する。 【0057】

そして、そのレジストパターンを除去した後に、650、60分間の条件で、強誘電 ²⁰ 体膜13を酸素雰囲気中でアニールする。このアニールは、第2の導電膜14の上側導電 層14bのスパッタリング時及び第2の導電膜14のエッチング時に強誘電体膜13に入 ったダメージを元に回復させるために行われる。

【 0 0 5 8 】

続いて、メモリセル領域Aにおいてキャパシタ上部電極14c及びその周辺にレジスト パターン(不図示)を形成した状態で、強誘電体13をエッチングし、これにより上部電 極14cの下に残った強誘電体膜13をキャパシタの誘電体膜13aとして使用する。 【0059】

そして、レジストパターン(不図示)を除去した状態で強誘電体膜13を窒素酸素雰囲 気中でアニールする。例えばこのアニールは、強誘電体膜13及びその下の膜に吸収され ³⁰ た水分等を脱ガスするために行われる。

【0060】

次に、図4(b) に示すように、上部電極14c、誘電体膜13a及び第1の導電膜12 の上に、第1のエンキャップ層15としてAl₂O₃膜をスパッタリング法により50nmの 厚さに常温下で形成する。この第1のエンキャップ層15は、還元され易い誘電体膜13 aを水素から保護して、水素がその内部に入ることをブロックするために形成される。 【0061】

なお、第1のエンキャップ層15として、PZT膜、PLZT膜または酸化チタンを成 膜してもよい。エンキャップ層としてのAI₂O₃膜 、PZT膜、PLZT膜または酸化チタ ン膜は、MOCVDにて成膜しても良く、またスパッタリングとMOCVDといった2つ の方法により形成した積層膜にしても良い。第1のエンキャップ層15が積層膜の場合は 、キャパシタの劣化を考慮して、スパッタリングでAI₂O₃膜を先に形成することが好まし い。

[0062]

その後に、酸素雰囲気中で550、60分間の条件で、第1のエンキャップ層15を 熱処理してその膜質を改善する。

【0063】

次に、第1のエンキャップ層15の上にレジスト(不図示)を塗布し、これを露光、現像して上部電極14c及び誘電体膜13aの上と、その周辺に下部電極平面形状に残す。 そして、レジスト膜をマスクに使用して、第1のエンキャップ層15、第1の導電膜12

50

及び中間層11をエッチングし、これにより残った第1の導電膜12のパターンをキャパ シタの下部電極11aとして使用する。なお、中間層11も下部電極11aを構成する。 エンキャップ層15、第1の導電膜12及び中間層11のエッチングは、塩素、臭素など のハロゲン元素を用いたドライエッチングにより行われる。

(8)

[0064]

レジストを除去した後に、上部電極14c、誘電体膜13a等を酸素雰囲気中で350、30分間の条件でアニールする。これは、後工程で形成される膜のはがれ防止を目的としている。

[0065]

これにより、図 5 (a) に示すように、第 1 の層間絶縁膜 1 0 の上には、下部電極 1 1 a 10 (第 1 の導電膜 1 2 / 中間層 1 1)、誘電体膜 1 3 a、上部電極 1 4 c (第 2 の導電膜) からなるキャパシタQが形成されることになる。

【0066】

次に、図 5 (b) に示す構造を形成するまでの工程を説明する。

【0067】

まず、第2のエンキャップ層15aとしてAI₂O₃膜をスパッタリング法により20nm の厚さに成膜して、キャパシタQ及び第1の層間絶縁膜10を覆う。第2のエンキャップ 層15aとして、第1のエンキャップ層15で採用される他の材料を用いてもよい。続い て、酸素雰囲気中で650、60分間の条件で、強誘電体膜13aをアニールしてダメ ージから回復させる。

【0068】

続いて、エンキャップ層15aの上に、第2の層間絶縁膜16として膜厚1500nm のSiO₂膜をCVD法により成膜する。第2の層間絶縁膜16の成長は、成膜ガスとしてシ ラン(SiH₄)やポリシラン化合物(Si₂F₆,Si₃F₈,Si₂F₃CI等)およびSiF₄を用いても良 いし、TEOSを用いても良い。成膜方法であるCVD法は、プラズマ励起(ECR 法: El ectron cyclotron Resonance、ICP法: Inductively Coupled Plasma、HDP: High Density Plasma、EMS: Electron Magneto-Sonic)や、熱励起、レーザー光による励起方式でも良 い。プラズマCVD法を用いた第2の層間絶縁膜16の成膜条件の一例を以下に示す。

【0069】

TEOSガス流量・・・460sccm
He(TEOSのキャリアガス)流量・・・480sccm
O₂流量・・・700sccm
圧力・・・9.0Torr
高周波電源の周波数・・・13.56MHz
高周波電源のパワー・・・400W
成膜温度・・・390
次に、図6(a) に示すように、第2の層間絶縁膜16の成膜方法及び条件と同じ成膜方

法及び条件で、シリコン基板1の裏面に膜厚1500nmのSiO₂膜からなる応力制御絶縁 膜30を成膜する。

【0070】

その後、図6(b) に示すように、第2の層間絶縁膜16上面をCMP法により平坦化す る。第2の層間絶縁膜16の表面の平坦化は、上部電極<u>14c</u>の上面から400nmの厚 さとなるまで行われる。このCMP法による平坦化の際に使用されるスラリー中の水分や 、その後の洗浄時に使用される洗浄液中の水分は、第2の層間絶縁膜<u>16</u>表面に付着した りその内部に吸収される。

【0071】

そこで、真空チャンバ(不図示)中で温度390 で第2の層間絶縁膜16を加熱する ことにより、その表面および内部の水分を外部に放出させる。このような脱水処理の後に 、第2の層間絶縁膜16を加熱しながらN₂0プラズマに曝して脱水とともに膜質を改善す る。これにより、後工程での加熱と水によるキャパシタの劣化が防止される。そのような 20

30

脱水処理とプラズマ処理は同じチャンバ(不図示)内において行ってもよい。そのチャン バ内には、シリコン基板1を載せる支持電極とこれに対向する対向電極が配置され、対向 電極には高周波電源が接続可能な状態となっている。そして、チャンバ内にN₂0ガスを導 入した状態で、対向電極に高周波電源を印加し、電極間にN₂0プラズマを発生させて絶縁 膜のN₂0プラズマ処理を行う。そのN₂0プラズマ処理によれば、絶縁膜の少なくとも表面に は窒素が含まれる。そのような方法は以下の工程において採用されてもよい。脱水処理に 続くプラズマ処理の際にはN₂0プラズマを使用することが好ましいが、NOプラズマ、N₂プ ラズマ等を使用してもよく、このことについては後述する工程でも同様である。なお、脱 水処理の基板温度とプラズマ処理の基板温度はほぼ同じとなる。

【0072】

次に、図7(a) に示すように、レジストパターン(不図示)を用いるフォトリソグラフィ法により第1の層間絶縁膜10、第2のエンキャップ層15a、第2の層間絶縁膜16 及びカバー膜9をエッチングして、メモリセル領域Aの不純物拡散層6aの上にそれぞれ コンタクトホール16a~16cを形成すると同時に、周辺回路領域Bの不純物拡散層6 bの上にコンタクトホール16d,16eを形成し、また、素子分離絶縁層2上の配線5 d上にコンタクトホール16fを形成する。

【0073】

第2の層間絶縁膜16、第2のエンキャップ層15a、第1の層間絶縁膜10、カバー 膜9は、CF系ガス、例えばCHF₃にCF₄、Arを加えた混合ガスを用いてエッチングされる。 【0074】

20

10

次に、図7(b) に示すように、第2の層間絶縁膜16の上とコンタクトホール16a~ 16fの内面を前処理するために、RF(高周波)エッチングを行った後、それらの上に スパッタリング法によりチタン(Ti)膜を20nm、窒化チタン(TiN)膜を50nm連 続で成膜し、これらの膜をグルー層17とする。さらに、六フッ化タングステンガス(WF 6)、アルゴン、水素の混合ガスを使用するCVD法により、グルー層17の上にタング ステン(W)膜18を形成する。なお、タングステン膜18の成長初期にはシラン(SiH₄) ガスも使用する。タングステン膜18は、各コンタクトホール16a~16fを完全に埋 め込む厚さ、例えばグルー層17の最上面上で500nm程度とする。

【 0 0 7 5 】

続いて、図8(a) に示すように、第2の層間絶縁膜16上面上のタングステン膜18と ³⁰ グルー層17をCMP法により除去し、各コンタクトホール16a~16f内にのみ残す 。これにより、コンタクトホール16a~16f内のそれぞれのタングステン膜18とグ ルー層17を導電性プラグ17a~17fとして使用する。

[0076]

その後に、コンタクトホール16a~16 f 形成後の洗浄処理、CMP後の洗浄処理等の工程で第2の層間絶縁膜16表面に付着したり、その内部に浸透したりした水分を除去するために、再び、真空チャンバ中で390 の温度で第2の層間絶縁膜16を加熱して水を外部に放出させる。このような脱水処理の後に、第2の層間絶縁膜16を加熱しながらN₂0プラズマに曝して、膜質を改善するアニールを、例えば2分間行う。

【0077】

次に、図8(b) に示すように、第2の層間絶縁膜16上と導電性プラグ17a~17f 上にタングステンの酸化防止膜19としてプラズマCVD法によりSiON膜を約100nm の厚さに成膜する。

【0078】

次に、図9(a) に示すように、レジストパターン(不図示)をマスクに使用して上部電極14c上の第2の層間絶縁膜16及びエンキャップ層15,15aをエッチングしてホール16gを形成する。同時に、ワード線WLの延在方向で上部電極14cからはみ出している下部電極11a上にもホールを形成する。なお、図9(a)では下部電極11a上のホールを図示していないが、図12中、符号20gで示す。

[0079]

そのエッチングは、CF系ガス、例えばCHFュにCF₄とArを加えた混合ガスを用いてエッチ ングされる。その後、レジストパターンは除去される。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

その後に、図9(a)に示した状態で、酸素雰囲気中、550、60分間のアニールを 行い、ホール16gを通して誘電体膜13aの膜質を改善する。この場合、酸化され易い タングステンからなる導電性プラグ17a~17fは、酸化防止膜19で覆われているた め、酸化されない。

[0081]

次に、図9(b) に示すように、第2の層間絶縁膜16上と導電性プラグ17a~17f 10 上にあった酸化防止膜19をエッチバック法によりエッチングし、導電性プラグ17a~ 17fを露出させる。その場合、導電性プラグ17a~17fの上端は、第2の層間絶縁 膜16から上に露出する。

[0082]

続いて、導電性プラグ17a~17f及び上部電極14cが露出した状態で、RFエッ チング法によりそれらの表面を約10nmエッチング(SiO。換算)して清浄面を露出させ る。

[0083]

[0084]

その後に、第2の層間絶縁膜16、導電性プラグ17a~17f上に、アルミニウムを 含む4層構造の導電膜をスパッタ法により形成する。その導電膜は、下から順に、膜厚1 50 n m の 室 化 チ タ ン 膜 、 膜 厚 5 5 0 n m の 銅 含 有 (0.5%) ア ル ミ ニ ウム 膜 、 膜 厚 5 nmのチタン膜、膜厚150nmの窒化チタン膜である。

20

ついで、図10 に示すように、その導電膜をフォトリソグラフィ法によりパターニン グすることにより第1~第5の配線20a,20c,20d~20fと導電性パッド20 bを形成する。なお、このとき同時に、ホール20g内にも下部電極11aと接続する配 線を形成する。

[0085]

メモリセル領域Aにおいて、第1の配線20aは、pウェル3aの一側方にある上部電 極14cにホール16gを通して接続され、かつ上部電極14cに最も近いpウェル3a 上の導電性プラグ17aに接続される。第2の配線20cは、pウェル3aの他側方にあ る上部電極14aにホール16gを通して接続され、かつ上部電極14cに最も近いpウ ェル3a上の導電性プラグ17cに接続される。導電性パッド20bは、pウェル3aの 中央の上に形成された導電性パッド17bの上に島状に形成される。第3~第5の配線2 0 d ~ 2 0 f は、周辺回路領域 B における導電性プラグ17 d ~ 17 f に接続される。 [0086]

この工程により形成された配線20a、20cと、導電性パッド20bと、キャパシタ 及びトランジスタの平面的な配置関係を示すと、図12のようになる。図10は、図12 のI-I線に沿う断面図に相当する。図12に示すように、連続して帯状に延びた下部電 極11a上に誘電体膜13aも連続して帯状に延び、上部電極14cは一つの誘電体膜1 3 a 上に間隔を置いて複数形成されている。他の符号で示すものは、図1乃至図10中の 同じ符号で示すものと同じである。

40

30

[0087]

次に、図11に示す構造を形成するまでの工程を説明する。

[0088]

まず、第1~第5の配線20a,20c,20d~20fと導電性パッド20bの上に 第3の層間絶縁膜21を形成した後に、第3の層間絶縁膜21の上面をCMPにより平坦 化する。

[0089]

ついで、マスク(不図示)を使用して第3の層間絶縁膜21にビアホール22a,22 bを形成する。ビアホール22a,22bは、メモリセル領域Aのpウェル3aの上の導 50 電性パッド20bの上や、周辺回路領域Bの配線20eの上、その他の位置に形成される

【0090】

さらに、ビアホール22a,22b内に、TiN層とW層からなるビア23a、23bを 形成する。それらのビア23a,23bは、ビアホール22a,22b内と第3の層間絶 縁膜21上にTiN層とW層をスパッタ法とCVD法により形成した後に、第3の層間絶縁 膜21上からTiN層とW層をCMPにより除去し、これによりビアホール22a,22b 内にビア23a,23bを残すことによって形成される。

[0091]

続いて、第3の層間絶縁膜21上に二層目の配線24a~24eを形成した後に、第3
 の層間絶縁膜21及び二層目の配線24a~24eの上に第4の層間絶縁膜25を形成する。さらに、第4の層間絶縁膜25を平坦化した後に、第4の層間絶縁膜25上に、アルミニウムよりなる導電パターン26を形成する。その後に、第4の層間絶縁膜25及び導電パターン26の上に、酸化シリコンよりなる第1のカバー絶縁膜27と窒化シリコンよりなる第1のカバー絶縁膜27と窒化シリコンよりなる第2のカバー絶縁膜28を順に形成する。

[0092]

その後、表面に樹脂等により保護膜(不図示)を形成する。なお、基板の厚さを調整す る必要がある場合、保護膜を形成した後、バックグラインダ処理により基板裏面を削る。 以上によりFeRAMの基本的な構造が形成される。

【0093】

なお、応力制御絶縁膜30はそのまま残してチップ化してもよいし、図10の配線20 a等や導電性パッド20bを形成する工程の後であって、バックグラインダ処理により基 板裏面を削る工程の前までのどの工程でも、バックグラインダ処理などにより除去するこ とができる。応力制御絶縁膜30を除去した場合でも、キャパシタの誘電体膜の膜質改善 のためのアニールが終了した後は以降の工程でそれ以上の高温で熱処理する工程はなく、 かつ配線20a等を形成した後であれば、以降の工程であまり大きな応力がかかる工程は ないため、基板に対して小さい応力を維持できるからである。

[0094]

上記した実施形態により形成されたキャパシタQは、その特性が従来よりも改善された

【0095】

そこで、上記した実施形態により形成されたキャパシタQの特性を調査した結果につい て、以下に詳細に説明する。なお、以下に述べる層間絶縁膜及び応力制御絶縁膜は原則的 に酸化シリコン膜である。場合により、他の種類の絶縁膜、例えば窒化シリコン膜、酸窒 化シリコン膜、アルミナ膜などを用いてもよい。

【0096】

まず、上記した工程によって表面(S) 裏面(R)という順序で第2の層間絶縁膜16及 び応力制御絶縁膜30を形成した本実施形態に係るFeRAMを用意する。さらに、比較 試料として、表面(S)のみに層間絶縁膜を形成したFeRAMと、表面(S) 裏面(R) 表面(S)という順序で薄い層間絶縁膜、厚い応力制御絶縁膜、及び厚い層間絶縁膜を形成 したFeRAMと、裏面(R) 表面(S)という順序で応力制御絶縁膜及び層間絶縁膜を形 成したFeRAMとを用意する。

【0097】

比較試料の層間絶縁膜及び応力制御絶縁膜の成膜方法及び成膜条件は、上記した本実施 形態の第2の層間絶縁膜16及び応力制御絶縁膜30の成膜方法及び成膜条件と同じとす る。但し、表面(S) 裏面(R) 表面(S)の試料では、表面に薄い層間絶縁膜と厚い層間 絶縁膜を2層成膜しているが、2層の層間絶縁膜の膜厚を他の試料の一層の層間絶縁膜の 膜厚と同じとした。

【0098】

図 1 3 は、上記各 Fe RAMについてキャパシタQのスイッチングチャージ(Qsw)分 ⁵⁰

20

布を調査した結果を示すグラフである。図13の縦軸は累積発生率(%)を示し、横軸は 線型目盛りで表したスイッチングチャージ(Qsw)(µC/cm²)を示す。 【0099】

(12)

図中、 印は、表面(S)のみに層間絶縁膜を形成したFeRAMに係る特性を示し、 印は、上記した工程によって表面(S) 裏面(R)という順序で層間絶縁膜及び応力制御絶 縁膜を形成した本実施形態のFeRAMに係る特性を示し、 印は、表面(S) 裏面(R) 表面(S)という順序で層間絶縁膜、応力制御絶縁膜、及び層間絶縁膜を形成したFeR AMに係る特性を示し、 印は、裏面(R) 表面(S)という順序で応力制御絶縁膜及び層 間絶縁膜を形成したFeRAMに係る特性を示す。

[0100]

図13によれば、表面(S) 裏面(R)という順序で成膜した本実施形態のFeRAM(印)の場合、表面のみに成膜したFeRAM(印)の場合と比べて、1µC/cm² 以上スイッチングチャージ(Qsw)特性が向上するとともに、ばらつきも13%から9. 97%に改善した。

[0101]

また、裏面(R) 表面(S)という順序で成膜した FeRAM (印)の場合、スイッチ ングチャージ(Qsw)の分布が低い方に広がり、ばらつきが 36%と悪化した。 【0102】

以上のように、本実施形態の半導体装置の製造方法によれば、キャパシタを被覆する第2の層間絶縁膜16を形成した後に、シリコン基板1の裏面に応力制御絶縁膜30を成膜しているので、第2の層間絶縁膜16の応力を緩和することができるとともに、均一な応力の調整を行うことができる。その結果、スイッチングチャージをはじめとするキャパシタの特性を良好に、かつ均一に維持でき、或いはその向上を図ることができる。

【0103】

さらに、ウエハ全体として応力を低減することができるので、プレーナ構造のFeRA Mに顕著に生じていた所謂端劣化を防止することができた。端劣化とは、複数のキャパシ タに共通する下部電極11a上の端部のキャパシタの誘電体膜13aの側部に応力が集中 することによってキャパシタ特性が劣化しやすくなる現象をいう。これは、TEOSを原 料として形成される絶縁膜をキャパシタ上に形成した場合に起こることがある。

【 0 1 0 4 】

また、第2の層間絶縁膜16の応力と同じタイプの応力を応力制御絶縁膜30に付与す ればよいため、膜中の水分含有量により相互に逆の応力となるように膜応力を調整する必 要がなく、第2の層間絶縁膜16及び応力制御絶縁膜30としてともに、水分含有量の少 ない、例えば圧縮応力を有する良質な絶縁膜を用いることができる。

【0105】

以上、実施の形態によりこの発明を詳細に説明したが、この発明の範囲は上記実施の形 態に具体的に示した例に限られるものではなく、この発明の要旨を逸脱しない範囲の上記 実施の形態の変更はこの発明の範囲に含まれる。

[0106]

例えば、上記の実施形態では、キャパシタQの上部からキャパシタQの下部電極11a 4 と下部電極11a下のトランジスタとの接続をとることを特徴とするプレーナ構造のFe RAMに関して説明したが、キャパシタの下部電極11a直下から導電性プラグを介して 直接下部電極11a下のトランジスタとの接続をとることを特徴とするスタック構造のF eRAMにも適用可能である。

[0107]

また、第2の層間絶縁膜16及び応力制御絶縁膜30の成膜方法及び成膜条件は、積層 構造や使用材料、その他を考慮して適宜選択できる。

【0108】

また、上記の実施形態では、キャパシタ直上の第2の層間絶縁膜16の応力の影響が最 も大きいので、主としてキャパシタ直上の第2の層間絶縁膜16に対して、その応力を相 ⁵⁰

10

30

10

殺するにように、応力制御絶縁膜30の成膜方法及び成膜条件を第2の層間絶縁膜16の 成膜方法及び成膜条件と同じにしている。しかし、実際には、配線層20a等や導電性パ ッド20b、第3及び第4の層間絶縁膜21、25の応力の影響があるので、応力制御絶 縁膜30の成膜方法及び成膜条件は、第2の層間絶縁膜16の成膜方法及び成膜条件と同 じにする必要はなく、最終的にキャパシタにかかる応力が小さくなるように適宜選択する ことができる。

【0109】

また、第2の層間絶縁膜16及び応力制御絶縁膜30をそれぞれSiO₂膜単層で構成 しているが、それぞれSiO₂膜の代わりに、シリコン窒化膜、アルミナ膜等の単層で構 成することも可能である。

[0 1 1 0 **]**

また、第2の層間絶縁膜16及び応力制御絶縁膜30をそれぞれ単層で構成しているが 、それぞれ同じ種類の絶縁膜又は異なる種類の絶縁膜からなる2層以上の多層構造で構成 することも可能である。

【0111】

また、第2の層間絶縁膜16及び応力制御絶縁膜30を成膜温度390 条件の化学的 気相成長方法で形成しているが、400 以下であって、成膜可能な成膜温度条件の化学 的気相成長方法で形成することが可能である。

【0112】

以上述べたように本発明によれば、キャパシタを被覆する第2の絶縁膜を形成した後に ²⁰ 、基板の裏面に応力制御絶縁膜を成膜している。これにより、第2の絶縁膜によって生じ る応力が緩和されるとともに、均一な応力調整が可能となり、その結果キャパシタの特性 を良好に、かつ均一に維持でき、或いはその向上を図ることができる。

【0113】

さらに、ウエハ全体として応力を低減することができるので、プレーナ構造のFeRA Mに顕著に生じていた所謂端劣化を防止することができる。

[0114]

以上、本発明の特徴をまとめると以下の通り列挙される。

付記1.半導体基板の上方に第1の絶縁膜を形成する工程と、

<u>前記第1の絶縁膜上に下部電極と誘電体膜と上部電極とを有するキャパシタを形成する</u>30 工程と、

前記キャパシタを被覆する第2の絶縁膜を形成する工程と、

<u>前記第2の絶縁膜を形成した後、前記半導体基板の裏面に応力制御絶縁膜を形成する工</u> 程と

を有することを特徴とする半導体装置の製造方法。

付記2.前記第2の絶縁膜及び前記応力制御絶縁膜は、ともに同じ圧縮応力、又は同じ引 張応力を有することを特徴とする付記1記載の半導体装置の製造方法。

付記3.前記第2の絶縁膜及び応力制御絶縁膜は、それぞれ2層以上の多層構造を有する ことを特徴とする付記1又は2記載の半導体装置の製造方法。

付記4.前記第2の絶縁膜及び応力制御絶縁膜はシリコンを含む絶縁膜の単層又は多層構 ⁴⁰ 造であることを特徴とする付記1乃至3の何れか一に記載の半導体装置の製造方法。

<u>付記5.前記第2の絶縁膜及び応力制御絶縁膜を化学気相成長法により成膜することを特</u> 徴とする付記1乃至4の何れかーに記載の半導体装置の製造方法。

付記6.前記第2の絶縁膜及び応力制御絶縁膜を400 以下の成膜温度で形成すること を特徴とする付記5記載の半導体装置の製造方法。

付記7.前記第2の絶縁膜及び応力制御絶縁膜を同じ化学気相成長法及び成膜条件で成膜 することを特徴とする付記5又は6に記載の半導体装置の製造方法。

付記8.前記キャパシタの誘電体膜の材料は強誘電体であることを特徴とする付記1乃至 7の何れかーに記載の半導体装置の製造方法。

付記9.前記第1の絶縁膜を形成する工程の前に、前記半導体基板の上にトランジスタを 50

<u>形成する工程を有することを特徴とする付記1乃至8の何れか一に記載の半導体装置の製</u>造方法。

付記10.前記下部電極上に複数のキャパシタが形成されており、前記下部電極は前記複数のキャパシタについて共通となっていることを特徴とする付記9記載の半導体装置の製造方法。

付記11.前記キャパシタの下部電極は前記誘電体膜及び上部電極で覆われていないコン タクト領域を有し、前記第2の絶縁膜を形成した後に、前記トランジスタの上方に前記第 1及び第2の絶縁膜を貫通する第1のホールを形成する工程と、

<u>前記コンタクト領域の上方に前記第2の絶縁膜を貫通する第2のホールを形成する工程</u>と、

<u>前記キャパシタの上部電極の上方に前記第2の絶縁膜を貫通する第3のホールを形成す</u>る工程と、

<u>前記第1及び第2のホールを介して前記下部電極と前記トランジスタとを接続する配線</u> を前記第2の絶縁膜上に形成する工程と、

前記第3のホールを介して前記上部電極と前記トランジスタとを接続する配線を前記第 2の絶縁膜上に形成する工程と

を有することを特徴とする付記9又は10記載の半導体装置の製造方法。

付記12.前記キャパシタの下部電極直下の第1の絶縁膜を貫通するホールを介して前記 下部電極と前記トランジスタとが接続されており、前記第2の絶縁膜を形成した後に、前 記キャパシタの上部電極の上方に前記第2の絶縁膜を貫通する第4のホールを形成する工 程と、前記第4のホールを介して前記上部電極と接続する配線を前記第2の絶縁膜上に形 成する工程とを有することを特徴とする付記9又は10の何れかーに記載の半導体装置の 製造方法。

20

10

付記13.前記キャパシタを形成する工程の後に、前記キャパシタをアニールする工程を 有することを特徴とする付記11又は12記載の半導体装置の製造方法。

付記14.前記キャパシタをアニールする工程は、前記キャパシタの上部電極の上方に前 記第2の絶縁膜を貫通する第3又は第4のホールを形成する工程の後であって、該第3又 は第4のホールを通して酸素雰囲気中で行われることを特徴とする付記13記載の半導体 装置の製造方法。

<u>付記15.前記配線を形成する工程よりも後に、前記応力制御絶縁膜を除去する工程を有</u> <u>することを特徴とする付記11乃至14の何れか一に記載の半導体装置の製造方法。</u>

【図面の簡単な説明】

【0115】

【図1】本発明の実施形態に係る半導体装置の製造工程を示す断面図(その1)である。 【図2】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その2)である。

【図3】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その3)である。

【図4】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その4)である。

【図5】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その5)である。

【図6】(a)、(b) は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その6)である。

【図7】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その7)である。

【図8】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その8)である。

【図9】(a)、(b)は、本発明の実施形態に係る半導体装置の製造工程を示す断面図(その9)である。

50

【図10】本発明の実施形態に係る半導体装置の製造工程を示す断面図(その10)であ る。

【図11】本発明の実施形態に係る半導体装置の製造工程を示す断面図(その11)であ る。

【図12】本発明の実施形態に係る半導体装置の製造方法により形成されるキャパシタ及 びトランジスタと配線や導電性パッドとの配置関係を示す平面図である。

【図13】本発明の実施形態に係る半導体装置の製造方法により作成されたFeRAMの キャパシタのスイッチングチャージ分布を示すグラフである。

【図1】





図2 (b)

gb

4

99

g

<u>6</u>a

4 6a

6a

3a

ŝ









(16)

gg

4

.g

9 10 3b

<u>6</u>a

6a 4

<u>6</u>a

3a

N







【図10】







【図13】

