



(19)中華民國智慧財產局

(12)發明說明書公告本 (11)證書號數：TW I384603B1

(45)公告日：中華民國 102 (2013) 年 02 月 01 日

(21)申請案號：098111726

(22)申請日：中華民國 98 (2009) 年 04 月 08 日

(51)Int. Cl. : **H01L23/498 (2006.01)**

(30)優先權：2009/02/17 美國 61/152,987

(71)申請人：日月光半導體製造股份有限公司 (中華民國) ADVANCED SEMICONDUCTOR ENGINEERING, INC. (TW)
高雄市楠梓加工區經三路 26 號

(72)發明人：陳國華 CHEN, KUO HUA (TW)；李明錦 LEE, MING CHIANG (TW)；李宗勳 LEE, TSUNG HSUN (TW)；范振銓 FAN, CHEN CHUAN (TW)

(74)代理人：祁明輝；林素華

(56)參考文獻：

US 2005/0224969A1

US 2006/0024861A1

US 2007/0001285A1

US 2007/0252272A1

審查人員：楊勝涵

申請專利範圍項數：20 項 圖式數：6 共 0 頁

(54)名稱


基板結構及應用其之封裝結構

SUBSTRATE STRUCTURE AND PACKAGE STRUCTURE USING THE SAME

(57)摘要

一種基板結構及應用其之封裝結構。基板結構包括數條走線、一基板及數個第一金屬塊。基板具有相對之一第一表面與一第二表面。此些第一金屬塊設置於第一表面與第二表面之其中一者，此些第一金屬塊之間的最小間距為最小製程間距。

A substrate structure and a package structure using the same are provided. The substrate structure includes a number of traces, a substrate and a number of first metal tiles. The substrate has a first surface and a second surface opposite to the first surface. The first metal tiles are disposed on one of the first surface and the second surface. The interval between adjacent two of the first metal tiles is the least manufacturing interval.



第 4 圖

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號： 98111726

※申請日： 98.04-08 ※IPC 分類：H01L 23/498 (2006.01)

一、發明名稱：(中文/英文)

基板結構及應用其之封裝結構/SUBSTRATE STRUCTURE
AND PACKAGE STRUCTURE USING THE SAME

二、中文發明摘要：

一種基板結構及應用其之封裝結構。基板結構包括數條走線、一基板及數個第一金屬塊。基板具有相對之一第一表面與一第二表面。這些第一金屬塊設置於第一表面與第二表面之其中一者，這些第一金屬塊之間的最小間距為最小製程間距。

三、英文發明摘要：

A substrate structure and a package structure using the same are provided. The substrate structure includes a number of traces, a substrate and a number of first metal tiles. The substrate has a first surface and a second surface opposite to the first surface. The first metal tiles are disposed on one of the first surface and the second surface. The interval between adjacent two of the

first metal tiles is the least manufacturing interval.

四、指定代表圖：

(一)本案指定代表圖為：第 4 圖。

(二)本代表圖之元件符號簡單說明：

202：基板結構

218：基板

222：第一表面

224、224(1)：第一金屬塊

228、228(1)：走線

242：導通孔

C：圓形區域

S2：間距

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無。

六、發明說明：

【發明所屬之技術領域】

本發明是有關於一種基板結構及應用其之封裝結構，且特別是有關於一種具有用以增加結構強度之金屬塊的基板結構及應用其之封裝結構。

【先前技術】

基板結構之相對兩表面一般都具有不同比例的金屬結構。例如基板結構之一面配置有走線，而其相對一面則配置有與導電錫球連接的接墊。由於基板結構之相對兩表面所具有的走線與接墊分配的比例往往相差甚大，致使兩者之金屬結構比例懸殊。此外，再加上基板結構的熱膨脹係數與金屬結構不同，導致基板結構在高溫工作下產生內應力而發生翹曲變形。此一變形可能導致基板結構的破壞，例如是基板結構上的走線、導電錫球及晶片等元件斷裂、龜裂或脫離等不良狀況發生。

為了減緩該變形量，一般的作法是另外在基板結構的相對兩表面另外鋪設金屬網層，例如是銅網層，試圖使基板結構的相對兩表面的金屬結構比例較接近，以減緩變形量。請參照第 1 圖，其繪示習知基板結構之示意圖。基板結構 100 之一表面 102 配置有走線 110 及金屬網層 104。此外，在基板結構 100 之相對表面（未繪示）也配置有金屬網層。藉由金屬網層的配置，使得基板結構 100 之相對兩表面的金屬結構比例較接近，以減緩變形量。

請參照第 2 圖，其繪示製造第 1 圖中之金屬網層之示意圖。光罩 106 之遮光區 112 對應至第 1 圖之金屬網層 104 的金屬網線 124，金屬網線 124 係鄰近於走線 110。透光區 108 則對應至第 1 圖之金屬網層 104 之間的鏤空部位 114。在光線 L 透過光罩 106 對基板 120 上的光阻層 116 進行曝光後，藉由後續的顯影製程去除受到曝光的光阻。然後，在接續的蝕刻製程中，對金屬層 122 蝕刻出金屬網層 104 及走線 110。

然而，如第 2 圖所示，為了把光罩 106 拉平，在曝光製程中須往光罩 106 的兩邊方向 D1 及 D2 拉緊，光罩 106 因此產生伸長量，因而導致透光區 108 及 118 沿著方向 D1 及方向 D2 變寬。再加上透光區 108 及 118 本身的寬度使穿過其之光線 L1 的散射範圍擴大。如此，走線 110 與鄰近的金屬網線 124 之間的間距 S1 受到該伸長量及該散射範圍擴大的關係而變得更寬。由於間距 S1 變得更寬，所以金屬網層 104 的分布範圍也跟著縮小，對基板結構之相對兩表面的金屬結構比例的控制能力也跟著降低。

【發明內容】

本發明係有關於一種基板結構及應用其之封裝結構，基板結構之一表面形成有數個金屬塊，這些金屬塊之間的最小間距可為基板結構上的最小製程間距。如此，這些金屬塊的分布密度增加且分布範圍也較廣，對於增加基板結構之強度及對基板結構相對兩表面上的金

屬結構比例的控制都有相當顯著的幫助，因此可大幅降低基板結構及應用其之封裝結構在高溫工作下的變形量。

根據本發明之一方面，提出一種基板結構。基板結構包括數條走線、一基板及數個第一金屬塊。基板具有相對之一第一表面與一第二表面。這些第一金屬塊設置於第一表面與第二表面之其中一者，這些第一金屬塊之間的最小間距為最小製程間距。

根據本發明之另一方面，提出一種封裝結構。封裝結構包括一基板結構、一晶片及一封膠。基板結構包括數條走線、一基板及數個第一金屬塊。基板具有相對之一第一表面與一第二表面。這些第一金屬塊設置於第一表面與第二表面之其中一者，這些第一金屬塊之間的最小間距為最小製程間距。晶片設置於基板結構上。封膠用以密封該晶片。

為讓本發明之上述內容能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下：

【實施方式】

在本發明之基板結構及應用其之封裝結構中，基板結構之一表面形成有數個金屬塊，這些金屬塊之間的最小間距可為基板結構上的最小製程間距。如此，這些金屬塊的分布密度增加且分布範圍也較廣，對於增加基板結構之強度及對基板結構相對兩表面上的金屬結構比例的控制都有相當顯著的幫助，因此可大幅降低基板結構

及應用其之封裝結構在高溫工作下的變形量。

以下係提出較佳實施例作為本發明之說明，然而實施例所提出的內容，僅為舉例說明之用，而繪製之圖式係為配合說明，並非作為限縮本發明保護範圍之用。再者，實施例之圖示亦省略不必要之元件，以利清楚顯示本發明之技術特點。

請參照第 3 圖，其繪示依照本發明較佳實施例之封裝結構之示意圖。封裝結構 200 例如是晶片型覆晶封裝結構 (Flip Chip CSP, FCCSP)，其包括一基板結構 202、一晶片 204、一封膠 206、數個第一導電部 212、數個第二導電部 214 及一底膠 216。其中，底膠 216 密封第二導電部 214，封膠 206 用以密封晶片 204 及底膠 216。封膠 206 之周緣面 208 與基板結構 202 之周緣面 210 實質上切齊。

晶片 204 例如是一覆晶式晶片，透過晶片 204 上的第二導電部 214 使得晶片 204 與基板結構 202 之一基板 218 電性連接。第一導電部 212 則設置於基板結構 202 之一第二表面 220 上，用以與一電子元件，例如是電路板（未繪示）電性連接。此外，基板 218 更具有一第一表面 222，第一表面 222 係相對於第二表面 220。

請同時參照第 4 圖及第 5 圖，第 4 圖繪示沿著第 3 圖中之方向 V1 觀看到之基板結構之示意圖，第 5 圖繪示沿著第 3 圖中之方向 V2 觀看到之基板結構之示意圖。如第 4 圖所示，基板結構 202 更包括數條走線 228、數個第一金屬塊 224、數個第二金屬塊 226（第二金屬塊 226 繪

示於第 5 圖)及數個導通孔 242。在本實施例中，第一金屬塊 224 之材質及第二金屬塊 226 之材質以銅金屬為例作說明。其中，走線 228 級提供電性連接的功能，而第一金屬塊 224 及第二金屬塊 226 僅用以增加基板結構 202 的強度，並不提供電性連接功能。

本實施例之第一金屬塊 224 之形狀及第二金屬塊 226 之形狀係以矩形，例如是以邊長 100 微米 (μm) 的正方形為例作說明。然此非用以限制本發明，第一金屬塊 224 之形狀及第二金屬塊 226 之形狀亦可為圓形或多邊形。並且，第一金屬塊 224 之尺寸及第二金屬塊 226 之尺寸可視製程能力或實際需求而定，其亦不受本實施例所限制。

第一金屬塊 224 設置於第一表面 222 上，第二金屬塊 226 設置於第二表面 220(第二金屬塊 226 及第二表面 220 繪示於第 5 圖)上。一般來講，製程能力愈佳，則走線 228 之間的間距也愈小，封裝結構的整體尺寸因此也愈小。本實施例的最小製程間距以 $25 \mu m$ 為例作說明。此處所指的最小製程間距亦可指製作基板結構 202 時所採用的製程技術，其可使走線之間達到最小距離的間距值。在本實施例之基板結構 202 中，相鄰之走線 228(1) 與第一金屬塊 224(1)之間的最小間距 S2 也可達到最小製程間距，即 $25 \mu m$ 。也就是說，本實施例之用以增加基板結構強度的金屬結構可比習知用來增加基板結構強度的金屬網線更靠近走線。

詳細地說，請參照第 6 圖，其繪示製造第 4 圖中之

第一金屬塊之示意圖。在曝光及顯影製程中，對一光阻層 238 進行曝光顯影。光罩 232 的遮光區 234 對應至第 4 圖之第一金屬塊 224(1)，第一金屬塊 224(1)係鄰近於走線 228(1)，而光罩 232 的透光區 236 對應至第 4 圖之間距 S2。然後，再對金屬層 240 進行蝕刻後，即形成本實施例的走線 228 及第一金屬塊 224。請同時參照第 2 圖與第 6 圖，由於本實施例之光罩 232 之透光區 236 寬度較窄，故穿過之光線 L2 所發生的擴散範圍甚小，使得本實施例之間距 S2 較第 2 圖之間距 S1 小很多，間距 S2 最小可達到最小製程間距，即 $25 \mu m$ 。因此，第一金屬塊 224 的分布範圍也可變得較廣，有助於增強基板強度及對金屬結構比例的控制。此外，第二金屬塊 226 也可使用如第 6 圖所揭露之技術來形成於第二表面 220 上。

本實施例之第一金屬塊 224 的寬度及第二金屬塊 226 的寬度比第 2 圖中習知的金屬網線來得寬，再加上第一金屬塊 224 之間的間距及第二金屬塊 226 之間的間距甚小，最小可達到最小製程間距。因此，本實施例之第一金屬塊 224 及第二金屬塊 226 的分布密度較高。如此，就相同的分布範圍而言，第一金屬塊 224 及第二金屬塊 226 對增加基板強度的效果較習知的金屬網層佳。此外，相較於第 2 圖之習知金屬網層 104，本實施例之鄰近走線 228(1)的第一金屬塊 224(1)可更靠近走線 228(1)，因此使得第一金屬塊 224 分布範圍擴大，此有助於提升基板 218 之相對兩表面的金屬結構比例的控制能力。

進一步地說，在未形成第一金屬塊 224 及第二金屬

塊 226 之前，基板結構 202 除了上述提及走線 228 外，可能包括其它金屬組件，例如設置於第一表面 222 之數個第一組件及設置於第二表面 220 之數個第二組件。其中，第一組件及及第二組件為具有電性連接功能的結構。第一組件例如是導通孔 242 (繪示於第 4 圖) 上的金屬導電層或用以與晶片 204 電性連接的金屬接墊。第二組件例如是用以與第一導電部 212 電性連接的金屬接墊。基於功能性要求或其它需求，走線 228、第一組件及第二組件的分布範圍、設置位置、數量等都可能使基板結構 202 之相對兩表面的金屬結構比例相差拉大。然而，本實施例透過第一金屬塊 224 及第二金屬塊 226 的形成，可輕易將基板結構 202 之相對兩表面的金屬結構比例拉近至相差在 15 個百分比 (%) 內，除了增加基板強度，也可降低基板結構在高溫工作下的變形量。

更進一步地說，基板結構 202 之第一表面 222 上所有由金屬材料構成的結構為走線 228、第一金屬塊 224 及數個第一組件所組成，而第二表面 220 上所有由金屬材料構成的結構為第二金屬塊 226 及數個第二組件所組成。其中，走線 228、第一組件及第一金屬塊 224 沿著第一表面 222 的剖面積加總為一第一面積，而第二組件及第二金屬塊 226 沿著第二表面的剖面積加總為一第二面積。藉由本實施例上述所揭露之技術手段，可輕易地將第一面積與第二面積控制在相差在 15% 內。

此外，本實施例可適用於多層板結構。多層板結構係由單一塊基板結構堆疊而成，若每塊基板結構之相對

兩表面的金屬結構比例相差太多，則累積在多層板結構上的金屬結構比例差是很可觀的，此會對多層板結構造成很大的損害。反觀本實施例，可精確地控制單一基板結構中相對兩表面的金屬結構比例，使堆疊後的多層板結構整體的金屬結構比例被控制在安全範圍內。因此，本發明之技術手段對於多層板結構的強度確保以及高溫變形量的降低可更有效地掌控。

此外，雖然本實施例之晶片係以覆晶式晶片為例作說明，然此非用以限制本發明，本實施例之晶片亦可為具有數個鋱墊的非覆晶式晶片（未繪示）。藉由封裝結構之數條鋱線（未繪示），電性連接晶片上的鋱墊與基板。當然，封膠更可用以密封這些鋱墊及這些鋱線。

此外，雖然本實施例之基板的相對兩表面，即第一表面及第二表面都設置有金屬塊，然也只在第一表面與第二表面之其中一者設置金屬塊，例如是只在第一表面或只在第二表面設置金屬塊。至於實際的設置狀況，可視對實際需求而定，並不受本實施例所限制。

另外，本實施例之第一金屬塊 224 及第二金屬塊 226 的排列外型並不受第 4 圖及第 5 圖所限制，也就是說，第一金屬塊 224 及第二金屬塊 226 的排列外型可視實際需求作任意排列外型設計，例如第一金屬塊 224 及第二金屬塊 226 的排列外型也可以是梯形、圓形或其其它排列外型等。舉例來說，第 4 圖中部份之第一金屬塊 224 的排列外型為圓形區域 C，或第 5 圖中部份之第二金屬塊 226 的排列外型為三角形區域 T。

本發明上述實施例所揭露之基板結構及應用其之封裝結構，基板結構之一表面形成有數個金屬塊，這些金屬塊之間的最小間距可為基板結構上的最小製程間距。如此，這些金屬塊的分布密度增加且分布範圍也較廣，對於增加基板結構之強度及對基板結構相對兩表面上的金屬結構比例的控制都有相當顯著的幫助，因此可大幅降低基板結構及應用其之封裝結構在高溫工作下的變形量。

綜上所述，雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

第1圖（習知技藝）繪示習知基板結構之示意圖。

第2圖（習知技藝）繪示製造第1圖中之金屬網層之示意圖。

第3圖繪示依照本發明較佳實施例之封裝結構之示意圖。

第4圖繪示沿著第3圖中之方向V1觀看到之基板結構之示意圖。

第5圖繪示沿著第3圖中之方向V2觀看到之基板結構之示意圖。

第6圖繪示製造第4圖中之第一金屬塊之示意圖。

【主要元件符號說明】

100、202：基板結構

102：表面

104：金屬網層

106、232：光罩

108、118、236：透光區

110、228、228(1)：走線

112、234：遮光區

114：鏤空部位

116、238：光阻層

120、218：基板

122、240：金屬層

124：金屬網線

200：封裝結構

204：晶片

206：封膠

208、210：周緣面

212：第一導電部

214：第二導電部

216：底膠

220：第二表面

222：第一表面

224、224(1)：第一金屬塊

226：第二金屬塊

242：導通孔

C：圓形區域

D1、D2：方向

L、L1、L2：光線

T：三角形區域

V1、V2：方向

S1、S2：間距

2012/11/29_1st 申復&修正

七、申請專利範圍：

1. 一種基板結構，包括：

複數條走線；

一基板，具有相對之一第一表面與一第二表面，該些走線設置於該第一表面與該第二表面之其中一者；以及

複數個第一金屬塊，用以增加該基板結構的強度，該些第一金屬塊設置於該第一表面與該第二表面之其中一者，該些第一金屬塊之間的最小間距為一最小製程間距，該些第一金屬塊彼此分離且該些第一金屬塊的最小直徑大於該些第一金屬塊間的最小間距。

2. 如申請專利範圍第1項所述之基板結構，其中該些第一金屬塊與該些走線係設置於同一面，相鄰之該走線與該第一金屬塊之間的最小間距為該最小製程間距。

3. 如申請專利範圍第1項所述之基板結構，更包括：

複數個第二金屬塊，用以增加該基板結構的強度，該些第二金屬塊設置於該第一表面與該第二表面之另外一者，該些第二金屬塊之間的最小間距為該最小製程間距。

4. 如申請專利範圍第3項所述之基板結構，其中各該些第一金屬塊之材質及各該些第二金屬塊之材質為銅。

5. 如申請專利範圍第3項所述之基板結構，其中該些第一金屬塊與該些走線係設置於該第一表面，該些第

2012/11/29_1st 申復&修正

二金屬塊設置於該第二表面，該基板結構更包括：

複數個第一組件，設置於該第一表面；以及

複數個第二組件，設置於該第二表面；

其中，該些走線、該些第一組件及該些第一金屬塊沿著該第一表面的剖面積加總為一第一面積，而該些第二組件及該些第二金屬塊沿著該第二表面的剖面積加總為一第二面積，該第一面積與該第二面積係相差在 15 個百分比 (%) 內。

6. 如申請專利範圍第 5 項所述之基板結構，其中該第一表面上所有由金屬材料構成的結構為該些走線、該些第一組件及該些第一金屬塊，而該第二表面上所有由金屬材料構成的結構為該些第二組件及該些第二金屬塊。

7. 如申請專利範圍第 3 項所述之基板結構，其中該些第一金屬塊之一者的形狀為圓形或多邊形，且該些第二金屬塊之一者的形狀為圓形或多邊形。

8. 如申請專利範圍第 3 項所述之基板結構，其中該些第一金屬塊之一者的形狀及該些第二金屬塊之一者的形狀為一矩形，該矩形之一邊長為 100 微米 (μm)。

9. 一種封裝結構，包括：

一基板結構，包括：

複數條走線；

一基板，具有相對之一第一表面與一第二表面，該些走線設置於該第一表面與該第二表面之其中一者；及

2012/11/29_1st 申復&修正

複數個第一金屬塊，用以增加該基板結構的強度，該些第一金屬塊設置於該第一表面與該第二表面之其中一者，該些第一金屬塊之間的最小間距為一最小製程間距，該些第一金屬塊彼此分離且該些第一金屬塊的最小直徑大於該些第一金屬塊間的最小間距；

一晶片，電性連接於該基板；以及

一封膠，用以密封該晶片。

10. 如申請專利範圍第9項所述之封裝結構，其中該些第一金屬塊與該些走線係設置於同一面，相鄰之該走線與該第一金屬塊之間的最小間距為該最小製程間距。

11. 如申請專利範圍第9項所述之封裝結構，其中該基板結構更包括：

複數個第二金屬塊，用以增加該基板結構的強度，該些第二金屬塊設置於該第一表面與該第二表面之另外一者，該些第二金屬塊之間的最小間距為該最小製程間距。

12. 如申請專利範圍第11項所述之封裝結構，其中各該些第一金屬塊之材質及各該些第二金屬塊之材質為銅。

13. 如申請專利範圍第11項所述之封裝結構，其中該些第一金屬塊與該些走線係設置於該第一表面，該些第二金屬塊設置於該第二表面，該基板結構更包括：

複數個第一組件，設置於該第一表面；以及

複數個第二組件，設置於該第二表面；

2012/11/29_1st 申復&修正

其中，該些走線、該些第一組件及該些第一金屬塊沿著該第一表面的剖面積加總為一第一面積，而該些第二組件及該些第二金屬塊沿著該第二表面的剖面積加總為一第二面積，該第一面積與該第二面積係相差在 15% 內。

14. 如申請專利範圍第 13 項所述之封裝結構，其中該第一表面上所有由金屬材料構成的結構為該些走線、該些第一組件及該些第一金屬塊，而該第二表面上所有由金屬材料構成的結構為該些第二組件及該些第二金屬塊。

15. 如申請專利範圍第 11 項所述之封裝結構，其中該些第一金屬塊之一者的形狀為圓形或多邊形，且該些第二金屬塊之一者的形狀為圓形或多邊形。

16. 如申請專利範圍第 11 項所述之封裝結構，其中該些第一金屬塊之一者的形狀及該些第二金屬塊之一者的形狀為一矩形，該矩形之一邊長為 100 微米。

17. 如申請專利範圍第 9 項所述之封裝結構，其中該封膠之周緣面與該基板結構之周緣面係實質上切齊。

18. 如申請專利範圍第 9 項所述之封裝結構，更包括：

複數個第一導電部，設置於該第二表面上，用以與一電路板電性連接。

19. 如申請專利範圍第 9 項所述之封裝結構，其中該晶片為一覆晶式晶片，該封裝結構更包括：

複數個第二導電部，設置於該覆晶式晶片上，用以

2012/11/29_1st 申復&修正

與該基板電性連接；以及


一底膠，設置於該覆晶式晶片與該基板結構之間，
用以密封該些第二導電部；

其中，該封膠更用以密封該底膠。


20. 如申請專利範圍第9項所述之封裝結構，其中
該晶片包括複數個鋅墊，該封裝結構更包括：

複數條鋅線，用以電性連接該些鋅墊與該基板；


其中，該封膠更用以密封該些鋅墊及該些鋅線。




第 1 圖(習知技藝)




第 2 圖(習知技藝)




第 3 圖



第 4 圖

202

第 5 圖



第 6 圖