## (12)公開特許公報(A)

(11)特許出願公開番号

## 特開2020-43273 (P2020-43273A)

(43) 公開日 令和2年3月19日 (2020.3.19)

(51) Int.Cl. HO1L 2 HO1L 2 HO1L 2 HO1L 2 HO1L 2	27/11582 27/11556 21/336 29/788 29/792	(2017.01) (2017.01) (2006.01) (2006.01) (2006.01)	F I HO1L HO1L HO1L HO1L HO1L 審査請求 未	27/11582 27/11556 29/78 29/44 29/58 読講求 請求J	371 S G 須の数 5	ΟL	テー <sup></sup> 4 M ( 5 F ( 5 F ( (全 13	マコー) 104 283 101 3 頁)	、 (参考 最終]	<sup>客)</sup> 頁に続く
(21) 出願番号 (22) 出願日	21) 出願番号 特願2018-171057 (P2018-171057) 22) 出願日 平成30年9月13日 (2018.9.13)			(71)出願人 (74)代理人 (72)発明者	31801001 キ 京 が 都 は い の の 214 特 市 京 都 都 で の 214 特 田 京 都 郡 の 214 の の 214 の の 214 特 京 の の 214 特 京 の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の の 214 た の ろ の 214 た の の 214 た の の 214 た の の 214 た の の 214 の ろ の 214 の 214 の 214 の 214 の ろ ろ ろ ろ の 214 ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ ろ	8 ア区7法 ( ( ( ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) (	会社 三丁目 井国際 一丁目	1番2 特許事 1番1	 務所 号 東	芝メモ
				F ターム (参	\$考) 4M104 5F083 5F101	AA01 EP02 EP76 GA27 KA01 BA02 BD30	FF06 EP18 GA01 JA02 KA05 BA45 BD34	FF13 EP23 GA03 JA03 LA02 BB05 BF08	GG09 EP33 GA09 JA04 LA21 BD16	HH20 EP34 GA10 JA19 BD22

(54) 【発明の名称】半導体記憶装置

(19) 日本国特許庁(JP)

(57)【要約】

【課題】ワード線における信号速度を向上させること。 【解決手段】実施形態の半導体記憶装置1は、積層体L mを貫通するように積層体Lmの積層方向に延びる複数 のピラー51と、積層体Lmを貫通するように積層体L mの積層方向に延びるスリットSTと、を備え、絶縁層 35のスリットST側の端部は、絶縁層35の本体35 bと、スリットSTに面する本体35bの上面寄りの端 部35eからスリットSTに向かって延びる本体35b より薄い第1の薄層35tと、スリットSTに面する本 体35bの下面寄りの端部35eからスリットSTに向 かって延びる本体35bより薄い第2の薄層35tと、 を有し、絶縁層35は、本体35bと第1の薄層35t と第2の薄層35tとに囲まれたエアギャップ層35g をスリットST側の端部に内包する。 【選択図】図2



(2)

【 特 許 請 求 の 範 囲 】 【 請 求 項 1 】

基板上に絶縁層と導電層とが交互に複数積層されてなる積層体と、

前記積層体を貫通するように前記積層体の積層方向に延びる複数のピラーと、

前記ピラーの高さ方向に配列される複数のメモリセルと、

前記ピラーが配置される領域の外側に、前記積層体を貫通するように前記積層体の積層 方向に延びるスリットと、を備え、

前記絶縁層の前記スリット側の端部は、

前記絶縁層の本体と、

前記スリットに面する前記本体の上面寄りの端部から前記スリットに向かって延びる前 <sup>10</sup> 記本体より薄い第1の薄層と、

前記スリットに面する前記本体の下面寄りの端部から前記スリットに向かって延びる前 記本体より薄い第2の薄層と、を有し、

前記第1の薄層の前記本体との接続端と前記第2の薄層の前記本体との接続端とは、前記積層体の積層方向に離間し、

前記第1の薄層の前記スリットに向かって延びる先端部と前記第2の薄層の前記スリットに向かって延びる先端部とは、互いに接しており、

前記絶縁層は、

前記本体と前記第1の薄層と前記第2の薄層とに囲まれたエアギャップ層を前記スリット側の端部に内包する、

20

半導体記憶装置。

【 請 求 項 2 】

前記第1の薄層および前記第2の薄層の前記先端部同士は、前記積層体の積層方向に隣 り合う前記導電層に挟まれた位置で互いに接している、

請求項1に記載の半導体記憶装置。

【請求項3】

前記スリット側の前記導電層は前記ピラー間の前記導電層よりも厚くなっている、

請求項1または請求項2に記載の半導体記憶装置。

【請求項4】

前記スリット側の前記導電層は前記スリットに沿って帯状に延びる帯状部を有する、 <sup>30</sup> 請求項1乃至請求項3のいずれか1項に記載の半導体記憶装置。

【請求項5】

前記スリット側の前記導電層の上面視での単位区画あたりの面積は、前記ピラー間の前記導電層の上面視での単位区画あたりの面積より大きい、

請求項1乃至請求項4のいずれか1項に記載の半導体記憶装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明の実施形態は、半導体記憶装置に関する。

【背景技術】

40

【 0 0 0 2 】

3次元不揮発性メモリでは、高さ方向に延びるピラーの側面に複数のメモリセルが、ピ ラーの高さ方向に沿って配列されている。3次元不揮発性メモリでは、ピラーの高さ方向 に沿って積層されたワード線における信号速度の向上が望まれる。

【先行技術文献】

【 特 許 文 献 】

【 0 0 0 3 】

【 特 許 文 献 1 】 米 国 特 許 第 9 , 9 2 9 , 1 6 9 号 明 細 書

【 特 許 文 献 2 】 米 国 特 許 第 9 , 9 2 9 , 0 4 3 号 明 細 書

【特許文献 3 】米国特許出願公開第 2 0 1 7 / 0 0 4 7 3 4 1 号明細書

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 4 】

ーつの実施形態は、ワード線における信号速度を向上させることができる半導体記憶装 置を提供することを目的とする。

(3)

【課題を解決するための手段】

【 0 0 0 5 】

実施形態の半導体記憶装置は、基板上に絶縁層と導電層とが交互に複数積層されてなる 積層体と、前記積層体を貫通するように前記積層体の積層方向に延びる複数のピラーと、 前記ピラーの高さ方向に配列される複数のメモリセルと、前記ピラーが配置される領域の 外側に、前記積層体を貫通するように前記積層体の積層方向に延びるスリットと、を備え 、前記絶縁層の前記スリット側の端部は、前記絶縁層の本体と、前記スリットに面する前 記本体の上面寄りの端部から前記スリットに向かって延びる前記本体より薄い第1の薄層 と、前記スリットに面する前記本体の下面寄りの端部から前記スリットに向かって延びる 前記本体より薄い第2の薄層と、を有し、前記第1の薄層の前記本体との接続端と前記第 2の薄層の前記本体との接続端とは、前記積層体の積層方向に離間し、前記第1の薄層の 前記スリットに向かって延びる先端部と前記第2の薄層の前記スリットに向かって延びる 先端部とは、互いに接しており、前記絶縁層は、前記本体と前記第1の薄層と前記第2の 薄層とに囲まれたエアギャップ層を前記スリット側の端部に内包する。

【図面の簡単な説明】

【 0 0 0 6 】

【図1】図1は、実施形態にかかる半導体記憶装置のいずれかの導電層に沿う断面図および柱状構造近傍の拡大図である。

- 【図2】図2は、実施形態にかかる半導体記憶装置の積層方向の断面図であって、図1の A - A '線の位置における断面図である。
- 【図3】図3は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。
- 【図4】図4は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。
- 【図 5 】図 5 は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 30 図である。
- 【図6】図6は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。
- 【図7】図7は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。
- 【図8】図8は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。

【図9】図9は、実施形態にかかる半導体記憶装置の製造処理の手順の一例を示すフロー 図である。

【発明を実施するための形態】

【 0 0 0 7 】

以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。

[0008]

図1~図9を用いて、実施形態の半導体記憶装置について説明する。

【 0 0 0 9 】

[半導体記憶装置の構成例]

図 1 は、実施形態にかかる半導体記憶装置 1 のいずれかの導電層 2 5 に沿う断面図および柱状構造 5 0 近傍の拡大図である。ただし、図 1 において、ビット線 B L は 2 本のみ示

10

20

されている。図 2 は、実施形態にかかる半導体記憶装置 1 の積層方向の断面図であって、 図 1 の A - A '線の位置における断面図である。 【 0 0 1 0 】

(4)

図1および図2に示すように、実施形態の半導体記憶装置1は、シリコン基板等の半導体基板10上に、例えば、3次元構造を有するNAND型フラッシュメモリとして形成されている。半導体基板10は、表層部にnウェル11を有し、nウェル11内にpウェル 12を有する。ただし、半導体記憶装置1は、半導体基板10等の基板の直上ではなく、 ソース線として機能する導電層上に形成されていてもよい。

[0011]

半導体基板10上には、複数の絶縁層35と複数の導電層25とが交互に積層された積 <sup>10</sup> 層体Lmが形成されている。絶縁層35は例えばSiO<sub>2</sub>層等であり、導電層25は例え ばW層等である。

【0012】

積層体 L m は、複数のスリット S T により分割されている。積層体 L m を分割するスリット S T は、積層体 L m を貫通するように積層体 L m の積層方向に延びる。スリット S T 内には、例えば絶縁層 3 6 が埋め込まれている。

[0013]

2つのスリットSTに挟まれた積層体Lmの領域には、積層体Lmを貫通するように積層体Lmの積層方向に延びる複数の柱状構造50が行列状に設けられている。柱状構造50は、上面視で例えば略円形に形成される。ただし、柱状構造50は、上面視で例えば略 楕円形に形成されていてもよい。複数の柱状構造50は、上面視で例えば千鳥状のパター ンで配置されている。ただし、複数の柱状構造50は、上面視で例えば正方格子状のパタ ーンで配置されていてもよい。

【0014】

柱状構造50は、ピラーとしてのコア部51を備える。コア部51の側壁上には、コア 部51の側壁を包み込むように複数の層が形成されている。これらの層は、コア部51の 側から順に、チャネル層52、トンネル絶縁層53、電荷蓄積層54、およびブロック絶 縁層55である。チャネル層52はコア部51の底面も覆っている。コア部51は例えば SiO2等を主成分とする。チャネル層52は例えばポリシリコン層等であり、電荷蓄積 層54は例えばSiN層等であり、トンネル絶縁層53及びブロック絶縁層55は例えば SiO2層等である。ただし、電荷蓄積層54は、周囲を絶縁層で覆われた導電性を有す る浮遊ゲートであってもよい。

[0015]

2 つのスリットSTに挟まれた積層体Lmの両端部、つまり、スリットSTに近接する 絶縁層35は、層中にエアギャップ層35gを内包する。具体的には、絶縁層35のスリ ットST側の端部は、本体35bと、本体35bよりも薄い2つの薄層35t,35tと を有する。本体35bは、スリットSTに面する端部35eを有する。2つの薄層35t ,35tは、本体35bの端部35eからスリットSTに向かって延びている。一方の薄 層35tの本体35bとの接続端は、本体35bの端部35eの上面寄りに接続され、も う一方の薄層35tの本体35bとの接続端は、本体35bの端部35eの下面寄りに接 続されている。これにより、2つの薄層35t,35tの本体35bとの接続端は、本体 35bを挟んで、積層体Lmの積層方向に所定距離、隔てられている。2つの薄層35t ,35tのスリットSTに向かって延びる先端部は互いに接している。2つの薄層35t ,35tの先端部は面で接していてもよく、または、点で接していてもよい。また、薄層 35t,35tの先端部はスリットST内に進入することなく、積層体Lmの積層方向に 隣り合う導電層25に挟まれた位置で互いに接している。

【0016】

これらの構成により、本体35bの端部35eと2つの薄層35t,35tとに囲まれたエアギャップ層35gが構成される。また、2つの薄層35t,35tの先端部が互いに接していることにより、積層体Lmの積層方向に隣り合う2つの絶縁層35の間隔は、

スリットST側に向かって広がっている。これにより、積層体LmのスリットST側の導 電層25は、スリットST側に向かって広がる絶縁層35間の空間を占めることになり、 積層体Lm中央付近の柱状構造50が設けられた領域の導電層25より厚くなっている。 【0017】

図2には更に、エアギャップ層35gの拡大透視平面図が示されている。図2の拡大透 視平面図に示すように、薄層35t,35tの本体35bとの接続端である本体35bの 端部35eは、上面視で、スリットSTに近接する柱状構造50の列の外周に沿う円弧が 連なる波型の形状を有している。つまり、本体35bの端部35eは、各柱状構造50の 外周から略等しい距離を保って配置されている。また、薄層35t,35tの先端部同士 が接することで形成されるエアギャップ層35gの閉塞端35cは、上面視で、スリット STの縁に沿う略直線状の形状を有している。

なお、図2の例では、最上層および最下層の絶縁層35はエアギャップ層35gを有さ ないこととなっているが、有していてもよい。

【0019】

半導体記憶装置1は、また、絶縁層35と導電層25との積層体Lmの上方に、半導体 基板10の主面に対して略水平な方向に延在する導電層27を備える。積層体Lmと導電 層27との間には絶縁層34が介在している。柱状構造50が備えるチャネル層52と導 電層27とは、絶縁層34を貫通するコンタクト28により接続されている。より具体的 には、複数本存在する導電層27のうち、所定の導電層27が所定の柱状構造50のチャ ネル層52と接続される。

20

30

10

[半導体記憶装置の機能]

次に、引き続き、図1および図2を用い、半導体記憶装置1の3次元NAND型フラッシュメモリとしての機能について説明する。

[0021]

柱状構造50が有するチャネル層52、トンネル絶縁層53、電荷蓄積層54、及びブロック絶縁層55は、少なくとも一部がメモリセルMCとして機能する。チャネル層52、トンネル絶縁層53、電荷蓄積層54、及びブロック絶縁層55はメモリセルMCを構成するメモリ層Mであるともいえる。メモリセルMCは、積層された複数の導電層25の各高さ位置に配置される。すなわち、柱状構造50には、柱状構造50の高さ方向に沿って複数のメモリセルMCが配列されている。これらのメモリセルMCは、1本のコア部5 1の側面に連なるメモリストリングとして機能する。

[0022]

積層された導電層25のうち、少なくとも柱状構造50の側面と接する部分とその近傍 は、メモリセルMCに接続されるワード線WLとして機能する。個々のメモリセルMCは 、同じ高さにあるワード線WLにそれぞれ対応付けられている。

【0023】

なお、複数の導電層25のうち、最上層と最下層の導電層25は、選択ゲート線SGL として機能する。選択ゲート線SGLは、後述する1つのビット線BLに共通に接続され <sup>40</sup> るメモリストリングのうち、所定のメモリストリングを選択する際に使用される。また、 選択ゲート線SGLに対応付けられたチャネル層52、トンネル絶縁層53、電荷蓄積層 54、およびブロック絶縁層55は、選択トランジスタSGとして機能する。選択トラン ジスタSGがオンまたはオフすることで、所定のメモリストリングが選択された状態また は非選択の状態となる。

【0024】

これらマトリクス状に配置されるメモリセルMCの外側のスリットSTは、後述するように、半導体記憶装置1の製造処理時に使用される構成である。製造処理が終了した状態において、上述のように、スリットSTには例えば絶縁層36が埋め込まれている。ただし、スリットSTは、製造処理に使用した後、スリットSTにライナー状の絶縁層を介し

(5)

10

40

てプレート状の導電層を埋め込んで、例えば、半導体記憶装置1におけるソース線コンタ クトとして用いられてもよい。メモリセルMCの上方に配置される導電層27は、ビット 線BLとして機能する。

【 0 0 2 5 】

ところで、スリットSTの近傍のワード線WL及び選択ゲート線SGLは、スリットS Tに沿って帯状に延びる帯状部としての低抵抗帯WLsを有する。低抵抗帯WLsには柱 状構造50が存在せず、低抵抗帯WLsのワード線WL及び選択ゲート線SGLは、上面 視で帯状の広い面積を有する。換言すれば、低抵抗帯WLsには柱状構造50が存在せず 、ワード線WL及び選択ゲート線SGLにおける電流の流れを阻害するものがない。この ため、低抵抗帯WLsのワード線WL及び選択ゲート線SGLは比較的、低抵抗となって いる。

[0026]

一方、積層体Lm中央付近のワード線WL及び選択ゲート線SGLは、柱状構造50が 点在する網目状の高抵抗帯WLdを有する。高抵抗帯WLdは、密に配置された柱状構造 50のために網目状に分断され、上面視で纏まった広い面積を有さない。換言すれば、高 抵抗帯WLdでは、密に配置された柱状構造50が、ワード線WL及び選択ゲート線SG Lにおける電流の流れを阻害する要因となり得る。このため、高抵抗帯WLdのワード線 WL及び選択ゲート線SGLは比較的、高抵抗となっている。

【0027】

低抵抗帯WLsおよび高抵抗帯WLdにおける上面視での単位区画UCあたりのワード 20 線WL及び選択ゲート線SGLの面積を比較すれば、低抵抗帯WLsが高抵抗帯WLdよ りも低抵抗を有することがいっそう理解しやすくなる。つまり、低抵抗帯WLsの上面視 での単位区画UCあたりのワード線WL及び選択ゲート線SGLの面積は、高抵抗帯WL dの上面視での単位区画UCあたりのワード線WL及び選択ゲート線SGLの面積よりも 広くなっている。

[0028]

「半導体記憶装置の動作」

引き続き、図1および図2を用いて、半導体記憶装置1の動作例について説明する。 【0029】

メモリセルMCに"0"データ(例えば"H"レベルデータ)を書き込むときは、接続 30 されるワード線WLに書き込み電圧を印加する。一方、メモリセルMCは、ソース線であ る半導体基板10およびビット線BLに接続されるチャネル層52を含む。そしてこのと き、チャネル層52に例えば接地電位が供給され、電子の流れるチャネルが形成される。 チャネル層52にチャネルが形成されると、チャネル中の電子がトンネル絶縁層53を抜 けて電荷蓄積層54に注入され蓄積される。これにより、メモリセルMCの閾値電圧Vt hが上昇し、"0"データが書き込まれる。

【 0 0 3 0 】

メモリセルMCに"1"データ(例えば"L"レベルデータ)を書き込むときは、チャネル層 5 2 のチャネルをフローティング状態とし、電子を電荷蓄積層 5 4 に注入させないことで、"1"データが書き込まれる。

[0031]

メモリセルMCからデータを読み出すときは、接続されるワード線WLに読み出し電圧 を印加する。読み出し電圧は、"1"データを有しているメモリセルMCがオンし、"0 "データを有しているメモリセルMCはオンしない電圧である。また、読み出し対象のメ モリセルMCが属するメモリストリング中の他のメモリセルMCに接続されるワード線W Lに比較的高い電圧を印加して、他のメモリセルMCを全てオンにする。この状態で、ビ ット線BLにセル電流が流れれば"1"データが読み出されたことを意味し、ビット線B Lにセル電流が流れなければ"0"データが読み出されたことを意味する。 【0032】

上記のような半導体記憶装置1の動作において、比較的、低抵抗の低抵抗帯WLsには 50

、高抵抗帯WLdに比べ優先的に電流(信号)が流れ得る。このように、低抵抗帯WLs は、高速で信号の授受が行われるハイウェイとして機能する。

(7)

【 0 0 3 3 】

[半導体記憶装置の製造処理]

次に、図3~図9を用いて、半導体記憶装置1の製造処理例について説明する。図3~ 図9は、実施形態にかかる半導体記憶装置1の製造処理の手順の一例を示すフロー図であ る。図3~図6までの各図において、上段は製造途中の半導体記憶装置1における特に柱 状構造50およびその近傍の平面図であり、図3~図9までの各図において、下段は製造 途中の半導体記憶装置1の断面図である。

図3 に示すように、 n ウェル11、 p ウェル12等が形成された半導体基板10の p ウ ェル12上に、絶縁層35iと犠牲層45とが交互に積層された積層体L m t を形成する 。絶縁層35iは、SiO2等からなる薄層35t、SiN等からなる薄層45t、及び 薄層35tがこの順に積層された積層構造を有する。犠牲層45はSiN等の絶縁層であ って、後に導電層25と置き換わる層である。

なお、図3の例において、最上層および最下層は、薄層45 tを有さない絶縁層35と なっているが、薄層45 tが介在された絶縁層35 i であってもよい。 【0036】

次に、図4に示すように、絶縁層35iと犠牲層45との積層構造を貫通させ、半導体 基板10に到達するメモリホールMHを形成する。メモリホールMHは、柱状構造50の 形成予定領域に形成される。メモリホールMHは、スリットSTが形成される予定の領域 には形成されない。

【0037】

次に、図5に示すように、メモリホールMH内に絶縁材料のデポジションを行って、メ モリホールMHの内壁にブロック絶縁層55を形成する。また、メモリホールMH内に絶 縁材料のデポジションを行って、ブロック絶縁層55上に電荷蓄積層54を形成する。ま た、メモリホールMH内に絶縁材料のデポジションを行って、電荷蓄積層54上にトンネ ル絶縁層53を形成する。また、メモリホールMH内に半導体材料のデポジションを行っ て、トンネル絶縁層53上およびメモリホールMHの底部にチャネル層52を形成する。 これにより、メモリホールMH内にメモリ層Mが形成される。 【0038】

また、メモリ層Mが形成される過程でメモリホールMH近傍の薄層45tが酸化される。これにより、メモリホールMHの無いスリットSTの形成予定領域とその周辺領域を除き、絶縁層35iは層厚方向の全体がSiО₂等からなる絶縁層35に変質する。これにより、薄層45tを含まない絶縁層35の本体35bが形成される。このとき、薄層45tの酸化による絶縁層35への変質はメモリ層Mの外縁部から外側へ向かって広がるように起きるため、絶縁層35の本体35bの端部35eは、図5上段の一部分に模式的に示すように、上面視で、柱状構造50の列の外周に沿う円弧が連なる波型の形状となる。

次に、図6に示すように、メモリホールMH内が略完全に埋まるよう絶縁材料のデポジ ションまたは塗布を行って、チャネル層52で囲まれた領域にコア部51を形成する。以 上により、柱状構造50が形成される。

[0040]

次に、図7に示すように、柱状構造50が形成された領域の外周部に、絶縁層35端部の薄層35t,45t,35t、及び犠牲層45の複数層を貫通させ、半導体基板10に 到達するスリットSTを形成する。

【0041】

次に、図8に示すように、スリットSTを介して犠牲層45及び薄層45tを除去する。薄層45tが除去されることにより、絶縁層35のスリットSTに面する本体35bの

10

20

端部35 e からは、互いに所定距離隔てられた薄層35 t ,35 t がスリットST に向かって突出することとなる。これにより、図8上段の拡大図に示すように、絶縁層35 の端部は、断面視において、本体35 b の端部35 e を底面とし、スリットST 側に向かって開放された薄層35 t ,35 t を両端部とするU字形の構造を有することとなるはずである。しかし、薄層45 t は犠牲層45等と比較して薄く、薄層45 t が除去された後の空隙に隔てられた薄層35 t ,35 t 間の距離も小さい。このため、これらの薄層35 t ,35 t 間に、薄層45 t 除去のために使用した薬液乾燥時における表面張力や空隙形成後の静電力が働き、薄層35 t ,35 t の先端部同士が付着してU字形の開放部が閉じた形状となる。これにより、絶縁層35 の両端部にエアギャップ層35 g が内包されることとなる。このとき、薄層35 t ,35 t の延びる距離が短ければ、点で接することとなる。また、薄層35 t ,35 t の先端部同士が接することをで形成されるエアギャップ層35 g の閉塞端35 c は、上面視で、スリットST の縁に沿う略直線状の形状となる。

【0042】

また、犠牲層45が除去された絶縁層35間には空隙45gが生じる。空隙45gに隣 接する絶縁層35の薄層35t,35t同士が閉じた形状を有することにより、スリット ST近傍の空隙45gは、柱状構造50近傍の空隙45gよりも広がった状態となってい る。

【0043】

次に、図9に示すように、スリットSTを介して空隙45gに導電材料を充填する。これにより、絶縁層35間に積層される導電層25が形成される。一方、絶縁層35が内包するエアギャップ層35gは、薄層35t,35tの先端部同士が接することで形成された閉塞端35cにより端部が閉じられている。このため、エアギャップ層35g内は導電材料で充填されない。

[0044]

図 8 および図 9 における手順を導電層 2 5 のリプレースなどと呼ぶことがある。リプレースに用いられた後、スリット S T 内には例えば絶縁層 3 6 (図 2 参照)が埋め込まれる。または、スリット S T に導電層等を埋め込んで、ソース線コンタクト等として活用してもよい。

【0045】

これ以降、柱状構造50の上方に、ビット線BLとなる導電層27等が形成され、所定の柱状構造50のチャネル層52にコンタクト28を介して接続される。

【0046】

以上により、実施形態の半導体記憶装置1が製造される。

【0047】

実施形態の半導体記憶装置1によれば、絶縁層35のスリットSTに面した本体35bの端部35eから延びる薄層35t,35tの、本体35bとの接続端は所定距離離間され、先端部が閉じた構造を有する。

[0048]

薄層35t,35tの先端部が閉じた構造を有することにより、スリットST側の絶縁 層35はエアギャップ層35gを含むこととなる。エアギャップ層35gが介在されるワ ード線WLの領域は、信号が多く行き交う低抵抗帯WLsである。低抵抗帯WLsとなっ ているワード線WL間にエアギャップ層35gを介在させ、ワード線WLの線間容量を低 減させることで、ワード線WLのRC(Resistance - Capacitance )遅延を低減させ、ワード線WLにおける信号速度の向上を図ることができる。 【0049】

薄層35t,35tの先端部が閉じた構造を有することにより、積層体Lmの積層方向 に隣り合う絶縁層35の間隔がスリットST側に向けて広がり、スリットST側のワード 線WLが、柱状構造50間のワード線WLよりも厚くなる。これにより、低抵抗帯WLs

の抵抗を更に下げることができる。

[0050]

薄層35t,35tの先端部が閉じた構造を有することにより、リプレース時の間口と なるスリットST近傍の空隙45gが広がった形状を有する。これにより、空隙45gが 導電層25で完全に充填される前に間口が塞がってしまうことが抑制される。よって、導 電層25の埋め込み不足が抑制され、ワード線WL全体の抵抗値を下げることができる。 【0051】

(9)

以上のように、実施形態の半導体記憶装置1によれば、先端部が閉じた構造の薄層35 t,35tという非常にシンプルな構造により、エアギャップ層35gを有する絶縁層3 5が得られる。また、スリットST側の間口の広がった絶縁層35が得られる。さらには 、スリットST側のワード線WLが厚膜化された構造が得られる。また、表面張力や静電 力を利用した簡便な製造処理により、絶縁層35にエアギャップ層35gを設け、また、 絶縁層35のスリットST側の間口を広げ、さらには、スリットST側のワード線WLを 厚膜化することができる。

[0052]

なお、実施形態の半導体記憶装置1では、ワード線WLの線間容量の低減がより有効に 働く低抵抗帯WLs部分、つまり、スリットST近傍の絶縁層35にエアギャップ層35 gを内包させている。例えば、積層体Lmの中央部分である柱状構造50が密集する領域 の絶縁層35には、敢えてエアギャップ層を介在させないことで、より堅固な構造を維持 しつつ、ワード線WLにおける信号速度の向上を図ることができる。

【0053】

また、実施形態の半導体記憶装置1では、薄層35t,35tの先端部はスリットST 内に進入することなく、積層体Lmの積層方向に隣り合う導電層25に挟まれた位置で互 いに接している。すなわち、エアギャップ層35g全体も導電層25に挟まれた領域内に 位置することとなる。このように、エアギャップ層35g全体が、スリットST内に進入 することなく導電層25に挟まれた領域内に留まることで、エアギャップ層35g全体を ワード線WLの線間容量の低減に役立てることができる。

【0054】

また、実施形態の半導体記憶装置1では、絶縁層35の本体35bの端部35eは、上面視で、柱状構造50の列の外周に沿う円弧が連なる波型の形状となっている。これにより、積層体Lmの積層方向にエアギャップ層35gが押し潰されてしまうことを抑制することができる。

【0055】

また、実施形態の半導体記憶装置1では、エアギャップ層35gを構成する薄層35t ,35tの先端部が、例えば面接触する。これにより、薄層35t,35t間によりいっ そう表面張力や静電力が働きやすくなり、薄層35t,35t同士の付着を強化し、より 確実にエアギャップ層35gを内包する絶縁層35を構成することができる。 【0056】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも 40 のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その 他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の 省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や 要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる

【符号の説明】

【0057】

1…半導体記憶装置、10…半導体基板、25…導電層、35…絶縁層、35g…エア ギャップ層、50…柱状構造、51…コア部、52…チャネル層、53…トンネル絶縁層 、54…電荷蓄積層、55…ブロック絶縁層、BL…ビット線、MC…メモリセル、SG

10

20

... 選択トランジスタ、SGL... 選択ゲート線、WL... ワード線、WLd... 高抵抗帯、WLs... 低抵抗帯。

【図1】





(11)





【図5】

【図6】









## 【図9】



フロントページの続き

(51)Int.CI.		
H 0 1 L	29/41	(2006.01)
H 0 1 L	29/423	(2006.01)
H 0 1 L	29/49	(2006.01)

F	Ι	

テーマコード(参考)