



SCHWEIZERISCHE EIDGENOSSENSCHAFT
BUNDESAMT FÜR GEISTIGES EIGENTUM

① CH 661 150 A5

⑤ Int. Cl.⁴: H 01 L 21/00
G 03 F 7/02

Erfindungspatent für die Schweiz und Liechtenstein
Schweizerisch-liechtensteinischer Patentschutzvertrag vom 22. Dezember 1978



⑫ PATENTSCHRIFT A5

<p>⑲ Gesuchsnummer: 7115/82</p> <p>⑳ Anmeldungsdatum: 07.12.1982</p> <p>⑳ Priorität(en): 10.12.1981 NL 8105559</p> <p>㉔ Patent erteilt: 30.06.1987</p> <p>④⑤ Patentschrift veröffentlicht: 30.06.1987</p>	<p>⑦③ Inhaber: N.V. Philips' Gloeilampenfabrieken, Eindhoven (NL)</p> <p>⑦② Erfinder: Maas, Henricus Godefridus Rafaël, Eindhoven (NL) Appels, Johannes Arnoldus, Eindhoven (NL)</p> <p>⑦④ Vertreter: Patentanwalts-Bureau Isler AG, Zürich</p>
---	---

⑤④ **Verfahren zum Erzeugen einer schmalen Nut in einem Substratgebiet, insbesondere einem Halbleitersubstratgebiet.**

⑤⑦ Auf einem Substratgebiet (1) wird mindestens eine Oxidation-verhindernde Schicht (2) und darauf eine oxidierbare Schicht (3) erzeugt. Die oxidierbare Schicht (3) wird über einem Teil des Substratgebietes (1) entfernt. Ein Randteil (5) der oxidierbaren Schicht (3) wird oxidiert. Dann wird wenigstens der unbedeckte Teil der Oxidation-verhindernden Schicht (2) selektiv entfernt. Der freigelegte Teil des Substratgebietes wird über einen Teil seiner Dicke thermisch oxidiert. Praktisch nur an der Stelle des oxidierten Randteils (5) wird das Substratgebiet (1) freigelegt und über wenigstens einen Teil seiner Dicke zur Bildung der Nut (8) weggeätzt. Hierbei werden die oxidierbare Schicht (3) und der oxidierte Randteil (5) völlig entfernt. Das Substratgebiet kann eine Siliciumschicht sein. Die oxidierbare Schicht kann aus polykristallinem Silicium bestehen und mit einer zweiten Oxidation-verhindernden Schicht (4) überzogen sein. Falls das Substratgebiet eine Maskierungsschicht ist, können die darin vorgesehenen Nuten für Dotierzwecke benutzt werden.

sehr geringem Abstand voneinander in integrierten FET- und CCD-Strukturen.



Das Verfahren dient insbesondere der Herstellung integrierter Schaltungen und von Steuerelektroden mit

PATENTANSPRÜCHE

1. Verfahren zum Erzeugen mindestens einer schmalen Nut in einem Substratgebiet, wobei die Breite der Nut auf selbstregistrierende Weise bestimmt wird, dadurch gekennzeichnet, dass auf einer Oberfläche (13) des Substratgebietes (1) mindestens eine erste Oxidation verhindernde Schicht (2) und darauf eine oxidierbare Schicht (3) erzeugt wird, dass die oxidierbare Schicht (3) über einem Teil der Oberfläche (13) des Substratgebietes (1) selektiv entfernt wird, wonach ein Randteil (5) des verbleibenden Teiles der oxidierbaren Schicht (3) über seine ganze Dicke und der übrige Teil der oxidierbaren Schicht (3) höchstens nur über einen Teil seiner Dicke selektiv oxidiert wird, und dass dann wenigstens der unbedeckte Teil der ersten Oxidation verhindernden Schicht (2) selektiv entfernt, der freigelegte Teil des Substratgebietes (1) über einen Teil seiner Dicke thermisch oxidiert und auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles (5) das Substratgebiet (1) freigelegt und zur Bildung der Nut (8) über wenigstens einen Teil seiner Dicke weggeätzt wird, wobei der genannte verbleibende Teil der oxidierbaren Schicht (3), einschliesslich des oxidierten Randteiles (5), entfernt wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass nach der Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht (2) der oxidierte Teil der oxidierbaren Schicht (3) völlig weggeätzt wird, wonach gleichzeitig mit der thermischen Oxidation des freigelegten Teiles des Substratgebietes (1) der verbleibende Teil der oxidierbaren Schicht (3) völlig oxidiert und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht (2) der darunterliegende Teil des Substratgebietes (1) freigelegt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass auf der oxidierbaren Schicht (3) eine zweite Oxidation verhindernde Schicht (4) angebracht wird, die während der Oxidation des genannten Randteiles (5) den verbleibenden Teil der oxidierbaren Schicht (3) vor Oxidation schützt.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach der genannten thermischen Oxidation des freigelegten Teiles des Substratgebietes (1) die zweite Oxidation verhindernde Schicht (4) und die darunterliegende oxidierbare Schicht (3) entfernt werden, und dass dann der so freigelegte Teil der ersten Oxidation verhindernden Schicht (2) entfernt wird und danach der oxidierte Randteil (5) und die thermische Oxidschicht (7) auf dem Substratgebiet (1) weggeätzt werden, wonach das Substratgebiet (1) aufs neue thermisch oxidiert wird und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht (2) der darunterliegende Teil des Substratgebietes (1) freigelegt wird.

5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach der Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht (2) der oxidierte Randteil (5) weggeätzt wird, und dass nach der thermischen Oxidation des Substratgebietes (1) die zweite Oxidation verhindernde Schicht (4) entfernt wird, wonach beim Ätzen der Nut in den freigelegten Teil des Substratgebietes zugleich die oxidierbare Schicht (3) weggeätzt wird.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet (1) aus Halbleitermaterial besteht.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Ätzen der Nut (8) eine thermische Oxidation durchgeführt wird, wodurch die Nut (8) mit einer Oxidschicht (9) überzogen wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Substratgebiet (1) durch eine auf einem Trägerkörper (20) angebrachte Siliciumschicht gebildet wird, und dass die Nut (8) eine sich durch die ganze Dicke dieser Siliciumschicht hindurch erstreckende spaltförmige Öffnung bildet.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass als oxidierbare Schicht (3) eine Siliciumschicht verwendet wird.

10. Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche in einem Dotierungsverfahren, bei welchem das Substratgebiet (1) mit mindestens einer darin vorgesehenen Nut (8) als Maskierung dient, und bei welchem durch die Nut (8) in einem unter dem Substratgebiet (1) liegenden Halbleitergebiet ein Dotierungsstoff angebracht wird.

Die Erfindung bezieht sich auf ein Verfahren zum Erzeugen mindestens einer schmalen Nut in einem Substratgebiet, wobei die Breite der Nut auf selbstregistrierende Weise bestimmt wird.

Bei der fortschreitenden Entwicklung integrierter Schaltungen und der dabei angewandten Technologie werden immer höhere Anforderungen an die Packungsdichte gestellt und infolgedessen immer kleinere Abmessungen der einzelnen Bauelemente der Schaltung angestrebt. Dabei werden in den meisten Fällen photolithographische Ätzverfahren benutzt.

Dabei wird aber schon bald eine untere Grenze der erzielbaren Abmessungen erreicht. Diese Grenze wird u.a. durch das Auflösungsvermögen des bei diesen Techniken verwendeten photoempfindlichen Lackes bestimmt. In dieser Hinsicht kann eine gewisse Verbesserung erhalten werden, wenn Lacke verwendet werden, die für Ultraviolett-, Röntgen- oder Elektronenstrahlung empfindlich sind, aber auch dann bleibt der Nachteil erhalten, dass oft nacheinander mehrere Masken in bezug aufeinander ausgerichtet werden müssen. Dabei müssen Toleranzen berücksichtigt werden, die auch wieder den erzielbaren kleinsten Abmessungen eine Grenze setzen.

Der letztere Nachteil kann zu einem wesentlichen Teil dadurch vermieden werden, dass Halbleiterzonen, Kontaktfenster und Metallisierung auf selbstregistrierende Weise, d.h. unter Verwendung einer Reihe aufeinanderfolgender Bearbeitungen, von denen keine das Ausrichten eines Musters in bezug auf ein bereits früher angebrachtes Muster erfordert, angebracht werden.

Ein Verfahren eingangs beschriebener Art, bei dem in einem Substratgebiet, das aus einer polykristallinen Siliciumschicht besteht, ein schmaler Spalt angebracht wird, ist aus «Proceedings of the I.E.E.E.», «International Solid-State Circuits Conference», Februar 1981, S. 216-217 bekannt.

Bei diesem bekannten Verfahren wird die Breite des Spaltes durch einen Unterätzvorgang mit Hilfe einer selektiven Ätzflüssigkeit bestimmt. Die Anwendung eines derartigen «nassen» Unterätzverfahrens weist jedoch grosse Nachteile auf, wie u.a. die Gefahr, dass Verunreinigungen in den durch Unterätzung gebildeten Hohlräumen zurückbleiben, und ergibt im allgemeinen ein nicht oder schlecht reproduzierbares Resultat.

Die Erfindung hat die Aufgabe, ein Verfahren zu schaffen, durch das auf selbstregistrierende Weise eine schmale Nut in einem Substratgebiet erzeugt wird, ohne dass dazu mit Hilfe einer Ätzflüssigkeit eine Unterätzung durchgeführt zu werden braucht und ohne dass verwickelte Ätzverfahren angewandt zu werden brauchen.

Der Erfindung liegt die Erkenntnis zugrunde, dass dies dadurch erreicht werden kann, dass eine Schicht aus einem oxidierbaren Material verwendet wird, die zeitweilig als Hilfschicht wirkt und im Laufe des Vorgangs entfernt wird.

Das Verfahren der eingangs beschriebenen Art ist dazu nach der Erfindung dadurch gekennzeichnet, dass auf einer Oberfläche des Substratgebietes mindestens eine Oxidation verhindernde Schicht und darauf eine oxidierbare Schicht erzeugt wird, dass die oxidierbare Schicht über einem Teil der Oberfläche des Substratgebietes selektiv entfernt wird, wonach ein Randteil des

verbleibenden Teiles der oxidierbaren Schicht über seine ganze Dicke und der übrige Teil der oxidierbaren Schicht höchstens nur über einen Teil seiner Dicke selektiv oxidiert wird, und dass dann wenigstens der unbedeckte Teil der Oxidation verhindernden Schicht selektiv entfernt, der freigelegte Teil des Substratgebietes über einen Teil seiner Dicke thermisch oxidiert und auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles das Substratgebiet freigelegt und zur Bildung der Nut über wenigstens einen Teil seiner Dicke weggeätzt wird, wobei der genannte verbleibende Teil der oxidierbaren Schicht, einschliesslich des oxidierten Randteiles, entfernt wird.

Das Verfahren nach der Erfindung weist den grossen Vorteil auf, dass der bereits am Anfang des Vorgangs erhaltene oxidierte Randteil, der sehr geringe Abmessungen ($< 1 \mu\text{m}$) aufweisen kann, die endgültig erhaltene Breite des Spaltes oder der Nut bestimmt, ohne dass dazu weitere genaue Ausricht- und Maskierungsschritte erforderlich sind. Ausserdem kann bei Anwendung des Verfahrens nach der Erfindung zur Erstellung einer Halbleiteranordnung dieser oxidierte Randteil weiter die Lage weiterer aktiver und passiver Teile der Anordnung, z.B. von Diffusionen und Kontakten, bestimmen, wie nachstehend näher auseinandergesetzt werden wird.

Das selbstregistrierende Freilegen des schmalen für die Ätzung der Nut bestimmenden Substratgebietes kann auf verschiedene Weise erfolgen. Nach einer ersten wichtigen bevorzugten Ausführungsform wird nach der Entfernung des unbedeckten Teiles der Oxidation verhindernden Schicht der oxidierte Teil der oxidierbaren Schicht völlig weggeätzt, wonach zugleich mit der thermischen Oxidation des freigelegten Teiles des Substratgebietes der verbleibende Teil der oxidierbaren Schicht völlig oxidiert und durch Entfernung des unbedeckten Teiles der Oxidation verhindernden Schicht der darunterliegende Teil des Substratgebietes freigelegt wird. Dabei kann zugleich mit der Erzeugung des oxidierten Randteiles auch der verbleibende Teil der oxidierbaren Schicht zum Teil oxidiert werden.

Nach einer anderen Ausführungsform wird jedoch in erster Linie nur ein Randteil der oxidierbaren Schicht oxidiert. Dazu wird auf der oxidierbaren Schicht eine zweite Oxidation verhindernde Schicht erzeugt, die während der Oxidation des genannten Randteiles den übrigen Teil der oxidierbaren Schicht vor Oxidation schützt.

Der oxidierte Randteil kann während des grössten Teiles des Vorgangs vorhanden bleiben. Dies ist der Fall bei einer bevorzugten Ausführungsform, bei der nach der genannten thermischen Oxidation des freigelegten Teiles des Substratgebietes die zweite Oxidation verhindernde Schicht und die darunterliegende oxidierbare Schicht entfernt werden, dann der so freigelegte Teil der ersten Oxidation verhindernden Schicht entfernt wird und danach der oxidierte Randteil und die thermische Oxidationsschicht auf dem Substratgebiet weggeätzt werden, wonach das Substratgebiet aufs neue thermisch oxidiert und durch Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der darunterliegende Teil des Substratgebietes freigelegt wird.

Der oxidierte Randteil kann aber auch bereits in einer frühen Stufe entfernt werden, ohne dass dadurch die selbstregistrierende Bestimmung der Breite der Nut beeinträchtigt wird. So wird nach einer anderen wichtigen bevorzugten Ausführungsform bereits nach der Entfernung des unbedeckten Teiles der ersten Oxidation verhindernden Schicht der oxidierte Randteil weggeätzt und wird nach der thermischen Oxidation des Substratgebietes die zweite Oxidation verhindernde Schicht entfernt, wonach während der Ätzung der Nut in den freigelegten Teil des Substratgebietes auch die oxidierbare Schicht weggeätzt wird.

Eine andere Ausführungsform des Verfahrens nach der Erfindung besteht darin, dass nach der Erzeugung des oxidierten Randteiles die zweite Oxidation verhindernde Schicht völlig und die erste Oxidation verhindernde Schicht nur über einen Teil ih-

rer Dicke weggeätzt wird, dass dann die oxidierbare Schicht selektiv weggeätzt wird, dass anschliessend die nicht unter dem oxidierten Randteil liegenden Teile der ersten Oxidation verhindernden Schicht entfernt werden, wonach der oxidierte Randteil weggeätzt und danach der freigelegte Teil des Substratgebietes oxidiert wird, und dass dann der verbleibende Teil der ersten Oxidation verhindernden Schicht selektiv weggeätzt wird.

Obleich das Verfahren nach der Erfindung insbesondere für die Herstellung einer Halbleiteranordnung von Bedeutung ist, kann es bei Anwendung nichthalbleitender Substratmaterialien sehr gut zum Anbringen schmaler Nuten in anderen Materialien, z.B. in einem Kunststoff oder in einem Metall, verwendet werden.

Die Nut kann sich über einen Teil der Dicke des Substratgebietes erstrecken. Wenn aber als Substratgebiet eine auf einem Träger angebrachte Schicht verwendet wird, kann sich die Nut mit Vorteil über die ganze Dicke dieser Schicht erstrecken und auf diese Weise eine spaltförmige Öffnung bilden.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 bis 9 schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung nach einer ersten Ausführungsform des erfindungsgemässen Verfahrens;

Fig. 10 bis 15 schematisch Querschnitte durch eine Halbleiteranordnung in aufeinanderfolgenden Stufen der Herstellung nach einer Abwandlung der Ausführungsform der Fig. 1 bis 9;

Fig. 16 bis 23 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer anderen bevorzugten Ausführungsform;

Fig. 24 bis 31 schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer weiteren bevorzugten Ausführungsform;

Fig. 32 schematisch im Querschnitt eine andere Halbleiteranordnung, die nach der bevorzugten Ausführungsform der Fig. 24 bis 31 hergestellt ist;

Fig. 33 bis 38 eine Abwandlung der Ausführungsform nach den Fig. 24 bis 31;

Fig. 39 bis 45 schematisch im Querschnitt andere Details während der Herstellungsstufen nach der Ausführungsform der Fig. 33 bis 38, und

Fig. 46 bis 51 schematisch im Querschnitt die Herstellung einer ladungsgekoppelten Feldeffektanordnung nach der Erfindung und

Fig. 52 bis 54 eine Anwendung des Verfahrens nach der Erfindung ausserhalb des Gebietes der Halbleitertechnik.

Die Figuren sind rein schematisch und nicht massstäblich gezeichnet.

Entsprechende Teile sind in der Regel mit denselben Bezugsziffern bezeichnet.

Fig. 1 bis 9 zeigen schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach dem erfindungsgemässen Verfahren.

Im vorliegenden Beispiel wird das Verfahren dazu angewandt, einen inselförmigen Teil einer epitaktischen Schicht seitlich mittels sehr schmalen Oxidgebiete zu isolieren. Es wird von einem Substratgebiet ausgegangen, das im vorliegenden Beispiel durch einen Siliciumkörper mit einem p-leitenden Gebiet 10, einer n-leitenden vergrabenen Schicht 11 und einer darauf liegenden p-leitenden epitaktischen Schicht 12 gebildet wird. Auf einer Oberfläche 13 des Substratgebietes 1 ist eine Oxidation verhindernde Schicht 2, im vorliegenden Beispiel eine Siliciumnitridschicht, erzeugt. Darauf ist eine oxidierbare Schicht 3, im vorliegenden Falle eine Schicht aus polykristallinem Silicium, erzeugt. Obleich dies, wie aus einem folgenden Beispiel hervorgehen wird, nicht stets notwendig ist, wird im vorliegenden Beispiel auf der Schicht 3 noch eine zweite Oxidation verhin-

dernde Schicht 4, im vorliegenden Falle ebenfalls eine Siliciumnitridschicht, erzeugt. Damit ist die Situation nach Fig. 1 erhalten.

Die oxidierbare Schicht 3 wird nun über einem Teil der Oberfläche 13 entfernt. Dazu wird zunächst die Siliciumnitridschicht 4 teilweise weggeätzt, wonach der so freigelegte Teil der Schicht 3 durch Ätzen oder durch Oxidieren und Wegätzen des Oxids völlig entfernt wird. Der Rand des verbleibenden Teiles der Schicht 3 wird dann einer thermischen Oxidation unterworfen, wodurch ein Randteil 5 der Schicht 3 über seine ganze Dicke oxidiert wird; siehe Fig. 2.

Dann werden der verbleibende Teil der Schicht 4 und der unbedeckte Teil der ersten Oxidation verhindernden Schicht 2 entfernt; siehe Fig. 3. Anschliessend wird auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles 5 das Substratgebiet freigelegt und geätzt. Im vorliegenden Beispiel findet dies auf folgende Weise statt.

Nachdem der oxidierte Randteil 5 weggeätzt worden ist, wobei die Situation nach Fig. 4 erhalten ist, wird der freigelegte Teil des Substratgebietes 1 über einen Teil der Dicke der Schicht 12 thermisch oxidiert. Während dieser thermischen Oxidation wird zugleich die Siliciumschicht 3 über ihre ganze Dicke oxidiert. Auf diese Weise werden die Oxidschichten 6 und 7 erzeugt; siehe Fig. 5. Dann wird der zwischen den Oxidschichten 6 und 7 verbleibende Teil der Siliciumnitridschicht 2 selektiv weggeätzt, so dass an der Stelle des früher entfernten oxidierten Randteiles 5 der Schicht 3 das Substratgebiet freigelegt wird. Durch Plasmaätzen wird nun in den sehr schmalen freigelegten Teil des Substratgebietes, der eine Breite von weniger als 1 µm aufweisen kann, eine Nut 8 mit nahezu senkrechten Wänden geätzt, die seitlich einen inselförmigen Teil 12A der epitaktischen Schicht 12 völlig umgibt und sich durch die vergrabene Schicht 11 hindurch erstreckt; siehe Fig. 6.

Nach dem Wegätzen der Oxidschichten 6 und 7 (siehe Fig. 7) wird nun eine thermische Oxidation durchgeführt, wobei die Nut 8 völlig mit Oxid ausgefüllt wird, und wobei in der Nut 8 und ausserhalb der Insel 12A eine dicke Feldoxidschicht 9 erzeugt wird (Fig. 8).

Nach dem selektiven Wegätzen der Siliciumnitridschicht 2 kann nun durch Anwendung in der Halbleitertechnik allgemein üblicher Verfahren in der Insel 12A ein Halbleiterschaltungselement, z.B. ein Transistor mit einer Kollektorzone 11, einer Basiszone 12A und einer n-leitenden Emitterzone 14 sowie einer Kollektorverbindungszone 15, gebildet werden. Die Kontaktfenster können dabei in einer dünnen Oxidschicht 16 gebildet werden. Die Ätzung von Kontaktfenstern durch das dicke Feldoxid hindurch kann dank dem Vorhandensein der Nitridschicht 2 während der Dichtoxidierung der Nut 8 vermieden werden.

Da Siliciumoxid, Siliciumnitrid und Silicium selektiv in bezug aufeinander geätzt werden können, wurde im beschriebenen Verfahren ohne Maskierungs- und Ausrichtschritte, also völlig auf selbstregistrierende Weise, nur der unter dem oxidierten Randteil 5 liegende Teil des Substratgebietes 1, d.h. der oberen epitaktischen Schicht 12 dieses Gebietes, freigelegt und über einen Teil der Substratdicke weggeätzt, wobei der verbleibende Teil der oxidierbaren Schicht 3 sowie der oxidierte Randteil 5 entfernt wurden.

Die in den Nuten 8 erzeugten Oxidgebiete 9 können schmaler als 1 µm, also beträchtlich schmaler als die üblichen diffundierten oder dielektrischen Trenngebiete, sein. Dadurch wird in erheblichem Masse die Gedrängtheit der Schaltung vergrössert, die eine Vielzahl von Inseln der Struktur nach Fig. 9 mit vielen Halbleiterschaltungselementen enthalten kann.

Die Wahl der verschiedenen Schichtdicken und Ätzverfahren kann völlig dem Fachmann überlassen werden und ist von der gewünschten Anwendung abhängig. Im vorliegenden Beispiel war die Dicke der Schicht (2) 75 nm, der Schicht (3) 0,35 µm und der Schicht (4) 150 nm. Die Breite der Nuten 8 war 0,5

µm und ihre Länge 7 µm. Die epitaktische Schicht 12 wies eine Dicke von 3 µm auf und die vergrabene Schicht 11 war 3 µm dick.

Als selektives Ätzmittel für Siliciumnitrid kann z.B. heisse Phosphorsäure (140-180°C), als selektives Ätzmittel für Siliciumoxid eine gepufferte HF-Lösung in Wasser und als selektives Ätzmittel für polykristallines Silicium KOH in Wasser (20 Gew.%) verwendet werden. Die Ätzung der Nuten 8 kann z.B. in einem CCl₄-Chlorplasma bei einer Frequenz von z.B. 13,56 MHz, einem Druck von 9,3 Pa und einer Leistung von 3000 W durchgeführt werden.

Statt eines Transistors mit einer epitaktischen Basiszone kann selbstverständlich auch ein Transistor mit diffundierter oder implantierter p-leitender Basiszone gebildet werden, wenn z.B. die Schicht 12 nicht p-leitend, sondern n-leitend ist und als Kollektorzone dient, wobei die hochdotierte n-leitende vergrabene Schicht 11 dann auf übliche Weise den vergrabenen Kollektoranschluss bildet, der über die Zone 15 auf der oberen Fläche kontaktiert wird.

Eine mögliche Abwandlung des Beispiels nach den Fig. 1 bis 9 ist in den Fig. 10 bis 15 schematisch dargestellt. Dadurch, dass bei dieser Abwandlung die Siliciumnitridschicht 4 dünner als die Schicht 2 gewählt wird, bleibt nach dem Wegätzen der Schicht 4 der unbedeckte Teil der Schicht 2 noch teilweise erhalten; siehe Fig. 10, die der Stufe nach Fig. 3 des vorhergehenden Beispiels entspricht. Dann wird die Siliciumschicht 3 selektiv weggeätzt (Fig. 11), wonach alles unbedeckte Siliciumnitrid entfernt wird (Fig. 12). Nach dem Wegätzen des oxidierten Randteiles (Fig. 13) wird durch thermische Oxidation die Oxidschicht 7 erzeugt (Fig. 14). Dann wird das Siliciumnitrid 2 selektiv weggeätzt und in den so freigelegten Teil des Substrats 1 die Nut 8 geätzt (Fig. 15). Diese Abwandlung weist aber den Nachteil auf, dass nach dem Ausfüllen der Nut 8 mit Oxid das dicke Feldoxid zu beiden Seiten der Nut erzeugt wird, das für die Bildung und Kontaktierung dotierter Halbleiterzonen nachher anzubringender Halbleiterschaltungselemente Probleme ergeben kann. Für gewisse andere Anwendungen, z.B. wenn das Substrat 1 eine auf einem Träger erzeugte Siliciumschicht ist, die von der Nut 8 völlig durchschnitten wird, kann diese Abwandlung jedoch vorteilhaft sein, weil sie technologisch etwas einfacher ist. So werden hier z.B. die Teile des Substratgebietes 1 zu beiden Seiten der Nut derselben thermischen Oxidation unterworfen und erhalten dadurch endgültig dieselbe Dicke. Dies im Gegensatz zu dem Beispiel nach den Fig. 1 bis 9, in dem in der Endstufe (Fig. 9) die epitaktische Schicht 12 an der Stelle der Insel 12A dicker als daneben ist.

Eine andere bevorzugte Ausführungsform, bei der eine zweite Oxidation verhindernde Schicht auf der oxidierbaren Schicht 3 weggelassen werden kann, wird nun an Hand der Fig. 16 bis 23 beschrieben. In diesem Beispiel und einigen folgenden Beispielen wird das Verfahren nach der Erfindung an Hand der Herstellung eines kleinen Bipolartransistors erläutert. Es ist aber einleuchtend, dass bei der Herstellung anderer Halbleiterschaltungselemente die Erfindung auch mit Vorteil benutzt werden kann.

Es wird von einem Trägerkörper 20 aus n-leitendem Silicium ausgegangen, in den über ein Fenster in einer Siliciumoxid-schicht 22 eine p-leitende Basiszone 21 eindiffundiert ist. Auf der Isolierschicht 22 und innerhalb des Fensters auf der Basiszone 21 ist eine Schicht aus polykristallinem Silicium 1 niedergeschlagen. Die Siliciumschicht 1 bildet im vorliegenden Beispiel das Substratgebiet 1 und ist nicht oder nur schwach dotiert. Auf der Schicht 1 ist eine Oxidation verhindernde Schicht 2 aus Siliciumnitrid erzeugt und auf dieser Schicht 2 befindet sich wieder eine oxidierbare Schicht 3, die auch im vorliegenden Beispiel aus Silicium besteht. Nachdem ein Teil der oxidierbaren Schicht 3 entfernt ist, wird die in Fig. 16 dargestellte Situation erhalten.

Nun wird, wie in den vorhergehenden Beispielen, ein Randteil 5 der Schicht 3 über seine ganze Dicke oxidiert. Da die Schicht 3 unbedeckt ist, wird während dieser Oxidation auch der verbleibende Teil der Siliciumschicht 3 über einen Teil seiner Dicke oxidiert. Dann wird der unbedeckte Teil der Oxidation verhindernden Schicht 2 entfernt, so dass die Struktur nach Fig. 17 erhalten wird. Die Grenze des völlig oxidierten Randteiles 5 ist gestrichelt angegeben.

In dieser Stufe kann der freigelegte Teil der Schicht 1 dotiert werden. Im vorliegenden Beispiel erfolgt dies mit einer Borionenimplantation, die den freiliegenden Teil der Schicht 1 stark p-leitend macht, während der übrige Teil der Schicht 1 von den darüber liegenden Schichten gegen diese Ionenimplantation maskiert wird. Die Dosis und die Energie der Implantation können dazu in jedem vorkommenden Fall vom Fachmann passend gewählt werden.

Das Oxid wird anschliessend entfernt (siehe Fig. 18). Dann wird aufs neue eine thermische Oxidation durchgeführt, wobei der ganze verbleibende Teil der Siliciumschicht 3 in Oxid 23 umgewandelt wird. Auf dem unbedeckten Teil der Siliciumschicht entsteht dabei auch eine Oxidschicht 24 (siehe Fig. 19).

Der unbedeckte Teil der Siliciumnitridschicht 2 wird danach weggeätzt (siehe Fig. 20) und mit Hilfe der Schichten 2, 23 und 24 als Maskierung wird durch Plasmaätzen eine Nut 8 gebildet, die sich durch die ganze Dicke der Schicht 1 hindurch erstreckt. Die Schicht 1 wird auf diese Weise in zwei Schichtteile 1A und 1B unterteilt (siehe Fig. 21). Dann wird das Oxid 23 und 24 weggeätzt (Fig. 22), wonach durch thermische Oxidation der Schichtteil 1A und die Wand der Nut 8 mit einer Oxidschicht 25 bedeckt werden (siehe Fig. 23). Nach der Entfernung der Siliciumnitridschicht 2 kann dann durch Diffusion oder Implantation die n-leitende Emitterzone 26 erzeugt werden, wobei gleichzeitig der Schichtteil 1B eine starke n-Dotierung erhält. Der so erhaltene Transistor weist niederohmige polykristalline Emitter- und Basisanschlüsse auf. Der Kollektoranschluss kann anderswo auf dem Kollektorgebiet 20 angebracht werden (hier nicht dargestellt).

Die Fig. 24 bis 31 zeigen schematisch im Querschnitt aufeinanderfolgende Stufen der Herstellung einer Halbleiteranordnung nach einer weiteren bevorzugten Ausführungsform des erfindungsgemässen Verfahrens.

Im vorliegenden Beispiel wird ebenfalls die Herstellung eines Bipolartransistors beschrieben. Nur der Teil der herzustellenden Halbleiteranordnung, in dem der Transistor gebildet wird, ist in den Figuren dargestellt.

Es wird von einem Trägerkörper ausgegangen, der im vorliegenden Beispiel durch ein n-leitendes Siliciumgebiet 30 gebildet wird, das zum Teil mit einer Siliciumoxidschicht 31 bedeckt ist. In der Schicht 31 ist ein Fenster vorgesehen, über das durch Diffusion oder Ionenimplantation eine p-leitende Basiszone 32 erzeugt ist. Auf diesem Trägerkörper werden nacheinander durch Anwendung in der Halbleitertechnik bekannter Ablagerungsverfahren eine als Substratgebiet dienende erste Siliciumschicht 1, eine darauf liegende Oxidation verhindernde Schicht 2, im vorliegenden Beispiel aus Siliciumnitrid, und eine darauf liegende oxidierbare Schicht 3, im vorliegenden Beispiel eine zweite Siliciumschicht, angebracht. Im hier erörterten Beispiel wird ausserdem auf der zweiten Siliciumschicht 3 noch eine zweite Oxidation verhindernde Schicht 4 mit einer die der Schicht 2 überschreitenden Dicke, im vorliegenden Beispiel ebenfalls aus Siliciumnitrid, erzeugt. Es sei noch bemerkt, dass hier, wie in den vorhergehenden Beispielen, zwischen den Siliciumnitridschichten 2 und 4 und den unterliegenden Siliciumschichten 1 bzw. 3 manchmal noch eine sehr dünne (hier nicht dargestellte) Oxidschicht erzeugt wird. Die Schichten 1 und 3 sind im vorliegenden Beispiel nahezu undotierte polykristalline Siliciumschichten mit einer Dicke von 0,5 μm bzw. 0,35 μm .

Die Nitridschichten 2 und 4 weisen eine Dicke von 75 nm bzw. 150 nm auf.

Durch diese Bearbeitungen ist die Situation nach Fig. 24 erhalten.

Indem die Schichten 4 und 3 nacheinander geätzt werden, wobei eine Photolackmaske als Ätzmaske verwendet werden kann, wird die zweite Siliciumschicht 3 über einem Teil der Oberfläche der Schicht 1 entfernt, wonach dann ein Randteil 5 des verbleibenden Teiles der oxidierbaren Siliciumschicht 3 über seine ganze Dicke oxidiert wird (siehe Fig. 25). Die Siliciumnitridschichten 2 und 4 schützen die unterliegenden Siliciumschichten 1 bzw. 3 dabei vor Oxidation. Der oxidierte Randteil 5 weist im vorliegenden Beispiel eine Breite von nahezu 0,9 μm auf.

Anschliessend wird (siehe Fig. 26) der unbedeckte Teil der ersten Oxidation verhindernden Schicht 2 (einschliesslich einer gegebenenfalls darunterliegenden sehr dünnen Oxidschicht) entfernt. Die Nitridschicht 4 bleibt dabei, weil sie dicker als die Schicht 2 ist, teilweise erhalten. Anschliessend wird (siehe Fig. 27) durch Erhitzung in einer sauerstoffhaltigen Atmosphäre der freigelegte Teil der ersten Siliciumschicht 1 über einen Teil seiner Dicke oxidiert, wodurch eine thermische Oxidschicht 33 mit einer Dicke von z.B. 0,15 μm erzeugt wird.

Danach wird auch hier auf selbstregistrierende Weise praktisch nur an der Stelle des oxidierten Randteiles 5 das Substratgebiet, hier also die erste Siliciumschicht 1, freigelegt und weggeätzt, wobei der verbleibende Teil der oxidierbaren Schicht, hier der Siliciumschicht 3, anschliesslich des oxidierten Randteiles 5 entfernt wird. Im vorliegenden Beispiel findet dies auf folgende Weise statt.

Zunächst werden nacheinander die zweite Oxidation verhindernde Schicht 4 und die darunterliegende zweite Siliciumschicht 3 durch Ätzen entfernt, wonach auch der so freigelegte Teil der ersten Oxidation verhindernden Schicht 2 entfernt wird. Auf diese Weise wird die Situation nach Fig. 28 erhalten. Anschliessend werden gleichzeitig der oxidierte Randteil 5 und die thermische Oxidschicht 33 weggeätzt, wobei die Struktur nach Fig. 29 erhalten wird. Danach wird die ganze Siliciumschicht 1 aufs neue mit einer thermischen Oxidschicht 34 versehen, wobei der ursprünglich unter dem Oxidrand 5 liegende Teil der Schicht 2 gegen diese thermische Oxidation maskiert. Dieser verbleibende Teil der Schicht 2 wird dann selektiv weggeätzt, wonach der darunterliegende Teil der Siliciumschicht 1 durch Ätzen entfernt wird. Die erhaltene Nut 8 erstreckt sich also im vorliegenden Falle durch die ganze Dicke des Substratgebietes und bildet auf diese Weise einen schmalen Spalt, der die Schicht 1 in zwei Teile 1A und 1B unterteilt.

Um den Bipolartransistor zu bilden, wird nach dem Erreichen der Stufe nach Fig. 25 der nicht unter der Schicht 3 liegende Teil der Siliciumschicht 1 mit einem Akzeptor, z.B. mit Bor, dotiert. Dies kann durch Ionenimplantation (die durch die Nitridschicht 2 hindurch stattfinden kann) sowohl in der Stufe nach Fig. 25 als auch in der Stufe nach Fig. 26 und durch Diffusion in der Stufe nach Fig. 26 erfolgen. Der so erhaltene hochdotierte p-leitende Teil der Schicht 1 bildet einen guten ohmschen Kontakt auf der p-leitenden Basiszone 32. Die zweite Siliciumschicht 3 und dessen oxidierte Randteil 5 dienen bei dieser Dotierung als Maske.

Weiter wird nach dem Erreichen der Stufe nach Fig. 28 eine Donatorimplantation oder -diffusion, z.B. mit Arsen, durchgeführt. Der unbedeckte Teil der Siliciumschicht 1 erhält dabei eine hohe n-Dotierung. Wenn eine Arsenimplantation durchgeführt wird, kann diese auch erfolgen, wenn die Schicht 2 noch vorhanden ist. Während der mit dieser Dotierung gepaarten thermischen Behandlungen und auch während der Erzeugung der thermischen Oxidschicht 34 diffundiert das Arsen aus der Schicht 1 in die Basiszone 32 und bildet dort die n-leitende Emitterzone 35 (siehe Fig. 28-30).

Erwünschtenfalls kann in der Stufe nach Fig. 29 die Siliciumschicht 1 völlig mit einer Schicht aus einem Metallsilicid, z.B. Platinsilicid, Molybdänsilicid oder einem anderen geeigneten Silicid überzogen werden, um die Leitfähigkeit sowohl der Emitter- als auch der Basisanschlussleiter zu erhöhen. Dazu wird auf übliche Weise die Schicht 1 mit einer Metallschicht überzogen, die danach durch Erhitzung in eine Silicidschicht umgewandelt wird. Das auf der Nitridschicht 2 zurückgebliebene Metall wird dann durch Ätzen entfernt. In Abhängigkeit von der Dicke der Siliciumschicht 1 kann dabei diese Schicht 1 über ihre ganze Dicke oder über nur einen Teil ihrer Dicke in Metallsilicid umgewandelt werden.

Schliesslich werden (siehe Fig. 31) durch eine thermische Oxidation oder auf pyrolytischem Wege der Emitter/Basis-Übergang und die Ränder der Siliciumschichtteile 1A und 1B mit einer Oxidschicht 36 überzogen, wonach auf übliche Weise die Kollektorzone 30 an einer geeignet gewählten Stelle, im vorliegenden Beispiel auf der Unterseite, mit einer Elektroden-schicht 37 versehen wird. Die Schichtteile 1A und 1B, die die Basis- und Emitteranschlüsse bilden, und die Elektroden-schicht 37 können dann mit Anschlussleitern versehen werden und die Anordnung kann auf übliche Weise fertigmontiert werden. Das Kollektorgebiet 30 kann auch auf der Oberseite kontaktiert werden, was zu bevorzugen ist, wenn der Transistor einen Teil einer integrierten Schaltung bildet.

Aus der obenstehenden Beschreibung geht hervor, dass nach der ersten, nicht kritischen Maskierung zum Erhalten der Struktur nach Fig. 25 der ganze Vorgang bis die Stufe nach Fig. 31 einschliesslich ohne Maske durchgeführt werden kann, wobei der Abstand zwischen den Siliciumschichtteilen 1A und 1B, die die Basis- und Emitterverdrahtung bilden, und die Stelle der Emitterzone 35 bereits am Anfang durch den oxidierten Randteil 5 bestimmt werden. Mit sehr einfachen Mitteln kann auf diese Weise durch Anwendung der Erfindung ein hoher Selbstregistrierungsgrad erreicht werden.

Im hier beschriebenen Ausführungsbeispiel wurde ein Transistor mit nur einem einzigen Basis- und Emitteranschluss erhalten, wobei die erste Siliciumschicht 1 endgültig aus zwei in geringer Entfernung voneinander liegenden Schichtteilen bestand. Indem die zweite Siliciumschicht 3 aber derart geätzt wird, dass in der Stufe nach Fig. 25 mehrere Teile dieser Schicht übrigbleiben, von denen jeder Teil mit oxidierten Randteilen 5 versehen werden kann, ist es möglich, verwickeltere Strukturen zu erhalten, wobei die erste Siliciumschicht 1 aus mehreren in geringer Entfernung voneinander liegenden Teilen besteht. Als Beispiel ist in Fig. 32 im Querschnitt eine Transistorstruktur mit zwei Basisanschlüssen (1A, 1C), einem Emitterkontakt 1B und einem Kollektorkontakt 1D, die sich alle auf der Oberseite befinden und alle aus Teilen der ersten Siliciumschicht 1 bestehen, dargestellt, die auf diese Weise verwirklicht werden kann und bei der ein teilweise versenktes Oxidmuster 38 angewendet wird. Die Siliciumschichtteile 1A und 1C sind anderswo (ausserhalb der Zeichnungsebene) miteinander verbunden. Die n^+ -leitende Kollektorkontaktzone 39 wird zugleich mit der Emitterzone 35 durch Diffusion aus dem darauf liegenden hochdotierten n -leitenden Teil 1D der Schicht 1 erzeugt.

In den Fig. 33 bis 38 ist eine Abwandlung dieser bevorzugten Ausführungsform dargestellt, bei der (siehe Fig. 33) von der Situation nach Fig. 26 ausgegangen wird, wobei jedoch auch bereits der oxidierte Randteil 5 weggeätzt ist. Nach dem Oxidieren des freiliegenden Teiles der Siliciumschicht 1, wobei auch der Rand der Siliciumschicht 3 wieder leicht oxidiert ist (siehe Fig. 34), wird der freiliegende Teil der Siliciumnitridschicht 2 selektiv weggeätzt (siehe Fig. 35). Dann wird vorzugsweise in einem einzigen Plasmaätzschritt die Siliciumschicht 3 völlig weggeätzt und zu gleicher Zeit die Nut 8 gebildet (Fig. 36). Nach einer leichten Oxidation der Wände der Nut 8 wird durch selektive Wegätzen der Siliciumnitridschicht 2 der darunterliegende

Teil der Siliciumschicht 1 freigelegt (Fig. 37). Dieser Teil kann dann mit z.B. Arsen durch Diffusion oder durch Ionenimplantation dotiert werden, wobei die Oxidschicht 33 als Maske dient. Dabei wird in der Basiszone 32 zugleich die Emitterzone 35 erzeugt (Fig. 38). Schliesslich wird auf dem Teil 1B der Siliciumschicht 1 und über einen Teil des Oxids 33 eine Kontaktschicht 40, z.B. aus Aluminium, zur Kontaktierung der Emitterzone angebracht. Auch der Schichtteil 1A kann erwünschtenfalls über ein Fenster in der Oxidschicht 33 mit einer Kontaktschicht versehen werden, während auch das Kollektorgebiet 30 an einer dazu geeigneten Stelle mit einem Anschluss versehen wird.

Bei Anwendung des Verfahrens nach der Erfindung zur Bildung schmaler Spalte in einer zu der Verdrahtung und der Zwischenverbindungen einer integrierten Schaltung gehörigen Siliciumschicht, wie in den Beispielen nach den Figuren 16 bis 23, 24 bis 31 und 33 bis 38, wird an verschiedenen Stellen ein p-dotierter Teil dieser Siliciumschicht in einen n-dotierten Teil übergehen müssen, ohne dass der Übergang gleichrichtend sein darf. Dieser Fall wird sich z.B. ergeben, wenn die Kollektorzone eines npn-Transistors über die genannte Siliciumschicht mit der Basiszone eines anderen npn-Transistors verbunden ist. Eine sehr geeignete Weise, auf die bewirkt wird, dass bei der in der vorliegenden Anmeldung beschriebenen Technik in derartigen Fällen die p- und n-leitenden Siliciumschichtteile sich nichtgleichrichtend aneinander anschliessen, wird an Hand der Fig. 39 bis 45 angegeben. Beispielsweise wird hier von dem im Beispiel nach Fig. 33 bis 38 beschriebenen Verfahren ausgegangen (das eine Abwandlung des Beispiels nach Fig. 24 bis 31 ab Fig. 26 ist).

An der Stelle, an der in der Siliciumschicht ein Übergang zwischen p- und n-Silicium gebildet werden wird, wird, bevor die Schichten 1, 2, 3 und 4 aus bzw. Silicium, Siliciumnitrid, Silicium und Siliciumnitrid erzeugt werden, ein kleines Gebiet, das aus einer Metallsilicidschicht 50 aus z.B. PtSi besteht, die vorzugsweise mit einer Isolierschicht 51 aus z.B. Siliciumnitrid oder Siliciumoxid überzogen ist, angebracht (siehe Fig. 39). Diese Stufe entspricht der nach Fig. 24. Nachdem entsprechend Fig. 25 ein Teil der Siliciumschicht 3 entfernt und ein Randteil 5 oxidiert worden ist, entsteht die Struktur nach Fig. 40. Nach Entfernung der freigelegten Teile der Siliciumnitridschicht 2 und Wegätzen des Oxidgebietes 5 wird die Struktur nach Fig. 41 erhalten, die der Stufe nach Fig. 33 entspricht. Zu diesem Zeitpunkt wird durch Implantation von Borionen der freiliegende Teil der Siliciumschicht 1 stark p-dotiert.

Anschliessend wird dieser freiliegende Teil der Schicht 1 (und auch der Rand der Schicht 3) durch thermische Oxidation mit einer Oxidschicht 33 überzogen, wonach das freiliegende Nitrid 2 selektiv entfernt wird; siehe Fig. 42, die der Stufe nach Fig. 34 entspricht.

Nach Entfernung der Nitridschicht 4 wird die Schicht 1 z.B. durch Plasmaätzen bis auf die Schicht 51 durchgeätzt, wobei die Nut oder der Spalt 8 gebildet wird; siehe Fig. 43, die der Stufe nach Fig. 36 entspricht. Dabei wird auch die Siliciumschicht 3 völlig weggeätzt.

Nach Entfernung der verbleibenden Teile der Siliciumnitridschicht 2 wird der so freigelegte Teil der Siliciumschicht 1 durch z.B. eine Phosphorionenimplantation stark n-leitend gemacht, wobei die Oxidschicht 33 gegen diese Implantation maskiert. So entsteht die Struktur nach Fig. 44. Danach erfolgt eine leichte Oxidation der n-leitenden Schicht 1 (Oxidschicht 52), wonach erwünschtenfalls ohne Bedenken eine zweite Metallisierungsschicht 53 angebracht werden kann, die völlig gegen die Schicht 1 isoliert ist, während zwischen den p- und n-leitenden Teilen der Schicht 1 über das Metallsilicid 50 ein guter ohmscher Übergang gebildet ist. Die endgültig erhaltene Struktur zeigt Fig. 45, die der Stufe nach Fig. 38 entspricht (wobei in Fig. 38 naturgemäss das Oxid 52 von dem Schichtteil 1B wegge-

ätzt ist, um Kontakt mit der Metallschicht 40 herzustellen). Die Isolierschicht 51 kann, wenn das Metallsilicid 50 gegen den Ätzvorgang, mit dessen Hilfe die Nut 8 angebracht wird, beständig ist und wenn Kontakt zwischen den Schichten 1 und 53 unbedenklich ist (oder wenn die Schicht 53 fehlt), weggelassen werden.

Obschon sich die bisher behandelten Ausführungsbeispiele alle auf die Herstellung bipolarer Halbleiteranordnungen beziehen, beschränkt sich die Erfindung keineswegs darauf. So können durch Anwendung des erfindungsgemässen Verfahrens auch durchaus Feldeffektanordnungen, wie beispielsweise Feldeffekttransistoren mit zwei oder mehreren isolierten Steuerelektroden, Ladungs gekoppelte (CCD)-Anordnungen, Übergangsfeldtransistoren (JFET) und dergleichen hergestellt werden, d.h. in allen Fällen, bei denen in einem Substrat beziehungsweise in einer Schicht eine oder mehrere sehr schmale Nuten oder Spalte angebracht werden müssen.

Als Beispiel wird an Hand der Fig. 46-51 die Herstellung einer Feldeffektanordnung mit einer Anzahl in sehr geringem Abstand voneinander liegender isolierter Steuerelektroden beschrieben werden. In diesem Beispiel wird auf einem Trägerkörper 60 aus n-leitendem Silicium eine thermische Oxidschicht 61, das Gate-Oxid angewachsen. Darauf wird eine etwa 500 nm dicke polykristalline Siliciumschicht 1 angebracht, die beispielsweise durch Diffusion stark n-leitend gemacht wird. Auf der Schicht 1 wird eine oxidationsverhindernde Schicht 2 aus beispielsweise Siliciumnitrid und darauf eine etwa 50 nm dicke polykristalline Siliciumschicht 3 angebracht, die mit einer weiteren oxidationsverhindernden Schicht, hier wieder eine Siliciumnitridschicht, 4 bedeckt wird.

Dann wird an Stellen, wo, wie in diesem Beispiel, Zuführungs- und Abführungszonen gebildet werden müssen, die Schicht 4 weggeätzt, wonach die auf diese Weise freigelegten Teile der Siliciumschicht 3 über die ganze Dicke oxidiert werden und die Oxidschichtteile 62 bilden. Damit ist die Struktur entstanden, die in Fig. 46 auf schematische Weise im Schnitt dargestellt ist.

Nun werden (siehe Fig. 47) die Schichten 4 und 3 örtlich weggeätzt, so dass Streifen aus diesen Schichten (in Fig. 47 im Schnitt dargestellt) zurückbleiben. Durch thermische Oxidation werden daraufhin Randteile 5 dieser Streifen in Oxid umgewandelt, siehe Fig. 48.

Danach werden die unbedeckten Teile der Nitridschicht 2 und zugleich die Nitridschicht 4 weggeätzt, siehe Fig. 49. Dann werden durch Ätzen die oxidierten Randteile 5 sowie die Oxidschichten 62 entfernt, wonach durch thermische Oxidation die restlichen Teile der Siliciumschicht 3 völlig in Oxid (6) umgewandelt werden, während auf den freiliegenden Teilen der dickeren Siliciumschicht 1 Oxidschichten 7 gebildet werden. Auf diese Weise entsteht die Struktur aus Fig. 50.

Nun werden durch Ätzen die freiliegenden Teile der Nitridschicht 2 entfernt, wonach die auf diese Weise freigelegten Teile der Siliciumschicht 1 über die ganze Dicke dieser Schicht bis auf die Oxidschicht 61 weggeätzt werden, beispielsweise durch Plasmaätzen. Auf diese Weise entsteht eine Steuerelektrodenstruktur, die aus Siliciumstreifen 1A bis einschliesslich 1G besteht, die in sehr geringem Abstand voneinander (< 1 nm) liegen können, welcher Abstand durch die oxidierten Randteile 5 festgelegt wird, ebenso wie in den vorhergehenden Beispielen. Die Steuerelektroden sind teilweise durch eine Oxidschicht 7, und teilweise durch eine Nitridschicht 2 mit einer diese Schicht bedeckenden Oxidschicht 6 bedeckt und können ausserhalb der Zeichenebene durch Öffnungen in der Schicht 7 beziehungsweise in den Schichten 2 und 6 kontaktiert werden.

Eine derartige Steuerelektrodenstruktur kann in einem MOSS-Transistor mit mehreren Steuerelektroden oder in einer ladungsgekoppelten Anordnung verwendet werden. Zum Bilden von (ausserhalb der Zeichenebene kontaktierten) Zuführungs-

und Abführungszonen 63 können beispielsweise Borionen über die Oxidschicht 61 in den Siliciumkörper 60 implantiert werden, unter Verwendung beispielsweise einer Photolackmaske 64, die nicht genau ausgerichtet zu sein braucht und in Fig. 51 gestrichelt dargestellt ist. Das etwaige Anbringen von Zuführungs- und Abführungszonen ist selbstverständlich für das Verfahren, entsprechend dem die Steuerelektrodenstruktur gebildet wird, nicht von Bedeutung.

Eine ladungsgekoppelte Anordnung, wie diese in Fig. 51 dargestellt ist, bietet den grossen Vorteil, dass, da der Abstand zwischen den Steuerelektroden äusserst gering ist, keine überlappenden Steuerelektroden auf zwei Pegeln verwendet zu werden brauchen, was u.a. die Streukapazitäten verringert. Selbstverständlich ist die Zeichnung nur schematisch und werden im allgemeinen bei einer CCD viel mehr Steuerelektroden vorhanden sein.

Ein Substrat, das nach der Erfindung mit Spalten oder Nuten versehen ist, kann für mehrere Zwecke verwendet werden. Wenn das Substrat als Maskierungsschicht verwendet wird, können die darin vorgesehenen Spalte oder Nuten für Dotierungszwecke benutzt werden, z.B. zum Anbringen sehr geringer Kanalunterbrechungszone bzw. «Channelstoppers». So kann in dem Stadium nach Fig. 6 nachdem die Nuten 8 vorgesehen sind eine Borionenimplantierung nahezu senkrecht zu der Oberfläche durchgeführt werden zur Bildung geringer p⁺-kanalunterbrechender Zonen 17 in dem Boden der Nuten (in Fig. 6-9 gestrichelt angegeben). Das Substrat kann auch eine Maskierungsschicht z.B. aus Silicium, sein, die nach der Dotierung entfernt wird.

Das Verfahren beschränkt sich nicht auf die Bildung von Nuten in Halbleitermaterialien, wie oben bereits bemerkt wurde. Zur Illustrierung werden in den Fig. 52 bis 54 drei Stufen in der Herstellung eines Kondensators gezeigt. Dazu wird (siehe Fig. 52) von einem Substratgebiet 1 aus Aluminiumfolie ausgegangen, auf dem eine Oxidation verhindernde Schicht 2 aus Siliciumoxid, eine oxidierbare Schicht 3 aus Aluminium und eine zweite Oxidation verhindernde Schicht 4 aus Siliciumoxid angebracht sind. Nach dem an Hand der Fig. 10 bis 15 beschriebenen Verfahren wird daraus die Struktur nach Fig. 53 erhalten, die der Struktur nach Fig. 15 entspricht und bei der die Schicht 7 aus Aluminiumoxid besteht. Nach selektivem Wegätzen der Schicht 7, z.B. mit einer Lösung von Natriumdichromat und HCl in Wasser, wird das Substrat 1, einschliesslich der Nut 8, durch eine leichte Oxidation mit einer dünnen Aluminiumoxidschicht 70 überzogen und wird über das Ganze eine Metallschicht 71, die z.B. ebenfalls aus Aluminium besteht, angebracht (Fig. 54). Zwischen den Anschlussklemmen 72 und 73 ist dann ein Kondensator mit Dielektrikum 70 erhalten. Die Nut 8 kann einen mäanderförmigen Verlauf aufweisen. Auch können mehrere Nuten angebracht werden. Die gesamte wirksame Oberfläche des Kondensators wird durch das Vorhandensein der Nuten stark vergrössert, so dass auf derselben Substratoberfläche eine viel grössere Kapazität als beim Fehlen der Nuten erhalten werden kann.

Als selektives Ätzmittel für Siliciumoxid kann eine gepufferte HF-Lösung, als selektives Ätzmittel für Aluminiumoxid eine Lösung von Phosphorsäure und Chromtrioxid in Wasser und als selektives Ätzmittel für Aluminium eine Lösung von Natriumdichromat, HCl und eine Spur von Kupferchlorid in Wasser verwendet werden.

Das Verfahren nach der Erfindung ist nicht auf die gegebenen Ausführungsbeispiele beschränkt. So kann z.B. die oxidierbare Schicht aus anderen Materialien als Silicium oder Aluminium, wie z.B. Zirkon oder Hafnium, bestehen. Im allgemeinen können als oxidierbare Schichten Materialien mit in bezug auf diese Materialien selektiv ätzbaren Oxiden verwendet werden. Auch können als Oxidation verhindernde Schichten statt Siliciumnitrid andere Materialien verwendet werden, je nach dem

Material des Substratgebietes und der oxidierbaren Schicht. Bei Anwendung zweier Oxidation verhindernder Schichten brauchen diese auch nicht aus demselben Material zu bestehen, solange nur das Kriterium der selektiven Ätzbarkeit erfüllt wird. Unter Umständen kann eine oxidationsverhindernde Schicht eine zusammengestellte Schicht sein und beispielsweise aus zwei oder mehr aufeinander angebrachten Schichten aus unterschiedlichen Materialien, wie Siliciumnitrid und Siliciumoxid bestehen. So kann es manchmal, insbesondere wenn die polykristalline Siliciumschicht 3 äusserst dünn ist (beispielsweise 50 nm oder weniger) vorteilhaft sein, zwischen den Schichten 3 und 4 (siehe Fig. 1) eine sehr dünne Siliciumoxidschicht anzubringen, die u.a. beim Wegätzen (beispielsweise durch Plasmaätzen) der Schicht 4 als Ätzstop wirksam sein kann.




FIG. 1




FIG. 2




FIG. 3




FIG. 4




FIG. 5




FIG. 6




FIG. 7




FIG. 8










FIG. 9






FIG. 19




FIG. 20




FIG. 21




FIG. 22




FIG. 23




FIG.24




FIG.25




FIG.26




FIG.27




FIG.28




FIG.29









FIG.30






FIG. 33




FIG. 34




FIG. 35




FIG. 36




FIG. 37




FIG. 38




FIG.39




FIG.40




FIG.41




FIG.42




FIG.43




FIG.44




FIG.45




FIG.46




FIG.47




FIG.48




FIG.49




FIG.50




FIG.51